CN104409361A - 一种薄膜晶体管、其制备方法、阵列基板及显示装置 - Google Patents

一种薄膜晶体管、其制备方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN104409361A
CN104409361A CN201410784031.0A CN201410784031A CN104409361A CN 104409361 A CN104409361 A CN 104409361A CN 201410784031 A CN201410784031 A CN 201410784031A CN 104409361 A CN104409361 A CN 104409361A
Authority
CN
China
Prior art keywords
active layer
layer
passivation layer
photoresist
underlay substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410784031.0A
Other languages
English (en)
Inventor
谢应涛
欧阳世宏
蔡述澄
石强
刘则
方汉铿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410784031.0A priority Critical patent/CN104409361A/zh
Publication of CN104409361A publication Critical patent/CN104409361A/zh
Priority to US14/801,309 priority patent/US9685621B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching

Abstract

本发明公开了一种薄膜晶体管、其制备方法、阵列基板及显示装置，由于钝化层的材料为负性光刻胶或正性光刻胶，因此，在通过一次构图工艺形成有源层的图形、以及覆盖有源层的钝化层的图形时，可以利用钝化层作为制备有源层的图形的光刻胶，并且，在构图后不对残留在有源层上的负性光刻胶或正性光刻胶材料的钝化层进行去胶处理，因此，与现有技术相比，可以避免在去胶过程中存在的对有源层的性能的直接破坏作用，从而保证薄膜晶体管的性能。另外，保留的钝化层可以作为有源层的保护层防止杂质从有源层的上方进入有源层，从而进一步保证薄膜晶体管的性能。

Description

一种薄膜晶体管、其制备方法、阵列基板及显示装置
技术领域
本发明涉及半导体技术领域，尤指一种薄膜晶体管、其制备方法、阵列基板及显示装置。
背景技术
有机薄膜晶体管(OTFT)是采用有机半导体为有源层的逻辑单元器件，具有适合大面积加工、适用于柔性基板、工艺成本低等优点，在平板显示、传感器、存储卡、射频识别标签等领域显现出应用前景。因此，有机薄膜晶体管的研究和开发在国际上受到广泛关注。
目前，传统的有机薄膜晶体管的图形化工艺一般通过喷墨打印或者光刻技术实现。但是喷墨打印法只能满足低像素的应用，而且需要全新的打印生产设备才能实现量产化，因此，工艺成本较低的光刻技术作为图形化方法更适合于有机薄膜晶体管的量产化生产。
但是，利用光刻技术制备有机薄膜晶体管的有源层时，首先需要在有源层上涂覆光刻胶层；并对光刻胶层直接进行曝光、显影，在光刻胶层中定义出有源层的图形；然后以定义出的有源层的图形为掩膜，对有源层进行刻蚀，形成有源层的图形；最后对残留在有源层上的光刻胶层进行去胶处理，形成有源层。在上述制备过程中，由于光刻胶层是直接与有源层接触的，因此，在对残留在有源层上的光刻胶层进行去胶处理时，会直接破坏有源层的性能，从而影响有机薄膜晶体管的性能。
发明内容
有鉴于此，本发明实施例提供了一种薄膜晶体管、其制备方法、阵列基板及显示装置，用以解决现有技术中存在的在对残留在有源层上的光刻胶层进行去胶处理时，会直接破坏有源层的性能，从而影响薄膜晶体管的性能的问题。
因此，本发明实施例提供一种薄膜晶体管的制备方法，包括在衬底基板上形成栅电极、源电极以及漏电极的图形，还包括：
通过一次构图工艺形成有源层的图形、以及覆盖所述有源层的钝化层的图形；其中，
所述钝化层的材料为负性光刻胶或正性光刻胶，所述有源层与所述栅电极相互绝缘，所述有源层分别与所述源电极和所述漏电极电连接。
较佳地，在本发明实施例提供的上述制备方法中，通过一次构图工艺形成有源层、以及覆盖所述有源层的钝化层的图形，具体包括：
在所述衬底基板上形成有源层薄膜；
在所述有源层薄膜上形成光刻胶层，其中，所述光刻胶层的材料为正性光刻胶或负性光刻胶；
对所述光刻胶层进行曝光和显影处理，形成钝化层的图形；
以所述钝化层的图形为掩膜，对所述有源层薄膜进行刻蚀处理，形成有源层的图形。
较佳地，为了避免激光刻蚀存在刻蚀面积大、耗能高等问题，在本发明实施例提供的上述制备方法中，对所述有源层薄膜进行刻蚀处理，具体为：
采用氧气等离子体对所述有源层薄膜进行干法刻蚀处理。
较佳地，为了提高薄膜晶体管的性能，在本发明实施例提供的上述制备方法中，在形成钝化层的图形之后，还包括：对形成有所述钝化层的衬底基板进行高温退火处理；其中，
退火温度为形成所述钝化层的正性光刻胶材料或负性光刻胶材料的固化温度。
较佳地，在本发明实施例提供的上述制备方法中，所述钝化层的厚度为100nm～1000nm。
较佳地，在本发明实施例提供的上述制备方法中，所述有源层的厚度为40nm～60nm。
具体地，在本发明实施例提供的上述制备方法中，在衬底基板上形成栅电极、源电极、漏电极、有源层和钝化层的图形，具体包括：
在所述衬底基板上形成栅电极的图形；
在形成所述栅电极的衬底基板上形成覆盖所述栅电极以及所述衬底基板的栅极绝缘层；
通过一次构图工艺在所述栅极绝缘层上形成源电极和漏电极的图形；
通过一次构图工艺在所述源电极和漏电极的上方形成有源层和钝化层的图形。
具体地，在本发明实施例提供的上述制备方法中，在衬底基板上形成栅电极、源电极、漏电极、有源层和钝化层的图形，具体包括：
通过一次构图工艺在所述衬底基板上形成源电极和漏电极的图形；
通过一次构图工艺在所述源电极和所述漏电极的上方形成有源层和钝化层的图形；
在所述衬底基板上形成覆盖所述钝化层的栅极绝缘层；
在所述栅极绝缘层上形成栅电极的图形。
相应地，本发明实施例还提供了一种采用本发明实施例提供的制备方法制备的薄膜晶体管，包括：
衬底基板、位于所述衬底基板上的栅电极、与所述栅电极相互绝缘的有源层、分别与所述有源层电连接的源电极和漏电极，以及覆盖所述有源层的钝化层，且所述钝化层的材料为负性光刻胶或正性光刻胶。
相应地，本发明实施例还提供了一种阵列基板，包括本发明实施例提供的薄膜晶体管。
相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的阵列基板。
本发明实施例提供的上述薄膜晶体管、其制备方法、阵列基板及显示装置，由于钝化层的材料为负性光刻胶或正性光刻胶，因此，在通过一次构图工艺形成有源层的图形、以及覆盖有源层的钝化层的图形时，可以利用钝化层作为制备有源层的图形的光刻胶，并且，在构图后不对残留在有源层上的负性光刻胶或正性光刻胶材料的钝化层进行去胶处理，因此，与现有技术相比，可以避免在去胶过程中存在的对有源层的性能的直接破坏作用，从而保证薄膜晶体管的性能。另外，保留的钝化层可以作为有源层的保护层防止杂质从有源层的上方进入有源层，从而进一步保证薄膜晶体管的性能。
附图说明
图1为本发明实施例提供的通过一次构图工艺形成有源层的图形、以及覆盖有源层的钝化层的图形的流程示意图；
图2为本发明实施例提供的制备方法用于制备底栅型薄膜晶体管时的流程示意图；
图3为本发明实施例提供的制备方法用于制备顶栅型薄膜晶体管时的流程示意图；
图4a至图4h分别为按照本发明实例一提供的制备方法执行各步骤后的结构示意图；
图5a至图5h分别为按照本发明实例二提供的制备方法执行各步骤后的结构示意图。
具体实施方式
下面结合附图，对本发明实施例提供的薄膜晶体管、其制备方法、阵列基板及显示装置的具体实施方式进行详细地说明。
附图中各膜层的形状和大小不反映薄膜晶体管的真实比例，目的只是示意说明本发明内容。
本发明实施例提供的一种薄膜晶体管的制备方法，包括在衬底基板上形成栅电极、源电极以及漏电极的图形，还包括：
通过一次构图工艺形成有源层的图形、以及覆盖有源层的钝化层的图形；其中，
钝化层的材料为负性光刻胶或正性光刻胶，有源层与栅电极相互绝缘，有源层分别与源电极和漏电极电连接。
本发明实施例提供的上述制备方法，由于钝化层的材料为负性光刻胶或正性光刻胶，因此，在通过一次构图工艺形成有源层的图形、以及覆盖有源层的钝化层的图形时，可以利用钝化层作为制备有源层的图形的光刻胶，并且，在构图后不对残留在有源层上的负性光刻胶或正性光刻胶材料的钝化层进行去胶处理，因此，与现有技术相比，可以避免在去胶过程中存在的对有源层的性能的直接破坏作用，从而保证薄膜晶体管的性能。另外，保留的钝化层可以作为有源层的保护层防止杂质从有源层的上方进入有源层，从而进一步保证薄膜晶体管的性能。
较佳地，在本发明实施例提供的上述制备方法中，通过一次构图工艺形成有源层、以及覆盖有源层的钝化层的图形，如图1所示，具体可以包括：
S101、在衬底基板上形成有源层薄膜；
S102、在有源层薄膜上形成光刻胶层，其中，光刻胶层的材料为正性光刻胶或负性光刻胶；
S103、对光刻胶层进行曝光和显影处理，形成钝化层的图形；
S104、以钝化层的图形为掩膜，对有源层薄膜进行刻蚀处理，形成有源层的图形。
进一步地，在本发明实施例提供的上述制备方法中，对光刻胶层进行显影处理时，显影液可以采用弱碱或者浓度为2.38％的四甲基氢氧化铵(THAH)，在此不作限定。
较佳地，在本发明实施例提供的上述制备方法中，对有源层薄膜进行刻蚀处理，具体可以为：
采用氧气等离子体对有源层薄膜进行干法刻蚀处理，从而避免了现有技术采用激光刻蚀所带来的刻蚀面积大、耗能高等问题。
较佳地，为了提高薄膜晶体管的性能，在本发明实施例提供的上述制备方法中，在形成钝化层的图形之后，还可以包括：
对形成有钝化层的衬底基板进行高温退火处理；其中，退火温度为形成钝化层的正性光刻胶材料或负性光刻胶材料的固化温度。这里对形成有钝化层的衬底基板进行高温退火处理的主要目的是为了快速消除钝化层中的溶剂，使钝化层固化，从而对有源层起到更好的保护作用。并且，对钝化层进行高温退火处理后，还能有效的降低薄膜晶体管的关态电流，从而大幅度提高薄膜晶体管的开关比。
较佳地，在本发明实施例提供的上述制备方法中，钝化层的厚度控制在100nm～1000nm之间效果为佳，在此不作限定。
进一步地，在本发明实施例提供的上述制备方法中，有源层的材料为有机半导体材料。具体地，有机半导体材料可以为有机小分子聚合物或有机高分子聚合物，在此不作限定。
具体地，在具体实施时，在本发明实施例提供的上述制备方法中，有源层的厚度可以控制在10nm～100nm之间。较佳地，有源层的厚度控制在40nm～60nm之间效果为佳。
需要说明的是，本发明实施例提供的上述制备方法，适用于顶栅型结构的薄膜晶体管的制备，也适用于顶栅型薄膜晶体管的制备，在此不作限定。
具体地，当本发明实施例提供的上述制备方法用于底栅型薄膜晶体管的制备时，在衬底基板上形成栅电极、源电极、漏电极、有源层和钝化层的图形，如图2所示，具体可以包括以下步骤：
S201、在衬底基板上形成栅电极的图形；
S202、在形成栅电极的衬底基板上形成覆盖栅电极以及衬底基板的栅极绝缘层；
S203、通过一次构图工艺在栅极绝缘层上形成源电极和漏电极的图形；
S204、通过一次构图工艺在源电极和漏电极的上方形成有源层和钝化层的图形。
具体地，当本发明实施例提供的上述制备方法用于底栅型薄膜晶体管的制备时，在衬底基板上形成栅电极、源电极、漏电极、有源层和钝化层的图形，如图3所示，具体可以包括以下步骤：
S301、通过一次构图工艺在衬底基板上形成源电极和漏电极的图形；
S302、通过一次构图工艺在源电极和漏电极的上方形成有源层和钝化层的图形；
S303、在衬底基板上形成覆盖钝化层的栅极绝缘层；
S304、在栅极绝缘层上形成栅电极的图形。
具体地，在本发明实施例提供的上述制备方法中，栅电极的厚度控制在20nm～200nm之间效果较佳。栅电极的材料可以为金属、铟锡氧化物(ITO)、掺杂硅或有机导电物等，在此不作限定。
具体地，在本发明实施例提供的上述制备方法中，栅极绝缘层的厚度控制在100nm～500nm之间效果较佳。栅极绝缘层的材料可以为：氧化硅(SiOx)、氮化硅(SiNx)、金属氧化物、金属氮化物、有机材料等，在此不作限定。
具体地，在本发明实施例提供的上述制备方法中，同层制备的源电极和漏电极的厚度可以控制在20nm～300nm之间效果较佳。源电极和漏电极的材料可以为：金属或铟锡氧化物(ITO)，在此不作限定。具体地，当源电极和漏电极的材料为金属时，可以选金(Au)、银(Ag)、钼(Mo)、铝(Al)、铜(Cu)等，在此不作限定。
进一步地，在本发明实施例提供的上述制备方法中，源漏电极还可以具有修饰层，该修饰层板包含有有机小分子、自组装小分子等。
下面通过两个具体的实施例说明本发明实施例提供的上述制备方法。
实例一：
制备一种底栅型结构的薄膜晶体管，具体包括以下步骤：
(1)在衬底基板1上形成栅电极01的图形，如图4a所示；
具体地，在具体实施时，可以采用热蒸镀或者溅射的方式在衬底基板上形成栅电极层，然后通过光刻工艺形成栅电极的图形，在此不作限定。
(2)在形成栅电极01的衬底基板1上形成覆盖栅电极01以及衬底基板1的栅极绝缘层02，如图4b所示；
具体地，在具体实施时，栅极绝缘层可以采用蒸镀、溅射或旋涂的方法形成，在此不作限定。
(3)通过一次构图工艺在栅极绝缘层02上形成源电极03和漏电极04的图形，如图4c所示；
具体地，在具体实施时，可以采用蒸镀、旋涂或者溅射的方式在栅极绝缘层上形成源漏电极层，然后通过光刻工艺形成源电极和漏电极的图形，在此不作限定。
(4)在源电极03和漏电极04的上方形成有源层薄膜05，如图4d所示；
具体地，在具体实施时，有源层薄膜可以采用旋涂的方式形成，在此不作限定。
(5)在有源层薄膜05上形成有正性光刻胶材料的光刻胶层06，如图4e所示；
具体地，在具体实施时，光刻胶层可以采用旋涂的方式形成，在此不作限定。
(6)采用正掩膜板07对光刻胶层06进行曝光处理，如图4f所示；
具体地，在具体实施时，进行曝光处理时可以采用365nmi-线曝光，在此不作限定。
(7)对经过曝光处理的光刻胶层06进行显影处理，保留光刻胶层06中未被曝光的区域a，去除光刻胶层06中被曝光的区域b，从而在光刻胶层06中形成钝化层09的图形，如图4g所示；
具体地，在具体实施时，进行显影处理时可以将衬底基板在浓度为2.38％的四甲基氢氧化铵(THAH)中浸泡约1分钟后，用纯净水清洗，在此不作限定。
(8)以钝化层09的图形为掩膜，采用氧气等离子体对有源层薄膜05进行干法刻蚀处理，形成有源层10的图形，如图4h所示；
(9)对上述衬底基板1进行高温退火处理，使钝化层09发生固化。
具体地，经过上述步骤(1)至(9)之后，得到一底栅型结构的薄膜晶体管。
实例二：
制备一种顶栅型结构的薄膜晶体管，具体包括以下步骤：
(1)通过一次构图工艺在衬底基板1上形成源电极03和漏电极04的图形，如图5a所示；
具体地，在具体实施时，可以采用蒸镀、旋涂或者溅射的方式在衬底基板上形成源漏电极层，然后通过光刻工艺形成源电极和漏电极的图形，在此不作限定。
(2)在源电极03和漏电极04的上方形成有源层薄膜05，如图5b所示；
具体地，在具体实施时，有源层薄膜可以采用旋涂的方式形成，在此不作限定。
(3)在有源层薄膜05上形成有负性光刻胶材料的光刻胶层06，如图5c所示；
具体地，在具体实施时，光刻胶层可以采用旋涂的方式形成，在此不作限定。
(4)采用负掩膜板08对光刻胶层06进行曝光处理，如图5d所示；
具体地，在具体实施时，进行曝光处理时可以采用365nmi-线曝光，在此不作限定。
(5)对经过曝光处理的光刻胶层06进行显影处理，保留光刻胶层06中被曝光的区域b，去除光刻胶层06中未被曝光的区域a，从而在光刻胶层06中形成钝化层09的图形，如图5e所示；
具体地，在具体实施时，进行显影处理时可以将衬底基板在浓度为2.38％的四甲基氢氧化铵(THAH)中浸泡约1分钟后，用纯净水清洗，在此不作限定。
(6)以钝化层09的图形为掩膜，采用氧气等离子体对有源层薄膜05进行干法刻蚀处理，形成有源层10的图形，如图5f所示；
(7)对上述衬底基板1进行高温退火处理，使钝化层09发生固化；
(8)在衬底基板1上形成覆盖钝化层09的栅极绝缘层02，如图5g所示；
具体地，在具体实施时，栅极绝缘层可以采用蒸镀、溅射或旋涂的方法形成，在此不作限定。
(9)在栅极绝缘层02上形成栅电极01的图形，如图5h所示。
具体地，在具体实施时，可以采用热蒸镀或者溅射的方式在衬底基板上形成栅电极层，然后通过光刻工艺形成栅电极的图形，在此不作限定。
具体地，经过上述步骤(1)至(9)之后，得到一顶栅型结构的薄膜晶体管。
基于同一发明构思，本发明实施例还提供了一种采用上述制备方法制备的薄膜晶体管，如图4h和图5h所示，包括：
衬底基板1、位于衬底基板1上的栅电极01、与栅电极01相互绝缘的有源层10、分别与有源层10电连接的源电极03和漏电极04，以及覆盖有源层10的钝化层09，且钝化层09的材料为负性光刻胶或正性光刻胶。
本发明实施例提供的上述薄膜晶体管，由于钝化层的材料为负性光刻胶或正性光刻胶，因此，在通过一次构图工艺形成有源层的图形、以及覆盖有源层的钝化层的图形时，可以利用钝化层作为制备有源层的图形的光刻胶，并且，在构图后不对残留在有源层上的负性光刻胶或正性光刻胶材料的钝化层进行去胶处理，因此，与现有技术相比，可以避免在去胶过程中存在的对有源层的性能的直接破坏作用，从而保证薄膜晶体管的性能。另外，保留的钝化层可以作为有源层的保护层防止杂质从有源层的上方进入有源层，从而进一步保证薄膜晶体管的性能。
基于同一发明构思，本发明实施例还提供了一种阵列基板，包括本发明实施例提供的上述薄膜晶体管，对于阵列基板的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该阵列基板的实施可以参见上述薄膜晶体管的实施例，重复之处不再赘述。
具体地，本发明实施提供的上述阵列基板可以应用于液晶显示(LiquidCrystal Display，LCD)面板，当然也可以应用于有机发光二极管(Organic LightEmitting Diode，OLED)显示面板，在此不做限定。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述阵列基板，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示装置的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
本发明实施例提供的薄膜晶体管、其制备方法、阵列基板及显示装置，由于钝化层的材料为负性光刻胶或正性光刻胶，因此，在通过一次构图工艺形成有源层的图形、以及覆盖有源层的钝化层的图形时，可以利用钝化层作为制备有源层的图形的光刻胶，并且，在构图后不对残留在有源层上的负性光刻胶或正性光刻胶材料的钝化层进行去胶处理，因此，与现有技术相比，可以避免在去胶过程中存在的对有源层的性能的直接破坏作用，从而保证薄膜晶体管的性能。另外，保留的钝化层可以作为有源层的保护层防止杂质从有源层的上方进入有源层，从而进一步保证薄膜晶体管的性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种薄膜晶体管的制备方法，包括在衬底基板上形成栅电极、源电极以及漏电极的图形，其特征在于，还包括：
通过一次构图工艺形成有源层的图形、以及覆盖所述有源层的钝化层的图形；其中，
所述钝化层的材料为负性光刻胶或正性光刻胶，所述有源层与所述栅电极相互绝缘，所述有源层分别与所述源电极和所述漏电极电连接。
2.如权利要求1所述的制备方法，其特征在于，通过一次构图工艺形成有源层、以及覆盖所述有源层的钝化层的图形，具体包括：
在所述衬底基板上形成有源层薄膜；
在所述有源层薄膜上形成光刻胶层，其中，所述光刻胶层的材料为正性光刻胶或负性光刻胶；
对所述光刻胶层进行曝光和显影处理，形成钝化层的图形；
以所述钝化层的图形为掩膜，对所述有源层薄膜进行刻蚀处理，形成有源层的图形。
3.如权利要求2所述的制备方法，其特征在于，对所述有源层薄膜进行刻蚀处理，具体为：
采用氧气等离子体对所述有源层薄膜进行干法刻蚀处理。
4.如权利要求2所述的制备方法，其特征在于，在形成钝化层的图形之后，还包括：对形成有所述钝化层的衬底基板进行高温退火处理；其中，
退火温度为形成所述钝化层的正性光刻胶材料或负性光刻胶材料的固化温度。
5.如权利要求1-4任一项所述的制备方法，其特征在于，所述钝化层的厚度为100nm～1000nm。
6.如权利要求1-4任一项所述的制备方法，其特征在于，所述有源层的厚度为40nm～60nm。
7.如权利要求1-4任一项所述的制备方法，其特征在于，在衬底基板上形成栅电极、源电极、漏电极、有源层和钝化层的图形，具体包括：
在所述衬底基板上形成栅电极的图形；
在形成所述栅电极的衬底基板上形成覆盖所述栅电极以及所述衬底基板的栅极绝缘层；
通过一次构图工艺在所述栅极绝缘层上形成源电极和漏电极的图形；
通过一次构图工艺在所述源电极和漏电极的上方形成有源层和钝化层的图形。
8.如权利要求1-4任一项所述的制备方法，其特征在于，在衬底基板上形成栅电极、源电极、漏电极、有源层和钝化层的图形，具体包括：
通过一次构图工艺在所述衬底基板上形成源电极和漏电极的图形；
通过一次构图工艺在所述源电极和所述漏电极的上方形成有源层和钝化层的图形；
在所述衬底基板上形成覆盖所述钝化层的栅极绝缘层；
在所述栅极绝缘层上形成栅电极的图形。
9.一种采用权利要求1-8任一项所述的制备方法制备的薄膜晶体管，其特征在于，包括：
衬底基板、位于所述衬底基板上的栅电极、与所述栅电极相互绝缘的有源层、分别与所述有源层电连接的源电极和漏电极，以及覆盖所述有源层的钝化层，且所述钝化层的材料为负性光刻胶或正性光刻胶。
10.一种阵列基板，其特征在于，包括如权利要求9所述的薄膜晶体管。
11.一种显示装置，其特征在于，包括如权利要求10所述的阵列基板。
CN201410784031.0A 2014-12-16 2014-12-16 一种薄膜晶体管、其制备方法、阵列基板及显示装置 Pending CN104409361A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410784031.0A CN104409361A (zh) 2014-12-16 2014-12-16 一种薄膜晶体管、其制备方法、阵列基板及显示装置
US14/801,309 US9685621B2 (en) 2014-12-16 2015-07-16 Thin film transistor, its manufacturing method, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410784031.0A CN104409361A (zh) 2014-12-16 2014-12-16 一种薄膜晶体管、其制备方法、阵列基板及显示装置

Publications (1)

Publication Number Publication Date
CN104409361A true CN104409361A (zh) 2015-03-11

Family

ID=52646977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410784031.0A Pending CN104409361A (zh) 2014-12-16 2014-12-16 一种薄膜晶体管、其制备方法、阵列基板及显示装置

Country Status (2)

Country Link
US (1) US9685621B2 (zh)
CN (1) CN104409361A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021155625A1 (zh) * 2020-02-04 2021-08-12 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列面板及其制作方法
CN114143688A (zh) * 2021-11-08 2022-03-04 歌尔微电子股份有限公司 微机电系统磁传感器的制造方法、磁传感器和电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552025A (zh) * 2016-01-29 2016-05-04 武汉华星光电技术有限公司 液晶显示面板、tft基板及其制造方法
KR20200115943A (ko) * 2019-03-29 2020-10-08 삼성디스플레이 주식회사 표시 장치 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110140097A1 (en) * 2009-12-11 2011-06-16 Electronics And Telecommunications Research Institute Thin film transistor and method of fabricating the same
CN102270604A (zh) * 2010-06-03 2011-12-07 北京京东方光电科技有限公司 阵列基板的结构及其制造方法
CN103123911A (zh) * 2012-10-23 2013-05-29 友达光电股份有限公司 像素结构及其制作方法
CN103762246A (zh) * 2013-12-25 2014-04-30 深圳市华星光电技术有限公司 一种薄膜电晶体场效应管及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150364685A1 (en) 2011-03-03 2015-12-17 Orthogonal, Inc. Process for patterning materials in thin-film devices
CN102637636A (zh) 2011-08-24 2012-08-15 京东方科技集团股份有限公司 有机薄膜晶体管阵列基板及其制作方法和显示装置
KR101299389B1 (ko) * 2011-09-27 2013-08-22 서울대학교산학협력단 박막 트랜지스터의 제조 방법
CN102800629B (zh) 2012-07-23 2014-06-11 京东方科技集团股份有限公司 一种有机薄膜晶体管阵列基板制作方法
CN102983103B (zh) 2012-12-10 2015-09-16 京东方科技集团股份有限公司 制作薄膜晶体管阵列基板的方法、阵列基板和显示装置
JPWO2014156133A1 (ja) * 2013-03-26 2017-02-16 パナソニック株式会社 電子デバイス及び電子デバイスの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110140097A1 (en) * 2009-12-11 2011-06-16 Electronics And Telecommunications Research Institute Thin film transistor and method of fabricating the same
CN102270604A (zh) * 2010-06-03 2011-12-07 北京京东方光电科技有限公司 阵列基板的结构及其制造方法
CN103123911A (zh) * 2012-10-23 2013-05-29 友达光电股份有限公司 像素结构及其制作方法
CN103762246A (zh) * 2013-12-25 2014-04-30 深圳市华星光电技术有限公司 一种薄膜电晶体场效应管及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021155625A1 (zh) * 2020-02-04 2021-08-12 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列面板及其制作方法
CN114143688A (zh) * 2021-11-08 2022-03-04 歌尔微电子股份有限公司 微机电系统磁传感器的制造方法、磁传感器和电子设备
CN114143688B (zh) * 2021-11-08 2024-01-26 歌尔微电子股份有限公司 微机电系统磁传感器的制造方法、磁传感器和电子设备

Also Published As

Publication number Publication date
US9685621B2 (en) 2017-06-20
US20160172608A1 (en) 2016-06-16

Similar Documents

Publication Publication Date Title
US9768306B2 (en) Array substrate and display device
US20140209895A1 (en) Array substrate, fabrication method thereof and display device
CN103383945B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN103489921B (zh) 一种薄膜晶体管及其制造方法、阵列基板及显示装置
CN103700707A (zh) 薄膜晶体管、阵列基板及其制备方法、显示装置
CN104600083B (zh) 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置
US9496374B2 (en) Method for manufacturing thin-film transistor substrate
US9171941B2 (en) Fabricating method of thin film transistor, fabricating method of array substrate and display device
EP3159734B1 (en) Array substrate and manufacturing method thereof, and display device
JP2007311377A (ja) 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置
CN107978607B (zh) 背沟道蚀刻型氧化物半导体tft基板的制作方法
US10204922B2 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
US8785264B2 (en) Organic TFT array substrate and manufacture method thereof
CN104409361A (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示装置
GB2530223A (en) Method for manufacturing thin film transistor array substrate
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
CN104485420A (zh) 一种有机薄膜晶体管及其制备方法
CN203456471U (zh) 一种薄膜晶体管、阵列基板及显示装置
CN203983289U (zh) 薄膜晶体管、阵列基板及显示装置
US10355035B2 (en) Manufacturing method of back-channel-etched (BCE) thin film transistor (TFT) substrate
US20190386149A1 (en) Back-channel-etch type oxide semiconductor tft substrate and fabricating methods thereof
GB2529987A (en) Thin Film transistor substrate manufacturing method, and thin film transistor substrate manufactured via same
CN203631563U (zh) 薄膜晶体管、阵列基板及显示装置
US9082664B2 (en) Method for manufacturing thin-film transistor substrate and thin-film transistor substrate manufactured with same
CN105185835A (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150311

RJ01 Rejection of invention patent application after publication