CN103700707A - 薄膜晶体管、阵列基板及其制备方法、显示装置 - Google Patents

薄膜晶体管、阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN103700707A
CN103700707A CN201310701255.6A CN201310701255A CN103700707A CN 103700707 A CN103700707 A CN 103700707A CN 201310701255 A CN201310701255 A CN 201310701255A CN 103700707 A CN103700707 A CN 103700707A
Authority
CN
China
Prior art keywords
electrode
metal oxide
photoresist
active layer
district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310701255.6A
Other languages
English (en)
Other versions
CN103700707B (zh
Inventor
姜春生
刘威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310701255.6A priority Critical patent/CN103700707B/zh
Publication of CN103700707A publication Critical patent/CN103700707A/zh
Priority to PCT/CN2014/075499 priority patent/WO2015089964A1/zh
Priority to US14/424,721 priority patent/US9698166B2/en
Application granted granted Critical
Publication of CN103700707B publication Critical patent/CN103700707B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管、阵列基板及其制备方法、显示装置，涉及显示技术领域。所述薄膜晶体管的制备方法包括：通过一次构图工艺形成包括源电极、漏电极和有源层的图形，其中，所述源电极、漏电极和有源层同层设置，所述有源层位于所述源电极、所述漏电极之间。本发明的薄膜晶体管、阵列基板的制备工艺流程简单。

Description

薄膜晶体管、阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管（TFT）及其制备方法、包括该薄膜晶体管的阵列基板及其制备方法，以及包括该阵列基板的显示装置。
背景技术
目前，以液晶显示装置（LCD）和有机发光二极管显示装置（OLED）为代表的平板显示器向着大尺寸、高分辨的方向发展，薄膜晶体管（TFT）作为平板显示行业的关键控制部件，其性能显得更加重要。与非晶硅TFT相比，氧化物（Oxide）TFT的载流子迁移率高达10cm2/Vs，是前者的10倍左右；氧化物TFT可通过溅射（Sputter）工艺制备，导入时改变其靶材的材料即可，无需改变现有的生产线。
对于底栅型的氧化物薄膜晶体管，一般采用以下制备方法。
如图1所示为现有技术中的OLED阵列基板的底栅型薄膜晶体管的制备方法的一流程示意图，OLED阵列基板的每个像素单元包括两个薄膜晶体管，Switching（开关）TFT和Driving（驱动）TFT，其中Switching TFT的漏电极需要与Driving TFT的栅电极电连接，OLED阵列基板的底栅型薄膜晶体管的制备方法包括7次构图工艺，即使用7次掩膜板（mask）：
步骤S11：在衬底基板101上形成Switching TFT的栅电极102以及DrivingTFT的栅电极102’，并在栅电极102和栅电极102’上沉积栅绝缘层（GI）103；
形成栅电极102和栅电极102’包括：形成栅电极层薄膜，通过一次构图工艺（1Mask）形成包括栅电极102和栅电极102’的图形。
步骤S12：在栅绝缘层103上形成有源层104，有源层的材质可以为铟镓锌氧化物（IGZO）；
形成有源层104包括：形成有源层薄膜，通过一次构图工艺（2Mask）形成包括有源层的图形。
步骤S13：在有源层104上形成刻蚀阻挡层（Etch Stop Layer，ESL）105。
形成刻蚀阻挡层105包括：形成刻蚀阻挡层薄膜，通过一次构图工艺（3Mask）形成包括刻蚀阻挡层105的图形。
步骤S14：在Driving TFT的栅电极上方的栅绝缘层103上形成用于连接Driving TFT的栅电极102’及后续形成的Switching TFT的漏电极的开口；
形成该开口包括：通过一次构图工艺（4Mask）形成包括该开口的栅绝缘层图形。
步骤S15：在完成上述步骤的基板上形成源电极1061、漏电极1062；
形成源电极1061和漏电极1062包括:形成源漏层薄膜，通过一次构图工艺（5Mask）形成包括源电极1061和漏电极1062的图形。
步骤S16：沉积保护层（PVX）107，并在Switch TFT的漏电极1062以及Driving TFT的栅电极上方的保护层107上形成用于连接Driving TFT的栅电极102’和Switch TFT的漏电极1062的开口；
形成该开口包括：通过一次构图工艺（6Mask）形成包括该开口的保护层的图形。
步骤S17：在保护层107上形成导电图形108，导电图形的材质可以为铟锡氧化物（ITO）。
形成导电图形108包括：形成透明导电薄膜，通过一次构图工艺（7Mask）形成包括导电图形108的图形。
如图2所示为现有技术中的OLED阵列基板的底栅型薄膜晶体管的制备方法的另一流程示意图，所述方法包括6次构图工艺，即使用6次掩膜板（mask）：
步骤S21：在衬底基板201形成Switching TFT的栅电极202以及DrivingTFT的栅电极202’，并在栅电极202和栅电极202’上沉积栅绝缘层（GI）203；
形成栅电极202和栅电极202’包括：形成栅电极层薄膜，通过一次构图工艺（1Mask）形成包括栅电极202和栅电极202’的图形。
步骤S22：在栅绝缘层203上形成有源层204；
形成有源层204包括：形成有源层薄膜，通过一次构图工艺（2Mask）形成包括有源层的图形。
步骤S23：在有源层204上形成刻蚀阻挡层205。
形成刻蚀阻挡层205包括：形成刻蚀阻挡层薄膜，通过一次构图工艺（3Mask）形成包括刻蚀阻挡层205的图形。
步骤S24：形成源电极2061和漏电极2062；
形成源电极2061和漏电极2062包括:形成源漏层薄膜，通过一次构图工艺（4Mask）形成包括源电极2061和漏电极2062的图形。
步骤S25：形成保护层207，并对保护层207上进行过孔刻蚀，利用干刻工艺采用的气氛环境对不同金属的不同刻蚀比，在保证Switching TFT的漏电极（Drain）2062的金属未被刻蚀掉的前提下，将Driving TFT的栅电极202’上的栅绝缘层203刻蚀干净并形成用于连接Driving TFT的栅电极202’及Switching TFT的漏电极2062的开口；
步骤S26：在保护层207上形成导电图形208。
形成导电图形208包括：形成透明导电薄膜，通过一次构图工艺（6Mask）形成包括导电图形208的图形。
上述两个制备方法需要采用6次或7次构图工艺才能完成TFT的制备，工艺流程复杂。
发明内容
有鉴于此，本发明提供一种薄膜晶体管、阵列基板及其制备方法、显示装置，以解决现有的TFT制备工艺流程复杂的问题。
为解决上述技术问题，本发明提供一种薄膜晶体管的制备方法，所述方法包括：
通过一次构图工艺形成包括源电极、漏电极和有源层的图形，其中，所述源电极、漏电极和有源层同层设置，所述有源层位于所述源电极、所述漏电极之间。
优选地，所述通过一次构图工艺形成包括源电极、漏电极和有源层的图形包括：
形成金属氧化物导体薄膜；
形成覆盖所述金属氧化物导体薄膜的光刻胶层，采用半曝光技术对所述光刻胶层曝光、显影，形成对应源电极区和漏电极区的光刻胶保留区，对应有源层区的光刻胶半保留区，以及光刻胶去除区；
刻蚀所述金属氧化物导体薄膜，所述光刻胶去除区的金属氧化物导体薄膜被去除；
对金属氧化物导体薄膜进行离子注入，有源层区对应的金属氧化物导体薄膜成为半导体，形成有源层；源电极和漏电极上方有光刻胶保护，仍为导体；
剥离光刻胶，露出源电极、漏电极以及源电极和漏电极之间的有源层。
优选地，所述通过一次构工艺形成包括源电极、漏电极和有源层的图形包括：
形成金属氧化物半导体薄膜；
形成覆盖所述金属氧化物半导体薄膜的光刻胶层，采用半曝光技术对所述光刻胶层曝光、显影，形成对应源电极区和漏电极区的光刻胶半保留区，对应有源层区的光刻胶保留区，以及光刻胶去除区；
刻蚀所述金属氧化物半导体薄膜，所述光刻胶去除区的金属氧化物半导体薄膜被去除；
对金属氧化物导体薄膜进行离子注入，源电极区和漏电极区对应的金属氧化物半导体薄膜成为导体，形成源电极和漏电极；有源层上方有光刻胶保护，仍为半导体；
剥离光刻胶，露出源电极、漏电极以及源电极和漏电极之间的有源层。
优选地，所述形成金属氧化物导体薄膜之前或者所述形成金属氧化物半导体薄膜之前还包括：
通过一次构图工艺，在所述衬底基板上形成栅电极的图形；
在所述栅电极上形成栅绝缘层；
其中，所述形成金属氧化物导体薄膜或者所述形成金属氧化物半导体薄膜具体为：在所述栅绝缘层上形成金属氧化物导体薄膜或者金属氧化物半导体薄膜。
本发明还提供一种薄膜晶体管阵列基板的制备方法，所述方法包括：通过一次构图工艺形成包括源电极、漏电极、像素电极和有源层的图形，其中，所述源电极、漏电极、像素电极和有源层同层设置，所述有源层位于所述源电极、所述漏电极之间。
优选地，所述通过一次构图工艺形成包括源电极、漏电极、像素电极和有源层的图形包括：
形成金属氧化物导体薄膜；
形成覆盖所述金属氧化物导体薄膜的光刻胶层，采用半曝光技术对所述光刻胶层曝光、显影，形成对应源电极区、漏电极区和像素电极区的光刻胶保留区，对应有源层区的光刻胶半保留区，以及光刻胶去除区；
刻蚀所述金属氧化物导体薄膜，所述光刻胶去除区的金属氧化物导体薄膜被去除；
对金属氧化物导体薄膜进行离子注入，有源层区对应的金属氧化物导体薄膜成为半导体，形成有源层；源电极、漏电极和像素电极上方有光刻胶保护，仍为导体；
对所述光刻胶层进行曝光、显影及定形，保留源电极区、漏电极区和有源层的光刻胶，形成保护层，去除像素电极区的光刻胶。
优选地，所述通过一次构工艺形成包括源电极、漏电极和有源层的图形具体包括：
形成金属氧化物半导体薄膜；
形成覆盖所述金属氧化物半导体薄膜的光刻胶层，采用半曝光技术对所述光刻胶层曝光、显影，形成对应源电极区、漏电极区和像素电极的光刻胶半保留区，对应有源层区的光刻胶保留区，以及光刻胶去除区；
刻蚀所述金属氧化物半导体薄膜，所述光刻胶去除区的金属氧化物半导体薄膜被去除；
对金属氧化物导体薄膜进行离子注入，源电极区、漏电极区和像素电极区对应的金属氧化物半导体薄膜成为导体，形成源电极、漏电极和像素电极；有源层上方有光刻胶保护，仍为半导体；
对所述光刻胶层进行曝光、显影及定形，保留源电极区、漏电极区和有源层的光刻胶，形成保护层，去除像素电极区的光刻胶。
优选地，所述形成金属氧化物导体薄膜之前或者所述形成金属氧化物半导体薄膜之前还包括：
通过一次构图工艺，在所述衬底基板上形成包括栅电极的图形；
在所述栅电极上形成栅绝缘层；
其中，所述形成金属氧化物半导体薄膜或者所述形成金属氧化物半导体薄膜具体为：在所述栅绝缘层上形成金属氧化物导体薄膜或者金属氧化物半导体薄膜。
本发明还提供一种薄膜晶体管，包括栅电极、栅极绝缘层、有源层、源电极和漏电极，所述有源层与所述源电极、所述漏电极同层设置且位于所述源电极、所述漏电极之间。
优选地，所述有源层的材质为金属氧化物半导体材料，所述源电极、所述漏电极为金属氧化物导体材料。
优选地，所述有源层通过对所述源电极和所述漏电极之间区域的金属氧化物导体薄膜进行离子注入形成，或者所述源电极、所述漏电极通过对所述有源层两侧区域的金属氧化物半导体薄膜进行离子注入形成。
本发明还提供一种薄膜晶体管阵列基板，包括栅电极、栅极绝缘层、有源层、源电极、漏电极和像素电极，所述有源层与所述源电极、所述漏电极、所述像素电极同层设置。
优选地，所述有源层的材质为金属氧化物半导体材料，所述源电极、所述漏电极为金属氧化物导体材料。
优选地，所述有源层通过对所述源电极和所述漏电极之间区域的金属氧化物导体薄膜进行离子注入形成，或者所述源电极、所述漏电极通过对所述有源层两侧区域的金属氧化物半导体薄膜进行离子注入形成。
优选地，所述阵列基板具体包括：
衬底基板；
形成于所述衬底基板上的栅电极；
形成于所述栅电极上的栅绝缘层；
形成于所述栅绝缘层上的有源层、源电极、漏电极及像素电极；
形成于所述有源层、源电极及漏电极上方的保护层。
本发明还提供一种显示装置，包括上述薄膜晶体管阵列基板。
本发明的上述技术方案的有益效果如下：
通过一次构图工艺形成TFT的源电极、漏电极和有源层的图形，减少了薄膜晶体管制备过程中构图工艺的次数，简化了制备流程。
通过一次构图工艺形成TFT阵列基板的源电极、漏电极、像素电极和有源层的图形，减少了TFT阵列基板制备过程中构图工艺的次数，简化了制备流程。
附图说明
图1为现有技术中的OLED阵列基板的底栅型薄膜晶体管的制备方法的一流程示意图；
图2为现有技术中的OLED阵列基板的底栅型薄膜晶体管制备方法的另一流程示意图；
图3本发明实施例的薄膜晶体管阵列基板的制备方法的流程示意图；
图4本发明实施例的薄膜晶体管阵列基板的结构示意图。
具体实施方式
本发明实施例提供一种薄膜晶体管的制备方法，包括：通过一次构图工艺形成包括源电极、漏电极和有源层的图形，其中，所述源电极、漏电极和有源层同层设置，所述有源层位于所述源电极、所述漏电极之间。
具体的，可以通过以下两种方式形成同层设置的源电极、漏电极和有源层：
（1）所述通过一次构图工艺形成包括源电极、漏电极和有源层的图形可以包括以下步骤：
步骤A1：形成金属氧化物导体薄膜；
步骤B1：形成覆盖所述金属氧化物导体薄膜的光刻胶层，采用半曝光技术对所述光刻胶层曝光、显影，形成对应源电极区和漏电极区的光刻胶保留区，对应有源层区的光刻胶半保留区，以及光刻胶去除区；
曝光显影后，源电极区和漏电极区的光刻胶层的厚度大于有源层区的光刻胶层的厚度。
步骤C1：刻蚀所述金属氧化物导体薄膜，所述光刻胶去除区的金属氧化物导体薄膜被去除；
步骤D1：对金属氧化物导体薄膜进行离子注入，有源层区对应的金属氧化物导体薄膜成为半导体，形成有源层；源电极和漏电极上方有光刻胶保护，仍为导体；
由于源电极区和漏电极区的光刻胶层的厚度较大，离子注入时，源电极区和漏电极区被光刻胶层阻挡住，而有源层区的光刻胶层的厚度较薄，金属氧化物导体薄膜被注入金属元素，形成半导体。
步骤E：剥离光刻胶，露出源电极、漏电极以及源电极和漏电极之间的有源层。
（2）所述通过一次构工艺形成包括源电极、漏电极和有源层的图形可以包括以下步骤：
步骤A2：形成金属氧化物半导体薄膜；
步骤B2：形成覆盖所述金属氧化物半导体薄膜的光刻胶层，采用半曝光技术对所述光刻胶层曝光、显影，形成对应源电极区和漏电极区的光刻胶半保留区，对应有源层区的光刻胶保留区，以及光刻胶去除区；
曝光显影后，有源层区的光刻胶层的厚度大于源电极区和漏电极区的光刻胶层的厚度。
步骤C2：刻蚀所述金属氧化物半导体薄膜，所述光刻胶去除区的金属氧化物半导体薄膜被去除；
步骤D2：对金属氧化物导体薄膜进行离子注入，源电极区和漏电极区对应的金属氧化物半导体薄膜成为导体，形成源电极和漏电极；有源层上方有光刻胶保护，仍为半导体；
由于有源层区的光刻胶层的厚度较大，离子注入时，有源层区被光刻胶层阻挡住，而源电极区和漏电极区的光刻胶层的厚度较薄，金属氧化物半导体薄膜被注入金属元素，形成导体。
步骤E2：剥离光刻胶，露出源电极、漏电极以及源电极和漏电极之间的有源层。
上述实施例中：
所述金属氧化物可以为氧化铟锌（IZO）；
离子注入的金属可以为锡（Sn）；
所述光刻胶可以为树脂。
此外，上述实施例中，所述形成金属氧化物导体薄膜之前或者所述形成金属氧化物半导体薄膜之前还可以包括：通过一次构图工艺，在所述衬底基板上形成栅电极的图形；在所述栅电极上形成栅绝缘层；其中，所述形成金属氧化物导体薄膜或者所述形成金属氧化物半导体薄膜具体为：在所述栅绝缘层上形成金属氧化物导体薄膜或者金属氧化物半导体薄膜。
从上述描述可以看出，上述制备方法仅需要两次构图工艺，便可完成薄膜晶体管的制备，减少了构图工艺的次数，简化了制备流程。
本发明实施例还提供一种薄膜晶体管阵列基板的制备方法，所述方法包括：通过一次构图工艺形成包括源电极、漏电极、像素电极和有源层的图形，其中，所述源电极、漏电极、像素电极和有源层同层设置，所述有源层位于所述源电极、所述漏电极之间。
具体的，可以通过以下两种方式形成同层设置的源电极、漏电极、像素电极和有源层：
（1）所述通过一次构图工艺形成包括源电极、漏电极、像素电极和有源层的图形可以包括以下步骤：
步骤A3：形成金属氧化物导体薄膜；
步骤B3：形成覆盖所述金属氧化物导体薄膜的光刻胶层，采用半曝光技术对所述光刻胶层曝光、显影，形成对应源电极区、漏电极区和像素电极区的光刻胶保留区，对应有源层区的光刻胶半保留区，以及光刻胶去除区；
曝光显影后，源电极区和漏电极区的光刻胶层的厚度大于有源层区的光刻胶层的厚度。
步骤C3：刻蚀所述金属氧化物导体薄膜，所述光刻胶去除区的金属氧化物导体薄膜被去除；
步骤D3：对金属氧化物导体薄膜进行离子注入，有源层区对应的金属氧化物导体薄膜成为半导体，形成有源层；源电极、漏电极和像素电极上方有光刻胶保护，仍为导体；
由于源电极区和漏电极区的光刻胶层的厚度较大，离子注入时，源电极区和漏电极区被光刻胶层阻挡住，而有源层区的光刻胶层的厚度较薄，金属氧化物导体薄膜被注入金属元素，形成半导体。
步骤E3：对所述光刻胶层进行曝光、显影及定形，保留源电极区、漏电极区和有源层的光刻胶，形成保护层，去除像素电极区的光刻胶。
（2）所述通过一次构工艺形成包括源电极、漏电极和有源层的图形可以包括以下步骤：
步骤A4：形成金属氧化物半导体薄膜；
步骤B4：形成覆盖所述金属氧化物半导体薄膜的光刻胶层，采用半曝光技术对所述光刻胶层曝光、显影，形成对应源电极区、漏电极区和像素电极的光刻胶半保留区，对应有源层区的光刻胶保留区，以及光刻胶去除区；
曝光显影后，有源层区的光刻胶层的厚度大于源电极区和漏电极区的光刻胶层的厚度。
步骤C4：刻蚀所述金属氧化物半导体薄膜，所述光刻胶去除区的金属氧化物半导体薄膜被去除；
步骤D4：对金属氧化物导体薄膜进行离子注入，源电极区、漏电极区和像素电极区对应的金属氧化物半导体薄膜成为导体，形成源电极、漏电极和像素电极；有源层上方有光刻胶保护，仍为半导体；
由于有源层区的光刻胶层的厚度较大，离子注入时，有源层区被光刻胶层阻挡住，而源电极区和漏电极区的光刻胶层的厚度较薄，金属氧化物半导体薄膜被注入金属元素，形成导体。
步骤E4：对所述光刻胶层进行曝光、显影及定形，保留源电极区、漏电极区和有源层的光刻胶，形成保护层，去除像素电极区的光刻胶。
上述实施例中的对显影后的光刻胶层进行定形（Curing）的含义为：对显影后的光刻胶层进行加热处理，使光刻胶层中的有机溶剂挥发，使液态的光刻胶层固化。
上述实施例中：
所述金属氧化物可以为氧化铟锌（IZO）；
离子注入的金属可以为锡（Sn）；
所述光刻胶可以为树脂。
此外，上述实施例中，所述形成金属氧化物导体薄膜之前或者所述形成金属氧化物半导体薄膜之前还包括：通过一次构图工艺，在所述衬底基板上形成包括栅电极的图形；在所述栅电极上形成栅绝缘层；其中，所述形成金属氧化物半导体薄膜或者所述形成金属氧化物半导体薄膜具体为：在所述栅绝缘层上形成金属氧化物导体薄膜或者金属氧化物半导体薄膜。
本发明实施例还一种薄膜晶体管，包括栅电极、栅极绝缘层、有源层、源电极和漏电极，其中，所述有源层与所述源电极、所述漏电极同层设置且位于所述源电极、所述漏电极之间。
所述有源层的材质为金属氧化物半导体材料，所述源电极、所述漏电极为金属氧化物导体材料。
具体的，所述有源层通过对所述源电极和所述漏电极之间区域的导体金属氧化物薄膜进行离子注入形成，或者，所述源电极、所述漏电极通过对所述有源层两侧区域的金属氧化物半导体薄膜进行离子注入形成。
本发明实施例还提供一种薄膜晶体管阵列基板，包括栅电极、栅极绝缘层、有源层、源电极、漏电极和像素电极，其中，所述有源层与所述源电极、所述漏电极、所述像素电极同层设置。
所述有源层的材质为金属氧化物半导体材料，所述源电极、所述漏电极为金属氧化物导体材料。
具体的，所述有源层通过对所述源电极和所述漏电极之间区域的导体金属氧化物薄膜进行离子注入形成，或者，所述源电极、所述漏电极通过对所述有源层两侧区域的金属氧化物半导体薄膜进行离子注入形成。
优选地，所述阵列基板可以具体包括：
衬底基板；
形成于所述衬底基板上的栅电极；
形成于所述栅电极上的栅绝缘层；
形成于所述栅绝缘层上的有源层、源电极、漏电极及像素电极；
形成于所述有源层、源电极、漏电极上方的保护层。
本发明实施例还提供一种显示装置，包括上述薄膜晶体管阵列基板。其中，阵列基板的结构以及工作原理同上述实施例，在此不再赘述。另外，显示装置其他部分的结构可以参考现有技术，对此本文不再详细描述。该显示装置可以为：液晶面板、电子纸、OLED（Organic Light Emitting Diode，有机发光二极管）面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
下面以OLED阵列基板的底栅型薄膜晶体管的制备方法为例，对本发明实施例的薄膜晶体管阵列基板的制备方法进行详细说明。
需要说明的是，OLED阵列基板的每个像素单元包括两个薄膜晶体管，Switching（开关）TFT和Driving（驱动）TFT，其中Switching TFT的漏电极需要与Driving TFT的栅电极电连接，以下实施例中为方便说明，仅示出了阵列基板中的Driving TFT的制备方法，Switching TFT实际上是与Driving TFT同时形成，其制备过程与Driving TFT类似，不再详细描述。
请参考图3，图3本发明实施例的OLED阵列基板的底栅型薄膜晶体管阵列基板的制备方法的流程示意图，所述方法包括：
步骤S31：提供一衬底基板301；
步骤S32：在所述衬底基板301上形成栅电极302；
形成栅电极302包括：形成栅电极层薄膜，通过一次构图工艺（1Mask）形成包括栅电极302的图形。
步骤S33：在所述栅电极302上形成栅绝缘层（GI）303；并在所述栅绝缘层303上形成用于连接所述栅电极302和后续形成的Switching TFT的漏电极图形的开口（图未示出）；
形成该开口包括：通过一次构图工艺（2Mask）形成包括该开口的栅绝缘层图形。
步骤S34：在所述栅绝缘层303上形成金属氧化物导体薄膜401；
具体的，可以通过溅射（Sputter）技术沉积金属氧化物导体薄膜401，该金属氧化物可以为IZO。
步骤S35：涂布覆盖所述金属氧化物导体薄膜的光刻胶层，采用半曝光技术（halftone mask）对所述光刻胶层曝光、显影，形成对应源电极区、漏电极区、像素电极区的光刻胶保留区402，对应有源层区的光刻胶半保留区403，以及光刻胶去除区（图未示出）；刻蚀所述金属氧化物导体薄膜，所述光刻胶去除区的金属氧化物导体薄膜被去除；
具体的，可以在所述金属氧化物导体薄膜401上旋涂1.5～2.5微米厚的光刻胶层。
曝光显影后，源电极区和漏电极区的光刻胶层的厚度大于有源层区的光刻胶层的厚度。
本步骤中，通过一次构图工艺（3Mask）形成对应源电极区和漏电极区的光刻胶保留区402，对应有源层区的光刻胶半保留区403，以及光刻胶去除区。
步骤S36：对金属氧化物导体薄膜401进行离子注入，有源层区对应的金属氧化物导体薄膜成为半导体，形成有源层304；源电极305、漏电极306及像素电极307上方有光刻胶保护，仍为导体；
具体的，离子注入的金属元素可以为Sn。
由于源电极区和漏电极区的光刻胶层的厚度较大，离子注入时，源电极区和漏电极区被光刻胶层阻挡住，而有源层区的光刻胶层的厚度较薄，金属氧化物导体薄膜被注入金属元素，形成半导体。
步骤S37：对所述光刻胶层进行曝光、显影及定形，保留源电极区、漏电极区和有源层的光刻胶，形成保护层308，去除像素电极区的光刻胶，露出像素电极307。
具体的，所述定形处理包括：在230摄氏度下，对曝光显影后的光刻胶层加热1个小时，去除光刻胶层中的有机溶剂，使得光刻胶层固化，形成保护层。
形成所述保护层包括：通过一次构图工艺（4Mask）形成保护层。
上述实施例中，将金属氧化物同时作为源电极、漏电极、像素电极的材料同有源层的材料一次性形成在栅绝缘层的表面，从而减少了源/漏电极金属材料、像素电极的材料的分别沉积、曝光、显影、刻蚀的工艺，减少了构图工艺的次数。此外，减少了现有的刻蚀绝缘层的制备，即减少了刻蚀绝缘层的沉积、曝光、显影、刻蚀的工艺，将用于阻挡的树脂层作为保护层的材料，从而不需要额外的干刻工艺。
请参考图4，图4为本发明实施例的薄膜晶体管阵列基板的结构示意图，所述阵列基板采用上述实施例中的制备方法制备而成，所述薄膜晶体管阵列基板包括：
衬底基板301；
形成于所述衬底基板上的栅电极302；
形成于所述栅电极图形上的栅绝缘层303；
形成于所述栅绝缘层上的有源层304、源电极305、漏电极306及像素电极307；
形成于所述源电极305、漏电极306上方的保护层308。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (16)

1.一种薄膜晶体管的制备方法，其特征在于，所述方法包括：
通过一次构图工艺形成包括源电极、漏电极和有源层的图形，其中，所述源电极、漏电极和有源层同层设置，所述有源层位于所述源电极、所述漏电极之间。
2.如权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述通过一次构图工艺形成包括源电极、漏电极和有源层的图形包括：
形成金属氧化物导体薄膜；
形成覆盖所述金属氧化物导体薄膜的光刻胶层，采用半曝光技术对所述光刻胶层曝光、显影，形成对应源电极区和漏电极区的光刻胶保留区，对应有源层区的光刻胶半保留区，以及光刻胶去除区；
刻蚀所述金属氧化物导体薄膜，所述光刻胶去除区的金属氧化物导体薄膜被去除；
对金属氧化物导体薄膜进行离子注入，有源层区对应的金属氧化物导体薄膜成为半导体，形成有源层；源电极和漏电极上方有光刻胶保护，仍为导体；
剥离光刻胶，露出源电极、漏电极以及源电极和漏电极之间的有源层。
3.如权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述通过一次构工艺形成包括源电极、漏电极和有源层的图形包括：
形成金属氧化物半导体薄膜；
形成覆盖所述金属氧化物半导体薄膜的光刻胶层，采用半曝光技术对所述光刻胶层曝光、显影，形成对应源电极区和漏电极区的光刻胶半保留区，对应有源层区的光刻胶保留区，以及光刻胶去除区；
刻蚀所述金属氧化物半导体薄膜，所述光刻胶去除区的金属氧化物半导体薄膜被去除；
对金属氧化物导体薄膜进行离子注入，源电极区和漏电极区对应的金属氧化物半导体薄膜成为导体，形成源电极和漏电极；有源层上方有光刻胶保护，仍为半导体；
剥离光刻胶，露出源电极、漏电极以及源电极和漏电极之间的有源层。
4.如权利要求2或3所述的薄膜晶体管的制备方法，其特征在于：
所述形成金属氧化物导体薄膜之前或者所述形成金属氧化物半导体薄膜之前还包括：
通过一次构图工艺，在所述衬底基板上形成栅电极的图形；
在所述栅电极上形成栅绝缘层；
其中，所述形成金属氧化物导体薄膜或者所述形成金属氧化物半导体薄膜具体为：在所述栅绝缘层上形成金属氧化物导体薄膜或者金属氧化物半导体薄膜。
5.一种薄膜晶体管阵列基板的制备方法，其特征在于，所述方法包括：通过一次构图工艺形成包括源电极、漏电极、像素电极和有源层的图形，其中，所述源电极、漏电极、像素电极和有源层同层设置，所述有源层位于所述源电极、所述漏电极之间。
6.如权利要求5所述的薄膜晶体管阵列基板的制备方法，其特征在于，所述通过一次构图工艺形成包括源电极、漏电极、像素电极和有源层的图形包括：
形成金属氧化物导体薄膜；
形成覆盖所述金属氧化物导体薄膜的光刻胶层，采用半曝光技术对所述光刻胶层曝光、显影，形成对应源电极区、漏电极区和像素电极区的光刻胶保留区，对应有源层区的光刻胶半保留区，以及光刻胶去除区；
刻蚀所述金属氧化物导体薄膜，所述光刻胶去除区的金属氧化物导体薄膜被去除；
对金属氧化物导体薄膜进行离子注入，有源层区对应的金属氧化物导体薄膜成为半导体，形成有源层；源电极、漏电极和像素电极上方有光刻胶保护，仍为导体；
对所述光刻胶层进行曝光、显影及定形，保留源电极区、漏电极区和有源层的光刻胶，形成保护层，去除像素电极区的光刻胶。
7.如权利要求5所述的薄膜晶体管的制备方法，其特征在于，所述通过一次构工艺形成包括源电极、漏电极和有源层的图形具体包括：
形成金属氧化物半导体薄膜；
形成覆盖所述金属氧化物半导体薄膜的光刻胶层，采用半曝光技术对所述光刻胶层曝光、显影，形成对应源电极区、漏电极区和像素电极的光刻胶半保留区，对应有源层区的光刻胶保留区，以及光刻胶去除区；
刻蚀所述金属氧化物半导体薄膜，所述光刻胶去除区的金属氧化物半导体薄膜被去除；
对金属氧化物导体薄膜进行离子注入，源电极区、漏电极区和像素电极区对应的金属氧化物半导体薄膜成为导体，形成源电极、漏电极和像素电极；有源层上方有光刻胶保护，仍为半导体；
对所述光刻胶层进行曝光、显影及定形，保留源电极区、漏电极区和有源层的光刻胶，形成保护层，去除像素电极区的光刻胶。
8.如权利要求6或7所述的薄膜晶体管阵列基板的制备方法，其特征在于：
所述形成金属氧化物导体薄膜之前或者所述形成金属氧化物半导体薄膜之前还包括：
通过一次构图工艺，在所述衬底基板上形成包括栅电极的图形；
在所述栅电极上形成栅绝缘层；
其中，所述形成金属氧化物半导体薄膜或者所述形成金属氧化物半导体薄膜具体为：在所述栅绝缘层上形成金属氧化物导体薄膜或者金属氧化物半导体薄膜。
9.一种薄膜晶体管，包括栅电极、栅极绝缘层、有源层、源电极和漏电极，其特征在于，所述有源层与所述源电极、所述漏电极同层设置且位于所述源电极、所述漏电极之间。
10.如权利要求9所述的薄膜晶体管，其特征在于，所述有源层的材质为金属氧化物半导体材料，所述源电极、所述漏电极为金属氧化物导体材料。
11.如权利要求10所述的薄膜晶体管，其特征在于，所述有源层通过对所述源电极和所述漏电极之间区域的金属氧化物导体薄膜进行离子注入形成，或者所述源电极、所述漏电极通过对所述有源层两侧区域的金属氧化物半导体薄膜进行离子注入形成。
12.一种薄膜晶体管阵列基板，包括栅电极、栅极绝缘层、有源层、源电极、漏电极和像素电极，其特征在于，所述有源层与所述源电极、所述漏电极、所述像素电极同层设置。
13.如权利要求12所述的薄膜晶体管阵列基板，其特征在于，所述有源层的材质为金属氧化物半导体材料，所述源电极、所述漏电极为金属氧化物导体材料。
14.如权利要求13所述的薄膜晶体管阵列基板，其特征在于，所述有源层通过对所述源电极和所述漏电极之间区域的金属氧化物导体薄膜进行离子注入形成，或者所述源电极、所述漏电极通过对所述有源层两侧区域的金属氧化物半导体薄膜进行离子注入形成。
15.如权利要求12所述的薄膜晶体管阵列基板，其特征在于，所述阵列基板具体包括：
衬底基板；
形成于所述衬底基板上的栅电极；
形成于所述栅电极上的栅绝缘层；
形成于所述栅绝缘层上的有源层、源电极、漏电极及像素电极；
形成于所述有源层、源电极及漏电极上方的保护层。
16.一种显示装置，其特征在于，包括如权利要求12-15任一项所述的薄膜晶体管阵列基板。
CN201310701255.6A 2013-12-18 2013-12-18 薄膜晶体管、阵列基板及其制备方法、显示装置 Active CN103700707B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310701255.6A CN103700707B (zh) 2013-12-18 2013-12-18 薄膜晶体管、阵列基板及其制备方法、显示装置
PCT/CN2014/075499 WO2015089964A1 (zh) 2013-12-18 2014-04-16 薄膜晶体管及其制备方法、阵列基板及其制备方法、以及显示装置
US14/424,721 US9698166B2 (en) 2013-12-18 2014-04-16 Thin film transistor, method for manufacturing thin film transistor, array substrate, method for manufacturing array substrate, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310701255.6A CN103700707B (zh) 2013-12-18 2013-12-18 薄膜晶体管、阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN103700707A true CN103700707A (zh) 2014-04-02
CN103700707B CN103700707B (zh) 2018-12-11

Family

ID=50362179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310701255.6A Active CN103700707B (zh) 2013-12-18 2013-12-18 薄膜晶体管、阵列基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US9698166B2 (zh)
CN (1) CN103700707B (zh)
WO (1) WO2015089964A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600083A (zh) * 2015-01-29 2015-05-06 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置
CN104701264A (zh) * 2015-03-25 2015-06-10 京东方科技集团股份有限公司 一种有机发光二极管显示面板及其制作方法、显示装置
WO2015089964A1 (zh) * 2013-12-18 2015-06-25 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及其制备方法、以及显示装置
WO2015161523A1 (zh) * 2014-04-23 2015-10-29 深圳市华星光电技术有限公司 薄膜晶体管及有机发光二极管显示器制备方法
WO2015172472A1 (zh) * 2014-05-14 2015-11-19 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN105226015A (zh) * 2015-09-28 2016-01-06 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
CN105321964A (zh) * 2014-08-01 2016-02-10 中华映管股份有限公司 像素结构及其制造方法
WO2018045613A1 (zh) * 2016-09-07 2018-03-15 武汉华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法
WO2018094598A1 (zh) * 2016-11-23 2018-05-31 深圳市柔宇科技有限公司 阵列基板的制造方法
CN108206182A (zh) * 2017-12-28 2018-06-26 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法
CN109256464A (zh) * 2018-11-08 2019-01-22 深圳市万普拉斯科技有限公司 Oled显示装置
CN110690167A (zh) * 2019-08-28 2020-01-14 晟光科技股份有限公司 一种基于tft阵列基板的制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10126656B2 (en) 2016-09-08 2018-11-13 Goodrich Corporation Apparatus and methods of electrically conductive optical semiconductor coating
US10228495B2 (en) * 2016-09-08 2019-03-12 Goodrich Corporation Apparatus and methods of electrically conductive optical semiconductor coating
CN109904210B (zh) * 2019-03-27 2021-08-24 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090206346A1 (en) * 2006-06-23 2009-08-20 Chunping Long Tft lcd array substrate and manufacturing method thereof
CN102629588A (zh) * 2011-12-13 2012-08-08 京东方科技集团股份有限公司 阵列基板的制造方法
CN102636927A (zh) * 2011-12-23 2012-08-15 京东方科技集团股份有限公司 阵列基板及其制造方法
CN103295962A (zh) * 2013-05-29 2013-09-11 京东方科技集团股份有限公司 阵列基板及其制作方法，显示装置
CN203631563U (zh) * 2013-12-18 2014-06-04 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101267499B1 (ko) * 2005-08-18 2013-05-31 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터
KR101074788B1 (ko) * 2009-01-30 2011-10-20 삼성모바일디스플레이주식회사 평판 표시 장치 및 이의 제조 방법
CN102034751B (zh) * 2009-09-24 2013-09-04 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR20120118600A (ko) * 2011-04-19 2012-10-29 삼성디스플레이 주식회사 감광성 조성물 및 이를 이용한 표시장치용 기판의 제조 방법
US8709922B2 (en) * 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102651343B (zh) 2012-03-16 2014-12-24 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN102810558B (zh) 2012-08-07 2014-10-15 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法和液晶显示器
KR102072800B1 (ko) * 2012-11-29 2020-02-04 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터
KR102131195B1 (ko) * 2013-07-16 2020-07-08 삼성디스플레이 주식회사 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
KR102075530B1 (ko) * 2013-09-11 2020-02-11 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법, 및 이를 포함하는 표시장치
CN103700707B (zh) 2013-12-18 2018-12-11 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090206346A1 (en) * 2006-06-23 2009-08-20 Chunping Long Tft lcd array substrate and manufacturing method thereof
CN102629588A (zh) * 2011-12-13 2012-08-08 京东方科技集团股份有限公司 阵列基板的制造方法
CN102636927A (zh) * 2011-12-23 2012-08-15 京东方科技集团股份有限公司 阵列基板及其制造方法
CN103295962A (zh) * 2013-05-29 2013-09-11 京东方科技集团股份有限公司 阵列基板及其制作方法，显示装置
CN203631563U (zh) * 2013-12-18 2014-06-04 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698166B2 (en) 2013-12-18 2017-07-04 Boe Technology Group Co., Ltd. Thin film transistor, method for manufacturing thin film transistor, array substrate, method for manufacturing array substrate, and display device
WO2015089964A1 (zh) * 2013-12-18 2015-06-25 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及其制备方法、以及显示装置
WO2015161523A1 (zh) * 2014-04-23 2015-10-29 深圳市华星光电技术有限公司 薄膜晶体管及有机发光二极管显示器制备方法
US9401418B2 (en) 2014-04-23 2016-07-26 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method of manufacturing thin film transistor and organic light emitting diode display
WO2015172472A1 (zh) * 2014-05-14 2015-11-19 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN105321964A (zh) * 2014-08-01 2016-02-10 中华映管股份有限公司 像素结构及其制造方法
CN104600083A (zh) * 2015-01-29 2015-05-06 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置
CN104600083B (zh) * 2015-01-29 2018-01-02 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置
CN104701264B (zh) * 2015-03-25 2018-04-10 京东方科技集团股份有限公司 一种有机发光二极管显示面板及其制作方法、显示装置
CN104701264A (zh) * 2015-03-25 2015-06-10 京东方科技集团股份有限公司 一种有机发光二极管显示面板及其制作方法、显示装置
WO2017054191A1 (zh) * 2015-09-28 2017-04-06 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
CN105226015A (zh) * 2015-09-28 2016-01-06 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
WO2018045613A1 (zh) * 2016-09-07 2018-03-15 武汉华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法
WO2018094598A1 (zh) * 2016-11-23 2018-05-31 深圳市柔宇科技有限公司 阵列基板的制造方法
CN108206182A (zh) * 2017-12-28 2018-06-26 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法
CN109256464A (zh) * 2018-11-08 2019-01-22 深圳市万普拉斯科技有限公司 Oled显示装置
CN110690167A (zh) * 2019-08-28 2020-01-14 晟光科技股份有限公司 一种基于tft阵列基板的制作方法

Also Published As

Publication number Publication date
US20160035756A1 (en) 2016-02-04
CN103700707B (zh) 2018-12-11
WO2015089964A1 (zh) 2015-06-25
US9698166B2 (en) 2017-07-04

Similar Documents

Publication Publication Date Title
CN103700707A (zh) 薄膜晶体管、阵列基板及其制备方法、显示装置
US9768306B2 (en) Array substrate and display device
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US9515100B2 (en) Array substrate, manufacturing method thereof and display device
US8871562B2 (en) Organic thin film transistor array substrate and method for manufacturing the same, and display device
CN107204309B (zh) 双栅极金属氧化物半导体tft基板的制作方法及其结构
CN103489921B (zh) 一种薄膜晶体管及其制造方法、阵列基板及显示装置
CN104900654A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
US20170025450A1 (en) Array substrate and fabrication method thereof, and display device
US10784287B2 (en) TFT substrate and manufacturing method thereof
CN104716196A (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
US8785264B2 (en) Organic TFT array substrate and manufacture method thereof
CN103117224A (zh) 一种薄膜晶体管和阵列基板的制作方法
CN102779783A (zh) 一种像素结构及其制造方法、显示装置
KR20120043404A (ko) 표시장치 및 이의 제조방법
US9293484B2 (en) Thin film transistor display panel and method of manufacturing the same
CN104157609A (zh) Tft基板的制作方法及其结构
CN203631563U (zh) 薄膜晶体管、阵列基板及显示装置
CN104409361A (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示装置
US20150333181A1 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
US9171864B2 (en) Display substrate and method of manufacturing the same
CN109192783A (zh) 薄膜晶体管及其制作方法
CN105261636A (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示装置
GB2542094A (en) Manufacturing method for coplanar oxide semiconductor TFT substrate
CN202855742U (zh) 一种薄膜晶体管、阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant