CN102034751B - Tft-lcd阵列基板及其制造方法 - Google Patents

Tft-lcd阵列基板及其制造方法 Download PDF

Info

Publication number
CN102034751B
CN102034751B CN2009100934852A CN200910093485A CN102034751B CN 102034751 B CN102034751 B CN 102034751B CN 2009100934852 A CN2009100934852 A CN 2009100934852A CN 200910093485 A CN200910093485 A CN 200910093485A CN 102034751 B CN102034751 B CN 102034751B
Authority
CN
China
Prior art keywords
photoresist
electrode
tft
fully
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009100934852A
Other languages
English (en)
Other versions
CN102034751A (zh
Inventor
周伟峰
谢振宇
郭建
明星
赵鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN2009100934852A priority Critical patent/CN102034751B/zh
Priority to KR1020100092524A priority patent/KR101212554B1/ko
Priority to US12/886,894 priority patent/US8441592B2/en
Priority to JP2010212137A priority patent/JP5741992B2/ja
Publication of CN102034751A publication Critical patent/CN102034751A/zh
Application granted granted Critical
Publication of CN102034751B publication Critical patent/CN102034751B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

本发明涉及一种TFT-LCD阵列基板及其制造方法。制造方法包括：形成包括栅线和栅电极的图形；形成包括有源层、数据线、源电极和漏电极的图形，同时去除上述图形以外区域的栅绝缘层；通过曝光显影在感光树脂层上形成包括第一过孔、第二过孔和第三过孔的图形；形成包括像素电极、第一连接电极和第二连接电极的图形，像素电极通过第三过孔与漏电极连接。本发明在现有四次构图工艺基础上，通过在第二次构图工艺中刻蚀掉有源层、数据线、源电极和漏电极图形以外区域的栅绝缘层，使得第三次构图工艺中不需要刻蚀工序即可形成过孔，简化了工艺，有效提高了生产效率，降低了制作成本，同时进一步提高了制作质量。

Description

TFT-LCD阵列基板及其制造方法
技术领域
本发明涉及一种薄膜晶体管液晶显示器及其制造方法，尤其是一种TFT-LCD阵列基板及其制造方法。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，简称TFT-LCD)技术在近十年有了飞速地发展，在当前的平板显示器市场中占据了主导地位。随着TFT-LCD生产的不断扩大，各生产商在不断提高产品性能的同时，也在不断努力降低产品的生产成本，从而提高市场的竞争力。
TFT-LCD的主体结构包括对盒在一起并将液晶夹设其间的TFT-LCD阵列基板和彩膜基板，TFT-LCD阵列基板是通过一组构图工艺制作完成，现在技术通常采用的四次构图工艺包括：通过采用普通掩模板的第一次构图工艺形成栅线和栅电极图形；通过采用半色调或灰色调掩模板的第二次构图工艺形成有源层、数据线、源电极、漏电极和TFT沟道区域图形；通过采用普通掩模板的第三次构图工艺形成钝化层过孔、栅线接口过孔和数据线接口过孔图形；通过采用普通掩模板的第四次构图工艺形成像素电极图形，像素电极通过钝化层过孔与漏电极连接。
在TFT-LCD阵列基板制备过程中，形成过孔是非常重要的一步工序，它使得像素电极与薄膜晶体管的漏电极连接，以及使得栅线接口过孔和数据线接口过孔处与连接电极连接。图15a～图17b为现有技术TFT-LCD阵列基板制造方法中制备过孔的示意图，制备过程说明如下。
图15a和图15b为现有技术TFT-LCD阵列基板制造方法中涂敷感光树脂层后的结构示意图，其中图15a为薄膜晶体管所在位置的剖面图，图15b为栅线接口区域所在位置的剖面图。在完成栅线11、栅电极2、栅绝缘层3、有源层(包括半导体层4和掺杂半导体层5)、数据线、源电极6和漏电极7图形后，在上述构图上均匀涂敷一层感光树脂层8，如图15a和图15b所示。
图16a和图16b为现有技术TFT-LCD阵列基板制造方法中曝光显影后的结构示意图，其中图16a为薄膜晶体管所在位置的剖面图，图16b为栅线接口区域所在位置的剖面图。采用普通掩模板对感光树脂层8进行曝光处理，显影后形成第一过孔21和第三过孔23的图形，其中第一过孔21位于栅线接口区域中栅线11的上方，暴露出栅绝缘层3，第三过孔23位于薄膜晶体管中漏电极7的上方，暴露出漏电极7的表面，如图16a和图16b所示。
图17a和图17b为现有技术TFT-LCD阵列基板制造方法中刻蚀工艺后的结构示意图，其中图17a为薄膜晶体管所在位置的剖面图，图17b为栅线接口区域所在位置的剖面图。通过刻蚀工艺将第一过孔21内的栅绝缘层3刻蚀掉，暴露出栅线11的表面，如图17a和图17b所示。
由于现有技术上述流程需要采用刻蚀工序，基板需要经过不同设备的处理，工艺路线较长，花费时间较多，因此现有技术流程存在生产效率较低、制作成本较高等缺陷。
发明内容
本发明的目的是提供一种TFT-LCD阵列基板及其制造方法，有效提高生产效率，降低制作成本。
为了实现上述目的，本发明提供了一种TFT-LCD阵列基板制造方法，包括：
在基板上通过构图工艺形成包括栅线和栅电极的图形；
在完成前述步骤的基板上通过构图工艺形成包括有源层、数据线、源电极和漏电极的图形，同时去除上述图形以外区域的栅绝缘层；
在完成前述步骤的基板上通过曝光显影在感光树脂层上形成包括第一过孔、第二过孔和第三过孔的图形，所述第一过孔位于栅线接口区域所在位置，所述第二过孔位于数据线接口区域所在位置，所述第三过孔位于漏电极所在位置；
在完成前述步骤的基板上通过构图工艺形成包括像素电极、第一连接电极和第二连接电极的图形，所述第一连接电极通过第一过孔与栅线连接，所述第二连接电极通过第二过孔与数据线连接，所述像素电极通过第三过孔与漏电极连接。
其中，在完成前述步骤的基板上通过构图工艺形成包括有源层、数据线、源电极和漏电极的图形，同时去除上述图形以外区域的栅绝缘层包括：
连续沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜；
沉积源漏金属薄膜；
采用半色调或灰色调掩模板对光刻胶进行曝光，显影后使光刻胶形成光刻胶完全保留区域、光刻胶完全去除区域和光刻胶部分保留区域，其中光刻胶完全保留区域对应于数据线、源电极和漏电极图形所在区域，光刻胶部分保留区域对应于源电极和漏电极之间TFT沟道区域图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；
通过湿刻工艺完全刻蚀掉光刻胶完全去除区域的源漏金属薄膜；
通过干刻工艺完全刻蚀掉光刻胶完全去除区域的掺杂半导体薄膜和半导体薄膜，并刻蚀掉部分厚度的栅绝缘层；
通过灰化工艺去除光刻胶部分保留区域的光刻胶，暴露出该区域的源漏金属薄膜；
通过刻蚀工艺完全刻蚀掉光刻胶部分保留区域的源漏金属薄膜和掺杂半导体层，并刻蚀掉部分厚度的半导体层，同时刻蚀掉光刻胶完全去除区域的栅绝缘层；
剥离剩余的光刻胶。
其中，通过刻蚀工艺完全刻蚀掉光刻胶部分保留区域的源漏金属薄膜和掺杂半导体层，并刻蚀掉部分厚度的半导体层，同时刻蚀掉光刻胶完全去除区域的栅绝缘层可以包括：
通过第一阶段干刻工艺，在光刻胶部分保留区域完全刻蚀掉源漏金属薄膜，在光刻胶完全去除区域刻蚀掉部分厚度的栅绝缘层；
通过第二阶段干刻工艺，在光刻胶部分保留区域完全刻蚀掉掺杂半导体层和部分厚度的半导体层，在光刻胶完全去除区域刻蚀掉部分厚度的栅绝缘层；
通过第三阶段干刻工艺，在光刻胶完全去除区域刻蚀掉剩余厚度的栅绝缘层，暴露出栅线，在光刻胶部分保留区域进行刻蚀修整，形成TFT沟道区域图形。
进一步地，所述第一阶段干刻工艺与第二阶段干刻工艺之间还包括：通过灰化工艺，减小光刻胶的厚度并缩小光刻胶的覆盖区域。
其中，通过刻蚀工艺完全刻蚀掉光刻胶部分保留区域的源漏金属薄膜和掺杂半导体层，并刻蚀掉部分厚度的半导体层，同时刻蚀掉光刻胶完全去除区域的栅绝缘层可以包括：
通过第一阶段湿刻工艺，在光刻胶部分保留区域完全刻蚀掉源漏金属薄膜；
通过灰化工艺，减小光刻胶的厚度并缩小光刻胶的覆盖区域；
通过第二阶段干刻工艺，在光刻胶部分保留区域完全刻蚀掉掺杂半导体层和部分厚度的半导体层，在光刻胶完全去除区域刻蚀掉部分厚度的栅绝缘层；
通过第三阶段干刻工艺，在光刻胶完全去除区域刻蚀掉剩余厚度的栅绝缘层，暴露出栅线，在光刻胶部分保留区域进行刻蚀修整，形成TFT沟道区域图形。
为了实现上述目的，本发明还提供了一种TFT-LCD阵列基板，包括栅线、数据线、像素电极和薄膜晶体管，栅线与数据线之间形成有栅绝缘层，所述栅绝缘层位于数据线下方和薄膜晶体管所在区域。
所述薄膜晶体管包括栅电极、有源层、源电极和漏电极；所述栅电极和栅线形成在基板上，其上形成栅绝缘层，所述栅绝缘层位于数据线下方和薄膜晶体管所在区域；包括半导体层和掺杂半导体层的有源层形成在栅绝缘层上并位于栅电极的上方；所述源电极和漏电极形成在有源层上，源电极与漏电极之间形成TFT沟道区域。
所述源电极的一端位于栅电极的上方，另一端与数据线连接，所述漏电极的一端位于栅电极的上方，另一端与像素电极连接，所述TFT沟道区域的掺杂半导体层被完全刻蚀掉，并刻蚀掉部分厚度的半导体层，使TFT沟道区域的半导体层暴露出来。
所述数据线、源电极、漏电极和TFT沟道区域上覆盖有感光树脂层，栅线接口区域的感光树脂层形成有第一过孔，数据线接口区域的感光树脂层形成有第二过孔，漏电极所在位置的感光树脂层形成有第三过孔。
所述感光树脂层上形成有第一连接电极、第二连接电极和所述像素电极，所述第一连接电极通过第一过孔与栅线连接，所述第二连接电极通过第二过孔与数据线连接，所述像素电极通过第三过孔与漏电极连接。
本发明提供了一种TFT-LCD阵列基板及其制造方法，在现有四次构图工艺基础上，通过在第二次构图工艺中刻蚀掉有源层、数据线、源电极和漏电极图形以外区域的栅绝缘层，使得第三次构图工艺中不需要刻蚀工序即可形成过孔，简化了工艺，有效提高了生产效率，降低了制作成本，同时进一步提高了制作质量。
附图说明
图1为本发明TFT-LCD阵列基板制造方法的流程图；
图2为本发明TFT-LCD阵列基板制造方法所制备的TFT-LCD阵列基板的平面图；
图3a和图3b为本发明TFT-LCD阵列基板制造方法第一次构图工艺后的结构示意图；
图4a、图4b和图4c为本发明TFT-LCD阵列基板制造方法第二次构图工艺后的结构示意图；
图5a、图5b和图5c为本发明TFT-LCD阵列基板制造方法第二次构图工艺中光刻胶曝光显影后的结构示意图；
图6a、图6b和图6c为本发明TFT-LCD阵列基板制造方法第二次构图工艺中第一次刻蚀工艺第一刻蚀阶段后的结构示意图；
图7a、图7b和图7c为本发明TFT-LCD阵列基板制造方法第二次构图工艺中第一次刻蚀工艺第二刻蚀阶段后的结构示意图；
图8a、图8b和图8c为本发明TFT-LCD阵列基板制造方法第二次构图工艺中灰化工艺后的结构示意图；
图9a、图9b和图9c为本发明TFT-LCD阵列基板制造方法第二次构图工艺中第二次刻蚀工艺后的结构示意图；
图10a、图10b和图10c为本发明TFT-LCD阵列基板制造方法第三次构图工艺后的结构示意图；
图11a、图11b和图11c为本发明TFT-LCD阵列基板制造方法第四次构图工艺后的结构示意图；
图12为本发明TFT-LCD阵列基板制造方法第一实施例的流程图；
图13为本发明TFT-LCD阵列基板制造方法第二实施例的流程图；
图14为本发明TFT-LCD阵列基板制造方法第三实施例的流程图；
图15a和图15b为现有技术TFT-LCD阵列基板制造方法中涂敷感光树脂层后的结构示意图；
图16a和图16b为现有技术TFT-LCD阵列基板制造方法中曝光显影后的结构示意图；
图17a和图17b为现有技术TFT-LCD阵列基板制造方法中刻蚀工艺后的结构示意图。
附图标记说明：
1-基板；    2-栅电极；    3-栅绝缘层；
4-半导体层；       5-掺杂半导体层； 6-源电极；
7-漏电极；         8-感光树脂层；   11-栅线；
12-数据线；        13-像素电极；    14-第一连接电极；
15-第二连接电极；  21-第一过孔；    22-第二过孔；
23-第三过孔；      30-光刻胶；      31-半导体薄膜；
32-掺杂半导体薄膜；33-源漏金属薄膜。
具体实施方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
图1为本发明TFT-LCD阵列基板制造方法的流程图，包括：
步骤1、在基板上通过构图工艺形成包括栅线和栅电极的图形；
步骤2、在完成前述步骤的基板上通过构图工艺形成包括有源层、数据线、源电极和漏电极的图形，同时去除上述图形以外区域的栅绝缘层；
步骤3、在完成前述步骤的基板上通过曝光显影在感光树脂层上形成包括第一过孔、第二过孔和第三过孔的图形，所述第一过孔位于栅线接口区域所在位置，所述第二过孔位于数据线接口区域所在位置，所述第三过孔位于漏电极所在位置；
步骤4、在完成前述步骤的基板上通过构图工艺形成包括像素电极、第一连接电极和第二连接电极的图形，所述第一连接电极通过第一过孔与栅线连接，所述第二连接电极通过第二过孔与数据线连接，所述像素电极通过第三过孔与漏电极连接。
本发明提供了一种TFT-LCD阵列基板制造方法，在现有四次构图工艺基础上，通过在第二次构图工艺中刻蚀掉有源层、数据线、源电极和漏电极图形以外区域的栅绝缘层，使得第三次构图工艺中不需要刻蚀工序即可形成过孔，简化了工艺，有效提高了生产效率，降低了制作成本，同时进一步提高了制作质量。
图2为本发明TFT-LCD阵列基板制造方法所制备的TFT-LCD阵列基板的平面图，所反映的是一个像素单元的结构。TFT-LCD阵列基板的主体结构包括形成在基板上的栅线11、数据线12、像素电极13和薄膜晶体管，相互垂直的栅线11和数据线12定义了像素区域，薄膜晶体管和像素电极13形成在像素区域内，栅线11用于向薄膜晶体管提供开启或关断信号，数据线12用于向像素电极13提供数据信号。
图3a～图11c为本发明TFT-LCD阵列基板制造方法制作过程的示意图，可以进一步说明本发明的技术方案，在以下说明中，本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀和光刻胶剥离等工艺，光刻胶以正性光刻胶为例。
图3a和图3b为本发明TFT-LCD阵列基板制造方法第一次构图工艺后的结构示意图，其中图3a为图2中A-A向的剖视图，图3b为本发明TFT-LCD阵列基板结构中栅线接口区域所在位置的剖面图。首先采用磁控溅射或热蒸发的方法，在基板1(如玻璃基板或石英基板)上沉积一层栅金属薄膜，栅金属薄膜可以采用钼、铝、铝镍合金、钼钨合金、铬或铜等金属的单层薄膜，也可以采用由上述单层薄膜构成的多层复合薄膜。采用普通掩模板对栅金属薄膜进行构图，在基板1上形成包括栅电极2和栅线11的图形，如图3a和图3b所示。
图4a、图4b和图4c为本发明TFT-LCD阵列基板制造方法第二次构图工艺后的结构示意图，其中图4a为图2中A-A向的剖视图，图4b为本发明TFT-LCD阵列基板结构中栅线接口区域所在位置的剖面图，图4c为本发明TFT-LCD阵列基板结构中数据线接口区域所在位置的剖面图。在完成图3a和图3b所示构图的基板上，首先采用等离子体增强化学气相沉积(简称PECVD)方法，连续沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜，然后采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜。栅绝缘层3可以采用氧化硅、氮化硅或氮氧化硅等，源漏金属薄膜可以采用钼、铝、铝镍合金、钼钨合金、铬或铜等金属的单层薄膜，也可以采用由上述单层薄膜构成的多层复合薄膜。采用半色调或灰色调掩模板通过第二次构图工艺形成包括有源层、数据线12、源电极6和漏电极7的图形，同时去除有源层、数据线12、源电极6和漏电极7图形以外区域的栅绝缘层，如图4a、图4b和图4c所示。本次构图工艺是一种采用多步刻蚀方法的构图工艺，工艺过程具体说明如下。
图5a、图5b和图5c为本发明TFT-LCD阵列基板制造方法第二次构图工艺中光刻胶曝光显影后的结构示意图，其中图5a为图2中A-A向的剖视图，图5b为本发明TFT-LCD阵列基板结构中栅线接口区域所在位置的剖面图，图5c为本发明TFT-LCD阵列基板结构中数据线接口区域所在位置的剖面图。首先依次沉积栅绝缘层3、半导体薄膜31和掺杂半导体薄膜32，然后沉积源漏金属薄膜33，随后在源漏金属薄膜33上涂覆一层光刻胶30，采用半色调或灰色调掩模板对光刻胶30进行曝光，显影后使光刻胶30形成未曝光区域A(光刻胶完全保留区域)、完全曝光区域B(光刻胶完全去除区域)和部分曝光区域C(光刻胶部分保留区域)，其中未曝光区域A对应于数据线、源电极和漏电极图形所在区域，部分曝光区域C对应于源电极和漏电极之间TFT沟道区域图形所在区域，完全曝光区域B对应于上述图形以外的区域，如图5a、图5b和图5c所示。图5b所示的栅线接口区域为完全曝光区域，图5c所示的数据线接口区域为未曝光区域。
图6a、图6b和图6c为本发明TFT-LCD阵列基板制造方法第二次构图工艺中第一次刻蚀工艺第一刻蚀阶段后的结构示意图，其中图6a为图2中A-A向的剖视图，图6b为本发明TFT-LCD阵列基板结构中栅线接口区域所在位置的剖面图，图6c为本发明TFT-LCD阵列基板结构中数据线接口区域所在位置的剖面图。通过湿刻工艺完全刻蚀掉完全曝光区域的源漏金属薄膜，形成数据线12的图形，如图6a、图6b和图6c所示。
图7a、图7b和图7c为本发明TFT-LCD阵列基板制造方法第二次构图工艺中第一次刻蚀工艺第二刻蚀阶段后的结构示意图，其中图7a为图2中A-A向的剖视图，图7b为本发明TFT-LCD阵列基板结构中栅线接口区域所在位置的剖面图，图7c为本发明TFT-LCD阵列基板结构中数据线接口区域所在位置的剖面图。通过干刻工艺完全刻蚀掉完全曝光区域的掺杂半导体薄膜32和半导体薄膜31，并刻蚀掉部分厚度的栅绝缘层3，形成有源层的图形，如图7a、图7b和图7c所示。
图8a、图8b和图8c为本发明TFT-LCD阵列基板制造方法第二次构图工艺中灰化工艺后的结构示意图，其中图8a为图2中A-A向的剖视图，图8b为本发明TFT-LCD阵列基板结构中栅线接口区域所在位置的剖面图，图8c为本发明TFT-LCD阵列基板结构中数据线接口区域所在位置的剖面图。通过灰化工艺，将光刻胶减薄，去除部分曝光区域的光刻胶，暴露出该区域的源漏金属薄膜，如图8a、图8b和图8c所示。
图9a、图9b和图9c为本发明TFT-LCD阵列基板制造方法第二次构图工艺中第二次刻蚀工艺后的结构示意图，其中图9a为图2中A-A向的剖视图，图9b为本发明TFT-LCD阵列基板结构中栅线接口区域所在位置的剖面图，图9c为本发明TFT-LCD阵列基板结构中数据线接口区域所在位置的剖面图。通过刻蚀工艺完全刻蚀掉部分曝光区域的源漏金属薄膜33和掺杂半导体层5，并刻蚀掉部分厚度的半导体层4，形成源电极6、漏电极7和TFT沟道区域的图形，同时刻蚀掉完全曝光区域剩余厚度的栅绝缘层3，暴露出栅线11，如图9a、图9b和图9c所示。
最后剥离剩余的光刻胶，完成本发明TFT-LCD阵列基板制造方法第二次构图工艺。本次构图工艺后，有源层(包括半导体层4和掺杂半导体层5)形成在栅绝缘层3上并位于栅电极2的上方；源电极6和漏电极7形成在有源层上，源电极6的一端位于栅电极2的上方，另一端与数据线12连接，漏电极7的一端位于栅电极2的上方，与源电极6相对设置，源电极6和漏电极7之间形成TFT沟道区域，TFT沟道区域的掺杂半导体层5被完全刻蚀掉，并刻蚀掉部分厚度的半导体层4，使TFT沟道区域的半导体层4暴露出来，除了有源层和数据线12(包括栅线11与数据线12的交叠区域)所在区域，其它区域的栅绝缘层3都被刻蚀掉，栅线接口区域暴露出栅线11，数据线接口区域暴露出数据线12，数据线12下方保留有掺杂半导体薄膜32和半导体薄膜31，如图4a、图4b和图4c所示。
图10a、图10b和图10c为本发明TFT-LCD阵列基板制造方法第三次构图工艺后的结构示意图，其中图10a为图2中A-A向的剖视图，图10b为本发明TFT-LCD阵列基板结构中栅线接口区域所在位置的剖面图，图10c为本发明TFT-LCD阵列基板结构中数据线接口区域所在位置的剖面图。在完成图4a、图4b和图4c构图的基板上，采用旋涂或其它方法，涂敷一层感光树脂层8，采用普通掩模板对感光树脂层8通过曝光，显影后形成包括第一过孔21、第二过孔22和第三过孔23的图形，第一过孔21位于栅线接口区域所在位置，第一过孔21内暴露出栅线11的表面，第二过孔22位于数据线接口区域所在位置，第二过孔22内暴露出数据线12的表面，第三过孔23位于漏电极7所在位置，第三过孔23内暴露出漏电极7的表面，如图10a、图10b和图10c所示。由于感光树脂层是涂覆在基板上的，因此感光树脂层具有平整的表面。与现有技术采用介电常数为6.5左右、厚度为0.5μm～0.8μm的钝化层(如SiNx)相比，本发明感光树脂层的厚度可以为1.5μm～5μm，介电常数为2.4～4.0，因此提高了介电能力，提高了产品的抗干扰特性和亮度均匀性。
图11a、图11b和图11c为本发明TFT-LCD阵列基板制造方法第四次构图工艺后的结构示意图，其中图11a为图2中A-A向的剖视图，图11b为本发明TFT-LCD阵列基板结构中栅线接口区域所在位置的剖面图，图11c为本发明TFT-LCD阵列基板结构中数据线接口区域所在位置的剖面图。在完成图10a、图10b和图10c所示构图的基板上，采用磁控溅射或热蒸发的方法，沉积透明导电薄膜，透明导电薄膜可以采用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料，也可以采用其它金属及金属氧化物。采用普通掩模板通过构图工艺形成包括像素电极13、第一连接电极14和第二连接电极15的图形，第一连接电极14覆盖在第一过孔21上，通过第一过孔21与栅线11连接，第二连接电极15覆盖在第二过孔22上，通过第二过孔22与数据线12连接，像素电极13形成在像素区域内，通过第三过孔23与漏电极7连接，如图11a、图11b和图11c所示。
在本发明上述技术方案中，第二次构图工艺中的第二次刻蚀工艺可以采用多种刻蚀方法完成，下面通过具体实施例一一说明。
图12为本发明TFT-LCD阵列基板制造方法第一实施例的流程图，是一种采用干法刻蚀方法的技术方案，本发明第二次构图工艺中的第二次刻蚀工艺包括：
步骤11、通过第一阶段干刻工艺，在光刻胶部分保留区域完全刻蚀掉源漏金属薄膜，在光刻胶完全去除区域刻蚀掉部分厚度的栅绝缘层；
步骤12、通过第二阶段干刻工艺，在光刻胶部分保留区域完全刻蚀掉掺杂半导体层和部分厚度的半导体层，在光刻胶完全去除区域刻蚀掉部分厚度的栅绝缘层；
步骤13、通过第三阶段干刻工艺，在光刻胶完全去除区域刻蚀掉剩余厚度的栅绝缘层，暴露出栅线，在光刻胶部分保留区域进行刻蚀修整，形成TFT沟道区域图形；
本实施例中，将第二次刻蚀工艺划分为三个阶段的目的是针对不同的刻蚀对象采用相应的工艺参数，并保证刻蚀质量。在第一阶段干刻工艺中，由于是以刻蚀源漏金属薄膜为主，所以在该阶段完全曝光区域的栅绝缘层被刻蚀的厚度较薄。此外，为了提高刻蚀均匀性，也可以增加少量的惰性气体。在第二阶段干刻工艺中，虽然是以刻蚀掺杂半导体层和半导体层为主，但由于刻蚀方式相近，所以在该阶段完全曝光区域的栅绝缘层被刻蚀的厚度较厚，将栅绝缘层减薄很大一部分。在第三阶段干刻工艺中，虽然是以刻蚀剩余厚度的栅绝缘层为主，但由于刻蚀方式相近，所以在该阶段部分曝光区域(即TFT沟道区域)的半导体层被刻蚀修整，形成最终的TFT沟道区域图形。
下面以一个具体事例进一步说明本发明第二次构图工艺的刻蚀过程，其中，栅绝缘层的厚度为半导体薄膜厚度为掺杂半导体薄膜厚度为
Figure G2009100934852D00133
源漏金属薄膜的厚度为
Figure G2009100934852D00134
在第一次刻蚀工艺第一刻蚀阶段中，由于采用的是湿刻工艺，因此只有光刻胶完全去除区域的源漏金属薄膜被完全刻蚀掉。在第一次刻蚀工艺第二刻蚀阶段中，光刻胶完全去除区域的掺杂半导体薄膜和半导体薄膜被完全刻蚀掉，并刻蚀掉厚度为
Figure G2009100934852D00135
的栅绝缘层。第二次刻蚀工艺第一阶段干刻工艺中，由于采用干刻工艺，因此在完全刻蚀掉光刻胶部分保留区域的源漏金属薄膜过程中，光刻胶完全去除区域的栅绝缘层被一同刻蚀，刻蚀厚度约为
Figure G2009100934852D00136
第二次刻蚀工艺第二阶段干刻工艺中，由于刻蚀方式相近，所以在光刻胶部分保留区域厚度为
Figure G2009100934852D00137
的掺杂半导体薄膜和厚度为
Figure G2009100934852D00138
的半导体薄膜被刻蚀掉时，光刻胶完全去除区域厚度为的栅绝缘层也被刻蚀掉。这样一来，光刻胶完全去除区域栅绝缘层的厚度仅为
Figure G2009100934852D001310
最后第二次刻蚀工艺第三阶段干刻工艺中，剩余厚度为
Figure G2009100934852D001311
的栅绝缘层被完全刻蚀掉，同时TFT沟道区域半导体层被刻蚀修整。
从本实施例技术方案可以看出，本实施例从第一次刻蚀工艺第二刻蚀阶段开始，直到第二次刻蚀工艺的第三阶段干刻工艺，都是采用干法刻蚀，因此所有蚀掉过程可以在同一台设备中连续完成。
图13为本发明TFT-LCD阵列基板制造方法第二实施例的流程图，是一种带有灰化工艺的技术方案，本发明第二次构图工艺中的第二次刻蚀工艺包括：
步骤21、通过第一阶段干刻工艺，在光刻胶部分保留区域完全刻蚀掉源漏金属薄膜，在光刻胶完全去除区域刻蚀掉部分厚度的栅绝缘层；
步骤22、通过灰化工艺，减小光刻胶的厚度并缩小光刻胶的覆盖区域；
步骤23、通过第二阶段干刻工艺，在光刻胶部分保留区域完全刻蚀掉掺杂半导体层和部分厚度的半导体层，在光刻胶完全去除区域刻蚀掉部分厚度的栅绝缘层；
步骤24、通过第三阶段干刻工艺，在光刻胶完全去除区域刻蚀掉剩余厚度的栅绝缘层，暴露出栅线，在光刻胶部分保留区域进行刻蚀修整，形成TFT沟道区域图形。
本实施例的主体流程和相关工艺参数与前述第一实施例相同，所不同的是，本实施例在第一阶段干刻工艺与第一阶段干刻工艺之间增加了光刻胶灰化工艺，通过减小光刻胶的厚度并缩小光刻胶的覆盖区域，使沟道区域的掺杂半导体层完全暴露出来，可以保证后续刻蚀中沟道区域不会产生掺杂半导体层残留，提高了TFT沟道区域图形的刻蚀质量。
图14为本发明TFT-LCD阵列基板制造方法第三实施例的流程图，是一种采用湿法和干法刻蚀方法的技术方案，本发明第二次构图工艺中的第二次刻蚀工艺包括：
步骤31、通过第一阶段湿刻工艺，在光刻胶部分保留区域完全刻蚀掉源漏金属薄膜；
步骤32、通过灰化工艺，减小光刻胶的厚度并缩小光刻胶的覆盖区域；
步骤33、通过第二阶段干刻工艺，在光刻胶部分保留区域完全刻蚀掉掺杂半导体层和部分厚度的半导体层，在光刻胶完全去除区域刻蚀掉部分厚度的栅绝缘层；
步骤34、通过第三阶段干刻工艺，在光刻胶完全去除区域刻蚀掉剩余厚度的栅绝缘层，暴露出栅线，在光刻胶部分保留区域进行刻蚀修整，形成TFT沟道区域图形。
本实施例的主体流程与前述第二实施例相同，所不同的是，本实施例在第一阶段采用湿法刻蚀工艺，当源漏金属薄膜采用不容易干刻的金属材料(如Al或AlNd等)时，可以应用本实施例实现源漏金属薄膜的刻蚀。
本发明还提供了一种TFT-LCD阵列基板，由本发明TFT-LCD阵列基板制造方法制备而成。如图2、图11a、图11b和图11c所示，本发明TFT-LCD阵列基板的主体结构包括形成在基板1上的栅线11、数据线12、像素电极13和薄膜晶体管，相互垂直的栅线11和数据线12定义了像素区域，薄膜晶体管和像素电极13形成在像素区域内，栅线11用于向薄膜晶体管提供开启和关断信号，数据线12用于向像素电极13提供数据信号。具体地，薄膜晶体管包括栅电极2、有源层、源电极6和漏电极7；栅电极2和栅线11形成在基板1上，栅电极2与栅线11连接；栅绝缘层3形成在栅电极2所在区域和栅线11与数据线12的交叠区域，有源层(半导体层4和掺杂半导体层5)形成在栅绝缘层3上并位于栅电极2的上方；源电极6和漏电极7形成在有源层上，源电极6的一端位于栅电极2的上方，另一端与数据线12连接，漏电极7的一端位于栅电极2的上方，另一端与像素电极13连接，源电极6与漏电极7之间形成TFT沟道区域，TFT沟道区域的掺杂半导体层5被完全刻蚀掉，并刻蚀掉部分厚度的半导体层4，使TFT沟道区域的半导体层4暴露出来；感光树脂层8形成在数据线12、源电极6和漏电极7上并覆盖整个基板1，在栅线接口区域形成第一过孔21，在数据线接口区域形成第二过孔22，在漏电极7所在位置形成第三过孔23；像素电极13、第一连接电极14和第二连接电极15形成在感光树脂层8上，第一连接电极14覆盖在第一过孔21上，通过第一过孔21与栅线11连接，第二连接电极15覆盖在第二过孔22上，通过第二过孔22与数据线12连接，像素电极13形成在像素区域内，通过第三过孔23与漏电极7连接。
最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。

Claims (10)

1.一种TFT-LCD阵列基板制造方法，其特征在于，包括：
在基板上通过构图工艺形成包括栅线和栅电极的图形；
在完成前述步骤的基板上连续沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜，然后沉积源漏金属薄膜，通过构图工艺形成包括有源层、数据线、源电极和漏电极的图形，同时去除上述图形以外区域的栅绝缘层；
在完成前述步骤的基板上通过曝光显影在感光树脂层上形成包括第一过孔、第二过孔和第三过孔的图形，所述第一过孔位于栅线接口区域所在位置，所述第二过孔位于数据线接口区域所在位置，所述第三过孔位于漏电极所在位置；
在完成前述步骤的基板上通过构图工艺形成包括像素电极、第一连接电极和第二连接电极的图形，所述第一连接电极通过第一过孔与栅线连接，所述第二连接电极通过第二过孔与数据线连接，所述像素电极通过第三过孔与漏电极连接。
2.根据权利要求1所述的TFT-LCD阵列基板制造方法，其特征在于，在完成前述步骤的基板上连续沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜，然后沉积源漏金属薄膜，通过构图工艺形成包括有源层、数据线、源电极和漏电极的图形，同时去除上述图形以外区域的栅绝缘层包括：
采用半色调或灰色调掩模板对光刻胶进行曝光，显影后使光刻胶形成光刻胶完全保留区域、光刻胶完全去除区域和光刻胶部分保留区域，其中光刻胶完全保留区域对应于数据线、源电极和漏电极图形所在区域，光刻胶部分保留区域对应于源电极和漏电极之间TFT沟道区域图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；
通过湿刻工艺完全刻蚀掉光刻胶完全去除区域的源漏金属薄膜；
通过干刻工艺完全刻蚀掉光刻胶完全去除区域的掺杂半导体薄膜和半导体薄膜，并刻蚀掉部分厚度的栅绝缘层；
通过灰化工艺去除光刻胶部分保留区域的光刻胶，暴露出该区域的源漏金属薄膜；
通过刻蚀工艺完全刻蚀掉光刻胶部分保留区域的源漏金属薄膜和掺杂半导体层，并刻蚀掉部分厚度的半导体层，同时刻蚀掉光刻胶完全去除区域的栅绝缘层；
剥离剩余的光刻胶。
3.根据权利要求2所述的TFT-LCD阵列基板制造方法，其特征在于，通过刻蚀工艺完全刻蚀掉光刻胶部分保留区域的源漏金属薄膜和掺杂半导体层，并刻蚀掉部分厚度的半导体层，同时刻蚀掉光刻胶完全去除区域的栅绝缘层包括：
通过第一阶段干刻工艺，在光刻胶部分保留区域完全刻蚀掉源漏金属薄膜，在光刻胶完全去除区域刻蚀掉部分厚度的栅绝缘层；
通过第二阶段干刻工艺，在光刻胶部分保留区域完全刻蚀掉掺杂半导体层和部分厚度的半导体层，在光刻胶完全去除区域刻蚀掉部分厚度的栅绝缘层；
通过第三阶段干刻工艺，在光刻胶完全去除区域刻蚀掉剩余厚度的栅绝缘层，暴露出栅线，在光刻胶部分保留区域进行刻蚀修整，形成TFT沟道区域图形。
4.根据权利要求3所述的TFT-LCD阵列基板制造方法，其特征在于，所述第一阶段干刻工艺与第二阶段干刻工艺之间还包括：通过灰化工艺，减小光刻胶的厚度并缩小光刻胶的覆盖区域。
5.根据权利要求2所述的TFT-LCD阵列基板制造方法，其特征在于，通过刻蚀工艺完全刻蚀掉光刻胶部分保留区域的源漏金属薄膜和掺杂半导体层，并刻蚀掉部分厚度的半导体层，同时刻蚀掉光刻胶完全去除区域的栅绝缘层包括：
通过第一阶段湿刻工艺，在光刻胶部分保留区域完全刻蚀掉源漏金属薄膜；
通过灰化工艺，减小光刻胶的厚度并缩小光刻胶的覆盖区域；
通过第二阶段干刻工艺，在光刻胶部分保留区域完全刻蚀掉掺杂半导体层和部分厚度的半导体层，在光刻胶完全去除区域刻蚀掉部分厚度的栅绝缘层；
通过第三阶段干刻工艺，在光刻胶完全去除区域刻蚀掉剩余厚度的栅绝缘层，暴露出栅线，在光刻胶部分保留区域进行刻蚀修整，形成TFT沟道区域图形。
6.一种采用权利要求1～5中任一所述TFT-LCD阵列基板制造方法制备的TFT-LCD阵列基板，其特征在于，包括栅线、数据线、像素电极和薄膜晶体管，栅线与数据线之间形成有栅绝缘层，所述栅绝缘层位于数据线下方和薄膜晶体管所在区域。
7.根据权利要求6所述的TFT-LCD阵列基板，其特征在于，所述薄膜晶体管包括栅电极、有源层、源电极和漏电极；所述栅电极和栅线形成在基板上，其上形成栅绝缘层，所述栅绝缘层位于数据线下方和薄膜晶体管所在区域；包括半导体层和掺杂半导体层的有源层形成在栅绝缘层上并位于栅电极的上方；所述源电极和漏电极形成在有源层上，源电极与漏电极之间形成TFT沟道区域。
8.根据权利要求7所述的TFT-LCD阵列基板，其特征在于，所述源电极的一端位于栅电极的上方，另一端与数据线连接，所述漏电极的一端位于栅电极的上方，另一端与像素电极连接，所述TFT沟道区域的掺杂半导体层被完全刻蚀掉，并刻蚀掉部分厚度的半导体层，使TFT沟道区域的半导体层暴露出来。
9.根据权利要求7所述的TFT-LCD阵列基板，其特征在于，所述数据线、源电极、漏电极和TFT沟道区域上覆盖有感光树脂层，栅线接口区域的感光树脂层形成有第一过孔，数据线接口区域的感光树脂层形成有第二过孔，漏电极所在位置的感光树脂层形成有第三过孔。
10.根据权利要求9所述的TFT-LCD阵列基板，其特征在于，所述感光树脂层上形成有第一连接电极、第二连接电极和所述像素电极，所述第一连接电极通过第一过孔与栅线连接，所述第二连接电极通过第二过孔与数据线连接，所述像素电极通过第三过孔与漏电极连接。
CN2009100934852A 2009-09-24 2009-09-24 Tft-lcd阵列基板及其制造方法 Expired - Fee Related CN102034751B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2009100934852A CN102034751B (zh) 2009-09-24 2009-09-24 Tft-lcd阵列基板及其制造方法
KR1020100092524A KR101212554B1 (ko) 2009-09-24 2010-09-20 Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법
US12/886,894 US8441592B2 (en) 2009-09-24 2010-09-21 TFT-LCD array substrate and manufacturing method thereof
JP2010212137A JP5741992B2 (ja) 2009-09-24 2010-09-22 Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100934852A CN102034751B (zh) 2009-09-24 2009-09-24 Tft-lcd阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN102034751A CN102034751A (zh) 2011-04-27
CN102034751B true CN102034751B (zh) 2013-09-04

Family

ID=43756347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100934852A Expired - Fee Related CN102034751B (zh) 2009-09-24 2009-09-24 Tft-lcd阵列基板及其制造方法

Country Status (4)

Country Link
US (1) US8441592B2 (zh)
JP (1) JP5741992B2 (zh)
KR (1) KR101212554B1 (zh)
CN (1) CN102034751B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034751B (zh) * 2009-09-24 2013-09-04 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102709283B (zh) * 2011-05-27 2015-06-10 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法
CN103137555B (zh) * 2011-11-30 2016-03-09 上海中航光电子有限公司 薄膜晶体管液晶显示器件及其制造方法
KR20130066247A (ko) 2011-12-12 2013-06-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102768990B (zh) * 2012-07-27 2014-06-25 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103296033B (zh) * 2013-05-28 2016-05-11 京东方科技集团股份有限公司 一种阵列基板及其制作方法
KR20150069386A (ko) * 2013-12-13 2015-06-23 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
CN103700707B (zh) * 2013-12-18 2018-12-11 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法、显示装置
KR102255379B1 (ko) 2014-08-12 2021-05-26 삼성디스플레이 주식회사 표시 장치 및 이를 제조하는 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6765641B1 (en) * 1997-04-18 2004-07-20 Sharp Kabushiki Kaisha Display device
CN1702530A (zh) * 2004-05-27 2005-11-30 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100255592B1 (ko) * 1997-03-19 2000-05-01 구본준 액정 표시 장치 구조 및 그 제조 방법
JP3447619B2 (ja) * 1999-06-25 2003-09-16 株式会社東芝 アクティブマトリクス基板の製造方法、中間転写基板
KR100545021B1 (ko) * 1999-12-31 2006-01-24 엘지.필립스 엘시디 주식회사 액정표시소자와 그 제조 방법
US7079210B2 (en) * 2001-11-22 2006-07-18 Samsung Electronics Co., Ltd. Liquid crystal display and thin film transistor array panel
AU2002354321A1 (en) * 2001-11-22 2003-06-10 Samsung Electronics Co., Ltd Liquid crystal display and thin film transistor array panel
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR100476366B1 (ko) * 2002-04-17 2005-03-16 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100556702B1 (ko) * 2003-10-14 2006-03-07 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100585873B1 (ko) * 2003-11-03 2006-06-07 엘지.필립스 엘시디 주식회사 폴리실리콘 액정표시소자 및 그 제조방법
KR101222952B1 (ko) * 2005-11-18 2013-01-17 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR101243395B1 (ko) * 2006-04-27 2013-03-13 엘지디스플레이 주식회사 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101228475B1 (ko) * 2006-06-05 2013-01-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN1959508A (zh) 2006-11-10 2007-05-09 京东方科技集团股份有限公司 一种tft lcd阵列基板结构和制造方法
CN100461433C (zh) 2007-01-04 2009-02-11 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
CN101526707B (zh) * 2008-03-07 2011-10-12 北京京东方光电科技有限公司 Tft-lcd阵列基板制造方法
CN102034751B (zh) * 2009-09-24 2013-09-04 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6765641B1 (en) * 1997-04-18 2004-07-20 Sharp Kabushiki Kaisha Display device
CN1702530A (zh) * 2004-05-27 2005-11-30 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法

Also Published As

Publication number Publication date
KR101212554B1 (ko) 2012-12-14
JP5741992B2 (ja) 2015-07-01
KR20110033074A (ko) 2011-03-30
CN102034751A (zh) 2011-04-27
JP2011070194A (ja) 2011-04-07
US8441592B2 (en) 2013-05-14
US20110069247A1 (en) 2011-03-24

Similar Documents

Publication Publication Date Title
CN102034751B (zh) Tft-lcd阵列基板及其制造方法
CN102023433B (zh) Tft-lcd阵列基板及其制造方法
US8692258B2 (en) Array substrate of TFT-LCD including a black matrix and method for manufacturing the same
CN100433338C (zh) 一种薄膜晶体管器件阵列基板结构及其制造方法
US9761616B2 (en) Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device
CN101807585B (zh) Tft-lcd阵列基板及其制造方法
CN101894807A (zh) Tft-lcd阵列基板及其制造方法
US20150221669A1 (en) Thin FilmTransistor, Array Substrate, And Manufacturing Method Thereof
CN102012590B (zh) Ffs型tft-lcd阵列基板及其制造方法
US9666727B2 (en) Display device
US10663820B2 (en) Display substrate, its manufacturing method, and display device
CN103227148B (zh) 一种阵列基板制备方法及阵列基板和显示装置
US9721978B2 (en) Thin film transistor device, manufacturing method thereof, and display apparatus
US8178374B2 (en) Thin film patterning method and method for manufacturing a liquid crystal display device
CN101840117B (zh) Tft-lcd阵列基板及其制造方法
CN102629588B (zh) 阵列基板的制造方法
CN101807584A (zh) Tft-lcd阵列基板及其制造方法
CN101995711A (zh) Tft-lcd阵列基板及其制造方法
US10497724B2 (en) Manufacturing method of a thin film transistor and manufacturing method of an array substrate
US9881945B2 (en) Methods of manufacturing thin film transistor and array substrate
US8273590B2 (en) Methods for manufacturing array substrates
WO2019210776A1 (zh) 阵列基板、显示装置、薄膜晶体管及阵列基板的制作方法
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
TWI396916B (zh) 薄膜電晶體陣列基板之製作方法
US11316050B2 (en) BCE IGZO TFT device and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20150616

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20150616

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150616

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd.

Patentee after: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130904

Termination date: 20210924

CF01 Termination of patent right due to non-payment of annual fee