KR101222952B1 - Ｔｆｔ 어레이 기판 및 그 제조방법 - Google Patents

Ｔｆｔ 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101222952B1
KR101222952B1 KR1020050110845A KR20050110845A KR101222952B1 KR 101222952 B1 KR101222952 B1 KR 101222952B1 KR 1020050110845 A KR1020050110845 A KR 1020050110845A KR 20050110845 A KR20050110845 A KR 20050110845A KR 101222952 B1 KR101222952 B1 KR 101222952B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
photoresist
wiring
layer
Prior art date
Application number
KR1020050110845A
Other languages
English (en)
Other versions
KR20070052979A (ko
Inventor
오재영
김수풀
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050110845A priority Critical patent/KR101222952B1/ko
Priority to TW095121281A priority patent/TWI300626B/zh
Priority to US11/473,141 priority patent/US7507593B2/en
Priority to JP2006174760A priority patent/JP4468922B2/ja
Priority to CNB2006100943504A priority patent/CN100428036C/zh
Publication of KR20070052979A publication Critical patent/KR20070052979A/ko
Application granted granted Critical
Publication of KR101222952B1 publication Critical patent/KR101222952B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

본 발명은 회절노광공정 및 포토레지스트의 리프트-스트립 공정을 적용하여 3번의 마스크 공정으로 박막트랜지스터 어레이 기판을 형성함으로써 공정 시간 및 공정 단가를 절감하고자 하는 TFT 어레이 기판 및 그 제조방법에 관한 것으로서, 특히 기판 상에 형성된 게이트 배선, 게이트 전극 및 게이트 패드전극과, 상기 게이트 배선에 수직교차하는 데이터 배선, 상기 게이트 전극 상부에 형성되는 소스/드레인 전극 및 상기 데이터 배선 끝단에 구비되는 데이터 패드전극과, 상기 데이터 배선, 소스/드레인 전극 및 데이터 패드전극 하부에 동일한 패턴으로 형성되는 게이트 절연막 및 액티층의 적층막과, 상기 데이터 배선, 소스/드레인 전극 및 데이터 패드전극 사이에 형성되는 보호막과, 상기 드레인 전극에 콘택되는 화소전극을 포함하여 구성되는 것을 특징으로 한다.
저마스크, 회절노광, 리프트-스트립

Description

ＴＦＴ 어레이 기판 및 그 제조방법{Thin Film Transistor Array Substrate And Method For Fabricating The Same}
도 1a 내지 도 1e는 종래 기술에 의한 TFT 어레이 기판의 공정단면도.
도 2는 본 발명의 제 1 실시예에 의한 TFT 어레이 기판의 평면도.
도 3은 본 발명의 제 1 실시예에 의한 TFT 어레이 기판의 단면도.
도 4a 내지 도 4h는 본 발명의 제 1 실시예에 의한 TFT 어레이 기판의 공정단면도.
도 5는 본 발명의 제 2 실시예에 의한 TFT 어레이 기판의 평면도.
도 6은 본 발명의 제 2 실시예에 의한 TFT 어레이 기판의 단면도.
도 7a 내지 도 7h는 본 발명의 제 2 실시예에 의한 TFT 어레이 기판의 공정단면도.
*도면의 주요 부분에 대한 부호설명
108, 109 : 포토레지스트 111 : 기판
112 : 게이트 배선 112a : 게이트 전극
113 : 게이트 절연막 114 : 반도체층
115 : 데이터 배선 115a, 115b : 소스/드레인 전극
116 : 보호막 117 : 화소전극
122 : 게이트 패드 전극 125 : 데이터 패드전극
132 : 커패시터 하부전극 135 : 커패시터 상부전극
151, 152 : 제 1 ,제 2 투명도전막
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 회절노광공정 및 포토레지스트의 리프트-스트립 공정을 적용하여 3번의 마스크공정으로 박막트랜지스터 어레이 기판을 형성함으로써 공정 시간 및 공정 단가를 절감하고자 하는 TFT 어레이 기판 및 그 제조방법에 관한 것이다.
액정표시소자는 콘트라스트(contrast) 비가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 적다는 특징 때문에 평판 디스플레이 중에서도 그 비중이 증대되고 있다.
이러한 액정표시소자는 동작 수행을 위해 기판에 구동소자 또는 배선 등의 여러 패턴들을 형성하는데, 패턴을 형성하기 위해 사용되는 기술 중 일반적인 것이 포토식각기술(photolithography)이다.
상기 포토식각기술은 패턴이 형성될 기판 상의 필름층에 자외선으로 감광하는 재료인 포토 레지스트를 코팅하고, 노광 마스크에 형성된 패턴을 포토 레지스트 위에 그대로 노광하여 현상하고, 이와 같이 패터닝된 포토 레지스트를 마스크로 활용하여 상기 필름층을 식각한 후 포토 레지스트를 스트립핑하는 일련의 복잡한 과 정으로 이루어진다.
종래기술에 의한 액정표시소자용 TFT 어레이 기판은 기판 상에 게이트 배선층, 게이트 절연막, 반도체층, 데이터 배선층, 보호막, 화소전극을 형성하기 위해서 통상, 5~7마스크 기술을 사용하고 있는데, 이와같이 마스크를 이용하는 포토식각기술의 횟수가 많아지면 공정 오류의 확률이 증가한다.
이와같은 문제점을 극복하고자 최근, 포토리소그래피 공정의 횟수를 최소한으로 줄여 생산성을 높이고 공정 마진을 확보하고자 "저마스크 기술"에 대한 연구가 활발하게 진행되고 있다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 TFT 어레이 기판의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1e는 종래 기술에 의한 TFT 어레이 기판의 공정단면도이다.
종래 기술에 의한 액정표시소자용 TFT 어레이 기판을 형성하기 위해서는 먼저, 도 1a에서와 같이, 기판(11) 상에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 증착한 후, 제 1 마스크를 이용한 포토식각기술을 적용하여 복수개의 게이트 배선(도시하지 않음), 게이트 전극(12a) 및 게이트 패드전극(22)을 형성한다.
상기 포토식각기술은 다음과 같이 진행된다.
즉, 내열성이 우수하고 투명한 유리기판 상에 저항이 낮은 금속을 고온에서 증착하고 그 위에 포토레지스트(photoresist)를 도포한 후, 상기 포토레지스트 상부에 패턴층이 구비된 제 1 마스크를 위치시켜 빛을 선택적으로 조사함으로써 제 1 마스크의 패턴층과 동일한 패턴을 상기 포토레지스트 상에 형성시킨다.
다음, 현상액을 이용하여 빛을 받은 부분의 포토레지스트를 제거하여 포토레지스트를 패터닝한다. 상기 패터닝된 포토레지스트로부터 노출된 부분의 금속을 선택적으로 식각하여 원하는 패턴을 얻는 것이다.
다음, 도 1b에 도시된 바와 같이, 상기 게이트 전극(12a)을 포함한 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기물질을 고온에서 증착하여 게이트 절연막(13)을 형성한다.
이어서, 상기 게이트 절연막(13) 위에 아몰퍼스 실리콘을 증착하고, 제 2 마스크를 이용한 사진식각기술로 패터닝하여 상기 게이트 전극(12a)에 오버랩되도록 상기 게이트 절연막(13) 상에 섬(island) 모양의 반도체층(14)을 형성한다.
계속해서, 도 1c에 도시된 바와 같이, 상기 반도체층(14)을 포함한 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 저저항 금속 물질을 증착하고 제 3 마스크를 이용한 포토식각기술로 패터닝하여 데이터 배선층을 형성한다.
상기 데이터 배선층은 상기 게이트 배선과 교차하여 단위 화소영역을 정의하는 데이터 배선(도시하지 않음)과, 상기 반도체층(14)의 가장자리에 오버랩되는 소스 전극(15a) 및 드레인 전극(15b)과, 패드부 영역의 데이터 패드전극(25)을 포함한다.
상기에서와 같이 적층된 게이트전극(12a), 게이트 절연막(13), 반도체층(14) 및 소스/드레인 전극(15a,15b)은 단위 픽셀에 인가되는 전압의 온/오프를 제어하는 박막트랜지스터를 이룬다.
다음, 도 1d에 도시된 바와 같이, 상기 드레인 전극(15b)을 포함한 전면에 BCB 등의 유기절연물질 또는 SiNx의 무기절연물질을 도포하여 보호막(16)을 형성한다. 그리고, 제 4 마스크를 이용한 포토식각기술로 상기 보호막(16)의 일부를 제거하여 상기 드레인 전극(15b)이 노출되는 콘택홀(71)과 상기 게이트 패드전극(22)이 노출되는 제 1 패드오픈영역(81a)과 상기 데이터 패드전극(25)이 노출되는 제 2 패드오픈영역(81b)을 형성한다.
다음, 도 1e에 도시된 바와 같이, 상기 보호막(16)을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zin Oxide)와 같은 투명도전물질을 증착하고 제 5 마스크를 이용한 포토식각기술을 적용하여 상기 드레인 전극(15b)에 전기적으로 연결되도록 화소영역에 화소전극(17)을 형성함으로써 TFT 어레이 기판을 완성한다. 이와 동시에 제 1 ,제 2 패드오픈영역을 커버하여 게이트 패드전극 및 데이터 패드전극의 산화를 방지하는 투명도전막(27)을 동시에 형성한다.
종래 기술에 의한 액정표시소자용 TFT 어레이 기판은 게이트 배선층, 반도체층, 데이터 배선층, 보호막의 콘택홀, 화소전극을 형성하기 위해서, 최소한 총 5번의 노광마스크를 사용하는데, 이와 같이 노광마스크의 사용횟수가 많아지면 공정이 복잡해지고 공정 시간 및 공정 비용이 많이 소요되므로 공정효율이 크게 떨어진다.
본 발명은 상기와 같은 문제점을 해결하기 위해, 회절노광공정 및 포토레지스트의 리프트-스트립 공정을 적용하여 3번의 마스크 공정으로 박막트랜지스터 어 레이 기판을 형성함으로써 공정 시간 및 공정 단가를 절감하고자 하는 TFT 어레이 기판 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 TFT 어레이 기판은 기판 상에 형성된 게이트 배선, 게이트 전극 및 게이트 패드전극과, 상기 게이트 배선에 수직교차하는 데이터 배선, 상기 게이트 전극 상부에 형성되는 소스/드레인 전극 및 상기 데이터 배선 끝단에 구비되는 데이터 패드전극과, 상기 데이터 배선, 소스/드레인 전극 및 데이터 패드전극 하부에 동일한 패턴으로 형성되는 게이트 절연막 및 액티층의 적층막과, 상기 데이터 배선, 소스/드레인 전극 및 데이터 패드전극 사이에 형성되는 보호막과, 상기 드레인 전극에 콘택되는 화소전극을 포함하여 구성되는 것을 특징으로 한다.
한편, 본 발명의 다른 목적을 달성하기 위한 TFT 어레이 기판의 제조방법은 기판 상에 게이트 배선, 게이트 전극, 및 게이트 패드전극을 형성하는 단계와, 상기 게이트 전극을 포함한 전면에 게이트 절연막, 반도체층 및 금속층을 적층하는 단계와, 상기 금속층 상에 제 1 포토레지스트를 도포하고 패터닝하는 단계와, 상기 제 1 포토레지스트 패턴을 마스크로 하여 상기 게이트 절연막, 반도체층 및 금속층을 선택적으로 식각하여 반도체층, 데이터 배선, 소스/드레인 전극, 데이터 패드 전극을 형성하는 단계와, 상기 게이트 패드전극을 커버하는 제 2 포토레지스트를 형성하는 단계와, 상기 제 1 ,제 2 포토레지스트를 포함한 전면에 보호막을 형성하는 단계와, 상기 제 1 ,제 2 포토레지스트를 리프트-스트립하여 상기 제 1 ,제 2 포토레지스트 상부의 보호막을 제거하는 단계와, 상기 드레인 전극에 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
즉, 본 발명에 의한 액정표시소자용 TFT 어레이 기판은 게이트 배선을 형성한 후 금속층/반도체층/게이트 절연막을 증착하고 회절 노광을 이용하여 일괄적으로 패터닝함으로써 데이터 배선층 패턴과 반도체층 패턴을 동시에 형성하는 것을 특징으로 한다.
그리고, 리프트-오프(Lift-off)를 이용하여 포토레지스트 및 포토레지스트 상부의 절연물질(유기절연물질 또는 무기절연물질)을 제거하여 보호막을 형성하는 것을 특징으로 한다. 이때, 박막트랜지스터의 채널부에도 보호막이 형성된다.
위와 같은 공정을 통해 기존의 마스크를 그대로 적용하여 TN, IPS 모드 등에 모두 3 마스크 공정 적용이 가능해진다. 따라서, 마스크의 사용 횟수를 줄여 제조원가를 절감하고 공정 시간을 줄일 수 있다.
이하, 첨부된 도면을 통해 본 발명의 실시예에 의한 TFT 어레이 기판 및 그 제조방법을 살펴보면 다음과 같다.
제 1 실시예
도 2는 본 발명의 제 1 실시예에 의한 TFT 어레이 기판의 평면도이고, 도 3은 도 2에 도시된 본 발명의 제 1 실시예에 의한 TFT 어레이 기판의 I-I'선, Ia-Ia'선 및 Ib-Ib'선에 따른 단면도이며, 도 4a 내지 도 4h는 도 3에 도시된 본 발명의 제 1 실시예에 의한 TFT 어레이 기판의 공정단면도이다.
본 발명에 의한 액정표시소자용 TFT 어레이 기판은, 도 2 및 도 3에 도시된 바와 같이, 화소전극(117) 및 박막트랜지스터(TFT)가 형성되어 있는 액티브 영역 과, 게이트 패드전극(122)이 형성되어 있는 게이트 패드부 영역(G.P)과, 데이터 패드전극(125)이 형성되어 있는 데이터 패드부 영역(D.P) 구분된다.
구체적으로, 상기 액티브 영역에는, 수직 교차되어 단위 화소를 정의하는 게이트 배선(112) 및 데이터 배선(115)과, 상기 두 배선의 교차 지점에서 게이트 전극(112a), 게이트 절연막(113), 반도체층(114), 소스/드레인 전극(115a,115b)이 차례로 적층되는 박막트랜지스터(TFT)와, 상기 박막트랜지스터의 드레인 전극(115b)에 콘택되어 단위화소 전면에 형성되는 화소전극(117)과, 상기 게이트 배선(112)에 평행하는 커패시터 상,하부 전극(132,135)이 형성되어 있다.
이때, 상기 박막트랜지스터의 채널부는 보호막(116)으로 커버된다. 즉, 소스전극(115a)과 드레인 전극(115b) 사이에 실리콘 질화물, 실리콘 산화물과 같은 무기 절연물질을 증착하거나 또는 BCB(Benzocyclobutene), 아크릴계 물질과 같은 유기 절연물질을 도포하여 외부자연광 또는 액정층으로부터 상기 채널부를 보호한다. 상기 보호막이 무기절연물질로 형성될 경우에는 1000Å 이하의 두께로 형성하고, 유기절연물질로 형성될 경우에는 3000Å 이하의 두께로 형성한다.
상기 커패시터 하부전극(132)은 게이트 배선과 동일층에 형성되고, 상기 커패시터 상부전극(135)은 데이터 배선과 동일층에 형성되므로, 커패시터 상,하부 전극 사이에는 게이트 절연막(113)이 개재되어 스토리지 커패시터(storage capacitor)를 구성한다. 공정상의 이유로, 상기 게이트 절연막(113)과 커패시터 상부전극(135) 사이에는 반도체층(114)이 개재되어 있다. 여기서, 상기 커패시터 하부전극(132)은 상기 게이트 배선과 평행하게 형성되어 액티브 영역 외곽에서 전압 을 전달받고, 커패시터 상부전극(135)은 단위화소 내에서 독립된 패턴으로 형성된 후 상기 화소전극(117)에 의해 오버랩되어 화소전극으로부터 일정한 전압을 전달받는다.
그리고, 패드부 영역에는 상기 게이트 배선(112)에서 연장 형성되어 외부로부터 주사신호를 전달하는 게이트 패드전극(122)과, 상기 데이터 배선(115)에서 연장 형성되어 비디어 신호를 전달하는 데이터 패드전극(125)이 구비되는데, 상기 게이트 패드전극(122)은 상부의 제 1 투명도전막(151)에 의해 커버되고, 데이터 패드전극(125)은 제 2 투명도전막(152)에 의해 커버되어 패드전극이 외부 산소에 의해 산화되는 것을 방지한다.
이러한 TFT 어레이 기판은, 게이트 배선층과 데이터 배선층 사이에 상기 데이터 배선층과 동시에 패터닝되는 게이트 절연막이 개재되어 서로 절연되고, 상기 게이트 배선층과 화소전극층 사이에는 보호막이 개재되어 서로 절연된다.
즉, 상기 데이터 배선(115), 소스/드레인 전극(115a,115b) 및 데이터 패드전극(125) 하부에는 동일한 패턴으로 형성되는 게이트 절연막(113) 및 반도체층(114)의 적층막이 구비되어 상기 게이트 배선층으로부터 데이터 배선층을 절연시키고, 상기 데이터 배선(115), 소스/드레인 전극(115a,115b) 및 데이터 패드전극(125) 사이의 상기 기판(111) 또는 게이트 배선(112)을 포함한 소정 부위에는 보호막(116)이 구비되어 상기 게이트 배선층으로부터 화소전극층을 절연시킨다. 이때, 게이트 패드전극(122) 상에는 보호막(116)이 형성되지 않도록 하여 상기 게이트 패드전극(122)과 제 1 투명도전막(151)을 콘택홀없이 직접 콘택시킨다.
따라서, 상기의 액티브 영역 및 패드부 영역의 구동소자들은 게이트 절연막(113) 또는 보호막(116)에 의해 서로 절연되어 독립적으로 구동된다.
도시하지는 않았으나, 상기와 같이 화소전극과 박막트랜지스터가 형성되어 있는 TFT 어레이 기판은 공통전극과 컬러필터층이 형성되어 있는 대향기판과 대향합착된 후 두 기판 사이에 액정이 충진되어 액정표시소자가 완성된다.
상기 액정표시소자의 TFT 어레이 기판을 형성하기 위해서는 먼저, 도 4a에 도시된 바와 같이, 투명하고 내열성이 우수한 기판(111) 상에 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 은(Ag), 은 합금 등의 금속물질 바람직하게는, Mo/AlNd의 적층막을 스퍼터링(sputtering) 방법으로 증착하고 제 1 노광마스크를 이용한 포토식각공정으로 패터닝하여 게이트 배선(도 2의 112)과, TFT영역의 게이트 전극(112a)과, 스토리지 영역의 커패시터 하부전극(132)과, 게이트 패드부 영역(G.P)의 게이트 패드전극(122)을 형성한다. 이때, 상기 커패시터 하부전극(132)은 상기 게이트 배선과 평행하도록 형성하고, 상기 게이트 전극(112a)은 상기 게이트 배선과 일체형으로 형성하며, 상기 게이트 패드전극(122)은 상기 게이트 배선의 끝단에 일체형으로 형성한다.
그리고, 도 4b에 도시된 바와 같이, 상기 게이트 전극(112a)을 포함한 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기절연물질을 고온에서 증착하여 게이트 절연막(113)을 형성한다.
이어서, 상기 게이트 절연막(113) 위에 화학증기증착(CVD: chemical vapor deposition) 방법으로 비정질 실리콘(amorphous silicon)(114d)을 증착하고, 그 위에 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 은(Ag), 은 합금 등의 금속물질(115d) 바람직하게는, Mo을 스퍼터링 방법으로 증착한다.
이후, 상기 금속물질(114d) 상부 전면에 스핀(spin)법, 롤 코팅(roll coating)법 등으로 UV 경화성 수지(Ultraviolet curable resin)인 포토 레지스트(Photo resist)(108)를 도포한 후, 상기 포토 레지스트 상부에 소정의 패턴이 형성된 제 2 노광마스크(도시하지 않음)를 씌워서 UV 또는 x-선 파장에 노출시켜 노광시킨 뒤, 노광된 포토 레지스트를 현상하여 2중 단차의 포토레지스트 패턴을 형성한다.
여기서, 상기 제 2 노광마스크는 회절노광마스크로서 투명기판 상에 금속재질의 차광층 및 반투명층이 형성되어, 투명영역, 반투명 영역, 차광영역의 3영역으로 분할되는데, 투명영역은 광투과율이 100%이고, 차광영역은 광투과율이 0%이며, 반투명 영역은 광투과율이 0%~100%이하이다.
따라서, 회절 노광된 상기 포토 레지스트(108)의 잔존 두께도 3영역으로 구분되는데, 회절노광 마스크의 투명 영역의 위치에 상응하여 포토레지스트가 완전노광되어 이후 현상공정에서 제거되는 부분과, 회절노광 마스크의 차광 영역의 위치에 상응하여 포토레지스트가 완전 비노광되어 전혀 제거되지 않는 부분과, 회절노광 마스크의 반투명 영역의 위치에 상응하여 회절노광되어 중간단차를 가지는 부분 으로 구분된다. 다만, 노광된 부위가 식각되는 포토레지스트는 포지티브 포토레지스트에 한하며, 네가티브 특성의 포토레지스트를 사용했을 경우에는 노광되지 않은 부위가 식각된다.
즉, 회절노광된 포토레지스트(108)는 이중단차를 가지는데, 데이터 배선이 형성될 영역과 소스/드레인 전극이 형성될 TFT 영역과 데이터 패드부 영역(D.P)의 포토레지스트(108)는 완전히 남기고, TFT영역의 채널층에 해당하는 포토레지스트는 중간단차로 형성하고, 그 외 부분의 포토레지스트는 완전 제거한다.
다음, 도 4c에 도시된 바와 같이, 상기 포토레지스트(108)를 마스크로 하여 그 사이로 노출된 게이트 절연막(113), 비정질실리콘(114d), 금속물질(115d)을 식각하여 데이터 배선(도 2의 115)과, TFT영역의 반도체층(114)과, 스토리지 영역의 커패시터 상부전극(135)과, 데이터 패드부 영역(D.P)의 데이터 패드전극(125)을 형성한다.
상기 게이트 절연막(113), 비정질실리콘(114d), 금속물질(115d)을 식각할 경우, 하나의 건식식각 챔버 내에서 일괄적으로 식각가능한데 피식각물질이 서로 상이하므로 식각가스도 달리해준다. 먼저, 금속물질(Mo)을 식각할 경우에는 SF6, Cl2, O2를 사용하고, 비정질실리콘을 식각할 경우에는 SF6, Cl2, H2를 사용하며, 게이트 절연막을 식각할 경우에는 SF6, O2, He을 사용한다. 이때, 게이트 패드부 영역(G.P)의 게이트 패드전극(122)은 건식식각되지 않는데, 게이트 패드전극이 Mo/AlNd의 적층막으로 형성되는 경우 AlNd에 의해 식각이 방지되고, 구리로 형성되는 경우에도 상기 식각가스에 의해 식각되지 않게 된다. 즉, 게이트 배선용 물질과 데이터 배선용 물질은 서로 식각선택비가 다른 금속물질을 사용하여 형성함으로써, 데이터 배선용인 상기 금속물질(115d)을 건식식각할 때 상기 게이트 패드전극(122)은 건식식각되지 않는다.
이후, 도 4d에 도시된 바와 같이, 상기 포토레지스트(108)를 에싱하여 TFT 영역 채널부의 낮은 단차의 포토레지스트는 완전히 제거하고, 나머지 영역의 포토레지스트는 남겨둔다.
그리고, 에싱된 포토레지스트(108)를 통해 노출된 TFT 영역 채널부의 금속물질(115d)을 상기와 같이 건식식각하여, 반도체층(114)의 채널부를 노출시키면서 서로 분리된 소스/드레인 전극(115a,115b)을 형성한다. 이때, 데이터 배선용 금속물질(115d)과 식각선택비가 다른 게이트 패드전극(122)은 건식식각되지 않음을 알 수 있다.
이로써, 1회의 회절노광으로 데이터 배선, 소스/드레인 전극(115a,115b), 데이터 패드전극(125), 반도체층(114), 커패시터 상부전극(135)을 형성한다. 상기 데이터 배선은 게이트 배선에 수직교차하여 서브-픽셀을 정의하고, 상기 반도체층(114)과 소스/드레인 전극(115a,115b)은 게이트 전극(112a) 상부에 차례로 오버랩되어 박막트랜지스터를 구성하며, 상기 커패시터 상부전극(135)은 게이트 절연막(113)을 사이에 두고 커패시터 하부전극(132)에 오버랩되어 스토리지 커패시터를 구성한다.
계속하여, 도 4e에 도시된 바와 같이, 프린팅 기술을 이용하여 상기 게이트 패드전극(122)을 커버하도록 포토레지스트(109)를 형성한다.
이후, 도 4f에 도시된 바와 같이, 상기 포토레지스트(108,109)를 포함한 전면에 실리콘 질화물(SiNx), 실리콘 산화물(SiO2)과 같은 무기 절연물질을 1000Å 이하의 두께로 증착하여 보호막(116)을 형성한다. 이때, 보호막이 얇은 두께로 증착 되므로 그보다 열배 이상 두꺼운 포토레지스트(108,109)의 측면에는 단차차이에 의해서 무기 절연물질이 거의 증착되지 않는다. 다만, 포토레지스트 측면에 대해 플라즈마 트리트먼트를 수행하여 무기절연물질을 완전히 제거할 수 있다.
한편, 상기 보호막으로 BCB(Benzocyclobutene), 아크릴계 수지(acryl resin) 등의 유기절연물질을 사용할 수 있는데, 유기절연물질의 경우 코팅법 등으로 도포하므로 포토레지스트 사이로 흘러 형성된다. 유기절연물질을 사용하여 보호막을 형성하는 경우에는 3000Å 이하의 두께로 한다.
다음, 포토레지스트와 그 하부패턴 사이로 스트리퍼를 침투시켜 상기 포토레지스트(108,109)를 리프트-스트립(lift-strip)함으로써, 도 4g에 도시된 바와 같이, 포토레지스트 상면에 형성되어 있던 보호막(116)을 제거한다. 상기 포토레지스트 스트리퍼는 NMP, MEA, BOG, 카르비톨, 첨가제 등이 혼합된 유기계열의 화학물질 또는 IPA(iso-propyl alchol) 등을 사용할 수 있으며, 스트립된 포토레지스트는 아세톤과 같은 저가의 용액으로 제거한다.
이와같이, 데이터 배선, 소스/드레인 전극(115a,115b), 커패시터 상부전극(135), 게이트 패드전극(122), 데이터 패드전극(125) 상부의 포토레지스트(108,109) 및 보호막(116)이 제거됨으로써 상기 구성요소들의 상부표면은 외부로 노출되고, 상기 구성요소들 끼리는 서로 절연된다.
이때, 소스전극(115a) 및 드레이 전극(115b) 사이의 채널부에는 보호막(116)이 잔존하여 외부자연광 또는 액정층으로부터 채널부가 보호된다.
마지막으로, 도 4h에 도시된 바와 같이, 상기 드레인 전극(115b)을 포함한 전면에 투명한 도전물질인 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)를 증착하고, 제 3 노광마스크를 이용한 포토식각공정으로 패터닝하여 화소전극(117) 및 제 1 ,제 2 투명도전막(151,152)을 형성한다.
상기 화소전극(117)은 픽셀부에 형성되는데, 상기 드레인 전극(115b)에 콘택되어 외부구동회로로부터 인가되는 픽셀신호를 전달받고, 상기 커패시터 상부전극(135)에 콘택되어 커패시터 상부전극으로 일정한 전압을 전달한다.
그리고, 상기 제 1 ,제 2 투명도전막(151,152)은 게이트 패드전극(122) 및 데이터 패드전극(125)을 커버하도록 형성하여 패드전극으로의 산소유입을 차단한다.
이상에서와 같이 형성된 본 발명에 의한 TFT 어레이 기판은 총 3번의 노광마스크를 사용하여 완성하므로 저마스크 기술로서 유용하다.
제 2 실시예
상기 제 1 실시예에서는 TN 모드 TFT 어레이 기판의 제조방법에 한정하여 설명하였으나, IPS 모드 TFT 어레이 기판의 제조방법에도 본 발명에 의한 기술적 사상을 적용할 수 있는바, 이하에서는 IPS 모드 TFT 어레이 기판의 제조방법에 대해 구체적으로 살펴보기로 한다.
도 5는 본 발명의 제 2 실시예에 의한 TFT 어레이 기판의 평면도이고, 도 6은 도 5에 도시된 본 발명의 제 2 실시예에 의한 TFT 어레이 기판의 II-II'선, IIa-IIa'선 및 IIb-IIb'선에 따른 단면도이며, 도 7a 내지 도 7h는 도 6에 도시된 본 발명의 제 2 실시예에 의한 TFT 어레이 기판의 공정단면도이다.
본 발명에 의한 횡전계방식 액정표시소자용 TFT 어레이 기판은, 도 5 및 도 6에 도시된 바와 같이, 공통전극(524), 화소전극(517) 및 박막트랜지스터(TFT)가 형성되어 있는 액티브 영역과, 게이트 패드전극(522) 및 데이터 패드전극(525)이 각각 형성되어 있는 게이트 패드부 영역(G.P) 및 데이터 패드부 영역(D.P)으로 구분된다.
구체적으로, 상기 액티브 영역에는, 수직 교차되어 단위 화소를 정의하는 게이트 배선(512) 및 데이터 배선(515)과, 상기 게이트 배선(512)에 평행하며 Vcom 신호를 전달하는 공통배선(527)과, 상기 두 배선의 교차 지점에서 게이트 전극(512a), 게이트 절연막(513), 반도체층(514), 소스/드레인 전극(515a, 515b)이 차례로 적층되는 박막트랜지스터(TFT)와, 상기 박막트랜지스터의 드레인 전극(515b)에 오버랩되어 서로 콘택되는 화소전극(517)과, 상기 공통배선(532)으로부터 분기되고 상기 화소전극(517)과 평행하여 횡전계를 발생시키는 공통전극(524)이 형성되어 있다.
이때, 상기 박막트랜지스터의 채널부는 보호막(516)으로 커버된다. 즉, 소스전극(515a)과 드레인 전극(515b) 사이에 실리콘 질화물, 실리콘 산화물과 같은 무기 절연물질을 증착하거나 또는 BCB(Benzocyclobutene), 아크릴계 물질과 같은 유기 절연물질을 도포하여 외부자연광 또는 액정층으로부터 상기 채널부를 보호한다. 상기 보호막이 무기절연물질로 형성될 경우에는 1000Å 이하의 두께로 형성하고, 유기절연물질로 형성될 경우에는 3000Å 이하의 두께로 형성한다.
그리고, 커패시터 상,하부 전극(535,532)과 그 사이에 개재된 게이트 절연막(513)으로 구성되는 스토리지 커패시터(storage capacitor)가 더 형성되는데, 상기 커패시터 하부전극(532)은 게이트 배선(512)과 동일층에서 상기 공통배선(527)과 일체형으로 형성되고, 상기 커패시터 상부전극(535)은 데이터 배선(515)과 동일층에 형성되며, 상기 커패시터 상부전극을 독립된 패턴으로 플로팅시킨 경우 상기 화소전극(517)을 커패시터 상부전극에 콘택시켜 일정한 전압을 인가한다. 경우에 따라서, 상기 커패시터 상부전극(535)이 드레인 전극(515b)과 일체형으로 형성할 수도 있다. 그리고, 커패시터 상부전극(535)과 게이트 절연막(513) 사이에는 마스크를 적게 사용하고자 하는 공정상의 이유로 반도체층(514)이 더 개재된다.
그리고, 패드부 영역에는 상기 게이트 배선(512)에서 연장 형성되어 외부로부터 주사신호를 전달하는 게이트 패드전극(522)과, 상기 데이터 배선(515)에서 연장 형성되어 비디어 신호를 전달하는 데이터 패드전극(525)이 구비되는데, 상기 게이트 패드전극(522) 및 데이터 패드전극(525) 상부에는 제 1 ,제 2 투명도전막(551,552)이 오버랩되어 외부 공기로부터 패드전극을 보호한다. 상기 제 1 ,제 2 투명도전막(551,552)은 액티브 영역의 화소전극(517)과 동일층에 구비된다.
이러한 TFT 어레이 기판은, 게이트 배선층과 데이터 배선층 사이에 상기 데이터 배선층과 동시에 패터닝되는 게이트 절연막이 개재되어 서로 절연되고, 상기 게이트 배선층과 화소전극층 사이에는 보호막이 개재되어 서로 절연된다.
즉, 상기 데이터 배선(515), 소스/드레인 전극(515a,515b) 및 데이터 패드전극(525) 하부에는 동일한 패턴으로 형성되는 게이트 절연막(513) 및 반도체층(514)의 적층막이 구비되어 상기 게이트 배선층으로부터 데이터 배선층을 절연시키고, 상기 데이터 배선(515), 소스/드레인 전극(515a,515b) 및 데이터 패드전극(525) 사 이의 상기 기판(511), 게이트 배선(512), 공통배선(527) 또는 공통전극(524)을 포함한 소정부위에는 보호막(516)이 구비되어 상기 게이트 배선층으로부터 화소전극층을 절연시킨다. 이때, 게이트 패드전극(522) 상에는 보호막(516)이 형성되지 않도록 하여 상기 게이트 패드전극(522)과 제 1 투명도전막(551)을 콘택홀없이 직접 콘택시킨다.
따라서, 상기의 액티브 영역 및 패드부 영역의 구동소자들은 게이트 절연막(513) 또는 보호막(516)에 의해 서로 절연되어 독립적으로 구동된다.
도시하지는 않았으나, 상기와 같이 공통전극, 화소전극 및 박막트랜지스터가 형성되어 있는 TFT 어레이 기판에는 컬러필터층이 형성되어 있는 대향기판을 대향합착한 후 그 사이에 액정을 충진하여 액정표시소자를 완성한다.
상기 횡전계방식 액정표시소자의 TFT 어레이 기판을 형성하기 위해서는 먼저, 도 7a에 도시된 바와 같이, 투명하고 내열성이 우수한 기판(511) 상에 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 은(Ag), 은 합금 등의 금속물질 바람직하게는, Mo/AlNd의 적층막을 스퍼터링 방법으로 증착하고 증착하고 제 1 노광마스크를 이용한 포토식각공정으로 패터닝하여 게이트 배선(도 5의 512)과, 상기 게이트 배선으로부터 분기되는 TFT영역의 게이트 전극(512a)과, 상기 게이트 배선에 평행하는 공통배선(도 5의 527)과, 상기 공통배선으로부터 분기되어 서로 평행하는 복수개의 공통전극(524)과, 게이트 패드부 영역(G.P)의 게이트 패드전극(522)을 형성한다. 이때, 상기 공통배선의 일 부영역이 스토리지 커패시터의 커패시터 하부전극(532) 역할을 하게 된다.
그리고, 도 7b에 도시된 바와 같이, 상기 게이트 전극(512a)을 포함한 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기물질을 고온에서 증착하여 게이트 절연막(513)을 형성한다.
이어서, 상기 게이트 절연막(513) 위에 화학증기증착(CVD: chemical vapor deposition) 방법으로 비정질 실리콘(amorphous silicon)(514d)을 증착하고, 그 위에 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 은(Ag), 은 합금 등의 금속물질(515d) 바람직하게는, Mo을 스퍼터링 방법으로 증착한다.
이후, 상기 금속물질(514d) 상부 전면에 스핀(spin)법, 롤 코팅(roll coating)법 등으로 UV 경화성 수지(Ultraviolet curable resin)인 포토 레지스트(Photo resist)(508)를 도포한 후, 상기 포토 레지스트 상부에 소정의 패턴이 형성된 제 2 노광마스크(도시하지 않음)를 씌워서 UV 또는 x-선 파장에 노출시켜 노광시킨 뒤, 노광된 포토 레지스트를 현상하여 2중 단차의 포토레지스트 패턴을 형성한다.
여기서, 상기 제 2 노광마스크는, 제 1 실시예에서 전술한 바와 같이, 회절노광마스크로서 광투과율이 100%인 투명영역과, 광투과율이 0%인 차광영역과, 광투과율이 0%~100%인 반투명영역의 3영역으로 분할되어 포토레지스트를 이중단차로 형성시킨다.
즉, 회절노광된 포토레지스트(508)는 이중단차를 가지는데, 데이터 배선이 형성될 영역과 소스/드레인 전극이 형성될 TFT 영역과 데이터 패드부 영역(D.P)의 포토레지스트(508)는 완전히 남기고, TFT영역의 채널층에 해당하는 포토레지스트는 중간단차로 형성하고, 그 외 부분의 포토레지스트는 완전 제거한다.
다음, 도 7c에 도시된 바와 같이, 상기 포토레지스트(508)를 마스크로 하여 그 사이로 노출된 게이트 절연막(513), 비정질실리콘(514d), 금속물질(515d)을 식각하여 데이터 배선(도 5의 515)과, TFT영역의 반도체층(514)과, 스토리지 영역의 커패시터 상부전극(535)과, 데이터 패드부 영역(D.P)의 데이터 패드전극(525)을 형성한다.
상기 게이트 절연막(513), 비정질실리콘(514d), 금속물질(515d)을 식각할 경우, 하나의 건식식각 챔버 내에서 일괄적으로 식각가능한데, 먼저, 금속물질(Mo)을 식각할 경우에는 SF6, Cl2, O2를 사용하고, 비정질실리콘을 식각할 경우에는 SF6, Cl2, H2를 사용하며, 게이트 절연막을 식각할 경우에는 SF6, O2, He을 사용한다. 이때, 게이트 패드부 영역(G.P)의 게이트 패드전극(522)은 건식식각되지 않는데, 게이트 패드전극이 Mo/AlNd의 적층막으로 형성되는 경우 AlNd에 의해 식각이 방지된다. 그리고, 상기 게이트 패드전극을 구리로 형성하는 경우에도 상기 식각가스에 의해 식각되지 않게 된다. 즉, 게이트 배선용 물질과 데이터 배선용 물질은 서로 식각선택비가 다른 금속물질을 사용하여 형성함으로써, 데이터 배선용인 상기 금속물질(515d)을 건식식각할 때 상기 게이트 패드전극(522)은 건식식각되지 않는다.
이후, 도 7d에 도시된 바와 같이, 상기 포토레지스트(508)를 에싱하여 TFT 영역 채널부의 낮은 단차의 포토레지스트는 완전히 제거하고, 나머지 영역의 포토레지스트는 남겨둔다.
그리고, 에싱된 포토레지스트(508)를 통해 노출된 TFT 영역 채널부의 금속물질(515d; 도 7c)을 상기와 같이 건식식각하여, 반도체층(514)의 채널부를 노출시키면서 서로 분리된 소스/드레인 전극(515a,515b)을 형성한다. 이때, 데이터 배선용 금속물질(515d)과 식각선택비가 다른 게이트 패드전극(522)은 건식식각되지 않음을 알 수 있다.
이로써, 1회의 회절노광으로 데이터 배선, 소스/드레인 전극(515a,515b), 데이터 패드전극(525), 반도체층(514), 커패시터 상부전극(535)을 형성한다. 상기 데이터 배선은 게이트 배선에 수직교차하여 서브-픽셀을 정의하고, 상기 반도체층(514)과 소스/드레인 전극(515a,515b)은 게이트 전극(512a) 상부에 차례로 오버랩되어 박막트랜지스터를 구성하며, 상기 커패시터 상부전극(535)은 게이트 절연막(513)을 사이에 두고 커패시터 하부전극(532)에 오버랩되어 스토리지 커패시터를 구성한다
계속하여, 도 7e에 도시된 바와 같이, 프린팅 기술을 이용하여 상기 게이트 패드전극(522)을 커버하도록 포토레지스트(509)를 형성한다.
이후, 도 7f에 도시된 바와 같이, 상기 포토레지스트(508,509)를 포함한 전면에 실리콘 질화물(SiNx), 실리콘 산화물(SiO2)과 같은 무기 절연물질을 1000Å 이하의 두께로 증착하거나 또는 BCB(Benzocyclobutene), 아크릴계 수지(acryl resin) 등의 유기절연물질을 3000Å 이하의 두께로 도포하여 보호막(516)을 형성한다. 이때, 보호막이 얇은 두께로 증착되므로 그보다 열배 이상 두꺼운 포토레지스트의 측면에는 그 단차차이에 의해서 보호막이 거의 형성되지 않으며, 만일 포토레지스트 측면에 보호막이 형성되었다면 플라즈마 트리트먼트를 수행하여 보호막을 제거한다.
다음, 포토레지스트와 그 하부패턴 사이로 스트리퍼를 침투시켜 상기 포토레지스트(508,509)를 리프트-스트립(lift-strip)함으로써, 도 7g에 도시된 바와 같이, 포토레지스트 상면에 형성되어 있던 보호막(516)을 제거한다.
이와같이, 데이터 배선, 소스/드레인 전극(515a,515b), 커패시터 상부전극(535), 게이트 패드전극(522), 데이터 패드전극(525) 상부의 포토레지스트(508,509) 및 보호막(516)이 제거됨으로써 상기 구성요소들의 상부표면은 외부로 노출되고, 상기 구성요소들 끼리는 서로 절연된다.
이때, 소스전극(515a) 및 드레이 전극(515b) 사이의 채널부에는 보호막(516)이 잔존하여 외부자연광 또는 액정층으로부터 채널부가 보호된다.
마지막으로, 도 7h에 도시된 바와 같이, 드레인 전극(515b)을 포함한 전면에 투명한 도전물질인 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)를 증착하고, 제 3 노광마스크를 이용한 포토식각공정으로 패터닝하여 화소전극(517) 및 제 1 ,제 2 투명도전막(551,552)을 형성한다.
상기 화소전극(517)은 상기 드레인 전극(515b)에 콘택되도록 형성함과 동시에 단위화소 내에서 상기 공통전극(524)에 평행하도록 형성하여 전계인가시 횡전계를 발생시키고, 상기 커패시터 상부전극(535)에 콘택되도록 형성하여 커패시터 상부전극으로 일정한 전압을 전달시킨다.
그리고, 상기 제 1 ,제 2 투명도전막(551,552)은 게이트 패드전극(522) 및 데이터 패드전극(525)을 커버하도록 형성하여 패드전극으로의 산소유입을 차단한다.
이상에서와 같이 형성된 본 발명에 의한 TFT 어레이 기판은 총 3번의 노광마스크를 사용하여 완성하므로 저마스크 기술로서 유용하다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 TFT 어레이 기판 및 그 제조방법은 다음과 같은 효과가 있다.
첫째, 게이트 배선을 형성한 후 금속층/반도체층/게이트 절연막을 증착하고 회절 노광을 이용하여 일괄적으로 패터닝하여 데이터 배선층 패턴과 반도체층 패턴을 동시에 형성함으로써 마스크 공정을 1회 줄일 수 있다.
둘째, 보호막 형성시, 기존에 형성되어있던 포토레지스트를 리프트-오프(Lift-off)시켜 패터닝함으로서 마스크 공정을 1회 더 줄일 수 있다.
이와같이, 마스크의 사용 횟수를 줄임으로써 공정 단가를 절감하고 공정 시간을 줄일 수 있으며 공정 오류의 확률을 낮출 수 있다.
그리고, 본 발명에 의한 기술적 사상은 TN 액정표시소자 이외에 IPS 모드 액정표시소자에도 적용할 수 있다.

Claims (32)

  1. 기판 상에 형성된 게이트 배선, 게이트 전극 및 게이트 패드 전극과,
    상기 게이트 배선과 교차하는 데이터 배선, 상기 게이트 전극 상부에 형성되는 소스/드레인 전극 및 상기 데이터 배선과 접속된 데이터 패드 전극과,
    상기 데이터 배선, 소스/드레인 전극 및 데이터 패드 전극의 하부에 형성됨과 아울러 상기 소스 전극 및 드레인 전극 사이의 채널부에 형성되는 게이트 절연막 및 반도체층의 적층막과,
    상기 채널부의 반도체층 상에 형성됨과 아울러 상기 데이터 배선, 소스/드레인 전극, 게이트 패드 전극 및 데이터 패드 전극을 포함하는 배선 및 전극 영역을 제외하고 노출된 게이트 배선 및 기판면과 접촉하도록 형성되는 보호막과,
    상기 보호막 및 상기 드레인 전극 상에 형성되어 상기 드레인 전극과 접속하는 화소 전극을 구비하는 것을 특징으로 하는 TFT 어레이 기판.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 보호막은 1000Å 이하의 무기절연물질인 것을 특징으로 하는 TFT 어레이 기판.
  7. 제 1 항에 있어서,
    상기 보호막은 3000Å 이하의 유기절연물질인 것을 특징으로 하는 TFT 어레이 기판.
  8. 제 1 항에 있어서,
    상기 화소 전극과 동일층에 형성되고, 상기 게이트 패드 전극 및 데이터 패드 전극을 각각 커버하는 투명 도전막을 추가로 구비하는 것을 특징으로 하는 TFT 어레이 기판.
  9. 삭제
  10. 제 1 항에 있어서,
    상기 게이트 배선과 평행하게 상기 게이트 배선과 동일층에 형성된 커패시터 하부 전극과,
    상기 커패시터 하부 전극의 상부에 독립적으로 형성된 커패시터 상부 전극과,
    상기 커패시터 상부 전극과 커패시터 하부 전극 사이에 상기 커패시터 상부 전극과 동일 패턴으로 형성된 상기 게이트 절연막 및 반도체층의 적층막을 더 구비하고,
    상기 화소 전극이 상기 커패시터 상부 전극 상에 형성되어 상기 커패시터 상부 전극과 접속하며,
    상기 보호막이 형성되지 않은 상기 배선 및 전극 영역은 상기 커패시터 하부 전극 및 커패시터 상부 전극이 형성된 영역을 더 포함하는 것을 특징으로 하는 TFT 어레이 기판.
  11. 삭제
  12. 삭제
  13. 제 10 항에 있어서,
    상기 화소 전극은 각 단위 화소의 전면에 형성되는 것을 특징으로 하는 TFT 어레이 기판.
  14. 제 10 항에 있어서,
    각 단위 화소에서 상기 화소 전극과 횡전계를 형성하는 공통 전극과,
    상기 공통 전극 및 상기 커패시터 하부 전극과 접속된 공통 배선을 더 구비하고,
    상기 공통 전극 및 공통 배선은 상기 기판과 상기 보호막 사이에 형성되는 것을 특징으로 하는 TFT 어레이 기판.
  15. 제1 마스크를 이용한 패터닝 공정으로, 기판 상에 게이트 배선, 게이트 전극 및 게이트 패드 전극을 형성하는 단계와,
    상기 게이트 전극을 포함한 상기 기판의 전면에 게이트 절연막, 반도체층 및 금속층을 적층하는 단계와,
    제2 마스크인 회절 노광 마스크를 이용하여, 상기 금속층 상에 이중 단차를 갖는 제1 포토레지스트를 형성하는 단계와,
    상기 제1 포토레지스트를 마스크로 이용하여 상기 게이트 절연막, 반도체층 및 금속층의 노출 부분을 식각함으로써 자신의 하부에 상기 반도체층 및 게이트 절연막이 남아 있는 데이터 배선, 서로 연결된 소스/드레인 전극, 데이터 패드 전극을 형성함과 아울러 상기 게이트 패드 전극을 노출시키는 단계와,
    상기 제1 포토레지스트를 에싱하여 상기 제1 포토레지스트에서 상대적으로 작은 두께를 갖는 부분만 제거하고, 이를 통해 노출된 상기 소스/드레인 전극의 연결 부분을 식각하여 상기 소스/드레인 전극을 분리시키는 단계와,
    상기 게이트 패드 전극을 커버하는 제2 포토레지스트를 프린팅 방법으로 형성하는 단계와,
    상기 제1 및 제2 포토레지스트를 포함한 상기 기판의 전면에 보호막을 형성하는 단계와,
    상기 제1 및 제2 포토레지스트를 리프트-스트립하여 상기 제1 및 제2 포토레지스트를 그 상부의 보호막과 함께 제거하는 단계와,
    제3 마스크를 이용한 패터닝 공정으로, 상기 드레인 전극 및 상기 보호막 상에 상기 드레인 전극과 접속하는 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  16. 제 15 항에 있어서,
    상기 제1 및 제2 포토레지스트를 포함한 상기 기판의 전면에 상기 보호막을 형성하는 단계 이후에, 상기 제1 및 제2 포토레지스트 측면의 보호막을 제거하는 플라즈마 처리 단계를 더 포함하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  17. 제 15 항에 있어서,
    상기 보호막은 무기절연물질을 1000Å 이하의 두께로 증착하여 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  18. 제 15 항에 있어서,
    상기 보호막은 유기절연물질을 3000Å 이하의 두께로 도포하여 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  19. 제 15 항에 있어서,
    상기 화소 전극을 형성하는 단계는,
    상기 게이트 패드 전극 및 데이터 패드 전극을 각각 커버하는 투명 도전막을 더 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  20. 삭제
  21. 제 15 항에 있어서,
    상기 게이트 배선용 물질과 데이터 배선용 물질은 서로 식각 선택비가 다른 금속 물질을 이용하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 제 15 항에 있어서,
    상기 제1 포토레지스트를 마스크로 이용하여 상기 게이트 절연막, 반도체층 및 금속층의 노출 부분을 식각하는 단계는, 하나의 건식 식각 챔버에서 이루어지는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  27. 제 15 항에 있어서,
    상기 게이트 배선을 형성하는 단계는, 커패시터 하부전극을 더 형성하고,
    상기 데이터 배선을 형성하는 단계는, 상기 커패시터 하부전극 상부에 형성되고 자신의 하부에 상기 반도체층 및 게이트 절연막이 남아 있는 커패시터 상부 전극을 더 형성하고,
    상기 화소 전극은 상기 커패시터 상부 전극 상에 형성되어 상기 커패시터 상부 전극과 접속하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  28. 삭제
  29. 삭제
  30. 제 27 항에 있어서,
    상기 화소 전극은 각 단위 화소의 전면에 형성되는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  31. 제 27 항에 있어서,
    상기 게이트 배선을 형성하는 단계는, 상기 기판 상에 공통 배선과, 상기 공통 배선 및 상기 커패시터 하부 전극과 접속된 공통 전극을 더 형성하고,
    상기 공통 전극 및 화소 전극은 횡전계를 형성하도록 서로 평행하게 형성되며,
    상기 공통 배선 및 공통 전극은 상기 보호막과 접촉하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  32. 삭제
KR1020050110845A 2005-11-18 2005-11-18 Ｔｆｔ 어레이 기판 및 그 제조방법 KR101222952B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050110845A KR101222952B1 (ko) 2005-11-18 2005-11-18 Ｔｆｔ 어레이 기판 및 그 제조방법
TW095121281A TWI300626B (en) 2005-11-18 2006-06-14 Liquid crystal display device and method for fabricating the same
US11/473,141 US7507593B2 (en) 2005-11-18 2006-06-23 Liquid crystal display device and method for fabricating the same
JP2006174760A JP4468922B2 (ja) 2005-11-18 2006-06-26 液晶表示素子及びその製造方法
CNB2006100943504A CN100428036C (zh) 2005-11-18 2006-06-30 液晶显示器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050110845A KR101222952B1 (ko) 2005-11-18 2005-11-18 Ｔｆｔ 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070052979A KR20070052979A (ko) 2007-05-23
KR101222952B1 true KR101222952B1 (ko) 2013-01-17

Family

ID=38054047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050110845A KR101222952B1 (ko) 2005-11-18 2005-11-18 Ｔｆｔ 어레이 기판 및 그 제조방법

Country Status (5)

Country Link
US (1) US7507593B2 (ko)
JP (1) JP4468922B2 (ko)
KR (1) KR101222952B1 (ko)
CN (1) CN100428036C (ko)
TW (1) TWI300626B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101458898B1 (ko) 2008-02-12 2014-11-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR101499226B1 (ko) * 2008-07-25 2015-03-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102034751B (zh) * 2009-09-24 2013-09-04 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102576507B (zh) * 2009-09-28 2015-08-05 凸版印刷株式会社 有源矩阵基板及其制造方法和图像显示装置
US8329518B1 (en) * 2011-08-11 2012-12-11 Shenzhen China Star Optoelectronics Technology Co., Ltd. Methods for manufacturing thin film transistor array substrate and display panel
CN102890378B (zh) * 2012-09-17 2015-01-21 京东方科技集团股份有限公司 一种阵列基板及其制造方法
US9599865B2 (en) 2015-01-21 2017-03-21 Apple Inc. Low-flicker liquid crystal display
JP2017111296A (ja) * 2015-12-16 2017-06-22 株式会社ジャパンディスプレイ 表示装置
CN107132727A (zh) * 2017-05-09 2017-09-05 京东方科技集团股份有限公司 掩模板、薄膜晶体管的制造方法和薄膜晶体管
CN108461520A (zh) * 2018-01-09 2018-08-28 深圳市华星光电半导体显示技术有限公司 一种oled背板及其制备方法
KR102075741B1 (ko) * 2018-12-17 2020-02-10 엘지디스플레이 주식회사 표시패널

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040060453A (ko) * 2002-12-30 2004-07-06 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
KR20050042994A (ko) * 2003-11-04 2005-05-11 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR20050042988A (ko) * 2003-11-04 2005-05-11 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
KR100366768B1 (ko) * 2000-04-19 2003-01-09 삼성전자 주식회사 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR100364832B1 (ko) * 2000-05-18 2002-12-16 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법
TWI284240B (en) * 2000-09-27 2007-07-21 Matsushita Electric Ind Co Ltd Liquid crystal display device
KR100492727B1 (ko) * 2001-11-15 2005-06-07 엘지.필립스 엘시디 주식회사 포토레지스트의 잔사불량이 방지된 반도체 도핑방법 및이를 이용한 액정표시소자 제조방법
US6740900B2 (en) * 2002-02-27 2004-05-25 Konica Corporation Organic thin-film transistor and manufacturing method for the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040060453A (ko) * 2002-12-30 2004-07-06 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
KR20050042994A (ko) * 2003-11-04 2005-05-11 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR20050042988A (ko) * 2003-11-04 2005-05-11 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
JP2007140468A (ja) 2007-06-07
KR20070052979A (ko) 2007-05-23
JP4468922B2 (ja) 2010-05-26
CN1967360A (zh) 2007-05-23
US20070117238A1 (en) 2007-05-24
TWI300626B (en) 2008-09-01
TW200721500A (en) 2007-06-01
CN100428036C (zh) 2008-10-22
US7507593B2 (en) 2009-03-24

Similar Documents

Publication Publication Date Title
KR101222952B1 (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
KR101192750B1 (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
KR100922802B1 (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
US8563980B2 (en) Array substrate and manufacturing method
US7935579B2 (en) Thin film transistor array substrate and method for fabricating the same
US7755739B2 (en) Method for manufacturing an array substrate for an LCD device, comprising ashing two photoresist layers and forming a contact hole
KR20080054941A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100556349B1 (ko) 액정표시소자용 어레이 기판의 제조방법
KR101174776B1 (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
KR20080043969A (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
KR20060125137A (ko) Ｔｆｔ 어레이 기판의 제조방법
KR101287215B1 (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
KR101160823B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20080048234A (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
KR101227408B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101319324B1 (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
KR20070056556A (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
KR101048698B1 (ko) 액정표시장치 및 그 제조방법
KR101048706B1 (ko) Ｔｆｔ 어레이 기판의 제조방법
KR101030532B1 (ko) Ｔｆｔ 어레이 기판의 제조방법
KR101174772B1 (ko) 포토식각공정 및 이를 이용한 액정표시소자의 제조방법
KR100625030B1 (ko) 액정표시소자의 제조방법
KR20050113920A (ko) 액정표시소자용 어레이 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee