KR20070056556A - Ｔｆｔ 어레이 기판 및 그 제조방법 - Google Patents

Ｔｆｔ 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20070056556A
KR20070056556A KR1020050115390A KR20050115390A KR20070056556A KR 20070056556 A KR20070056556 A KR 20070056556A KR 1020050115390 A KR1020050115390 A KR 1020050115390A KR 20050115390 A KR20050115390 A KR 20050115390A KR 20070056556 A KR20070056556 A KR 20070056556A
Authority
KR
South Korea
Prior art keywords
data line
photoresist
semiconductor layer
layer
electrode
Prior art date
Application number
KR1020050115390A
Other languages
English (en)
Inventor
이동훈
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050115390A priority Critical patent/KR20070056556A/ko
Publication of KR20070056556A publication Critical patent/KR20070056556A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 반도체층 테일을 포함한 데이터 배선을 이와 콘택되는 투명도전층으로 커버하여 화소전극과 데이터 배선 간의 기생 커패시턴스를 유지시킴으로써 웨이비 노이즈(wavy noise)를 방지하고자 하는 TFT 어레이 기판 및 그 제조방법에 관한 것으로서, 특히 기판 상에 형성된 게이트 배선 및 게이트 전극과, 상기 게이트 배선을 포함한 전면에 형성된 게이트 절연막과, 상기 게이트 배선에 수직교차하여 단위화소를 정의하는 데이터 배선 및 상기 게이트 전극 상부에 형성되는 소스/드레인 전극과, 상기 데이터 배선 및 소스/드레인 전극과 동일한 패턴으로 그 하부에 형성되는 반도체층과, 상기 소스/드레인 전극을 포함한 소정 부위에 형성되는 보호막과, 상기 보호막 상에 상기 드레인 전극에 콘택되는 화소전극과, 상기 데이터 배선 및 상기 데이터 배선 하부의 반도체층을 동시에 커버하며, 이에 전기적으로 콘택되는 커버도전막을 포함하여 구성되는 것을 특징으로 한다.
저마스크, 반도체층 테일, 웨이비 노이즈, 개구율

Description

ＴＦＴ 어레이 기판 및 그 제조방법{Thin Film Transistor Array Substrate And Method For Fabricating The Same}
도 1a 내지 도 1g는 종래 기술에 의한 TFT 어레이 기판의 공정단면도.
도 2는 종래 기술에 의한 문제점을 설명하기 위한 소자의 단면도.
도 3은 본 발명에 의한 TFT 어레이 기판의 평면도.
도 4는 도 3의 Ⅰ-Ⅰ'선상에서의 절단면도.
도 5a 내지 도 5i는 본 발명에 의한 TFT 어레이 기판의 공정단면도.
*도면의 주요 부분에 대한 부호설명
111 : 기판 112 : 게이트 배선
112a : 게이트 전극 113 : 게이트 절연막
114 : 반도체층 114a : 반도체 테일
115 : 데이터 배선 115a : 소스전극
115b : 드레인 전극 116 : 보호막
117 : 화소전극 117a : 커버도전막
117d : 투명도전층 151, 152 : 포토레지스트
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 4마스크 공정에서 발생하는 반도체층 테일에 의한 웨이비 노이즈(wavy noise)를 없애기 위해 반도체층 테일을 포함한 데이터 배선을 이와 콘택되는 투명도전층으로 커버하여 화소전극과 데이터 배선 간의 기생 커패시턴스를 유지시키고자 하는 TFT 어레이 기판 및 그 제조방법에 관한 것이다.
액정표시소자는 콘트라스트(contrast) 비가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 적다는 특징 때문에 평판 디스플레이 중에서도 그 비중이 증대되고 있다.
이러한 액정표시소자는 동작 수행을 위해 기판에 구동소자 또는 배선 등의 여러 패턴들을 형성하는데, 패턴을 형성하기 위해 사용되는 기술 중 일반적인 것이 포토식각기술(photolithography)이다.
상기 포토식각기술은 패턴이 형성될 기판 상의 필름층에 자외선으로 감광하는 재료인 포토 레지스트를 코팅하고, 노광 마스크에 형성된 패턴을 포토 레지스트 위에 그대로 노광하여 현상하고, 이와 같이 패터닝된 포토 레지스트를 마스크로 활용하여 상기 필름층을 식각한 후 포토 레지스트를 스트립핑하는 일련의 복잡한 과정으로 이루어진다.
종래기술에 의한 액정표시소자용 TFT 어레이 기판은 기판 상에 게이트 배선층, 게이트 절연막, 반도체층, 데이터 배선층, 보호막, 화소전극을 형성하기 위해서 통상, 5~7마스크 기술을 사용하고 있는데, 이와같이 마스크를 이용하는 포토식 각기술의 횟수가 많아지면 공정 오류의 확률이 증가한다.
이와같은 문제점을 극복하고자 최근, 포토리소그래피 공정의 횟수를 최소한으로 줄여 생산성을 높이고 공정 마진을 확보하고자 "저마스크 기술"에 대한 연구가 활발하게 진행되고 있다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 TFT 어레이 기판의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1g는 종래 기술에 의한 TFT 어레이 기판의 공정단면도이고, 도 2는 종래 기술에 의한 문제점을 설명하기 위한 소자의 단면도이다.
종래 기술에 의한 액정표시소자용 TFT 어레이 기판을 형성하기 위해서는 먼저, 도 1a에 도시된 바와 같이, 기판(11) 상에 알루미늄 합금(AlNd) 및 몰리브덴(Mo)을 적층한 후, 제 1 마스크를 이용한 포토식각기술을 적용하여 게이트 배선(도시하지 않음) 및 게이트 전극(12a)을 형성한다.
다음, 상기 게이트 전극(12a)을 포함한 전면에 무기물질을 증착하여 게이트 절연막(13)을 형성한다.
이어서, 상기 게이트 절연막(13)을 포함한 전면에 비정질 실리콘(a-Si)(14a)과, 몰리브덴(Mo) 등의 금속층(15d)을 차례로 증착하고, 그 위에 포토레지스트(50)를 도포한 후, 제 2 마스크를 이용한 포토식각기술을 적용하여 상기 포토레지스트(50)가 이중 단차를 가지도록 패터닝한다. 이때, 상기 제 2 마스크로서 슬릿 마스크(slit mask), 헬프톤 마스크(half-tone mask) 등의 회절노광 마스크를 사용하여야 포토레지스트가 이중단차로 형성된다.
다음, 부분적으로 단차가 다른 상기 포토 레지스트(50)를 마스크로 하여, 외부로 노출된 상기 비정질 실리콘(14d), 금속층(15d)을 식각하여, 도 1b에 도시된 바와 같이, 데이터 배선(15), 소스/드레인 전극(15a,15b) 및 반도체층(14)을 형성한다. 이와같이, 상기 반도체층, 데이터 배선, 소스/드레인 전극과 동시에 식각하므로, 데이터 배선 및 소스/드레인 전극 하부에는 반도체층이 동일한 패턴으로 개재되어 있다.
이때, 투-스텝 에칭방법을 적용하는데, 금속층(15d)을 식각할 때에는 습식식각을 적용하고 비정질 실리콘(14d)을 식각할 때에는 건식식각을 적용한다.
그리고, 도 1c에 도시된 바와 같이, 상기 포토레지스트(50)를 에싱(Ashing)하여 단차를 일괄적으로 낮추어, 박막트랜지스터의 채널영역이 될 부분에 상응하는 영역의 금속층이 노출되도록 한 다음, 노출된 상기 금속층을 습식식각하여, 도 1d에 도시된 바와 같이, 소스 전극(15a)과 드레인 전극(15b)을 서로 분리하여 채널영역을 정의한다.
상기 포토레지스트(50)를 에싱할 때, 포토레지스트의 두께가 낮아짐과 동시에 포토레지스트의 폭도 작아지므로, 포토레지스트(50) 모서리 외부로 반도체층(14) 및 소스/드레인 전극(15a,15b)이 약간 돌출된다. 여기서, 소스전극과 드레인 전극을 분리하기 위해 습식식각을 할 때 포토레지스트 모서리 외부로 돌출된 금속층은 동시에 습식식각되나, 반도체층은 그대로 남아있게 된다. 이와같이, 채널영역을 정의하기 위한 과정에서, 반도체층이 소스/드레인 전극 외부로 돌출된 부분을 '반도체층 테일(14a)'이라 한다.
소스/드레인 전극 뿐만 아니라, 데이터 배선(15)에도 반도체층 테일(14a)이 돌출됨은 물론이다.
상기에서와 같이 적층된 게이트전극(12a), 게이트 절연막(13), 반도체층(14) 및 소스/드레인 전극(15a,15b)은 단위 픽셀에 인가되는 전압의 온/오프를 제어하는 박막트랜지스터를 이룬다.
계속해서, 상기 포토레지스트(50)를 제거하고, 도 1e에 도시된 바와 같이, 상기 소스/드레인 전극(15a,15b)을 포함한 전면에 BCB 등의 유기절연물질 또는 SiNx의 무기절연물질을 도포하여 보호막(16)을 형성한다.
이후, 도 1f에 도시된 바와 같이, 제 3 마스크를 이용한 포토식각기술로 상기 보호막(16)의 일부를 제거하여 상기 드레인 전극(15b)이 노출되는 콘택홀(71)을 형성한다.
마지막으로, 도 1g에 도시된 바와 같이, 상기 보호막(16)을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명도전물질을 증착하고 제 4 마스크를 이용한 포토식각기술을 적용하여 상기 드레인 전극(15b)에 전기적으로 연결되는 화소전극(17)을 형성함으로써 TFT 어레이 기판을 완성한다.
이로써, 총 4번의 노광마스크를 사용하여 TFT 어레이 기판을 완성하게 된다.
그러나, 종래 기술에 의한 TFT 어레이 기판 및 그 제조방법은 다음과 같은 문제점이 있었다.
즉, 총 4번의 노광마스크를 사용하여 TFT 어레이 기판의 패턴을 완성하기 위 해서, 회절노광 마스크를 사용하여 데이터 배선층과 반도체층을 동시에 패터닝하는 과정이 필수적으로 포함된다. 이때, 이중단차의 포토레지스트를 에싱한 후 소스전극과 드레인 전극을 분리하여 채널영역을 정의하는 단계에서, 전술한 바와 같이, 소스/드레인 전극 및 데이터 배선 모서리에 반도체층 테일이 형성되었다.
도 2에 도시된 바와 같이, 데이터 배선(15)의 모서리에 1.5㎛의 반도체층 테일(14a)이 형성되는데, 이러한 반도체층 테일에 의해 소자의 성능이 저하되고 있다.
즉, 반도체층 테일로 인하여 백라이트(Back light, B/L)의 온/오프시 웨이비 노이즈(wavy noise)가 발생하게 된다.
구체적으로, 반도체층은 빛의 유무에 따라 그 도전특성이 바뀌게 되는데, 빛을 받으면 도전성을 띠게 되고 빛을 받지 않으면 절연막과 같이 도전성이 없어진다. 따라서, 백라이트가 꺼져 있을 경우에는 반도체층에 도전성이 없어 데이터 배선(15)과 화소전극(17) 사이에 기생 커패시턴스가 발생하고, 백라이트가 켜져 있을 경우에는 화소전극과의 거리가 데이터 배선보다 더욱 가까운 반도체층에 도전성이 생겨 반도체층(14)과 화소전극(17) 사이에 기생 커패시턴스가 발생하게 된다.
이때, 반도체층 테일(14a)의 폭만큼 데이터 배선(15)과 반도체층(14)의 사이즈가 서로 상이하므로 화소전극과의 사이에 발생하는 기생 커패시턴스도 서로 달라진다. 즉, 데이터 배선보다 사이즈가 큰 반도체층과 화소전극 사이에 발생하는 기생 커패시턴스가 더 커지는데, 이와같이, 백라이트 온/오프에 따라 기생 커패시턴스가 달라지므로 화상에 웨이비 노이즈가 발생하는 것이다.
본 발명은 상기와 같은 문제점을 해결하기 위해, 4마스크 공정에서 발생하는 반도체층 테일에 의한 웨이비 노이즈(wavy noise)를 없애기 위해 반도체층 테일을 포함한 데이터 배선을 이와 콘택되는 투명도전층으로 커버하여 화소전극과 데이터 배선 간의 기생 커패시턴스를 유지시키고자 하는 TFT 어레이 기판 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 TFT 어레이 기판은 기판 상에 형성된 게이트 배선 및 게이트 전극과, 상기 게이트 배선을 포함한 전면에 형성된 게이트 절연막과, 상기 게이트 배선에 수직교차하여 단위화소를 정의하는 데이터 배선 및 상기 게이트 전극 상부에 형성되는 소스/드레인 전극과, 상기 데이터 배선 및 소스/드레인 전극과 동일한 패턴으로 그 하부에 형성되는 반도체층과, 상기 소스/드레인 전극을 포함한 소정 부위에 형성되는 보호막과, 상기 보호막 상에 상기 드레인 전극에 콘택되는 화소전극과, 상기 데이터 배선 및 상기 데이터 배선 하부의 반도체층을 동시에 커버하며, 이에 전기적으로 콘택되는 커버도전막을 포함하여 구성되는 것을 특징으로 한다.
한편, 본 발명의 다른 목적을 달성하기 위한 TFT 어레이 기판의 제조방법은 기판 상에 게이트 배선 및 게이트 전극을 형성하는 단계와, 상기 게이트 배선을 포함한 전면에 게이트 절연막, 실리콘층 및 금속층을 차례로 적층하는 단계와, 상기 실리콘층 및 금속층을 동시에 패터닝하여 반도체층, 데이터 배선, 소스/드레인 전극을 형성하는 단계와, 상기 데이터 배선을 포함한 전면에 보호막을 도포하고 패터 닝하여 상기 드레인 전극을 노출시키는 콘택홀과, 상기 데이터 배선 및 데이터 배선 하부의 반도체층의 소정 부위가 노출되는 오픈영역을 형성하는 단계와, 상기 반도체층을 포함한 전면에 투명도전층을 증착하고 패터닝하여 상기 드레인 전극과 콘택되는 화소전극 및 상기 데이터 배선 및 데이터 배선 하부의 반도체층에 콘택되며 이를 커버하는 커버도전막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
즉, 본 발명에 의한 액정표시소자용 TFT 어레이 기판은 데이터 배선 모서리 부분에 노출된 반도체층 테일에 의한 노이즈를 없애기 위해서, 상기 반도체층 테일을 포함한 데이터 배선 상에 커버도전막을 형성하는 것을 특징으로 한다. 이때, 상기 반도체층 테일, 데이터 배선 및 커버도전막은 전기적으로 서로 연결된다.
따라서, 화소전극과 상기 데이터 배선에 전기적으로 연결되는 커버도전막 사이의 간극이 일정해지므로, 백라이트 온/오프에 무관하게 화소전극과 커버도전막 사이의 기생 커패시턴스가 일정한 크기로 유지되어 웨이비 노이즈가 방지된다.
이하, 첨부된 도면을 통해 본 발명에 의한 TFT 어레이 기판 및 그 제조방법을 살펴보면 다음과 같다.
도 3은 본 발명에 의한 TFT 어레이 기판의 평면도이고, 도 4는 도 3의 Ⅰ-Ⅰ'선상에서의 절단면도이며, 도 5a 내지 도 5i는 본 발명에 의한 TFT 어레이 기판의 공정단면도이다.
먼저, 본 발명에 의한 액정표시소자용 TFT 어레이 기판은, 도 3 및 도 4에 도시된 바와 같이, 수직 교차되어 단위 화소를 정의하는 게이트 배선(112) 및 데이 터 배선(115)과, 상기 게이트 배선 및 데이터 배선 사이의 전면에 구비되는 게이트 절연막(113)과, 상기 두 배선의 교차 지점에 구비되는 박막트랜지스터(TFT)와, 상기 박막트랜지스터를 포함한 소정 부위에 형성되는 보호막(116)과, 상기 보호막 상에서 상기 박막트랜지스터의 드레인 전극(115b) 상에 콘택되어 단위화소 전면에 형성되는 화소전극(117)과, 상기 데이터 배선(115) 및 상기 데이터 배선 하부의 반도체층(114)을 동시에 커버하며, 이에 전기적으로 콘택되는 커버도전막(117a)이 구비되어 있다.
상기 박막트랜지스터는 게이트 전극(112a), 게이트 절연막(113), 반도체층(114), 소스/드레인 전극(115a,115b)이 차례로 적층되어 구성된다.
이때, 반도체층과 데이터 배선층을 동일한 마스크 공정으로 형성하기 때문에, 데이터 배선(114) 및 소스/드레인 전극(115a,115b)의 하부에 상기 반도체층(114)이 동일한 패턴으로 개재되어 있다.
더욱이, 소스전극과 드레인 전극을 분리하여 채널영역을 정의하는 과정에서, 상기 데이터 배선 및 소스/드레인 전극 모서리가 식각되는데, 모서리 외부로 반도체층 테일이 돌출된다. 상기 반도체층 테일도 상기 커버도전막(117a)에 의해 커버된다.
상기 커버도전막(117a)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명도전물질로 형성되는데, 상기 화소전극(117)과 동일층에 구비된다.
이와같이, 상기 데이터 배선과, 상기 데이터 배선 하부에 개재되는 반도체층 (반도체층 테일 포함)을 모두 커버할 수 있도록 상기 데이터 배선 상부에 커버도전막을 형성하며, 상기 데이터 배선, 반도체층, 커버도전막이 전기적으로 서로 콘택되어 동일한 신호가 흐르도록 한다.
이때, 상기 화소전극(117)과 커버도전막(117a) 사이의 간격이 일정하도록 하여, 상기 커버도전막과 화소전극 사이에 형성되는 기생 커패시턴스가 일정하도록 한다.
따라서, 백라이트(B/L)가 켜질때에는 반도체층(114)과 화소전극(117) 사이에 기생 커패시턴스가 형성되고 백라이트(B/L)가 꺼질때에는 데이터 배선(115)과 화소전극(117) 사이에 기생 커패시턴스가 형성되어 백라이트의 온/오픈에 따라 기생 커패시턴스가 달라졌던 종래의 문제점이 제거되고, 백라이트 온/오프와 무관하게 항상 화소전극(117)과 커버도전막(117a) 사이에 기생 커패시턴스가 일정하게 유지되는 것을 특징으로 한다.
참고로 공정 과정에 따라, 도 4에 도시된 바와 같이, 데이터 배선(115) 상부에 보호막(116)이 제거되지 않고 남아 있을 수 있다.
도시하지는 않았으나, 상기와 같이 화소전극과 박막트랜지스터가 형성되어 있는 TFT 어레이 기판은 공통전극과 컬러필터층이 형성되어 있는 대향기판과 대향합착된 후 두 기판 사이에 액정이 충진되어 액정표시소자가 완성된다.
이하에서, 상기 액정표시소자의 TFT 어레이 기판을 형성하는 과정을 살펴보면 다음과 같다.
먼저, 도 5a에 도시된 바와 같이, 투명하고 내열성이 우수한 기판(111) 상에 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 은(Ag), 은 합금 등의 금속물질 바람직하게는, Mo/AlNd의 적층막을 스퍼터링(sputtering) 방법으로 증착하고 제 1 노광마스크를 이용한 포토식각공정으로 패터닝하여 게이트 배선(도 3의 112) 및 TFT영역의 게이트 전극(112a)을 형성한다. 상기 게이트 전극(112a)은 상기 게이트 배선과 일체형으로 형성한다.
그리고, 상기 게이트 전극(112a)을 포함한 전면에 화학증기증착(CVD: chemical vapor deposition) 방법으로 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기절연물질을 고온에서 증착하여 게이트 절연막(113)을 형성하고, 그 위에 비정질 실리콘(amorphous silicon)(114d)을 증착하고, 그 위에 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 은(Ag), 은 합금 등의 금속층(115d) 바람직하게는, Mo을 스퍼터링 방법으로 증착한다.
이후, 상기 금속층(115d) 상부 전면에 스핀(spin)법, 롤 코팅(roll coating)법 등으로 UV 경화성 수지(Ultraviolet curable resin)인 포토 레지스트(Photo resist)(150)를 도포한 후, 상기 포토 레지스트 상부에 소정의 패턴이 형성된 제 2 노광마스크(도시하지 않음)를 씌워서 UV 또는 x-선 파장에 노출시켜 노광시킨 뒤, 노광된 포토 레지스트를 현상하여 2중 단차의 포토레지스트 패턴을 형성한다.
여기서, 상기 제 2 노광마스크는 회절노광마스크로서 투명기판 상에 금속재 질의 차광층 및 반투명층이 형성되어, 투명영역, 반투명 영역, 차광영역의 3영역으로 분할되는데, 투명영역은 광투과율이 100%이고, 차광영역은 광투과율이 0%이며, 반투명 영역은 광투과율이 0%~100%이하이다.
따라서, 회절 노광된 상기 포토 레지스트(150)의 잔존 두께도 3영역으로 구분되는데, 회절노광 마스크의 투명 영역의 위치에 상응하여 포토레지스트가 완전노광되어 이후 현상공정에서 제거되는 부분과, 회절노광 마스크의 차광 영역의 위치에 상응하여 포토레지스트가 완전 비노광되어 전혀 제거되지 않는 부분과, 회절노광 마스크의 반투명 영역의 위치에 상응하여 회절노광되어 중간단차를 가지는 부분으로 구분된다. 다만, 노광된 부위가 식각되는 포토레지스트는 포지티브 포토레지스트에 한하며, 네가티브 특성의 포토레지스트를 사용했을 경우에는 노광되지 않은 부위가 식각된다.
즉, 회절노광된 포토레지스트(150)는 이중단차를 가지는데, 데이터 배선이 형성될 영역과 소스/드레인 전극이 형성될 TFT 영역의 포토레지스트(150)는 높은 단차로 형성하고, 소스전극과 드레인 전극 사이의에 해당되는 채널영역의 포토레지스트는 중간단차로 형성하며, 그 이외의 영역의 포토레지스트는 완전 제거한다.
다음, 도 5b에 도시된 바와 같이, 상기 포토레지스트(150)를 마스크로 하여 그 사이로 노출된 금속층(115d) 및 비정질실리콘(114d)을 차례로 식각하여 데이터 배선(115), 소스/드레인 전극(115a,115b)을 형성하고 상기 소스/드레인 전극 하부에 반도체층(114)을 형성한다. 이때, 상기 데이터 배선층과 반도체층을 동일한 마스크 공정으로 형성하기 때문에, 데이터 배선 및 소스/드레인 전극의 하부에는 동 일한 패턴의 반도체층이 더 구비되어 있다.
이후, 도 5c에 도시된 바와 같이, 상기 포토레지스트(150)를 에싱하여 낮은 단차의 포토레지스트는 완전히 제거하고, 채널영역에 해당되는 금속층이 노출되도록 한 다음, 노출된 상기 금속층을 습식식각하여, 도 5d에 도시된 바와 같이, 소스 전극(115a)과 드레인 전극(115b)을 서로 분리하여 채널영역을 정의한다. 이때, 데이터 배선 및 소스/드레인 전극 모서리에 반도체층 테일(114a)이 돌출된다.
이로써, 1회의 회절노광으로 데이터 배선, 소스/드레인 전극(115a,115b), 반도체층(114)을 형성한다. 상기 데이터 배선은 게이트 배선에 수직교차하여 서브-픽셀을 정의하고, 상기 반도체층(114)과 소스/드레인 전극(115a,115b)은 게이트 전극(112a) 상부에 차례로 오버랩되어 박막트랜지스터를 구성한다.
다음, 상기 포토레지스트(155)를 제거하고, 도 5e에 도시된 바와 같이, 상기 소스/드레인 전극(115a,115b)을 포함한 전면에 실리콘 질화물(SiNx), 실리콘 산화물(SiO2)과 같은 무기 절연물질을 1000Å 이하의 두께로 증착하여 보호막(116)을 형성하고, 그 위에 포토레지스트(151)를 도포한다. 이어서, 제 3 마스크(회절 노광마스크)를 이용한 포토식각기술로 상기 포토레지스트를 이중단차로 패터닝한다.
즉, 회절노광으로 형성된 이중단차의 포토레지스트(151)는, 상기 데이터 배선(115) 상부에서 높은 단차를 가지고, 상기 콘택홀(171) 및 오픈영역(191)이 형성되는 부분에서 완전히 제거되며, 그 이외의 영역에서 중간 단차를 가진다.
이후, 도 5f에 도시된 바와 같이, 상기 포토레지스트(152)를 마스크로 하여 보호막을 식각하여 콘택홀(171) 및 오픈영역(191)을 형성한다. 상기 콘택홀(171)을 통해 드레인 전극(115d)이 노출되고, 상기 오픈영역(191)을 통해 데이터 배선(115)의 모서리 부분과 데이터 배선 하부의 반도체층(114)이 부분적으로 노출된다. 이때, 오픈영역을 통해 데이터 배선 모서리 부분이 노출되어야 하므로 데이터 배선 상부의 포토레지스트의 폭을 데이터 배선보다 작게 형성한다.
다음, 상기 포토레지스트(151)를 에싱하여 낮은 단차의 포토레지스트는 완전히 제거한다. 따라서, 에싱된 포토레지스트(151)는 데이터 배선(115) 상부에만 잔존하게 된다.
계속해서, 도 5g에 도시된 바와 같이, 상기 에싱된 포토레지스트(151)를 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)의 투명도전층(117d)을 증착하고, 포토레지스트(151)와 그 하부패턴 사이로 스트리퍼를 침투시켜 상기 포토레지스트(151)를 리프트-오프(lift-off)시킴으로써, 도 5h에 도시된 바와 같이, 포토레지스트(151)와 포토레지스트 상면에 형성되어 있던 투명도전층(117d)을 동시에 제거한다. 상기 포토레지스트 스트리퍼는 NMP, MEA, BOG, 카르비톨, 첨가제 등이 혼합된 유기계열의 화학물질 또는 IPA(iso-propyl alchol) 등을 사용할 수 있으며, 스트립된 포토레지스트는 아세톤과 같은 저가의 용액으로 제거한다.
마지막으로, 도 5i에 도시된 바와 같이, 상기 투명도전층(117d)을 제 4 마스크를 이용한 포토식각공정으로 패터닝하여 상기 콘택홀을 통해 드레인 전극(115b)에 콘택되는 화소전극(117)을 형성하고, 상기 오픈영역을 통해 상기 데이터 배선(115) 및 데이터 배선 하부의 반도체층(114)과 동시에 콘택되며 이들을 감싸는 커 버도전막(117a)을 형성한다.
이때, 상기 화소전극(117)과 커버도전막(117a) 사이의 간격이 일정하도록 형성하여 그 사이에 발생하는 기생 커패시턴스가 전패널에 대해 일정하게 한다.
이상에서와 같이 형성된 본 발명에 의한 TFT 어레이 기판은 총 4번의 노광마스크를 사용하여 완성하므로 저마스크 기술로서 유용하며 웨이비 노이즈가 방지된다.
한편, 상기 실시예에서와 같이, 오픈영역을 통해 데이터 배선의 모서리 부분을 노출시켜 데이터 배선의 모서리를 감싸는 커버도전막을 형성하는 이외에, 데이터 배선의 전면을 노출시킨 뒤 데이터 배선의 전면을 감싸는 커버도전막을 형성할 수도 있다.
구체적으로, 기판 전면에 도포된 보호막을 패터닝하여 드레인 전극이 노출되는 콘택홀을 형성함과 동시에, 데이터 배선의 전면과 데이터 배선 하부의 반도체층이 노출되는 오픈영역을 형성한다.
이때, 보호막을 패터닝하기 위한 포토레지스트는 상기 실시예에서와 같이, 이중단차로 형성할 필요없이 일반적인 노광마스크를 사용하여 단일 단차로 형성한다.
이후, 보호막을 포함한 전면에 투명도전층을 증착하고 패터닝하여 화소전극 및 커버도전막을 형성한다. 상기 화소전극은 콘택홀을 통해 상기 드레인 전극에 콘택되고, 상기 커버도전막은 오픈영역을 통해 데이터 배선 전면과 데이터 배선 하부에 돌출된 반도체층을 감싸게 한다. 따라서, 이와 같은 과정에 의해 커버도전막을 형성하게 되면, 데이터 배선 상부에 보호막이 잔존하지 않게 된다.
후자의 방법은 공정이 간소해서 용이하나, 상기 오픈영역을 형성하기 위해 데이터 배선 상부의 보호막을 건식식각할 때 데이터 배선도 일부식각될 염려가 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 TFT 어레이 기판 및 그 제조방법은 다음과 같은 효과가 있다.
데이터 배선 및 데이터 배선 하부의 반도체층과 동시에 콘택되며, 이들을 감싸는 구조로 커버도전막을 형성하여, 화소전극과 데이터 배선 간의 기생 커패시턴스를 일정하게 유지함으로써, 4마스크 공정에서 발생하는 반도체층 테일에 의한 문제점을 방지한다.
즉, 종래에 반도체층 테일에 의해서, 백라이트(Back light, B/L) 온/오프시 기생 커패시턴스가 달라졌는데, 본 발명은 커버도전막을 도입하여 기생 커패시턴스를 일정하게 유지함으로서 웨이비 노이즈(wavy noise)를 방지하게 된다. 따라서, 액정표시소자의 화상품질 및 신뢰성이 개선된다.

Claims (19)

  1. 기판 상에 형성된 게이트 배선 및 게이트 전극과,
    상기 게이트 배선을 포함한 전면에 형성된 게이트 절연막과,
    상기 게이트 배선에 수직교차하여 단위화소를 정의하는 데이터 배선 및 상기 게이트 전극 상부에 형성되는 소스/드레인 전극과,
    상기 데이터 배선 및 소스/드레인 전극과 동일한 패턴으로 그 하부에 형성되는 반도체층과,
    상기 소스/드레인 전극을 포함한 소정 부위에 형성되는 보호막과,
    상기 보호막 상에 상기 드레인 전극에 콘택되는 화소전극과,
    상기 데이터 배선 및 상기 데이터 배선 하부의 반도체층을 동시에 커버하며, 이에 전기적으로 콘택되는 커버도전막을 포함하여 구성되는 것을 특징으로 하는 TFT 어레이 기판.
  2. 제 1 항에 있어서,
    상기 게이트 배선 및 데이터 배선의 교차 지점에는 상기 게이트 전극, 게이트 절연막, 반도체층, 소스/드레인 전극의 적층막으로 이루어지는 박막트랜지스터가 구비되는 것을 특징으로 하는 TFT 어레이 기판.
  3. 제 1 항에 있어서,
    상기 데이터 배선 및 소스/드레인 전극 모서리에 반도체층 테일이 돌출되어 있고, 상기 커버도전막에 의해 상기 반도체층 테일도 커버되는 것을 특징으로 하는 TFT 어레이 기판.
  4. 제 1 항에 있어서,
    상기 커버도전막은 도전물질로 형성되는 것을 특징으로 하는 TFT 어레이 기판.
  5. 제 1 항에 있어서,
    상기 커버도전막은 상기 화소전극과 동일층에 구비되는 것을 특징으로 하는 TFT 어레이 기판.
  6. 제 1 항에 있어서,
    상기 화소전극과 커버도전막 사이의 간격이 일정한 것을 특징으로 하는 TFT 어레이 기판.
  7. 기판 상에 게이트 배선 및 게이트 전극을 형성하는 단계와,
    상기 게이트 배선을 포함한 전면에 게이트 절연막, 실리콘층 및 금속층을 차례로 적층하는 단계와,
    상기 실리콘층 및 금속층을 동시에 패터닝하여 반도체층, 데이터 배선, 소스 /드레인 전극을 형성하는 단계와,
    상기 데이터 배선을 포함한 전면에 보호막을 도포하고 패터닝하여 상기 드레인 전극을 노출시키는 콘택홀과, 상기 데이터 배선 및 데이터 배선 하부의 반도체층의 소정 부위가 노출되는 오픈영역을 형성하는 단계와,
    상기 반도체층을 포함한 전면에 투명도전층을 증착하고 패터닝하여 상기 드레인 전극과 콘택되는 화소전극 및 상기 데이터 배선 및 데이터 배선 하부의 반도체층에 콘택되며 이를 커버하는 커버도전막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  8. 제 7 항에 있어서,
    상기 실리콘층 및 금속층을 동시에 패터닝하여 반도체층, 데이터 배선, 소스/드레인 전극을 형성하는 단계는,
    상기 금속층 상부에 이중단차의 포토레지스트를 형성하는 단계와,
    상기 포토레지스트 사이로 노출된 상기 실리콘층 및 금속층을 식각하여 반도체층, 데이터 배선, 소스/드레인 전극을 형성하는 단계와,
    상기 포토레지스트를 에싱하여 낮은 단차의 포토레지스트를 제거하는 단계와,
    상기 에싱된 포토레지스트를 마스크로 하여 상기 소스전극과 드레인 전극을 분리하여 채널영역을 정의하는 단계를 포함하여 이루어지는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  9. 제 8 항에 있어서,
    상기 포토레지스트를 이중단차로 패터닝하기 위해 회절노광마스크를 사용하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  10. 제 8 항에 있어서,
    상기 데이터 배선 및 소스/드레인 전극 하부에 상기 반도체층이 동일한 패턴으로 형성되는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  11. 제 7 항에 있어서,
    상기 보호막을 패터닝하여 콘택홀 및 오픈영역을 형성하는 단계 및 상기 화소전극 및 커버도전막을 형성하는 단계는,
    상기 보호막 상에 이중단차의 포토레지스트를 형성하는 단계와,
    상기 포토레지스트 사이로 노출된 보호막을 식각하여 콘택홀 및 오픈영역을 형성하는 단계와,
    상기 포토레지스트를 에싱하여 낮은 단차의 포토레지스트를 제거하는 단계와,
    상기 에싱된 포토레지스트를 포함한 전면에 투명도전층을 증착하는 단계와,
    상기 에싱된 포토레지스트를 스트립-오프(strip-off) 시키는 단계와,
    상기 투명도전층을 패터닝하여 상기 화소전극 및 커버도전막을 형성하는 단 계를 포함하여 이루어지는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  12. 제 11 항에 있어서,
    상기 포토레지스트를 이중단차로 패터닝하기 위해 회절노광마스크를 사용하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  13. 제 11 항에 있어서,
    상기 이중단차의 포토레지스트는,
    상기 데이터 배선 상부에서 높은 단차를 가지고, 상기 콘택홀 및 오픈영역이 형성되는 부분에서 완전히 제거되며, 그 이외의 영역에서 중간 단차를 가지는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  14. 제 13 항에 있어서,
    상기 높은 단차의 포토레지스트 패턴의 폭은 상기 데이터 배선의 폭보다 작은 것을 특징으로 하는 특징으로 하는 TFT 어레이 기판의 제조방법.
  15. 제 13 항에 있어서,
    상기 오픈영역을 통해 상기 데이터 배선의 모서리 부분과 데이터 배선 하부의 반도체층이 노출되는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  16. 제 7 항에 있어서,
    상기 보호막을 패터닝하여 콘택홀 및 오픈영역을 형성하는 단계 및 상기 화소전극 및 커버도전막을 형성하는 단계는,
    상기 보호막 상에 포토레지스트를 형성하는 단계와,
    상기 포토레지스트 사이로 노출된 보호막을 식각하여 콘택홀 및 오픈영역을 형성하는 단계와,
    상기 포토레지스트를 제거하는 단계와,
    상기 보호막을 포함한 전면에 투명도전층을 증착하는 단계와,
    상기 투명도전층을 패터닝하여 상기 화소전극 및 커버도전막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  17. 제 16 항에 있어서,
    상기 오픈영역을 통해 상기 데이터 배선의 전면과 상기 데이터 배선 하부의 반도체층이 노출되는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  18. 제 7 항에 있어서,
    상기 커버도저막은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)를 사용하여 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
  19. 제 7 항에 있어서,
    상기 화소전극과 커버도전막 사이의 간격이 일정하도록 형성하는 것을 특징으로 하는 TFT 어레이 기판의 제조방법.
KR1020050115390A 2005-11-30 2005-11-30 Ｔｆｔ 어레이 기판 및 그 제조방법 KR20070056556A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050115390A KR20070056556A (ko) 2005-11-30 2005-11-30 Ｔｆｔ 어레이 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050115390A KR20070056556A (ko) 2005-11-30 2005-11-30 Ｔｆｔ 어레이 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20070056556A true KR20070056556A (ko) 2007-06-04

Family

ID=38354300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050115390A KR20070056556A (ko) 2005-11-30 2005-11-30 Ｔｆｔ 어레이 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20070056556A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206620A (zh) * 2016-09-05 2016-12-07 昆山国显光电有限公司 薄膜晶体管阵列基板及其制备方法和显示器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206620A (zh) * 2016-09-05 2016-12-07 昆山国显光电有限公司 薄膜晶体管阵列基板及其制备方法和显示器件
CN106206620B (zh) * 2016-09-05 2019-02-15 昆山国显光电有限公司 薄膜晶体管阵列基板及其制备方法和显示器件

Similar Documents

Publication Publication Date Title
KR100922802B1 (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
KR101772511B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
TWI426609B (zh) 薄膜電晶體基板及其製造方法
US7935579B2 (en) Thin film transistor array substrate and method for fabricating the same
KR100865451B1 (ko) 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
US8563980B2 (en) Array substrate and manufacturing method
KR101192750B1 (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
US7279370B2 (en) Thin film transistor array substrate and method of fabricating the same
JP4817178B2 (ja) 液晶表示装置の製造方法
WO2015074439A1 (zh) 阵列基板及其制备方法、显示装置
KR20080042755A (ko) 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법
KR101319301B1 (ko) 액정표시장치 및 그 제조방법
KR100886241B1 (ko) 액정표시소자의 제조방법
KR101648806B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7528918B2 (en) Thin film transistor substrate of fringe field switching type and fabricating method thereof
KR101222952B1 (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
US7416926B2 (en) Liquid crystal display device and method for fabricating the same
KR101294689B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
KR101369758B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
KR20080043969A (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
KR101174776B1 (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
KR100623981B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20070056556A (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
KR101319324B1 (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
KR100417915B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination