KR100625030B1 - 액정표시소자의 제조방법 - Google Patents

액정표시소자의 제조방법 Download PDF

Info

Publication number
KR100625030B1
KR100625030B1 KR1020010081772A KR20010081772A KR100625030B1 KR 100625030 B1 KR100625030 B1 KR 100625030B1 KR 1020010081772 A KR1020010081772 A KR 1020010081772A KR 20010081772 A KR20010081772 A KR 20010081772A KR 100625030 B1 KR100625030 B1 KR 100625030B1
Authority
KR
South Korea
Prior art keywords
gate
forming
layer
pad
contact hole
Prior art date
Application number
KR1020010081772A
Other languages
English (en)
Other versions
KR20030050982A (ko
Inventor
임경남
박재원
김대홍
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010081772A priority Critical patent/KR100625030B1/ko
Publication of KR20030050982A publication Critical patent/KR20030050982A/ko
Application granted granted Critical
Publication of KR100625030B1 publication Critical patent/KR100625030B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G02F1/133519—Overcoatings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Abstract

본 발명은 게이트패드의 손상을 방지할 수 있는 액정표시소자의 제조방법에 관한 것이다.
본 발명에 따른 액정표시소자의 제조방법은 기판 상에 게이트전극 및 게이트패드를 형성하는 단계와; 상기 게이트전극 및 게이트 패드를 덮도록 게이트절연막을 형성하는 단계와; 상기 게이트절연막 상에 반도체층을 형성하는 단계와; 상기 게이트절연막 상에 소스 및 드레인전극과 데이터패드를 형성하는 단계와; 상기 게이트절연막 상에 무기보호막을 형성하는 단계와; 상기 무기보호막을 관통하여 상기 드레인전극 및 상기 데이터패드를 각각 노출시키는 제1 드레인접촉홀과 제1 데이터접촉홀을 형성함과 아울러 상기 게이트절연막의 일부와 상기 무기보호막을 관통하여 상기 게이트패드영역 위에 위치하는 게이트절연막을 노출시키는 제1 게이트접촉홀을 형성하는 단계와; 상기 무기보호막 상에 유기보호막을 형성하는 단계와; 상기 유기보호막을 관통하여 상기 드레인전극 및 상기 데이터패드 각각을 노출시키는 제2 드레인접촉홀과 제2 데이터접촉홀을 형성함과 아울러 상기 게이트 패드영역 위에 위치하는 상기 게이트절연막을 노출시키는 제2 게이트접촉홀을 형성하는 단계와; 상기 게이트패드영역 위에 위치하는 상기 게이트 절연막을 제거하여 상기 게이트패드를 노출시키는 단계와; 상기 유기보호막 상에 투명전극패턴을 형성하는 단계를 포함한다.

Description

액정표시소자의 제조방법{Method Of Fabricating Liquid Crystal Display Device}
도 1은 통상의 액정표시소자를 나타내는 평면도.
도 2는 도 1에서 선 "A-A'"를 따라 절취한 액정표시소자를 나타내는 단면도.
도 3a 내지 도 3f는 도 2에 도시된 액정표시소자의 제조방법을 나타내는 단면도.
도 4는 본 발명에 따른 액정표시소자를 나타내는 단면도.
도 5a 내지 도 5g는 도 4에 도시된 액정표시소자의 제조방법을 나타내는 단면도.
<도면의 주요부분에 대한 부호의 간단한 설명>
1,51 : 기판 2 : 게이트라인
4 : 데이터라인 6,56 : 게이트전극
8,58 : 소스전극 10,60 : 드레인전극
12,62 : 게이트절연막 14,64 : 활성층
16,66 : 오믹접촉층 18,68 : 보호층
22,72 : 화소전극 24,74 : 게이트패드
26,76 : 데이터패드 28,78 : 게이트패드단자전극
30,80 : 데이터패드단자전극
본 발명은 액정표시소자에 관한 것으로, 특히 게이트패드의 손상을 방지할 수 있는 액정표시소자의 제조방법에 관한 것이다.
통상의 액정표시소자는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시소자는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 이 액정패널을 구동하기 위한 구동회로를 구비하게 된다. 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련되게 된다. 통상, 화소전극은 하부기판 상에 액정셀별로 형성되는 반면 공통전극은 상부기판의 전면에 일체화되어 형성되게 된다. 화소전극들 각각은 스위치 소자로 사용되는 박막 트랜지스터(Thin Film Transistor; TFT)에 접속되게 된다. 화소전극은 박막 트랜지스터를 통해 공급되는 데이터신호에 따라 공통전극과 함께 액정셀을 구동하게 된다.
도 1 및 도 2를 참조하면, 액정표시소자는 데이터라인(4)과 게이트라인(2)의 교차부에 위치하는 TFT부(TP)와, TFT부(TP)의 드레인전극(10)에 접속되는 화소전극(22)과, 데이터라인(4) 및 게이트라인(2)의 일측단에 형성되는 게이트패드부(GP) 및 데이터패드부(DP)를 구비한다.
TFT부(TP)는 게이트라인(2)에서 접속된 게이트전극(6), 데이터라인(4)에서 접속된 소스전극(8) 및 드레인접촉홀(20b)을 통해 화소전극(22)에 접속된 드레인전극(10)을 구비한다. 또한, TFT부(TP)는 게이트전극(6)에 공급되는 게이트전압에 의해 소스전극(8)과 드레인전극(10)간에 도통채널을 형성하기 위한 반도체층들(14,16)을 더 구비한다. 이러한 TFT부(TP)는 게이트라인(2)으로부터의 게이트신호에 응답하여 데이터라인(4)으로부터의 데이터신호를 선택적으로 화소전극(22)에 공급한다.
화소전극(22)은 데이터라인(4)과 게이트라인(2)에 의해 분할된 셀 영역에 위치하며 광투과율이 높은 투명전도성물질로 이루어진다. 화소전극(22)은 기판(1) 전면에 도포되는 제1 및 제2 보호층(18,34) 상에 형성되며, 제1 및 제2 보호층(18,34)을 관통하는 제1 및 제2 드레인접촉홀(32b,20b)을 통해 드레인전극(10)과 전기적으로 접속된다. 이러한 화소전극(22)은 TFT부(TP)를 경유하여 공급되는 데이터신호에 의해 상부기판(도시하지 않음)에 형성되는 공통 투명전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 하부기판(1)과 상부기판(도시하지 않음) 사이에 위치하는 액정은 유전율이방성에 기인하여 회전하게 된다. 이렇게 회전되는 액정에 의해 광원으로부터 화소전극(22)을 경유하여 상부기판 쪽으로 투과되는 광량이 조절된다.
게이트패드부(GP)는 게이트라인(2)의 일측단에 위치되어 구동 IC(Integrated Circuit)와 접속된다. 이 게이트패드부(GP)는 TFT를 제어하기 위한 게이트신호를 게이트라인(2)에 공급한다. 게이트패드부(GP)의 게이트패드(24)는 제1 및 제2 게이트접촉홀(32c,20c)을 통해 게이트패드단자전극(28)과 전기적으로 접촉되며,
데이터패드부(DP)는 데이터라인(4)의 일측단에 위치되어 구동 IC(Integrated Circuit)와 접속된다. 이 데이터패드부(DP)는 TFT를 제어하기 위한 데이터신호를 데이터라인(4)에 공급한다. 데이터패드부(DP)의 데이터패드(26)는 제1 및 제2 데이터접촉홀(32a,20a)을 통해 데이터패드단자전극(30)과 전기적으로 접촉된다.
이러한 액정표시소자의 제조방법을 도 3a 및 도 3b를 참조하여 설명하기로 한다.
먼저, 기판(1) 상에 제1 및 제2 게이트금속층(5a,5b)을 증착한 후 패터닝함으로써 도 3a에 도시된 바와 같이 게이트전극(6) 및 게이트패드(24)가 형성된다. 게이트전극(6) 및 게이트패드(24)를 덮도록 기판(1) 상에 절연물질을 증착하여 도 3b에 도시된 바와 같이 게이트절연막(12)이 형성된다. 이 게이트절연막(12) 상에 제1 및 제2 반도체층을 증착한 후 패터닝함으로써 활성층(14) 및 오믹접촉층(16)이 형성된다. 활성층(14) 및 오믹접촉층(16)이 형성된 기판(1) 상에 데이터금속층을 증착한 후 패터닝함으로써 도 3c에 도시된 바와 같이 데이터패드(26), 소스전극(8) 및 드레인전극(10)이 형성된다. 그런 다음, 기판(1) 상에 무기절연물질을 증착한 후 패터닝함으로써 도 3d에 도시된 바와 같이 제1 보호층(18), 제1 데이터접촉홀(32a), 제1 드레인접촉홀(32b) 및 제1 게이트접촉홀(32c)이 형성된다. 제1 보호층(18) 상에 유기절연물질을 증착한 후 패터닝함으로써 도 3e에 도시된 바 와 같이 제2 보호층(34), 제2 데이터접촉홀(20a), 제2 드레인접촉홀(20b) 및 제2 게이트접촉홀(20c)이 형성된다. 이후, 제2 보호층(34) 상에 투명전도성물질을 증착한 후 패터닝함으로써 도 3f에 도시된 바와 같이 데이터패드단자전극(30), 게이트패드단자전극(28) 및 화소전극(22)이 형성된다.
종래 액정표시소자의 제1 보호층(18) 형성과 동시에 제1 게이트접촉홀(20c), 제1 드레인접촉홀(20b) 및 제1 데이터접촉홀(20a)이 형성된다. 이 중 제1 게이트접촉홀(20c)은 제1 보호층(18) 및 게이트절연막(12)을 관통하여 게이트패드(24)를 노출시킨다. 노출된 게이트패드(24)에 제2 보호층(34)을 형성하기 위해 포토아크릴 물질을 도포한 후 노광 및 현상공정이 진행된다. 이 때, 현상공정시 사용되는 현상액과 식각 저항값이 낮은 알루미늄 계열로 형성되는 게이트패드(24)가 직접 접촉된다. 이로 인해, 게이트패드(24)가 부식되는 문제점이 있다.
따라서, 본 발명의 목적은 게이트패드의 손상을 방지할 수 있는 액정표시소자의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시소자의 제조방법은 기판 상에 게이트전극 및 게이트패드를 형성하는 단계와; 상기 게이트전극 및 게이트 패드를 덮도록 게이트절연막을 형성하는 단계와; 상기 게이트절연막 상에 반도체층을 형성하는 단계와; 상기 게이트절연막 상에 소스 및 드레인전극과 데이터패드를 형성하는 단계와; 상기 게이트절연막 상에 무기보호막을 형성하는 단계와; 상기 무기보호막을 관통하여 상기 드레인전극 및 상기 데이터패드를 각각 노출시키는 제1 드레인접촉홀과 제1 데이터접촉홀을 형성함과 아울러 상기 게이트절연막의 일부와 상기 무기보호막을 관통하여 상기 게이트패드영역 위에 위치하는 게이트절연막을 노출시키는 제1 게이트접촉홀을 형성하는 단계와; 상기 무기보호막 상에 유기보호막을 형성하는 단계와; 상기 유기보호막을 관통하여 상기 드레인전극 및 상기 데이터패드 각각을 노출시키는 제2 드레인접촉홀과 제2 데이터접촉홀을 형성함과 아울러 상기 게이트 패드영역 위에 위치하는 상기 게이트절연막을 노출시키는 제2 게이트접촉홀을 형성하는 단계와; 상기 게이트패드영역 위에 위치하는 상기 게이트 절연막을 제거하여 상기 게이트패드를 노출시키는 단계와; 상기 유기보호막 상에 투명전극패턴을 형성하는 단계를 포함한다.
상기 제1 드레인접촉홀, 제1 데이터접촉홀 및 제1 게이트접촉홀을 형성하는 단계는 상기 무기보호막 상에 하프턴 마스크에 의해 위치별로 두께가 다른 포토레지스트패턴을 형성하는 단계와; 상기 포토레지스트패턴을 이용하여 상기 무기보호막 및 게이트절연막 중 적어도 한 층을 식각하는 단계를 포함한다.
상기 유기보호막은 포토아크릴인 것을 특징으로 한다.
상기 게이트패드는 하층금속과 상층금속이 순차적으로 적층된 2층 구조로 형성되는 것을 특징으로 한다.
상기 제1 및 제2 게이트접촉홀은 상기 상층 금속을 관통하여 하층 금속을 노출시키는 것을 특징으로 한다.
상기 게이트패드의 상층 금속은 몰리브덴(Mo)인 것을 특징으로 한다.
상기 게이트패드의 하층 금속은 알루미늄-네오듐(AlNd)인 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 4 내지 도 5g를 참조하여 상세하게 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 액정표시소자를 도시한 단면도로서, 특히 박막트랜지스터부(TP)와 게이트패드부(GP) 및 데이터패드부(DP)를 도시한 것이다.
도 4를 참조하면, 박막트랜지스터부(TP)는 게이트전극(56)과, 게이트전극(56)과 게이트절연막(62)을 사이에 두고 적층된 활성층(64) 및 오믹접촉층(66)과, 오믹접촉층(66) 상에 분리되게 형성된 소스전극(58) 및 드레인전극(60)으로 구성된다.
이러한 박막트랜지스터부(TP)를 보호하기 위한 제1 및 제2 보호층(68,84)이 형성된다. 제1 보호층(68)을 관통하는 제1 드레인접촉홀(82b)을 통해 드레인전극(60)이 노출된다. 노출된 드레인전극(60)은 제2 보호층(84)을 관통하는 제2 드레인접촉홀(70b)을 통해 화소전극(72)과 접촉된다.
데이터패드부(DP)는 데이터 구동 IC(도시하지 않음)로부터 공급되는 데이터신호를 데이터라인(도시하지 않음)을 통해 소스전극(58)에 공급하게 된다. 이러한 데이터패드부(DP)는 데이터패드(76)와, 그 위의 제1 및 제2 보호층(68,84) 및 데이터패드단자전극(80)으로 구성된다. 데이터패드단자전극(80)은 제1 및 제2 보호층(68,84)을 관통하는 제1 및 제2 데이터접촉홀(82a,70a)을 통해 데이터패드(76)와 전기적으로 접촉된다.
게이트패드부(GP)는 게이트 구동 IC(도시하지 않음)로부터 공급되는 스캐닝신호 즉, 게이트신호를 게이트라인(도시하지 않음)들을 통해 게이트전극(56)에 공급한다. 이러한 게이트패드부(GP)는 게이트패드(74)와, 그 위의 게이트절연막(62), 제1 및 제2 보호층(68,84) 및 게이트패드단자전극(78)으로 형성된다. 게이트패드(74)는 2층구조인 제1 및 제2 게이트금속층(55a,55b)으로 이루어 지며, 제1 게이트금속층(55a)은 알루미늄계열의 합금인 알루미늄-네오듐(AlNd)으로, 제2 게이트금속층(55b)은 몰리브덴(Mo)으로 형성된다.
게이트패드단자전극(78)은 게이트절연막(62)과 제1 및 제2 보호층(68,84)을 관통하는 제1 및 제2 게이트접촉홀(82c,70c)을 통해 게이트패드(74)와 전기적으로 접촉된다.
제1 게이트접촉홀(82c) 형성시 하프턴 마스크를 이용하여 게이트절연막(62)이 게이트패드(74) 상에 일부 남도록 형성된다. 이에 따라, 제2 보호층(84) 형성시 현상공정에서 현상액과 게이트패드(74)의 접촉을 방지하게 된다. 남아있는 게이트절연막(62)은 제2 게이트접촉홀(70c) 형성 후 건식식각을 이용하여 제2 게이트금속층(55b)의 일부까지 제거되도록 한다.
도 5a 내지 도 5g는 도 4에 도시된 액정표시소자의 제조방법을 나타내는 도면이다.
도 5a를 참조하면, 기판(51) 상에 스퍼터링(sputtering) 등의 증착방법으로 제1 및 제2 게이트금속층(55a,55b)이 증착된다. 제1 게이트금속층(55a)은 알루미늄-네오듐(AlNd)으로, 제2 게이트금속층(55b)은 몰리브덴(Mo)으로 형성된다. 이어서, 제1 및 제2 게이트금속층(55a,55b)을 식각공정을 포함하는 포토리쏘그래피 공정으로 패터닝함으로써 게이트패드(74) 및 게이트전극(56)이 형성된다.
도 5b를 참조하면, 게이트패드(74) 및 게이트전극(56)이 형성된 기판(51) 상에 게이트절연막(62)이 형성된다. 게이트절연막(62)은 무기절연물질인 산화실리콘(SiOx) 또는 질화실리콘(SiNx)이 사용된다. 게이트절연막(62)상에는 제1 및 제2 반도체층이 화학기상증착(Chemical Vapor Deposition) 방법으로 연속 증착된다. 제1 반도체층은 불순물이 도핑되지 않은 비정질실리콘으로 형성되며, 제2 반도체층은 N형 또는 P형의 불순물이 도핑된 비정질실리콘으로 형성된다. 이어서, 제1 및 제2 반도체층이 건식식각(Dry Etching) 공정을 포함하는 포토리쏘그래피 방법으로 패터닝됨으로써 활성층(64) 및 오믹접촉층(66)이 형성된다.
도 5c를 참조하면, 활성층(64) 및 오믹접촉층(66)이 형성된 게이트절연막(62) 상에 CVD방법 또는 스퍼터링(sputtering) 등의 증착방법으로 데이터금속층이 증착된다. 데이터금속층으로는 크롬(Cr) 또는 몰리브덴(Mo)등으로 형성된다. 이어서, 데이터금속층은 습식식각 공정을 포함하는 포토리쏘그래피 공정으로 패터닝됨으로써 데이터패드(76)와 소스전극(58) 및 드레인전극(60)이 형성된다. 그 다음, 소스전극(58)과 드레인전극(60) 사이로 노출된 오믹접촉층(66)이 건식식각 공정으로 제거되어 소스전극(58)과 드레인전극(60)을 분리시킨다. 오믹접촉층(66)이 일부 제거됨으로써 활성층(64)에서 소스 및 드레인전극(58,60)사이의 게이트전극(56)과 대응하는 부분은 채널이 된다.
도 5d를 참조하면, 데이터패드(76), 소스전극(58) 및 드레인전극(60)이 형성된 기판(51)의 게이트절연막(62) 상에 무기절연층(68a)이 형성된다. 무기절연층(68a)의 재질로는 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiOx)으로 형성된다. 무기절연층(68a) 상에는 포토레지스터(48)가 형성된다.
포토레지스터(48)가 형성된 기판(51) 상부에 하프톤마스크(46)가 위치하게 된다. 하프톤마스크(46)는 차단부(46a), 투과부(66b) 및 반투과부(46c)로 이루어진다. 하프톤마스크(46)의 투과부(46b)는 추후에 제1 데이터접촉홀, 제1 드레인접촉홀이 형성될 영역에 위치한다. 반투과부(46c)는 제1 게이트접촉홀이 형성될 영역에위치한다. 차단부(46a)는 그 이외의 영역에 위치한다.
이러한 하프턴 마스크(46)를 이용하여 포토레지스터(48)를 노광 및 현상한다. 노광 및 현상공정으로 기판(31) 상에 포토레지스트패턴(도시하지 않음)이 형성된다. 포토레지스트패턴은 차단부(46a)와 대응되는 영역에서 최초로 도포한 두께를 갖고, 반투과부(46c)와 대응되는 영역에서 최초 도포 두께의 10~50%정도의 두께를 갖는다. 투과부(46b)와 대응되는 영역에서는 포토레지스트패턴이 제거되어 무기절연층(68a)이 노출된다.
도 5e를 참조하면, 포토레지스트패턴(54)을 마스크로 이용하여 무기절연층(68a)을 패터닝함으로써 제1 보호층(68), 제1 데이터접촉홀(82a), 제1 드레인접촉홀(82b) 및 제1 게이트접촉홀(82c)이 형성된다.
제1 데이터접촉홀(82a)은 제1 보호층(68)을 관통하여 데이터패드(76)가 노출되도록 형성되며, 제1 드레인접촉홀(82b)은 제1 보호층(68)을 관통하여 드레인전극(60)이 노출되도록 형성된다. 제1 게이트접촉홀(82c)은 게이트절연막(62)의 일부와 제1 보호층(68)을 관통하여 게이트절연막(62)이 노출되도록 형성된다.
이 과정에서 제1 게이트접촉홀(82c)부분에 하프턴 마스크(46)의 반투과부(46c)를 적용하여 포토레지스트(48)의 10~50%두께로 남기고 공정을 진행하 게 되므로 무기절연층(SiNx,68a)의 식각액에 대한 선택적 식각비를 크게 하여 공정의 안정성과 균일성을 확보할 수 있다.
도 5f를 참조하면, 제1 보호층(68)이 형성된 기판(51) 상에 유기절연층이 형성된다. 유기절연층은 아크릴(Acryl)계 유기화합물, BCB(benzocyclobutene), PFCB(perfluorocyclobutane) 등의 유기 절연물질을 이용하며, 바람직하게는 포토아크릴을 이용한다.
이 유기절연층을 노광 및 현상한다. 현상공정시 게이트패드(74) 상에 잔존하는 게이트절연막(62)과 현상액이 접촉되므로, 게이트패드(74)와 현상액이 접촉되지 않게 되어 게이트패드(74)의 부식을 방지할 수 있다.
이러한 노광 및 현상공정으로 기판(51) 상에 제2 보호막(84), 제2 데이터접촉홀(70a), 제2 드레인접촉홀(70b) 및 제2 게이트접촉홀(70c)이 형성된다.
이후, 게이트패드(74) 상에 잔존하는 게이트절연막(62)을 제거하기 위해 건식식각을 이용하여 게이트패드(74)의 제2 게이트금속층(55b)까지 제거되도록 패터닝한다.
도 5g를 참조하면, 제2 보호막(84) 상에 스퍼터링(sputtering) 등과 같은 증착방법으로 투명전극층이 형성된다. 투명전극층은 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO), 인듐-징크-옥사이드(Indium-Zinc-Oxide : IZO) 또는 인듐-틴-징크-옥사이드(Indium-Tin-Zinc-Oxide : ITZO)으로 사용된다. 이어서, 투명전극층이 식각공정을 포함하는 포토리쏘그래피 공정으로 패터닝됨으로써 화소전극(72), 게이트패드단자전극(78) 및 데이터패드단자전극(80)이 형성된다. 화소전극(72)은 제1 및 제2 보호막(68,84)을 관통하는 제1 및 제2 드레인접촉홀(82b,70b)을 통해 드레인전극(60)과 접속된다. 게이트패드단자전극(78)은 게이트절연막(62) 및 제1 보호막(68)을 관통하는 제1 및 제2 게이트접촉홀(82c,70c)을 통해 게이트패드(74)와 접속된다. 데이터패드단자전극(76)은 제1 및 제2 보호막(68,84)을 관통하는 제1 및 제2 데이터접촉홀(82a,70a)을 통해 데이터패드(80)와 접속된다.
상술한 바와 같이, 본 발명에 따른 액정표시소자의 제조방법에 의하면, 제1 게이트접촉홀 형성시 게이트패드 상에 게이트절연막이 일부 남도록 패터닝한다. 이에 따라, 제2 보호층 형성시 사용되는 현상액과 게이트패드가 직접 접촉되지 않으므로 게이트패드의 손상을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (7)

  1. 기판 상에 게이트전극 및 게이트패드를 형성하는 단계와;
    상기 게이트전극 및 게이트 패드를 덮도록 게이트절연막을 형성하는 단계와;
    상기 게이트절연막 상에 반도체층을 형성하는 단계와;
    상기 게이트절연막 상에 소스 및 드레인전극과 데이터패드를 형성하는 단계와;
    상기 게이트절연막 상에 무기보호막을 형성하는 단계와;
    상기 무기보호막을 관통하여 상기 드레인전극 및 상기 데이터패드를 각각 노출시키는 제1 드레인접촉홀과 제1 데이터접촉홀을 형성함과 아울러 상기 게이트절연막의 일부와 상기 무기보호막을 관통하여 상기 게이트패드영역 위에 위치하는 게이트절연막을 노출시키는 제1 게이트접촉홀을 형성하는 단계와;
    상기 무기보호막 상에 유기보호막을 형성하는 단계와;
    상기 유기보호막을 관통하여 상기 드레인전극 및 상기 데이터패드 각각을 노출시키는 제2 드레인접촉홀과 제2 데이터접촉홀을 형성함과 아울러 상기 게이트 패드영역 위에 위치하는 상기 게이트절연막을 노출시키는 제2 게이트접촉홀을 형성하는 단계와;
    상기 게이트패드영역 위에 위치하는 상기 게이트 절연막을 제거하여 상기 게이트패드를 노출시키는 단계와;
    상기 유기보호막 상에 투명전극패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 제1 드레인접촉홀, 제1 데이터접촉홀 및 제1 게이트접촉홀을 형성하는 단계는
    상기 무기보호막 상에 하프턴 마스크에 의해 위치별로 두께가 다른 포토레지스트패턴을 형성하는 단계와;
    상기 포토레지스트패턴을 이용하여 상기 무기보호막 및 게이트절연막 중 적어도 한 층을 식각하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 유기보호막은 포토아크릴인 것을 특징으로 하는 액정표시소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 게이트패드는 하층금속과 상층금속이 순차적으로 적층된 2층 구조로 형성되는 것을 특징으로 하는 액정표시소자의 제조방법.
  5. 제 4 항에 있어서,
    상기 제1 및 제2 게이트접촉홀은 상기 상층 금속을 관통하여 하층 금속을 노출시키는 것을 특징으로 하는 액정표시소자의 제조방법.
  6. 제 4 항에 있어서,
    상기 게이트패드의 상층 금속은 몰리브덴(Mo)인 것을 특징으로 하는 액정표시소자의 제조방법.
  7. 제 4 항에 있어서,
    상기 게이트패드의 하층 금속은 알루미늄-네오듐(AlNd)인 것을 특징으로 하는 액정표시소자의 제조방법.
KR1020010081772A 2001-12-20 2001-12-20 액정표시소자의 제조방법 KR100625030B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010081772A KR100625030B1 (ko) 2001-12-20 2001-12-20 액정표시소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010081772A KR100625030B1 (ko) 2001-12-20 2001-12-20 액정표시소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20030050982A KR20030050982A (ko) 2003-06-25
KR100625030B1 true KR100625030B1 (ko) 2006-09-20

Family

ID=29576797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010081772A KR100625030B1 (ko) 2001-12-20 2001-12-20 액정표시소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100625030B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140081408A (ko) * 2012-12-21 2014-07-01 엘지디스플레이 주식회사 콘택홀 형성방법 및 박막트랜지스터 어레이 기판의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10232409A (ja) * 1996-12-18 1998-09-02 Nec Corp 薄膜トランジスタアレイ基板およびその製造方法
KR20010002661A (ko) * 1999-06-16 2001-01-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20010010117A (ko) * 1999-07-16 2001-02-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20010054687A (ko) * 1999-12-07 2001-07-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10232409A (ja) * 1996-12-18 1998-09-02 Nec Corp 薄膜トランジスタアレイ基板およびその製造方法
KR20010002661A (ko) * 1999-06-16 2001-01-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20010010117A (ko) * 1999-07-16 2001-02-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20010054687A (ko) * 1999-12-07 2001-07-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140081408A (ko) * 2012-12-21 2014-07-01 엘지디스플레이 주식회사 콘택홀 형성방법 및 박막트랜지스터 어레이 기판의 제조방법
KR102081103B1 (ko) * 2012-12-21 2020-02-25 엘지디스플레이 주식회사 콘택홀 형성방법 및 박막트랜지스터 어레이 기판의 제조방법

Also Published As

Publication number Publication date
KR20030050982A (ko) 2003-06-25

Similar Documents

Publication Publication Date Title
US7556988B2 (en) Thin film transistor substrate of horizontal electric field type liquid crystal display device and fabricating method thereof
US7960199B2 (en) Thin film transistor (TFT) array substrate and fabricating method thereof that protect the TFT and a pixel electrode without a protective film
KR100480333B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US7576822B2 (en) Thin film transistor substrate using horizontal electric field and fabricating method thereof
US7528918B2 (en) Thin film transistor substrate of fringe field switching type and fabricating method thereof
US7602464B2 (en) Organic thin film transistor array substrate and fabrication method thereof
US8497949B2 (en) Liquid crystal display device and fabricating method thereof
KR100886241B1 (ko) 액정표시소자의 제조방법
US7428032B2 (en) Horizontal electric field LCD TFT substrate having gate insulating layer of varying thickness and fabricating method thereof
KR101127836B1 (ko) 박막트랜지스터 기판의 제조 방법
KR100870522B1 (ko) 액정표시소자 및 그 제조방법
US8077280B2 (en) Thin film transistor substrate of horizontal electric field type liquid crystal display device and fabricating method thereof
KR100874643B1 (ko) 액정표시소자 및 그 제조방법
KR20050060963A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR100625030B1 (ko) 액정표시소자의 제조방법
KR100603847B1 (ko) 액정 표시장치 및 액정 표시장치 제조방법
KR100558713B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100799465B1 (ko) 액정표시장치 및 그 제조방법
KR20080086158A (ko) 액정표시장치 및 그 제조방법
KR20040061206A (ko) 액정표시패널 및 그 제조방법
KR20040077313A (ko) 박막트랜지스터어레이기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050218

Effective date: 20060630

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 13