KR101227408B1 - 액정표시장치용 어레이 기판 및 그 제조방법 - Google Patents

액정표시장치용 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101227408B1
KR101227408B1 KR1020060058507A KR20060058507A KR101227408B1 KR 101227408 B1 KR101227408 B1 KR 101227408B1 KR 1020060058507 A KR1020060058507 A KR 1020060058507A KR 20060058507 A KR20060058507 A KR 20060058507A KR 101227408 B1 KR101227408 B1 KR 101227408B1
Authority
KR
South Korea
Prior art keywords
gate
layer
electrode
forming
data
Prior art date
Application number
KR1020060058507A
Other languages
English (en)
Other versions
KR20080000752A (ko
Inventor
정상철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060058507A priority Critical patent/KR101227408B1/ko
Publication of KR20080000752A publication Critical patent/KR20080000752A/ko
Application granted granted Critical
Publication of KR101227408B1 publication Critical patent/KR101227408B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Abstract

본 발명은 드레인 전극과 화소전극이 직접 접촉하도록 형성하고, 최상부에 보호층을 형성하며, 게이트 및 데이터 보조 패드전극에 대응하여 개구부를 갖는 쉐도우 마스크를 통해 드라이 에칭을 실시함으로서 상기 게이트 및 데이터 보조 패드전극을 각각 노출시키는 게이트 및 데이트 패드홀을 형성하는 것을 특징으로 하는 3 마스크 공정의 액정표시장치용 어레이 기판의 제조 방법을 제공한다.
마스크 절감, 어레이 기판, 3마스크, 드라이 에칭, 쉐도우 마스크

Description

액정표시장치용 어레이 기판 및 그 제조방법{Array substrate for liquid crystal display device and method of fabricating the same }
도 1은 일반적인 액정표시장치의 분해사시도.
도 2는 종래의 5마스크 공정에 의해 제조된 액정표시장치의 어레이 기판의 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도.
도 3은 종래의 액정표시장치의 어레이 기판 내의 게이트 패드부를 절단한 부분에 대한 단면도.
도 4는 종래의 액정표시장치의 어레이 기판 내의 데이터 패드부를 절단한 부분에 대한 단면도.
도 5a 내지 도 5g는 본 발명 따른 액정표시장치용 어레이 기판의 박막트랜지스터를 포함하는 하나의 화소영역에 대한 제조 공정 단계별 단면도.
도 6a 내지 도 6g는 본 발명 따른 액정표시장치용 어레이 기판에 있어, 게이트 배선 일끝단의 게이트 패드부(GPA)에 대한 제조 공정 단계별 단면도
도 7a 내지 도 7g는 본 발명 따른 액정표시장치용 어레이 기판에 있어, 데이터 배선 일끝단의 데이터 패드부(DPA)에 대한 제조 공정 단계별 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
101 : 기판 109 : 게이트 패드전극
115 : 게이트 절연막 153 : 게이트 보조 패드전극
165 : 보호층 191 : 쉐도우 마스크
op : 쉐도우 마스크의 개구부 BA : 쉐도우 마스크의 차단부
본 발명은 액정표시장치에 관한 것이며, 특히 액정표시장치용 어레이 기판의 제조방법에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
이러한 액정표시장치 중에서도 각 화소(pixel)별로 전압의 온(on),오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
일반적으로, 액정표시장치는 박막트랜지스터 및 화소전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 통해 각각 어레이 기판 및 컬러필터 기판을 형성하고, 이들 두 기판 사이에 액정을 개재하는 셀 공정을 거쳐 완성된다.
좀 더 자세히, 일반적인 액정표시장치의 분해사시도인 도 1을 참조하여 설명하면, 도시한 바와 같이, 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 투명한 기판(12)의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막트랜지스터(T)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다. 이때, 상기 게이트 배선 및 데이터 배선의 일끝단에는 외부의 구동회로와 연결시키기 위한 게이트 패드전극과 데이터 패드전극이 형성되어 있다.
또한, 상기 어레이 기판과 마주보는 상부의 컬러필터 기판(20)은 투명기판(22)의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(T) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 적, 녹 ,청색 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 구비되어 있다.
그리고, 도면상에 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실링제(sealant) 등으로 봉함(封函)된 상태에서 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막이 개재되며, 각 기판(10, 20) 의 적어도 하나의 외측면에는 편광판이 구비되어 있다.
또한, 어레이 기판의 외측면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트 배선(14)으로 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
도 2는 전술한 액정표시장치의 어레이 기판 내의 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 단면을 도시한 것이며, 도 3과 도 4는 종래의 액정표시장치의 어레이 기판 내의 게이트 패드부와 게이트 패드부를 각각 절단한 부분에 대한 단면도이다.
우선 도 3을 참조하면, 도시한 바와같이, 기판(59) 상에서 다수의 게이트 배선(미도시)과 데이터 배선(73)이 교차하여 정의되는 다수의 화소영역(P) 내에는 게이트 전극(60)이 형성되어 있으며, 상기 게이트 전극(60) 상부로 전면에 게이트 절연막(68)이 형성되어 있으며, 그 위에 순차적으로 섬형태의 액티브층(70a)과 오믹콘택층(70b)으로 구성된 반도체층(70)이 형성되어 있다.
상기 오믹콘택층(70b) 위로는 소스 전극(76)과, 게이트 전극(60)을 중심으로 상기 소스 전극(76)으로부터 소정간격 이격하여 마주 대하고 있는 드레인 전극(78)이 형성되어 있다. 이때, 반도체층(70)을 하나의 마스크 공정을 통해 패터닝하고, 이후 금속층을 형성 후, 또 다른 마스크 공정을 통해 소스 및 드레인 전극(76, 78)을 형성함으로써 상기 소스 및 드레인 전극(76, 78)의 각 끝단부가 상기 반도체 층(70)의 에지부를 충분히 가리도록 연장되어 형성되어 있는 것이 특징이다.
또한, 상기 소스 및 드레인 전극(76, 78)과 노출된 액티브층(70a) 위로 전면에 상기 드레인 전극(78)을 노출시키는 드레인 콘택홀(80)을 포함하는 보호층(86)이 형성되어 있으며, 상기 보호층(86) 상부에는 각 화소영역(P)별로 독립되며, 상기 드레인 콘택홀(80)을 통해 상기 드레인 전극(78)과 접촉하는 화소전극(88)이 형성되어 있다.
한편, 도 4와 도 5를 참조하면, 우선 게이트 패드부(GPA)에는 상기 게이트 전극(60)이 형성된 동일한 층에 동일 물질로 이루어진 게이트 패드전극(66)이 형성되어 있으며, 그 상부로 상기 게이트 패드전극(66)을 노출시키는 게이트 패드 콘택홀(82)을 갖는 게이트 절연막(68)과 보호층(86)이 형성되어 있으며, 상기 보호층(86) 위로 상기 게이트 패드 콘택홀(82)을 통해 상기 게이트 패드전극(66)과 접촉하며, 상기 화소전극(88)을 형성한 동일한 물질로 게이트 보조 패드전극(90)이 형성되어 있다.
또한, 데이터 패드부(DPA)에 있어서는 기판(59)상의 상기 게이트 절연막(68) 위로 상기 소스 및 드레인 전극(76, 78)을 형성한 동일한 물질로 이루어진 데이터 패드전극(79)이 형성되어 있으며, 그 위로 상기 데이터 패드전극(79)을 노출시키는 데이터 패드 콘택홀(83)을 갖는 보호층(86)이 형성되어 있으며, 상기 보호층(86) 위로 상기 데이터 패드 콘택홀(83)을 통해 상기 데이터 패드전극(79)과 접촉하며 상기 게이트 보조 패드전극(90)을 형성한 동일한 물질로 데이터 보조 패드전극(92)이 형성되어 있다.
이때, 전술한 액정표시장치용 어레이 기판의 배선 및 전극 패턴은 감광성 물질인 포토레지스트를 이용한 사진식각 공정에 의해 이루어진다.
사진식각 공정에서는 금속물질층, 절연물질층 또는 반도체 물질층 상부에 포토레지스트를 도포하는 단계와, 일정패턴을 가지는 마스크를 배치하여 노광하는 단계와, 노광 처리된 포토레지스트층을 현상하여 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 하여 상기 금속물질층, 절연물질층 또는 반도체 물질층을 식각하여 배선 및 전극, 콘택홀 또는 반도체 패턴을 형성하는 공정을 거치게 된다.
이때, 상기 포토레지스트 물질은 노광된 부분이 현상되는 포지티브형(positive type)과, 노광된 부분이 남는 네가티브형(negative type)으로 나뉠 수 있으며, 통상적으로 어레이 공정에서는 포지티브형 포토레지스트 물질이 이용된다.
상기 사진식각 공정은 마스크 수에 따라 공정수가 결정되기 때문에, 이하 마스크 공정으로 칭하기로 한다.
전술한 단면 구조를 갖는 액정표시장치용 어레이 기판(59)의 제조 공정에 대해 설명하면, 기판(59) 상에 제 1 금속물질을 증착한 후, 제 1 마스크 공정에 의해 게이트 전극(60)과 게이트 배선(미도시)과 게이트 패드전극(66)을 형성하고, 다음, 제 1 절연물질, 순수 비정질 실리콘(a-Si), 불순물 비정질 실리콘(n+ a-Si)을 연속적으로 증착한 후, 제 1 절연물질은 게이트 절연막(68)으로 이용하고, 순수 비정질 실리콘층, 불순물 비정질 실리콘층은 제 2 마스크 공정에 의해 게이트 전극(60)을 덮는 위치에 액티브층(70a), 오믹콘택층(70b)으로 각각 형성하여 반도체층(70)을 구성한다.
다음, 제 2 금속물질을 증착한 후, 제 3 마스크 공정에 의해 상기 게이트 절연막(68) 위로 데이터 배선(73)과 데이터 패드전극(79)을 형성하고, 동시에 상기 반도체층(70) 상부에서 서로 일정간격 이격되는 소스 및 드레인 전극(76, 78)을 형성한다. 이 단계에서는, 소스 및 드레인 전극(76, 78)을 마스크로 하여, 이격된 구간의 오믹콘택층(70b)을 제거하고, 그 하부층인 액티브층(70a)을 노출시켜 채널을 형성한다. 이때, 순차 적층된 상기 게이트 전극(60), 게이트 절연막(68), 반도체층(70), 소스 및 드레인 전극(76, 78)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다.
다음, 제 2 절연물질을 증착한 후, 제 4 마스크 공정에 의해 드레인 전극(78)의 일부를 노출시키는 드레인 콘택홀(80)과 상기 게이트 및 데이터 패드전극(66, 79)을 각각 노출시키는 게이트 및 데이터 패드 콘택홀(82, 83)을 가지는 보호층(86)을 형성한 후, 상기 보호층(86) 위로 투명 도전성 물질을 증착하고, 제 5 마스크 공정에 의해 패터닝함으로써 상기 드레인 콘택홀(80)을 통해 상기 드레인 전극(76)과 접촉하는 화소전극(88)과, 상기 게이트 패드 콘택홀(82) 및 데이터 패드 콘택홀(83)을 통해 각각 상기 게이트 및 데이터 패드전극(66, 79)과 접촉하는 게이트 및 데이터 보조 패드전극(90, 92)을 형성함으로써 어레이 기판(59)을 완성한다.
전술한 바, 종래의 액정표시장치용 어레이 기판은 총 5회의 마스크 공정을 통해 제조되고 있음을 알 수 있다.
하지만, 마스크 공정은 포토레지스트의 도포, 마스크를 이용한 노광, 포토레지스트의 현상 및 식각 등 여러 단계의 단위 공정을 포함하는 바, 마스크 공정을 1회 실시하면 전술한 다수의 단위 공정을 진행하기 되므로 공정시간이 증가되고, 각 단위 공정을 진행하며 불량이 발생한 가능성이 더욱 높아지며, 재료비도 증가함으로써 생산성이 저하됨을 알 수 있다.
상기 문제점을 해결하기 위해서, 본 발명에서는 3마스크 공정으로 진행함으로써 5마스크 공정 진행대비 비용 절감 및 제조 공정을 단순화하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법은 화소영역이 정의된 기판 상에 제 1 마스크 공정을 통해 일방향으로 연장하는 게이트 배선과, 상기 게이트 배선에서 분기한 게이트 전극과, 게이트 패드전극을 형성하는 단계와; 상기 게이트 전극 상부로 전면에 게이트 절연막을 형성하는 단계와; 제 2 마스크 공정을 진행하여 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 순수 비정질 실리콘의 액티브층과 그 상부로 연결된 상태로 불순물 비정질 실리콘 패턴과 금속패턴을 형성하고, 동시에 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과, 데이터 패드전극을 형성하는 단계와; 상 기 데이터 배선과 금속패턴과 데이터 패드전극 위로 전면에 투명 도전성 물질층을 형성하는 단계와; 제 3 마스크 공정을 진행함으로써 상기 투명 도전성 물질층과 상기 금속패턴과 불순물 비정질 실리콘 패턴을 패터닝함으로써 서로 이격하는 오믹콘택층과, 그 상부로 서로 이격하는 소스 및 드레인 전극과, 상기 드레인 전극과 접촉하는 화소전극을 형성하고, 동시에 상기 게이트 패드전극 및 데이터 패드전극과 각각 접촉하는 게이트 및 데이터 보조 패드전극을 형성하는 단계와; 상기 화소전극과 게이트 및 데이터 보조 패드전극 위로 전면에 보호층을 형성하는 단계와; 상기 보호층을 상기 게이트 및 데이터 보조패드 전극에 대응하여 개구부를 갖는 쉐도우 마스크를 이용하여 드라이 에칭을 실시함으로써 상기 게이트 및 데이터 보조패드 전극을 각각 노출시키는 게이트 및 데이터 패드홀을 형성하는 단계를 포함한다.
이때, 상기 제 2 마스크 공정은, 상기 게이트 전극 상부로 전면에 게이트 절연막과 순수 비정질 실리콘층과, 불순물 비정질 실리콘층과 금속층을 순차적으로 형성하는 단계와; 상기 금속층 상부로 제 1 두께의 제 1 포토레지스트 패턴과, 상기 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1, 2 포토레지스트 패턴 외부로 노출된 상기 금속층과 불순물 및 순수 비정질 실리콘층과 게이트 절연막을 식각하여 상기 게이트 패드전극을 노출시키는 단계와; 상기 제 2 포토레지스트 패턴을 제거하는 단계와; 상기 제 1 포토레지스트 패턴 외부로 노출된 상기 금속층과 불순물 및 순수 비정질 실리콘층을 식각하는 단계와; 상기 제 1 포토레지스트 패턴을 제거하는 단계를 포함한다.
또한, 상기 제 3 마스크 공정은, 상기 투명 도전성 물질층 위로 제 3 두께의 제 3 포토레지스트 패턴과, 제 3 두께보다 얇은 제 4 두께의 제 4 포토레지스트 패턴을 형성하는 단계와; 상기 제 3, 4 포토레지스트 패턴 외부로 노출된 상기 투명 도전성 물질층을 1차 식각하는 단계와; 상기 식각된 투명 도전성 물질층 하부로 노출된 상기 금속패턴과 그 하부의 불순물 비정질 실리콘 패턴을 제거함으로서 상기 액티브층을 노출시키며 상기 오믹콘택층과 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와; 상기 제 4 포토레지스트 패턴을 제거하는 단계와; 상기 제 4 포토레지스트 패턴이 제거됨으로써 노출된 투명 도전성 물질층을 2차 식각함으로써 상기 화소전극과 게이트 및 데이터 보조 패드전극을 형성하는 단계와; 상기 제 3 포토레지스트 패턴을 제거하는 단계를 포함하며, 상기 노출된 액티브층 상부로 산화실리콘막을 형성하는 단계를 더욱 포함한다. 이때, 상기 산화실리콘막을 형성하는 단계는 상기 기판을 열처리하는 단계 또는 산소(O2) 플라즈마 처리하는 단계를 포함한다.
또한, 상기 쉐도우 마스크는 상기 보호층에 접촉한 상태로 위치시킨 후 상기 드라이 에칭을 실시하는 것이 특징이며, 상기 드라이 에칭은 이방성 특성을 갖는 드라이 에칭인 것이 특징이다.
또한, 상기 쉐도우 마스크는 금속 또는 유리 재질로 이루어진 것이 특징이며, 상기 쉐도우 마스크는 그 두께가 1000㎛ 이하의 두께를 갖는 것이 특징이다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
도 5a 내지 도 5g는 본 발명 따른 액정표시장치용 어레이 기판의 박막트랜지스터(Tr)를 포함하는 하나의 화소영역(P)에 대한 제조 공정 단계별 단면도이며, 도 6a 내지 도 6g는 본 발명 따른 액정표시장치용 어레이 기판에 있어, 게이트 배선 일끝단의 게이트 패드부(GPA)에 대한 제조 공정 단계별 단면도이며, 도 7a 내지 도 7g는 본 발명 따른 액정표시장치용 어레이 기판에 있어, 데이터 배선 일끝단의 데이터 패드부(DPA)에 대한 제조 공정 단계별 단면도이다.
이때, 설명의 편의를 위해 각 화소영역(P) 내의 박막트랜지스터(Tr)가 형성될 부분을 스위칭 영역(TrA)이라 정의한다.
우선, 도 5a, 6a, 7a에 도시한 바와 같이, 투명한 절연 기판(201)상에 금속물질을 증착하여 제 1 금속층(미도시)을 형성한 후, 포토레지스트의 도포, 노광 마스크를 이용한 노광, 포토레지스트의 현상, 식각, 포토레지스트의 스트립(strip) 등의 공정을 포함하는 제 1 마스크 공정을 진행하여 일방향으로 연장하는 게이트 배선(미도시)을 형성하고, 동시에 상기 스위칭 영역(TrA)에 상기 게이트 배선(미도시)에서 돌출된 형태의 게이트 전극(106)을 형성한다. 또한, 동시에 상기 게이트 패드부(GPA)에 있어서는 상기 게이트 배선(미도시)과 연결되는 게이트 패드전극(109)을 형성한다.
이때, 상기 제 1 금속층(미도시)을 서로 다른 금속물질을 연속 증착하여 이중층 이상으로 형성함으로써, 이중충 또는 삼중층 구조의 게이트 배선(미도시)과 게이트 전극(106)과 게이트 패드전극(109)을 형성할 수도 있다. 도면에서는 편의상 단일층으로 형성된 것으로 도시하였다.
다음, 도 5b, 6b, 7b에 도시한 바와 같이, 상기 게이트 배선(미도시)과 게이트 전극(106)이 형성된 기판(101)의 전면에 산화실리콘(SiO2) 또는 질화실리콘(SiNx)의 무기 절연물질과 순수 비정질 실리콘과 불순물 비정질 실리콘과 제 2 금속물질 예를들면 몰리브덴(Mo) 또는 크롬(Cr)을 연속하여 증착함으로써 그 하부로부터 순차적으로 게이트 절연막(115)과 순수 비정질 실리콘층(118)과 불순물 비정질 실리콘층(121)과 제 2 금속층(130)을 형성한다.
이후, 상기 제 2 금속층(130) 위로 포토레지스트를 도포하여 포토레지스트층(미도시)을 형성하고, 상기 포토레지스트층(미도시)을 반투과영역을 포함하는 노광 마스크(미도시)를 이용한 회절노광 또는 하프톤 노광을 실시한다.
이후, 연속하여 상기 노광된 포토레지스트층(미도시)을 현상 공정을 진행함으로써 상기 스위칭 영역(TrA)과 데이터 배선이 형성되어야 할 영역 및 데이터 패드부(DPA)에는 제 1 두께(t1)를 갖는 제 1 포토레지스트 패턴(181a)을 형성하고, 상기 게이트 패드부(GPA)에 있어서는 상기 제 2 금속층(130)을 노출시키며 제거하며, 그 외의 영역에 대해서는 상기 제 1 두께(t1)보다 작은 제 2 두께(t2)의 제 2 포토레지스트 패턴(181b)을 형성한다.
다음, 도 5c, 6c, 7c에 도시한 바와 같이, 상기 제 1, 2 포토레지스트 패턴(181a, 도 5b, 6b, 7b의 181b) 외부로 노출된 부분 즉, 게이트 패드부(GPA)에 있어 상기 제 2 금속층(도 5b, 6b, 7b의 130)과 불순물 및 순수 비정질 실리콘층(도 5b, 6b, 7b의 118, 122)을 식각하여 상기 게이트 패드전극(109)을 노출시킨다.
다음, 애싱(ashing)을 진행하여 상기 제 2 두께의 포토레지스트 패턴(도 5b, 6b, 7b의 181b)을 제거함으로써 상기 스위칭 영역(TrA) 및 데이터 패드부(DPA) 및 데이터 배선(133)이 형성되어야 할 영역을 제외한 영역에서 상기 제 2 금속층(도 5b, 6b, 7b의 130)을 노출시킨다.
이후, 상기 제 1 포토레지스트 패턴(181a) 외부로 노출된 제 2 금속층(도 5b, 6b, 7b의 130)과 그 하부의 불순물 및 순수 비정질 실리콘층(도 5b, 6b, 7b의 118, 122)을 연속하여 식각함으로써 상기 스위칭 영역(TrA) 및 데이터 패드부(DPA) 및 데이터 배선(133)이 형성되어야 할 영역을 제외한 영역에서 상기 게이트 절연막(115)을 노출시킨다.
따라서, 상기 스위칭 영역(TrA)에는 하부의 게이트 전극(106)에 대응하여 순수 비정질 실리콘의 액티브층(120)과 그 상부로 불순물 비정질 실리콘 패턴(123)과 그 상부로 금속패턴(132)이 형성되게 된다.
또한, 상기 게이트 절연막(115) 위로는 상기 게이트 배선(미도시)과 교차하여 상기 화소영역(P)을 하는 데이터 배선(133)이 형성되며, 상기 데이터 패드부(DPA)에는 데이터 패드전극(141)이 형성된다. 이때, 상기 데이터 배선(133)과 데이트 패드전극(141) 하부에는 상기 스위칭 영역(TrA)에서와 같이, 순수 및 불순물 비정질 실리콘의 제 1 및 제 2 물질층(121, 125)으로 이루어진 반도체 패턴(128)이 형성되게 된다.
다음, 도 5d, 6d, 7d에 도시한 바와 같이, 상기 데이터 배선(133)과 데이터 패드전극(141)과 금속패턴(132) 상부에 남아있는 제 1 포토레지스트 패턴(도 5c, 6c, 7c의 181a)을 스트립(strip) 또는 애싱(ashing)을 진행하여 제거한 후, 상기 금속패턴(132)과 데이터 배선(133) 및 데이터 패드전극(141) 위로 전면에 투명도전성 물질 예들들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)을 증착하여 투명 도전성 물질층(148)을 형성한다.
이때, 상기 게이트 패드부(GPA)에 있어서는 상기 투명 도전성 물질층(148)은 상기 게이트 패드전극(109)과 접촉하며 형성되게 된다.
이후, 상기 투명 도전성 물질층(148) 위로 포토레지스트를 도포하여 제 2 포토레지스층(미도시)을 형성하고, 이를 반투과영역을 포함하는 노광 마스크를 이용하여 회절노광 또는 하프톤 노광을 실시함으로써 상기 스위칭 영역(TrA) 일부(추후 드레인 전극이 형성될 부분)와 게이트 및 데이터 패드전극(109, 141)에 대응되는 부분을 포함하는 데이터 패드부(GPA, DPA) 일부와 화소영역(P)내의 화소전극이 형성될 영역에 대응해서는 제 3 두께(t3)의 제 3 포토레지스트 패턴(183a)을 형성하고, 동시에 상기 스위칭 영역(TrA) 중 추후 소스 전극이 형성될 부분과 상기 데이터 배선(133)에 대응하는 영역을 포함하여 그 외의 영역에 대응해서는 상기 제 3 두께(t3)보다 얇은 제 4 두께(t4)의 제 4 포토레지스트 패턴(183b)을 형성한다.
이때, 상기 스위칭 영역(TrA) 중 금속패턴(132)의 중앙부에 일부에 대응해서는 상기 제 3, 4 포토레지스트 패턴(183a, 183b)이 모두 제거되도록 함으로써 상기 투명 도전성 물질층(148)이 노출되도록 한다.
다음, 도 5e, 6e, 7e에 도시한 바와 같이, 상기 제 3, 4 포토레지스트 패턴(183a, 도 5d, 6d, 7d의 183b) 외부로 노출된 투명 도전성 물질층(도 5d, 6d, 7d 의 148)을 식각하여 제거함으로써 상기 스위칭 영역(TrA)에서 일부에 대해 상기 금속패턴(도 5d, 6d, 7d의 132)을 노출시키고 동시에 그 외의 상기 제 3 및 4 포토레지스트 패턴(183a, 도 5d, 6d, 7d의 183b) 외부로 노출된 영역에 대해서는 게이트 절연막(115)을 노출시킨다.
이후, 상기 스위칭 영역(TrA)에 있어서 상기 노출된 금속패턴(도 5d, 6d, 7d의 132)과 그 하부의 불순물 비정질 실리콘 패턴(도 5d, 6d, 7d의 123)을 식각함으로써 상기 액티브층(120)을 노출시키며 서로 이격하는 소스 및 드레인 전극(136, 138)을 형성함과 동시에 그 하부로 서로 이격하는 불순물 비정질 실리콘의 오믹콘택층(124)을 형성한다. 이때, 상기 액티브층(120)과 상기 오믹콘택층(124)은 반도체층(127)을 이루게 된다.
이후, 상기 소스 및 드레인 전극(136, 138) 사이로 노출된 액티브층(120)을 보호하고자 산소 플라즈마(O2 plasma) 공정을 진행하거나 또는 열처리를 실시하여 상기 노출된 액티브층(120) 상부로 산화실리콘막(162)을 형성한다.
다음, 애싱(ashing)을 실시함으로써 상기 제 4 두께의 제 4 포토레지스트 패턴(도 5d, 6d, 7d의 183b)을 제거함으로써 일부의 투명 도전성 물질층(도 5d, 6d, 7d의 148)을 노출시킨다. 이후, 상기 노출된 투명 도전성 물질층(도 5d, 6d, 7d의 148)을 식각하여 제거함으로써 상기 화소영역(P)에는 상기 드레인 전극(138)과 직접 접촉하는 화소전극(150)을 형성하고, 상기 데이터 패드부(GPA, DPA)에 있어서는 각각 상기 게이트 패드전극(109)과 상기 데이터 패드전극(141)과 접촉하는 게이트 및 데이터 보조 패드전극(153, 157)을 형성한다.
이때, 상기 스위칭 영역(TrA)의 상기 하부로부터 순차 적층된 상기 게이트 전극(106)과 게이트 절연막(115)과 반도체층(127)과 소스 및 드레인 전극(136, 138)은 스위칭 소자인 박막트랜지스터(Tr)를 이루게 된다.
도 5f, 6f, 7f에 도시한 바와 같이, 상기 화소전극(150)과 게이트 및 데이터 보조 패드전극(153, 157) 상부에 남아있는 제 3 포토레지스트 패턴(도 5e, 6e, 7e의 183a)을 스트립(strip) 또는 애싱(ashing)을 실시하여 제거하고, 상기 화소전극(150)과 게이트 및 데이터 보조 패드전극(153, 157) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 전면에 증착하거나 또는 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토아크릴(Photo acryl)을 전면에 도포하여 보호층(165)을 형성한다.
이후, 상기 보호층(165) 위로 상기 데이터 패드부(GPA, DPA) 더욱 정확히는 상기 게이트 보조 패드전극(153)과 데이터 보조 패드전극(157)에 대응하는 부분에 대해 개구부(op)를 가지며 그 이외의 영역에 대해서는 차단부(BA)를 갖는 쉐도우 마스크(191)를 상기 보호층(165) 표면에 접촉하도록 위치시키고, 상기 쉐도우 마스크(191)의 개구부(op)를 통해 노출된 보호층(165)에 대해 이방성의 드라이 에칭을 실시함으로써 도 5g, 6g, 7g에 도시한 바와 같이, 상기 보호층(165)에 상기 게이트 및 데이터 보조 패드전극(153, 157)을 각각 노출시키는 게이트 패드홀(167) 및 데이터 패드홀(169)을 형성한다.
이때, 상기 드라이 에칭은 통상적으로 플라즈마 상태에서 진행해야 하므로 상기 쉐도우 마스크(도 5f, 6f, 7f의 191)는 상기 플라즈마에 영향을 거의 받지 않는 금속 또는 유리 재질로 이루어진 것이 바람직하며 상기 개구부(도 5f, 6f, 7의 op)의 해상도의 문제로 1000㎛ 이하 더욱 바람직하게는 200㎛이하의 두께를 갖는 것이 바람직하다.
상기 쉐도우 마스크(도 5f, 6f, 7f의 191)에 개구부(도 5f, 6f, 7f의 op)의 해상도는 통상적으로 개구부(도 5f, 6f, 7f의 op)의 면적이 사각형 모양을 예로들면 한 변이 20-50㎛ 정도이며, 그 이하의 크기로 제작하는 데에는 무리가 있다.
본 발명의 경우, 제조 공정 특성상 보호층(165)이 화소전극(150) 상부에 위치하게 되며, 상기 화소전극(150)과 이와 중첩하는 드레인 전극(138) 사이에는 보호층(165)이 존재하지 않아 이들 두 전극(150, 138)이 직접 접촉하며 형성되는 구조를 이룸으로써 상기 보호층(165) 내에 드레인 콘택홀을 형성할 필요없이 게이트 및 데이터 패드부(GPA, DPA)에 있어 게이트 및 데이터 보조패드 전극(153, 157)만을 노출시키도록 형성하면 된다. 이때 통상적으로 상기 게이트 및 데이터 보조 패드전극(153, 157)을 노출시키는 게이트 및 데이터 패드홀(167, 169)은 직사각형 형태를 가지며 그 크기가 50㎛ ㅧ 100㎛ 이상이 되므로 충분히 쉐도우 마스크를 통한 드라이 에칭이 가능한 것이다.
종래의 드레인 콘택홀은 그 면적이 10㎛ ㅧ 10㎛ 이하가 되므로 이러한 쉐도우 마스크를 통한 드라이 에칭을 실시하여 형성하는 것은 불가능하지만, 본 발명에서와 같이 게이트 또는 데이터 보조 패드전극(153, 157)을 노출시키는 게이트 및 데이터 패드홀(167, 169)을 형성하는 데에는 해상도 등의 문제없이 진행될 수 있는 것이 특징이다.
따라서, 본 발명에 의해 제시된 액정표시장치용 어레이 기판의 제조방법을 통해서는 노광 및 현상 공정을 포함하는 마스크 공정을 총 3회 실시하여 어레이 기판을 제조할 수 있으므로 종래의 5마스크 공정에 의해 완성하는 어레이 기판의 제조 방법대비 사용되는 노광 마스크 수를 줄임으로써, 공정 효율을 높일 있고, 공정 단순화로 인하여 액정표시장치용 어레이 기판의 제조 비용을 절감하는 효과가 있다.

Claims (9)

  1. 화소영역이 정의된 기판 상에 제 1 마스크 공정을 통해 일방향으로 연장하는 게이트 배선과, 상기 게이트 배선에서 분기한 게이트 전극과, 게이트 패드전극을 형성하는 단계와;
    상기 게이트 전극 상부로 전면에 게이트 절연막을 형성하는 단계와;
    제 2 마스크 공정을 진행하여 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 순수 비정질 실리콘의 액티브층과 그 상부로 연결된 상태로 불순물 비정질 실리콘 패턴과 금속패턴을 형성하고, 동시에 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과, 데이터 패드전극을 형성하는 단계와;
    상기 데이터 배선과 금속패턴과 데이터 패드전극 위로 전면에 투명 도전성 물질층을 형성하는 단계와;
    제 3 마스크 공정을 진행함으로써 상기 투명 도전성 물질층과 상기 금속패턴과 불순물 비정질 실리콘 패턴을 패터닝함으로써 서로 이격하는 오믹콘택층과, 그 상부로 서로 이격하는 소스 및 드레인 전극과, 상기 드레인 전극과 접촉하는 화소전극을 형성하고, 동시에 상기 게이트 패드전극 및 데이터 패드전극과 각각 접촉하는 게이트 및 데이터 보조 패드전극을 형성하는 단계와;
    상기 화소전극과 게이트 및 데이터 보조 패드전극 위로 전면에 보호층을 형성하는 단계와;
    상기 보호층을 상기 게이트 및 데이터 보조패드 전극에 대응하여 개구부를 갖는 쉐도우 마스크를 이용하여 드라이 에칭을 실시함으로써 상기 게이트 및 데이터 보조패드 전극을 각각 노출시키는 게이트 및 데이터 패드홀을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 2 마스크 공정은,
    상기 게이트 전극 상부로 전면에 게이트 절연막과 순수 비정질 실리콘층과, 불순물 비정질 실리콘층과 금속층을 순차적으로 형성하는 단계와;
    상기 금속층 상부로 제 1 두께의 제 1 포토레지스트 패턴과, 상기 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하는 단계와;
    상기 제 1, 2 포토레지스트 패턴 외부로 노출된 상기 금속층과 불순물 및 순수 비정질 실리콘층과 게이트 절연막을 식각하여 상기 게이트 패드전극을 노출시키는 단계와;
    상기 제 2 포토레지스트 패턴을 제거하는 단계와;
    상기 제 1 포토레지스트 패턴 외부로 노출된 상기 금속층과 불순물 및 순수 비정질 실리콘층을 식각하는 단계와;
    상기 제 1 포토레지스트 패턴을 제거하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  3. 제 1 항에 있어서,
    상기 제 3 마스크 공정은,
    상기 투명 도전성 물질층 위로 제 3 두께의 제 3 포토레지스트 패턴과, 제 3 두께보다 얇은 제 4 두께의 제 4 포토레지스트 패턴을 형성하는 단계와;
    상기 제 3, 4 포토레지스트 패턴 외부로 노출된 상기 투명 도전성 물질층을 1차 식각하는 단계와;
    상기 식각된 투명 도전성 물질층 하부로 노출된 상기 금속패턴과 그 하부의 불순물 비정질 실리콘 패턴을 제거함으로서 상기 액티브층을 노출시키며 상기 오믹콘택층과 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와;
    상기 제 4 포토레지스트 패턴을 제거하는 단계와;
    상기 제 4 포토레지스트 패턴이 제거됨으로써 노출된 투명 도전성 물질층을 2차 식각함으로써 상기 화소전극과 게이트 및 데이터 보조 패드전극을 형성하는 단계와;
    상기 제 3 포토레지스트 패턴을 제거하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  4. 제 3 항에 있어서,
    상기 노출된 액티브층 상부로 산화실리콘막을 형성하는 단계를 더욱 포함하 는 액정표시장치용 어레이 기판의 제조 방법.
  5. 제 4 항에 있어서,
    상기 산화실리콘막을 형성하는 단계는
    상기 기판을 열처리하는 단계 또는 산소(O2) 플라즈마 처리하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  6. 제 1 항에 있어서,
    상기 쉐도우 마스크는 상기 보호층에 접촉한 상태로 위치시킨 후 상기 드라이 에칭을 실시하는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  7. 제 1 항에 있어서,
    상기 드라이 에칭은 이방성 특성을 갖는 드라이 에칭인 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  8. 제 1 항에 있어서,
    상기 쉐도우 마스크는 금속 또는 유리 재질로 이루어진 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  9. 제 8 항에 있어서,
    상기 쉐도우 마스크는 그 두께가 1000㎛ 이하의 두께를 갖는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
KR1020060058507A 2006-06-28 2006-06-28 액정표시장치용 어레이 기판 및 그 제조방법 KR101227408B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060058507A KR101227408B1 (ko) 2006-06-28 2006-06-28 액정표시장치용 어레이 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060058507A KR101227408B1 (ko) 2006-06-28 2006-06-28 액정표시장치용 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080000752A KR20080000752A (ko) 2008-01-03
KR101227408B1 true KR101227408B1 (ko) 2013-01-29

Family

ID=39212874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060058507A KR101227408B1 (ko) 2006-06-28 2006-06-28 액정표시장치용 어레이 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101227408B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107579082B (zh) * 2017-09-28 2020-05-05 京东方科技集团股份有限公司 一种阵列基板的制备方法
KR102102308B1 (ko) * 2018-03-12 2020-04-20 한국표준과학연구원 보호층을 이용한 패터닝 방법, 및 이를 이용한 소자 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030082144A (ko) * 2002-04-16 2003-10-22 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR20040062375A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20050117845A (ko) * 2004-06-11 2005-12-15 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판과 제조방법
KR20050122654A (ko) * 2004-06-25 2005-12-29 엘지.필립스 엘시디 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030082144A (ko) * 2002-04-16 2003-10-22 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR20040062375A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20050117845A (ko) * 2004-06-11 2005-12-15 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판과 제조방법
KR20050122654A (ko) * 2004-06-25 2005-12-29 엘지.필립스 엘시디 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20080000752A (ko) 2008-01-03

Similar Documents

Publication Publication Date Title
KR101772511B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
JP4594292B2 (ja) フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法
US8305536B2 (en) Liquid crystal display device and method for fabricating the same including conductive layer pattern covering data line and active layer within opening of passivation layer
KR101253497B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101241129B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP5893604B2 (ja) Ｆｆｓ方式液晶表示装置用アレイ基板及びその製造方法
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20020036023A (ko) 액정 표시 장치용 어레이 기판의 제조 방법
KR101333266B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101294691B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101228538B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20070045751A (ko) 포토 마스크
KR20070082090A (ko) 표시 기판 및 이의 제조 방법
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20070072183A (ko) 액정표시소자 및 제조방법
US7550767B2 (en) Liquid crystal display device and fabricating method thereof
KR101227408B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US8435722B2 (en) Method for fabricating liquid crystal display device
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20090100046A (ko) 액정표시장치용 어레이 기판의 제조방법
KR101180273B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20070054505A (ko) 액정 표시장치 및 그의 제조방법
KR20110018577A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20070072204A (ko) 액정표시소자 및 제조방법
KR101616919B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 8