KR20110018577A - 액정표시장치용 어레이 기판 및 그 제조방법 - Google Patents

액정표시장치용 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20110018577A
KR20110018577A KR1020090076106A KR20090076106A KR20110018577A KR 20110018577 A KR20110018577 A KR 20110018577A KR 1020090076106 A KR1020090076106 A KR 1020090076106A KR 20090076106 A KR20090076106 A KR 20090076106A KR 20110018577 A KR20110018577 A KR 20110018577A
Authority
KR
South Korea
Prior art keywords
layer
gate
electrode
region
source
Prior art date
Application number
KR1020090076106A
Other languages
English (en)
Inventor
이세응
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090076106A priority Critical patent/KR20110018577A/ko
Publication of KR20110018577A publication Critical patent/KR20110018577A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 그 내부에 스위칭 영역을 갖는 화소영역이 정의된 기판 상에 상기 화소영역의 경계에 일방향으로 연장하는 게이트 배선과, 상기 게이트 배선에서 분기하여 상기 스위칭 영역에 형성된 게이트 전극과; 상기 화소영역의 경계 및 상기 스위칭 영역에 상기 게이트 배선 및 게이트 전극을 덮으며 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 스위칭 영역에 상기 게이트 전극과 중첩하며 형성된 액티브층과 상기 액티브층 상부로 서로 이격하며 형성된 오믹콘택층과, 상기 각 오믹콘택층 위로 그 끝단이 상기 각 오믹콘택층과 일치하도록 형성된 소스 및 드레인 전극과; 상기 게이트 절연막 위로 상기 화소영역의 경계에 상기 게이트 배선과 교차하며 상기 소스 전극과 연결되며 형성된 데이터 배선과; 상기 화소영역의 경계에 상기 데이터 배선과 상기 게이트 절연막을 덮으며 상기 드레인 전극의 일끝단을 노출시키며 형성된 보호층과; 상기 드레인 전극의 일끝단 상면과 그 측면과 접촉하며 상기 화소영역에 형성된 화소전극을 포함하며, 상기 화소전극은 상기 기판과 직접 접촉하며 형성된 것이 특징인 액정표시장치용 어레이 기판 및 이의 제조 방법을 제공한다.
액정표시장치, 어레이기판, 개구율, 휘도

Description

액정표시장치용 어레이 기판 및 그 제조방법{Array substrate for liquid crystal display device and method of fabricating the same }
본 발명은 액정표시장치에 관한 것이며, 특히 고개구율 및 고휘도 특성을 갖는 액정표시장치용 어레이 기판 및 이의 제조방법에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
이러한 액정표시장치 중에서도 각 화소(pixel)별로 전압의 온(on),오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
일반적으로, 액정표시장치는 박막트랜지스터 및 화소전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 통해 각각 어레이 기판 및 컬러필터 기판을 형성하고, 이들 두 기판 사이에 액정을 개재하는 셀 공정을 거쳐 완성된다.
좀 더 자세히, 일반적인 액정표시장치의 분해사시도인 도 1을 참조하여 설명하면, 도시한 바와 같이, 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 투명한 기판(12)의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 스위칭 소자인 박막트랜지스터(Tr)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한, 상기 어레이 기판(10)과 마주보는 상부의 컬러필터 기판(20)은 투명기판(22)의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(Tr) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터 패턴(26a, 26b, 26c)을 포함하는 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 구비되어 있다.
그리고, 도면상에 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실란트(sealant) 등으로 봉함된 상태에서 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막(미도시)이 개재되며, 각 기판(10, 20)의 적어도 하나의 외측면에는 편광판(미도시)이 구비되어 있다.
또한, 상기 어레이 기판(10)의 외측면으로는 백라이트(back-light)(미도시) 가 구비되어 빛을 공급하는 바, 게이트 배선(14)으로 박막트랜지스터(Tr)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터 배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
도 2는 종래의 액정표시장치에 있어 어레이 기판 내의 하나의 화소영역에 대한 평면도이며, 도 3은 도 2를 절단선 Ⅲ-Ⅲ을 따라 절단한 부분에 대한 단면도이다.
도시한 바와 같이, 어레이 기판(50)에는 게이트 절연막(60)을 개재하여 서로 교차하여 다수의 화소영역(P)을 정의하며 다수의 게이트 배선(53)과 데이터 배선(70)이 형성되어 있다. 또한, 상기 다수의 각 화소영역(P) 내에는 상기 게이트 배선(53)과 연결된 게이트 전극(55)과 상기 게이트 절연막(60)과, 액티브층(65a)과 오믹콘택층(65b)으로 구성된 반도체층(65)과, 서로 이격하는 소스 및 드레인 전극(73, 76)으로 이루어진 박막트랜지스터(Tr)가 형성되어 있다.
또한, 상기 박막트랜지스터(Tr)를 덮으며 상기 기판(50) 전면에 상기 드레인 전극(76)을 노출시키는 드레인 콘택홀(82)을 갖는 보호층(80)이 형성되어 있으며, 상기 보호층(80) 상부에는 각 화소영역(P)별로 독립되며, 상기 드레인 콘택홀(82)을 통해 상기 드레인 전극(76)과 접촉하는 화소전극(85)이 형성되어 있다.
전술한 구성을 갖는 종래의 액정표시장치용 어레이 기판(50)은 각 화소영역(P)에 형성되는 상기 화소전극(85)은 상기 보호층(80) 상부로 상기 보호층(80) 내에 구비된 드레인 콘택홀(82)을 통해 상기 박막트랜지스터(Tr)의 드레인 전극(75)과 접촉하며 형성되고 있음을 알 수 있다.
한편, 상기 화소전극(85)이 상기 드레인 전극(76)과 접촉하도록 하는 드레인 콘택홀(82)을 상기 보호층(80) 내에 형성하기 위해서는 상기 드레인 전극(76)이 충분히 노출되도록 하기 위해 공정 오차 등을 고려한 최소한으로 요구되는 면적이 있으며, 최소한 이렇게 요구되는 드레인 콘택홀(82)의 면적보다는 상기 드레인 전극(76)의 면적이 더욱 크게 형성되어야 한다.
드레인 전극(76)은 불투명의 저저항 금속물질로 이루어지므로 드레인 전극(76)의 면적이 크면 클수록 화소영역(P) 내에서 차지하는 면적 비율이 증가하며 이는 개구율의 저하를 초래하게 된다.
따라서, 전술한 종래의 액정표시장치용 어레이 기판은 개구율 향상 측면에서 개선의 여지가 있다.
상기 문제점을 해결하기 위해서, 본 발명에서는 드레인 전극의 면적을 최소화 할 수 있는 구조를 제안함으로써 개구율을 향상시킬 수 있는 액정표시장치용 어레이 기판을 제공하는 것을 그 목적으로 한다.
나아가, 투과율을 극대화하여 휘도를 향상시킬 수 있는 액정표시장치용 어레이 기판 및 이의 제조 방법을 제공하는 것을 또 다른 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이 기판은, 그 내부에 스위칭 영역을 갖는 화소영역이 정의된 기판 상에 상기 화소영역의 경계에 일방향으로 연장하는 게이트 배선과, 상기 게이트 배선에서 분기하여 상기 스위칭 영역에 형성된 게이트 전극과; 상기 화소영역의 경계 및 상기 스위칭 영역에 상기 게이트 배선 및 게이트 전극을 덮으며 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 스위칭 영역에 상기 게이트 전극과 중첩하며 형성된 액티브층과 상기 액티브층 상부로 서로 이격하며 형성된 오믹콘택층과, 상기 각 오믹콘택층 위로 그 끝단이 상기 각 오믹콘택층과 일치하도록 형성된 소스 및 드레인 전극과; 상기 게이트 절연막 위로 상기 화소영역의 경계에 상기 게이트 배선과 교차하며 상기 소스 전극과 연결되며 형성된 데이터 배선과; 상기 화소영역의 경계에 상기 데이터 배선과 상기 게이트 절연막을 덮으며 상기 드레인 전극의 일끝단을 노출시키며 형성된 보호층과; 상기 드레인 전극의 일끝단 상면과 그 측면과 접촉하며 상기 화소영역에 형성된 화소전극을 포함하며, 상기 화소전극은 상기 기판과 직접 접촉하며 형성된 것이 특징이다.
이때, 상기 화소전극은 그 일끝단이 연장하여 전단 게이트 배선과 중첩하도록 형성됨으로써 중첩되는 부분이 스토리지 커패시터를 이루는 것이 특징이며, 상기 게이트 절연막과 상기 데이터 배선 사이에는 순차적으로 상기 액티브층을 이루는 물질과 상기 오믹콘택층을 이루는 물질로 제 1 및 제 2 더미패턴이 형성된 것 이 특징이다.
본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법은, 그 내부에 스위칭 영역을 갖는 화소영역이 정의된 기판 상에 상기 화소영역의 경계에 일방향으로 연장하는 게이트 배선을 형성하고, 동시에 상기 스위칭 영역에 상기 게이트 배선에서 분기한 형태로 게이트 전극을 형성하는 단계와; 상기 게이트 전극과 게이트 배선 위로 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 스위칭 영역에 상기 게이트 전극과 중첩하며 액티브층과 상기 액티브층 상부로 서로 이격하며 형성된 오믹콘택층과, 상기 각 오믹콘택층 위로 그 끝단이 상기 각 오믹콘택층과 일치하도록 서로 이격하는 소스 및 드레인 전극을 형성하고, 상기 무기절연층 위로 상기 화소영역의 경계에 상기 게이트 배선과 교차하며 상기 소스 전극과 연결되도록 데이터 배선을 형성하는 단계와; 상기 데이터 배선과 소스 및 드레인 전극 위로 전면에 보호층을 형성하고, 상기 보호층과 상기 게이트 절연막을 패터닝하여 상기 화소영역 내에 상기 드레인 전극의 일끝단과 상기 기판을 노출시키는 투과홀을 형성하는 단계와; 상기 투과홀에 대응하여 상기 드레인 전극의 일끝단과 접촉하며 화소전극을 형성하는 단계를 포함한다.
이때, 상기 액티브층과 오믹콘택층과 데이터 배선과 소스 및 드레인 전극을 형성하는 단계는, 상기 게이트 절연막 위로 순수 비정질 실리콘과, 불순물 비정질 실리콘과 금속물질을 연속하여 순차 증착하여 순수 비정질 실리콘층과, 불순물 비정질 실리콘층과, 금속층을 형성하는 단계와; 상기 금속층 위로 포토레지스트층을 형성하는 단계와; 상기 포토레지스트층 위로 데이터 배선과 소스 및 드레인 전극을 형성할 영역에는 각각 투과영역이, 상기 소스 및 드레인 전극 사이의 이격영역에는 반투과영역이, 그 외의 영역에는 차단영역이 대응하도록 노광 마스크를 위치시키고, 상기 노광 마스크를 통한 노광을 실시하는 단계와; 상기 노광된 포토레지스트층을 현상함으로써 상기 데이터 배선과 소스 및 드레인 전극이 형성될 영역에 대응해서는 제 1 두께를 갖는 제 1 포토레지스트 패턴을 형성하고, 상기 소스 및 드레인 전극 사이의 이격영역에는 상기 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하고, 그 외의 영역에 있어서는 상기 금속층을 노출시키는 단계와; 상기 노출된 금속층과 그 하부의 불순물 비정질 실리콘층 및 순수 비정질 실리콘층을 순차적으로 식각하여 게이트 절연막을 노출시킴으로써 상기 화소영역의 경계에 데이터 배선을 형성하고, 동시에 상기 스위칭 영역에 상기 데이터 배선과 연결된 상태의 소스 드레인 패턴과 불순물 비정질 실리콘 패턴 및 상기 액티브층을 형성하는 단계와; 애싱을 진행하여 상기 제 2 포토레지스트 패턴을 제거하는 단계와; 상기 제 2 포토레지스트 패턴이 제거됨으로써 노출된 상기 소스 드레인 패턴과 그 하부의 불순물 비정질 실리콘 패턴을 순차 식각함으로써 서로 이격하는 소스 및 드레인 전극과, 상기 이격한 소스 및 드레인 전극 하부로 오믹콘택층을 형성하는 단계와; 상기 제 1 포토레지스트 패턴을 제거하는 단계를 포함한다.
또한, 상기 화소전극은 전단 게이트 배선과 중첩하도록 형성하는 것이 특징이다.
본 발명에 따른 액정표시장치용 어레이 기판은 보호층 내에 드레인 전극을 노출시키는 콘택홀 없이 화소전극과 드레인 전극의 일끝단과 화소전극과 접촉하도록 하는 구성을 가지므로 드레인 전극의 면적을 최소화함으로써 개구율을 향상시키는 효과가 있다.
나아가, 화소영역 내에 화소전극이 기판과 직접 접촉하도록 형성하여 화소전극과 기판 사이에 게이트 절연막 및 보호층이 형성되지 않아 빛이 상기 게이트 절연막과 보호층을 통과함으로서 발생하는 투과율 저하를 없앰으로써 휘도를 더욱 향상시키는 효과가 있다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
도 4는 본 발명에 따른 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 평면도이며, 도 5는 도 4를 절단선 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 단면도이다. 설명의 편의를 위해 박막트랜지스터가 형성된 영역을 스위칭 영역(TrA)이라 정의한다.
우선, 도 4를 참조하면, 기판(50) 상에 다수의 게이트 배선(미도시)과 데이터 배선(65)이 서로 교차하여 다수의 화소영역(P)을 정의하며 형성되고 있다. 또한, 상기 다수의 각 화소영역(P) 내에는 상기 게이트 배선(113) 및 데이터 배선(130)과 동시에 연결되며 스위칭 소자인 박막트랜지스터(Tr)가 형성되고 있다. 이때, 상기 박막트랜지스터(Tr)는 게이트 전극(115)과 게이트 절연막(미도시)과 순 수 비정질 실리콘의 액티브층(미도시)과 불순물 비정질 실리콘의 오믹콘택층(미도시)으로 이루어진 반도체층(127)과 서로 이격하는 소스 및 드레인 전극(133, 136)을 포함하여 구성되고 있으며, 상기 게이트 전극(115)은 상기 게이트 배선(113)과 상기 소스 전극(133)은 상기 드레인 전극(130)과 연결되고 있다.
또한, 상기 박막트랜지스터(Tr)를 덮으며 보호층(미도시)이 형성되고 있는데, 상기 보호층은 종래의 경우 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 구비하고 있었지만, 본 발명에 따른 어레이 기판(110)의 경우 상기 드레인 전극(136)을 노출시키는 드레인 콘택홀없이 상기 드레인 전극(136)의 일끝단을 포함하여 상기 화소영역(P)을 노출시키는 형태로 투과홀(TH)을 구비하도록 형성되고 있는 것이 특징이다. 즉, 상기 보호층(미도시)은 화소영역(P) 이외에 스위칭 영역과 화소영역(P)의 경계에 형성되고 있는 것이 특징이다. 이때, 상기 게이트 절연막(미도시) 또한 상기 보호층(미도시)과 함께 패터닝됨으로써 상기 보호층(미도시)과 동일한 형태로 각 화소영역에 투과홀(TH)을 구비하며 형성되고 있는 것이 특징이다.
따라서, 본 발명의 가장 특징적인 구성으로써 상기 화소영역(P) 대부분은 상기 투과홀(TH)이 구비됨으로써 기판(110)을 노출시키는 형태가 되고 있으며, 이러한 투과홀(TH)에 내의 상기 기판(110) 상에는 상기 박막트랜지스터(Tr)의 드레인 전극(136)의 일끝단과 접촉하며 화소전극(150)이 형성되고 있다. 이때 상기 화소전극(150)은 전단의 게이트 배선(113)과 상기 게이트 절연막(미도시)과 보호층(미도시)을 사이에 두고 그 끝단이 중첩하도록 형성되고 있으며, 중첩하는 전단의 게이 트 배선(113)과 화소전극(150)은 각각 제 1 및 제 2 스토리지 전극을 이루며 이들 두 전극 사이에 개재된 상기 게이트 절연막(미도시)과 보호층(미도시)을 유전체층으로 하여 스토리지 커패시터(StgC)를 이루고 있다.
조금 더 구체적으로 도 5를 참조하여 본 발명에 따른 액정표시장치용 어레이 기판의 단면구조에 대해 설명한다.
도시한 바와 같이, 기판(110) 상에 일방향으로 연장하여 게이트 배선(미도시)이 형성되어 있으며, 각 화소영역(P)에는 상기 게이트 배선(미도시)에서 분기하며 게이트 전극(115)이 형성되어 있다.
또한, 상기 게이트 배선(미도시) 및 게이트 전극(115) 상부에는 무기절연물질로 이루어진 게이트 절연막(117)이 형성되고 있다. 이때, 상기 게이트 절연막(117)은 상기 게이트 배선(미도시)과 게이트 전극(115)을 덮으며 상기 기판(110) 전면에 형성되고 있는 것이 아니라 스위칭 영역(TrA)과, 상기 게이트 배선(미도시)과 데이터 배선(130)이 형성된 화소영역(P)의 경계에 대해서만 형성되고 있는 것이 특징이다.
또한, 상기 게이트 절연막(117) 위로 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하며 데이터 배선(130)이 형성되어 있으며, 상기 스위칭 영역(TrA)에 있어서는 상기 게이트 절연막(117) 위로 상기 게이트 전극(115)에 대응하여 순수 비정질 실리콘의 액티브층(120)과 불순물 비정질 실리콘으로 이루어지며 서로 이격하는 형태의 오믹콘택층(126)으로 구성된 반도체층(127)이 형성되고 있다.
또한, 상기 반도체층(127) 중 서로 이격하는 상기 오믹콘택층(126) 위로는 서로 이격하며 소스 및 드레인 전극(133, 136)이 형성되어 있다. 이때, 상기 소스 전극(133)은 상기 데이터 배선(130)에서 분기하는 형태가 되고 있다.
상기 스위칭 영역(TrA)에 순차 적층된 상기 게이트 전극(115)과 게이트 절연막(117)과 반도체층(127)과 서로 이격하는 소스 및 드레인 전극(133, 136)은 박막트랜지스터(Tr)를 이룬다.
한편, 상기 게이트 절연막(117)과 상기 데이터 배선(130)의 사이에는 상기 액티브층(120)과 상기 오믹콘택층(126)을 이루는 동일한 물질로 이루어진 제 1 및 제 2 더미패턴(125a, 125b)이 형성되고 있다. 이렇게 제 1 및 제 2 더미패턴(125a, 125b)이 형성된 것은 제조 방법의 특성에 따른 것이다. 이에 대해서는 추후 설명한다.
또한, 상기 스위칭 영역(TrA)과 화소영역(P)의 경계에는 상기 게이트 절연막(117)과 동일한 형태를 가지며 무기절연물질로써 이루어진 보호층(140)이 형성되고 있다. 이때 상기 보호층(140)은 스위칭 영역(TrA)에 있어서는 상기 박막트랜지스터(Tr)의 드레인 전극(136)의 일끝단을 노출시키며 형성되고 있는 것이 특징이다. 따라서, 상기 보호층(140)과 게이트 절연막(117)을 각 화소영역(P)에 대응하여 상기 기판(110)을 노출시키는 투과홀(TH)을 구비하고 있는 것이 특징이다.
전술한 구성에 의해 보호층(140) 내에 상기 드레인 전극(136)에 대응하여 상기 드레인 전극(136)을 노출시키는 드레인 콘택홀을 형성하지 않음으로써 드레인 콘택홀 형성을 위한 영역만큼이 줄어든 형태로 상기 드레인 전극(136)이 형성되고 있다.
따라서, 드레인 콘택홀을 구비한 종래의 어레이 기판 대비 본 발명에 따른 어레이 기판(110)은 불투명한 저저항 금속재질로 이루어진 드레인 전극(136)의 면적이 작아짐으로 해서 각 화소영역(P) 내의 개구율을 향상시키고 있다.
다음, 투과홀(TH)이 구비됨으로써 상기 보호층(140) 외부로 노출된 상기 드레인 전극(136)의 일끝단 및 그 측면과 접촉하며 상기 투과홀(TH) 내부에서는 상기 기판(110)과 직접 접촉하며 그 일끝단은 전단의 게이트 배선(미도시)과 중첩하며 투명 도전성 물질로 화소전극이 각 화소영역(P)별로 형성되고 있다.
전술한 구성에 의해 화소영역(P) 내에서 상기 기판(110)의 하부로부터 입사되는 빛의 투과율을 극대화할 수 있는 것이 특징이다. 즉, 각 화소영역(P) 내에서 상기 게이트 절연막(117)과 보호층(140)은 투과홀(TH)을 구성하기 위해 제거되어 화소영역(P)의 경계와 스위칭 영역(TrA)에만 형성되었으므로 실질적으로 빛이 투과하는 화소영역(P) 대부분에 대해서는 형성되지 않고 있다.
따라서, 빛이 무기절연물질로 이루어진 상기 게이트 절연막(117)과 보호층(140)을 통과함으로써 발생하는 투과율 저하를 억제할 수 있으며, 이로인해 종래의 어레이 기판 대비 빛의 투과율을 향상시킬 수 있는 것이 특징이다.
한편, 상기 화소전극(150)은 전단의 게이트 배선(미도시)과 상기 게이트 절연막(117)과 보호층(140)을 개재하여 중첩되도록 형성됨으로써 중첩되는 부분이 스토리지 커패시터(미도시)를 이루도록 구성되고 있다.
이후에는 전술한 구성을 갖는 본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.
도 6a 내지 도 6g는 도 4를 절단선 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도이다.
도 6a에 도시한 바와 같이, 투명한 기판(110) 상에 금속물질을 증착하여 제 1 금속층(미도시)을 형성하고, 포토레지스트의 도포, 노광 마스크를 이용한 노광, 현상, 식각 및 등 일련의 단위 공정을 포함하는 마스크 공정을 실시하여 패터닝함으로써 일방향으로 연장하는 게이트 배선(미도시)을 형성하고, 동시에 각 화소영역(P) 내의 스위칭 영역(TrA)에는 상기 게이트 배선(미도시)에서 분기한 게이트 전극(115)을 형성한다.
다음, 도 6b에 도시한 바와 같이, 상기 게이트 배선(미도시)과 게이트 전극(115) 위로 상기 기판(110) 위로 전면에 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막(117)을 형성하고, 연속하여 상기 게이트 절연막(117) 위로 순수 비정질 실리콘과 불순물 비정질 실리콘 및 금속물질을 연속 증착하여 순수 비정질 실리콘층(118)과, 불순물 비정질 실리콘층(119)과 제 2 금속층(122)을 형성한다.
다음, 상기 제 2 금속층(122) 위로 포토레지스트를 도포하여 포토레지스트층(181)을 형성하고, 노광한 빛을 100% 투과시키는 투과영역(TA)과, 빛을 100% 차단하는 차단영역(BA) 및 빛의 투과량을 20% 내지 800% 사이에서 조절할 수 있는 반투과영역(HTA)을 포함하는 노광 마스크(190)를 상기 포토레지스트층(181) 위로 위 치시킨 후, 상기 노광 마스크(190)를 통한 노광을 실시한다.
이때, 상기 포토레지스트층(181)을 형성한 포토레지스트가 빛을 받으면, 현상 시 남게되는 네가티브 타입(negative type)인 경우, 상기 기판(110) 상의 데이터 배선(미도시)과 상기 스위칭 영역(TrA) 중 소스 및 드레인 전극(미도시)이 형성되어야 할 부분에 대응해서는 투과영역(TA)이, 상기 스위칭 영역(TrA)의 상기 게이트 전극(115)과 중첩하며, 상기 소스 및 드레인 전극(미도시) 사이로 노출되는 영역에 대해서는 반투과영역(HTA)이, 그 외의 영역에 대해서는 차단영역(BA)이 대응되도록 상기 노광 마스크(191)를 위치시킨 후, 노광을 실시한다. 이때, 상기 포토레지스트가 포지티브 타입(positive tape)인 경우, 투과영역과 차단영역의 상기 대응되는 위치를 바꾸어 대응되도록 한 후, 노광을 실시하면 상기 네가티브 타입(negative type)의 포토레지스트를 이용한 것과 동일한 결과를 얻을 수 있다.
다음, 상기 노광된 포토레지스트층(181)을 현상하면, 도 6c에 도시한 바와 같이, 상기 노광 마스크(도 6b의 190)의 투과영역(도 6b의 TA)에 대응된 영역에는 제 1 두께를 갖는 제 1 포토레지스트 패턴(181a)이 남게되고, 상기 노광 마스크(도 6b의 190)의 반투과영역(도 6b의 HTA)에 대응된 부분은 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴(181b)이 남게되고, 상기 노광 마스크(도 6b의 190)의 차단영역(도 6b의 BA)에 대응된 포토레지스트층(도 6b의 181)은 현상 시 모두 제거되어 제 2 금속층(122)을 노출시키게 된다.
다음, 도 6d에 도시한 바와 같이, 상기 제 1 및 제 2 포토레지스트 패턴(181a, 도 6c의 181b) 외부로 노출된 상기 제 2 금속층(도 6c의 122)과 그 하부 의 불순물 비정질 실리콘층(도 6c의 119) 및 순수 비정질 실리콘층(도 6c의 118)을 순차적으로 식각함으로써 상기 게이트 절연막(117) 위로 상기 게이트 배선(미도시)과 교차하여 각 화소영역(P)을 정의하는 데이터 배선(130)을 형성하며, 동시에 스위칭 영역(TrA)에 있어서는 상기 데이터 배선(130)과 연결된 소스 드레인 패턴(123)을 형성하고, 그 하부로 불순물 비정질 실리콘 패턴(121) 및 액티브층(120)을 형성한다. 이때, 상기 데이터 배선(130) 하부에도 상기 데이터 배선(130)과 동일한 형태로 패터닝되어 순수 비정질 실리콘의 제 1 더미패턴(125a)과 불순물 비정질 실리콘의 제 2 더미패턴(125b)이 형성되게 된다.
다음, 애싱(ashing)을 진행하여 상기 제 2 두께의 포토레지스트 패턴(도 6c의 181b)을 제거하여 그 하부의 상기 소스 드레인 패턴(도 6c의 123)의 중앙부를 노출시킨다. 이때, 상기 애싱(ashing)에 의해 상기 제 1 포토레지스트 패턴(181a) 또한 그 두께가 얇아지지만 상기 애싱(ashing) 완료 후에도 소정의 두께를 가지며 여전히 기판(110) 상에 남아있게 된다.
다음, 도 6e에 도시한 바와같이, 상기 애싱(ashing)에 의해 상기 제 2 포토레지스트 패턴(도 6c의 181b)이 제거됨으로써 노출된 상기 소스 드레인 패턴(도 6d의 123)과 그 하부의 불순물 비정질 실리콘 패턴(도 6d의 123)을 순차적으로 식각하여 제거함으로써 스위칭 영역(TrA)에 있어서는 서로 이격된 소스 및 드레인 전극(133, 136)을 형성하고, 상기 소스 및 드레인 전극(133, 136) 하부로 서로 이격하며 상기 액티브층(120)을 노출시키는 불순물 비정질 실리콘의 오믹콘택층(126)을 형성한다.
이때 상기 스위칭 영역(TrA)에 순차 적층된 상기 게이트 전극(115)과, 게이트 절연막(117)과, 액티브층(120)과 오믹콘택층(126)의 반도체층(127)과, 서로 이격하는 소스 및 드레인 전극(133, 136)은 박막트랜지스터(Tr)를 이룬다.
다음, 도 6f에 도시한 바와 같이, 스트립을 진행하여 상기 소스 및 드레인 전극(133, 136)과 상기 데이터 배선(130) 상부에 남아있는 상기 제 1 포토레지스트 패턴(도 5d의 181a)을 제거한 후, 상기 데이터 배선(130)과 소스 및 드레인 전극(133, 136)위로 전면에 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 보호층(140)을 형성한다.
이후, 상기 보호층(140) 및 그 하부에 위치하는 게이트 절연막(117)에 대해 마스크 공정을 실시하여 패터닝함으로써 상기 게이트 및 데이터 배선(미도시, 130)이 형성되는 부분과 스위칭 영역(TrA)에 대응해서만 상기 보호층(140) 및 게이트 절연막(117)이 남아있도록 하고 화소영역(P) 중앙부에 대해서는 상기 기판(110) 면이 노출되도록 상기 각 화소영역(P)에 투과홀(TH)을 형성한다.
이때, 상기 스위칭 영역(TrA)에 있어서 상기 드레인 전극(136) 일끝단에 대해서는 상기 보호층(140)이 제거되어 상기 투과홀(TH) 내측에 위치하도록 함으로써 상기 투과홀(TH) 내에서 상기 드레인 전극(136)의 일끝단이 노출된 상태가 되도록 한다.
이렇게 보호층(140)을 마스크 공정을 진행하여 패터닝하는 과정에서 드레인 전극(136)과 중첩하여 상기 드레인 전극(136)을 노출시키는 형태의 드레인 콘택홀 을 형성하지 않아도 되므로 상기 드레인 전극(136)의 면적은 드레인 콘택홀을 형성하는 종래의 어레이 기판에 형성된 드레인 전극대비 작은 크기를 갖도록 형성할 수 있다. 따라서, 상기 드레인 전극(136)에 의해 가려지게 되는 부분이 제거됨으로써 종래대비 개구율이 향상될 수 있다.
다음, 도 6g에 도시한 바와 같이, 상기 투과홀(TH)을 갖는 보호층(140)과 상기 투과홀(TH)에 의해 노출된 상기 기판(110) 위로 투명 도전성물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하고, 이를 마스크 공정을 진행하여 패터닝하여 각 화소영역(P)마다 상기 드레인 전극(136)의 일끝단과 접촉하는 화소전극(150)을 형성함으로써 본 발명의 실시예에 따른 어레이 기판(110)을 완성한다. 이때, 상기 화소전극(150)은 전단의 게이트 배선(미도시)과 그 일끝단이 중첩되도록 형성함으로써 상기 서로 중첩되는 전단 게이트 배선(미도시)과 상기 화소전극(150)이 각각 제 1 및 제 2 스토리지 전극을 이루도록 하며 이들 두 전극 사이에 개재된 보호층(140)과 게이트 절연막(117)을 유전체층으로 하여 스토리지 커패시터(미도시)를 이루도록 하는 것이 특징이다.
전술한 제조 방법에 의해 제조된 어레이 기판은 화소영역(P)에 있어 화소전극(150)과 기판(110) 사이에 아무런 물질층이 형성되지 않음으로써 투과율이 극대화 될 수 있는 것이 특징이다. 상기 게이트 절연막(117)과 보호층(140)은 투명한 무기절연물질로 이루어지지만, 이들 물질층이 비록 투명하다 입사되는 빛이 해도 100% 모두 투과될 수 없다.
따라서 화소전극(150)이 보호층 상부에 형성되는 경우 상기 화소전극 하부에 위치하는 게이트 절연막과 보호층에 의해 투과율이 저감되지만, 본 발명에 따른 액정표시장치용 어레이 기판의 경우, 화소영역(P) 내부에 대응하여 투과홀(TH)이 형성되어 게이트 절연막(117)과 보호층(140)이 제거되어 화소전극(150)이 기판(110)면과 직접 접촉하며 형성됨으로써 투과율이 극대화되도록 한 것이 특징이다.
도 1은 일반적인 액정표시장치의 분해사시도.
도 2는 종래의 액정표시장치에 있어 어레이 기판 내의 하나의 화소영역에 대한 평면도.
도 3은 도 2를 절단선 Ⅲ-Ⅲ을 따라 절단한 부분에 대한 단면도.
도 4는 본 발명에 따른 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 평면도.
도 5는 도 4를 절단선 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 단면도.
도 6a 내지 도 6g는 도 4를 절단선 Ⅴ-Ⅴ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
110 : 어레이 기판 113 : 게이트 배선
115 : 게이트 전극 127 : 반도체층
130 : 데이터 배선 133 : 소스 전극
136 : 드레인 전극 150 : 화소전극
P : 화소영역 TH : 투과홀
Tr : 박막트랜지스터

Claims (6)

  1. 그 내부에 스위칭 영역을 갖는 화소영역이 정의된 기판 상에 상기 화소영역의 경계에 일방향으로 연장하는 게이트 배선과, 상기 게이트 배선에서 분기하여 상기 스위칭 영역에 형성된 게이트 전극과;
    상기 화소영역의 경계 및 상기 스위칭 영역에 상기 게이트 배선 및 게이트 전극을 덮으며 형성된 게이트 절연막과;
    상기 게이트 절연막 위로 상기 스위칭 영역에 상기 게이트 전극과 중첩하며 형성된 액티브층과 상기 액티브층 상부로 서로 이격하며 형성된 오믹콘택층과, 상기 각 오믹콘택층 위로 그 끝단이 상기 각 오믹콘택층과 일치하도록 형성된 소스 및 드레인 전극과;
    상기 게이트 절연막 위로 상기 화소영역의 경계에 상기 게이트 배선과 교차하며 상기 소스 전극과 연결되며 형성된 데이터 배선과;
    상기 화소영역의 경계에 상기 데이터 배선과 상기 게이트 절연막을 덮으며 상기 드레인 전극의 일끝단을 노출시키며 형성된 보호층과;
    상기 드레인 전극의 일끝단 상면과 그 측면과 접촉하며 상기 화소영역에 형성된 화소전극
    을 포함하며, 상기 화소전극은 상기 기판과 직접 접촉하며 형성된 것이 특징인 액정표시장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 화소전극은 그 일끝단이 연장하여 전단 게이트 배선과 중첩하도록 형성됨으로써 중첩되는 부분이 스토리지 커패시터를 이루는 것이 특징인 액정표시장치용 어레이 기판.
  3. 제 1 항에 있어서,
    상기 게이트 절연막과 상기 데이터 배선 사이에는 순차적으로 상기 액티브층을 이루는 물질과 상기 오믹콘택층을 이루는 물질로 제 1 및 제 2 더미패턴이 형성된 것이 특징인 액정표시장치용 어레이 기판.
  4. 그 내부에 스위칭 영역을 갖는 화소영역이 정의된 기판 상에 상기 화소영역의 경계에 일방향으로 연장하는 게이트 배선을 형성하고, 동시에 상기 스위칭 영역에 상기 게이트 배선에서 분기한 형태로 게이트 전극을 형성하는 단계와;
    상기 게이트 전극과 게이트 배선 위로 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 상기 스위칭 영역에 상기 게이트 전극과 중첩하며 액티브층과 상기 액티브층 상부로 서로 이격하며 형성된 오믹콘택층과, 상기 각 오 믹콘택층 위로 그 끝단이 상기 각 오믹콘택층과 일치하도록 서로 이격하는 소스 및 드레인 전극을 형성하고, 상기 무기절연층 위로 상기 화소영역의 경계에 상기 게이트 배선과 교차하며 상기 소스 전극과 연결되도록 데이터 배선을 형성하는 단계와;
    상기 데이터 배선과 소스 및 드레인 전극 위로 전면에 보호층을 형성하고, 상기 보호층과 상기 게이트 절연막을 패터닝하여 상기 화소영역 내에 상기 드레인 전극의 일끝단과 상기 기판을 노출시키는 투과홀을 형성하는 단계와;
    상기 투과홀에 대응하여 상기 드레인 전극의 일끝단과 접촉하며 화소전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  5. 제 4 항에 있어서,
    상기 액티브층과 오믹콘택층과 데이터 배선과 소스 및 드레인 전극을 형성하는 단계는,
    상기 게이트 절연막 위로 순수 비정질 실리콘과, 불순물 비정질 실리콘과 금속물질을 연속하여 순차 증착하여 순수 비정질 실리콘층과, 불순물 비정질 실리콘층과, 금속층을 형성하는 단계와;
    상기 금속층 위로 포토레지스트층을 형성하는 단계와;
    상기 포토레지스트층 위로 데이터 배선과 소스 및 드레인 전극을 형성할 영역에는 각각 투과영역이, 상기 소스 및 드레인 전극 사이의 이격영역에는 반투과영 역이, 그 외의 영역에는 차단영역이 대응하도록 노광 마스크를 위치시키고, 상기 노광 마스크를 통한 노광을 실시하는 단계와;
    상기 노광된 포토레지스트층을 현상함으로써 상기 데이터 배선과 소스 및 드레인 전극이 형성될 영역에 대응해서는 제 1 두께를 갖는 제 1 포토레지스트 패턴을 형성하고, 상기 소스 및 드레인 전극 사이의 이격영역에는 상기 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하고, 그 외의 영역에 있어서는 상기 금속층을 노출시키는 단계와;
    상기 노출된 금속층과 그 하부의 불순물 비정질 실리콘층 및 순수 비정질 실리콘층을 순차적으로 식각하여 게이트 절연막을 노출시킴으로써 상기 화소영역의 경계에 데이터 배선을 형성하고, 동시에 상기 스위칭 영역에 상기 데이터 배선과 연결된 상태의 소스 드레인 패턴과 불순물 비정질 실리콘 패턴 및 상기 액티브층을 형성하는 단계와;
    애싱을 진행하여 상기 제 2 포토레지스트 패턴을 제거하는 단계와;
    상기 제 2 포토레지스트 패턴이 제거됨으로써 노출된 상기 소스 드레인 패턴과 그 하부의 불순물 비정질 실리콘 패턴을 순차 식각함으로써 서로 이격하는 소스 및 드레인 전극과, 상기 이격한 소스 및 드레인 전극 하부로 오믹콘택층을 형성하는 단계와;
    상기 제 1 포토레지스트 패턴을 제거하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  6. 제 4 항에 있어서,
    상기 화소전극은 전단 게이트 배선과 중첩하도록 형성하는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
KR1020090076106A 2009-08-18 2009-08-18 액정표시장치용 어레이 기판 및 그 제조방법 KR20110018577A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090076106A KR20110018577A (ko) 2009-08-18 2009-08-18 액정표시장치용 어레이 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090076106A KR20110018577A (ko) 2009-08-18 2009-08-18 액정표시장치용 어레이 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110018577A true KR20110018577A (ko) 2011-02-24

Family

ID=43776182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090076106A KR20110018577A (ko) 2009-08-18 2009-08-18 액정표시장치용 어레이 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20110018577A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150051531A (ko) * 2013-11-04 2015-05-13 엘지디스플레이 주식회사 액정표시장치의 제조방법
US9576987B2 (en) 2013-12-13 2017-02-21 Samsung Display Co., Ltd. Display substrate and method of manufacturing the display substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150051531A (ko) * 2013-11-04 2015-05-13 엘지디스플레이 주식회사 액정표시장치의 제조방법
US9576987B2 (en) 2013-12-13 2017-02-21 Samsung Display Co., Ltd. Display substrate and method of manufacturing the display substrate

Similar Documents

Publication Publication Date Title
KR101250319B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR101253497B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR102081599B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20130054780A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20140062526A (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR20010046652A (ko) 컬러필터를 포함한 액정표시장치와 제조방법
KR20070082157A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20080000751A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20130061969A (ko) 액정표시장치 및 이의 제조 방법
KR20140083649A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101333266B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101294691B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US20070188682A1 (en) Method for manufacturing a display device
CN113467145B (zh) 阵列基板及制作方法、显示面板
KR101228538B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101799032B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR20130027207A (ko) 액정표시장치용 어레이 기판의 제조방법
KR102438251B1 (ko) 액정표시장치 및 그 제조방법
KR20110018577A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US8435722B2 (en) Method for fabricating liquid crystal display device
KR20120130983A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20010060519A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR101227408B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application