KR20140062526A - 액정표시장치용 어레이기판 및 그 제조방법 - Google Patents

액정표시장치용 어레이기판 및 그 제조방법 Download PDF

Info

Publication number
KR20140062526A
KR20140062526A KR1020120127196A KR20120127196A KR20140062526A KR 20140062526 A KR20140062526 A KR 20140062526A KR 1020120127196 A KR1020120127196 A KR 1020120127196A KR 20120127196 A KR20120127196 A KR 20120127196A KR 20140062526 A KR20140062526 A KR 20140062526A
Authority
KR
South Korea
Prior art keywords
electrode
gate
semiconductor layer
light
substrate
Prior art date
Application number
KR1020120127196A
Other languages
English (en)
Other versions
KR102012854B1 (ko
Inventor
이재석
권재창
심유리
김민보
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120127196A priority Critical patent/KR102012854B1/ko
Priority to CN201310220569.4A priority patent/CN103809320B/zh
Priority to US13/928,281 priority patent/US9006744B2/en
Publication of KR20140062526A publication Critical patent/KR20140062526A/ko
Priority to US14/642,683 priority patent/US9123598B2/en
Application granted granted Critical
Publication of KR102012854B1 publication Critical patent/KR102012854B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치용 어레이기판 및 그 제조방법을 개시한다. 개시된 본 발명의 액정표시장치용 어레이기판은, 표시영역과 비표시영역으로 구분되는 기판; 상기 기판의 표시영역 상에 가장자리는 단차가 높고, 내부는 단차가 낮은 구조로 형성되는 게이트 전극; 상기 게이트 전극을 포함한 기판 전면에 형성되는 게이트 절연막; 상기 게이트 절연막 상부에 형성되고, 상기 게이트 전극과 오버랩되도록 형성되는 반도체층; 상기 게이트 절연막 상부에 상기 반도체층과 이격되어 형성되는 화소전극; 상기 반도체층 상부에 형성되는 소스전극과, 상기 소스전극과 이격되어 형성되고 상기 화소전극과 직접 연결되도록 형성되는 드레인전극; 상기 소스전극과 드레인전극을 포함한 기판 전면에 형성되는 패시베이션막; 상기 페시베이션막 상부에 형성되고, 상기 게이트전극, 소스전극, 드레인전극 및 반도체층과 오버랩되도록 형성되는 광차단막패턴; 및 상기 광차단막패턴 상에 형성된 층간절연막 상에 상기 화소전극과 오버랩되도록 형성되는 다수의 분기된 공통전극을 포함하는 것을 특징으로 한다.
따라서, 본 발명에 따른 액정표시장치용 어레이기판 및 그 제조방법은, 박막 트랜지스터의 상,하부에 광차단 구조를 배치하여 채널영역으로 유입되는 광을 차단하고, 액정표시장치 박막 트랜지스터의 누설 전류를 방지하며, 박막 트랜지스터의 채널영역과 대응되는 광차단 구조를 게이트 전극으로 하고, 하프톤 마스크를 이용함으로써, 공정을 단순화하고, 제조비용을 절감할 수 있습니다.

Description

액정표시장치용 어레이기판 및 그 제조방법{Array substrate for liquid crystal display and method for fabricating the same}
본 발명은 액정표시장치(Liquid Crystal Display)에 관한 것으로서, 보다 상세하게는 박막트랜지스터의 상,하부에 광차단막 구조가 구비되고, 공정을 단순화하고 제조비용을 절감하는 액정표시장치용 어레이기판 및 제조방법에 관한 것이다.
일반적으로 액정표시장치의 구동 원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동 행렬 액정표시장치(AM-LCD: Active Matrix LCD, 이하 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 액정표시장치는 공통전극이 형성된 컬러필터 기판(즉, 상부기판)과 화소전극이 형성된 어레이기판(즉, 하부기판)과, 상부기판 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다. 종래기술에 따른 액정표시장치용 어레이기판을 도 1을 참조하여 설명하면 다음과 같다.
도 1 은 종래 제 1 액정표시장치용 어레이기판의 단면도를 도시한 도면이다.
종래 액정표시장치용 어레이기판은, 투명한 절연기판(10) 상에 게이트배선과 데이터배선이 게이트 절연막(12)을 사이에 두고 교차되어 화소영역을 정의하며, 상기 게이트배선과 데이터배선의 교차영역에 박막 트랜지스터가 형성된다.
상기 박막 트랜지스터는 상기 게이트배선으로부터 연장된 게이트 전극(11), 상기 게이트 전극(11)을 포함한 기판 전면에 형성된 게이트 절연막(12), 상기 게이트 절연막(12) 상부에 상기 게이트 전극(11)과 중첩되도록 형성되는 반도체층(13), 상기 반도체층(13)의 일부와 중첩되도록 형성되고, 서로 이격하여 형성되는 소스전극(15) 및 드레인전극(16)을 포함한다. 상기 소스전극(15) 및 드레인전극(16)이 형성된 기판(10) 전면에 패시베이션막(17)이 형성된다. 또한, 상기 게이트 절연막(12) 상에서 형성되며, 상기 박막 트랜지스터의 드레인전극(16)과 전기적으로 연결된 화소전극(14)이 형성된다.
도면에 도시하지 않았지만, 액정표시장치는 컬러필터기판과 박막트랜지스터 기판이 서로 대향하여 구성되며, 이들 컬러필터기판 및 박막트랜지스터 기판 사이에 액정층이 개재되어 있다.
상기 박막트랜지스터 기판에 정의된 다수의 화소마다 박막트랜지스터와 공통전극 및 화소전극이 형성되며, 상기 공통전극과 화소전극은 동일 기판상에 서로 평행하게 이격하여 구성된다.
그리고, 상기 컬러필터기판은 상기 박막트랜지스터 기판상에 형성된 게이트배선과 데이터배선 및 이들 배선들이 교차하는 지점에 형성된 박막트랜지스터에 대응하는 부분에 블랙매트릭스가 구성되고, 상기 화소에 대응하여 컬러필터가 구비되어 있다. 따라서, 상기 액정층은 상기 공통전극과 화소전극의 수평 전계에 의해 구동된다.
이 때, 종래 기술에 따른 액정표시장치용 박막 트랜지스터의 경우, 태양광을 포함한 외부 환경에서 유입되는 빛에 의해, 채널이 형성되는 소스전극 및 드레인 전극과 반도체층이 그대로 노출되어, 외부에서 입사되는 광을 포함한 소자 내부에서 산란 또는 반사되는 빛이 채널에 유입되게 된다.
따라서, 종래기술에 따르면, 이렇게 외부에서 입사되는 광을 포함한 소자 내부에서 산란 또는 반사되는 빛이 박막 트랜지스터 상부로부터 입사되어 채널로 유입되는 것을 차단하지 못하게 됨으로써 누설전류가 발생하게 되며, 그로 인해 표시장치의 구동 조건 하에서는 제대로 된 화상 구현이 불가능하게 된다. 특히, 반도체층의 채널부가 빛에 노출되면 누설전류가 발생되어 채널로서의 성능을 발휘하지 못하게 된다. 이로 인해, 액정표시장치의 구도에 필요한 여러 전압의 제어가 불가능 해지며 디스플레이 성능이 낮아지게 된다.
상기 문제점을 해결하기 위해 상기 반도체층의 채널부와 대응하는 영역의 상,하부에 광차단막 패턴이 형성된 발명이 제안되었다.
도 2는 종래 제 2 액정표시장치용 어레이기판의 단면도를 도시한 도면이다.
도 2를 참조하면, 절연기판(20) 상에 개구부를 구비한 제 1 절연막(30), 상기 개구부를 포함한 제 1 절연막(30) 상에 형성된 제 1 광차단막 패턴(31), 상기 제 1 광차단막 패턴(31)을 포함하는 절연기판 전면에 형성된 제 1 게이트 절연막(32), 상기 제 1 게이트 절연막(32) 상에 형성된 게이트전극(21), 상기 게이트전극(21)을 포함한 제 1 게이트 절연막(32) 상에 형성된 제 2 게이트 절연막(22), 상기 제 2 게이트 절연막(22) 상부에 형성되고, 상기 제 1 광차단막패턴(31)과 오버랩되는 반도체층(23), 상기 제 2 게이트 절연막(22) 상부에 상기 반도체층(23)과 이격되어 형성된 화소전극(24), 상기 반도체층(23) 상부에 형성된 소스전극(25), 상기 소스전극(25)과 이격되어 형성되고 상기 화소전극(24)과 직접 연결되는 드레인전극(26), 상기 소스전극(25)과 드레인전극(26)을 포함한 절연기판 전면에 형성된 패시베이션막(27), 상기 패시베이션막(27) 상부에 형성되고, 상기 제 1 광차단막패턴(31)과 오버랩되는 제 2 광차단막패턴(40), 상기 제 2 광차단막패턴(40)이 형성된 상기 패시베이션막(27) 상부에 형성되는 제 2 절연막(28) 및 상기 제 2 절연막(28) 상에 형성되고, 상기 화소전극(24)과 오버랩되는 다수의 분기된 공통전극(29)을 포함하여 구성된다.
따라서, 박막 트랜지스터 하부와 상부에 제 1 광차단막패턴(31)과 제 2 광차단막패턴(40) 구조를 배치하여 백라이트로부터 소자의 채널 영역으로 유입되는 광을 차단시킴으로써 액정표시장치용 박막 트랜지스터의 누설 전류를 방지할 수 있다.
하지만, 이 경우, 상기 개구부를 포함하는 제 1 절연막(30)을 형성하는 제 1 마스크 공정, 상기 제 1 광차단막패턴(31)을 형성하는 제 2 마스크 공정, 상기 게이트 전극(21)을 형성하는 제 3 마스크 공정, 상기 반도체층(23)을 형성하는 제 4 마스크 공정, 상기 반도체층(23)과 이격하여 화소전극(24)을 형성하는 제 5 마스크 공정, 상기 반도체층(23)과 화소전극(24) 상에 소스전극(25) 및 드레인전극(26)을 형성하는 제 6 마스크 공정, 상기 제 2 광차단막패턴을 형성하는 제 7 마스크 공정, 상기 공통전극(29)을 형성하는 제 8 마스크 공정 및 도면에는 도시하지 않았지만, 게이트배선과 데이터배선 끝단에 게이트 패드와 데이터 패드 형성시 상기 게이트배선과 데이터배선을 각각 노출하는 콘택홀을 형성하는 제 9 마스크 공정이 추가될 수 있다.
따라서, 상기 종래 제 2 액정표시장치용 어레이기판 제조시 총 9 마스크 공정이 필요하며, 이러한 많은 수의 마스크 공정은 제조 비용이 높고, 공정 단계가 많아 불량발생 확률이 높아지는 문제점이 있어, 공정 수를 줄이고 제조비용을 절감할 필요가 있다.
본 발명은 박막 트랜지스터의 상,하부에 광차단 구조를 배치하여 채널영역으로 유입되는 광을 차단하는 액정표시장치용 어레이기판 및 그 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 박막 트랜지스터의 채널영역으로 유입되는 광을 차단함으로써, 액정표시장치 박막 트랜지스터의 누설 전류를 방지하는 액정표시장치용 어레이기판 및 그 제조방법을 제공하는데 다른 목적이 있다.
또한, 본 발명은 박막 트랜지스터의 채널영역과 대응되는 광차단 구조를 게이트 전극으로 하고, 하프톤 마스크를 이용함으로써, 공정을 단순화하고, 제조비용을 절감하는 액정표시장치용 어레이기판 및 그 제조방법을 제공하는데 또 다른 목적이 있다.
상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 액정표시장치용 어레이기판은, 표시영역과 비표시영역으로 구분되는 기판; 상기 기판의 표시영역 상에 가장자리는 단차가 높고, 내부는 단차가 낮은 구조로 형성되는 게이트 전극; 상기 게이트 전극을 포함한 기판 전면에 형성되는 게이트 절연막; 상기 게이트 절연막 상부에 형성되고, 상기 게이트 전극과 오버랩되도록 형성되는 반도체층; 상기 게이트 절연막 상부에 상기 반도체층과 이격되어 형성되는 화소전극; 상기 반도체층 상부에 형성되는 소스전극과, 상기 소스전극과 이격되어 형성되고 상기 화소전극과 직접 연결되도록 형성되는 드레인전극; 상기 소스전극과 드레인전극을 포함한 기판 전면에 형성되는 패시베이션막; 상기 페시베이션막 상부에 형성되고, 상기 게이트전극, 소스전극, 드레인전극 및 반도체층과 오버랩되도록 형성되는 광차단막패턴; 및 상기 광차단막패턴 상에 형성된 층간절연막 상에 상기 화소전극과 오버랩되도록 형성되는 다수의 분기된 공통전극을 포함하는 것을 특징으로 한다.
또한, 본 발명의 액정표시장치용 어레이기판 제조방법은, 표시영역과 비표시영역으로 구분된 기판 상에 게이트 배선과 가장자리는 단차가 높고, 내부는 단차가 낮은 구조로 게이트 전극을 형성하는 단계; 상기 게이트 배선 및 게이트 전극을 포함한 기판 전면에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상부에 형성되고, 상기 게이트 전극과 오버랩되는 반도체층을 형성하는 단계; 상기 게이트 절연막 상부에 상기 반도체층과 이격하여 화소전극을 형성하는 단계; 상기 반도체층 상부에 데이터 배선과, 상기 데이터 배선으로부터 분기된 소스전극과, 상기 소스전극과 이격되어 형성되고 상기 화소전극과 직접 연결되는 드레인전극을 형성하는 단계; 상기 소스전극과 드레인전극을 포함한 기판 전면에 패시베이션막을 형성하는 단계; 상기 페시베이션막 상부에 형성되고, 상기 게이트전극, 소스전극, 드레인전극 및 반도체층과 오버랩되도록 광차단막패턴을 형성하는 단계; 및 상기 광차단막패턴 상에 형성된 층간절연막 상에 상기 화소전극과 오버랩되는 다수의 분기된 공통전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따른 액정표시장치용 어레이기판 및 그 제조방법은, 박막 트랜지스터의 상,하부에 광차단 구조를 배치하여 채널영역으로 유입되는 광을 차단하는 제 1 효과가 있다.
또한, 본 발명에 따른 액정표시장치용 어레이기판 및 그 제조방법은, 박막 트랜지스터의 채널영역으로 유입되는 광을 차단함으로써, 액정표시장치 박막 트랜지스터의 누설 전류를 방지하는 제 2 효과가 있다.
또한, 본 발명에 따른 액정표시장치용 어레이기판 및 그 제조방법은, 박막 트랜지스터의 채널영역과 대응되는 광차단 구조를 게이트 전극으로 하고, 하프톤 마스크를 이용함으로써, 공정을 단순화하고, 제조비용을 절감하는 제 3 효과가 있다.
도 1은 종래 제 1 액정표시장치용 어레이기판의 단면도를 도시한 도면이다.
도 2는 종래 제 2 액정표시장치용 어레이기판의 단면도를 도시한 도면이다.
도 3은 본 발명의 액정표시장치용 어레이기판의 평면도를 도시한 도면이다.
도 4a 내지 도 4j는 본 발명의 액정표시장치용 어레이기판의 제조방법을 도시한 도면이다.
이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 3은 본 발명의 액정표시장치용 어레이기판의 평면도를 도시한 도면이다.
도 3을 참조하면, 본 발명은 표시영역과 비표시영역으로 구분되는 기판 상에 일방향으로 형성되는 게이트배선과 데이터배선(117)이 수직 교차되어 형성되며 상기 기판의 표시영역에서 화소영역을 정의한다. 상기 게이트배선과 데이터배선의 교차영역에 박막 트랜지스터가 형성된다. 상기 박막 트랜지스터는 게이트배선에서 연장된 게이트 전극(111) 상에 게이트 절연막이 형성되고, 상기 게이트 절연막 상에 반도체층(113)과 상기 반도체층(113) 상에 상기 데이터배선(117)으로부터 분기된 소스전극(115) 및 드레인전극(116)을 포함하여 구성된다. 또한, 화소전극(114)이 상기 반도체층(113)과 이격하여 상기 게이트절연막 상에서 형성되고, 상기 드레인 전극(116)과 직접적으로 접촉하도록 형성된다.
여기서, 상기 게이트전극(111)은 제 1 광차단막패턴의 역할을 하며, 불투명한 금속 재질, 예를 들면, 알루미늄(Al), 텅스텐(W), 구리(Cu), 몰디브덴(Mo), 크롬(Cr), 티타늄(Ti), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 형성될 수 있다. 이 때, 상기 게이트전극(111)은 제 1 광차단막패턴으로 백라이트(back light)로부터 유입되는 빛을 차단하거나 반사시키는 역할을 담당하며, 박막 트랜지스터의 누설 전류를 방지할 수 있다.
상기 화소전극(114)은 상기 게이트배선과 데이터배선(117)이 교차하며 정의하는 화소영역 전면에서 상기 게이트배선 및 데이터배선과 이격하여 형성된다. 이때, 상기 화소전극(114)은 ITO(Indium Tim Oxide), IZO(Indium Zinc Oxide)를 포함한 투명한 물질 그룹 중에서 선택된 어느 하나로 형성된다.
상기 소스전극(115)과 드레인전극(116)이 형성된 기판 전면에 패시베이션막이 형성되고, 상기 페시베이션막 상에 상기 소스전극(115), 드레인전극(116) 및 반도체층(113)이 형성되는 영역과 중첩되도록, 상기 소스전극(115), 드레인전극(116) 및 반도체층(113)이 형성되는 영역의 면적보다 넓게 제 2 광차단막패턴이 형성된다. 또한, 상기 제 2 광차단막패턴은 게이트전극(111)과도 오버랩되어 형성되며, 게이트전극(111)의 면적보다는 좁게 형성된다. 상기 제 2 광차단막패턴 구조를 박막 트랜지스터의 상부에 형성함으로써, 반사 또는 산란된 빛의 유입도 차단할 수 있다.
상기 제 2 광차단막패턴 상에 층간절연막이 형성되고, 상기 층간절연막 상에 상기 화소전극과 오버랩되도록 공통전극이 형성된다. 상기 공통전극은 ITO(Indium Tim Oxide), IZO(Indium Zinc Oxide)를 포함한 투명한 물질 그룹 중에서 선택된 어느 하나로 형성된다.
상기 액정표시장치용 어레이기판의 제조방법을 도 4a 내지 도 4j를 참조하여 자세히 살펴보면 다음과 같다.
도 4a 내지 도 4j는 본 발명의 액정표시장치용 어레이기판의 제조방법을 도시한 도면이다.
도 4a를 참조하면, 절연기판(100) 상에 게이트금속층(101) 및 포토레지스트(300a)를 적층하여 형성하고, 하프톤 마스크(400)를 씌우고 광을 조사한다. 상기 하프톤 마스크(400)는 회절 마스크로 형성할 수도 있다.
상기 게이트금속층(101)은 불투명한 금속 재질, 예를 들면, 알루미늄(Al), 텅스텐(W), 구리(Cu), 몰디브덴(Mo), 크롬(Cr), 티타늄(Ti), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 형성할 수 있다.
또한, 상기 포토레지스트(300a)는 광이 조사되면 경화되는 감광성 재료인 네거티브 포토레지스트(negative photo resist)로 형성한다. 하지만, 포지티브 포토레지스트를 사용하여 공정을 진행할 수도 있다.
도 4b를 참조하면, 상기 하프톤 마스크(400)를 이용한 포토리소그래피기술로 상기 게이트금속층(101) 상에 단차가 있는 포토레지스트 패턴(300b, 300c)을 형성한다.
상기 하프톤 마스크(400)는 차단부(A)와 투과부(B)와 반투과부(c)로 이루어지며, 상기 투과부(B)는 광을 그대로 투과시키고, 상기 반투과부(C)는 서로 다른 투과율을 가지는 반투과 물질을 이용하여 상기 투과부(B)에 비해 광을 적게 통과시키고, 상기 차단부(A)는 광을 완전히 차단시킨다.
따라서, 상기 하프톤 마스크(400)의 투과부(B)와 대향하는 네거티브 포토레지스트는 조사되어 광에 의해 경화되어 단차가 높은 포토레지스트 패턴을 형성하고, 상기 반투과부(C)와 대향하는 네거티브 포토레지스트는 반투과부(C)를 통과하여 투과되는 광에 의해 반경화되므로 단차가 낮은 포토레지스트 패턴을 형성하여 제 1 및 제 2 포토레지스트패턴(300b,300c)이 형성된다. 또한, 상기 하프톤 마스크(400)의 차단부(A)와 대향하는 네거티브 포토레지스트는 제거되어 상기 게이트금속층(101)을 노출시킨다.
이어서, 도 4c를 참조하면, 상기 제 1 및 제 2 포토레지스트 패턴(300b,300c)을 마스크로 하여 식각함으로써, 노출된 게이트금속층(101)을 패터닝한다. 상기 패터닝 공정으로 게이트 전극 영역의 게이트금속층(111a)과 게이트배선 영역의 게이트금속층(112)만 남는다. 이후, 상기 제 1 및 제 2 포토레지스트 패턴(300b,300c)에 대해 애슁(ashing) 공정을 진행하면 단차가 낮은 포토레지스트 패턴은 제거되어, 게이트 전극 영역 게이트금속층(111a)의 일부는 노출되고, 일부에는 제 3 포토레지스트 패턴(300d)이 남는다. 또한, 게이트배선 영역의 게이트금속층(112) 상에는 제 4 포토레지스트 패턴(300e)이 남는다. 상기 제 3 포토레지스트 패턴(300d)이 형성되는 영역은 게이트 전극의 가장자리에 해당하는 영역일 수 있다.
도 4d를 참조하면, 상기 제 3 및 제 4 포토레지스트 패턴(300d,300e)을 마스크로 하여 일부가 노출된 게이트금속층(111a)을 식각하고, 상기 제 3 및 제 4 포토레지스트 패턴(300d,300e)을 제거한다. 이로써, 게이트 배선(112)과 게이트 전극(111)이 완성된다. 상기 게이트 전극(111)은 단차가 있게 형성되며, 가장자리인 외곽부에서는 단차가 높고, 내부에서는 단차가 낮은 구조로 형성된다. 상기 게이트 전극(111)은 백라이트(back light)로부터 유입되는 빛을 차단하거나 반사시키는 제 1 광차단막패턴의 역할을 한다. 상기 게이트 전극(111)의 면적은 후속 공정에서 형성될 박막 트랜지스터의 소스전극 및 드레인전극과 반도체층이 형성되는 영역과 제 2 광차단막패턴의 면적보다 넓게 형성한다. 이로써, 게이트 전극(111)을 제 1 광차단막 패턴으로 하고 게이트 배선(112)과 함께 제 1 하프톤 마스크 공정으로 한 번의 마스크 공정에 의하여 형성할 수 있다.
도 4e를 참조하면, 상기 게이트 전극(111) 및 게이트배선(112)이 형성된 기판 전면에 게이트 절연막(120)을 형성한다. 이때, 상기 게이트 절연막(120)의 재질로는 실리콘산화막(SiO2), 실리콘 질화막을 포함하는 무기 절연물질 중에서 어느 하나를 선택하여 사용한다.
상기 게이트 절연막(209) 상부에 상기 게이트 전극(111) 오버랩되는 위치에 반도체층(113)을 제 1 마스크공정으로 형성한다. 상기 반도체층(113)은 상기 게이트 절연막(120) 상부에 순수한 비정질 실리콘층(a-Si:H)과 불순물이 포함된 비정질 실리콘층(n+ 또는 p+)을 화학기상 증착법(CVD; Chemical Vapor Deposition method)으로 차례로 적층하여 형성한다. 이후, 그 위에 포토레지스트를 형성하고, 차단부와 투과부로 이루어진 제 1 마스크를 이용하여 노광 및 현상공정을 통해 포토레지스트 패턴을 형성하고, 이를 마스크로 하여 순수한 비정질 실리콘층(a-Si:H)과 불순물이 포함된 비정질 실리콘층(n+ 또는 p+)을 식각하고, 상기 포토레지스트 패턴을 제거함으로써, 액티브층과 오믹콘택층을 포함하는 반도체층을 형성한다.
도 4f를 참조하면, 상기 반도체층(113)을 포함한 게이트 절연막(120) 상부에 상기 반도체층과 이격하여 화소전극(114)을 제 2 마스크공정으로 형성한다. 상기 반도체층(113)을 포함한 게이트 절연막(120) 상부에 제 1 투명도전층을 스퍼터링 방법으로 증착하고, 이어 그 위에 포토레지스트를 형성하고, 차단부와 투과부로 이루어진 제 2 마스크를 이용하여 노광 및 현상공정을 통해 포토레지스트 패턴을 형성하고, 이를 마스크로 하여 제 1 투명도전층을 식각하고, 상기 포토레지스트 패턴을 제거함으로써, 화소전극(114)을 형성한다. 이때, 상기 제 1 투명도전층은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 그룹 중에서 선택된 어느 하나를 사용한다. 상기 화소전극(114)은 상기 게이트배선(112) 및 후속공정에서 형성되는 데이터배선(117)이 교차되어 정의하는 화소영역 전면에 형성되며, 상기 게이트배선(112) 및 데이터배선(117)과는 이격하여 형성한다.
도 4g를 참조하면, 상기 반도체층(113) 및 화소전극(114)이 형성된 게이트 절연막(120) 상에 데이터배선(117)과, 상기 데이터배선(117)으로부터 분기된 소스전극(115)과, 상기 소스전극(115)과 채널영역만큼 이격된 드레인전극(116)을 제 3 마스크공정으로 형성한다. 상기 반도체층(113) 및 화소전극(114)을 포함한 기판 전면에 도전층을 스퍼터링 방법으로 증착하고, 이어 그 위에 포토레지스트를 형성하고, 차단부와 투과부로 이루어진 제 3 마스크를 이용하여 노광 및 현상공정을 통해 포토레지스트 패턴을 형성하고, 이를 마스크로 하여 도전층을 식각하고, 상기 포토레지스트 패턴을 제거함으로써, 데이터배선(117), 소스전극(115) 및 드레인전극(115)을 형성한다. 이때, 상기 도전층은 불투명한 금속 재질, 예를 들면, 알루미늄(Al), 텅스텐(W), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 형성할 수 있다.
또한, 도전층 식각 후 추가로 반도체층(113) 채널영역에 형성되어 있는 오믹콘택층을 식각하여 분리 시킬 수 있다. 이때, 상기 드레인전극(116)은 상기 화소전극(114)과 직접적으로 연결된다.
이로써, 게이트배선(112)과 데이터배선(117)이 수직 교차하는 영역에 박막 트랜지스터가 완성된다. 상기 박막 트랜지스터는 상기 게이트전극(111), 게이트 절연막(120), 반도체층(113), 소스전극(115) 및 드레인전극(116)으로 이루어진다. 특히, 상기 반도체층(113), 소스전극(115) 및 드레인전극(116)은 상기 게이트전극(111)의 단차가 낮은 영역과 오버랩되어 위치하게 된다.
도 4h를 참조하면, 상기 소스전극(115), 드레인전극(116) 및 데이터배선(117)이 형성된 기판 전면에 무기절연물질 또는 유기절연물질을 증착하여 패시베이션막(118)을 형성한다.
이 후, 상기 패시베이션막(118) 상에 상기 박막 트랜지스터의 게이트전극(111)과 소스전극(115), 드레인전극(116) 및 반도체층(113)과 중첩되는 영역에서 제 2 광차단막패턴(140)을 제 4 마스크공정으로 형성한다. 상기 패시베이션막(118) 상에 도전층을 스퍼터링 방법으로 증착하고, 이어 그 위에 포토레지스트를 형성하고, 차단부와 투과부로 이루어진 제 4 마스크를 이용하여 노광 및 현상공정을 통해 포토레지스트 패턴을 형성하고, 이를 마스크로 하여 상기 도전층을 식각하고, 상기 포토레지스트 패턴을 제거함으로써, 제 2 광차단막패턴(140)을 형성한다. 이때, 상기 도전층은 불투명한 금속 재질, 예를 들면, 알루미늄(Al), 텅스텐(W), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 형성할 수 있다.
이때, 제 2 광차단막패턴(140)은 소스전극(115), 드레인전극(116) 및 반도체층(113)이 형성된 면적보다 넓게 형성되고, 상기 게이트 전극(111)의 면적보다는 좁게 형성된다. 따라서, 제 2 광차단막패턴(140) 구조를 박막 트랜지스터의 상부에 형성함으로써, 반사 또는 산란된 빛의 유입도 차단할 수 있게 된다.
도 4i를 참조하면, 상기 제 2 광차단막패턴(140)이 형성된 기판 전면에 층간절연막(119)를 형성한다. 상기 층간절연막은 무기절연물질 또는 유기절연물질을 증착하여 형성할 수 있다.
이후 제 5 마스크공정으로, 게이트패드와 데이터패드가 형성되는 영역에서 상기 게이트배선(112)과 상기 데이터배선(117)을 노출하는 콘택홀을 형성한다. 상기 게이트패드와 데이터패드는 상기 기판의 비표시영역에서 형성되며, 상기 층간절연막(119) 상에 포토레지스트를 형성하고, 차단부와 투과부로 이루어진 제 5 마스크를 이용하여 노광 및 현상공정을 통해 포토레지스트 패턴을 형성하고, 이를 마스크로 하여 상기 층간절연막(119), 패시베이션막(118) 및 게이트절연막(120)을 식각하고, 상기 포토레지스트 패턴을 제거함으로써, 게이트패드와 데이터패드가 형성되는 영역에서 상기 게이트배선(112)과 상기 데이터배선(117)을 노출하는 콘택홀을 형성한다.
도 4j를 참조하면, 상기 콘택홀이 형성된 층간절연막(119) 상에 공통전극(121), 게이트패드전극(122) 및 데이터패드전극(123)을 제 6 마스크공정으로 형성한다. 상기 콘택홀이 형성된 층간절연막(119) 상부에 제2 투명도전층을 스퍼터링 방법으로 증착하고, 이어 그 위에 포토레지스트를 형성하고, 차단부와 투과부로 이루어진 제 6 마스크를 이용하여 노광 및 현상공정을 통해 포토레지스트 패턴을 형성하고, 이를 마스크로 하여 제 2 투명도전층을 식각하고, 상기 포토레지스트 패턴을 제거함으로써, 상기 화소전극(114)과 오버랩되도록 다수의 분기된 공통전극(114)을 형성하고, 상기 게이트패드 영역에서 노출된 게이트배선(112) 상에 게이트패드전극(122)을 형성하고, 상기 데이터패드 영역에서 노출된 데이터배선(117) 상에 데이터패드전극(123)을 형성한다. 이때, 상기 제 2 투명도전층은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 그룹 중에서 선택된 어느 하나를 사용한다.
상기 공통전극(121)은 화소전극(114)과 절연막을 사이에 두고 오버랩되도록 형성되어 액정구동 기준 전압인 공통전압을 각 화소에 공급하고, 상기 화소전극(114)과 프린지 필드(fringe field)를 형성한다.
도면에는 도시하지 않았지만, 상기 공통전극(121)을 포함한 기판 전면에는 하부 배향막(미도시)이 형성되어 있다.
상기 박막트랜지스터 기판, 즉 절연기판(100)과 서로 이격되어 합착되는 칼라필터 기판(미도시) 상에는 화소영역을 제외한 지역으로 광이 투과되는 것을 차단시켜 주기 위한 블랙매트릭스(BM; black matrix)(미도시)이 형성되어 있다.
또한, 도면에는 도시하지 않았지만, 상기 칼라필터 기판의 화소영역에는 적색(Red), 녹색(Green), 청색(Blue) 색상의 칼라필터층들이 형성되어 있다. 이때, 상기 적색(Red), 녹색(Green), 청색(Blue) 색상의 칼라필터층들 사이의 칼라필터 기판에는 상기 블랙매트릭스이 형성되어 있다.
여기서, 상기 칼라필터 기판과 박막트랜지스터 기판인 절연기판의 합착시에, 상기 블랙매트릭스는 상기 절연기판(100)의 화소영역을 제외한 영역, 예를 들면 박막트랜지스터, 게이트배선 및 데이터배선 상부와 오버랩되게 배치된다.
또한, 도면에는 도시하지 않았지만, 상기 칼라필터층 상에는 액정을 일정한 방향으로 배열되도록 하는 상부 배향막(미도시)이 형성되어 있다.
이렇게 하여, 상기 박막 트랜지스터를 통해 화소전극(114)에 데이터 신호가 공급되면, 공통전압이 공급된 공통전극(121)과 화소전극(114) 사이에 프린지 필드(fringe field)가 형성되어, 절연기판(100)과 칼라필터기판 사이의 액정분자들이 유전 이방성에 의해 회전하게 됨으로써, 액정분자들이 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
따라서, 본 발명에 따른 액정표시장치용 어레이기판 및 그 제조방법은, 종래 제 2 액정표시장치용 어레이기판과 비교하여, 게이트 전극을 직접 제 1 광차단막패턴으로 형성하고, 개구부가 형성된 절연막 상에 패턴을 형성하지 않고, 하프톤 마스크를 이용하여 단차가 있는 게이트전극으로 형성함으로써, 총 6번의 마스크공정과 1번의 하프톤마스크 공정으로 종래 9번의 마스크 공정 수를 줄이고, 제조비용을 절감하는 효과가 있습니다. 또한, 박막 트랜지스터의 상,하부에 광차단 구조를 배치하여 채널영역으로 유입되는 광을 차단하고, 액정표시장치 박막 트랜지스터의 누설 전류를 방지할 수 있습니다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
100: 절연기판 118: 패시베이션막
111: 게이트전극 119: 층간절연막
112: 게이트배선 120: 게이트절연막
113: 반도체층 121: 공통전극
114: 화소전극 122: 게이트패드전극
115: 소스전극 123: 데이터패드전극
116: 드레인전극 140: 제 2 광차단막 패턴
117: 데이터배선

Claims (17)

  1. 표시영역과 비표시영역으로 구분되는 기판;
    상기 기판의 표시영역 상에 가장자리는 단차가 높고, 내부는 단차가 낮은 구조로 형성되는 게이트 전극;
    상기 게이트 전극을 포함한 기판 전면에 형성되는 게이트 절연막;
    상기 게이트 절연막 상부에 형성되고, 상기 게이트 전극과 오버랩되도록 형성되는 반도체층;
    상기 게이트 절연막 상부에 상기 반도체층과 이격되어 형성되는 화소전극;
    상기 반도체층 상부에 형성되는 소스전극과, 상기 소스전극과 이격되어 형성되고 상기 화소전극과 직접 연결되도록 형성되는 드레인전극;
    상기 소스전극과 드레인전극을 포함한 기판 전면에 형성되는 패시베이션막;
    상기 페시베이션막 상부에 형성되고, 상기 게이트전극, 소스전극, 드레인전극 및 반도체층과 오버랩되도록 형성되는 광차단막패턴; 및
    상기 광차단막패턴 상에 형성된 층간절연막 상에 상기 화소전극과 오버랩되도록 형성되는 다수의 분기된 공통전극을 포함하는 것을 특징으로 하는 액정표시장치용 어레이기판.
  2. 제 1 항에 있어서,
    상기 게이트전극은 백라이트로부터 유입되거나 반사 또는 산란되는 빛이 상기 반도체층의 채널영역에 도달하지 않도록 불투명한 금속 물질로 형성된 것을 특징으로 하는 액정표시장치용 어레이기판.
  3. 제 1 항에 있어서,
    상기 광차단막패턴은 반사 또는 산란되는 빛이 상기 반도체층의 채널영역에 도달하지 않도록 불투명한 금속 물질로 형성된 것을 특징으로 하는 액정표시장치용 어레이기판.
  4. 제 1 항에 있어서,
    상기 소스전극, 드레인전극 및 반도체층은 상기 게이트 전극의 단차가 낮은 영역에서 상기 게이트 전극과 오버랩되도록 형성되는 것을 특징으로 하는 액정표시장치용 어레이기판.
  5. 제 1 항에 있어서,
    상기 게이트 전극과 광차단막패턴은 동일물질로 형성된 것을 특징으로 하는 액정표시장치용 어레이기판.
  6. 제 1 항에 있어서,
    상기 게이트 전극의 면적은 상기 광차단막패턴의 면적보다 넓게 형성된 것을 특징으로 하는 액정표시장치용 어레이기판.
  7. 제 1 항에 있어서,
    상기 광차단막패턴의 면적은 상기 소스전극, 드레인전극 및 반도체층이 형성된 면적보다 넓게 형성된 것을 특징으로 하는 액정표시장치용 어레이기판.
  8. 제 1 항에 있어서,
    상기 기판의 비표시영역에 형성되는 게이트패드와 데이터패드를 더 포함하고,
    상기 게이트패드는 콘택홀을 통해 노출된 게이트배선과 게이트패드전극으로 구성되고, 상기 데이터패드는 콘택홀을 통해 노출된 데이터배선과 데이터패드전극으로 구성되고,
    상기 공통전극, 게이트패드전극 및 데이터패드전극은 동일층에서 동일물질로 형성되는 것을 특징으로 하는 액정표시장치용 어레이기판.
  9. 표시영역과 비표시영역으로 구분된 기판 상에 게이트 배선과 가장자리는 단차가 높고, 내부는 단차가 낮은 구조로 게이트 전극을 형성하는 단계;
    상기 게이트 배선 및 게이트 전극을 포함한 기판 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상부에 형성하고, 상기 게이트 전극과 오버랩되는 반도체층을 형성하는 단계;
    상기 게이트 절연막 상부에 상기 반도체층과 이격하여 화소전극을 형성하는 단계;
    상기 반도체층 상부에 데이터 배선과, 상기 데이터 배선으로부터 분기된 소스전극과, 상기 소스전극과 이격하여 형성하고 상기 화소전극과 직접 연결되는 드레인전극을 형성하는 단계;
    상기 소스전극과 드레인전극을 포함한 기판 전면에 패시베이션막을 형성하는 단계;
    상기 페시베이션막 상부에 형성하고, 상기 게이트전극, 소스전극, 드레인전극 및 반도체층과 오버랩되도록 광차단막패턴을 형성하는 단계; 및
    상기 광차단막패턴 상에 형성된 층간절연막 상에 상기 화소전극과 오버랩되는 다수의 분기된 공통전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  10. 제 9 항에 있어서,
    상기 게이트전극은 백라이트로부터 유입되거나 반사 또는 산란되는 빛이 상기 반도체층의 채널영역에 도달하지 않도록 불투명한 금속 물질로 형성된 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  11. 제 9 항에 있어서,
    상기 광차단막패턴은 반사 또는 산란되는 빛이 상기 반도체층의 채널영역에 도달하지 않도록 불투명한 금속 물질로 형성된 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  12. 제 9 항에 있어서,
    상기 소스전극, 드레인전극 및 반도체층은 상기 게이트 전극의 단차가 낮은 영역에서 상기 게이트 전극과 오버랩되도록 형성되는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  13. 제 9 항에 있어서,
    상기 게이트 전극과 광차단막패턴은 동일물질로 형성된 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  14. 제 9 항에 있어서,
    상기 게이트 전극의 면적은 상기 광차단막패턴의 면적보다 넓게 형성된 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  15. 제 9 항에 있어서,
    상기 광차단막패턴의 면적은 상기 소스전극, 드레인전극 및 반도체층이 형성된 면적보다 넓게 형성된 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  16. 제 9 항에 있어서,
    상기 공통전극을 형성하는 단계 전에,
    상기 기판의 비표시영역에서 층간절연막, 패시베이션막 및 게이트절연막을 게이트배선과 데이터배선을 노출하도록 식각하여 콘택홀을 형성하는 단계를 더 포함하고,
    상기 콘택홀을 통해 노출된 게이트배선 상에 게이트패드전극과, 상기 콘택홀을 통해 노출된 데이터배선 상에 데이터패드전극을 공통전극과 동시에 형성하는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  17. 제 9 항에 있어서,
    상기 단차가 있는 게이트 전극 및 게이트 배선을 형성하는 단계는, 하프톤 마스크를 사용하여 한 번의 마스크 공정으로 형성하는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.


KR1020120127196A 2012-11-12 2012-11-12 액정표시장치용 어레이기판 및 그 제조방법 KR102012854B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120127196A KR102012854B1 (ko) 2012-11-12 2012-11-12 액정표시장치용 어레이기판 및 그 제조방법
CN201310220569.4A CN103809320B (zh) 2012-11-12 2013-06-05 液晶显示设备的阵列基板以及制造该阵列基板的方法
US13/928,281 US9006744B2 (en) 2012-11-12 2013-06-26 Array substrate of liquid crystal display device
US14/642,683 US9123598B2 (en) 2012-11-12 2015-03-09 Method of fabricating array substrate of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120127196A KR102012854B1 (ko) 2012-11-12 2012-11-12 액정표시장치용 어레이기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20140062526A true KR20140062526A (ko) 2014-05-26
KR102012854B1 KR102012854B1 (ko) 2019-10-22

Family

ID=50680859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120127196A KR102012854B1 (ko) 2012-11-12 2012-11-12 액정표시장치용 어레이기판 및 그 제조방법

Country Status (3)

Country Link
US (2) US9006744B2 (ko)
KR (1) KR102012854B1 (ko)
CN (1) CN103809320B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102012854B1 (ko) 2012-11-12 2019-10-22 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그 제조방법
CN103715137B (zh) * 2013-12-26 2018-02-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104617104B (zh) * 2015-01-08 2017-06-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102568632B1 (ko) 2016-04-07 2023-08-21 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
CN108155242A (zh) * 2016-12-02 2018-06-12 中华映管股份有限公司 薄膜晶体管及其制造方法
CN106876386B (zh) 2017-02-17 2019-12-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板
CN108695394A (zh) * 2017-04-06 2018-10-23 京东方科技集团股份有限公司 薄膜晶体管、其制备方法、阵列基板及显示装置
CN107170829A (zh) * 2017-05-15 2017-09-15 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示面板
CN109545665A (zh) 2017-09-21 2019-03-29 中华映管股份有限公司 平坦化层的制造方法
KR102430809B1 (ko) * 2017-09-29 2022-08-09 엘지디스플레이 주식회사 양면 디스플레이
KR102341854B1 (ko) * 2017-12-27 2021-12-23 삼성디스플레이 주식회사 표시장치의 제조방법
CN108573956B (zh) * 2018-04-17 2020-04-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN108807549B (zh) * 2018-06-01 2021-03-23 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板及其制造方法
CN109273410A (zh) * 2018-09-12 2019-01-25 重庆惠科金渝光电科技有限公司 一种显示面板的加工方法以及显示面板
US11239260B2 (en) 2018-10-12 2022-02-01 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Substrate for electronic device, display apparatus, method of fabricating substrate for electronic device
CN109638079A (zh) * 2018-11-30 2019-04-16 武汉华星光电技术有限公司 一种阵列基板及显示面板
KR20200102620A (ko) * 2019-02-21 2020-09-01 삼성디스플레이 주식회사 감광성 수지 조성물, 이를 이용한 표시 장치 및 표시 장치의 제조 방법
CN110911424B (zh) * 2019-12-11 2022-08-09 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN112928125B (zh) * 2021-01-22 2023-08-01 武汉华星光电技术有限公司 阵列基板及显示面板
CN114649418A (zh) * 2022-03-21 2022-06-21 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及其制作方法、阵列基板及显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069842A (ja) * 2010-09-27 2012-04-05 Hitachi Displays Ltd 表示装置
CN102629610A (zh) * 2012-03-27 2012-08-08 北京京东方光电科技有限公司 一种x射线检测装置的阵列基板及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291067A (ja) * 1986-06-10 1987-12-17 Nec Corp 薄膜トランジスタの製造方法
US6265249B1 (en) * 1994-03-01 2001-07-24 Industrial Technology Research Institute Method of manufacturing thin film transistors
JPH1140814A (ja) * 1997-07-18 1999-02-12 Furontetsuku:Kk 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法
US6566685B2 (en) * 2000-04-12 2003-05-20 Casio Computer Co., Ltd. Double gate photo sensor array
JP5187994B2 (ja) * 2001-05-10 2013-04-24 ティーピーオー ホンコン ホールディング リミテッド 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル
CN1173219C (zh) * 2002-06-13 2004-10-27 统宝光电股份有限公司 薄膜晶体管平面显示器面板及其制造方法
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
KR101695415B1 (ko) * 2010-01-25 2017-01-12 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
TW201218367A (en) * 2010-09-14 2012-05-01 Casio Computer Co Ltd Transistor structure, manufacturing method of transistor structure, and light emitting apparatus
KR101339001B1 (ko) 2012-07-04 2013-12-09 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 제조방법
KR102012854B1 (ko) 2012-11-12 2019-10-22 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069842A (ja) * 2010-09-27 2012-04-05 Hitachi Displays Ltd 表示装置
CN102629610A (zh) * 2012-03-27 2012-08-08 北京京东方光电科技有限公司 一种x射线检测装置的阵列基板及其制造方法

Also Published As

Publication number Publication date
CN103809320A (zh) 2014-05-21
US9006744B2 (en) 2015-04-14
CN103809320B (zh) 2019-06-07
US20150179687A1 (en) 2015-06-25
US9123598B2 (en) 2015-09-01
US20140131713A1 (en) 2014-05-15
KR102012854B1 (ko) 2019-10-22

Similar Documents

Publication Publication Date Title
KR102012854B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
TWI426609B (zh) 薄膜電晶體基板及其製造方法
KR101923717B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
KR101107246B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20140083650A (ko) 액정표시장치 및 그 제조방법
KR20040050235A (ko) 액정표시장치용 어레이기판 제조방법
KR20150045976A (ko) 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법
US20090310048A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
JP5893604B2 (ja) Ｆｆｓ方式液晶表示装置用アレイ基板及びその製造方法
KR101955992B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101799032B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR101409704B1 (ko) 액정표시장치 및 그 제조 방법
KR20130027207A (ko) 액정표시장치용 어레이 기판의 제조방법
KR101898205B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
KR102438251B1 (ko) 액정표시장치 및 그 제조방법
KR101311334B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR100719265B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20070072299A (ko) 액정표시장치 및 그의 제조방법
KR101888437B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR101915223B1 (ko) 에이에이치-아이피에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20110077254A (ko) 횡전계방식 액정표시장치의 제조방법
JP2018120110A (ja) 液晶表示装置およびｔｆｔアレイ基板の製造方法
KR101408687B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20090073772A (ko) 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant