CN104617104B - 阵列基板及其制作方法、显示装置 - Google Patents
阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN104617104B CN104617104B CN201510010076.7A CN201510010076A CN104617104B CN 104617104 B CN104617104 B CN 104617104B CN 201510010076 A CN201510010076 A CN 201510010076A CN 104617104 B CN104617104 B CN 104617104B
- Authority
- CN
- China
- Prior art keywords
- electrode
- photoresist
- public electrode
- wire
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明涉及显示技术领域,公开了一种阵列基板制作方法,包括:在衬底基板上形成包括遮光层、缓冲层、有源层、栅绝缘层、栅线、公共电极线和栅极的图形;形成层间绝缘薄膜,并利用第一光刻胶对所述层间绝缘薄膜图案化,形成源漏金属薄膜和第二光刻胶,通过所述第一光刻胶和第二光刻胶配合形成层间绝缘层、源极、漏极和数据线的图形;形成包括有机绝缘层和公共电极的图形,并连接跨越栅线和公共电极线的数据线;形成包括钝化层、像素电极的图形。还公开了一种阵列基板和显示装置。本发明形成层间绝缘层、源极和漏极只需一次mask工艺,相对于现有技术减少一次mask次数,从而降低了工艺复杂度和工艺成本,提高了产率。
Description
技术领域
本发明涉及显示技术领域,特别涉及一种阵列基板及其制作方法、显示装置。
背景技术
低温多晶硅(LTPS)材料由于具有极高的迁移率,可以作为高性能LCD、AMOLED显示设备的半导体材料,并且可以将CMOS电路集成在阵列基板上,实现窄边框和低功耗。但LTPS背板工艺难度较大,除了非晶硅退火均匀性控制、掺杂控制难度大之外,较多的掩膜次数也限制其应用。目前使用的LTPS HADS+Resin的掩膜次数为10次,分别为遮光层→低温多晶硅层→P doping→N doping→ILD→S/D→Resin→ITO1→PVX2→ITO2。上述工艺过程Mask次数过多,导致阵列基板工艺较复杂,成本较高,产率低,从而限制了LTPS技术的广泛使用。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是:如何减少LTPS阵列基板的工艺中mask的次数。
(二)技术方案
为解决上述技术问题,本发明提供了一种阵列基板制作方法,包括:
在衬底基板上形成包括遮光层、缓冲层、有源层、栅绝缘层、栅线、公共电极线和栅极的图形;
形成层间绝缘薄膜,并利用第一光刻胶对所述层间绝缘薄膜图案化,形成源漏金属薄膜和第二光刻胶,通过所述第一光刻胶和第二光 刻胶配合形成层间绝缘层、源极、漏极和数据线的图形;
形成包括有机绝缘层和公共电极的图形,并连接跨越栅线和公共电极线的数据线;
形成包括钝化层、像素电极的图形。
其中,所述形成层间绝缘薄膜,并利用第一光刻胶对所述层间绝缘薄膜图案化,形成源漏金属薄膜和第二光刻胶,通过所述第一光刻胶和第二光刻胶配合形成层间绝缘层、源极、漏极和数据线的图形的步骤具体包括:
依次形成层间绝缘薄膜和第一光刻胶,并对所述第一光刻胶进行曝光显影,去除源极、漏极和数据线对应区域的第一光刻胶,并且保留数据线跨越栅线和公共电极线区域的第一光刻胶,刻蚀暴露出的层间绝缘薄膜,以形成用于源极和漏极连接有源层的第一过孔,形成用于公共电极连接公共电极线的第二过孔,并形成容纳数据线的凹槽;
形成源漏金属薄膜,在所述源漏金属薄膜上形成第二光刻胶;
对所述第二光刻胶进行灰化,只保留源极、漏极、数据线和公共电极与公共电极线连接区域对应的第二光刻胶,刻蚀暴露出的源漏金属薄膜;
去除第二光刻胶和第一光刻胶,以形成所述层间绝缘层、源极、漏极、用于连接公共电极和公共电极线的连接件及数据线的图形。
其中,形成包括有机绝缘层和公共电极的图形,并连接跨越栅线和公共电极线的数据线的步骤具体包括:
形成有机绝缘薄膜,并通过构图工艺在有机绝缘薄膜上对应数据线区域且分别跨越栅线和公共电极线的两端形成第三过孔,源极和漏极对应区域形成第四过孔,并在所述连接件对于区域形成第五过孔,以形成有机绝缘层的图形;
形成第一导电薄膜,通过构图工艺形成连接跨越栅线和公共电极线的数据线的第一连接桥的图形,所述第一连接桥通过所述第三过孔 连接数据线,形成通过第四过孔连接第一薄膜晶体管的源极和第二薄膜晶体管的漏极的第二连接桥,且同时形成公共电极,所述公共电极通过第五过孔和所述连接件连接所述公共电极线。
其中,所述形成包括钝化层、像素电极的图形的步骤包括:
形成钝化层薄膜,通过构图工艺形成钝化层的图形;
形成第二导电薄膜,通过构图工艺形成像素电极的图形,所述像素电极通过第四过孔连接驱动薄膜晶体管的漏极。
其中,所述有源层为多晶硅有源层,形成多晶硅有源层的步骤包括:在所述缓冲层上形成非晶硅层,并退火为多晶硅、并对形成PMOS薄膜晶体管的有源层图形进行P型掺杂,对形成NMOS薄膜晶体管的有源层图形并进行N型掺杂及轻掺杂。
本发明还提供了一种阵列基板,包括:形成在衬底基板上的遮光层、缓冲层、有源层、栅绝缘层、栅极、源极、漏极、栅线、层间绝缘层、有机绝缘层、数据线、公共电极线、公共电极、钝化层和像素电极的图形;
所述有源层、栅绝缘层、栅极、源极和漏极形成薄膜晶体管,所述遮光层位于所述有源层对应的区域,缓冲层位于遮光层和所述薄膜晶体管之间,有机绝缘层位于薄膜晶体管和公共电极之间,钝化层位于像素电极和公共电极之间,栅极、栅线和公共电极线同层,层间绝缘层位于有机绝缘层和栅线之间,栅极连接栅线,源极连接数据线,漏极连接像素电极,公共电极连接公共电极线,
所述源极和漏极穿过层间绝缘层和栅绝缘层与所述有源层相连,数据线穿过层间绝缘层和栅绝缘层形成在缓冲层之上,且在跨越栅线和公共电极线处断开,通过与所述公共电极同层的电极相连。
其中,所述有源层为多晶硅有源层。
其中,与所述公共电极同层的电极通过穿过所述有机绝缘层的过孔连接跨越栅线和公共电极线的数据线。
其中,所述公共电极通过与源极和漏极同时形成的穿过层间绝缘层的连接件连接所述公共电极线。
本发明还提供了一种显示装置,包括:如上述任一项所述的阵列基板。
(三)有益效果
本发明的阵列基板制作方法中,利用使所述层间绝缘层图案化的第一光刻胶和第二光刻胶配合形成层间绝缘层、源极和漏极,只需一次mask工艺,相对于现有技术减少一次mask次数,从而降低了工艺复杂度和工艺成本,提高了产率。
附图说明
图1是本发明实施例的阵列基板制作方法中形成衬底基板上依次形成遮光层、缓冲层、有源层、栅绝缘层、栅线、公共电极线和栅极图形的示意图;
图2是在图1基础上形成层间绝缘层及其上过孔,并保留部分第一光刻胶的示意图;
图3是在图2基础上形成源漏金属薄膜示意图;
图4是在图3基础上形成第二光刻胶的示意图;
图5是在图4基础上对第二光刻胶灰化后的示意图;
图6是在图5基础上剥离第一光刻胶和第二光刻胶最终形成源漏电极、层间绝缘层和连接件的示意图;
图7是在图6基础上形成有机绝缘层及其上过孔的示意图;
图8是在图7基础上形成第二连接桥和公共电极的示意图;
图9是数据线跨越栅极处的平面示意图;
图10是图9沿X-X向的剖面图;
图11是在8基础上形成钝化层及其上过孔的示意图;
图12是在图11基础上形成像素电极,且最终形成的阵列基板结构示意图。
具体实施方式
下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明,但不用来限制本发明的范围。
本发明提供了一种阵列基板制作方法,包括:
步骤一,如图1所示,在衬底基板1上形成包括遮光层2、缓冲层3、有源层4、栅绝缘层5、栅线(图1中未示出)、公共电极线61和栅极62的图形。具体形成过程通过构图工艺形成(构图工艺通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺)。其中,有源层4为多晶硅有源层,形成多晶硅有源层的步骤包括:在缓冲层3上形成非晶硅层,并退火为多晶硅、并对形成PMOS薄膜晶体管的有源层图形进行P型掺杂,对形成NMOS薄膜晶体管的有源层图形并进行N型掺杂及轻掺杂(阵列基板的周边电路和像素结构中包括若干薄膜晶体管,通过不同的参杂将其制作成PMOS或NMOS薄膜晶体管)。
步骤二,形成层间绝缘薄膜,并利用第一光刻胶对所述层间绝缘薄膜图案化,形成源漏金属薄膜和第二光刻胶,通过所述第一光刻胶和第二光刻胶配合形成层间绝缘层7、源极81、漏极82和数据线的图形。具体步骤如图2~6所示:
如图2所示,依次形成层间绝缘薄膜和第一光刻胶A,并对第一光刻胶A进行曝光显影,去除源极81、漏极82和数据线对应区域的第一光刻胶A,并且保留数据线跨越栅线和公共电极线61区域的第一光刻胶A,刻蚀暴露出的层间绝缘薄膜,以形成用于源极和漏极连接有源层4的第一过孔C,形成用于公共电极连接公共电极线61的第二过孔D,并形成容纳数据线的凹槽(图2中未示出)。
如图3和4所示,形成源漏金属薄膜8',在所述源漏金属薄膜8'上形成第二光刻胶B。
如图5所示,对第二光刻胶B进行灰化,只保留源极81、漏极82、数据线和公共电极与公共电极线61连接区域对应的第二光刻胶B。由于第一过孔C和第二过孔D正好形成一个凹槽,在灰化时保留 位于第一过孔C和第二过孔D中的第二光刻胶B即可。刻蚀暴露出的源漏金属薄膜8'。
如图6所示,去除第二光刻胶B和第一光刻胶A,以形成层间绝缘层7、源极81、漏极82、用于连接公共电极和公共电极线61的连接件83及数据线的图形。
由于利用使层间绝缘层7图案化的第一光刻胶A和第二光刻胶B配合形成层间绝缘层7、源极81和漏极82,只需一次mask工艺,相对于现有技术减少一次mask次数,从而降低了工艺复杂度和工艺成本,提高了产率。
步骤三,如图7~10所示,形成包括有机绝缘层9和公共电极11的图形,并连接跨越栅线16和公共电极线61的数据线17。具体步骤如下:
形成有机绝缘薄膜,并通过构图工艺在有机绝缘薄膜上对应数据线区域且分别跨越栅线16和公共电极线61的两端形成第三过孔E,源极81和漏极82对应区域形成第四过孔F,并在连接件83对于区域形成第五过孔G,以形成有机绝缘层9的图形。
如图9和10所示,形成第一导电薄膜,通过构图工艺形成连接跨越栅线16和公共电极线61的数据线17的第一连接桥14的图形,第一连接桥14通过第三过孔E连接数据线17,形成通过第四过孔F连接第一薄膜晶体管的源极81和第二薄膜晶体管的漏极82的第二连接桥10,且同时形成公共电极11。公共电极11通过第五过孔G和连接件83连接公共电极线61。
由于本发明方法的源漏电极层的图形化和层间绝缘层7使用一张mask,在需要形成源漏电极和数据线17图形的地方,先把层间绝缘层7刻蚀,再进行源漏金属沉积、刻蚀、剥离等工序。该方法决定了在栅线16和公共电极线61上方绝对不能形成数据线17,即不能刻掉栅线和公共电极线61上方的层间绝缘层7,否则会短路。
步骤四,如图11和12所示,形成包括钝化层12、像素电极13的图形。具体步骤为:形成钝化层薄膜,通过构图工艺形成钝化层9的图形。形成第二导电薄膜,通过构图工艺形成像素电极13的图形。像素电极13通过第四过孔F连接驱动薄膜晶体管的漏极82。该步骤和现有的工艺基本相同,此处不再赘述。
本发明提供了一种阵列基板,如图9、10和12所示,包括:形成在衬底基板1上的遮光层2、缓冲层3、有源层4、栅绝缘层5、栅极62、源极81、漏极82、栅线16、层间绝缘层7、有机绝缘层9、数据线17、公共电极线61、公共电极11、钝化层12和像素电极13的图形。
其中,有源层4、栅绝缘层5、栅极62、源极81和漏极82形成薄膜晶体管,遮光层2位于有源层4对应的区域,图12中示出了3个薄膜晶体管(多个薄膜晶体管根据预设的电路连接关系,第一薄膜晶体管的源极81通过第二连接桥10连接第二薄膜晶体管的漏极82),位于遮光层2对应上方。缓冲层3位于遮光层2和薄膜晶体管之间。有机绝缘层9位于薄膜晶体管和公共电极11之间,钝化层12位于像素电极13和公共电极11之间。栅极62、栅线16和公共电极线61同层,层间绝缘层7位于有机绝缘层9和栅线16之间。栅极62连接栅线16,源极81连接数据线17,漏极82连接像素电极13,公共电极11连接公共电极线61。
源极81和漏极82穿过层间绝缘层7和栅绝缘层5与有源层4相连,数据线17穿过层间绝缘层7和栅绝缘层5形成在缓冲层3之上,且在跨越栅线16和公共电极线61处断开,通过与公共电极11同层的电极相连。本实施例中有源层4为多晶硅有源层。
本实施例中,与公共电极11同层的电极(即第一连接桥14)通过穿过有机绝缘层9的过孔E连接跨越栅线16和公共电极线61(图中未示出跨越公共电极线61的情形)的数据线17。
本实施例中,公共电极11通过与源极81和漏极82同时形成的穿过层间绝缘层7的连接件83连接公共电极线61。
本发明还提供了一种显示装置,包括:如上述的阵列基板。该显示装置可以是:OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上实施方式仅用于说明本发明,而并非对本发明的限制,有关技术领域的普通技术人员,在不脱离本发明的精神和范围的情况下,还可以做出各种变化和变型,因此所有等同的技术方案也属于本发明的范畴,本发明的专利保护范围应由权利要求限定。
Claims (10)
1.一种阵列基板制作方法,其特征在于,包括:
在衬底基板上形成包括遮光层、缓冲层、有源层、栅绝缘层、栅线、公共电极线和栅极的图形;
形成层间绝缘薄膜,并利用第一光刻胶对所述层间绝缘薄膜图案化,形成源漏金属薄膜和第二光刻胶,通过所述第一光刻胶和第二光刻胶配合形成层间绝缘层、源极、漏极和数据线的图形;
形成包括有机绝缘层和公共电极的图形,并连接跨越栅线和公共电极线的数据线;
形成包括钝化层、像素电极的图形。
2.如权利要求1所述的阵列基板制作方法,其特征在于,所述形成层间绝缘薄膜,并利用第一光刻胶对所述层间绝缘薄膜图案化,形成源漏金属薄膜和第二光刻胶,通过所述第一光刻胶和第二光刻胶配合形成层间绝缘层、源极、漏极和数据线的图形的步骤具体包括:
依次形成层间绝缘薄膜和第一光刻胶,并对所述第一光刻胶进行曝光显影,去除源极、漏极和数据线对应区域的第一光刻胶,并且保留数据线跨越栅线和公共电极线区域的第一光刻胶,刻蚀暴露出的层间绝缘薄膜,以形成用于源极和漏极连接有源层的第一过孔,形成用于公共电极连接公共电极线的第二过孔,并形成容纳数据线的凹槽;
形成源漏金属薄膜,在所述源漏金属薄膜上形成第二光刻胶;
对所述第二光刻胶进行灰化,只保留源极、漏极、数据线和公共电极与公共电极线连接区域对应的第二光刻胶,刻蚀暴露出的源漏金属薄膜;
去除第二光刻胶和第一光刻胶,以形成所述层间绝缘层、源极、漏极、用于连接公共电极和公共电极线的连接件及数据线的图形。
3.如权利要求2所述的阵列基板制作方法,其特征在于,形成包括有机绝缘层和公共电极的图形,并连接跨越栅线和公共电极线的数据线的步骤具体包括:
形成有机绝缘薄膜,并通过构图工艺在有机绝缘薄膜上对应数据线区域且分别跨越栅线和公共电极线的两端形成第三过孔,源极和漏极对应区域形成第四过孔,并在所述连接件对于区域形成第五过孔,以形成有机绝缘层的图形;
形成第一导电薄膜,通过构图工艺形成连接跨越栅线和公共电极线的数据线的第一连接桥的图形,所述第一连接桥通过所述第三过孔连接数据线,形成通过第四过孔连接第一薄膜晶体管的源极和第二薄膜晶体管的漏极的第二连接桥,且同时形成公共电极,所述公共电极通过第五过孔和所述连接件连接所述公共电极线。
4.如权利要求3所述的阵列基板制作方法,其特征在于,所述形成包括钝化层、像素电极的图形的步骤包括:
形成钝化层薄膜,通过构图工艺形成钝化层的图形;
形成第二导电薄膜,通过构图工艺形成像素电极的图形,所述像素电极通过第四过孔连接驱动薄膜晶体管的漏极。
5.如权利要求1~4中任一项所述的阵列基板制作方法,其特征在于,所述有源层为多晶硅有源层,形成多晶硅有源层的步骤包括:在所述缓冲层上形成非晶硅层,并退火为多晶硅、并对形成PMOS薄膜晶体管的有源层图形进行P型掺杂,对形成NMOS薄膜晶体管的有源层图形并进行N型掺杂及轻掺杂。
6.一种阵列基板,其特征在于,包括:形成在衬底基板上的遮光层、缓冲层、有源层、栅绝缘层、栅极、源极、漏极、栅线、层间绝缘层、有机绝缘层、数据线、公共电极线、公共电极、钝化层和像素电极的图形;
所述有源层、栅绝缘层、栅极、源极和漏极形成薄膜晶体管,所述遮光层位于所述有源层对应的区域,缓冲层位于遮光层和所述薄膜晶体管之间,有机绝缘层位于薄膜晶体管和公共电极之间,钝化层位于像素电极和公共电极之间,栅极、栅线和公共电极线同层,层间绝缘层位于有机绝缘层和栅线之间,栅极连接栅线,源极连接数据线,漏极连接像素电极,公共电极连接公共电极线,
所述源极和漏极穿过层间绝缘层和栅绝缘层与所述有源层相连,数据线穿过层间绝缘层和栅绝缘层形成在缓冲层之上,且在跨越栅线和公共电极线处断开,通过与所述公共电极同层的电极相连。
7.如权利要求6所述的阵列基板,其特征在于,所述有源层为多晶硅有源层。
8.如权利要求6所述的阵列基板,其特征在于,与所述公共电极同层的电极通过穿过所述有机绝缘层的过孔连接跨越栅线和公共电极线的数据线。
9.如权利要求6所述的阵列基板,其特征在于,所述公共电极通过与源极和漏极同时形成的穿过层间绝缘层的连接件连接所述公共电极线。
10.一种显示装置,其特征在于,包括:如权利要求6~9中任一项所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510010076.7A CN104617104B (zh) | 2015-01-08 | 2015-01-08 | 阵列基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510010076.7A CN104617104B (zh) | 2015-01-08 | 2015-01-08 | 阵列基板及其制作方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104617104A CN104617104A (zh) | 2015-05-13 |
CN104617104B true CN104617104B (zh) | 2017-06-13 |
Family
ID=53151474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510010076.7A Active CN104617104B (zh) | 2015-01-08 | 2015-01-08 | 阵列基板及其制作方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104617104B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105097841B (zh) * | 2015-08-04 | 2018-11-23 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及tft基板 |
CN105161505B (zh) | 2015-09-28 | 2018-11-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板 |
CN105244258A (zh) * | 2015-10-23 | 2016-01-13 | 京东方科技集团股份有限公司 | 阵列基板的制作方法 |
CN106206429B (zh) * | 2016-09-05 | 2019-11-26 | 京东方科技集团股份有限公司 | 阵列基板的制备方法、阵列基板和显示装置 |
CN106842741B (zh) * | 2017-01-18 | 2018-09-04 | 深圳市华星光电技术有限公司 | Coa基板及液晶显示面板 |
TWI648879B (zh) | 2018-04-11 | 2019-01-21 | 友達光電股份有限公司 | 發光元件 |
CN108493197B (zh) * | 2018-04-12 | 2021-03-02 | 京东方科技集团股份有限公司 | 顶栅型阵列基板制备工艺 |
CN108962957B (zh) | 2018-07-27 | 2021-01-26 | 京东方科技集团股份有限公司 | 显示基板及其制造方法、显示装置 |
CN109378320B (zh) * | 2018-12-05 | 2021-01-26 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制备方法 |
CN110047845A (zh) * | 2019-03-27 | 2019-07-23 | 武汉华星光电半导体显示技术有限公司 | 一种tft阵列基板以及全面屏显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102388413A (zh) * | 2009-03-23 | 2012-03-21 | 夏普株式会社 | 有源矩阵基板及其制造方法以及使用由该方法所制造的有源矩阵基板的显示设备 |
CN102854682A (zh) * | 2011-06-30 | 2013-01-02 | 乐金显示有限公司 | 用于边缘场切换模式液晶显示器的阵列基板及其制造方法 |
CN103809320A (zh) * | 2012-11-12 | 2014-05-21 | 乐金显示有限公司 | 液晶显示设备的阵列基板以及制造该阵列基板的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080034598A (ko) * | 2006-10-17 | 2008-04-22 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
KR101575750B1 (ko) * | 2009-06-03 | 2015-12-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
-
2015
- 2015-01-08 CN CN201510010076.7A patent/CN104617104B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102388413A (zh) * | 2009-03-23 | 2012-03-21 | 夏普株式会社 | 有源矩阵基板及其制造方法以及使用由该方法所制造的有源矩阵基板的显示设备 |
CN102854682A (zh) * | 2011-06-30 | 2013-01-02 | 乐金显示有限公司 | 用于边缘场切换模式液晶显示器的阵列基板及其制造方法 |
CN103809320A (zh) * | 2012-11-12 | 2014-05-21 | 乐金显示有限公司 | 液晶显示设备的阵列基板以及制造该阵列基板的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104617104A (zh) | 2015-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104617104B (zh) | 阵列基板及其制作方法、显示装置 | |
CN105097675B (zh) | 阵列基板及其制备方法 | |
CN104915052B (zh) | 触控显示装置及其制备方法、电子设备 | |
US10340354B2 (en) | Manufacturing method of thin-film transistor (TFT) array substrate | |
CN104617102B (zh) | 阵列基板及阵列基板制造方法 | |
CN105702623B (zh) | Tft阵列基板的制作方法 | |
CN107204309B (zh) | 双栅极金属氧化物半导体tft基板的制作方法及其结构 | |
CN106098699B (zh) | 一种阵列基板、其制作方法、显示面板及其制作方法 | |
US9508757B2 (en) | Array substrate and manufacturing method thereof, display panel and display apparatus | |
CN104201152A (zh) | 制作显示面板的方法 | |
CN102842587B (zh) | 阵列基板及其制作方法、显示装置 | |
JP2014529099A (ja) | 有機薄膜トランジスタのアレイ基板及び、その製造方法、並びに表示装置 | |
CN108231671A (zh) | 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置 | |
CN104409512A (zh) | 基于双栅极结构的低温多晶硅薄膜晶体管及其制备方法 | |
WO2017193667A1 (zh) | 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置 | |
CN104218019A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN106449653B (zh) | 一种显示基板及其制备方法、显示面板、显示装置 | |
US20180122932A1 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
CN102496625A (zh) | 薄膜晶体管、画素结构及其制造方法 | |
CN105655291A (zh) | 一种阵列基板的制作方法、阵列基板和显示面板 | |
CN107275340A (zh) | 薄膜晶体管制备方法、阵列基板、其制备方法及显示装置 | |
CN104022079A (zh) | 薄膜晶体管基板的制造方法 | |
CN105336684A (zh) | 多晶硅阵列基板的制作方法、多晶硅阵列基板及显示面板 | |
US20160322388A1 (en) | Array substrate, its manufacturing method and display device | |
US20160358944A1 (en) | Oxide Semiconductor TFT Array Substrate and Method for Manufacturing the Same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |