CN105244258A - 阵列基板的制作方法 - Google Patents
阵列基板的制作方法 Download PDFInfo
- Publication number
- CN105244258A CN105244258A CN201510696367.6A CN201510696367A CN105244258A CN 105244258 A CN105244258 A CN 105244258A CN 201510696367 A CN201510696367 A CN 201510696367A CN 105244258 A CN105244258 A CN 105244258A
- Authority
- CN
- China
- Prior art keywords
- offset plate
- photoetching offset
- metal level
- manufacture method
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 title abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 116
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 62
- 238000001259 photo etching Methods 0.000 claims description 175
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 230000009467 reduction Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- URQUNWYOBNUYJQ-UHFFFAOYSA-N diazonaphthoquinone Chemical compound C1=CC=C2C(=O)C(=[N]=[N])C=CC2=C1 URQUNWYOBNUYJQ-UHFFFAOYSA-N 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000839 emulsion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明公开了一种阵列基板的制作方法，属于显示技术领域。所述制作方法包括：形成第一金属层；在第一金属层上形成第一光刻胶图形；在第一金属层上形成第二光刻胶图形，第二光刻胶图形与第一光刻胶图形至少部分交错；在第一光刻胶图形和第二光刻胶图形的保护下，对第一金属层进行刻蚀，形成位于布线区中的线路。本发明通过分别在第一金属层上形成第一光刻胶图形和第二光刻胶图形，第二光刻胶图形与第一光刻胶图形至少部分交错，分别形成的第一光刻胶图形和第二光刻胶图形比一次形成的光刻胶图形的图形密度低，采用同样的曝光设备，形成的第一光刻胶图形和第二光刻胶图形的图形质量较好，避免了形成的布线区引线短路或断路。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板的制作方法。
背景技术
薄膜场效应晶体管液晶显示器(ThinFilmTransistorLiquidCrystalDisplay，简称TFFLCD)阵列基板包括位于中心区域的有效显示区(ActiveArea)和位于边缘区域的周边电路区(PeripheralCircuitArea)。有效显示区域设有多条数据线，周边电路区包括布线区，布线区设有将数据线与驱动芯片连接的多条引线。
布线区的引线通常采用如下方式实现：在金属层上涂覆光刻胶；利用掩膜版对光刻胶进行曝光，在光刻胶上形成掩膜版图案；对曝光后的光刻胶进行显影，留下掩膜版图案的光刻胶；在显影后的光刻胶的保护下，对金属层进行刻蚀，形成掩膜版图案的金属层，即多条引线。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
随着显示技术的发展，TFTLCD朝着窄边框、高像素的方向发展，布线区引线的线宽和线距需要减小，但是利用掩膜版进行曝光的分辨率是有限的，如果单纯减小掩膜版图案中的线宽和线距，会造成形成的引线断路或短路。
发明内容
为了解决现有技术会造成形成的引线断路或短路的问题，本发明实施例提供了一种阵列基板的制作方法。所述技术方案如下：
本发明实施例提供了一种阵列基板的制作方法，所述阵列基板包括显示区和位于所述显示区外围的布线区，所述制作方法用于制作位于所述布线区中的线路，所述制作方法包括：
形成第一金属层；
在所述第一金属层上形成第一光刻胶图形；
在所述第一金属层上形成第二光刻胶图形，所述第二光刻胶图形与所述第一光刻胶图形至少部分交错；
在所述第一光刻胶图形和所述第二光刻胶图形的保护下，对所述第一金属层进行刻蚀，形成位于所述布线区中的线路。
在本发明一种可能的实现方式中，所述阵列基板还包括源漏金属层，所述第一金属层为所述源漏金属层。
在本发明另一种可能的实现方式中，所述阵列基板还包括栅金属层，所述第一金属层为所述栅金属层。
在本发明又一种可能的实现方式中，所述第一光刻胶图形由正性光刻胶形成，所述第二光刻胶图形由负性光刻胶形成；
或者，所述第一光刻胶图形由负性光刻胶形成，所述第二光刻胶图形由正性光刻胶形成；
或者，所述第一光刻胶图形由负性光刻胶形成，所述第二光刻胶图形由负性光刻胶形成。
在本发明又一种可能的实现方式中，所述制作方法还包括：
形成第二金属层，所述第二金属层与所述第一金属层非同一金属层；
在所述第二金属层上形成位于所述布线区中的线路。
可选地，所述在所述第二金属层上形成位于所述布线区中的线路，包括：
在所述第二金属层上形成第三光刻胶图形；
在所述第二金属层上形成第四光刻胶图形，所述第四光刻胶图形与所述第三光刻胶图形至少部分交错；
在所述第三光刻胶图形和所述第四光刻胶图形的保护下，对所述第二金属层进行刻蚀，形成位于所述布线区中的线路。
优选地，所述阵列基板还包括源漏金属层，所述第二金属层为所述源漏金属层。
优选地，所述阵列基板还包括栅金属层，所述第二金属层为所述栅金属层。
在本发明又一种可能的实现方式中，所述制作方法还包括：
在所述对所述第一金属层进行刻蚀之前，检测所述第一光刻胶图形和所述第二光刻胶图形的对位精度是否在设定范围内；
当所述第一光刻胶图形和所述第二光刻胶图形的对位精度超出所述设定范围时，剥离所述第一光刻胶图形和所述第二光刻胶图形，并重新形成所述第一光刻胶图形和所述第二光刻胶图形。
在本发明又一种可能的实现方式中，所述制作方法还包括：
在所述对所述第一金属层进行刻蚀之后，剥离所述第一光刻胶图形和所述第二光刻胶图形。
本发明实施例提供的技术方案带来的有益效果是：
通过分别在第一金属层上形成第一光刻胶图形和第二光刻胶图形，第二光刻胶图形与第一光刻胶图形至少部分交错，分别形成的第一光刻胶图形和第二光刻胶图形比一次形成的光刻胶图形的图形密度低，采用同样的曝光设备，形成的第一光刻胶图形和第二光刻胶图形的图形质量较好，避免了形成的布线区引线短路或断路，实现了布线区引线的线宽和线距的减小。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种阵列基板的制作方法的流程图；
图2是本发明实施例提供的一种阵列基板的制作方法的流程图；
图3a-图3f是本发明实施例提供的阵列基板制作过程中的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种阵列基板的制作方法，参见图1，该制作方法包括：
步骤S11：形成第一金属层。
步骤S12：在第一金属层上形成第一光刻胶图形。
步骤S13：在第一金属层上形成第二光刻胶图形。
在本实施例中，第二光刻胶图形与第一光刻胶图形至少部分交错。
步骤S14：在第一光刻胶图形和第二光刻胶图形的保护下，对第一金属层进行刻蚀，形成位于布线区中的线路。
本发明实施例通过分别在第一金属层上形成第一光刻胶图形和第二光刻胶图形，第二光刻胶图形与第一光刻胶图形至少部分交错，分别形成的第一光刻胶图形和第二光刻胶图形比一次形成的光刻胶图形的图形密度低，采用同样的曝光设备，形成的第一光刻胶图形和第二光刻胶图形的图形质量较好，避免了形成的布线区引线短路或断路，实现了布线区引线的线宽和线距的减小。
本发明实施例提供了一种阵列基板的制作方法，参见图2，该制作方法包括：
步骤S21：形成第一金属层。
步骤S22：在第一金属层上形成第一光刻胶图形。
具体地，该步骤S22可以包括：
在第一金属层上形成第一光刻胶层；
利用第一掩膜版对第一光刻胶层进行曝光；
对曝光后的第一光刻胶层进行显影，得到第一光刻胶图形。
图3a为步骤S22中在第一金属层上形成第一光刻胶层之后的阵列基板，图3b为步骤S22中对曝光后的第一光刻胶层进行显影之后的阵列基板，其中，1为基板，2a为第一金属层，3a为第一光刻胶层，3b为第一光刻胶图形。
在实际应用中，有效显示区除了设有多条平行的数据线，还设有呈阵列排列的像素单元、以及多条平行的栅线。每两列相邻的像素单元之间设有数据线，每两行相邻的像素单元之间设有栅线，栅线和数据线相互交叉且绝缘。其中，各个像素单元包括薄膜场效应晶体管(ThinFilmTransistor，简称TFT)和像素电极。
在具体实现中，有效显示区先形成栅金属层(包括栅极和栅线，栅线与栅极连接)；再形成绝缘层；然后形成有源层，有源层和栅极之间通过绝缘层绝缘；接着形成源漏金属层(包括源极、漏极、以及数据线，源极和漏极分别与有源层连接，数据线与源极连接)、透明导电层(即像素电极，像素电极与漏极连接)。其中，栅极、绝缘层、源极、漏极和有源层形成TFT。需要说明的是，上述实现过程仅为举例，并不作为对本发明的限制。
在本实施例中，当阵列基板还包括源漏金属层时，第一金属层可以为源漏金属层，引线与源极和漏极采用同一金属层制成，降低了实现成本。而且在实际应用中，源极和数据线通常是同层形成的，若第一金属层为源漏金属层，则引线和数据线可以直接连接，实现简单方便。
步骤S23：在第一金属层上形成第二光刻胶图形。
在本实施例中，第二光刻胶图形与第一光刻胶图形至少部分交错。
可以理解地，通过分别在第一金属层上形成第一光刻胶图形和第二光刻胶图形，第二光刻胶图形与第一光刻胶图形至少部分交错，分别形成的第一光刻胶图形和第二光刻胶图形比一次形成的光刻胶图形的图形密度低，采用同样的曝光设备，形成的第一光刻胶图形和第二光刻胶图形的图形质量较好，避免了形成的布线区引线短路或断路，实现了布线区引线的线宽和线距的减小。而且，通过形成至少部分交错的第一光刻胶图形和第二光刻胶图形，只需一次刻蚀即可在布线区形成线宽和线距均较小的引线，与每次形成光刻胶图形之后都进行刻蚀相比，减少了一次刻蚀，简化了流程，降低了实现成本。
具体地，该步骤S23可以包括：
在第一金属层上形成第二光刻胶层；
利用第二掩膜版对第二光刻胶层进行曝光；
对曝光后的第二光刻胶层进行显影，得到第二光刻胶图形。
图3c为步骤S23中在第一金属层上形成第二光刻胶层之后的阵列基板，图3d为步骤S23中对曝光后的第二光刻胶层进行显影之后的阵列基板，其中，1为基板，2a为第一金属层，3b为第一光刻胶图形，4a为第二光刻胶层，4b为第二光刻胶图形。
在具体实现中，第一光刻胶图形由正性光刻胶形成，第二光刻胶图形由负性光刻胶形成；或者，第一光刻胶图形由负性光刻胶形成，第二光刻胶图形由正性光刻胶形成；或者，第一光刻胶图形由负性光刻胶形成，第二光刻胶图形由负性光刻胶形成。
容易知道，对正性光刻胶进行曝光，感光部分发生光化学反应，遇水生成羧类物质，其与碱性显影液发生化学反应而溶解在显影液中；未感光部分中的树脂与感光剂重氮萘醌(diazonaphthoquinone，简称DNQ)发生建桥反应，能阻止树脂在显影液中溶解，因此采用正性光刻胶时，会在掩膜版遮挡需要保留的部分的情况下进行曝光。而负性光刻胶正好相反，感光部分不溶于显影液，未感光部分溶解于显影液。
结合本实施例，当第一光刻胶图形由负性光刻胶形成，第二光刻胶图形由正性光刻胶形成时，先对第一光刻胶图形所在位置进行曝光，再对非第二光刻胶图形所在位置(包括第一光刻胶图形所在位置)进行曝光，由于第一光刻胶图形由负性光刻胶形成，感光部分不溶于显影液，因此在对非第二光刻胶图形所在位置进行曝光之后进行显影时，第一光刻胶图形不会溶解于显影液，最终可以实现第一光刻胶图形和第二光刻胶图形并存。
当第一光刻胶图形由正性光刻胶形成，第二光刻胶图形由负性光刻胶形成时，先对非第一光刻胶图形所在位置进行曝光，再对第二光刻胶图形所在位置(不包括第一光刻胶图形所在位置)进行曝光，由于第一光刻胶图形由正性光刻胶形成，未感光部分不溶于显影液，因此在对第二光刻胶图形所在位置进行曝光之后进行显影时，第一光刻胶图形不会溶解于显影液，最终可以实现第一光刻胶图形和第二光刻胶图形并存。
当第一光刻胶图形由负性光刻胶形成，第二光刻胶图形由负性光刻胶形成时，先对第一光刻胶图形所在位置进行曝光，再对第二光刻胶图形所在位置(不包括第一光刻胶图形所在位置)进行曝光，由于第一光刻胶图形之前已进行过曝光，且第一光刻胶图形由负性光刻胶形成，感光部分不溶于显影液，因此在对第二光刻胶图形所在位置进行曝光之后进行显影时，第一光刻胶图形不会溶解于显影液，最终可以实现第一光刻胶图形和第二光刻胶图形并存。
在本实施例的一种实现方式中，该制作方法还可以包括：
形成第二金属层，第二金属层与第一金属层非同一金属层；
在第二金属层上形成位于布线区中的线路。
可以理解地，当布线区的位置无法在一层实现所有引线的布置时，需要将引线布置在多层，通过在第二金属层上形成位于布线区中的线路，将引线分为两层，解决了一层不能完成引线布置的问题。
可选地，在第二金属层上形成位于布线区中的线路，可以包括：
在第二金属层上形成第三光刻胶图形；
在第二金属层上形成第四光刻胶图形，第四光刻胶图形与第三光刻胶图形至少部分交错；
在第三光刻胶图形和第四光刻胶图形的保护下，对第二金属层进行刻蚀，形成位于布线区中的线路。
可以理解地，通过分别在第二金属层上形成第三光刻胶图形和第四光刻胶图形，第四光刻胶图形与第三光刻胶图形至少部分交错，因此分别形成的第三光刻胶图形和第四光刻胶图形比一次形成的光刻胶图形的图形密度低，采用同样的曝光设备，形成的第三光刻胶图形和第四光刻胶图形的图形质量较好，避免了形成的布线区引线短路或断路，实现了布线区引线的线宽和线距的减小。
可选地，当阵列基板还包括栅金属层时，第二金属层可以为栅金属层，将引线与栅线采用同一金属层制成，降低了实现成本。
在具体实现中，当第二金属层为栅金属层，引线通过过孔与数据线连接。
可选地，第一光刻胶图形和第二光刻胶图形可以均匀交错。
可以理解地，第一光刻胶图形和第二光刻胶图形可以均匀交错，两种光刻胶均匀排列，最大限度避免形成的相邻引线之间互相影响。
步骤S24：在第一光刻胶图形和第二光刻胶图形的保护下，对第一金属层进行刻蚀，形成位于布线区中的线路。
图3e为步骤S24执行之后的阵列基板，其中，1为基板，2b为布线区中的线路，3b为第一光刻胶图形，4b为第二光刻胶图形。
在具体实现中，对第一金属层进行刻蚀可以采用干法刻蚀，也可以采用湿法刻蚀，本发明对此不作限制。
在本实施例的又一种实现方式中，该制作方法还可以包括：
在步骤S24之前，检测第一光刻胶图形和第二光刻胶图形的对位精度是否在设定范围内；
当第一光刻胶图形和第二光刻胶图形的对位精度超出设定距离时，剥离第一光刻胶图形和第二光刻胶图形，并重新形成第一光刻胶图形和第二光刻胶图形。
可以理解地，通过预先对光刻胶图形的对位精度进行检查，并对不合格的光刻胶图形重新制作，可以保证形成的引线质量。
步骤S25：剥离第一光刻胶图形和第二光刻胶图形。
图3f为步骤S25执行之后的阵列基板，其中，1为基板，2b为布线区中的线路。
可以理解地，在对第一金属层刻蚀之后，去除第一光刻胶图形和第二光刻胶图形，以得到所需的阵列基板。
本发明实施例提供了又一种阵列基板的制作方法，该制作方法与图2提供的制作方法基本相同，不同之处在于，在本实施例中，第一金属层可以为栅金属层。容易知道，引线与栅线采用同一金属层制成，降低了实现成本。
在本实施例的一种实现方式中，该制作方法还可以包括：
形成第二金属层，第二金属层与第一金属层非同一金属层；
在第二金属层上形成位于布线区中的线路。
可选地，第二金属层可以为源漏金属层。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种阵列基板的制作方法，所述阵列基板包括显示区和位于所述显示区外围的布线区，所述制作方法用于制作位于所述布线区中的线路，其特征在于，所述制作方法包括：
形成第一金属层；
在所述第一金属层上形成第一光刻胶图形；
在所述第一金属层上形成第二光刻胶图形，所述第二光刻胶图形与所述第一光刻胶图形至少部分交错；
在所述第一光刻胶图形和所述第二光刻胶图形的保护下，对所述第一金属层进行刻蚀，形成位于所述布线区中的线路。
2.根据权利要求1所述的制作方法，其特征在于，所述阵列基板还包括源漏金属层，所述第一金属层为所述源漏金属层。
3.根据权利要求1所述的制作方法，其特征在于，所述阵列基板还包括栅金属层，所述第一金属层为所述栅金属层。
4.根据权利要求1-3任一项所述的制作方法，其特征在于，所述第一光刻胶图形由正性光刻胶形成，所述第二光刻胶图形由负性光刻胶形成；
或者，所述第一光刻胶图形由负性光刻胶形成，所述第二光刻胶图形由正性光刻胶形成；
或者，所述第一光刻胶图形由负性光刻胶形成，所述第二光刻胶图形由负性光刻胶形成。
5.根据权利要求1-3任一项所述的制作方法，其特征在于，所述制作方法还包括：
形成第二金属层，所述第二金属层与所述第一金属层非同一金属层；
在所述第二金属层上形成位于所述布线区中的线路。
6.根据权利要求5所述的制作方法，其特征在于，所述在所述第二金属层上形成位于所述布线区中的线路，包括：
在所述第二金属层上形成第三光刻胶图形；
在所述第二金属层上形成第四光刻胶图形，所述第四光刻胶图形与所述第三光刻胶图形至少部分交错；
在所述第三光刻胶图形和所述第四光刻胶图形的保护下，对所述第二金属层进行刻蚀，形成位于所述布线区中的线路。
7.根据权利要求5所述的制作方法，其特征在于，所述阵列基板还包括源漏金属层，所述第二金属层为所述源漏金属层。
8.根据权利要求5所述的制作方法，其特征在于，所述阵列基板还包括栅金属层，所述第二金属层为所述栅金属层。
9.根据权利要求1-3任一项所述的制作方法，其特征在于，所述制作方法还包括：
在所述对所述第一金属层进行刻蚀之前，检测所述第一光刻胶图形和所述第二光刻胶图形的对位精度是否在设定范围内；
当所述第一光刻胶图形和所述第二光刻胶图形的对位精度超出所述设定范围时，剥离所述第一光刻胶图形和所述第二光刻胶图形，并重新形成所述第一光刻胶图形和所述第二光刻胶图形。
10.根据权利要求1-3任一项所述的制作方法，其特征在于，所述制作方法还包括：
在所述对所述第一金属层进行刻蚀之后，剥离所述第一光刻胶图形和所述第二光刻胶图形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510696367.6A CN105244258A (zh) | 2015-10-23 | 2015-10-23 | 阵列基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510696367.6A CN105244258A (zh) | 2015-10-23 | 2015-10-23 | 阵列基板的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105244258A true CN105244258A (zh) | 2016-01-13 |
Family
ID=55041858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510696367.6A Pending CN105244258A (zh) | 2015-10-23 | 2015-10-23 | 阵列基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105244258A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107195540A (zh) * | 2017-06-05 | 2017-09-22 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000252281A (ja) * | 1999-02-25 | 2000-09-14 | Nec Corp | 半導体装置の製造方法及び露光用マスク |
| KR101070923B1 (ko) * | 2007-03-08 | 2011-10-06 | 삼성테크윈 주식회사 | 반도체 기판의 제조방법 |
| CN104051241A (zh) * | 2013-03-11 | 2014-09-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN104617104A (zh) * | 2015-01-08 | 2015-05-13 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN104992952A (zh) * | 2015-06-29 | 2015-10-21 | 合肥京东方光电科技有限公司 | 阵列基板及其制备方法 |
-
2015
- 2015-10-23 CN CN201510696367.6A patent/CN105244258A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000252281A (ja) * | 1999-02-25 | 2000-09-14 | Nec Corp | 半導体装置の製造方法及び露光用マスク |
| KR101070923B1 (ko) * | 2007-03-08 | 2011-10-06 | 삼성테크윈 주식회사 | 반도체 기판의 제조방법 |
| CN104051241A (zh) * | 2013-03-11 | 2014-09-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN104617104A (zh) * | 2015-01-08 | 2015-05-13 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN104992952A (zh) * | 2015-06-29 | 2015-10-21 | 合肥京东方光电科技有限公司 | 阵列基板及其制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107195540A (zh) * | 2017-06-05 | 2017-09-22 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
| WO2018223691A1 (zh) * | 2017-06-05 | 2018-12-13 | 京东方科技集团股份有限公司 | 阵列基板的制作方法、阵列基板及显示装置 |
| CN107195540B (zh) * | 2017-06-05 | 2021-01-26 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101685229B (zh) | 液晶显示器阵列基板的制造方法 | |
| JP4959631B2 (ja) | グレースケールマスク | |
| US10566458B2 (en) | Array substrate and method for manufacturing the same | |
| CN101436528A (zh) | 制造半导体器件的方法 | |
| KR20080010522A (ko) | 표시 기판의 제조 방법, 표시 기판 및 마스크 | |
| US20170278940A1 (en) | Mask, manufacturing method thereof and exposure system | |
| CN109935516B (zh) | 一种阵列基板、其制备方法及显示装置 | |
| US8900776B2 (en) | Mask plate, fattening method and method for manufacturing array substrate | |
| US10204932B2 (en) | Array substrate, manufacturing method thereof, display panel and display device | |
| CN104635416A (zh) | 一种掩膜板及阵列基板的制造方法 | |
| CN104299961B (zh) | 一种阵列基板及其制备方法 | |
| CN101840922A (zh) | 阵列基板及制造方法 | |
| KR20140003401A (ko) | Ｔｆｔ 어레이 기판, 그 제조방법 및 디스플레이 장치 | |
| CN106898616B (zh) | Tft基板的制作方法及tft基板 | |
| JP7295808B2 (ja) | アレイ基板、表示パネル及び表示装置 | |
| CN103472694B (zh) | 光刻胶的去除方法、曝光装置以及显示基板的制造方法 | |
| CN104952887A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN105244258A (zh) | 阵列基板的制作方法 | |
| CN104991383A (zh) | 一种显示基板及其制作方法、显示面板及其制作方法 | |
| CN105161454B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| US8153522B2 (en) | Patterning mask and method of formation of mask using step double patterning | |
| CN103676465A (zh) | 用于在有机绝缘膜中形成过孔的掩膜板和方法 | |
| CN107731854B (zh) | 一种阵列基板的制备方法及阵列基板、显示装置 | |
| CN105633014A (zh) | 具有套设在基层第一过孔上的第二过孔的层结构制备方法 | |
| US20130252428A1 (en) | Photo-etching and Exposing System |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160113 |
|
| RJ01 | Rejection of invention patent application after publication |