CN109935516B - 一种阵列基板、其制备方法及显示装置 - Google Patents
一种阵列基板、其制备方法及显示装置 Download PDFInfo
- Publication number
- CN109935516B CN109935516B CN201910258600.0A CN201910258600A CN109935516B CN 109935516 B CN109935516 B CN 109935516B CN 201910258600 A CN201910258600 A CN 201910258600A CN 109935516 B CN109935516 B CN 109935516B
- Authority
- CN
- China
- Prior art keywords
- region
- area
- signal
- substrate
- photoresist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 123
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 96
- 238000000034 method Methods 0.000 claims abstract description 78
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000004380 ashing Methods 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 230000000149 penetrating effect Effects 0.000 claims description 8
- 230000008054 signal transmission Effects 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 166
- 239000010408 film Substances 0.000 description 37
- 239000011229 interlayer Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种阵列基板、其制备方法及显示装置，通过使信号走线在垂直于信号走线沿延伸方向上的截面的第一区域的厚度大于第二区域的厚度，在形成栅绝缘层和第一光刻胶层后，由于第一光刻胶层的材料具有流动性，使得对应第一区域的第一光刻胶层的厚度可以小于其余区域的厚度。这样通过灰化工艺对第一光刻胶层进行处理，将对应第一区域的第一光刻胶层进行去除，而仅是将其余区域的第一光刻胶层进行减薄，以直接将对应第一区域的栅绝缘层暴露出来，从而通过刻蚀工艺形成过孔。这样可以不用使用掩膜版，即可将对应信号走线的第一区域上方的第一光刻胶层去除以使栅绝缘层形成过孔，从而节省掩膜版，降低工艺制备成本。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板、其制备方法及显示装置。
背景技术
一般在显示面板中的阵列基板的制作过程中，需要用到掩膜版。由于不同结构的阵列基板对应的掩膜版的结构不同，使得需要制备多个不同结构的掩膜版以实现制备不同结构的阵列基板的要求。然而，掩膜版的价格较贵，导致生产成本增加。
发明内容
本发明实施例提供一种阵列基板、其制备方法及显示装置，用以降低生产成本。
本发明实施例提供了一种阵列基板的制备方法，包括：
在衬底基板上形成信号走线的图形；其中，在垂直于所述信号走线沿延伸方向上，所述信号走线的截面具有第一区域和第二区域，且在垂直于所述衬底基板上，所述第一区域的厚度大于所述第二区域的厚度；
在形成有所述信号走线的衬底基板上形成栅绝缘层；
在形成有所述栅绝缘层的衬底基板上形成第一光刻胶层；其中，对应所述第一区域的第一光刻胶层的厚度小于其余区域的第一光刻胶层的厚度；
采用灰化工艺，去除对应所述第一区域的第一光刻胶层，并减薄其余区域的第一光刻胶层；
采用第一刻蚀工艺，形成贯穿对应所述第一区域的栅绝缘层的过孔；
剥离剩余的所述第一光刻胶层；
在形成有所述过孔的栅绝缘层的衬底基板上形成连接走线的图形，使所述连接走线通过所述过孔与所述信号走线电连接。
可选地，在本发明实施例中，所述在衬底基板上形成信号走线的图形，具体包括：
在所述衬底基板上形成第一信号走线膜层；
在所述第一信号走线膜层上形成具有保留区、半保留区以及镂空区的第二光刻胶层的图形；其中，所述保留区对应所述信号走线的第一区域，所述半保留区对应所述信号走线的第二区域；
采用第二刻蚀工艺去除对应所述镂空区的第一信号走线膜层；
采用灰化工艺去除所述半保留区中的第二光刻胶层，并减薄所述保留区中的第二光刻胶层；
采用第三刻蚀工艺减薄对应所述半保留区的第一信号走线膜层；
剥离对应所述保留区的第二光刻胶层，形成所述信号走线的图形。
可选地，在本发明实施例中，在形成连接走线的图形的同时，还包括：形成多条间隔排列的数据线的图形；其中，在垂直于所述数据线沿延伸方向上，所述数据线的截面具有第三区域和第四区域，并在垂直于所述衬底基板上，所述第三区域的厚度大于所述第四区域的厚度。
可选地，在本发明实施例中，形成所述连接走线以及多条间隔排列的所述数据线的图形，具体包括：
在形成有所述过孔的栅绝缘层的衬底基板上形成第二信号走线膜层；
在所述第二信号走线膜层上形成具有保留区、半保留区以及镂空区的第三光刻胶层的图形；其中，所述保留区对应所述连接走线与各所述数据线的第一区域所在区域，所述半保留区对应所述数据线的第二区域；
采用第四刻蚀工艺去除对应所述镂空区的第二信号走线膜层；
采用灰化工艺去除所述半保留区中的第三光刻胶层，并减薄所述保留区中的第三光刻胶层；
采用第五刻蚀工艺去除对应所述半保留区的第二信号走线膜层；
剥离对应所述保留区的第三光刻胶层，形成所述连接走线与多条所述数据线的图形。
可选地，在本发明实施例中，所述第三区域为所述数据线的中心区域，所述第四区域为所述数据线的边缘区域。
可选地，在本发明实施例中，在形成所述连接走线的图形之后，还包括：
在形成有所述连接走线的图形的衬底基板上形成配向膜层；
对所述配向膜层进行摩擦配向，使所述配向膜层具有配向功能。
可选地，在本发明实施例中，所述第一区域为所述信号走线的中心区域，所述第二区域为所述信号走线的边缘区域。
可选地，在本发明实施例中，所述信号走线包括位于所述衬底基板的非显示区的多条间隔设置的信号传输线。
相应地，本发明实施例还提供了一种阵列基板，包括：衬底基板，位于所述衬底基板一侧的信号走线，位于所述信号走线背离所述衬底基板一侧的栅绝缘层，以及位于所述栅绝缘层背离所述衬底基板一侧的连接走线；其中，在垂直于所述信号走线沿延伸方向上，所述信号走线的截面具有第一区域和第二区域，且在垂直于所述衬底基板上，所述第一区域的厚度大于所述第二区域的厚度；
所述连接走线通过贯穿对应所述第一区域的栅绝缘层的过孔与所述信号走线电连接。
可选地，在本发明实施例中，所述阵列基板还包括：与所述连接走线同层设置的多条间隔排列的数据线；其中，在垂直于所述数据线沿延伸方向上，所述数据线的截面具有第三区域和第四区域，且在垂直于所述衬底基板上，所述第三区域的厚度大于所述第四区域的厚度。
可选地，在本发明实施例中，所述第三区域为所述数据线的中心区域，所述第四区域为所述数据线的边缘区域。
可选地，在本发明实施例中，所述数据线的第三区域和第四区域形成阶梯状结构。
可选地，在本发明实施例中，所述第一区域为所述信号走线的中心区域，所述第二区域为所述信号走线的边缘区域。
可选地，在本发明实施例中，所述信号走线的第一区域和第二区域形成阶梯状结构。
可选地，在本发明实施例中，所述信号走线包括位于所述衬底基板的非显示区的多条间隔设置的信号传输线。
相应地，本发明实施例还提供了一种显示装置，包括上述阵列基板。
本发明有益效果如下：
本发明实施例提供的阵列基板、其制备方法及显示装置，通过使信号走线在垂直于信号走线沿延伸方向上的截面的第一区域的厚度大于第二区域的厚度，可以在形成栅绝缘层和第一光刻胶层后，由于第一光刻胶层的材料具有流动性，使得对应第一区域的第一光刻胶层的厚度可以小于其余区域的厚度。这样通过灰化工艺对第一光刻胶层进行处理，可以将对应第一区域的第一光刻胶层进行去除，而仅是将其余区域的第一光刻胶层进行减薄，以直接将对应第一区域的栅绝缘层暴露出来，从而通过刻蚀工艺形成过孔。这样可以不用使用掩膜版，即可将对应信号走线的第一区域上方的第一光刻胶层去除以使栅绝缘层形成过孔，从而可以节省掩膜版，降低工艺制备成本。
附图说明
图1为相关技术中的阵列基板的结构示意图；
图2为本发明实施例提供的阵列基板的制备方法的流程图；
图3a为本发明实施例提供的阵列基板的俯视结构示意图；
图3b为图3a所示的阵列基板沿AA’方向的剖视结构示意图；
图4a至图4k分别为本发明实施例提供的阵列基板在执行制备方法的步骤时的剖视结构示意图。
具体实施方式
为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的阵列基板、其制备方法及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。需要注意的是，附图中各层薄膜厚度和形状不反映真实比例，目的只是示意说明本发明内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
如图1所示，阵列基板可以包括衬底基板100，依次位于衬底基板100上的第一信号线110、绝缘层120以及第二信号线130。第二信号线130通过贯穿绝缘层120上的过孔121与第一信号线110电连接。在制备图1所示的阵列基板时，一般采用光刻工艺在绝缘层120上形成过孔121。其中，光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。然而，不同结构的阵列基板对过孔121的位置要求不同，这样使得不同结构的阵列基板对应的掩膜版的结构可能也不同，这样使得需要制备多个不同结构的掩膜版以实现制备不同结构的阵列基板。然而，掩膜版的价格较贵，导致生产成本增加。
基于此，本发明实施例提供了一种阵列基板的制备方法，如图2所示，可以包括如下步骤：
S201、在衬底基板上形成信号走线的图形；其中，在垂直于信号走线沿延伸方向上，信号走线的截面具有第一区域和第二区域，且在垂直于衬底基板上，第一区域的厚度大于第二区域的厚度。进一步地，在具体实施时，可以使第一区域为信号走线的中心区域，第二区域为信号走线的边缘区域；
S202、在形成有信号走线的衬底基板上形成栅绝缘层；
S203、在形成有栅绝缘层的衬底基板上形成第一光刻胶层；其中，对应第一区域的第一光刻胶层的厚度小于其余区域的第一光刻胶层的厚度；
S204、采用灰化工艺，去除对应第一区域的第一光刻胶层，并减薄其余区域的第一光刻胶层；
S205、采用第一刻蚀工艺，形成贯穿对应第一区域的栅绝缘层的过孔；
S206、剥离第一光刻胶层；
S207、在形成有过孔的栅绝缘层的衬底基板上形成连接走线的图形，使连接走线通过过孔与信号走线电连接。
本发明实施例提供的上述阵列基板的制备方法，通过使信号走线在垂直于信号走线沿延伸方向上的截面的第一区域的厚度大于第二区域的厚度，可以在形成栅绝缘层和第一光刻胶层后，由于第一光刻胶层的材料具有流动性，使得对应第一区域的第一光刻胶层的厚度可以小于其余区域的厚度。这样通过灰化工艺对第一光刻胶层进行处理，可以将对应第一区域的第一光刻胶层进行去除，而仅是将其余区域的第一光刻胶层进行减薄，以直接将对应第一区域的栅绝缘层暴露出来，从而通过刻蚀工艺形成过孔。这样可以不用使用掩膜版，即可将对应信号走线的第一区域上方的第一光刻胶层去除以使栅绝缘层形成过孔，从而可以节省掩膜版，降低工艺制备成本。
在具体实施时，在本发明实施例中，在衬底基板上形成信号走线的图形，具体可以包括如下步骤：
在衬底基板上形成第一信号走线膜层；
在第一信号走线膜层上形成具有保留区、半保留区以及镂空区的第二光刻胶层的图形；其中，保留区对应信号走线的第一区域，半保留区对应信号走线的第二区域；
采用第二刻蚀工艺去除对应镂空区的第一信号走线膜层；
采用灰化工艺去除半保留区中的第二光刻胶层，并减薄保留区中的第二光刻胶层；
采用第三刻蚀工艺减薄对应半保留区的第一信号走线膜层；
剥离对应保留区的第二光刻胶层，形成信号走线的图形。
在具体实施时，采用本发明实施例提供的制备方法制备而成的阵列基板，如图3a与图3b所示，可以包括：衬底基板100，位于衬底基板100一侧的信号走线140，位于信号走线140背离衬底基板一侧的栅绝缘层150，以及位于栅绝缘层150背离衬底基板100一侧的连接走线160；其中，在垂直于信号走线沿延伸方向F1上，信号走线140的截面(即沿AA’方向上的截面)具有第一区域Q1和第二区域Q2，且在垂直于衬底基板100上，第一区域Q1的厚度h1大于第二区域Q2的厚度h2。并且，连接走线160通过贯穿对应第一区域Q1的栅绝缘层150的过孔151与信号走线140电连接。
一般阵列基板可以具有显示区AA和非显示区BB，如图3a所示，显示区中一般设置有多条栅线、多条数据线以及多个像素单元。每个像素单元可以包括多个子像素sp，每个子像素中可以设置有至少一个薄膜晶体管(Thin Film Transistor，TFT)。例如，阵列基板可以应用于液晶显示面板中，这样子像素中可以包括像素电极和TFT。或者，阵列基板也可以应用于有机发光显示面板中，这样子像素中可以包括像素电路和有机发光二极管(OrganicLight-Emitting Diode,OLED)。该像素电路中可以包括多个TFT。并且，非显示区中可以设置用于向栅线输入栅极驱动信号的栅极驱动电路。而栅极驱动电路需要接收帧触发信号和时钟信号，以实现栅极驱动信号的移位输出。一般在非显示区中还设置用于向栅极驱动电路传输帧触发信号和时钟信号的信号传输线。因此，在具体实施时，本发明实施例中的信号走线可以包括位于衬底基板的非显示区BB的多条间隔设置的信号传输线。当然，信号走线也可以包括用于传输其他信号的信号传输线，在此不作限定。
在具体实施时，在本发明实施例中，如图3b所示，可以使第一区域Q1为信号走线140的中心区域，第二区域Q2为信号走线140的边缘区域。进一步地，可以使信号走线140的第一区域Q1和第二区域Q2形成阶梯状结构。这样可以将信号走线140的设置为台阶状结构，以使信号走线140的中心区域上的第一光刻胶层的厚度小于其余的厚度。当然，在实际应用中，也可以使信号走线的第一区域Q1和第二区域Q2形成其他形状的结构，这需要根据实际应用环境来设计确定，在此不作限定。
需要说明的是，本发明实施例中的灰化工艺一般是通过氧等离子体与光刻胶发生化学反应，实现对光刻胶刻蚀的目的。本发明实施例中的刻蚀工艺可以是干法刻蚀工艺或湿法刻蚀工艺，在此不作限定。并且，本发明实施例中的第一至第五刻蚀工艺的具体参数可以根据实际应用环境来设计确定，在此不作限定。
在具体实施时，如图3a所示，可以使栅线170与信号走线140同层设置。在本发明实施例中，在衬底基板上形成信号走线的图形的同时，还可以包括形成栅线170的图形。这样可以通过一次构图工艺同时形成信号走线和栅线的图形，不用增加单独制备栅线的工艺，可以简化制备工艺流程，节省生产成本，提高生产效率。
在具体实施时，在本发明实施例中，如图3b所示，子像素中的TFT可以包括：位于衬底基板100与栅绝缘层150之间的栅极210，位于栅绝缘层150背离衬底基板100一侧的有源层220，位于有源层220上且分别与有源层220电连接的源极231和漏极232。
进一步地，在具体实施时，可以使栅极210与信号走线140同层设置。在本发明实施例中，在衬底基板上形成信号走线的图形的同时，还可以包括形成位于每个子像素中的栅极210的图形。这样可以通过一次构图工艺同时形成信号走线和栅极的图形，不用增加单独制备栅极的工艺，可以简化制备工艺流程，节省生产成本，提高生产效率。
进一步地，在具体实施时，可以使栅极210、栅线170以及信号走线140同层设置。在本发明实施例中，在衬底基板上形成信号走线的图形的同时，还可以包括形成栅线170和栅极210的图形。具体地，在具体实施时，第二光刻胶层的保留区还与栅线170和栅极210所在的区域对应，从而在剥离对应保留区的第二光刻胶层后，可以形成栅极210、栅线170以及信号走线140的图形。
在具体实施时，在形成具有过孔的栅绝缘层之后，在形成信号走线的图形之前，还可以包括：形成位于每个子像素中的有源层220的图形。
在阵列基板应用于液晶显示面板中时，阵列基板上还会再设置配向层，以使液晶分子有序排布。然而，一般数据线的膜层厚度与相邻区域的膜层厚度差距比较大，因此在对位于数据线所在层之上的配向层进行摩擦(Rubbing)配向时，数据线处附近的区域不容易被摩擦到，从而导致数据线处附近区域的液晶排布紊乱，进而发生漏光现象。为了改善数据线附近区域的Rubbing问题，在具体实施时，如图3a与图3b所示，阵列基板还可以包括：与连接走线160同层设置的多条间隔排列的数据线180；在垂直于数据线沿延伸方向F1上，数据线180的截面(即沿AA’方向上的截面)具有第三区域Q3和第四区域Q4，并在垂直于衬底基板100上，第三区域Q3的厚度h3大于第四区域Q4的厚度h4。在本发明实施例中，在形成连接走线的图形的同时，还可以包括：形成多条间隔排列的数据线的图形。其中，结合图3a与图3b所示，在垂直于数据线沿延伸方向F1上，数据线180的截面(即沿AA’方向上的截面)具有第三区域Q3和第四区域Q4，第三区域Q3的厚度h3大于第四区域Q4的厚度h4。这样通过使数据线的第四区域Q4的厚度h4小于第三区域Q3的厚度h3，尽可能的减小数据线与周围区域的段差，在后续进行配向层涂覆和Rubbing工艺中，可以有效地避免由于数据线段差引起的漏光问题。
进一步地，在具体实施时，可以使第三区域Q3为数据线180的中心区域，第四区域Q4为数据线180的边缘区域。这样在数据线附近区域的厚度一定的情况下，尽可能的减小数据线180的边缘区域部分的厚度，减小数据线边缘区域与周围区域的段差，在后续进行配向层涂覆和Rubbing工艺中，可以有效地避免由于段差过大引起的漏光问题。
在具体实施时，在本发明实施例中，如图3b所示，可以使数据线180的第三区域Q3和第四区域Q4形成阶梯状结构。这样可以将数据线180的设置为台阶状结构。当然，在实际应用中，也可以使数据线180的第三区域Q3和第四区域Q4形成其他形状的结构，这需要根据实际应用环境来设计确定，在此不作限定。
在具体实施时，在本发明实施例中，形成连接走线以及多条间隔排列的数据线的图形，具体可以包括：
在形成有过孔的栅绝缘层的衬底基板上形成第二信号走线膜层；
在第二信号走线膜层上形成具有保留区、半保留区以及镂空区的第三光刻胶层的图形；其中，保留区对应连接走线与各数据线的第一区域所在区域，半保留区对应数据线的第二区域；
采用第四刻蚀工艺去除对应镂空区的第二信号走线膜层；
采用灰化工艺去除半保留区中的第三光刻胶层，并减薄保留区中的第三光刻胶层；
采用第五刻蚀工艺去除对应半保留区的第二信号走线膜层；
剥离对应保留区的第三光刻胶层，形成连接走线与多条数据线的图形。
在具体实施时，如图3b所示，还可以使连接走线160、数据线180、以及TFT中的源极231和漏极232同层设置。进一步地，第三光刻胶层的保留区还与TFT中的源极231和漏极232所在区域对应，这样在剥离对应保留区的第三光刻胶层后，可以形成连接走线160、数据线180、以及TFT中的源极231和漏极232的图形。
在具体实施时，阵列基板还包括位于连接走线所在层背离衬底基板100一侧的覆盖阵列基板的配向膜层。在本发明实施例中，在形成连接走线的图形之后，还可以包括：
在形成有连接走线的图形的衬底基板上形成配向膜层；
对配向膜层进行摩擦配向，使配向膜层具有配向功能。
在具体实施时，阵列基板还包括位于连接走线所在层与配向膜层之间的层间绝缘层。在本发明实施例中，在形成连接走线的图形之后，且在形成配向膜层之前，还可以包括：形成层间绝缘层。
进一步地，在具体实施时，阵列基板还包括位于层间绝缘层与配向膜层之间的平坦化层。在形成层间绝缘层之后且在形成配向膜层之前，还可以包括：平坦化层，进一步提高Rubbing工艺的效果。
下面以图3b所示的结构为例，对本发明实施例提供的上述阵列基板的制备方法进行说明。但读者应知，其具体过程不局限于此。
本发明实施例提供的上述阵列基板的制备方法，可以包括如下步骤：
(1)在衬底基板100上形成一层第一信号走线膜层311，如图4a所示。
(2)在第一信号走线膜层311上形成具有保留区BW1、半保留区BW2以及镂空区KW的第二光刻胶层312的图形；如图4b所示，保留区BW1对应信号走线的第一区域、栅极所在区域以及栅线所在区域，半保留区BW2对应信号走线的第二区域。其中，例如可以使保留区BW1中的第二光刻胶层312的厚度设置为1.5μm，半保留区BW2中的第二光刻胶层312的厚度设置为
(3)采用第二刻蚀工艺去除对应镂空区KW的第一信号走线膜层，剩余对应保留区BW1和半保留区BW2的第一信号走线膜层311，如图4c所示。
(4)采用灰化工艺去除半保留区BW2中的第二光刻胶层，并减薄保留区BW1中的第二光刻胶层312，如图4d所示。
(5)采用第三刻蚀工艺减薄对应半保留区BW2的第一信号走线膜层311；如图4e所示。
(6)剥离对应保留区的第二光刻胶层，形成信号走线140、栅极210以及栅线(图中未示出)的图形，如图4f所示。
(7)在步骤(6)的衬底基板上形成覆盖衬底基板100的栅绝缘层150，如图4g所示。其中，对应信号走线140所在区域的栅绝缘层150具有台阶状。
(8)在形成有栅绝缘层150的衬底基板100上形成一层第一光刻胶层313；其中，在垂直于衬底基板100的方向上，对应第一区域Q1的第一光刻胶层313的厚度小于其余区域的第一光刻胶层313的厚度，如图4h所示。其中，例如，由于光刻胶具有流动性，可以将对应第一区域Q1的第一光刻胶层313(椭圆形区域TY中的部分)的厚度设置为1.0μm，对应第二区域Q2的第一光刻胶层313(矩形区域KQ1中的部分)的厚度设置为1.4μm，其余区域的第一光刻胶层313(矩形区域KQ2中的部分)的厚度设置为1.5μm。当然，第一光刻胶层313的厚度还可以根据实际应用环境来设计确定，在此不作限定。
(9)采用灰化工艺，去除对应第一区域Q1的第一光刻胶层313(即椭圆形区域TY中的部分)，并减薄其余区域(即矩形区域KQ1和矩形区域KQ2中的部分)的第一光刻胶层313，如图4i所示。
(10)采用第一刻蚀工艺，形成贯穿对应第一区域Q1的栅绝缘层150的过孔151，如图4j所示。
(11)剥离剩余的第一光刻胶层，如图4k所示。
(12)在每个子像素中形成位于栅绝缘层150上的有源层210的图形，如图3b所示。
(13)在形成有过孔151的栅绝缘层150的衬底基板100上形成连接走线160、数据线180、TFT中的源极231和漏极232的图形；其中，如图3b所示，连接走线160通过过孔151与信号走线140电连接。
在步骤(13)之后，还可以包括：在形成有连接走线的图形的衬底基板上形成配向膜层。之后，对配向膜层进行摩擦配向，使配向膜层具有配向功能。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述阵列基板。该显示装置解决问题的原理与前述阵列基板相似，因此该显示装置的实施可以参见前述阵列基板的实施，重复之处在此不再赘述。
在具体实施时，本发明实施例提供的显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
本发明实施例提供的阵列基板、其制备方法及显示装置，通过使信号走线在垂直于信号走线沿延伸方向上的截面的第一区域的厚度大于第二区域的厚度，可以在形成栅绝缘层和第一光刻胶层后，由于第一光刻胶层的材料具有流动性，使得对应第一区域的第一光刻胶层的厚度可以小于其余区域的厚度。这样通过灰化工艺对第一光刻胶层进行处理，可以将对应第一区域的第一光刻胶层进行去除，而仅是将其余区域的第一光刻胶层进行减薄，以直接将对应第一区域的栅绝缘层暴露出来，从而通过刻蚀工艺形成过孔。这样可以不用使用掩膜版，即可将对应信号走线的第一区域上方的第一光刻胶层去除以使栅绝缘层形成过孔，从而可以节省掩膜版，降低工艺制备成本。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (15)
1.一种阵列基板的制备方法，其特征在于，包括：
在衬底基板上形成信号走线的图形；其中，在垂直于所述信号走线延伸方向上，所述信号走线的截面具有第一区域和第二区域，且在垂直于所述衬底基板上，所述第一区域的厚度大于所述第二区域的厚度；
在形成有所述信号走线的衬底基板上形成栅绝缘层；其中，对应所述信号走线所在区域的栅绝缘层具有台阶状；
采用具有流动性的光刻胶材料，在形成有所述栅绝缘层的衬底基板上形成第一光刻胶层；其中，对应所述第一区域的第一光刻胶层的厚度小于其余区域的第一光刻胶层的厚度；
采用灰化工艺，去除对应所述第一区域的第一光刻胶层，并减薄其余区域的第一光刻胶层；
采用第一刻蚀工艺，形成贯穿对应所述第一区域的栅绝缘层的过孔；
剥离剩余的所述第一光刻胶层；
在形成有所述过孔的栅绝缘层的衬底基板上形成连接走线的图形，使所述连接走线通过所述过孔与所述信号走线电连接。
2.如权利要求1所述的制备方法，其特征在于，所述在衬底基板上形成信号走线的图形，具体包括：
在所述衬底基板上形成第一信号走线膜层；
在所述第一信号走线膜层上形成具有保留区、半保留区以及镂空区的第二光刻胶层的图形；其中，所述保留区对应所述信号走线的第一区域，所述半保留区对应所述信号走线的第二区域；
采用第二刻蚀工艺去除对应所述镂空区的第一信号走线膜层；
采用灰化工艺去除所述半保留区中的第二光刻胶层，并减薄所述保留区中的第二光刻胶层；
采用第三刻蚀工艺减薄对应所述半保留区的第一信号走线膜层；
剥离对应所述保留区的第二光刻胶层，形成所述信号走线的图形。
3.如权利要求1所述的制备方法，其特征在于，在形成连接走线的图形的同时，还包括：形成多条间隔排列的数据线的图形；其中，在垂直于所述数据线沿延伸方向上，所述数据线的截面具有第三区域和第四区域，并在垂直于所述衬底基板上，所述第三区域的厚度大于所述第四区域的厚度。
4.如权利要求3所述的制备方法，其特征在于，形成所述连接走线以及多条间隔排列的所述数据线的图形，具体包括：
在形成有所述过孔的栅绝缘层的衬底基板上形成第二信号走线膜层；
在所述第二信号走线膜层上形成具有保留区、半保留区以及镂空区的第三光刻胶层的图形；其中，所述保留区对应所述连接走线与各所述数据线的第一区域所在区域，所述半保留区对应所述数据线的第二区域；
采用第四刻蚀工艺去除对应所述镂空区的第二信号走线膜层；
采用灰化工艺去除所述半保留区中的第三光刻胶层，并减薄所述保留区中的第三光刻胶层；
采用第五刻蚀工艺去除对应所述半保留区的第二信号走线膜层；
剥离对应所述保留区的第三光刻胶层，形成所述连接走线与多条所述数据线的图形。
5.如权利要求3所述的制备方法，其特征在于，所述第三区域为所述数据线的中心区域，所述第四区域为所述数据线的边缘区域。
6.如权利要求5所述的制备方法，其特征在于，在形成所述连接走线的图形之后，还包括：
在形成有所述连接走线的图形的衬底基板上形成配向膜层；
对所述配向膜层进行摩擦配向，使所述配向膜层具有配向功能。
7.如权利要求1-6任一项所述的制备方法，其特征在于，所述第一区域为所述信号走线的中心区域，所述第二区域为所述信号走线的边缘区域。
8.如权利要求1-6任一项所述的制备方法，其特征在于，所述信号走线包括位于所述衬底基板的非显示区的多条间隔设置的信号传输线。
9.一种采用如权利要求1-8任一项所述的制备方法制成的阵列基板，其特征在于，包括：衬底基板，位于所述衬底基板一侧的信号走线，位于所述信号走线背离所述衬底基板一侧的栅绝缘层，以及位于所述栅绝缘层背离所述衬底基板一侧的连接走线；其中，在垂直于所述信号走线延伸方向上，所述信号走线的截面具有第一区域和第二区域，且在垂直于所述衬底基板上，所述第一区域的厚度大于所述第二区域的厚度；
所述连接走线通过贯穿对应所述第一区域的栅绝缘层的过孔与所述信号走线电连接；
所述信号走线包括位于所述衬底基板的非显示区的多条间隔设置的信号传输线。
10.如权利要求9所述的阵列基板，其特征在于，所述阵列基板还包括：与所述连接走线同层设置的多条间隔排列的数据线；其中，在垂直于所述数据线沿延伸方向上，所述数据线的截面具有第三区域和第四区域，且在垂直于所述衬底基板上，所述第三区域的厚度大于所述第四区域的厚度。
11.如权利要求10所述的阵列基板，其特征在于，所述第三区域为所述数据线的中心区域，所述第四区域为所述数据线的边缘区域。
12.如权利要求11所述的阵列基板，其特征在于，所述数据线的第三区域和第四区域形成阶梯状结构。
13.如权利要求9-12任一项所述的阵列基板，其特征在于，所述第一区域为所述信号走线的中心区域，所述第二区域为所述信号走线的边缘区域。
14.如权利要求13所述的阵列基板，其特征在于，所述信号走线的第一区域和第二区域形成阶梯状结构。
15.一种显示装置，其特征在于，包括如权利要求9-14任一项所述的阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910258600.0A CN109935516B (zh) | 2019-04-01 | 2019-04-01 | 一种阵列基板、其制备方法及显示装置 |
| PCT/CN2020/074672 WO2020199756A1 (zh) | 2019-04-01 | 2020-02-10 | 阵列基板、其制备方法及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910258600.0A CN109935516B (zh) | 2019-04-01 | 2019-04-01 | 一种阵列基板、其制备方法及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109935516A CN109935516A (zh) | 2019-06-25 |
| CN109935516B true CN109935516B (zh) | 2021-01-22 |
Family
ID=66989014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910258600.0A Active CN109935516B (zh) | 2019-04-01 | 2019-04-01 | 一种阵列基板、其制备方法及显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109935516B (zh) |
| WO (1) | WO2020199756A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109935516B (zh) * | 2019-04-01 | 2021-01-22 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法及显示装置 |
| CN110890409B (zh) * | 2019-11-29 | 2022-11-04 | 京东方科技集团股份有限公司 | 显示装置及其oled面板、oled面板的制作方法 |
| CN110993619B (zh) | 2019-12-04 | 2022-09-02 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法和显示装置 |
| CN111370428B (zh) * | 2020-03-19 | 2023-02-28 | 合肥鑫晟光电科技有限公司 | 显示基板及其制作方法、显示装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100922792B1 (ko) * | 2003-04-28 | 2009-10-21 | 엘지디스플레이 주식회사 | 액정표시장치의 어레이기판 제조방법 |
| US8253179B2 (en) * | 2005-05-13 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| JP5377940B2 (ja) * | 2007-12-03 | 2013-12-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI382253B (zh) * | 2008-02-04 | 2013-01-11 | Au Optronics Corp | 主動陣列基板、液晶顯示面板及其製作方法 |
| CN101625492B (zh) * | 2009-08-14 | 2011-03-23 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板制造方法 |
| KR102221442B1 (ko) * | 2016-07-25 | 2021-02-26 | 선전 로욜 테크놀로지스 컴퍼니 리미티드 | 어레이 기판 및 어레이 기판의 제조방법 |
| CN107037655A (zh) * | 2017-05-26 | 2017-08-11 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示器件 |
| CN109935516B (zh) * | 2019-04-01 | 2021-01-22 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法及显示装置 |
-
2019
- 2019-04-01 CN CN201910258600.0A patent/CN109935516B/zh active Active
-
2020
- 2020-02-10 WO PCT/CN2020/074672 patent/WO2020199756A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020199756A1 (zh) | 2020-10-08 |
| CN109935516A (zh) | 2019-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109935516B (zh) | 一种阵列基板、其制备方法及显示装置 | |
| US10748937B2 (en) | Substrate and manufacturing method thereof and display device | |
| US11049885B2 (en) | Array substrate and manufacturing method thereof, display panel, and display device | |
| CN107170758B (zh) | 柔性显示基板及其制作方法、显示装置 | |
| US9709864B2 (en) | Array substrate and its manufacturing method and display device | |
| US9437619B2 (en) | Array substrate, manufacturing method thereof and display device | |
| US8609477B2 (en) | Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display | |
| EP3483926B1 (en) | Method for manufacturing an array substrate of an ffs type tft-lcd | |
| US9508867B2 (en) | Thin film transistor, array substrate, method of fabricating same, and display device | |
| US10128281B2 (en) | Array substrate, fabrication method thereof and display device | |
| US20160342057A1 (en) | Substrate and manufacturing method thereof, and display device | |
| US10978493B2 (en) | Display substrate and manufacturing method thereof, and display device | |
| US9897877B2 (en) | Thin film transistor array substrate and liquid crystal display panel using same | |
| US10381382B2 (en) | Array substrate, method for manufacturing the same and display device | |
| US8017423B2 (en) | Method for manufacturing a thin film structure | |
| CN105137672B (zh) | 阵列基板及其制造方法 | |
| US9472582B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US9798192B2 (en) | Display substrate and manufacturing method thereof, display panel and display device | |
| KR101467710B1 (ko) | Ｔｆｔ 어레이 기판, 그 제조방법 및 디스플레이 장치 | |
| WO2018188160A1 (zh) | Tft基板及其制作方法 | |
| WO2017000431A1 (zh) | 阵列基板及其制备方法、显示面板及显示装置 | |
| US10153305B2 (en) | Array substrate, manufacturing method thereof, and display device | |
| KR101226594B1 (ko) | 어레이 기판의 제조방법 및 이를 이용한 표시패널의제조방법 | |
| US10134769B2 (en) | Array substrate, method for manufacturing thereof, and display device | |
| US9431436B2 (en) | Array substrate and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |