KR20080010522A

KR20080010522A - 표시 기판의 제조 방법, 표시 기판 및 마스크

Info

Publication number: KR20080010522A
Application number: KR1020060070579A
Authority: KR
Inventors: 정두희; 박정민; 문경수; 이희국; 윤주애
Original assignee: 삼성전자주식회사
Priority date: 2006-07-27
Filing date: 2006-07-27
Publication date: 2008-01-31
Also published as: EP1882979A3; CN101114657A; JP5616407B2; EP1882979A2; US20080024415A1; JP2012252360A; KR101316635B1; US8059076B2; CN101114657B; JP2008033317A

Abstract

과잉 식각으로 인한 불량을 감소시키기 위한 표시 기판의 제조 방법, 표시 기판 및 마스크가 개시된다. 표시 기판의 제조 방법은 서로 교차하는 신호 라인들에 의해 복수의 단위 화소가 정의된 표시 영역과 표시 영역을 둘러싸는 주변 영역을 포함하는 기판 상에 포토레지스트막을 도포하는 단계와, 포토레지스트막을 패터닝하여, 표시 영역에서 신호 라인들과 오버랩되는 제1 패턴부 및 주변 영역에서 신호 라인들과 미중첩되는 영역에 형성된 복수의 더미 개구부를 포함하는 제2 패턴부를 형성하는 단계와, 제1 패턴부 및 제2 패턴부가 형성된 기판 상에 투명 전극층을 형성하는 단계 및 스트립 용액으로 제1 패턴부, 제2 패턴부 및 제1 및 제2 패턴부 상에 형성된 투명 전극층을 제거하여, 각 단위 화소에 대응하는 화소 전극 및 더미 개구부에 대응하는 더미 전극을 형성하는 단계를 포함한다. 주변 영역에 더미 개구부를 형성함으로서 주변 영역과 표시 영역에서 포토레지스트막이 현상(develope)되는 수준을 동일하게 할 수 있다. 이에 따라, 제1 및 제2 패턴부의 두께를 전체적으로 균일화 할 수 있으므로, 제1 및 제2 패턴부를 이용한 식각 공정 시 하부 박막의 과잉 식각을 방지할 수 있다.

더미 전극, 3 mask, 현상, develope, 포토레지스트, rTPR,

Description

표시 기판의 제조 방법, 표시 기판 및 마스크{METHOD FOR MANUFACTURING DISPLAY SUBSTRATE, DISPLAY SUBSTRATE AND MASK}

도 1은 본 발명의 실시예에 따른 액정 표시 패널을 도시한 사시도이다.

도 2는 도 1의 액정 표시 패널 중 표시 기판을 개념적으로 도시한 평면도이다.

도 3은 표시 기판의 단위 화소 및 더미 전극을 확대하여 도시한 확대도이고, 도 4는 도 3의 I-I'선을 따라 절단한 단면도이다.

도 5a 내지 도 5j는 본 발명의 실시예에 따른 표시 기판의 제조 방법을 도시한 공정도들이다.

<도면의 주요부분에 대한 부호의 설명>

100 : 표시 기판 200 : 대향 기판

300 : 인쇄회로기판 400 : 연성인쇄회로기판

110 : 베이스 기판 120 : 게이트 구동 회로부

DA : 표시 영역 PA : 주변영역

GL : 게이트 라인 DL : 데이터 라인

P : 단위 화소 TFT : 박막 트랜지스터

PE : 화소 전극 DM : 더미 전극

D0 : 더미 개구부 DH : 더미 개구홀

111 : 게이트 절연층 116 : 패시베이션층

본 발명은 표시 기판의 제조 방법, 표시 기판 및 마스크에 관한 것으로, 보다 상세하게는 3매 마스크 공정 중에 형성되는 포토레지스트 패턴의 두께를 균일화하기 위한 표시 기판의 제조 방법, 표시 기판 및 마스크에 관한 것이다.

일반적으로, 표시 기판에 형성된 신호 라인들, 박막 트랜지스터 및 화소 전극은 마스크를 이용한 포토리소그라피(photolithography) 공정을 거쳐 패터닝되며, 표시 기판의 제조 공정에서 포토리소그라피 공정 횟수를 감소시키는 것은 제조 원가 절감에 큰 영향을 미친다. 따라서, 최근에는 극저원가 구현을 위해 3매 마스크를 이용한 표시 기판의 제조 방법이 개발된 바 있다.

예컨대, 3매 마스크 공정에서는 제1 및 제2 마스크를 이용한 포토리소그라피 공정으로 신호 라인들 및 박막 트랜지스터를 형성한 후, 박막 트랜지스터가 형성된 기판 상에 패시베이션층을 형성한다. 이어서, 패시베이션층 상에 제3 마스크를 이용한 포토리소그라피 공정으로 상기 신호 라인들 및 박막 트랜지스터와 오버랩되는 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴은 상기 패시베이션층을 제1 및 제2 식각하고, 화소 전극을 리프트-오프 방식으로 패터닝하는데 사용된다.

상기 포토레지스트 패턴을 이용한 식각 공정이 2회나 수행되므로, 하부 박막 들의 과잉 식각으로 인한 불량을 방지하기 위해서는 상기 포토레지스트 패턴이 기판 전 면적에 걸쳐 균일한 두께로 형성되는 것이 중요하다.

그러나, 표시 기판 상에 형성되는 포토레지스트 패턴의 밀도가 영역별로 크게 차이날 경우, 상기 포토레지스트 패턴을 형성하는 현상(develope) 공정 중에 용해되는 포토레지스트의 양이 영역별로 달라진다.

구체적으로, 포토레지스트 패턴이 저밀도로 형성되는 영역에서는 고밀도로 형성되는 영역에서보다 현상 공정 중에 용해되는 포토레지스트의 양이 많다. 따라서, 포토레지스트 패턴이 저밀도로 형성되는 영역 상에 도포된 현상액은 산(acid) 농도가 급격히 저하되므로 고밀도 형성 영역 상의 현상액과 농도차가 발생한다. 이러한 농도차가 발생하면, 확산 원리에 의해 고농도 현상액이 저농도 현상액쪽으로 이동한다. 이에 따라, 저밀도 형성 영역의 포토레지스트 패턴이 적정량보다 과잉 현상(over development)되므로, 포토레지스트 패턴의 두께가 불균일해지는 문제점이 있다.

이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 과잉 식각으로 인한 불량을 감소시키기 위한 표시 기판의 제조 방법을 제공하는 것이다.

본 발명의 다른 목적은 상기 표시 기판의 제조 방법에 의해 제조된 표시 기판을 제공하는 것이다.

본 발명의 또 다른 목적은 상기 표시 기판의 제조 방법에 사용되는 마스크를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위하여 실시예에 따른 표시 기판의 제조 방법은, 서로 교차하는 신호 라인들에 의해 복수의 단위 화소가 정의된 표시 영역과 상기 표시 영역을 둘러싸는 주변 영역을 포함하는 기판 상에 포토레지스트막을 도포하는 단계와, 상기 포토레지스트막을 패터닝하여, 상기 표시 영역에서 상기 신호 라인들과 오버랩되는 제1 패턴부 및 상기 주변 영역에서 상기 신호 라인들과 미중첩되는 영역에 형성된 복수의 더미 개구부를 포함하는 제2 패턴부를 형성하는 단계와, 상기 제1 패턴부 및 제2 패턴부가 형성된 기판 상에 투명 전극층을 형성하는 단계 및 스트립 용액으로 상기 제1 패턴부, 제2 패턴부 및 상기 제1 및 제2 패턴부 상에 형성된 상기 투명 전극층을 제거하여, 각 단위 화소에 대응하는 화소 전극 및 상기 더미 개구부에 대응하는 더미 전극을 형성하는 단계를 포함한다.

상기한 본 발명의 다른 목적을 실현하기 위하여 실시예에 따른 표시 기판은,표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역이 정의된 기판과, 상기 기판 상에 형성되며 서로 교차하여 복수의 단위 화소를 정의하는 신호 라인들과, 상기 신호 라인들에 연결되어 각 단위 화소에 형성된 박막 트랜지스터와, 상기 단위 화소에 형성되며, 상기 박막 트랜지스터에 전기적으로 연결된 화소 전극 및 상기 화소 전극과 동일 재질로 형성되며, 상기 신호 라인과 미중첩되도록 상기 주변 영역에 형성된 복수의 더미 전극을 포함한다.

상기한 본 발명의 또 다른 목적을 실현하기 위하여 실시예에 따른 마스크는,

서로 교차하는 신호 라인들에 의해 복수의 단위 화소가 정의되고 상기 단위 화소에는 화소 전극이 형성된 표시 영역 및 상기 표시 영역을 둘러싸며 상기 신호 라인들과 미중첩되는 영역에는 더미 전극이 형성된 주변 영역을 포함하는 표시 기판을 제조하기 위한 마스크이다. 이때, 마스크는 상기 화소 전극을 패터닝하기 위한 화소 전극 패턴 및 상기 더미 전극을 패터닝하기 위한 더미 전극 패턴을 포함한다.

이러한 표시 기판의 제조 방법, 표시 기판 및 마스크에 의하면, 포토레지스트 패턴의 두께를 전체적으로 균일화 할 수 있으므로, 포토레지스트 패턴을 이용한 식각 공정 시 하부 박막의 과잉 식각을 방지할 수 있다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 실시예에 따른 액정 표시 패널을 도시한 사시도이고, 도 2는 도 1의 액정 표시 패널 중 표시 기판을 개념적으로 도시한 평면도이다.

도 1 및 도 2를 참조하면, 액정 표시 패널은 표시 기판(100), 대향 기판(200), 액정층(미도시), 인쇄회로기판(300) 및 연성인쇄회로기판(400)을 포함하여 영상을 표시한다.

상기 표시 기판(100)은 영상을 표시하기 위한 표시영역(DA) 및 상기 표시영역(DA)의 외각에 형성된 주변영역(PA1,PA2,PA3,PA4)으로 구분된다. 이때, 상기 표시영역(DA)은 직사각형 형상을 갖는 것이 바람직하다.

상기 표시 기판(100)의 표시영역(DA)에는 복수의 데이터라인(DL)들이 제1 방 향을 따라 병렬로 배치되고, 복수의 게이트라인(GL)들이 상기 제1 방향과 수직한 제2 방향을 따라 병렬로 배치된다. 상기 데이터라인(DL)들과 게이트라인(GL)들은 서로 교차되어 화소영역들을 정의하며, 상기 화소영역들 각각에는 단위화소가 형성된다.

상기 각 단위화소는 스위칭 소자인 박막트랜지스터(TFT), 액정커패시터(Clc) 및 스토리지 커패시터(Cst)를 포함한다.

상기 각 박막트랜지스터(TFT)는 게이트전극, 소스전극 및 드레인전극으로 이루어진다. 상기 게이트전극은 상기 게이트라인(GL)에 연결되고, 상기 소스전극은 상기 데이터라인(DL)에 연결되며, 상기 드레인전극은 상기 액정커패시터(Clc)의 제1 전극인 화소전극에 연결된다.

상기 대향 기판(200)은 상기 표시 기판(100)과 마주보도록 배치되고, 일례로 상기 표시 기판(100)보다 작은 사이즈를 갖는다. 상기 대향 기판(200)은 상기 각 단위화소에 대응하는 색화소로 이루어진 컬러필터들과, 공통전압을 인가하며 상기 액정커패시터(Clc)의 제2 전극인 공통전극을 포함한다.

상기 액정커패시터(Clc)는 상기 드레인전극과 연결된 상기 화소전극과, 상기 공통전압을 인가하는 상기 공통전극에 의해 정의된다. 또한, 상기 스토리지 커패시터(Cst)는 상기 표시 기판(100) 상에 형성되며 스토리지 기준전압을 인가하는 기준전압라인과, 상기 화소전극에 의해 정의된다.

상기 주변영역(PA1,PA2,PA3,PA4)은 상기 표시영역(DA)의 외각으로 형성되고, 상기 표시영역(DA)의 위측에 형성된 제1 영역(PA1), 상기 표시영역(DA)의 아래측에 형성된 제2 영역(PA2), 상기 표시영역(DA)의 좌측에 형성된 제3 영역(PA3) 및 상기 표시영역(DA)의 우측에 형성된 제4 영역(PA4)을 포함한다.

상기 제1 주변영역(PA1)에는 상기 데이터 라인(DL)의 일단부를 노출시키는 패드부(PAD)가 형성되며, 상기 패드부(PAD) 상에는 연성인쇄회로기판(400)이 부착된다.

상기 연성인쇄회로기판(400)은 상기 인쇄회로기판(300)과 상기 표시 기판(100)을 전기적으로 연결하여, 상기 인쇄회로기판(300)에서 발생된 상기 구동신호를 상기 표시 기판(100)으로 제공한다. 상기 연성인쇄회로기판(400)은 예를 들어, 테이프 캐리어 패키지(Tape Carrier Package : TCP) 또는 칩 온 필름(Chip On Film : COF)이다.

상기 인쇄회로기판(300)은 영상신호를 처리하는 구동회로 유닛을 포함하고, 상기 구동회로 유닛은 외부에서 입력된 영상신호를 상기 박막트랜지스터(TFT)를 제어하는 구동신호로 변경시킨다. 상기 인쇄회로기판(300)은 상기 연성인쇄회로기판(400)에 의해 밴딩되어 상기 표시 기판(100)의 하부에 배치될 수 있다.

상기 제3 및 제4 주변영역(PA3, PA4)에는 게이트 구동 회로부(120)가 형성된다.

상기 게이트 구동 회로부(120)는 상기 게이트 신호들을 발생하고, 상기 게이트 신호들을 상기 게이트 라인(GL)들을 따라 상기 박막트랜지스터(TFT)의 게이트 전극으로 인가한다. 상기 게이트 구동 회로부(120)는 상기 주변영역(PA) 중 제3 영역(PA3)에 형성된 제1 게이트 회로(122) 및 상기 주변영역(PA) 중 제4 영역(PA4)에 형성된 제2 게이트 회로(124)를 포함한다.

한편, 상기 주변영역(PA)에는 복수의 더미 전극(DM)이 형성된다. 상기 더미 전극(DM)은 표시 영역(DA)에 형성된 화소 전극과 동일 재질로 형성되며, 동일층에 동시에 형성된다. 각각의 더미 전극(DM)은 상기 화소 전극과 유사한 크기로 형성된다.

구체적으로, 상기 더미 전극(DM)은 상기 제1 영역(PA1) 내에서 상기 패드부(PAD)와 미중첩 되도록 복수개 형성된다. 이때, 상기 더미 전극(DM)들 간의 간격은 8 내지 12㎛인 것이 바람직하다.

이와 마찬가지로 상기 더미 전극(DM)은 상기 제2 영역(PA2), 제3 영역(PA3) 및 제4 영역(PA4)에도 복수개 형성되며, 상기 제3 영역(PA3)과 상기 제4 영역(PA4)에서는 상기 게이트 구동 회로부(120)와 미중첩되는 영역에 형성되는 것이 바람직하다.

또한, 상기 표시 영역(DA) 내에 상기 화소 전극이 형성된 면적 비율과 상기 주변 영역 내에 상기 더미 전극이 형성된 면적 비율은 동일한 것이 바람직하다.

상기 액정층은 상기 표시 기판(100) 및 대향 기판(200)의 사이에 개재되며, 상기 화소전극과 상기 공통전극 사이에 형성된 전기장에 의하여 재배열된다. 재배열된 상기 액정층은 외부 또는 내부의 광의 광투과율을 조절하고, 광투과율이 조절된 광은 상기 컬러필터들을 통과함으로써 영상이 표시된다.

이하, 도 2 내지 도 4를 참조하여 본 발명을 더욱 상세하게 설명하도록 한다.

도 2 내지 도 4를 참조하면, 표시 기판(100)은 베이스 기판(110)을 포함한다. 베이스 기판(110) 상에는 상기 표시 영역(DA) 및 주변 영역(PA)이 구획되며, 상기 표시 영역(DA)에는 서로 교차하는 게이트 라인(GL)들 및 데이터 라인(DL)들에 의해 단위 화소(P)가 정의된다.

상기 단위 화소(P) 내에는 상기 게이트 라인(GL)과 동일한 방향으로 연장된 기준전압라인(STL)과, 박막트랜지스터(TFT) 및 화소 전극(PE)이 형성된다.

상기 기준전압라인(STL)은 상기 게이트 라인(GL)과 동일층에 동시에 형성되는 게이트 금속 패턴이며, 각 단위 화소(P) 내에서 상기 화소 전극(PE)과 중첩되어 스토리지 커패시터(Cst)를 형성한다.

상기 박막 트랜지스터(TFT)는 게이트 전극(G), 소스 전극(S), 드레인 전극(D) 및 액티브층(A)을 포함한다.

상기 게이트 전극(G)은 상기 게이트 라인(GL)으로부터 연장되어 각 단위 화소(P) 내에 형성된다. 상기 게이트 라인(GL), 상기 기준전압라인(STL) 및 상기 게이트 전극(G)을 포함하는 게이트 금속 패턴이 형성된 베이스 기판(110) 상에는 게이트 절연층(111)이 형성된다.

상기 게이트 절연층(111)은 일례로 질화 실리콘(SiNx)으로 이루어지며, 상기 게이트 금속 패턴 및 상기 데이터 라인(DL), 소스 전극(S), 드레인 전극(D)을 포함하는 데이터 금속 패턴과 동일한 형상으로 패터닝된다.

상기 게이트 절연층(111)이 형성된 베이스 기판(110) 상에는 상기 데이터 라인(DL), 소스 전극(S) 및 드레인 전극(D)을 포함하는 데이터 금속 패턴이 형성된다.

상기 소스 전극(S)은 상기 데이터 라인(DL)으로부터 연장되어 각 단위 화소(P) 내에 형성되며, 상기 게이트 절연층(111)상에서 상기 게이트 전극(G)과 일부 중첩되도록 형성된다. 일례로, 상기 소스 전극(S)은 도 3에 도시한 바와 같이 알파벳-U자 형상으로 형성될 수 있다. 상기 드레인 전극(D)은 상기 소스 전극(S)으로부터 소정 간격 이격되며, 상기 게이트 절연층(111)상에서 상기 게이트 전극(G)과 일부 중첩되도록 형성된다. 상기 드레인 전극(D)은 상기 게이트 전극(G)에 타이밍 신호가 인가되면, 상기 소스 전극(S)으로부터 화소 전압을 제공받아 상기 화소 전극(PE)에 화소 전압을 인가하는 출력 단자의 기능을 수행한다.

한편, 상기 데이터 금속 패턴과 상기 게이트 절연층(111) 사이에는 상기 액티브층(A)이 형성된다. 상기 액티브층(A)은 상기 데이터 금속 패턴과 동일하게 패터닝되어 상기 게이트 절연층(111)과 상기 데이터 금속 패턴 사이에 형성된다.

상기 액티브층(A)은 일례로, 비정질 실리콘(a-Si)으로 이루어진 반도체층(112)과 n형 이온이 고농도로 도핑된 비정질 실리콘(n+ a-Si)으로 이루어진 오믹 콘택층(113)이 순차적으로 적층된 구조로 형성된다. 이때, 상기 소스 전극(S)과 드레인 전극(D)의 이격부에서는 상기 반도체층(112)을 노출시키는 채널(CH)이 형성된다.

상기 박막 트랜지스터(TFT)가 형성된 베이스 기판(110) 상에는 패시베이션 층(116)이 형성된다. 상기 패시베이션층(116)은 일례로, 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx)으로 이루어지며, 상기 표시 영역(DA)에서는 상기 게이트 라인(GL), 데이터 라인(DL) 및 박막 트랜지스터(TFT)과 중첩되도록 패터닝된다. 이때, 상기 패시베이션층(116)은 상기 드레인 전극(D)의 일단부를 노출시킨다.

상기 화소 전극(PE)은 각각의 단위 화소(P)에 대응하여 형성되며, 투명한 도전성 물질로 이루어진다. 예를 들어, 상기 투명한 도전성 물질은 인듐 틴 옥사이드(ITO), 인듐 징크 옥사이드(IZO), 비정질 인듐 틴 옥사이드(a-ITO) 등으로 형성할 수 있다.

한편, 상기 게이트 절연층(111) 내지 패시베이션층(116)은 상기 게이트 및 데이터 금속 패턴과 오버랩되도록 패터닝되므로, 상기 단위 화소 내에 형성된 화소 전극(PE)은 상기 베이스 기판(110)과 직접 접촉한다. 또한, 상기 화소 전극(PE)은 노출된 상기 드레인 전극(D)의 일단부와 접촉하여, 상기 드레인 전극(D)으로부터 화소 전압을 인가받는다.

상기 기준전압라인(STL)과 상기 화소 전극(PE)이 중첩되는 영역에서는 상기 게이트 절연층(111)을 유전체로 하여 스토리지 캐패시터(Cst)가 형성된다. 상기 스토리지 캐패시터(Cst)는 상기 화소 전극(PE)에 인가된 화소 전압을 한 프레임의 시간동안 유지시킨다.

이하, 상기 주변 영역(PA)에 형성된 더미 전극(DM)을 상세하게 설명하도록 한다.

도시하지는 않았으나, 상기 주변 영역(PA)에도 상기 게이트 구동 회로부를 형성하기 위한 게이트 금속 패턴 및 데이터 금속 패턴이 형성되며, 상기 게이트 금속 패턴과 상기 데이터 금속 패턴 사이에는 상기 게이트 절연층(111)이 형성된다. 마찬가지로 상기 데이터 금속 패턴 상에는 상기 패시베이션층(116)이 형성된다.

이때, 상기 게이트 및 데이터 금속 패턴과 미중첩되는 영역의 상기 게이트 절연층(111)과 패시베이션층(116)에는 상기 단위 화소(P)와 유사한 크기의 더미 개구홀(DH)이 형성된다.

바람직하게는 상기 더미 개구홀(DH)은 상기 단위화소의 0.9 내지 1.3배의 크기로 형성된다. 또한, 각각의 더미 개구홀(DH)간의 간격은 8 내지 12㎛인 것이 바람직하다.

상기 더미 개구홀(DH) 내에는 상기 베이스 기판(110)과 직접 접촉하며, 상기 화소 전극(PE)과 동일 재질로 동시에 형성된 상기 더미 전극(DM)이 형성된다.

상기 더미 전극(DM)은 상기 더미 개구홀(DH)의 크기로 형성되므로, 일례로 상기 단위화소의 0.9 내지 1.3배의 크기로 형성된다. 또한, 상기 표시 영역(DA) 내에 상기 화소 전극(PE)이 형성된 면적 비율과 상기 주변 영역(PA) 내에 상기 더미 전극(DM)이 형성된 면적 비율은 동일한 것이 바람직하다.

상기 더미 전극(DM)은 전기적인 기능은 수행하지 않으며, 본 발명의 실시예에 따른 표시 기판의 제조 공정 중에 필연적으로 형성된다.

도 5a 내지 도 5i는 도 3의 I-I' 절단선을 이용하여 본 발명의 실시예에 따른 표시 기판의 제조 방법을 도시한 공정도들이다.

이하, 도 5a 내지 도 5i를 참조하여, 본 발명의 실시예에 따른 표시 기판의 제조 방법을 상세하게 설명하도록 한다.

도 5a를 참조하면, 광이 투과할 수 있는 투명한 물질로 이루어지며, 표시 영역(DA) 및 주변 영역(PA)이 구획된 베이스 기판(110) 상에 제1 금속층(미도시) 및 제1 포토레지스트막(미도시)을 순차적으로 형성한다. 상기 제1 금속층은 예를 들면, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금등으로 형성될 수 있으며, 스퍼터링 공정에 의해 증착된다. 또한, 상기 금속층은 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다.

상기 제1 포토레지스트막은 일례로, 노광된 영역이 현상액에 의해 용해되는 포지티브 포토레지스트로 이루어진다.

이어서, 상기 제1 포토레지스트막이 형성된 베이스 기판(110) 상에 제1 마스크(MASK1)를 정렬한다. 상기 제1 마스크(MASK1)는 광을 투과시키는 투광부(4) 및 광을 차단하는 차광부(2)로 이루어진다. 다음으로, 상기 제1 마스크(MASK1)를 이용하여 상기 제1 포토레지스트막을 노광하고, 노광된 제1 포토레지스트막을 현상하는 일련의 포토리소그라피(PHOTOLITHOGRAPHY) 공정을 수행한다. 이에 따라, 상기 금속층 상에는 제1 포토레지스트패턴(PR1)이 형성된다.

다음으로, 상기 제1 포토레지스트패턴(PR1)을 이용한 식각 공정으로 상기 금속층을 패터닝하여 게이트 라인(GL), 게이트 전극(G) 및 기준전압라인(STL)을 포함하는 게이트 금속 패턴을 형성한다. 상기 식각 공정은 일례로, 습식 식각으로 진행된다. 상기 식각 공정이 종료된 후에는 상기 게이트 금속 패턴 상에 잔류하는 상기 제1 포토레지스트패턴(PR1)을 제거하는 애싱(ASHING) 공정을 수행한다. 상기 애싱 공정은 산소 플라즈마 처리로 진행되며, 포토레지스트패턴을 이용한 식각 공정이 종료할 때마다 수행된다.

한편, 상기 제1 포토레지스트막은 네가티브 포토레지스트로 이루어질 수도 있다. 이와 같을 경우, 상기 제1 마스크(MASK1)는 상기 차광부(4)와 투광부(2)의 배치가 반전된다.

도 5b를 참조하면, 상기 게이트 금속 패턴이 형성된 베이스 기판(110) 상에 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 이루어진 게이트 절연층(111)을 형성한다. 상기 게이트 절연층(111)은 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition, PECVD) 방법을 이용하여 형성할 수 있다. 또한, 상기 게이트 절연층(111)은 재질 및 형성 공정이 서로 다른 이중층 구조로 형성할 수도 있다.

이어서, 상기 게이트 절연층(111)위에 비정질 실리콘(a-Si:H)으로 이루어진 반도체층(112) 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 오믹 콘택층(113)을 순차적으로 형성한다. 상기 반도체층(112) 및 오믹 콘택층(113)은 상기 플라즈마 화학 기상 증착 방법을 이용하여 형성할 수 있다.

이어서, 상기 오믹 콘택층(113) 위에 제2 금속층(114)을 형성한다. 상기 제2 금속층(114)은 예를 들면, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등으로 형성될 수 있으며, 스퍼터링 공정에 의해 증착된다. 또한, 상기 제2 금속층(114)은 물리적 성질이 다른 두 개 이상의 층으로 형성할 수 있다.

이어서, 상기 금속층(114) 전면에 제2 포토레지스트막(미도시)을 도포한다. 상기 제2 포토레지스트막은 일례로써, 노광된 영역이 현상액에 의해 용해되는 포지티브 포토레지스트로 형성한다.

다음으로, 상기 제2 포토레지스트막이 도포된 베이스 기판(110)상에 제2 마스크(MASK2)를 배치하고, 상기 제2 마스크(MASK2)를 이용한 포토리소그라피 공정을 수행하여 제2 포토레지스트패턴(PR2)을 형성한다.

상기 제2 포토레지스트패턴(PR2)은 박막 트랜지스터(TFT)의 소스 전극(S)이 형성되는 소스 전극 영역(SEA), 채널부(CH)가 형성되는 채널 영역(CHA), 드레인 전극(D)이 형성되는 드레인 전극 영역(DEA), 기준전압라인(STL)이 형성된 기준전압라인 영역(STA) 및 상기 데이터 라인들(DL)이 형성되는 데이터 라인 영역(미도시)에 형성된다.

구체적으로, 제2 포토레지스트패턴(PR2)은 상기 소스 전극 영역(SEA), 드레인 전극 영역(DEA) 및 데이터 라인 영역(DLA)에 제1 두께(t1)로 형성된 제1 패턴(PR21)과, 상기 채널 영역(CHA)에 제2 두께(t2)로 형성된 제2 패턴(PR22)을 포함한다.

상기 제1 패턴(PR21)은 제2 마스크의 차광부(2)를 통해 패터닝된 영역이고, 상기 제2 패턴(PR22)은 상기 제2 마스크(MASK2)의 회절부(6)를 통해서 패터닝된 영역이다. 상기 회절부(6)에는 광을 회절시키는 슬릿(SLIT) 패턴이 형성되어 노광부(4)에서 제공되는 광 보다 적은 양의 광이 제공된다. 이에 따라, 상기 제2 패턴(PR22)은 상기 제1 두께(t1) 보다 얇은 상기 제2 두께(t2)로 형성된다.

도 3, 도 5b 및 도 5c를 참조하면, 상기 제2 포토레지스트패턴(PR2)을 이용하여 상기 제2 금속층(114)을 식각한다. 이에 따라, 상기 데이터 라인(DL) 및 전극 패턴(115)을 포함하는 데이터 금속 패턴이 형성된다. 상기 전극 패턴(115)은 상기 데이터 라인(DL)으로부터 연장되어 형성되며, 소스 전극(S)과 드레인 전극(D) 연결된 형상으로 형성된다.

이어서, 상기 제2 포토레지스트 패턴(PR2)을 이용하여 상기 반도체층(112) 및 오믹 콘택층(113)을 식각한다. 일례로, 상기 반도체층(112) 및 오믹 콘택층(113)의 식각은 건식 식각으로 진행된다. 이에 따라, 상기 데이터 금속 패턴의 하부에는 상기 데이터 금속 패턴과 동일하게 패터닝된 액티브층(A)이 형성된다.

도 5c 및 도 5d를 참조하면, 산소 플라즈마를 이용한 애싱 공정으로 상기 제2 포토레지스트 패턴(PR21, PR22)을 일정두께 만큼 제거한다. 상기 제거된 두께는 상기 제2 두께(t2) 이상이며 제1 두께(t1) 보다 작다.

상기 애싱 공정에 의해 상기 채널 영역(CHA)에 형성된 제2 패턴(PR22)은 제거되고, 상기 소스 전극 영역(SEA), 드레인 전극 영역(DEA) 및 데이터 라인 영역(미도시)에는 제3 두께(t3)의 제3 패턴(PR23)이 남게 된다.

이어서, 상기 제3 패턴(PR23)을 이용하여 상기 전극 패턴(114)을 식각하여 소스 전극(S) 및 상기 소스 전극(S)으로부터 소정 간격 이격된 드레인 전극(D)을 형성한다.

다음으로, 상기 소스 전극(S)과 상기 드레인 전극(D)의 이격부에서 노출된 상기 오믹 콘택층(113)을 식각하여, 상기 반도체층(112)을 노출시키는 채널(CH) 을 형성한다.

이에 따라, 베이스 기판(110) 상에는 게이트 전극(G), 소스 전극(S), 드레인 전극(D), 및 액티브층(A)을 포함하는 박막 트랜지스터(TFT)가 형성된다.

이어서, 산소 플라즈마를 이용한 애싱 공정으로 상기 박막 트랜지스터(TFT) 상에 잔류하는 상기 제3 패턴(PR23)을 제거한다 .

도 3 및 도 5e를 참조하면, 상기 박막 트랜지스터(TFT)가 형성된 베이스 기판(110) 상에 패시베이션층(116)을 형성한다. 이어서, 상기 패시베이션층(116)이 형성된 베이스 기판(110) 위에 제3 포토레지스트막(미도시)을 형성한다. 상기 제3 포토레지스트막은 일례로, 노광된 영역이 현상액에 의해 용해되는 포지티브 포토레지스트로 형성한다.

다음으로, 제3 마스크(MASK3)를 이용한 포토리소그라피 공정으로 상기 제3 포토레지스트막을 패터닝하여 제3 포토레지스트패턴(PR3)을 형성한다.

도 5f는 도 3에 도시된 표시 기판에 대응하는 제3 마스크를 도시한 평면도이다.

이하, 도 3, 도 5e 및 도 5f를 참조하여 상기 제3 포토레지스트패턴(PR3)을 형성하기 위한 포토리소그라피 공정을 구체적으로 설명하도록 한다.

상기 제3 포토레지스트막이 도포된 베이스 기판 상에 차광부(2), 투광부(4), 회절부(6) 및 더미 투광부(5)를 포함하는 제3 마스크(MASK3)를 배치하고, 상기 제3 마스크(MASK3)상에서 광을 조사하여 상기 제3 포토레지스트막을 노광한다.

상기 표시 영역(PA)에서, 상기 회절부(6)는 광을 회절시키는 복수의 슬릿 패 턴을 포함하며, 드레인 전극(D)의 일단부 및 기준전압라인(STL)에 대응하여 배치된다.

상기 차광부(2)는 상기 드레인 전극(D)의 일단부 및 기준전압라인(STL)을 제외한 게이트 및 데이터 금속 패턴과 중첩되도록 배치된다.

상기 투광부(4)는 상기 차광부(2) 및 회절부(6)가 배치되지 않은 나머지 영역에 배치된다.

상기 투광부(4) 및 상기 회절부(6)는 각 단위 화소(P) 내에 화소 전극(PE)을 패터닝하기 위한 화소 전극 패턴을 형성한다.

상기 더미 투광부(5)는 상기 주변 영역(DA)에 대응하여 배치되며, 후술하는 더미 전극(DM)을 형성하기 위하여 더미 전극 패턴으로 형성된다.

이어서, 상기 제3 마스크(MASK3)에 의해 노광된 제3 포토레지스트막 상에 현상액을 도포한다. 상기 제3 포토레지스트막 상에 도포된 현상액은 상기 제3 포토레지스트막의 노광 영역을 용해시킨다. 따라서, 상기 현상액이 도포된 베이스 기판에 세정 공정을 수행하면 비노광된 영역의 제3 포토레지스트막만 잔류하여 상기 제3 포토레지스트패턴(PR3)이 형성된다.

상기 제3 포토레지스트패턴(PR3)은 상기 표시 영역(DA)에 형성된 제1 패턴부(P1) 및 상기 주변 영역(PA)에 형성된 제2 패턴부(P2)를 포함한다.

상기 제1 패턴부(P1)는 상기 게이트 금속 패턴 및 데이터 금속 패턴과 오버랩 되도록 형성된다. 이때, 상기 제1 패턴부(P1)는 제1 두께(t1)의 제1 두께부(d1) 및 상기 제1 두께보다 얇은 제2 두께의 제2 두께부(d2)을 포함한다. 상기 제1 두께 부(d1)은 상기 차광부(2)에 의해 패터닝된 영역이고 상기 제2 두께부(d2)는 상기 회절부(6)에 의해 패터닝된 영역이다.

상기 제2 두께부(d2)는 기준전압라인(STL) 및 드레인 전극(D)의 일단부에 대응하여 형성된다. 상기 제2 두께부(d2) 형성 영역을 제외한 나머지 영역의 제1 패턴부(P1)는 상기 제1 두께부(d1)로 형성된다.

한편, 상기 제1 패턴부(P1)는 상기 게이트 금속 패턴 및 데이터 금속 패턴에 중첩되게 형성되므로, 단위 화소(P) 내 대부분의 영역에는 상기 제1 패턴부(P1)가 형성되지 않는다. 따라서, 상기 제3 포토레지스트패턴(PR3)을 형성하기 위한 현상 공정 중에는 단위 화소(P) 내 대부분의 영역에 형성된 제3 포토레지스트막이 현상액에 의해 용해된다. 이에 따라, 상기 표시 영역(DA) 상에 도포된 현상액은 현상 공정 중에 산(acid) 농도가 급격이 저하된다.

상기 단위 화소(P) 내에 상기 제1 패턴부(P1)가 미형성된 영역 및 상기 제2 두께부(d2)가 형성된 영역은 후속 공정에서 상기 패시베이션층(116)이 식각되고, 화소 전극(PE)이 형성되는 영역이다.

한편, 도 2, 도 3 및 도 5e를 참조하면, 상기 주변 영역(PA)에는 상기 화소 전극(PE)이 형성되지 않으며, 게이트 구동 회로부(120) 및 패드부(PAD)가 형성되는 일부 영역을 제외하면 상기 패시베이션층(116)의 식각 공정이 수행될 필요가 없다.

따라서, 상기 주변 영역(PA)에 형성되는 제2 패턴부(P2)는 상기 주변 영역(PA)의 대부분의 영역을 커버하도록 형성할 수도 있다. 상기 제2 패턴부(P2)가 상기 주변 영역(PA)의 대부분을 커버하도록 형성될 경우, 상술한 현상 공정 중에 현상액에 의해 용해되는 포토레지스트의 양이 표시 영역(DA)에서 보다 적어진다.

따라서, 상기 주변 영역(PA) 상에 도포된 현상액은 상기 표시 영역(DA) 상에 도포된 현상액보다 산(acid) 농도가 높게 유지된다.

이와 같이 현상액 내에 농도 차가 발생할 경우, 확산 원리에 의해 고농도의 현상액이 저농도 영역으로 점차 이동한다. 이에 따라, 상기 주변 영역(PA)에 인접한 표시 영역(DA), 즉 표시 영역(DA)의 가장자리에 형성된 제1 패턴부(P1)는 적정량 현상된 이후에도 산 농도가 높은 현상액에 지속적으로 노출된다.

따라서, 표시 영역(DA)의 가장자리에 형성된 제1 패턴부(P1)는 적정량 보다 과잉 현상(over development)될 수 있다. 상기 표시 영역(DA)의 가장자리에 형성된 제1 패턴부(P1)가 과잉 현상될 경우, 표시 영역(DA) 상에 형성되는 제1 패턴부(P1)의 두께가 불균일해지므로, 후술하는 식각 공정 중에 상기 가장자리에 형성된 하부 박막들이 과잉 식각될 수 있다.

따라서, 본 발명의 실시예에서는 상기 주변 영역(PA) 상에 배치된 제3 마스크(MASK3)에 더미 투광부(5)를 형성하여, 상기 표시 영역(PA)에 형성되는 제1 패턴부(P1)와 상기 주변 영역(PA)에 형성되는 제2 패턴부(P2)의 형성 밀도를 균일하게 한다.

이에 따라, 상술한 현상 공정 중에 상기 주변 영역(PA)과 상기 표시 영역(DA)에서 용해되는 포토레지스트의 양이 균일해지므로 주변 영역(PA)과 표시 영역(DA) 상에 도포된 현상액의 농도차를 감소시킬 수 있다.

따라서, 표시 영역(PA)의 가장자리에 형성된 제1 패턴부(P1)의 과잉 현상이 억제되므로, 상기 베이스 기판(110) 상에 형성된 제3 포토레지스트패턴(PR3)의 두께가 전체적으로 균일화된다. 또한, 상기 주변 영역(PA) 상에 형성된 제2 패턴부(P2)에는 상기 더미 투광부(5)에 의해 패터닝된 복수의 더미 개구부(DO)가 형성된다.

이때, 각각의 더미 개구부(DO)는 상기 각 단위 화소(P)의 크기와 유사한 크기로 형성되는 것이 바람직하다. 더욱 바람직하게는, 상기 더미 개구부(DO)는 상기 단위 화소(P)의 O.8 내지 1.3배의 크기로 형성되는 것이 바람직하다.

또한, 상기 더미 개구부(DO)는 하부에 게이트 및 데이터 금속 패턴이 미형성된 영역에 형성하며, 각각의 더미 개구부(DO)간의 간격은 8 내지 12㎛인 것이 바람직하다.

한편, 상기 제3 포토레지스트패턴(PR3)을 형성하기 위한 포토레지스트막은 네가티브 포토레지스트로 이루어질 수도 있다. 이와 같을 경우, 상기 제3 마스크(MASK3)는 상기 차광부(4)와 투광부(2)의 배치가 반전된다. 또한, 상기 더미 투광부(5)는 더미 차광부로 형성된다.

도 5e 및 도 5g를 참조하면, 상기 제3 포토레지스트패턴(PR3)을 이용하여 상기 패시베이션층(116) 및 게이트 절연층(111)을 제1 건식 식각한다.

이에 따라, 상기 표시 영역(DA)에서는 상기 게이트 및 데이터 금속 패턴과 미중첩되는 영역의 베이스 기판(110)이 노출된다. 또한, 상기 주변 영역(PA)의 패시베이션층(116) 및 게이트 절연층(111) 내에는 더미 개구홀(DH)이 형성된다.

도 5e에서 상술한 바와 같이, 상기 제3 포토레지스트패턴(PR3)은 베이스 기 판(110)상의 전체 영역에서 균일한 두께로 형성되므로, 상기 제1 건식 식각 중에 상기 패시베이션층(116) 및 게이트 절연층(111)의 과잉 식각을 억제할 수 있다.

이에 따라, 상기 패시베이션층(116) 및 게이트 절연층(111)이 보호하는 게이트 및 데이터 금속 패턴의 노출이 방지되므로, 후속 식각 공정 중에 배선들이 식각되어 발생하는 배선 불량을 방지할 수 있다. 또한, 후술하는 화소 전극 패터닝 공정 시 화소 전극과 배선들 간의 쇼트(short)로 인한 불량을 방지할 수 있다.

이어서, 산소 플라즈마를 이용한 애싱 공정으로 상기 제3 포토레지스트막(PR3)의 일정 두께를 제거한다. 이때, 제거되는 두께는 상기 제2 두께(t2) 이상이며 제1 두께(t1) 보다 작다. 이에 따라, 상기 제2 두께부(d2)가 제거되며, 상기 제2 두께부(d2)가 제거된 영역에서는 상기 패시베이션층(116)이 노출된다.

도 5h를 참조하면, 잔류하는 제3 포토레지스트패턴(PR3)을 이용하여 노출된 상기 패시베이션층(116)을 제2 식각한다. 상기 제2 식각은 일례로, 건식 식각 공정으로 진행된다. 상기 제2 식각 공정에서는 상기 패시베이션층(116)을 등방성 식각하여 상기 패시베이션층(116)의 측면이 상기 제3 포토레지스트패턴(PR3)의 측면보다 함입되는 언더 커팅(U)을 발생시킨다.

도 5i를 참조하면, 잔류하는 제3 포토레지스트패턴(PR3) 상에 투명 전극층(117a,117b)을 증착한다. 상기 투명 전극층(117a,117b)은 일례로 ITO, 또는 IZO로 이루어지며, 스퍼터링 방식으로 증착할 수 있다.

상기 투명 전극층(117a,117b) 증착시, 상기 언더 커팅(U)으로 인해 상기 제3 포토레지스트패턴(PR3) 위에 형성된 투명 전극층(117a)과 상기 베이스 기판(110) 위에 형성된 투명 전극층(117b)은 전기적으로 분리된다.

도 3, 도 5i 및 도 5j를 참조하면, 상기 투명 전극층(117a,117b)이 형성된 베이스 기판(110)을 스트립 용액(PHOTORESIST STRIPPER)에 담근다. 상기 스트립 용액은 상기 언더 커팅(U)을 통해 상기 제3 포토레지스트패턴(PR3)에 침투하여 상기 제3 포토레지스트패턴(PR3)를 리프트 오프(LIFT-OFF) 시킨다. 이에 따라, 상기 제3 포토레지스트패턴(PR3)이 상기 베이스 기판(110) 상에서 떨어져 나감과 동시에, 상기 제3 포토제지스트패턴(PR3) 상에 도포된 투명 전극층(117a)도 상기 베이스 기판(110) 상에서 제거된다.

이에 따라, 각 단위 화소(P)에는 상기 드레인 전극(D)의 일단부와 접촉하는 화소 전극(PE)이 패터닝된다. 이와 동시에, 상기 더미 개구홀(DH)에는 더미 전극(DM)이 패터닝된다. 이때, 상기 표시 영역(DA) 내에 상기 화소 전극(PE)이 형성된 면적 비율과 상기 주변 영역(PA) 내에 상기 더미 전극(DM)이 형성된 면적 비율은 동일한 것이 바람직하다.

이에 따라 본 발명의 실시예에 따른 표시 기판이 완성된다.

[표 1]은 제3 포토레지스트패턴의 영역 별 두께 차이를 기재한 데이터이다.

	비교예	실시예
제1 주변 영역	1500Å	900Å
제2 주변 영역	4000Å	1000Å
제3 주변 영역	500Å	500Å
제4 주변 영역	1000Å	500Å

도 2, 도 5e 및 [표 1]을 참조하면, 비교예는 주변 영역(PA)에 더미 개구부(DO)를 형성하지 않은 제3 포토레지스트패턴이다.

실시예는 주변 영역(DA)에 더미 개구부(DO)를 형성한 제3 포토레지스트패턴(PR3)이다.

[표 1]에 기재된 비교예의 수치는 표시 영역(DA)의 중앙부에 형성된 제3 포토레지스트패턴과 표시 영역(DA)의 가장자리 영역에 형성된 제3 포토레지스트패턴 간의 두께 차를 나타낸다.

마찬가지로, [표 1]에 기재된 실시예의 수치는 표시 영역(DA)의 중앙부에 형성된 제3 포토레지스트패턴과 표시 영역(DA)의 가장자리 영역에 형성된 제3 포토레지스트패턴 간의 두께 차를 나타낸다.

[표 1]을 참조하면, 실시예에서는 제3 포토레지스트패턴의 영역별 두께 차가 전체적으로 감소함을 알 수 있다.

특히, 게이트 구동 회로부(120)가 형성되거나, 연성인쇄회로기판(400)이 부착되지 않아 더미 개구부(DO)를 형성할 수 있는 영역이 가장 넓은 제2 주변 영역에서 제3 포토레지스트 패턴의 영역 별 두께 차가 가장 감소함을 알 수 있다.

이와 마찬가지로, 게이트 구동회로부(120)가 형성되어 상기 더미 개구부(DO)를 형성할 수 있는 영역이 가장 좁은 제3 주변 영역(PA3)에서는 비교예와 실시예에서 두께 차에 변화가 없음을 알 수 있다.

따라서, 주변 영역(PA)에 더미 개구부(DO)를 형성함으로써 제3 포토레지스트 패턴(PR3)의 두께를 전체적으로 균일화 할 수 있음을 확인할 수 있다.

이상에서 설명한 바와 같이, 본 발명에 따르면 표시 기판의 주변 영역에 대 응하여 제3 마스크에 더미 투광부를 형성함으로써, 주변 영역과 표시 영역에 형성된 포토레지스트막이 현상액에 의해 현상되는 양을 흡사하게 할 수 있다. 이에 따라, 주변 영역과 표시 영역 상에 도포된 현상액의 산(acid) 농도를 동일하게 유지할 수 있으므로 표시 영역의 가장자리에 형성된 제3 포토레지스트 패턴의 과잉 현상을 억제할 수 있다. 따라서, 제3 포토레지스트 패턴의 두께가 전체적으로 균일하게 형성되므로, 후속 식각 공정 시 하부 박막의 과잉 식각으로 인한 배선 불량 등을 방지할 수 있다.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

서로 교차하는 신호 라인들에 의해 복수의 단위 화소가 정의된 표시 영역과 상기 표시 영역을 둘러싸는 주변 영역을 포함하는 기판 상에 포토레지스트막을 도포하는 단계;

상기 포토레지스트막을 패터닝하여, 상기 표시 영역에서 상기 신호 라인들과 오버랩되는 제1 패턴부 및 상기 주변 영역에서 상기 신호 라인들과 미중첩되는 영역에 형성된 복수의 더미 개구부를 포함하는 제2 패턴부를 형성하는 단계;

상기 제1 패턴부 및 제2 패턴부가 형성된 기판 상에 투명 전극층을 형성하는 단계; 및

스트립 용액으로 상기 제1 패턴부, 제2 패턴부 및 상기 제1 및 제2 패턴부 상에 형성된 상기 투명 전극층을 제거하여, 상기 단위 화소에 대응하는 화소 전극 및 상기 더미 개구부에 대응하는 더미 전극을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
제1항에 있어서,

기판 상에 게이트 라인을 형성하는 단계;

상기 게이트 라인 상에 절연층을 형성하는 단계;

상기 절연층 상에 상기 게이트 라인과 교차하는 데이터 라인을 형성하는 단계; 및

상기 게이트 라인 및 상기 데이터 라인을 포함하는 상기 신호 라인이 형성된 기판 상에 패시베이션층을 형성하는 단계를 더 포함하는 표시 기판의 제조 방법.
제2항에 있어서, 상기 투명 전극층을 형성하는 단계 이전에,

상기 제1 및 제2 패턴부를 이용하여 상기 절연층 및 상기 패시베이션층을 제1 식각하는 단계;

상기 제1 및 제2 패턴부를 일정 두께 제거하는 단계; 및

일정 두께 제거된 상기 제1 및 제2 패턴부를 이용하여 상기 패시베이션층을 제2 식각하는 단계를 포함하는 표시 기판의 제조 방법.
표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역이 정의된 기판;

상기 기판 상에 형성되며 서로 교차하여 복수의 단위 화소를 정의하는 신호 라인들;

상기 신호 라인들에 연결되어 상기 단위 화소에 형성된 박막 트랜지스터;

상기 단위 화소에 형성되며, 상기 박막 트랜지스터에 전기적으로 연결된 화소 전극; 및

상기 화소 전극과 동일 재질로 형성되며, 상기 신호 라인과 미중첩되도록 상기 주변 영역에 형성된 복수의 더미 전극을 포함하는 표시 기판.
제4항에 있어서, 상기 신호 라인들은

상기 기판 상에 형성된 게이트 라인들;

상기 게이트 라인과 동일층에 형성되며, 상기 게이트 라인들 사이에서 상기 게이트 라인들과 평행하도록 형성된 기준전압라인; 및

상기 게이트 라인들 및 기준전압라인이 형성된 기판 상에 형성되며, 상기 게이트 라인들과 교차하여 상기 단위 화소를 정의하는 데이터 라인들을 포함하는 것을 특징으로 하는 표시 기판.
제5항에 있어서,

상기 게이트 라인과 상기 데이터 라인 사이에 형성되며, 상기 게이트 라인, 상기 데이터 라인, 상기 기준전압라인 및 상기 박막 트랜지스터와 오버랩되는 절연층; 및

상기 데이터 라인이 형성된 기판 상에 형성되며, 상기 게이트 라인, 상기 데이터 라인 및 상기 박막 트랜지스터와 오버랩되는 패시베이션층을 포함하는 표시 기판.
제6항에 있어서, 상기 더미 전극에 대응하여 상기 절연층 및 상기 패시베이션층 내에 형성되며, 상기 기판을 노출시키는 더미 개구홀이 형성된 것을 특징으로 하는 표시 기판.
제7항에 있어서, 상기 더미 전극은 상기 기판과 직접 접촉하는 것을 특징으 로 하는 표시 기판.
제4항에 있어서, 상기 더미 전극은 상기 화소 전극의 0.8 내지 1.3 배의 크기로 형성되는 것을 특징으로 하는 표시 기판.
제4항에 있어서, 상기 표시 영역 내에 상기 화소 전극이 형성된 면적 비율과 상기 주변 영역 내에 상기 더미 전극이 형성된 면적 비율은 동일한 것을 특징으로 하는 표시 기판.
서로 교차하는 신호 라인들에 의해 복수의 단위 화소가 정의되고 상기 단위 화소에는 화소 전극이 형성된 표시 영역 및 상기 표시 영역을 둘러싸며 상기 신호 라인들과 미중첩되는 영역에는 더미 전극이 형성된 주변 영역을 포함하는 표시 기판을 제조하기 위한 마스크에 있어서,

상기 화소 전극을 패터닝하기 위한 화소 전극 패턴; 및

상기 더미 전극을 패터닝하기 위한 더미 전극 패턴을 포함하는 마스크.
제11항에 있어서, 상기 더미 전극 패턴은 상기 화소 전극 패턴의 0.8 내지 1.3 배의 크기로 형성되는 것을 특징으로 하는 마스크.
제11항에 있어서, 상기 표시 영역에 대응하여 상기 화소 전극 패턴이 형성된 면적 비율과 상기 주변 영역에 대응하여 상기 더미 전극 패턴이 형성된 면적 비율은 동일한 것을 특징으로 하는 마스크.
제11항에 있어서, 상기 더미 전극 패턴 간의 간격은 5 내지 15㎛인 것을 특징으로 하는 마스크.
제11항에 있어서, 상기 화소 전극 패턴 및 상기 더미 전극 패턴은 광을 투과시키는 것을 특징으로 하는 마스크.
제11항에 있어서, 상기 화소 전극 패턴 및 상기 더미 전극 패턴은 광을 차단 시키는 것을 특징으로 하는 마스크.