JP2005215434A - 表示装置用基板の製造方法及びそれを用いた表示装置の製造方法 - Google Patents

表示装置用基板の製造方法及びそれを用いた表示装置の製造方法 Download PDF

Info

Publication number
JP2005215434A
JP2005215434A JP2004023281A JP2004023281A JP2005215434A JP 2005215434 A JP2005215434 A JP 2005215434A JP 2004023281 A JP2004023281 A JP 2004023281A JP 2004023281 A JP2004023281 A JP 2004023281A JP 2005215434 A JP2005215434 A JP 2005215434A
Authority
JP
Japan
Prior art keywords
substrate
manufacturing
display device
bus line
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004023281A
Other languages
English (en)
Inventor
Yoshio Dejima
芳夫 出島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Display Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Display Technologies Corp filed Critical Fujitsu Display Technologies Corp
Priority to JP2004023281A priority Critical patent/JP2005215434A/ja
Priority to US10/848,610 priority patent/US20050170290A1/en
Priority to TW093114083A priority patent/TWI272443B/zh
Priority to KR1020040066381A priority patent/KR20050078180A/ko
Priority to CNA2004100752654A priority patent/CN1648747A/zh
Publication of JP2005215434A publication Critical patent/JP2005215434A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/135—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】本発明は、表示装置用基板の製造方法及び表示装置の製造方法に関し、輝度が高く良好な表示品質の得られる表示装置を提供することを目的とする。
【解決手段】ゲートバスライン１２上に絶縁膜３０を形成し、絶縁膜３０上にゲートバスライン端子５２を形成し、ゲートバスライン端子５２上に保護膜３２を形成し、保護膜３２上に形成したレジスト層をパターニングしてレジストパターン３４を形成し、レジストパターン３４を用い、保護膜３２及び絶縁膜３０を除去してゲートバスライン１２が露出する第１のコンタクトホールを形成するとともに、保護膜３２を除去してゲートバスライン端子５２が露出する第２のコンタクトホールを形成する表示装置用基板の製造方法であって、第２のコンタクトホール上のレジストパターン３４の厚さを他の領域のレジストパターン３４の厚さより薄く形成する。
【選択図】図１

Description

本発明は、表示装置用基板の製造方法及びそれを用いた表示装置の製造方法に関し、特に、絶縁膜を介して交差する複数のバスラインを備えた表示装置用基板の製造方法及びそれを用いた表示装置の製造方法に関する。
近年、液晶表示装置には高精彩、高輝度及び高品位な表示性能が要求されている。高い表示性能の得られるアクティブマトリクス型の液晶表示装置は、スイッチング素子である薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と画素電極とを画素毎に備えるＴＦＴ基板と、共通電極やカラーフィルタ（ＣＦ；Ｃｏｌｏｒ Ｆｉｌｔｅｒ）層等を備える対向基板と、両基板間に封止された液晶とを有している。
図１７は、従来のＴＦＴ基板の画素及び端子部近傍の構成を示している。図１７に示すように、ＴＦＴ基板１０２は、図中左右方向に延びるゲートバスライン１１２と、ゲートバスライン１１２に不図示の絶縁膜を介して交差し、図中上下方向に延びるドレインバスライン１１４とを有している。ゲートバスライン１１２の図中右側端部は、ゲートバスライン端子１５２に接続されている。ドレインバスライン１１４の図中上側端部は、ドレインバスライン端子１５４に接続されている。
ゲートバスライン１１２とドレインバスライン１１４との交差位置近傍には、ＴＦＴ１２０が形成されている。ゲートバスライン１１２の一部はＴＦＴ１２０のゲート電極として機能し、ＴＦＴ１２０のドレイン電極１２１はドレインバスライン１１４に接続されている。各画素領域には画素電極１１６が形成されている。画素電極１１６は、ＴＦＴ１２０のソース電極１２２に接続されている。画素領域のほぼ中央を横切って、ゲートバスライン１１２に並列して延びる蓄積容量バスライン１１８が形成されている。蓄積容量バスライン１１８上には、画素電極１１６に接続された蓄積容量電極（中間電極）１１９が画素毎に形成されている。
液晶表示装置には、生産性の向上や製造歩留りの向上が要求されている。生産性や製造歩留りを向上させるために、液晶表示装置のＴＦＴ基板１０２は以下のような５枚マスクプロセスにより作製されている。図１８乃至図２２は、ＴＦＴ基板１０２の従来の製造方法を示す工程断面図である。図１８乃至図２２の（ａ）は図１７のＷ−Ｗ線で切断したＴＦＴ１２０近傍の断面を示し、（ｂ）は図１７のＸ−Ｘ線で切断したゲートバスライン端子１５２近傍の断面を示している。また、（ｃ）は図１７のＹ−Ｙ線で切断したドレインバスライン端子１５４近傍の断面を示し、（ｄ）は図１７のＺ−Ｚ線で切断した蓄積容量バスライン１１８近傍の断面を示している。
まず、図１８（ａ）〜（ｄ）に示すように、ガラス基板１１０上の全面に金属層（図示せず）を成膜し、第１のフォトマスクを用いてパターニングし、ゲートバスライン（ゲート電極）１１２及び蓄積容量バスライン１１８を形成する。
次に、図１９（ａ）〜（ｄ）に示すように、ゲートバスライン１１２及び蓄積容量バスライン１１８上の基板全面に、絶縁膜（ゲート絶縁膜）１３０、アモルファスシリコン（ａ−Ｓｉ）膜１３１’、及びシリコン窒化膜（ＳｉＮ膜）をこの順に形成する。続いて、ＳｉＮ膜上の全面にレジストを塗布し、ゲートバスライン１１２をマスクとしてガラス基板１１０の裏面側から背面露光を行い、さらに第２のフォトマスクを用いてガラス基板１１０の表面側から露光して現像し、ゲートバスライン１１２上に自己整合的にレジストパターン（図示せず）を形成する。次に、このレジストパターンを用いてＳｉＮ膜をパターニングし、チャネル保護膜１２３を形成する。
次に、チャネル保護膜１２３上の基板全面に、ｎ＋ａ−Ｓｉ膜及び金属層（共に図示せず）を形成する。続いて、第３のフォトマスクを用いて金属層、ｎ＋ａ−Ｓｉ膜及びａ−Ｓｉ膜１３１’をパターニングする。このパターニングにおけるエッチング処理において、チャネル保護膜１２３がエッチングストッパとして機能し、チャネル保護膜１２３下層のａ−Ｓｉ膜１３１’はエッチングされずに残存する。これにより、図２０（ａ）〜（ｄ）に示すように、動作半導体層１３１、ドレイン電極１２１、ソース電極１２２、蓄積容量電極１１９、ゲートバスライン端子１５２、ドレインバスライン端子１５４、及びドレインバスライン１１４を形成する。
次に、図２１（ａ）〜（ｄ）に示すように、基板全面に保護膜１３２を形成する。続いて、第４のフォトマスクを用いて保護膜１３２及び絶縁膜１３０をパターニングし、ソース電極１２２上のコンタクトホール１２４、ゲートバスライン１１２端部上のコンタクトホール１２５、ゲートバスライン端子１５２上のコンタクトホール１２６、ドレインバスライン端子１５４上のコンタクトホール１２７、及び蓄積容量電極１１９上のコンタクトホール１２８を形成する。この工程では、コンタクトホール１２４、１２６、１２７、１２８が保護膜１３２のみを開口して形成されるのに対し、コンタクトホール１２５は保護膜１３２及び絶縁膜１３０を一括開口して形成される。
次に、保護膜１３２上の基板全面に透明導電膜（図示せず）を形成する。続いて、第５のフォトマスクを用いて透明導電膜をパターニングし、図２２（ａ）〜（ｄ）に示すように、画素電極１１６、ゲートバスライン端子１５２上の保護導電膜１５３、及びドレインバスライン端子１５４上の保護導電膜１５５を形成する。画素電極１１６は、コンタクトホール１２４を介してソース電極１２２に電気的に接続され、コンタクトホール１２８を介して蓄積容量電極１１９に電気的に接続される。保護導電膜１５３は、コンタクトホール１２５を介してゲートバスライン１１２に電気的に接続され、コンタクトホール１２６を介してゲートバスライン端子１５２に電気的に接続される。保護導電膜１５５は、コンタクトホール１２７を介してドレインバスライン端子１５４に電気的に接続される。以上の工程を経てＴＦＴ基板１０２が完成する。
このようにＴＦＴ基板１０２の従来の製造方法では、保護膜１３２のみがエッチング除去されるコンタクトホール１２４、１２６、１２７、１２８と、保護膜１３２及び絶縁膜１３０が一括してエッチング除去されるコンタクトホール１２５とが同一工程で形成される（図２１（ａ）〜（ｆ）参照）。コンタクトホール１２５の形成には、コンタクトホール１２４、１２６、１２７、１２８の形成よりも長時間を要する。このため、コンタクトホール１２４、１２６、１２７、１２８が形成されてそれぞれ露出したソース電極１２２、ゲートバスライン端子１５２、ドレインバスライン端子１５４及び蓄積容量電極１１９の各表面は、コンタクトホール１２５の形成が完了するまでの間エッチングプラズマ中に暴露されることになる。ソース電極１２２、ゲートバスライン端子１５２、ドレインバスライン端子１５４及び蓄積容量電極１１９の各表面は、エッチングプラズマによりダメージを受けるため、上層に形成される画素電極１１６や保護導電膜１５３、１５５との間の接触抵抗（コンタクト抵抗）が増加して電気的特性が低下し、液晶表示装置の表示品質が低下してしまうという問題が生じる。
また、コンタクトホール１２４、１２６、１２７、１２８は、オーバーエッチングによりホール内壁面もエッチングされてしまう。これにより、コンタクトホール１２４、１２６、１２７、１２８のサイズが大きくなり易いため、エッチングストッパとなるソース電極１２２、ゲートバスライン端子１５２、ドレインバスライン端子１５４及び蓄積容量電極１１９のパターンサイズを大きく設計する必要がある。したがって、ソース電極１２２や蓄積容量電極１１９が大きくなることにより画素の開口率が低下し、液晶表示装置の輝度が低下してしまうとともに高精細化が困難になるという問題が生じる。
特開平６−２８３４１６号公報 特開２００１−３２４７２５号公報 特開２００２−１０７７６２号公報 特開２００２−９８９９５号公報
本発明の目的は、輝度が高く良好な表示品質の得られる表示装置用基板の製造方法及びそれを用いた表示装置の製造方法を提供することにある。
上記目的は、基板上に所定形状の第１の電極層を形成し、前記第１の電極層上に第１の絶縁層を形成し、前記第１の絶縁層上に所定形状の第２の電極層を形成し、前記第２の電極層上に第２の絶縁層を形成し、前記第２の絶縁層上にレジスト層を形成し、前記レジスト層をパターニングして所定形状のレジストパターンを形成し、前記レジストパターンを用い、前記第１及び第２の絶縁層を除去して前記第１の電極層が露出する第１のコンタクト領域を形成するとともに、前記第２の絶縁層を除去して前記第２の電極層が露出する第２のコンタクト領域を形成する表示装置用基板の製造方法であって、前記レジストパターンを形成する工程は、前記第１のコンタクト領域上の前記レジスト層を除去するとともに、前記第２のコンタクト領域上の前記レジストパターンの厚さを他の領域の前記レジストパターンの厚さより薄く形成することを特徴とする表示装置用基板の製造方法によって達成される。
本発明によれば、輝度が高く良好な表示品質の得られる表示装置を実現できる。
〔第１の実施の形態〕
本発明の第１の実施の形態による表示装置用基板の製造方法及びそれを用いた表示装置の製造方法について図１乃至図１３を用いて説明する。まず、本実施の形態による表示装置用基板の製造方法を用いて作製されたＴＦＴ基板２の構成について説明する。図１は、ＴＦＴ基板２の画素及び端子部近傍の構成を示している。図１に示すように、ＴＦＴ基板２は、図中左右方向に延びる複数のゲートバスライン１２（図１では２本示している）と、ゲートバスライン１２に絶縁膜３０（図１では図示せず）を介して交差し、図中上下方向に延びる複数のドレインバスライン１４（図１では１本のみ示している）とを有している。各ゲートバスライン１２の図中右側端部は、ゲートバスライン端子５２にそれぞれ電気的に接続されている。ゲートバスライン端子５２は、ドレインバスライン１４と同一の形成材料で形成されている。ゲートバスライン端子５２上には保護導電膜５３が形成されている。保護導電膜５３は、コンタクトホール２６を介してゲートバスライン端子５２に電気的に接続され、コンタクトホール２５を介してゲートバスライン１２に電気的に接続されている。ゲートバスライン端子５２（保護導電膜５３）には後の工程でゲートバスライン駆動回路の接続端子が接続され、各ゲートバスライン１２に所定のゲートパルスが順次印加されるようになっている。
ドレインバスライン１４の図中上側端部は、ドレインバスライン端子５４に電気的に接続されている。ドレインバスライン端子５４は、ドレインバスライン１４と同一の形成材料で形成されている。ドレインバスライン端子５４上には、保護導電膜５５が形成されている。保護導電膜５５は、コンタクトホール２７を介してドレインバスライン端子５４に電気的に接続されている。ドレインバスライン端子５４（保護導電膜５５）には後の工程でドレインバスライン駆動回路の接続端子が接続され、各ドレインバスライン１４に所定の階調電圧が印加されるようになっている。
ゲートバスライン１２とドレインバスライン１４との交差位置近傍には、ＴＦＴ２０が形成されている。ゲートバスライン１２の一部はＴＦＴ２０のゲート電極として機能し、ＴＦＴ２０のドレイン電極２１はドレインバスライン１４に電気的に接続されている。各画素領域には画素電極１６が形成されている。画素電極１６は、コンタクトホール２４を介してＴＦＴ２０のソース電極２２に電気的に接続されている。画素領域のほぼ中央を横切って、ゲートバスライン１２に並列して延びる蓄積容量バスライン１８がゲートバスライン１２と同一の形成材料で形成されている。蓄積容量バスライン１８は、蓄積容量の一方の電極として機能する。蓄積容量バスライン１８上には、蓄積容量の他方の電極として機能する蓄積容量電極１９が、ドレインバスライン１４と同一の形成材料で画素毎に形成されている。蓄積容量電極１９は、コンタクトホール２８を介して画素電極１６に電気的に接続されている。
次に、本実施の形態による表示装置用基板の製造方法及びそれを用いた表示装置の製造方法について説明する。図２乃至図５及び図９乃至図１３は、本実施の形態による表示装置用基板の製造方法及び表示装置の製造方法を示す工程断面図である。図２乃至図５及び図９乃至図１３の（ａ）は図１のＡ−Ａ線で切断したＴＦＴ２０近傍の断面を示し、（ｂ）は図１のＢ−Ｂ線で切断したゲートバスライン端子５２近傍の断面を示している。また、（ｃ）は図１のＣ−Ｃ線で切断したドレインバスライン端子５４近傍の断面を示し、（ｄ）は図１のＤ−Ｄ線で切断した蓄積容量バスライン１８近傍の断面を示している。図６は、図５に示す工程でのＴＦＴ基板２を基板面に垂直に見た構成を示している。図７及び図８は、本実施の形態に用いられるハーフトーン露光について説明する概念図である。
まず、図２（ａ）〜（ｄ）に示すように、例えば透明で絶縁性を有するガラス基板１０上の全面に金属層（図示せず）を成膜し、第１のフォトマスクを用いてパターニングして、ゲートバスライン（ゲート電極）１２及び蓄積容量バスライン１８（第１の電極層）を形成する。
次に、図３（ａ）〜（ｄ）に示すように、ゲートバスライン１２及び蓄積容量バスライン１８上の基板全面に、絶縁膜（第１の絶縁層）３０、ａ−Ｓｉ膜３１’、及びＳｉＮ膜（図示せず）をこの順に形成する。絶縁膜３０の形成材料としては、Ｓｉ３Ｎ４、ＳｉＯ２、又はＳｉＯＮ等が用いられる。続いて、ＳｉＮ膜上の全面にレジストを塗布し、ゲートバスライン１２をマスクとしてガラス基板１０の裏面側から背面露光を行い、さらに第２のフォトマスクを用いてガラス基板１０の表面側から露光して現像し、ゲートバスライン１２上に自己整合的にレジストパターン（図示せず）を形成する。次に、このレジストパターンを用いてＳｉＮ膜をパターニングし、チャネル保護膜２３を形成する。
次に、チャネル保護膜２３上の基板全面に、ｎ＋ａ−Ｓｉ膜及び金属層（共に図示せず）を形成する。続いて、第３のフォトマスクを用いて金属層、ｎ＋ａ−Ｓｉ膜及びａ−Ｓｉ膜３１’をパターニングする。このパターニングにおけるエッチング工程では、チャネル保護膜２３がエッチングストッパとして機能するため、チャネル保護膜２３下層のａ−Ｓｉ膜３１’はエッチングされずに残存する。これにより、図４（ａ）〜（ｄ）に示すように、ＴＦＴ２０の動作半導体層３１及びｎ型不純物半導体層３３と、ドレイン電極２１、ソース電極２２、蓄積容量電極１９、ゲートバスライン端子５２、ドレインバスライン端子５４、及びドレインバスライン１４（第２の電極層）とを形成する。
次に、図５（ａ）〜（ｄ）及び図６に示すように、基板全面に保護膜（第２の絶縁層）３２を形成する。保護膜３２の形成材料としては、Ｓｉ３Ｎ４、ＳｉＯ２、又はＳｉＯＮ等が用いられる。次に、保護膜３２上の全面に例えばポジ型のノボラック系レジストを塗布してレジスト層（図示せず）を形成する。続いて、後述するような第４のフォトマスクを用い、レジスト層のハーフトーン露光を行って現像する。これにより、ゲートバスライン１２の図６中右側端部上の領域にレジスト層が除去された開口部３５が形成されるとともに、所定形状のレジストパターン３４が形成される。レジストパターン３４のソース電極２２上の領域には、他の領域より厚さが薄くなった凹部３６が形成される。同様に、ゲートバスライン端子５２上の領域には凹部３７が形成され、ドレインバスライン端子５４上の領域には凹部３８が形成され、蓄積容量電極１９上の領域には凹部３９が形成される。
ここで、上記のハーフトーン露光を行う工程について説明する。図７に示すように、ハーフトーン露光に用いる第４のフォトマスク（ハーフトーンマスク）４０は、入射したＵＶ光の強度を減衰させて透過させる半透過膜４２と、入射したＵＶ光を遮光する遮光膜４３との２層構造を石英基板４１上に有している。半透過膜４２及び遮光膜４３は、石英基板４１上に例えばこの順に積層され、それぞれ所定の形状にパターニングされている。フォトマスク４０は、半透過膜４２及び遮光膜４３がいずれも形成されておらず所定の光透過率でＵＶ光を透過させる透過領域と、半透過膜４２が形成され、透過領域の光透過率より低い光透過率でＵＶ光を透過させる半透過領域と、半透過膜４２及び遮光膜４３（又は遮光膜４３のみ）が形成され、ＵＶ光を遮光する遮光領域とを有している（図７では太矢印の太さでＵＶ光の強度を表している）。フォトマスク４０を用いてレジスト層を露光すると、フォトマスク４０の透過領域に対応する領域のレジスト層は必要露光量以上の露光量で露光されてほぼ完全に感光するのに対し、フォトマスク４０の半透過領域に対応する領域のレジスト層は必要露光量未満の露光量で露光されるため完全には感光しないようになっている。したがって、露光後のレジスト層を現像すると、透過領域に対応する領域のレジスト層が除去されるとともに、半透過領域に対応する領域の厚さが他の領域の厚さより薄いレジストパターン３４が得られる。
図７の下方には、現像工程後にガラス基板１０上の被エッチング膜４４上に形成されるレジストパターン３４を示している。レジストパターン３４のうちフォトマスク４０の半透過領域に対応する領域には、厚さがフォトマスク４０の遮光領域に対応する領域での厚さより薄くなった凹部４６が形成されている。
なおフォトマスク４０に代えて、半透過膜４２を有さない図８に示すような１層構造のフォトマスク４０’を用いてもよい。フォトマスク４０’は、遮光膜４３の形成されていない透過領域と、遮光膜４３が形成された遮光領域と、スリット部４５が形成された遮光膜４３を備え、透過領域の光透過率より低い光透過率でＵＶ光を透過させる半透過領域とを有している。フォトマスク４０’を用いても、上記と同様に凹部４６を有するレジストパターン３４が得られる。
図５（ａ）〜（ｄ）及び図６に戻り、凹部３６、３７、３８、３９の形成されたレジストパターン３４をマスクとして用いて、保護膜３２及び絶縁膜３０のドライエッチングを行う。このドライエッチングは、例えばＳＦ６／Ｏ２又はＣＦ４／Ｏ２等のフッ素系の混合ガスを用いて、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方式又はＰＥ（Ｐｌａｓｍａ Ｅｔｃｈｉｎｇ）方式で行われる。このとき、ドライエッチングの特性上、有機膜であるレジストパターン３４も同時にエッチングされて膜減りする。したがって、図９（ａ）〜（ｄ）に示すように、凹部３６、３７、３８、３９がエッチング除去されて開口部３６’、３７’、３８’、３９’が形成される。開口部３６’、３７’、３８’、３９’が形成された後には、開口部３６’、３７’、３８’、３９’を介して露出した保護膜３２のエッチングが開始されることになる。このため、ソース電極２２、ゲートバスライン端子５２、ドレインバスライン端子５４及び蓄積容量電極１９上の保護膜３２のエッチング開始を遅らせることができる。
ソース電極２２、ゲートバスライン端子５２、ドレインバスライン端子５４及び蓄積容量電極１９上の保護膜３２のエッチングが開始されるときには、開口部３５を介して露出していたゲートバスライン１２上の保護膜３２の少なくとも一部は既にエッチング除去されている。これにより、ゲートバスライン１２上の保護膜３２及び絶縁膜３０のエッチング終了によるコンタクトホール（第１のコンタクト領域）２５の形成と、ソース電極２２、ゲートバスライン端子５２、ドレインバスライン端子５４及び蓄積容量電極１９上の保護膜３２のエッチング終了によるコンタクトホール（第２のコンタクト領域）２４、２６、２７、２８の形成との間の時間の差を短縮できる（図１０（ａ）〜（ｄ）参照）。レジストパターン３４の凹部３６、３７、３８、３９の厚さや、保護膜３２及び絶縁膜３０とレジストパターン３４との間のエッチング速度比等を調整することによって、ゲートバスライン１２上の保護膜３２及び絶縁膜３０のエッチングと、ソース電極２２、ゲートバスライン端子５２、ドレインバスライン端子５４及び蓄積容量電極１９上の保護膜３２のエッチングとをほぼ同時に終了させることもできる。凹部３６、３７、３８、３９の厚さは、塗布形成されるレジスト層の厚さやＵＶ光の照射量、フォトマスク４０、４０’の半透過領域の光透過率等を変えることにより調整できる。
ここで、図５、図９及び図１０に示す工程は、上記以外の方法を用いることもできる。すなわち、開口部３５を介して露出する領域の保護膜３２の少なくとも表面（あるいは保護膜３２全部と絶縁膜３０の一部）を例えばフッ酸を用いたウエットエッチングにより除去した後に、エッチング処理を一時中断する。次に、凹部３６、３７、３８、３９が除去されて開口部３６’、３７’、３８’、３９’が形成されるまで、レジストパターン３４をアッシングする。その後エッチング処理を再開し、コンタクトホール２４、２５、２６、２７、２８を形成する。この方法では、アッシングにより強制的に凹部３６、３７、３８、３９を除去するため、ゲートバスライン１２上の保護膜３２及び絶縁膜３０のエッチングと、ソース電極２２、ゲートバスライン端子５２、ドレインバスライン端子５４及び蓄積容量電極１９上の保護膜３２のエッチングとをほぼ同時に終了させるのがさらに容易になる。
次に、図１１（ａ）〜（ｄ）に示すように、レジストパターン３４を剥離する。次に、保護膜３２上の基板全面に透明導電膜（図示せず）を形成する。続いて、第５のフォトマスクを用いて透明導電膜をパターニングし、図１２（ａ）〜（ｄ）に示すように、画素電極１６、ゲートバスライン端子５２上の保護導電膜５３、及びドレインバスライン端子５４上の保護導電膜５５を形成する。画素電極１６は、コンタクトホール２４を介してソース電極２２に電気的に接続され、コンタクトホール２８を介して蓄積容量電極１９に電気的に接続される。保護導電膜５３は、コンタクトホール２５を介してゲートバスライン１２に電気的に接続され、コンタクトホール２６を介してゲートバスライン端子５２に電気的に接続される。保護導電膜５５は、コンタクトホール２７を介してドレインバスライン端子５４に電気的に接続される。以上の工程を経てＴＦＴ基板２が完成する。本実施の形態ではＴＦＴ基板２を従来と同じ５枚マスクプロセスで作製できるため、製造工程が増加することはない。
次に、図１３（ａ）〜（ｄ）に示すように、ＣＦ層や共通電極（共に図示せず）が形成された対向基板４とＴＦＴ基板２とを貼り合わせ、両基板２、４間に液晶６を封止する。以上の工程を経て液晶表示装置が完成する。
本実施の形態によれば、ゲートバスライン１２上の保護膜３２及び絶縁膜３０のエッチング終了によるコンタクトホール２５の形成と、ソース電極２２、ゲートバスライン端子５２、ドレインバスライン端子５４及び蓄積容量電極１９上の保護膜３２のエッチング終了によるコンタクトホール２４、２６、２７、２８の形成との間の時間の差を短縮できる。このため、コンタクトホール２４、２６、２７、２８を介してそれぞれ露出したソース電極２２、ゲートバスライン端子５２、ドレインバスライン端子５４及び蓄積容量電極１９の各表面（あるいはコンタクトホール２５を介して露出したゲートバスライン１２表面）がエッチングプラズマ中に暴露される時間を短縮できる。このため、ソース電極２２、ゲートバスライン端子５２、ドレインバスライン端子５４及び蓄積容量電極１９の各表面がエッチングプラズマにより受けるダメージを軽減できるため、上層に形成される画素電極１６や保護導電膜５３、５５との間の接触抵抗を低減できる。また、エッチングストッパとなるソース電極２２、ゲートバスライン端子５２、ドレインバスライン端子５４及び蓄積容量電極１９の膜厚を薄くできるため、生産性の向上及び製造コストの低減を実現できる。
さらに本実施の形態では、オーバーエッチングによりコンタクトホール２４、２８のサイズが大きくなってしまうことがないため、エッチングストッパとなるソース電極２２及び蓄積容量電極１９のパターンサイズを小さくできる。したがって、画素の開口率が向上し、液晶表示装置の輝度が向上するとともに高精細化が実現できる。
〔第２の実施の形態〕
次に、本発明の第２の実施の形態による表示装置用基板の製造方法について図１４及び図１５を用いて説明する。図１４は、本実施の形態による表示装置用基板の製造方法を示すＴＦＴ２０近傍の工程断面図である。凹部３６、３７、３８、３９の形成されたレジストパターン３４を用いてコンタクトホール２４、２５、２６、２７、２８を形成するまでの工程は、図２乃至図１０に示す第１の実施の形態と同様であるので説明を省略する。本実施の形態では、コンタクトホール２４、２５、２６、２７、２８の形成に用いたレジストパターン３４を剥離せず、レジストパターン３４上の基板全面に透明導電膜を形成する。続いて、第５のフォトマスクを用いて透明導電膜をパターニングし、図１４に示すように、画素電極１６、ゲートバスライン端子５２上の保護導電膜５３（図示せず）、及びドレインバスライン端子５４上の保護導電膜５５（図示せず）を形成する。以上の工程を経てＴＦＴ基板２が完成する。
本実施の形態ではレジストパターン３４を剥離せずに残存させ、オーバーコート層（第３の絶縁層）として用いている。オーバーコート層の膜厚は、塗布形成されるレジスト層の厚さやＵＶ光の照射量、フォトマスク４０、４０’の半透過領域の光透過率等を変えることにより調整できる。このオーバーコート層は、保護膜３２に比較して厚い膜厚で形成するのが容易であり、また比誘電率が小さいという特徴を有する。このため、ＴＦＴ特性を劣化させる寄生容量を低減できるようになる。また、コンタクトホール２４、２５、２６、２７、２８の形成に用いたレジストパターン３４を剥離せずにオーバーコート層として用いているため、製造工程を簡略化できる。
図１５は、本実施の形態による表示装置用基板の製造方法の変形例を示す工程断面図である。本変形例では、レジストパターン３４の形成材料として、ポジ型のアクリル系感光性絶縁樹脂を用いている。図１５（ａ）に示すように、透明導電膜を形成する前にＵＶ光（例えばｉ線（波長３６５ｎｍ））をレジストパターン３４に照射するブリーチング（漂白）処理を行う。このブリーチング処理によって、アクリル系感光性絶縁樹脂からなるレジストパターン３４は透明化する。その後、レジストパターン３４上の基板全面に透明導電膜を形成する。続いて、第５のフォトマスクを用いて透明導電膜をパターニングし、図１５（ｂ）に示すように、画素電極１６等を形成する。以上の工程を経てＴＦＴ基板２が完成する。本変形例では、オーバーコート層として用いるレジストパターン３４を透明化しているため、さらに優れた表示品質の液晶表示装置が得られる。
〔第３の実施の形態〕
次に、本発明の第３の実施の形態による表示装置用基板の製造方法について図１６を用いて説明する。図１６は、本実施の形態による表示装置用基板の製造方法を示すゲートバスライン端子５２近傍の工程断面図である。本実施の形態では、図１６（ａ）に示すように、ゲートバスライン１２（及び不図示の蓄積容量バスライン１８）を比較的厚い膜厚に形成する。ゲートバスライン１２は、後の工程でａ−Ｓｉ膜、ｎ＋ａ−Ｓｉ膜及び金属層の積層により形成されるゲートバスライン端子５２より厚い膜厚に形成される。その後、図３及び図４に示す第１の実施の形態と同様に、ゲートバスライン端子５２やＴＦＴ２０等を形成する。次に、ゲートバスライン端子５２上の基板全面に保護膜３２を形成する。このとき、ゲートバスライン１２上の領域における保護膜３２表面のガラス基板１０からの高さは、ゲートバスライン端子５２上の領域等の他の領域における保護膜３２表面のガラス基板１０からの高さよりも高くなっている。次に、保護膜３２上の全面にポジ型の感光性レジストを塗布し、レジスト層４８を形成する。レジスト層４８は、感光性レジストの平坦化効果によって、配線等の構造上の膜厚差に対応して領域により異なる厚さで形成される。すなわち、ゲートバスライン端子５２上（及び不図示のソース電極２２上、ドレインバスライン端子５４上、蓄積容量電極１９上）のレジスト層４８の厚さｔ２は、ゲートバスライン１２上のレジスト層４８の厚さｔ１よりも厚くなっている（ｔ２＞ｔ１）。
次に、図１６（ｂ）に示すように、図７及び図８に示すフォトマスク４０、４０’とは異なり半透過領域を有さないフォトマスク４９を介して、レジスト層４８にＵＶ光を照射する露光工程を行う。この露光工程では、ゲートバスライン１２の端部上のレジスト層４８（厚さｔ１）がほぼ完全に感光し、ゲートバスライン端子５２上のレジスト層４８（厚さｔ２）が完全には感光しない露光量で露光するようにする。これにより、ゲートバスライン端子５２上のレジスト層４８はアンダー露光となり、一部（上層部）のみ感光することになる。
レジスト層４８を現像すると、図１６（ｃ）に示すように、ゲートバスライン１２の端部上のレジスト層４８は全て除去されて開口部３５が形成され、ゲートバスライン端子５２上（及び不図示のソース電極２２上、ドレインバスライン端子５４上、蓄積容量電極１９上）のレジスト層４８は上層部だけが除去されて凹部３７（及び不図示の凹部３６、３８、３９）が形成される。その後、図９乃至図１２に示す第１の実施の形態と同様の工程を経て、ＴＦＴ基板２が完成する。本実施の形態によれば、半透過領域を有さないフォトマスク４９を用いても第１の実施の形態と同様の効果が得られる。
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、レジストパターン３４の形成材料としてポジ型のレジストを例に挙げたが、本発明はこれに限らず、レジストパターン３４の形成材料としてネガ型のレジストを用いてもよい。
また、上記実施の形態では透過型の液晶表示装置の製造方法を例に挙げたが、本発明はこれに限らず、反射型や半透過型等の他の液晶表示装置の製造方法にも適用できる。
さらに、上記実施の形態では液晶表示装置の製造方法を例に挙げたが、本発明はこれに限らず、有機ＥＬ表示装置や無機ＥＬ表示装置等の他の表示装置の製造方法にも適用できる。
以上説明した本実施の形態による表示装置用基板の製造方法及びそれを用いた表示装置の製造方法は、以下のようにまとめられる。
（付記１）
基板上に所定形状の第１の電極層を形成し、
前記第１の電極層上に第１の絶縁層を形成し、
前記第１の絶縁層上に所定形状の第２の電極層を形成し、
前記第２の電極層上に第２の絶縁層を形成し、
前記第２の絶縁層上にレジスト層を形成し、
前記レジスト層をパターニングして所定形状のレジストパターンを形成し、
前記レジストパターンを用い、前記第１及び第２の絶縁層を除去して前記第１の電極層が露出する第１のコンタクト領域を形成するとともに、前記第２の絶縁層を除去して前記第２の電極層が露出する第２のコンタクト領域を形成する表示装置用基板の製造方法であって、
前記レジストパターンを形成する工程は、前記第１のコンタクト領域上の前記レジスト層を除去するとともに、前記第２のコンタクト領域上の前記レジストパターンの厚さを他の領域の前記レジストパターンの厚さより薄く形成すること
を特徴とする表示装置用基板の製造方法。
（付記２）
付記１記載の表示装置用基板の製造方法において、
前記レジストパターンを形成する工程は、ハーフトーン露光を行う工程を含むこと
を特徴とする表示装置用基板の製造方法。
（付記３）
付記２記載の表示装置用基板の製造方法において、
前記レジスト層の形成材料としてポジ型レジストを用い、
前記ハーフトーン露光を行う工程は、前記第２のコンタクト領域上の前記レジスト層を前記第１のコンタクト領域上の前記レジスト層より少ない露光量で露光すること
を特徴とする表示装置用基板の製造方法。
（付記４）
付記２又は３に記載の表示装置用基板の製造方法において、
前記ハーフトーン露光を行う工程は、光を遮光する遮光領域と、光を透過させる透過領域と、前記透過領域の光透過率より低い光透過率で光を透過させる半透過領域とを有するフォトマスクを用いること
を特徴とする表示装置用基板の製造方法。
（付記５）
付記１乃至４のいずれか１項に記載の表示装置用基板の製造方法において、
前記第１及び第２の絶縁層を除去する工程は、ドライエッチングを用いること
を特徴とする表示装置用基板の製造方法。
（付記６）
付記５記載の表示装置用基板の製造方法において、
前記第１及び第２の絶縁層を除去する工程は、前記第２のコンタクト領域上の前記レジストパターンを併せて除去すること
を特徴とする表示装置用基板の製造方法。
（付記７）
付記６記載の表示装置用基板の製造方法において、
前記第１のコンタクト領域上の前記第１の絶縁層と、前記第２のコンタクト領域上の前記第２の絶縁層とをほぼ同時に除去すること
を特徴とする表示装置用基板の製造方法。
（付記８）
付記５乃至７のいずれか１項に記載の表示装置用基板の製造方法において、
前記ドライエッチングのエッチャントとしてフッ素系ガスを用いること
を特徴とする表示装置用基板の製造方法。
（付記９）
付記１乃至４のいずれか１項に記載の表示装置用基板の製造方法において、
前記第１及び第２の絶縁層を除去する工程は、
前記第１のコンタクト領域上の前記第２の絶縁層の少なくとも表面を除去した後に、前記第２のコンタクト領域上の前記レジストパターンをアッシング除去する工程と、
前記レジストパターンをアッシング除去する工程の後に、前記第１のコンタクト領域上の前記第１及び／又は第２の絶縁層と前記第２のコンタクト領域上の前記第２の絶縁層とを除去する工程とを含むこと
を特徴とする表示装置用基板の製造方法。
（付記１０）
付記１乃至９のいずれか１項に記載の表示装置用基板の製造方法において、
前記レジストパターンは、剥離せずに残存させて第３の絶縁層として用いること
を特徴とする表示装置用基板の製造方法。
（付記１１）
付記１０記載の表示装置用基板の製造方法において、
前記レジストパターンのブリーチング処理をさらに行うこと
を特徴とする表示装置用基板の製造方法。
（付記１２）
付記１０又は１１に記載の表示装置用基板の製造方法において、
前記レジストパターンの形成材料として、アクリル系感光性樹脂を用いること
を特徴とする表示装置用基板の製造方法。
（付記１３）
付記１記載の表示装置用基板の製造方法において、
前記レジスト層の形成材料としてポジ型レジストを用い、
前記レジスト層を形成する工程は、前記第２のコンタクト領域上の前記レジスト層の厚さを前記第１のコンタクト領域上の前記レジスト層の厚さより厚く形成し、
前記レジストパターンを形成する工程は、前記第１のコンタクト領域上の前記レジスト層がほぼ完全に感光し、前記第２のコンタクト領域上の前記レジスト層が完全には感光しない露光量で露光する工程を含むこと
を特徴とする表示装置用基板の製造方法。
（付記１４）
少なくとも１枚の基板を備えた表示装置の製造方法であって、
前記基板は、付記１乃至１３のいずれか１項に記載の表示装置用基板の製造方法を用いて作製されること
を特徴とする表示装置の製造方法。
本発明の第１の実施の形態による表示装置用基板の製造方法を用いて作製されたＴＦＴ基板の画素及び端子部近傍の構成を示す図である。 本発明の第１の実施の形態による表示装置用基板の製造方法を示す工程断面図である。 本発明の第１の実施の形態による表示装置用基板の製造方法を示す工程断面図である。 本発明の第１の実施の形態による表示装置用基板の製造方法を示す工程断面図である。 本発明の第１の実施の形態による表示装置用基板の製造方法を示す工程断面図である。 本発明の第１の実施の形態による表示装置用基板の製造方法を示す図である。 本発明の第１の実施の形態に用いられるハーフトーン露光について説明する図である。 本発明の第１の実施の形態に用いられるハーフトーン露光について説明する図である。 本発明の第１の実施の形態による表示装置用基板の製造方法を示す工程断面図である。 本発明の第１の実施の形態による表示装置用基板の製造方法を示す工程断面図である。 本発明の第１の実施の形態による表示装置用基板の製造方法を示す工程断面図である。 本発明の第１の実施の形態による表示装置用基板の製造方法を示す工程断面図である。 本発明の第１の実施の形態による表示装置の製造方法を示す工程断面図である。 本発明の第２の実施の形態による表示装置用基板の製造方法を示す工程断面図である。 本発明の第２の実施の形態による表示装置用基板の製造方法の変形例を示す工程断面図である。 本発明の第３の実施の形態による表示装置用基板の製造方法を示す工程断面図である。 ＴＦＴ基板の画素及び端子部近傍の構成を示す図である。 ＴＦＴ基板の従来の製造方法を示す工程断面図である。 ＴＦＴ基板の従来の製造方法を示す工程断面図である。 ＴＦＴ基板の従来の製造方法を示す工程断面図である。 ＴＦＴ基板の従来の製造方法を示す工程断面図である。 ＴＦＴ基板の従来の製造方法を示す工程断面図である。
符号の説明
２ ＴＦＴ基板
４ 対向基板
６ 液晶
１０ ガラス基板
１２ ゲートバスライン
１４ ドレインバスライン
１６ 画素電極
１８ 蓄積容量バスライン
１９ 蓄積容量電極
２０ ＴＦＴ
２１ ドレイン電極
２２ ソース電極
２３ チャネル保護膜
２４、２５、２６、２７、２８ コンタクトホール
３０ 絶縁膜
３１ 動作半導体層
３１’ ａ−Ｓｉ膜
３２ 保護膜
３３ ｎ型不純物半導体層
３４ レジストパターン
３５、３６’、３７’、３８’、３９’ 開口部
３６、３７、３８、３９、４６ 凹部
４０、４０’、４９ フォトマスク
４１ 石英基板
４２ 半透過膜
４３ 遮光膜
４４ 被エッチング膜
４５ スリット部
４８ レジスト層
５２ ゲートバスライン端子
５３、５５ 保護導電膜
５４ ドレインバスライン端子

Claims (10)

  1. 基板上に所定形状の第１の電極層を形成し、
    前記第１の電極層上に第１の絶縁層を形成し、
    前記第１の絶縁層上に所定形状の第２の電極層を形成し、
    前記第２の電極層上に第２の絶縁層を形成し、
    前記第２の絶縁層上にレジスト層を形成し、
    前記レジスト層をパターニングして所定形状のレジストパターンを形成し、
    前記レジストパターンを用い、前記第１及び第２の絶縁層を除去して前記第１の電極層が露出する第１のコンタクト領域を形成するとともに、前記第２の絶縁層を除去して前記第２の電極層が露出する第２のコンタクト領域を形成する表示装置用基板の製造方法であって、
    前記レジストパターンを形成する工程は、前記第１のコンタクト領域上の前記レジスト層を除去するとともに、前記第２のコンタクト領域上の前記レジストパターンの厚さを他の領域の前記レジストパターンの厚さより薄く形成すること
    を特徴とする表示装置用基板の製造方法。
  2. 請求項１記載の表示装置用基板の製造方法において、
    前記レジストパターンを形成する工程は、ハーフトーン露光を行う工程を含むこと
    を特徴とする表示装置用基板の製造方法。
  3. 請求項２記載の表示装置用基板の製造方法において、
    前記レジスト層の形成材料としてポジ型レジストを用い、
    前記ハーフトーン露光を行う工程は、前記第２のコンタクト領域上の前記レジスト層を前記第１のコンタクト領域上の前記レジスト層より少ない露光量で露光すること
    を特徴とする表示装置用基板の製造方法。
  4. 請求項２又は３に記載の表示装置用基板の製造方法において、
    前記ハーフトーン露光を行う工程は、光を遮光する遮光領域と、光を透過させる透過領域と、前記透過領域の光透過率より低い光透過率で光を透過させる半透過領域とを有するフォトマスクを用いること
    を特徴とする表示装置用基板の製造方法。
  5. 請求項１乃至４のいずれか１項に記載の表示装置用基板の製造方法において、
    前記第１及び第２の絶縁層を除去する工程は、ドライエッチングを用いること
    を特徴とする表示装置用基板の製造方法。
  6. 請求項５記載の表示装置用基板の製造方法において、
    前記第１及び第２の絶縁層を除去する工程は、前記第２のコンタクト領域上の前記レジストパターンを併せて除去すること
    を特徴とする表示装置用基板の製造方法。
  7. 請求項１乃至４のいずれか１項に記載の表示装置用基板の製造方法において、
    前記第１及び第２の絶縁層を除去する工程は、
    前記第１のコンタクト領域上の前記第２の絶縁層の少なくとも表面を除去した後に、前記第２のコンタクト領域上の前記レジストパターンをアッシング除去する工程と、
    前記レジストパターンをアッシング除去する工程の後に、前記第１のコンタクト領域上の前記第１及び／又は第２の絶縁層と前記第２のコンタクト領域上の前記第２の絶縁層とを除去する工程とを含むこと
    を特徴とする表示装置用基板の製造方法。
  8. 請求項１乃至７のいずれか１項に記載の表示装置用基板の製造方法において、
    前記レジストパターンは、剥離せずに残存させて第３の絶縁層として用いること
    を特徴とする表示装置用基板の製造方法。
  9. 請求項１記載の表示装置用基板の製造方法において、
    前記レジスト層の形成材料としてポジ型レジストを用い、
    前記レジスト層を形成する工程は、前記第２のコンタクト領域上の前記レジスト層の厚さを前記第１のコンタクト領域上の前記レジスト層の厚さより厚く形成し、
    前記レジストパターンを形成する工程は、前記第１のコンタクト領域上の前記レジスト層がほぼ完全に感光し、前記第２のコンタクト領域上の前記レジスト層が完全には感光しない露光量で露光する工程を含むこと
    を特徴とする表示装置用基板の製造方法。
  10. 少なくとも１枚の基板を備えた表示装置の製造方法であって、
    前記基板は、請求項１乃至９のいずれか１項に記載の表示装置用基板の製造方法を用いて作製されること
    を特徴とする表示装置の製造方法。
JP2004023281A 2004-01-30 2004-01-30 表示装置用基板の製造方法及びそれを用いた表示装置の製造方法 Pending JP2005215434A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004023281A JP2005215434A (ja) 2004-01-30 2004-01-30 表示装置用基板の製造方法及びそれを用いた表示装置の製造方法
US10/848,610 US20050170290A1 (en) 2004-01-30 2004-05-18 Method of manufacturing substrate for display and method of manufacturing display utilizing the same
TW093114083A TWI272443B (en) 2004-01-30 2004-05-19 Method of manufacturing substrate for display and method of manufacturing display utilizing the same
KR1020040066381A KR20050078180A (ko) 2004-01-30 2004-08-23 표시 장치용 기판의 제조 방법 및 그것을 이용한 표시장치의 제조 방법
CNA2004100752654A CN1648747A (zh) 2004-01-30 2004-09-16 制造用于显示器的基板及用该基板制造显示器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004023281A JP2005215434A (ja) 2004-01-30 2004-01-30 表示装置用基板の製造方法及びそれを用いた表示装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005215434A true JP2005215434A (ja) 2005-08-11

Family

ID=34805704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004023281A Pending JP2005215434A (ja) 2004-01-30 2004-01-30 表示装置用基板の製造方法及びそれを用いた表示装置の製造方法

Country Status (5)

Country Link
US (1) US20050170290A1 (ja)
JP (1) JP2005215434A (ja)
KR (1) KR20050078180A (ja)
CN (1) CN1648747A (ja)
TW (1) TWI272443B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007171951A (ja) * 2005-12-21 2007-07-05 Lg Phillips Lcd Co Ltd フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法
JP2010170108A (ja) * 2008-12-25 2010-08-05 Semiconductor Energy Lab Co Ltd 半導体装置、およびその作製方法
JP2018156963A (ja) * 2017-03-15 2018-10-04 株式会社リコー 電界効果型トランジスタ、表示素子、表示装置、システム、及びそれらの製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0215243D0 (en) * 2002-07-02 2002-08-14 Koninkl Philips Electronics Nv Mask and manufacturing method using mask
US8268538B2 (en) * 2004-08-31 2012-09-18 Taiwan Tft Lcd Association Method for producing a thin film transistor
CN100529866C (zh) * 2006-04-19 2009-08-19 群康科技(深圳)有限公司 液晶显示器制造方法
KR20070117079A (ko) * 2006-06-07 2007-12-12 삼성전자주식회사 액정 표시 패널 및 그 제조 방법
KR101316635B1 (ko) * 2006-07-27 2013-10-15 삼성디스플레이 주식회사 표시 기판의 제조 방법, 표시 기판 및 마스크

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
KR100591902B1 (ko) * 2000-02-19 2006-06-20 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판의 데이터패드 과식각 방지방법
JP3840058B2 (ja) * 2000-04-07 2006-11-01 キヤノン株式会社 マイクロレンズ、固体撮像装置及びそれらの製造方法
JP2002141512A (ja) * 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
TWI226501B (en) * 2003-01-03 2005-01-11 Quanta Display Inc Method of forming a thin film transistor liquid crystal display

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4594292B2 (ja) * 2005-12-21 2010-12-08 エルジー ディスプレイ カンパニー リミテッド フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法
JP2007171951A (ja) * 2005-12-21 2007-07-05 Lg Phillips Lcd Co Ltd フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法
KR101705015B1 (ko) * 2008-12-25 2017-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8878175B2 (en) 2008-12-25 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20140144160A (ko) * 2008-12-25 2014-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20160037876A (ko) * 2008-12-25 2016-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2010170108A (ja) * 2008-12-25 2010-08-05 Semiconductor Energy Lab Co Ltd 半導体装置、およびその作製方法
KR101707438B1 (ko) 2008-12-25 2017-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9768280B2 (en) 2008-12-25 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101831162B1 (ko) * 2008-12-25 2018-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US10483290B2 (en) 2008-12-25 2019-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10720451B2 (en) 2008-12-25 2020-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11158654B2 (en) 2008-12-25 2021-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11996416B2 (en) 2008-12-25 2024-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2018156963A (ja) * 2017-03-15 2018-10-04 株式会社リコー 電界効果型トランジスタ、表示素子、表示装置、システム、及びそれらの製造方法

Also Published As

Publication number Publication date
CN1648747A (zh) 2005-08-03
TWI272443B (en) 2007-02-01
US20050170290A1 (en) 2005-08-04
TW200525257A (en) 2005-08-01
KR20050078180A (ko) 2005-08-04

Similar Documents

Publication Publication Date Title
KR100937173B1 (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
TWI455207B (zh) 半導體裝置的製造方法
KR100966453B1 (ko) 액정표시소자 제조방법
US7989147B2 (en) Method for fabricating liquid crystal display device
WO2017054384A1 (zh) 一种阵列基板及其制作方法、显示面板
JP4519759B2 (ja) Ｔｆｔ−ｌｃｄのアレイ基板及びその製造方法
KR101253497B1 (ko) 액정표시장치용 어레이 기판의 제조방법
US8283197B2 (en) Method for fabricating pixel structure
KR20070122158A (ko) Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
JP2010079302A (ja) 液晶表示装置のアレイ基板の製造方法
EP3544050A1 (en) Array substrate and preparation method therefor, and display device
JP2004310036A (ja) 液晶表示装置用アレイ基板の製造方法
JP2004334214A (ja) 薄膜トランジスタ・アレイ基板及びその製造方法
CN108538854B (zh) 一种薄膜晶体管结构及其制备方法、阵列基板和显示装置
US20100075451A1 (en) Method for manufacturing a thin film structure
JP2006323344A (ja) 液晶表示装置用アレイ基板及びその製造方法
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100744705B1 (ko) 액티브 매트릭스형 표시장치용 포토마스크 및 그 제조방법
TWI435152B (zh) 形成接觸窗的方法
KR101294691B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP2010102220A (ja) 液晶装置の製造方法および液晶装置
JP2005215434A (ja) 表示装置用基板の製造方法及びそれを用いた表示装置の製造方法
JP2006154127A (ja) 表示装置の製造方法及びパターン形成方法
CN111446264A (zh) 阵列基板及其制造方法
KR100744404B1 (ko) 액정표시장치의 어레이 기판 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050722

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091215