TWI455207B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI455207B
TWI455207B TW097140308A TW97140308A TWI455207B TW I455207 B TWI455207 B TW I455207B TW 097140308 A TW097140308 A TW 097140308A TW 97140308 A TW97140308 A TW 97140308A TW I455207 B TWI455207 B TW I455207B
Authority
TW
Taiwan
Prior art keywords
resist
electrode
semiconductor layer
forming
etching
Prior art date
Application number
TW097140308A
Other languages
English (en)
Other versions
TW200943421A (en
Inventor
Saishi Fujikawa
Kunio Hosoya
Yoko Chiba
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200943421A publication Critical patent/TW200943421A/zh
Application granted granted Critical
Publication of TWI455207B publication Critical patent/TWI455207B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

半導體裝置的製造方法
本發明係關於具有由利用半導體膜的薄膜電晶體構成的電路的半導體裝置及其製造方法。另外，本發明係關於顯示裝置及其製造方法。
已廣泛普及的顯示裝置的大部分如電視機、個人計算機的顯示器、以及可攜式電話機等使用將利用非晶矽的薄膜電晶體(下面，也稱為非晶矽TFT)用作開關元件的液晶顯示裝置。如專利文獻1所示那樣，該非晶矽TFT通常利用五個光掩模並藉由已知的光微影製程形成在玻璃基板上。
在此說明的五個光掩模是如下光掩模，即用於形成閘極電極的第一光掩模；用於分離半導體層的第二光掩模；用於形成源極電極及汲極電極的第三光掩模；用於對保護絕緣膜設置開口的第四光掩模；用於形成像素電極的第五光掩模。
專利文獻1日本專利申請公開2001-53283
使用光掩模的光微影製程包括：塗敷光致抗蝕劑；預烤(prebaking)；使用光掩模的曝光製程；顯影製程；沖洗製程；後烤(postbaking)；蝕刻製程；抗蝕劑剝離製程等。除了上述製程之外，還包括清洗製程和檢驗製程等多個製程。如此，因為需要多個製程，所以一個光微影製程需要很大的成本和時間。
另外伴隨液晶顯示器的高精細化及寬視角化，有像素結構越來越小並且構成像素的圖案越來越精細的趨勢。因此要求更高度的精密性。尤其是，由光微影掩模形成的圖案越精細，與其他光掩模的位置偏離就越會影響到成品率。
為瞭解決上述問題，本發明提供可以減少掩模個數的半導體裝置及其製造方法。
本發明係關於一種將現有的五個光微影掩模製程的製程個數減少到總共使用四個或三個光微影掩模和背面曝光技術而製造的半導體裝置及其製造方法。
本發明的特徵在於，作為第一導電層使用透明導電層及金屬層的疊層，其特徵還在於藉由利用第一多級灰度掩模，將第一導電層用作閘極電極或像素電極。
另外，本發明的特徵還在於藉由利用第二多級灰度掩模形成接觸孔及加工半導體層。
再者，本發明的特徵還在於藉由利用背面曝光法及回流技術來減少一個光掩模。注意，本發明不但可以應用於半導體裝置及其製造方法，而且還可以應用於EL顯示裝置的製造方法。
藉由本發明可以實現下面說明的效果。
藉由與現有的利用五個光掩模的製造方法相比減少掩模個數，來減少光掩模的位置對準的次數，而可以抑制因與其他光掩模的位置偏離而導致的成品率的降低。
另外，藉由減少光掩模個數，可以省略光微影製程的一部分。因此可以縮減其製程所需要的成本並提高生產率。
再者，藉由刪去光微影製程的一部分，可以防止該製程中有可能發生的污染(例如微粒)。因此可以提高成品率和可靠性。
本發明的目的在於在半導體裝置製造製程中可以減少光掩模的個數，即，藉由本發明的製程製造半導體裝置，可以縮減現有製程所需要的時間及成本。製造現有的非晶矽TFT一般需要五個光掩模，但是本發明可以利用三個光掩模或四個光掩模來製造TFT，因此可以縮減製造時間及製造成本。
另外，藉由使用絕緣膜完全覆蓋TFT，可以提高元件的可靠性。當通道部分的表面露出時，起因於基板及周圍環境氣氛中的雜質，如硼、磷等侵入通道部分。因為這些雜質有可能成為受體(donor)而有使TFT的漏電流變大，因此使TFT的臨界值電壓發生變化的不良影響，但是藉由使用絕緣膜完全覆蓋TFT，可以抑制上述情況。另外，保護膜當為底閘型時發揮防止源極電極及汲極電極的氧化的功能。保護膜當為頂閘型時發揮防止閘極電極的氧化的功能。
再者，與現有的像素電極形成在疊層最上面的結構相比，在本發明中像素電極位於保護絕緣膜及閘極絕緣膜下面，並且其開口區域位於底面。因此，閘極絕緣膜及保護絕緣膜作為隔離牆而發揮作用，而減少相鄰的像素電極之間的電場相互作用。也就是說，有助於抑制串擾。而且，在現有的像素電極和信號線之間僅形成保護膜作為層間膜。但是，在本發明中還設置有閘極絕緣膜，因此可以減少在信號線和像素電極之間的寄生電容。
下面，關於本發明的實施方式給予詳細說明。但是，本發明可以以多個不同形式來實施。所屬技術領域的普通技術人員可以很容易地理解一個事實，就是，其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在本實施模式所記載的內容中。
實施例模式1
作為顯示方式的一個方式，使用液晶顯示裝置進行說明。圖11是根據實施模式1的液晶顯示裝置的TFT基板的平面圖。由掃描線1101和信號線1102分區的區域成為一個像素，在像素中，形成像素電極的區域稱為像素區域。位於像素的左下部的是作為像素的開關元件的TFT1103。從掃描線1101接受TFT的導通/截止信號，並且從信號線1102接受視頻信號。TFT1103和像素電極105藉由接觸孔113a電連接，當TFT處於導通狀態時來自信號線的視頻信號藉由TFT傳送到像素電極。在像素右上部形成有儲存電容1104。儲存電容1104具有將輸入到像素電極105的視頻信號保持到直到下一個信號輸入進來之前的功能。在圖11中，以虛線A-B表示的部分相當於圖1A至6C的像素部TFT的截面圖。基板100在基板端部中具有與FPC(饒性印刷電路)電連接的端子連接部1105。以虛線C-D表示的部分相當於圖1A至6C的端子連接部的截面圖。
在圖1A至4C中表示應用本發明的四個光掩模製程的反交錯TFT。
在圖1A中，在例如玻璃等絕緣基板100上藉由濺射法層疊形成由透明導電層101和金屬層102構成的第一導電層。該製程可以連續地進行，也可以藉由使用多室裝置進行連續濺射。
此外，因為在本發明的結構中透明導電層101形成在金屬層102的下層，所以可以使用市場上出售的ITO玻璃藉由濺射法僅形成金屬層102。
作為透明導電層101的材料使用ITO(氧化銦錫)。該透明導電層101的一部分之後成為像素電極。另外，作為金屬層102，較佳使用主要成為電極或佈線如鋁等的低電阻金屬材料。另外，也可以採用以難熔金屬為阻擋層並中間夾有鋁的疊層結構，如：第一層為鉬(Mo)，第二層為鋁(Al)，第三層為鉬(Mo)的疊層；或第一層為鈦(Ti)，第二層為鋁(Al)，第三層為鈦(Ti)的疊層；或第一層為鉬(Mo)，第二層為含有微量釹(Nd)的鋁，第三層為鉬(Mo)的疊層。如此，藉由採用疊層結構作為金屬層102，可以抑制發生鋁的小丘。
注意，雖然未圖示，在基板100和透明導電層101之間作為基底膜可以形成氧化矽膜、氮化矽膜、以及氧氮化矽膜等。藉由形成基底膜，可以抑制可動離子或雜質等從玻璃基板擴散到元件，而對防止元件的特性退化有效。
在圖1B中，形成光致抗蝕劑103。在此光致抗蝕劑103形成在第一導電層上，並且使用第一多級灰度掩模201曝光而被顯影。
通常光掩模在透過光的基板上由金屬形成圖案。因此，由該金屬構成的圖案成為遮光部分。此外，沒有形成由金屬構成的圖案的部分成為透過部分。另一方面，通常的光掩模僅具有透過部分和遮光部分，但是多級灰度掩模除了上述透過部分和遮光部分之外，還形成有中間透過部分。該中間透過部分的形成方法大致分為半色調曝光技術和灰度色調曝光技術。
灰度色調曝光技術在透過部分形成解析度以下的槽縫，藉由利用該槽縫遮蔽光的一部分，實現中間透過。另一方面，半色調曝光技術可以藉由在中間透過部分形成中間透過膜而實現。藉由使用這種多級灰度掩模，被曝光的光致抗蝕劑分別形成有曝光部分、半曝光部分、未曝光部分。當對半曝光部分的光致抗蝕劑進行顯影時，其厚度介於曝光部分和未曝光部分的光致抗蝕劑之間。
注意，光致抗蝕劑有正型和負型。在使用正型光致抗蝕劑的情況下，當顯影時曝光部分的光致抗蝕劑被去除，而殘留未曝光部分的光致抗蝕劑。與此相反，在使用負型光致抗蝕劑的情況下，殘留曝光部分的光致抗蝕劑而去除未曝光部分的光致抗蝕劑。從解析度的觀點來看，較佳採用正型，但是即使採用負型也可以形成圖案。在本發明的實施模式中，對採用正型光致抗蝕劑的情況進行說明。
第一多級灰度掩模201具有遮光部201a和半透過部201b，被顯影的光致抗蝕劑103具有兩種厚度。將殘留第一導電層的部分設計為像光致抗蝕劑103a那樣厚。另一方面，將使用單層的透明導電層101的部分設計為像光致抗蝕劑103b那樣薄。在此，在之後成為閘極電極、儲存電容的下部電極、端子連接部的佈線的部分形成較厚的光致抗蝕劑103a，在之後成為像素電極及端子連接部的接觸孔的部分形成較薄的光致抗蝕劑103b。
將該光致抗蝕劑103a及103b用作為抗蝕劑掩模，對第一導電層進行蝕刻。在蝕刻方法中有在氣相中進行的乾蝕刻法和在液相中進行的濕蝕刻法，在此情況下使用任一種蝕刻法都可以。
接著對光致抗蝕劑103進行灰化(ashing)處理。就是說，如圖1C那樣，其厚度形成為厚的光致抗蝕劑103a在覆蓋上述殘留的第一導電層的部分的情況下從表面被灰化，而作為光致抗蝕劑104殘留。另一方面，藉由該處理完全去除其厚度形成為薄的光致抗蝕劑103b，而使在該光致抗蝕劑103b下面的金屬層102露出。如此，藉由利用使用多級灰度掩模形成的光致抗蝕劑103，可以形成光致抗蝕劑104，而不使用追加的光掩模。
在圖2A中，將光致抗蝕劑104作為抗蝕劑掩模進行蝕刻，而去除露出了的金屬層102。其結果，在像素部中形成由單層的透明導電層101構成的像素電極105，而在端子連接部中形成接觸孔106。另外，形成有光致抗蝕劑104的第一導電層的端部也被蝕刻。這是因為，藉由灰化處理光抗蝕劑104的接地面積變得比光致抗蝕劑103a的接地面積小，而使第一導電層的端部露出的緣故。因此，與此同時超出光抗蝕劑104的金屬層102也被蝕刻。從而形成臺階形狀，即金屬層102的幅度窄於透明導電層101的幅度，這樣可以提高之後形成的絕緣膜的覆蓋性。
在使用濕蝕刻僅去除金屬層102，而殘留透明導電層101的情況下，使用透明導電層和金屬層的選擇比高的蝕刻溶液。當作為金屬層102使用第一層為鉬(Mo)、第二層為鋁(Al)、第三層為鉬(Mo)的疊層；或者利用第一層為鉬(Mo)、第二層為含有微量釹(Nd)的鋁(Al)、第三層為鉬(Mo)的疊層等時，可以使用由磷酸、硝酸、醋酸、以及水構成的混酸作為蝕刻溶液來進行該濕蝕刻。而且，當使用該混酸時，可以提供均勻優質的錐形狀。如此，濕蝕刻不但可以提高錐形狀的覆蓋性，而且其製程是使用蝕刻液的蝕刻、使用純水的沖洗、以及乾燥等的簡單的製程，生產率高，所以適合應用於上述金屬層的蝕刻。
在圖2B中，剝離並去除使用了的光致抗蝕劑。藉由上述製程，形成由單層的透明導電層構成的像素電極105、接觸孔106、由第一導電層構成的閘極電極107、儲存電容部11的下部電極108、端子連接部12的佈線。另外，雖然未圖示，但與此同時形成掃描線。以上是使用第一多級灰度掩模201的光微影製程。
接下來，如圖2C所示，形成閘極絕緣膜109、i型半導體層110以及具有賦予一導電性的雜質元素的半導體膜，尤其是n+ 型半導體層111。閘極絕緣膜109如由氮化矽膜或氧氮化矽膜、或者它們的疊層構成。i型半導體層110是不摻雜賦予導電性的雜質的無摻雜的非晶半導體層，n+ 型半導體層111是添加有五價的元素如磷(P)或砷(As)而賦予n型的導電性的非晶半導體層。它們藉由已知的CVD法而形成。
注意，為了使TFT的特性穩定，需要控制閘極絕緣膜109和i型半導體層110的介面。再者，i型半導體層110和n+ 型半導體層111的介面也需要為良好的歐姆接觸。在此，較佳使用多室型的CVD裝置，在不破壞真空狀態的情況下連續形成閘極絕緣膜109至n+ 型半導體層111。另外，當閘極絕緣膜109採用疊層結構時，從與i型半導體層110接近的閘極絕緣膜在不進行大氣開放的情況下連續形成即可。
接下來，如圖2D那樣利用具有遮光部202a和半透過部202b的第二多級灰度掩模202，形成具有不同的厚度的光致抗蝕劑112。就是說，在殘留上述i型半導體層110及n+ 型半導體層111的部分形成其厚度厚的光致抗蝕劑112a，在去除上述i型半導體層110及n+ 型半導體層111而僅殘留閘極絕緣膜109的部分形成薄的光致抗蝕劑112b。
將光致抗蝕劑112用作為抗蝕劑掩模，進行乾蝕刻。其結果，如圖3A那樣，不使用光致抗蝕劑112覆蓋的部分的透明導電層101露出，而形成接觸孔113a和113b。該接觸孔113a用於像素TFT和像素電極105的連接，並且接觸孔113b用於像素電極105和之後形成的儲存電容的上部電極120的連接。
接下來，藉由使用灰化處理由光致抗蝕劑112形成光致抗蝕劑114。這樣藉由使用多級灰度掩模，可以形成光致抗蝕劑114，而不使用追加的光掩模。將該光致抗蝕劑114用作為抗蝕劑掩模，加工i型半導體層110及n+ 型半導體層111。可以藉由使用CF4 及O2 或SF6 及O2 氣體的RIE模式的乾蝕刻法進行該加工。
在圖3B中，剝離並去除光抗蝕劑114，而形成i型半導體層110及n+ 型半導體層111的島(island)115。當在掃描線上殘留半導體層時，由於要製造的半導體裝置的結構，有可能產生因光的電流洩漏或線之間的短路，因此鑒於要製造的半導體裝置的可靠性及工業上的利用可能性，較佳去除不必要的半導體層。以上是使用第二多級灰度掩模202的光微影製程。
接下來，圖3C示出藉由濺射法形成的第二導電層116、使用第三光掩模(未圖示)形成的光致抗蝕劑117。在圖4A中利用該光致抗蝕劑117作為抗蝕劑掩模對第二導電層116進行濕蝕刻。加工了的第二導電層116形成源極電極118、汲極電極119、以及儲存電容部的上部電極120。雖然未圖示，但是與此同時，也形成信號線。另外，作為第二導電層116的材料與金屬層102相同，較佳使用主要成為電極或佈線如鋁等的低電阻金屬材料，可以採用以難熔金屬為阻擋層並中間夾有鋁的疊層結構，如：第一層為鉬(Mo)，第二層為鋁(Al)，第三層為鉬(Mo)的疊層；或第一層為鈦(Ti)，第二層為鋁(Al)，第三層為鈦(Ti)；或第一層為鉬(Mo)，第二層為含有微量釹(Nd)的鋁(Al)，第三層為鉬(Mo)的疊層。
再者，將光致抗蝕劑117用作為掩模，對n+ 型半導體層111進行乾蝕刻而使其分離。分離了的n+ 型半導體層分別形成源區域121和汲區域122。
當進行源極電極118及汲極電極119的濕蝕刻時，成為源極電極118及汲極電極119的端部比源區域121及汲區域122的端部後退的臺階形狀。因此，可以獲得如下效應，即在不增加光掩模的個數的情況下，提高後面所說明的保護絕緣膜123的覆蓋性；並減少在閘極電極107和源極電極118及汲極電極119之間產生的不必要的寄生電容。注意，也可以藉由乾蝕刻形成為非臺階形狀。
在剝離並去除使用了的光致抗蝕劑117之後，如圖4B那樣形成保護絕緣膜123。保護絕緣膜123如由氮化矽膜或氧氮化矽膜、或者它們的疊層構成。之後，使用第四光掩模(未圖示)形成光致抗蝕劑124。將該光致掩模124用作為抗蝕劑掩模，對保護絕緣膜123和閘極絕緣膜109進行蝕刻。如圖4C所示，去除保護絕緣膜123及閘極絕緣膜109，形成露出像素電極105的開口區域125與FPC的接觸孔126。因為在開口區域125中除了之後形成的取向膜(未圖示)，沒有使光減退的層，所以可以提高光透過率而實現高亮度。
圖5A表示與相對基板貼合之後的對於基板正交地施加電壓的縱電場方式的液晶面板的截面圖。注意，在圖5中仍然使用與圖1A至4C共用的標記。將透明的相對基板500和形成有TFT的基板100佈置為彼此相對。在相對基板500上形成用於像素TFT和佈線的遮光的黑矩陣501，而分離相鄰的像素並防止光的干涉或來自外部的光的反射。黑矩陣501由金屬膜或黑色樹脂膜構成，但是黑色樹脂膜因為不會給所希望的電場分佈帶來負面影響，所以是更佳的。將由黑矩陣501分離的區域分為紅、藍、綠而形成彩色濾光片502。
再者，形成由透明導電層構成的相對電極504，並使其與像素電極105之間形成電場。形成用於保持基板間隔的間隔物505。在相對基板500和形成有TFT的基板100之間夾有液晶510，密封材料506圍繞基板的外周而將一對基板連結，因此在基板之間密封液晶510。另外，每個基板的與液晶接觸的面上形成有取向膜(未圖示)。在此，為了使相對電極504和像素電極105的間隔為一定，在彩色濾光片502和相對電極504之間形成由有機樹脂構成的平坦化膜503，來可以防止發生起因於電極的凹凸的不均勻的電場。
在形成有TFT的基板100的端部上形成用於與外部電路連接的端子連接部。可以使用第一導電層形成用於與連接到像素TFT的端子連接部連接的佈線127。另外，在該佈線127中形成的接觸孔126中填充含有導電性粒子507的樹脂密封材料508，而與連接到外部電路的FPC509電連接。注意，如圖5B所示那樣，佈線127可以作為使用第二導電層的佈線128而形成。不管上述任何情況，都可以使用4個光掩模而製造端子連接部。
如此，藉由使用本發明，可以使用四個光掩模製程而形成包括用於與外部電路連接的端子連接部的主動矩陣基板。注意，雖然在本實施模式中示出了利用四個光掩模製程而製造圖5A和5B的液晶顯示裝置的實例，但是本發明也可以應用於在圖4C的像素電極105上層疊發光層、相對電極而獲取的EL顯示裝置的製造方法。
實施例模式2
接下來，在圖6A至6C及7A與7B中，說明本發明的三個光掩模製程。在該製程中，直到形成源極電極及汲極電極的製程，與在實施模式1的圖1A至4C所示的四個光掩模製程相同。因此省略其說明。
在圖6A中，在基板整個面上藉由CVD法形成由氮化矽膜等構成的保護絕緣膜123。之後，藉由利用背面曝光法從基板的背面進行曝光製程，在存在有第一及第二的導電膜的部分上形成光致抗蝕劑601。在此，重要的是，因為透明導電膜以單層而形成，並且不被由第二導電層構成的電極覆蓋的部分透過光，所以不形成光致抗蝕劑。
在圖6B中，對藉由上述的背光曝光形成的光致抗蝕劑601進行熱處理，並且進行回流(Re-Flow)處理，而形成將光致抗蝕劑601的端部稍加寬距離ΔW的光致抗蝕劑602。
在此，回流處理是指藉由將光致抗蝕劑加熱或放在有機溶劑的蒸氣中，來使其形狀變化的方法。圖7A和7B表示在回流處理中的像素TFT部中的光致抗蝕劑的形狀變化的平面圖。當進行回流處理時，在光致抗蝕劑中產生流動性，在圖7A的虛線部701中的光致抗蝕劑向外側擴廣到圖7B的虛線部702。雖然該現象相應於光致抗蝕劑的下面的形狀，但是根據如下條件被精密控制，即有機溶劑的種類、有機溶劑的蒸氣的溫度、放在有機溶劑的蒸氣中的時間、TFT基板的溫度等。
在圖6C中，將回流處理了的光致抗蝕劑602用作為抗蝕劑掩模，加工閘極絕緣膜109及保護絕緣膜123。因此，由透明導電層構成的像素電極105露出，而形成開口區域603。另外，因為源極電極及汲極電極的端部或佈線的端部被保護絕緣膜123完全覆蓋，所以提高了元件的可靠性。因此藉由利用背面曝光和回流技術，可以節省一個光掩模，而可以省略第四次的光微影製程的一部分。
注意，在利用本實施模式的情況下，也與實施模式1相同可以形成用於與外部端子連接的端子連接部。
如此，藉由本發明，可以利用三個光掩模製程來形成包括用於與外部電路連接的端子連接部的主動矩陣基板。注意，在本實施模式中，可以利用與實施模式1相同的材料。
實施例模式3
說明應用本發明的頂閘型TFT的三個光掩模製程。圖12是根據實施模式3的液晶顯示裝置的TFT基板的平面圖。由掃描線1201和信號線1202分區的區域成為一個像素。位於像素的左下部的是作為像素的開關元件的TFT1203。從掃描線1201接受TFT的導通/截止信號，並且從信號線1202接受視頻信號。TFT和像素電極811電連接，當TFT處於導通狀態時來自信號線的視頻信號透過TFT傳送到像素電極。在像素右上部形成有儲存電容1204。儲存電容1204具有將輸入到像素電極811的視頻信號保持到直到下一個信號輸入進來之前的功能。在圖12中，以虛線A-B表示的部分相當於圖8A至8C或圖9A至9C的截面圖。基板803在基板端部中具有與FPC(撓性印刷電路)電連接的端子連接部1205。以虛線C-D表示的部分相當於圖8A至8C或圖9A至9C的端子連接部的截面圖。
首先，與實施模式1的圖1A或圖2B相同，利用多級灰度曝光技術加工透明導電層804和金屬層805、金屬層806、金屬層807。接下來，在透明導電層804和金屬層805、金屬層806、金屬層807上形成添加有賦予一導電性的雜質元素的半導體膜、尤其形成n+ 型半導體層808。再者，利用背面曝光技術，僅在加工了的透明導電層804、金屬層805、金屬層806、以及金屬層807的上部殘留光致抗蝕劑809，並且分別形成像素TFT部800、儲存電容部801、端子連接部802(圖8A)。在對該光致抗蝕劑進行回流處理之後進行蝕刻，而將n+ 型半導體層808分成為源區域和汲區域(圖8B)。
再者，在基板的整個面上形成i型半導體層812之後，藉由使用通常的光掩模僅在像素TFT部上形成光致抗蝕劑813，並且加工n+ 型半導體層808和i型半導體層812而獲得如圖8C所示的形狀。在該製程中，n+ 型半導體層808及i型半導體層812島化。就是說，去除TFT部之外的n+ 型半導體層808及i型半導體層812。當在掃描線及掃描線上殘留半導體層時，由於要製造的半導體裝置的結構，有可能產生因光的電流洩漏或線之間的短路，因此鑒於要製造的半導體裝置的可靠性及工業上的利用可能性，較佳去除上述n+ 型半導體層808及i型半導體層812。
之後，形成閘極絕緣膜814、導電層815。而且利用多級灰度曝光技術，形成具有兩種不同的厚度的光致抗蝕劑816。在圖9A中，將厚的光致抗蝕劑表示為816a，並將薄的光致抗蝕劑表示為816b。接下來，如圖9B那樣進行灰化處理，在像素TFT部800、儲存電容部801中殘留抗蝕劑817，而在本製程中完全去除端子連接部802的光致抗蝕劑。
之後，藉由利用抗蝕劑817蝕刻導電層815，形成閘極電極819。然後，在基板的整個面上形成保護絕緣膜818，且藉由背面曝光法形成光致抗蝕劑並在回流處理之後進行蝕刻，而形成開口區域(圖9C)。圖12是藉由到此為止的製程而完成的頂閘型TFT基板的俯視圖。注意，在本實施模式中可以使用與實施模式1相同的材料。
實施例模式4
在實施模式1中表示了應用非晶半導體層的TFT，但是在本發明的實施模式中表示應用微晶半導體層的TFT的實例。圖10示出其截面圖。在本實施模式中，採用微晶半導體層110a和非晶半導體層110b的疊層作為實施模式1中的i型半導體層110。注意，在此所說明的方式可以應用於實施模式1至實施模式3的任一方式中。
微晶半導體層110a用作通道。藉由利用幾十MHz至幾百MHz的頻率的高頻電漿CVD法或1GHz以上的頻率的微波電漿CVD裝置，可以形成微晶半導體層110a。典型的是，使用氫稀釋SiH4 、Si2 H6 等的氫化矽而形成。另外除了氫化矽和氫之外，還可以使用選自氦、氬、氪、氖中的一種或多種的稀有氣體元素進行稀釋而形成微晶半導體膜。此時，氫的流量比設定為氫化矽的5倍以上且200倍以下，較佳為50倍以上且150倍以下，更佳為100倍。注意，也可以採用SiH2 Cl2 、SiHCl3 、SiCl4 、SiF4 等，而代替氫化矽。另外，非晶半導體層110b利用實施模式1所示的i型半導體層110即可，當要減少TFT的截止電流、防止微晶半導體層110a的氧化、以及形成源區域或汲區域時，非晶半導體層110b用作緩衝層。
另外，可以採用n+ 型微晶半導體層(未圖示)，而代替實施模式1中的n+ 型半導體層111。這樣，可以將通道和源極電極或汲極電極之間的寄生電阻抑制為低，因此可以實現導通電流的提高。
實施模式5
作為本發明的半導體裝置以及電子設備，可以舉出以下：電視機、攝像機、數位相機、護目鏡型顯示器(頭盔式顯示器)、導航系統、聲音再生裝置(汽車音響、音響元件等)、筆記本式計算機、遊戲機、可攜式資訊終端(行動計算機、可攜式電話、可攜式遊戲機、電子書籍等)、以及配備有記錄媒體的圖像再生設備(具體地說是能夠再生數位影音光碟(DVD)等記錄媒體且包括顯示其圖像的顯示器的裝置)等。圖13A至14示出這種電子設備的具體例子。
圖13A是一種數位相機，包括主體2000、顯示部2001、攝像部、操作鍵2002、以及快門按鈕2003等。注意，圖13A是從顯示部2001一側看到的圖，因此不顯示攝像部。根據本發明可以實現具有更廉價的顯示部且可靠性高的數位相機。
圖13B是一種筆記本式計算機，包括主體2004、框體2005、顯示部2006、鍵盤2007、外部連接埠2008、以及定位裝置2009等。根據本發明可以實現具有更廉價的顯示部且可靠性高的筆記本式計算機。
圖13C是一種具備記錄媒體的可攜式圖像再生裝置(具體地說是例如DVD再生裝置)，包括主體2010、框體2011、顯示部A2012、顯示部B2013、記錄媒體(DVD等)讀取部2014、操作鍵2015、以及揚聲器部2016等。顯示部A2012主要顯示圖像資訊，而顯示部B2013主要顯示文字資訊。此外，具備記錄媒體的圖像再生裝置包括家用遊戲機等。根據本發明可以實現具有更廉價的顯示部且可靠性高的圖像再生裝置。
另外，圖13D是一種顯示裝置，包括框體2017、支撐台2018、顯示部2019、揚聲器部2020、視頻輸入端子2021等。藉由將利用上述實施模式所示的製造方法形成的TFT應用於上述顯示部2019及驅動電路而製造該顯示裝置。注意，顯示裝置包括液晶顯示裝置、發光裝置等，具體包括所有資訊顯示用顯示裝置，如用於個人計算機、電視廣播接收、以及廣告顯示等顯示裝置。根據本發明可以實現具有更廉價的顯示部且可靠性高的顯示裝置，尤其是具有22英寸至50英寸的大螢幕的大型顯示裝置。
另外，圖14表示是一種可攜式電話機3000，其中主體(A)3001和主體(B)3002使用鉸鏈3010以可以打開和關閉的方式彼此連接，該主體(A)3001具備操作開關類3004、麥克風3005等，上述主體(B)3002具備顯示面板(A)3008、顯示面板(B)3009、揚聲器3006等。顯示面板(A)3008和顯示面板(B)3009與電路基板3007一起收納到主體(B)3002的框體3003中。將顯示面板(A)3008及顯示面板(B)3009的像素部佈置為可以從形成在框體3003中的視窗看到。
根據該可攜式電話機3000的功能，可以適當地設定顯示面板(A)3008和顯示面板(B)3009的像素等的規格。例如，可以以顯示面板(A)3008為主螢幕，以顯示面板(B)3009為子螢幕而組合。
根據本發明可以實現具有更廉價的顯示部且可靠性高的可攜式資訊終端。
根據本實施模式的可攜式電話機3000，按照其功能和用途可以變化為各種模式。例如，將攝像元件安裝到鉸鏈3010的部分中來實現裝配有照相機的可攜式電話機。另外，即使採用將操作開關類3004、顯示面板(A)3008、顯示面板(B)3009容納在一個框體中的結構，也可以發揮上述功能。另外，當將本實施模式的結構應用於具備多個顯示部的資訊顯示終端時，也可以獲得同樣的效果。
如上所述，藉由實施本發明的實施模式1至4中任一種的製造方法，可以完成各種各樣的電子設備。
本說明書根據2007年10月23日在日本專利局受理的日本專利申請編號2007-275782而製作，所述申請內容包括在本說明書中。
100．．．基板
101．．．透明導電層
102．．．金屬層
103、104．．．光致抗蝕劑
105．．．像素電極
106．．．接觸孔
107．．．閘極電極
108．．．儲存電容部的下部電極
109．．．閘極絕緣膜
110．．．i型半導體層
110a．．．微晶半導體層
110b．．．非晶半導體層
111．．．n+ 半導體層
112、114．．．光致抗蝕劑
113a、113b．．．接觸孔
115．．．島
116．．．第二導電層
117．．．光致抗蝕劑
118．．．源極電極
119．．．汲極電極
120．．．儲存電容部的上部電極
121．．．源區域
122．．．汲區域
123．．．保護絕緣膜
124．．．光致抗蝕劑
125．．．開口區域
126．．．接觸孔
127、128．．．與外部端子連接的佈線
201．．．第一多級灰度掩模
202．．．第二多級灰度掩模
201a、202a．．．遮光部
201b、202b．．．半透過部
500．．．相對基板
501．．．黑矩陣
502．．．彩色濾光片
503．．．平坦化膜
504．．．相對電極
505．．．間隔物
506．．．密封材料
507．．．導電性粒子
508．．．樹脂密封材料
509．．．FPC
601、602．．．光致抗蝕劑
603．．．開口區域
800．．．像素TFT部
801．．．儲存電容部
802．．．端子連接部
803．．．基板
804．．．透明導電層
805、806、807．．．金屬層
808．．．n+ 半導體層
809、810．．．光致抗蝕劑
811．．．像素電極
812．．．i型半導體層
813、816、817．．．光致抗蝕劑
814．．．閘極絕緣膜
815．．．導電層
818．．．保護絕緣膜
819．．．閘極電極
1101、1201．．．掃描線
1102、1202．．．信號線
1103、1203．．．TFT
1104、1204．．．儲存電容
1105、1205．．．端子連接部
圖1A至1C是說明根據實施模式1的TFT基板的製造方法的截面圖；
圖2A至2D是說明根據實施模式1的TFT基板的製造方法的截面圖；
圖3A至3C是說明根據實施模式1的TFT基板的製造方法的截面圖；
圖4A至4C是說明根據實施模式1的TFT基板的製造方法的截面圖；
圖5A和5B是說明根據實施模式1的液晶面板的截面圖；
圖6A至6C是說明根據實施模式2的TFT基板的製造方法的截面圖；
圖7A和7B是在回流處理中的光致抗蝕劑的形狀變化的平面圖；
圖8A至8C是說明根據實施模式3的TFT基板的製造方法的截面圖；
圖9A至9C是說明根據實施模式3的TFT基板的製造方法的截面圖；
圖10是說明根據實施模式4的液晶面板的截面圖；
圖11是示出根據實施模式1的TFT基板的平面圖；
圖12是示出根據實施模式3的TFT基板的平面圖；
圖13A至13D是示出根據實施模式5的電子設備的實例的圖；
圖14是示出根據實施模式5的電子設備的實例的圖。
100．．．基板
127．．．與外部端子連接的佈線
500．．．相對基板
501．．．黑矩陣
502．．．彩色濾光片
503．．．平坦化膜
504．．．相對電極
505．．．間隔物
506．．．密封材料
507．．．導電性粒子
508．．．樹脂密封材料
509．．．FPC

Claims (10)

  1. 一種半導體裝置的製造方法，包括：形成第一導電層，其中透明導電層及金屬層被堆疊在絕緣基板上；藉由使用第一多級灰度掩模，形成第一抗蝕劑；藉由使用該第一抗蝕劑蝕刻該透明導電層及該金屬層，以形成閘極電極及成為像素電極的像素區域；以在該閘極電極上殘留該第一抗蝕劑的一部分的方式，使該第一抗蝕劑灰化；藉由使用殘留的該第一抗蝕劑蝕刻該像素區域上的該金屬層，形成使用該透明導電層而形成的該像素電極；在該絕緣基板上形成閘極絕緣膜；在該閘極絕緣膜上形成半導體層；在該半導體層上形成含有賦予一導電性的雜質元素的半導體層；藉由使用第二多級灰度掩模形成第二抗蝕劑；蝕刻該像素電極上的該閘極絕緣膜、該半導體層、以及該含有該雜質元素的半導體層來形成接觸孔；以在該閘極電極上殘留該第二抗蝕劑的一部分的方式，使該第二抗蝕劑灰化；藉由使用殘留的該第二抗蝕劑蝕刻該半導體層及該含有該雜質元素的半導體層，來形成與該閘極電極重疊的島狀的該半導體層及該含有該雜質元素的半導體層；在該絕緣基板上形成第二導電層； 藉由使用第三掩模形成第三抗蝕劑；藉由濕蝕刻使用該第三抗蝕劑蝕刻該第二導電層形成源極電極及汲極電極，並且藉由乾蝕刻還蝕刻該島狀的含有該雜質元素的半導體層來形成源區域及汲區域，其中，該源極電極及該汲極電極的端部比該源區域及該汲區域的端部後退；在該絕緣基板上形成保護膜；藉由使用第四掩模形成第四抗蝕劑；以及藉由使用該第四抗蝕劑蝕刻該像素電極上的該閘極絕緣膜及該保護膜。
  2. 如申請專利範圍第1項的半導體裝置的製造方法，其中該半導體裝置包括與該像素電極連接的儲存電容，並且該儲存電容的上部電極使用與該閘極電極及該汲極電極相同的材料而形成，並且該儲存電容的下部電極使用與該閘極電極相同材料而形成。
  3. 如申請專利範圍第1項的半導體裝置的製造方法，其中使用該第四掩模形成該第四抗蝕劑，以覆蓋至少該源區域的端部及至少該汲區域的端部；且其中藉由使用該第四抗蝕劑蝕刻該像素電極上的該閘極絕緣膜及該保護膜，使得該保護膜與該源區域的該端部及該汲區域的該端部接觸。
  4. 如申請專利範圍第1項的半導體裝置的製造方法，其中，該源極電極及該汲極電極的端部被該保護膜覆 蓋。
  5. 一種半導體裝置的製造方法，包括：形成第一導電層，其中透明導電層及金屬層被堆疊在絕緣基板上；藉由使用第一多級灰度掩模形成第一抗蝕劑；藉由使用該第一抗蝕劑蝕刻該透明導電層及該金屬層，以形成閘極電極及成為像素電極的像素區域；以在該閘極電極上殘留該第一抗蝕劑的一部分的方式，使該第一抗蝕劑灰化；藉由使用殘留的該第一抗蝕劑蝕刻該像素區域上的該金屬層，形成由該透明導電層構成的該像素電極；在該絕緣基板上形成閘極絕緣膜；在該閘極絕緣膜上形成半導體層；在該半導體層上形成含有賦予一導電性的雜質元素的半導體層；藉由使用第二多級灰度掩模形成第二抗蝕劑，使用該第二抗蝕劑蝕刻該像素電極上的該閘極絕緣膜、該半導體層、以及該含有該雜質元素的半導體層來形成接觸孔；以在該閘極電極上殘留該第二抗蝕劑的一部分的方式，使該第二抗蝕劑灰化；藉由使用殘留的該第二抗蝕劑蝕刻該半導體層及該含有該雜質元素的半導體層，來形成與該閘極電極重疊的島狀的該半導體層及該含有該雜質元素的半導體層； 在該絕緣基板上形成第二導電層；藉由使用第三掩模形成第三抗蝕劑；藉由濕蝕刻使用該第三抗蝕劑蝕刻該第二導電層形成源極電極及汲極電極，並且藉由乾蝕刻還蝕刻該含有該雜質元素的半導體層形成源區域及汲區域，其中，該源極電極及該汲極電極的端部比該源區域及該汲區域的端部後退；在該絕緣基板上形成保護膜；藉由背面曝光法在該閘極電極、該源極電極及該汲極電極上形成第四抗蝕劑；藉由對該第四抗蝕劑進行回流處理，且使該第四抗蝕劑的形狀變化為覆蓋該源極電極及該汲極電極的端部；以及使用該第四抗蝕劑蝕刻該像素電極上的該閘極絕緣膜及該保護膜。
  6. 如申請專利範圍第5項的半導體裝置的製造方法，其中該半導體裝置包括與像素電極連接的儲存電容，並且該儲存電容的上部電極使用與該源極電極及該汲極電極相同的材料而形成，並且該儲存電容的下部電極使用與該閘極電極相同材料而形成。
  7. 如申請專利範圍第5項的半導體裝置的製造方法，其中該第四抗蝕劑形成在該保護膜上。
  8. 如申請專利範圍第5項的半導體裝置的製造方 法，其中，該源極電極及該汲極電極的端部被該保護膜覆蓋。
  9. 一種半導體裝置的製造方法，包括：形成第一導電層，其中透明導電層及金屬層被堆疊在絕緣基板上；藉由使用第一多級灰度掩模形成第一抗蝕劑；藉由使用該第一抗蝕劑蝕刻該透明導電層及該金屬層，以形成源極電極、汲極電極、以及成為像素電極的像素區域；以在該源極電極及該汲極電極上殘留該第一抗蝕劑的一部分的方式，使該第一抗蝕劑灰化；藉由使用殘留的該第一抗蝕劑蝕刻該像素區域上的該金屬層，形成由透明導電層構成的像素電極；在該絕緣基板上形成含有賦予一導電性的雜質元素的半導體層；藉由背面曝光法在該源極電極及該汲極電極上形成第二抗蝕劑；藉由對該第二抗蝕劑進行回流處理，使該第二抗蝕劑的形狀變化為覆蓋該源極電極及汲極電極的端部；藉由使用該第二抗蝕劑蝕刻該含有該雜質元素的半導體層；在該絕緣基板上形成半導體層；藉由使用第二掩模形成第三抗蝕劑；藉由使用該第三抗蝕劑，以在該源極電極和該汲極電 極之間且在該源極電極和該汲極電極上存在有該含有該雜質元素的半導體層及該半導體層的方式進行蝕刻；在該絕緣基板上形成閘極絕緣膜及導電膜；藉由使用第三多級灰度掩模形成第四抗蝕劑；藉由使用該第四抗蝕劑蝕刻該閘極絕緣膜及該導電膜形成島狀的導電膜；以在該半導體層上殘留該第四抗蝕劑的一部分的方式，使該第四抗蝕劑灰化；藉由使用殘留的該第四抗蝕劑蝕刻該島狀的導電膜形成閘極電極；在該絕緣基板上形成保護膜；藉由背面曝光法在該閘極電極、該源極電極及該汲極電極上形成第五抗蝕劑；藉由對該第五抗蝕劑進行回流處理，使該第五抗蝕劑的形狀變化為覆蓋該閘極絕緣膜；以及藉由使用該第五抗蝕劑蝕刻該像素電極上的該保護膜。
  10. 如申請專利範圍第9項的半導體裝置的製造方法，其中該半導體裝置包括與像素電極連接的儲存電容，並且該儲存電容的上部電極使用與該閘極電極相同的材料而形成，並且該儲存電容的下部電極使用與該源極電極及該汲極電極相同材料而形成。
TW097140308A 2007-10-23 2008-10-21 半導體裝置的製造方法 TWI455207B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007275782 2007-10-23

Publications (2)

Publication Number Publication Date
TW200943421A TW200943421A (en) 2009-10-16
TWI455207B true TWI455207B (zh) 2014-10-01

Family

ID=40583342

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097140308A TWI455207B (zh) 2007-10-23 2008-10-21 半導體裝置的製造方法

Country Status (5)

Country Link
US (2) US7842528B2 (zh)
JP (2) JP5357493B2 (zh)
KR (1) KR101517528B1 (zh)
CN (1) CN101419945B (zh)
TW (1) TWI455207B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101448903B1 (ko) * 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
JP5137798B2 (ja) * 2007-12-03 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2232561A4 (en) * 2007-12-03 2015-05-06 Semiconductor Energy Lab METHOD OF MANUFACTURING A THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING A DISPLAY ARRANGEMENT
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
JP5503995B2 (ja) * 2009-02-13 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101957530B (zh) * 2009-07-17 2013-07-24 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
TWI604594B (zh) * 2009-08-07 2017-11-01 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
KR101832698B1 (ko) * 2009-10-14 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5095864B2 (ja) * 2009-12-09 2012-12-12 シャープ株式会社 半導体装置およびその製造方法
KR102352590B1 (ko) 2009-12-18 2022-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
CN102148196B (zh) * 2010-04-26 2013-07-10 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR101245424B1 (ko) * 2010-06-02 2013-03-22 샤프 가부시키가이샤 콘택트 구조, 기판, 표시장치, 그리고 상기 콘택트 구조 및 상기 기판의 제조방법
KR101830193B1 (ko) 2010-07-02 2018-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20120003374A (ko) 2010-07-02 2012-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TW201214573A (en) * 2010-09-21 2012-04-01 Ying-Jia Xue Method of fabricating a thin film transistor substrate
JP5725337B2 (ja) * 2011-03-24 2015-05-27 ソニー株式会社 表示装置、表示装置の製造方法および電子機器
CN102544029A (zh) * 2012-02-07 2012-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
US9366922B2 (en) * 2012-02-07 2016-06-14 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor array and method for manufacturing the same
CN102655155B (zh) 2012-02-27 2015-03-11 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
US9048148B2 (en) * 2012-04-28 2015-06-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method of manufacturing TFT array using multi-tone mask
JP5855752B2 (ja) * 2012-07-27 2016-02-09 シャープ株式会社 半導体装置およびその製造方法
CN103500730B (zh) * 2013-10-17 2016-08-17 北京京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
JP6169005B2 (ja) * 2014-01-17 2017-07-26 株式会社ジャパンディスプレイ 発光素子表示装置
TWI624874B (zh) * 2014-12-03 2018-05-21 鴻海精密工業股份有限公司 一種垂直型電晶體及其製作方法
CN105655403B (zh) * 2014-12-03 2019-01-25 鸿富锦精密工业（深圳）有限公司 一种垂直型薄膜晶体管及其制作方法
KR20170131787A (ko) * 2016-05-20 2017-11-30 삼성디스플레이 주식회사 박막트랜지스터의 제조방법 및 박막트랜지스터를 채용하는 표시장치
CN113628974B (zh) * 2021-07-27 2023-10-31 深圳市华星光电半导体显示技术有限公司 阵列基板的制备方法和阵列基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120790A (ja) * 1993-08-31 1995-05-12 Kyocera Corp アクティブマトリックス基板およびその製造方法
US6493048B1 (en) * 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
JP2006106118A (ja) * 2004-09-30 2006-04-20 Semiconductor Energy Lab Co Ltd 液晶表示装置の作製方法
US20060290867A1 (en) * 2005-06-27 2006-12-28 Ahn Byung C Liquid crystal display and fabricating method thereof
TW200734716A (en) * 2006-03-07 2007-09-16 Quanta Display Inc Manufacture method of pixel array substrate

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2914559B2 (ja) * 1994-11-08 1999-07-05 松下電器産業株式会社 液晶パネル用基板とその製造方法
EP0775931B1 (en) * 1995-11-21 2005-10-05 Samsung Electronics Co., Ltd. Method of manufacturing a liquid crystal display
JPH10200121A (ja) * 1997-01-10 1998-07-31 Toshiba Corp 薄膜トランジスタ基板の製造方法
JP4382181B2 (ja) * 1998-11-25 2009-12-09 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタアレイ基板の製造方法
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100325079B1 (ko) * 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
JP2002107762A (ja) * 2000-10-02 2002-04-10 Sharp Corp 液晶用マトリクス基板の製造方法
TW499605B (en) * 2000-10-27 2002-08-21 Acer Display Tech Inc Manufacture method of thin film transistor flat panel display
JP2002141512A (ja) * 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
TW488080B (en) * 2001-06-08 2002-05-21 Au Optronics Corp Method for producing thin film transistor
JP4876341B2 (ja) * 2001-07-13 2012-02-15 日本電気株式会社 アクティブマトリクス基板及びその製造方法
JP2004341465A (ja) * 2003-05-14 2004-12-02 Obayashi Seiko Kk 高品質液晶表示装置とその製造方法
JP4356467B2 (ja) * 2004-02-02 2009-11-04 ソニー株式会社 半導体装置の製造方法
KR101086478B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101121620B1 (ko) * 2004-06-05 2012-02-28 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101225440B1 (ko) 2005-06-30 2013-01-25 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP4801569B2 (ja) 2005-12-05 2011-10-26 株式会社半導体エネルギー研究所 液晶表示装置
JP4637815B2 (ja) 2005-12-05 2011-02-23 株式会社半導体エネルギー研究所 液晶表示装置及び電子機器
CN102331639A (zh) * 2005-12-05 2012-01-25 株式会社半导体能源研究所 液晶显示器
EP1793266B1 (en) * 2005-12-05 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration
KR101166842B1 (ko) * 2005-12-29 2012-07-19 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조 방법 및 이를 이용한박막 트랜지스터 어레이 기판
JP2007256666A (ja) * 2006-03-23 2007-10-04 Nec Lcd Technologies Ltd 基板処理方法及びそれに用いる薬液
JP5145654B2 (ja) * 2006-05-29 2013-02-20 日本電気株式会社 基板処理装置及び基板処理方法
JP5380037B2 (ja) * 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5427390B2 (ja) * 2007-10-23 2014-02-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7824939B2 (en) * 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
KR101448903B1 (ko) * 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
TWI355553B (en) * 2007-10-30 2012-01-01 Au Optronics Corp Pixel structure and method for manufacturing the s

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120790A (ja) * 1993-08-31 1995-05-12 Kyocera Corp アクティブマトリックス基板およびその製造方法
US6493048B1 (en) * 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
JP2006106118A (ja) * 2004-09-30 2006-04-20 Semiconductor Energy Lab Co Ltd 液晶表示装置の作製方法
US20060290867A1 (en) * 2005-06-27 2006-12-28 Ahn Byung C Liquid crystal display and fabricating method thereof
TW200734716A (en) * 2006-03-07 2007-09-16 Quanta Display Inc Manufacture method of pixel array substrate

Also Published As

Publication number Publication date
KR101517528B1 (ko) 2015-05-04
US20090111198A1 (en) 2009-04-30
US20110065221A1 (en) 2011-03-17
JP5595569B2 (ja) 2014-09-24
TW200943421A (en) 2009-10-16
US8048697B2 (en) 2011-11-01
JP2009122656A (ja) 2009-06-04
CN101419945B (zh) 2013-08-28
JP5357493B2 (ja) 2013-12-04
US7842528B2 (en) 2010-11-30
CN101419945A (zh) 2009-04-29
JP2014038337A (ja) 2014-02-27
KR20090041322A (ko) 2009-04-28

Similar Documents

Publication Publication Date Title
TWI455207B (zh) 半導體裝置的製造方法
US11532686B2 (en) Array substrate, display apparatus, and method of fabricating array substrate
KR101446249B1 (ko) 반도체장치 제조방법
JP4118484B2 (ja) 半導体装置の作製方法
JP5788052B2 (ja) 薄膜トランジスタ
US8148730B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2008275937A (ja) 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
JP2007148345A (ja) 液晶表示装置及びその製造方法
JP4285533B2 (ja) 液晶表示装置及びその製造方法
JP2007121793A (ja) 液晶表示装置及びその製造方法
JP2008225514A (ja) 液晶表示装置及びその製造方法
JP4118704B2 (ja) 液晶表示装置の作製方法
JP4940926B2 (ja) 液晶表示装置及びその製造方法
JP4863667B2 (ja) 液晶表示装置とその製造方法
KR20140128551A (ko) 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees