KR101517528B1 - 반도체장치 제조방법 - Google Patents

반도체장치 제조방법 Download PDF

Info

Publication number
KR101517528B1
KR101517528B1 KR1020080102069A KR20080102069A KR101517528B1 KR 101517528 B1 KR101517528 B1 KR 101517528B1 KR 1020080102069 A KR1020080102069 A KR 1020080102069A KR 20080102069 A KR20080102069 A KR 20080102069A KR 101517528 B1 KR101517528 B1 KR 101517528B1
Authority
KR
South Korea
Prior art keywords
resist
electrode
forming
semiconductor layer
etching
Prior art date
Application number
KR1020080102069A
Other languages
English (en)
Other versions
KR20090041322A (ko
Inventor
사이시 후지카와
쿠니오 호소야
요쿄 치바
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20090041322A publication Critical patent/KR20090041322A/ko
Application granted granted Critical
Publication of KR101517528B1 publication Critical patent/KR101517528B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 기판 위에 투명 도전층과 금속층의 적층으로 이루어지는 제1 도전층을 형성하고, 제1 도전층으로 이루어지는 게이트 전극과 투명 도전층의 단층으로 이루어지는 화소 전극을 형성하는 제1 다계조 마스크를 사용하는 공정과, 게이트 절연막과 I형 반도체층과 n+형 반도체층을 형성한 후에 화소 전극에의 콘택트 홀 및 I형 반도체층과 n+형 반도체층의 섬(island)을 형성하는 제2 다계조 마스크를 사용하는 공정과, 제2 도전층을 형성한 후에 소스 전극 및 드레인 전극을 형성하는 제3 포토마스크를 사용하는 공정과, 보호막을 성막한 후에 개구 영역을 형성하는 제4 포토마스크를 사용하는 공정을 포함한다.
Figure R1020080102069
투명 도전층, 금속층, 다계조 마스크, 포토마스크, 보호막

Description

반도체장치 제조방법{Method for manufacturing semiconductor device}
본 발명은, 반도체막을 이용한 박막트랜지스터로 구성된 회로를 가지는 반도체장치 및 그의 제조방법에 관한 것이다. 또한, 본 발명은, 표시 장치 및 그의 제조방법에 관한 것이다.
텔레비전이나 퍼스널 컴퓨터의 디스플레이, 휴대 전화기 등 널리 보급되어 있는 표시장치의 대부분은 비정질 실리콘을 사용한 박막트랜지스터(이하, 아모르퍼스 실리콘 TFT라고 부른다)를 스위칭 소자로서 이용한 액정 표시장치가 사용되고 있다. 이 아모르퍼스 실리콘 TFT는 문헌 1과 같이 종래 5장의 포토마스크를 사용하여, 공지의 포토리소그래피 공정에 의해 유리 기판 위에 형성된다.
여기서 설명한 5장의 포토마스크는, 게이트 전극을 형성하기 위한 제1 포토마스크와, 반도체층을 분리하기 위한 제2 포토마스크와, 소스 전극 및 드레인 전극을 형성하기 위한 제3 포토마스크와, 보호 절연막에 개구를 형성하기 위한 제4 포토마스크와, 화소 전극을 형성하기 위한 제5 포토마스크로 이루어진다.
[문헌 1] 일본국 공개특허공고 2001-53283호 공보
포토마스크를 사용하는 포토리소그래피 공정은, 포토레지스트의 도포, 프리베이크(prebake), 포토마스크를 사용한 노광 공정, 현상 공정, 린스(rinse) 공정, 포스트베이크(postbake) 공정, 에칭 공정, 레지스트 박리 공정 등으로 이루어진다. 또한, 이들에 더하여 세정 공정이나 검사 공정 등, 다수의 공정이 포함된다. 이와 같이 다수의 공정이 필요하기 때문에, 1회의 포토리소그래피 공정에는 다대한 비용과 시간이 든다.
또한, 액정 디스플레이는 고정세화 및 고시야각화가 진행되고, 화소 구조는 보다 작고, 화소를 구성하는 패턴은 보다 세밀하게 되는 경향이 있다. 그것에 따라 제조 과정에서 보다 고도의 정밀함이 요구된다. 특히, 포토마스크로 형성되는 패턴이 보다 세밀하게 됨에 따라, 다른 포토마스크와의 위치 어긋남이 지금까지 이상으로 수율에 큰 영향을 주게 된다.
상술한 과제를 해결하기 위해, 본 발명은 포토마스크 수를 삭감할 수 있는 반도체장치 및 그의 제조방법을 제공하는 것이다.
본 발명은, 종래의 5매 포토마스크 프로세스에 의한 공정수를 삭감하기 위해, 합계 4장 또는 3장의 포토마스크와 후면 노광 기술을 사용하여 제조한 반도체장치 및 그의 제조방법에 관한 것이다.
본 발명에서는, 제1 도전층으로서 투명 도전층 및 금속층의 적층을 사용하는 것을 특징으로 하고, 제1 도전층을, 제1 다계조(multi-tone) 마스크를 사용함으로써 게이트 전극이나 화소 전극으로서 사용하는 것을 특징으로 한다.
또한, 본 발명에서는, 제2 다계조 마스크로, 콘택트 홀의 형성과 반도체층의 가공을 행하는 것을 특징으로 한다.
또한, 본 발명에서는, 후면 노광법 및 리플로우(reflow) 기술을 이용함으로써, 포토마스크를 1장 줄이는 것을 특징으로 한다. 또한, 본 발명에서는, 반도체장치 및 그의 제조방법에도, EL 표시장치의 제조에도 사용할 수 있다.
본 발명에 의해, 하기의 효과를 실현할 수 있다.
종래의 5장의 포토마스크를 사용한 제조방법에 비하여 마스크 수를 줄임으로써, 포토마스크의 위치 맞춤의 횟수가 줄고, 다른 포토마스크들과의 위치 어긋남에 의한 수율의 저하가 억제된다.
또한, 포토마스크 수를 줄임으로써, 포토리소그래피 공정의 일부가 생략될 수 있다. 따라서, 공정에 드는 비용의 삭감과 스루풋의 향상으로 이어진다.
또한, 포토리소그래피 공정의 일부를 삭감함으로써, 그 공정에서 생길 수 있는 오염(예: 파티클)이 방지된다. 따라서, 수율이나 신뢰성이 향상된다.
본 발명의 목적은, 반도체장치 제조공정에서 포토마스크 수를 삭감함으로써, 즉, 본 발명의 공정에 의해 제조함으로써, 공정에 드는 시간 및 비용을 삭감할 수 있다. 종래의 아모르퍼스 실리콘 TFT가 일반적으로 5장의 포토마스크로 제조되어 있는 것에 대하여, 본 발명에서는 3장의 포토마스크 또는 4장의 포토마스크로 TFT 를 제조할 수 있어, 제조 시간 및 제조 비용을 삭감시킬 수 있다.
또한, 그 외에도, TFT를 절연막으로 완전히 덮음으로써, 소자의 신뢰성을 향상시킬 수 있다.
채널부의 표면이 노출되어 있으면, 기판 및 분위기 중의 주변 환경에 기인하는 불순물, 예를 들어, 붕소, 인 등이 채널부에 침입한다. 이것들은 도너가 될 수 있으므로, TFT의 오프 누설 전류가 커지고, TFT의 스레시홀드 전압이 변화하는 악영향이 예상되지만, TFT를 절연막에 의해 완전히 덮음으로써, 이것은 억제할 수 있다. 또한, 보호막은 보텀 게이트형이라면 소스 전극 및 드레인 전극의 산화 방지의 기능을 하고, 탑 게이트형이라면 게이트 전극의 산화 방지의 기능을 할 수 있게 된다.
또한, 종래의 화소 전극이 적층 최상면에 형성되는 구조와 비교하여, 본 발명에서는, 보호 절연막 및 게이트 절연막보다 아래이고, 또한, 그의 개구 영역 바닥면에 위치한다. 따라서, 게이트 절연막 및 보호 절연막이 격벽으로서 기능하고, 인접하는 화소 전극과의 사이에서의 전계 상호 작용이 감소된다. 즉, 크로스토크의 억제에 기여한다. 또한, 종래 화소 전극과 신호선과의 사이에는 층간막으로서 보호막만이 형성되어 있었다. 그러나, 본 발명에서는 게이트 절연막도 더해지기 때문에, 신호선과 화소 전극 사이에서의 기생 용량을 저감할 수 있게 된다.
이하, 본 발명의 실시형태에 대하여 상세히 설명한다. 그러나, 본 발명은 많은 다른 양태로 실시하는 것이 가능하다. 본 발명의 취지 및 그 범위로부터 벗 어남이 없이 그의 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있을 것이다. 따라서, 본 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
[실시형태 1]
표시 형태의 일 형태로서 액정표시장치를 사용하여 설명한다.
도 11은 실시형태 1에 관한 액정표시장치의 TFT 기판의 평면도이다. 주사선(1101)과 신호선(1102)으로 구획된 영역이 하나의 화소가 되고, 화소에서, 화소 전극이 형성되는 영역을 화소 영역이라고 한다. 화소 왼쪽 하부에는 화소의 스위칭 소자인 TFT(1103)가 있다. TFT의 온/오프 신호는 주사선(1101)으로부터 입력되고, 화상 신호는 신호선(1102)으로부터 입력된다. TFT(1103)와 화소 전극(105)은 콘택트 홀(113a)을 통하여 전기적으로 접속하여 있고, 신호선으로부터 입력되는 화상 신호는 TFT가 온(ON)이라면 TFT를 통하여 화소 전극에 전달된다. 화소 오른쪽 상부에는 보유 용량(1104)이 형성된다. 보유 용량(1104)은 화소 전극(105)에 입력된 화상 신호를 다음의 신호가 입력될 때까지 보유하는 역할을 가진다. 도 11에서 점선 A-B로 나타낸 개소가 도 1 내지 도 6의 화소부 TFT의 단면도에 상당한다. 기판(100)은 기판 단부에서 FPC(Flexible Printed Circuit)와 전기적으로 접속하는 단자 접속부(1105)를 가진다. 점선 C-D로 나타낸 개소가 도 1 내지 도 6의 단자 접속부의 단면도에 상당한다.
본 발명의 4매 포토마스크 프로세스를 사용한 역스태거 TFT를 도 1 내지 도 4에 나타낸다.
도 1(A)에서, 예를 들어, 유리 등의 절연 기판(100) 위에 투명 도전층(101)과 금속층(102)으로 이루어지는 제1 도전층을 스퍼터링법에 의해 적층 형성한다. 이 공정은 연속적으로 행해지고, 멀티체임버를 사용하여 연속 스퍼터링을 행하는 것도 가능하다.
또는, 본 발명의 구성에서 투명 도전층(101)은 금속층(102)의 하층에 형성되어 있으므로, 시판되고 있는, ITO를 구비한 유리를 사용하여 금속층(102)만을 스퍼터링법에 의해 형성하는 것도 가능하다.
투명 도전층(101)의 재료로서는, ITO(인듐 주석 산화물)를 사용한다. 이 투명 도전층(101)의 일부는 후에 화소 전극이 된다. 또한, 금속층(102)은, 주로 전극 또는 배선이 되는 것으로, 알루미늄 등의 저저항 금속 재료가 바람직하다. 또한, 첫번째 층을 몰리브덴(Mo), 두번째 층을 알루미늄(Al), 세번째 층을 몰리브덴(Mo)의 적층, 또는, 첫번째 층을 티탄(Ti), 두번째 층을 알루미늄(Al), 세번째 층을 티탄(Ti)의 적층, 또는, 첫번째 층을 몰리브덴(Mo), 두번째 층을 네오디뮴(Nd)을 미량으로 함유하는 알루미늄(Al), 세번째 층을 몰리브덴(Mo)의 적층 등과 같이, 고융점 금속을 배리어층으로서 사용하고, 알루미늄을 끼운 적층 구조로 하여도 좋다. 이와 같이 금속층(102)을 적층 구조로 함으로써 알루미늄의 힐록 발생이 억제된다.
또한, 도면에는 없지만, 기판(100)과 투명 도전층(101) 사이에 하지막으로서, 산화규소막, 질화규소막, 산화질화규소막 등을 형성하여도 좋다. 하지막을 형성함으로써, 유리 기판으로부터 소자에 가동 이온이나 불순물 등이 확산하는 것이 억제되어, 소자의 특성 열화(劣化)의 방지에 효과가 있다.
도 1(B)에서, 포토레지스트(103)를 형성한다. 여기서, 포토레지스트(103)는 제1 도전층 위에 형성되고, 제1 다계조(multi-tone) 마스크(201)로 노광되고, 현상된다.
통상의 포토마스크는 광을 투과하는 기판 위에 금속으로 패턴이 형성되어 있다. 그 때문에, 이 금속으로 이루어지는 패턴은 차광부가 된다. 또한, 금속으로 이루어지는 패턴이 형성되어 있지 않은 부분은 투과부가 된다. 한편, 다계조 마스크는, 통상의 포토마스크가 투과부와 차광부만을 가지는 것에 대하여, 그것에 더하여 중간 투과 부분이 형성되어 있는 것에 특징이 있다. 이 중간 투과 부분의 형성 방법은 하프톤(half-tone) 노광 기술과 그레이톤(gray-tone) 노광 기술로 분류된다.
그레이톤 노광 기술은 투과 부분에 해상도 이하의 슬릿을 형성하고, 그 슬릿에 의해 광의 일부를 차단함으로써, 중간 투과를 실현한다. 한편, 하프톤 노광 기술은 중간 투과부에 중간 투과막을 형성함으로써 실현된다. 이러한 다계조 마스크로 노광된 포토레지스트에는 노광 부분, 반(半)노광 부분, 미(未)노광 부분이 각각 형성된다. 반노광 부분의 포토레지스트를 현상하면 그의 두께는 노광 부분과 미노광 부분의 포토레지스트의 중간이 된다.
또한, 포토레지스트에는 포지티브형과 네거티브형이 있다. 포지티브형의 포토레지스트라면, 현상시에 노광 부분의 포토레지스트는 제거되고, 미노광 부분의 포토레지스트가 남는다. 네거티브형의 포토레지스트라면, 반대로 노광 부분의 포 토레지스트가 남고, 미노광 부분의 포토레지스트가 제거된다. 해상도의 점에서는 포지티브형이 바람직하지만, 네거티브형이어도 패턴을 형성할 수 있다는 것은 말할 필요도 없다. 본 발명의 실시형태는 포지티브형 포토레지스트로 설명한다.
제1 다계조 마스크(201)는 차광부(201a)와 반투과부(201b)를 가지고, 현상되는 포토레지스트(103)는 2단계의 다른 두께를 가진다. 제1 도전층을 남기는 개소는 포토레지스트(103a)와 같이 두껍게 되도록 설계한다. 한편, 투명 도전층(101)을 단층으로서 사용하는 개소는 포토레지스트(103b)와 같이 얇게 되도록 한다. 여기서는, 후에 게이트 전극, 보유 용량의 하부 전극, 단자 접속부의 배선이 되는 개소에는 두꺼운 포토레지스트(103a)를 형성하고, 화소 전극 및 단자 접속부의 콘택트 홀이 되는 개소에는 얇은 포토레지스트(103b)를 형성한다.
이 포토레지스트(103a, 103b)를 레지스트 마스크로 하여, 제1 도전층을 에칭한다. 에칭 방법에는, 기상(氣相) 중에서 행하는 건식 에칭법과, 액상(液相) 중에서 행하는 습식 에칭법이 있지만, 이 경우 어느 쪽을 사용해도 좋다.
다음에, 포토레지스트(103)에 애싱(ashing)(회화(灰化)) 처리를 한다. 즉, 도 1(C)과 같이, 두껍게 형성한 포토레지스트(103a)는, 그 영역을 덮은 채로 표면으로부터 애싱되어, 포토레지스트(104)로서 잔존한다. 한편, 얇게 형성한 포토레지스트(103b)는 이 처리에 의해 완전히 제거되어, 그 아래의 금속층(102)이 노출된다. 이와 같이 다계조 마스크로 형성한 포토레지스트(103)를 사용함으로써, 추가의 포토마스크를 사용하지 않고, 포토레지스트(104)를 형성할 수 있다.
도 2(A)에서, 포토레지스트(104)를 레지스트 마스크로 하여 에칭을 행하여, 노출되어 있는 금속층(102)을 제거한다. 그 결과, 화소부에서는 투명 도전층(101)의 단층으로 이루어지는 화소 전극(105)이 형성되고, 단자 접속부에서 콘택트 홀(106)이 형성된다. 또한, 포토레지스트(104)가 형성되어 있는 제1 도전층도 그의 단부가 에칭된다. 이것은 포토레지스트(104)가 애싱 처리에 의해 포토레지스트(103a)보다도 접지 면적이 작게 되어, 제1 도전층의 단부가 노출하여 있기 때문이다. 따라서, 포토레지스트(104)로부터 튀어나온 금속층(102)도 동시에 에칭된다. 이것에 의해 투명 도전층(101)보다 금속층(102)의 폭이 좁게 되는 계단 형상이 형성되어, 후에 형성되는 절연막의 피복성이 향상된다.
투명 도전층(101)을 남기고, 금속층(102)만을 습식 에칭으로 제거하는 경우에는, 투명 도전층과 금속층에서 선택비가 높은 에칭 용액을 사용한다. 금속층(102)으로서, 첫번째 층을 몰리브덴(Mo), 두번째 층을 알루미늄(Al), 세번째 층을 몰리브덴(Mo)의 적층, 또는, 첫번째 층을 몰리브덴(Mo), 두번째 층을 네오디뮴(Nd)을 미량으로 함유하는 알루미늄(Al), 세번째 층을 몰리브덴(Mo)의 적층 등을 사용하는 경우에는, 예를 들어, 인산, 질산, 초산 및 물로 이루어지는 혼합산에 의해 행할 수도 있다. 또한, 이 혼합산을 사용하면, 균일하게 양호한 순테이퍼 형상을 부여할 수 있다. 이와 같이 습식 에칭은, 테이퍼 형상에 의한 피복성 향상에 더하여, 에칭액에 의한 에칭, 순수(純水)에 의한 린스(rinse), 건조라고 하는 간단한 공정이면서도 스루풋이 높기 때문에, 상기 금속층의 에칭에 사용하는 것이 적합하다.
도 2(B)에서, 사용한 포토레지스트를 박리 제거한다. 이상의 공정에 의해 투명 도전층 단층으로 이루어지는 화소 전극(105), 콘택트 홀(106), 그리고 제1 도전층으로 이루어지는 게이트 전극(107)과 보유 용량부(11)의 하부 전극(108), 단자 접속부(12)의 배선이 형성된다. 또한, 도면에는 없지만, 동시에 주사선도 형성된다. 이상이 제1 다계조 마스크(201)에 의한 포토리소그래피 공정이다.
다음에, 도 2(C)와 같이, 게이트 절연막(109), I형 반도체층(110) 및 일 도전성을 부여하는 불순물 원소를 가지는 반도체막, 특히, n+형 반도체층(111)을 성막한다. 게이트 절연막(109)은, 예를 들어, 질화규소막이나 산화질화규소막, 또는 이들의 적층에 의해 이루어진다. I형 반도체층(110)은 도전성을 부여하는 불순물을 도핑하지 않는 논도핑(non-doping)의 비정질 반도체층이고, n+형 반도체층(111)은 5가(價) 원소, 예를 들어, 인(P)이나 비소(As)를 첨가하여 n형의 도전성을 부여한 비정질 반도체층이다. 이것들은 공지의 CVD법에 의해 형성한다.
또한, TFT의 특성을 안정시키기 위해서는 게이트 절연막(109)과 I형 반도체층(110)과의 계면을 제어할 필요가 있다. 또한, I형 반도체층(110)과 n+형 반도체층(111)의 계면도 양호한 오믹 콘택트(ohmic contact)할 필요가 있다. 따라서, 멀티체임버형의 CVD 장치를 사용하여, 진공 상태를 파괴하지 않고 게이트 절연막(109) 내지 n+형 반도체층(111)을 연속하여 성막하는 것이 바람직하다. 또한, 게이트 절연막(109)이 적층 구조인 경우, I형 반도체층(110)에 가까운 게이트 절연막으로부터는 대기에 개방하지 않고 연속 성막하면 좋다.
다음에, 도 2(D)와 같이, 차광부(202a)와 반투과부(202b)를 가지는 제2 다계조 마스크(202)를 사용하여, 다른 두께를 가지는 포토레지스트(112)를 형성한다. 즉, 상기 I형 반도체층(110) 및 n+형 반도체층(111)을 남기는 개소에는 두꺼운 포토레지스트(112a)를 형성하고, 이들 층을 제거하여 게이트 절연막(109)만을 남기는 개소에는 얇은 포토레지스트(112b)를 형성한다.
포토레지스트(112)를 레지스트 마스크로 하여, 건식 에칭을 행한다. 그 결과, 도 3(A)과 같이, 포토레지스트(112)로 덮지 않은 개소의 투명 도전층(101)은 노출되고, 콘택트 홀(113a, 113b)이 형성된다. 이 콘택트 홀(113a)은 화소 TFT와 화소 전극(105)을 접속하는 역할을, 콘택트 홀(113b)은 화소 전극(105)과 후에 형성하는 보유 용량의 상부 전극(120)을 접속하는 역할을 가진다.
다음에, 포토레지스트(112)로부터 애싱 처리에 의해 포토레지스트(114)를 형성한다. 이와 같이 다계조 마스크를 사용함으로써, 추가의 포토마스크를 사용하지 않고, 포토레지스트(114)를 형성할 수 있다. 이 포토레지스트(114)를 레지스트 마스크로 하여, I형 반도체층(110) 및 n+형 반도체층(111)을 가공한다. 이 가공은, CF4 및 O2 또는 SF6 및 O2 가스를 사용한 RIE 모드의 건식 에칭법으로 행할 수 있다.
도 3(B)에서, 포토레지스트(114)를 박리 제거하고, I형 반도체층(110) 및 n+형 반도체층(111)의 섬(island)(115)을 형성한다. 주사선 위에 반도체층을 남긴 경우, 디바이스의 구조상, 광에 의한 전류 리크나 라인 간의 단락(短絡)으로 이어 질 가능성이 있으므로, 디바이스의 신뢰성 및 산업상의 이용 가능성을 감안하여, 여분의 반도체층은 제거해 두는 것이 바람직하다.
이상이 제2 다계조 마스크(202)에 의한 포토리소그래피 공정이 된다.
다음에, 제2 도전층(116)을 스퍼터링법으로 형성하고, 제３ 포토마스크(도시하지 않음)를 사용하여 포토레지스트(117)를 형성한 것이 도 3(C)이다. 이 포토레지스트(117)를 레지스트 마스크로 하여 제2 도전층(116)을 습식 에칭한 것이 도 4(A)가 된다. 가공된 제2 도전층(116)은 소스 전극(118), 드레인 전극(119), 보유 용량부의 상부 전극(120)을 형성한다. 도면에는 없지만, 이때 신호선도 동시에 형성된다. 또한, 제2 도전층(116)의 재료는 금속층(102)과 마찬가지로 주로 전극 또는 배선이 되는 것으로 알루미늄 등의 저저항 금속 재료가 바람직하고, 첫번째 층을 몰리브덴(Mo), 두번째 층을 알루미늄(Al), 세번째 층을 몰리브덴(Mo)의 적층, 또는, 첫번째 층을 티탄(Ti), 두번째 층을 알루미늄(Al), 세번째 층을 티탄(Ti)의 적층, 또는, 첫번째 층을 몰리브덴(Mo), 두번째 층을 네오디뮴(Nd)을 미량으로 함유하는 알루미늄(Al), 세번째 층을 몰리브덴(Mo)의 적층 등과 같이, 고융점 금속을 배리어층으로서 사용하고, 알루미늄을 끼운 적층 구조로 하여도 좋다.
또한, 포토레지스트(117)를 마스크로 하여, n+형 반도체층(111)을 건식 에칭하여 분리한다. 분리된 n+형 반도체층은 각각 소스 영역(121) 및 드레인 영역(122)을 형성한다.
이 상태로부터, 소스 전극(118) 및 드레인 전극(119)의 습식 에칭을 행하면, 도 4(A)에 나타내는 바와 같이, 소스 전극(118) 및 드레인 전극(119)의 단부가 소스 영역(121) 및 드레인 영역(122)의 단부보다 후퇴하는 스텝 형상이 된다. 이것에 의해 포토마스크 수를 늘리지 않고 후술하는 보호 절연막(123)의 피복성을 향상시키거나, 게이트 전극(107)과 소스 전극(118) 및 드레인 전극(119)과의 사이에 발생하는 불필요한 기생 용량을 저감시키거나 하는 효과가 얻어질 수 있다. 또한, 건식 에칭에 의해 비(非)스텝 형상으로 형성하는 것도 가능하다.
사용한 포토레지스트(117)를 박리 제거한 후, 도 4(B)와 같이, 보호 절연막(123)을 성막한다. 보호 절연막(123)은, 예를 들어, 질화규소막이나 산화질화규소막, 또는 이들의 적층에 의해 이루어진다. 그 후, 제4 포토마스크(도시하지 않음)를 사용하여 포토레지스트(124)를 형성한다. 이 포토레지스트(124)를 레지스트 마스크로 하여 보호 절연막(123)과 게이트 절연막(109)의 에칭을 행한다. 도 4(C)와 같이, 보호 절연막(123) 및 게이트 절연막(109)을 제거하여, 화소 전극(105)을 노출시킨 개구 영역(125)과 FPC와의 콘택트 홀(126)을 형성한다. 개구 영역(125)에는 후에 형성하는 배향막(도시하지 않음)을 제외하면 광을 감쇠시키는 층이 존재하지 않기 때문에, 광투과율이 향상되어, 높은 휘도를 달성할 수 있다.
도 5(A)에, 대향 기판이 부착된 후의 기판에 직교하여 전압을 인가하는 종(縱)전계 방식의 액정 패널의 단면도를 나타낸다. 또한, 도 1∼도 4와 공통의 부호는 그대로 사용한다. 투명한 대향 기판(500)과 TFT가 형성된 기판(100)은 서로 마주 보도록 배치한다. 대향 기판(500) 위에는 화소 TFT나 배선을 차광하기 위해 블랙 매트릭스(501)를 형성하고, 인접하는 화소를 분리하여 광의 간섭이나 외부로 부터의 광의 반사를 방지한다. 블랙 매트릭스(501)는 금속막 또는 검은색 수지막으로 이루어지지만, 검은색 수지막이 소망의 전계 분포에 악영향을 주지 않기 때문에 보다 바람직하다. 컬러 필터(502)는 블랙 매트릭스(501)에 의해 분리된 영역에 적, 청, 녹으로 나누어 형성한다.
또한, 투명 도전층으로 이루어지는 대향 전극(504)을 형성하고, 화소 전극(105)과의 사이에 전계가 형성될 수 있도록 한다. 기판 간격을 유지하기 위하여 스페이서(505)를 형성한다. 대향 기판(500)과 TFT가 형성된 기판(100) 사이에는 액정(510)이 끼워지고, 시일(seal)재(506)는 기판의 주변을 둘러싸고 한 쌍의 기판을 접착하고, 그것에 의해 기판들 사이에 액정(510)이 봉입된다. 또한, 각각의 기판의 액정에 접하는 면에는 배향막(도시하지 않음)이 형성되어 있다. 여기서, 대향 전극(504)과 화소 전극(105)의 간격을 일정하게 하기 위해 컬러 필터(502)와 대향 전극(504) 사이에 유기 수지로 된 평탄화막(503)을 형성함으로써, 전극의 요철에 기인하는 불균일한 전계가 생기는 것을 방지할 수 있다.
TFT가 형성된 기판(100)의 단부에는 외부 회로에의 단자 접속부가 형성되어 있다. 화소 TFT에 접속하여 있는 단자 접속부에의 배선(127)은 제1 도전층으로 형성할 수 있다. 또한, 이 배선(127)에 형성한 콘택트 홀(126)에 도전성 입자(507)를 함유하는 수지 접착제(508)를 충전하여, 외부 회로에 접속되어 있는 FPC(509)와 전기적 접속을 행한다. 또한, 배선(127)은 도 5(B)에 나타내는 바와 같이 제2 도전층을 사용하는 배선(128)으로서 형성하는 것도 가능하다. 어느 경우에도, 마찬가지로 4장의 포토마스크로 제조할 수 있다.
이와 같이, 본 발명을 사용함으로써 4매 포토마스크 프로세스로 외부 회로에의 단자 접속부도 포함한 액티브 매트릭스 기판을 형성하는 것이 가능하게 된다. 또한, 본 실시형태에서는 4매 포토마스크 프로세스를 사용하여 도 5의 액정 표시장치를 제조하는 예를 나타냈지만, 도 4(C)의 화소 전극(105) 위에 발광층, 대향 전극을 적층한 EL 표시장치의 제조방법에도 적용할 수 있다.
[실시형태 2]
다음에, 도 6 및 도 7에서, 본 발명의 3매 포토마스크 프로세스를 설명한다. 본 프로세스에서 소스 전극 및 드레인 전극의 형성까지는, 실시형태 1의 도 1(A) 내지 도 4(A)에서 설명한 4매 포토마스크 프로세스와 마찬가지이므로 생략한다.
도 6(A)에서, 질화규소막 등으로 이루어지는 보호 절연막(123)을 기판 전면에 CVD법으로 형성한다. 그 후, 후면 노광법(배면 노광법)을 사용하여, 기판 후면으로부터 노광 공정을 행함으로써, 제1 및 제2 도전층이 존재하는 부분 위에 포토레지스트(601)를 형성한다. 여기서, 투명 도전막이 단층으로 형성되고, 또한, 제2 도전층으로 이루어지는 전극으로 덮이지 않은 개소는 광이 투과하기 때문에, 포토레지스트가 형성되지 않는 것이 중요하다.
도 6(B)에서, 상술한 후면 노광에 의해 형성한 포토레지스트(601)에 열처리를 가하여, 리플로우(Re-Flow) 처리시키는 것에 의해, 포토레지스트의 단부를 거리 △W 만큼 약간 넓힌 포토레지스트(602)를 형성한다.
여기서, 리플로우 처리란, 포토레지스트를 가열 또는 유기 용매의 증기에 노출시킴으로써, 그의 형상을 변화시키는 수법이다. 도 7에, 리플로우 처리에서의 화소 TFT부의 포토레지스트 형상 변화의 평면도를 나타낸다. 리플로우 처리를 행하면, 포토레지스트에 유동성이 생겨, 도 7(A)의 점선부(701)에 있는 포토레지스트가, 도 7(B)의 점선부(702)까지 외측으로 퍼진다. 이 퍼짐은 포토레지스트의 하면의 형상을 반영하지만, 유기 용매의 종류, 유기 용매의 증기의 온도, 유기 용매의 증기에 노출되는 시간, TFT 기판의 온도 등에 의해 정밀하게 제어된다.
도 6(C)에서, 리플로우 처리한 포토레지스트(602)를 레지스트 마스크로 하여, 게이트 절연막(109) 및 보호 절연막(123)을 가공한다. 이것에 의해, 투명 도전층으로 이루어지는 화소 전극(105)이 노출하여, 개구 영역(603)이 형성된다. 또한, 소스 전극 및 드레인 전극의 단부나 배선의 단부가 완전히 보호 절연막(123)으로 덮임으로써, 소자의 신뢰성이 향상된다. 이와 같이 후면 노광과 리플로우 기술을 사용함으로써, 포토마스크를 1장 절약하는 것이 가능하게 되어, 4번째의 포토리소그래피 공정의 일부를 생략할 수 있다.
또한, 이 실시형태를 사용한 경우에도, 실시형태 1과 같이, 외부 단자에의 단자 접속부를 형성할 수 있다는 것은 말할 필요도 없다.
이와 같이, 본 발명을 사용함으로써 3매 포토마스크 프로세스로 외부 회로에의 단자 접속부도 포함한 액티브 매트릭스 기판을 형성하는 것이 가능하게 된다. 또한, 본 실시형태에서는, 실시형태 1과 동일한 재료를 사용할 수 있다.
[실시형태 3]
본 발명을 사용한 탑 게이트형 TFT의 3매 포토마스크 프로세스에 대하여 설명한다. 도 12는 실시형태 3에 관한 액정표시장치의 TFT 기판의 평면도이다. 주 사선(1201)과 신호선(1202)으로 구획된 영역이 하나의 화소 영역이 된다. 화소 왼쪽 하부에는 화소의 스위칭 소자인 TFT(1203)가 있다. TFT의 온/오프 신호는 주사선(1201)으로부터 입력되고, 화상 신호는 신호선(1202)으로부터 입력된다. TFT와 화소 전극(811)은 전기적으로 접속되어 있고, 신호선으로부터 입력되는 화상 신호는 TFT가 온이면 TFT를 통하여 화소 전극(811)에 전달된다. 화소 오른쪽 상부에는 보유 용량(1204)이 형성된다. 보유 용량(1204)은 화소 전극(811)에 입력된 화상 신호를 다음의 신호가 입력될 때까지 보유하는 역할을 가진다. 도 12에서 점선 A-B로 나타낸 개소가 도 8 또는 도 9의 단면도에 상당한다. 기판(803)은 기판 단부에서 FPC(Flexible Printed Circuit)와 전기적으로 접속하는 단자 접속부(1205)를 가진다. 점선 C-D로 나타낸 개소가 도 8 또는 도 9의 단자 접속부의 단면도에 상당한다.
먼저, 실시형태 1의 도 1(A) 또는 도 2(B)와 마찬가지로, 다계조 노광 기술을 사용하여 투명 도전층(804) 및 금속층(805), 금속층(806) 및 금속층(807)을 가공한다. 다음에, 그 위에 일 도전성을 부여하는 불순물 원소를 가지는 반도체막, 특히 n+형 반도체층(808)을 형성한다. 또한, 후면 노광 기술을 사용하여, 가공된 금속층(805), 금속층(806) 및 금속층(807)의 상부에만 포토레지스트(809)를 남기고, 화소 TFT부(800), 보유 용량부(801), 단자 접속부(802)를 각각 형성한다(도 8(A)). 이 포토레지스트를 리플로우 처리한 후에 에칭을 행하여, n+형 반도체층(808)을 소스 영역과 드레인 영역으로 분리한다(도 8(B)).
또한, 전면(全面)에 I형 반도체층(812)을 형성한 후, 통상의 포토마스크를 사용하여 화소 TFT부에만 포토레지스트(813)를 형성하고, n+형 반도체층(808)과 I형 반도체층(812)을 가공하여, 도 8(C)과 같은 형상을 얻는다. 이 공정에서, n+형 반도체층(808) 및 I형 반도체층(812)은 섬 형상으로 가공된다. 즉, TFT부 이외의 n+형 반도체층(808) 및 I형 반도체층(812)은 제거한다. 신호선 및 주사선 위에 반도체층을 남긴 경우, 디바이스의 구조상, 광에 의한 전류 리크나 라인 간의 단락으로 이어질 가능성이 있으므로, 디바이스의 신뢰성 및 산업상의 이용 가능성을 감안하여, 이 n+형 반도체층(808) 및 I형 반도체층(812)은 제거해 두는 것이 바람직하다.
그 후, 게이트 절연막(814) 및 도전층(815)을 형성한다. 또한, 다계조 노광 기술을 이용하여, 2단계의 높이가 다른 두께를 가지는 포토레지스트(816)를 형성한다. 도 9(A)에는, 두꺼운 포토레지스트를 부호 816a, 얇은 포토레지스트를 부호 816b로 표기했다. 다음에, 도 9(B)와 같이 애싱 처리를 행하여, 화소 TFT부(800) 및 보유 용량부(801)에는 레지스트(817)을 잔류시키고, 단자 접속부(802)의 포토레지스트는 이 과정에서 완전히 제거한다.
그 후, 레지스트(817)를 사용하여 도전층(815)을 에칭하여, 게이트 전극(819)을 형성한다. 그리고, 보호 절연막(818)을 전면에 형성하고, 포토레지스트를 후면 노광법에 의해 형성하고, 리플로우 처리 후에 에칭함으로써 개구 영역을 형성한다(도 9(C)). 여기까지의 공정에 의해 완성한 탑 게이트형 TFT 기판의 상면 도가 도 12이다. 또한, 본 실시형태에서는, 실시형태 1과 동일한 재료를 사용할 수 있다.
[실시형태 4]
실시형태 1에서는, 비정질 반도체층을 사용한 TFT를 나타냈지만, 본 실시형태에서는, 미(微)결정 반도체층을 사용한 TFT의 예를 나타낸다. 도 10에 그의 단면도를 나타낸다. 본 실시형태에서는, 실시형태 1에서의 I형 반도체층(110)을, 미결정 반도체층(110a)과 비정질 반도체층(110b)의 적층으로 한다. 또한, 여기서 말하는 형태는 실시형태 1 내지 실시형태 3 중 어느 것에 있어서도 적용이 가능하다.
미결정 반도체층(110a)은 채널로서 기능한다. 미결정 반도체층(110a)은 주파수가 수십 MHz∼수백 MHz인 고주파 플라즈마 CVD법, 또는 주파수가 1 GHz 이상인 마이크로파 플라즈마 CVD 장치에 의해 형성할 수 있다. 대표적으로는, SiH4, Si2H6 등의 수소화 규소를 수소로 희석하여 형성한다. 또한, 수소화 규소 및 수소에 더하여, 헬륨, 아르곤, 크립톤, 네온으로부터 선택된 1종 또는 다수 종의 희가스 원소로 희석하여 미결정 반도체막을 형성할 수 있다. 이때의 수소화 규소에 대하여 수소의 유량비를 5배 이상 200배 이하, 바람직하게는 50배 이상 150배 이하, 더 바람직하게는 100배로 한다. 또한, 수소화 규소 대신에, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용할 수 있다. 또한, 비정질 반도체층(110b)은 실시형태 1에서 나타낸 I형 반도체층(110)을 사용하면 좋고, TFT의 오프 전류 저감, 미결정 반도체층(110a)의 산화 방지, 및 소스 영역 또는 드레인 영역 형성 시 등, 버퍼층으로서 기능한다.
또한, 실시형태 1에서의 n+형 반도체층(111) 대신에 n+형의 미결정 반도체층(도시하지 않음)을 사용하는 것도 가능하다. 채널과 소스 전극 또는 드레인 전극과의 사이의 기생 저항을 낮게 억제하는 것이 가능하기 때문에, 온 전류의 향상을 실현할 수 있다.
[실시형태 5]
본 발명의 반도체장치 및 전자기기로서, 텔레비전, 비디오 카메라, 디지털 카메라, 고글형 디스플레이(헤드 장착형 디스플레이), 내비게이션 시스템, 음향 재생장치(카 오디오, 오디오 컴포넌트 등), 노트북형 퍼스널 컴퓨터, 게임기기, 휴대형 정보 단말기(모바일 컴퓨터, 휴대 전화기, 휴대형 게임기 또는 전자 서적 등), 기록 매체를 구비한 화상 재생장치(구체적으로는, Digital Versatile Disc(DVD) 등의 기록 매체를 재생하고, 그의 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다. 이들 전자기기의 구체적인 예를 도 13 및 도 14에 나타낸다.
도 13(A)는 디지털 카메라로서, 본체(2000), 표시부(2001), 촬상부, 조작 키(2002), 셔터 버튼(2003) 등을 포함한다. 또한, 도 13(A)는 표시부(2001)측에서의 도면이고, 촬상부는 도시하지 않았다. 본 발명에 의해, 보다 저렴한 표시부를 가지고, 또한, 신뢰성이 높은 디지털 카메라를 실현할 수 있다.
도 13(B)는 노트북형 퍼스널 컴퓨터로서, 본체(2004), 케이스(2005), 표시부(2006), 키보드(2007), 외부 접속 포트(2008), 포인팅 디바이스(2009) 등을 포함 한다. 본 발명에 의해, 보다 저렴한 표시부를 가지고, 또한, 신뢰성이 높은 노트북형 퍼스널 컴퓨터를 실현할 수 있다.
도 13(C)는 기록 매체를 구비한 휴대형 화상 재생장치(구체적으로는 DVD 재생장치 등)로서, 본체(2010), 케이스(2011), 표시부 A(2012), 표시부 B(2013), 기록 매체(DVD 등) 판독부(2014), 조작 키(2015), 스피커부(2016) 등을 포함한다. 표시부 A(2012)는 주로 화상 정보를 표시하고, 표시부 B(2013)는 주로 문자 정보를 표시한다. 또한, 기록 매체를 구비한 화상 재생장치에는 가정용 게임기기 등도 포함된다. 본 발명에 의해, 보다 저렴한 표시부를 가지고, 또한, 신뢰성이 높은 화상 재생장치를 실현할 수 있다.
또한, 도 13(D)는 표시장치이며, 케이스(2017), 지지대(2018), 표시부(2019), 스피커(2020), 비디오 입력 단자(2021) 등을 포함한다. 이 표시장치는, 상술한 실시형태에서 설명한 제조방법에 의해 형성한 TFT를 그의 표시부(2019) 및 구동회로에 사용함으로써 제조된다. 또한, 표시장치에는 액정 표시장치, 발광장치 등이 있고, 구체적으로는 컴퓨터용, 텔레비전 수신용, 광고 표시용 등의 모든 정보 표시용 표시장치가 포함된다. 본 발명에 의해, 보다 저렴한 표시부를 가지고, 또한, 신뢰성이 높은 표시장치, 특히 22 인치∼50 인치의 대화면을 가지는 대형 표시장치를 실현할 수 있다.
또한, 도 14에 나타내는 휴대 전화기(3000)는, 조작 스위치류(3004), 마이크로폰(3005) 등을 구비한 본체 A(3001)와, 표시 패널 A(3008), 표시 패널 B(3009), 스피커(3006) 등을 구비한 본체 B(3002)가 경첩(3010)에 의해 개폐 가능하게 연결 되어 있다. 표시 패널 A(3008)와 표시 패널 B(3009)는 회로 기판(3007)과 함께 본체 B(3002)의 케이스(3003) 내에 수납된다. 표시 패널 A(3008) 및 표시 패널 B(3009)의 화소부는 케이스(3003)에 형성된 개구창으로부터 시인(視認)할 수 있도록 배치된다.
표시 패널 A(3008)와 표시 패널 B(3009)는 그 휴대 전화기(3000)의 기능에 따라 화소수 등의 사양을 적절히 설정할 수 있다. 예를 들어, 표시 패널 A(3008)를 주 화면으로 하고, 표시 패널 B(3009)를 부 화면으로 하여 조합시킬 수 있다.
본 발명에 의해, 보다 저렴한 표시부를 가지고, 또한, 신뢰성이 높은 휴대 정보 단말기를 실현할 수 있다.
본 실시형태에 관한 휴대 전화기(3000)는, 그의 기능이나 용도에 따라 다양한 양태로 변용할 수 있다. 예를 들어, 경첩(3010)의 부위에 촬상 소자를 조립하여, 카메라가 내장된 휴대 전화기로 하여도 좋다. 또한, 조작 스위치류(3004), 표시 패널 A(3008), 표시 패널 B(3009)를 하나의 케이스 내에 넣은 구성으로 하여도, 상기한 작용 효과를 얻을 수 있다. 또한, 표시부를 다수개 구비한 정보 표시 단말기에 본 실시형태의 구성을 적용하여도, 동일한 효과를 얻을 수 있다.
이상과 같이, 본 발명을 실시하는 실시형태 1 내지 4 중 어느 하나의 제조방법을 사용하여, 다양한 전자기기를 완성시킬 수 있다.
도 1은 실시형태 1에 관한 TFT 기판의 제조방법을 설명하는 단면도.
도 2는 실시형태 1에 관한 TFT 기판의 제조방법을 설명하는 단면도.
도 3은 실시형태 1에 관한 TFT 기판의 제조방법을 설명하는 단면도.
도 4는 실시형태 1에 관한 TFT 기판의 제조방법을 설명하는 단면도.
도 5는 실시형태 1에 관한 액정 패널을 설명하는 단면도.
도 6은 실시형태 2에 관한 TFT 기판의 제조방법을 설명하는 단면도.
도 7은 리플로우 처리에서의 포토레지스트 형상 변화의 평면도.
도 8은 실시형태 3에 관한 TFT 기판의 제조방법을 설명하는 단면도.
도 9는 실시형태 3에 관한 TFT 기판의 제조방법을 설명하는 단면도.
도 10은 실시형태 4에 관한 액정 패널을 설명하는 단면도.
도 11은 실시형태 1에 관한 TFT 기판을 나타내는 평면도.
도 12는 실시형태 3에 관한 TFT 기판을 나타내는 평면도.
도 13은 실시형태 5에 관한 전자기기의 예를 나타내는 도면.
도 14는 실시형태 5에 관한 전자기기의 예를 나타내는 도면.

Claims (9)

  1. 삭제
  2. 반도체장치를 제조하는 방법으로서,
    절연 기판 위에, 투명 도전층과 금속층의 적층으로 이루어지는 제1 도전층을 형성하고;
    제1 다계조 마스크를 사용하여 제1 레지스트를 형성하고;
    상기 제1 레지스트를 사용하여 상기 투명 도전층 및 상기 금속층을 에칭하여, 게이트 전극, 및 화소 전극이 되는 화소 영역을 형성하고;
    상기 게이트 전극 위에 상기 제1 레지스트의 일부를 잔존시키도록 상기 제1 레지스트를 애싱하고;
    잔존시킨 상기 제1 레지스트를 사용하여 상기 화소 영역 위의 상기 금속층을 에칭하여, 상기 투명 도전층으로 형성되는 상기 화소 전극을 형성하고;
    상기 절연 기판 위에 게이트 절연막을 형성하고;
    상기 게이트 절연막 위에 반도체층을 형성하고;
    상기 반도체층 위에, 일 도전형을 부여하는 불순물 원소를 가지는 반도체층을 형성하고;
    제2 다계조 마스크를 사용하여 제2 레지스트를 형성하고;
    상기 제2 레지스트를 사용하여 상기 화소 전극 위의 상기 게이트 절연막, 상기 반도체층, 및 일 도전형을 부여하는 상기 불순물 원소를 가지는 상기 반도체층을 에칭하여, 콘택트 홀을 형성하고;
    상기 게이트 전극 위에 상기 제2 레지스트의 일부를 잔존시키도록 상기 제2 레지스트를 애싱하고;
    잔존시킨 상기 제2 레지스트를 사용하여, 상기 반도체층 및 일 도전형을 부여하는 상기 불순물 원소를 가지는 상기 반도체층을 에칭하여, 상기 게이트 전극과 겹치는 섬 형상의 반도체층 및 일 도전형을 부여하는 상기 불순물 원소를 가지는 섬 형상의 반도체층을 형성하고;
    상기 절연 기판 위에 제2 도전층을 형성하고;
    제３ 마스크를 사용하여 제３ 레지스트를 형성하고;
    상기 제３ 레지스트를 사용하여 상기 제2 도전층을 에칭하여 소스 전극 및 드레인 전극을 형성하고, 또한 일 도전형을 부여하는 상기 불순물 원소를 가지는 상기 섬 형상의 반도체층을 에칭하여 소스 영역 및 드레인 영역을 형성하고;
    상기 절연 기판 위에 보호막을 형성하고;
    후면 노광법에 의해 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극 위에 제４ 레지스트를 형성하고, 상기 제４ 레지스트를 리플로우 처리함으로써 상기 제４ 레지스트의 형상을 상기 소스 전극 및 상기 드레인 전극의 단부들을 덮는 형상으로 변화시키고;
    상기 화소 전극 위의 상기 게이트 절연막 및 상기 보호막을 에칭하는 것을 포함하는, 반도체장치 제조방법.
  3. 제 2 항에 있어서, 상기 화소 전극에 접속되는 보유 용량이 포함되고, 상기 보유 용량의 상부 전극은 상기 소스 전극 및 상기 드레인 전극의 재료와 동일한 재료로 형성되고, 상기 보유 용량의 하부 전극은 상기 게이트 전극의 재료와 동일한 재료로 형성되는, 반도체장치 제조방법.
  4. 제 2 항에 있어서, 상기 제４ 레지스트는 상기 보호막 상에 형성되는, 반도체장치 제조방법.
  5. 반도체장치를 제조하는 방법으로서,
    절연 기판 위에, 투명 도전층 및 금속층의 적층으로 이루어지는 제1 도전층을 형성하고;
    제1 다계조 마스크를 사용하여 제1 레지스트를 형성하고;
    상기 제1 레지스트를 사용하여 상기 투명 도전층 및 상기 금속층을 에칭하여, 소스 전극, 드레인 전극, 및 화소 전극이 되는 화소 영역을 형성하고;
    상기 소스 전극 및 상기 드레인 전극 위에 상기 제1 레지스트의 일부를 잔존시키도록 상기 제1 레지스트를 애싱하고;
    잔존시킨 상기 제1 레지스트를 사용하여 상기 화소 영역 위의 상기 금속층을 에칭하여, 상기 투명 도전층으로 형성되는 상기 화소 전극을 형성하고;
    상기 절연 기판 위에, 일 도전형을 부여하는 불순물 원소를 가지는 반도체층을 형성하고;
    후면 노광법에 의해 상기 소스 전극 및 상기 드레인 전극 위에 제2 레지스트를 형성하고, 상기 제2 레지스트를 리플로우 처리함으로써 상기 제2 레지스트의 형상을 상기 소스 전극 및 상기 드레인 전극의 단부들을 덮는 형상으로 변화시키고;
    상기 제2 레지스트를 사용하여, 일 도전형을 부여하는 상기 불순물 원소를 가지는 상기 반도체층을 에칭하고;
    상기 절연 기판 위에 반도체층을 형성하고;
    제2 마스크를 사용하여 제３ 레지스트를 형성하고;
    상기 제３ 레지스트를 사용하여, 일 도전형을 부여하는 상기 불순물 원소를 가지는 상기 반도체층 및 상기 반도체층을 상기 소스 전극과 상기 드레인 전극 사이 및 상기 소스 전극 및 상기 드레인 전극 위에 존재하도록 에칭하고;
    상기 절연 기판 위에 게이트 절연막 및 도전막을 형성하고;
    제３ 다계조 마스크를 사용하여 제４ 레지스트를 형성하고;
    상기 제４ 레지스트를 사용하여 상기 게이트 절연막 및 상기 도전막을 에칭하여, 섬 형상의 도전막을 형성하고;
    상기 반도체층 위에 상기 제4 레지스트의 일부를 잔존시키도록 상기 제４ 레지스트를 애싱하고;
    잔존시킨 상기 제４ 레지스트를 사용하여 상기 섬 형상의 도전막을 에칭하여, 게이트 전극을 형성하고;
    상기 절연 기판 위에 보호막을 형성하고;
    후면 노광법에 의해, 상기 게이트 전극, 상기 소스 전극, 및 상기 드레인 전극 위에 제5 레지스트를 형성하고;
    상기 제5 레지스트를 리플로우 처리함으로써, 상기 제5 레지스트의 형상을 상기 게이트 절연막을 덮는 형상으로 변화시키고;
    상기 제5 레지스트를 사용하여 상기 화소 전극 위의 상기 보호막을 에칭하는 것을 포함하는, 반도체장치 제조방법.
  6. 반도체장치를 제조하는 방법으로서,
    절연 기판 위에, 투명 도전층 및 금속층의 적층으로 이루어지는 제1 도전층을 형성하고;
    제1 다계조 마스크를 사용하여 제1 레지스트를 형성하고;
    상기 제1 레지스트를 사용하여 상기 투명 도전층 및 상기 금속층을 에칭하여, 소스 전극, 드레인 전극, 화소 전극이 되는 화소 영역, 및 단자 접속부를 형성하고;
    상기 소스 전극 및 상기 드레인 전극 위에 상기 제1 레지스트의 일부를 잔존시키도록 상기 제1 레지스트를 애싱하고;
    잔존시킨 상기 제1 레지스트를 사용하여 상기 화소 영역 위의 상기 금속층을 에칭하여, 상기 투명 도전층으로 형성되는 상기 화소 전극을 형성하고;
    상기 절연 기판 위에, 일 도전형을 부여하는 불순물 원소를 가지는 반도체층을 형성하고;
    후면 노광법에 의해 상기 소스 전극 및 상기 드레인 전극 위에 제2 레지스트를 형성하고, 상기 제2 레지스트를 리플로우 처리함으로써 상기 제2 레지스트의 형상을 상기 소스 전극 및 상기 드레인 전극의 단부들을 덮는 형상으로 변화시키고;
    상기 제2 레지스트를 사용하여, 일 도전형을 부여하는 상기 불순물 원소를 가지는 상기 반도체층을 에칭하고;
    상기 절연 기판 위에 반도체층을 형성하고;
    제2 마스크를 사용하여 제３ 레지스트를 형성하고;
    상기 제３ 레지스트를 사용하여 일 도전형을 부여하는 상기 불순물 원소를 가지는 상기 반도체층 및 상기 반도체층을 상기 소스 전극과 상기 드레인 전극 사이 및 상기 소스 전극 및 상기 드레인 전극 위에 존재하도록 에칭하고;
    상기 절연 기판 위에 게이트 절연막 및 도전막을 형성하고;
    제３ 다계조 마스크를 사용하여 제４ 레지스트를 형성하고;
    상기 제４ 레지스트를 사용하여 상기 게이트 절연막 및 상기 도전막을 에칭하여, 섬 형상의 도전막을 형성하고;
    상기 반도체층 위에 상기 제4 레지스트의 일부를 잔존시키도록 상기 제４ 레지스트를 애싱하고;
    잔존시킨 상기 제４ 레지스트를 사용하여 상기 섬 형상의 도전막을 에칭하여, 게이트 전극을 형성하고;
    상기 절연 기판 위에 보호막을 형성하고;
    후면 노광법에 의해, 상기 게이트 전극, 상기 소스 전극, 및 상기 드레인 전극 위에 제5 레지스트를 형성하고;
    상기 제5 레지스트를 리플로우 처리함으로써, 상기 제5 레지스트의 형상을 상기 게이트 절연막을 덮는 형상으로 변화시키고;
    상기 제5 레지스트를 사용하여 상기 화소 전극 위의 상기 보호막을 에칭하는 것을 포함하고;
    상기 단자 접속부는 상기 보호막의 일부를 더 포함하는, 반도체장치 제조방법.
  7. 제 5 항 또는 제 6 항에 있어서, 상기 화소 전극에 접속되는 보유 용량이 포함되고, 상기 보유 용량의 상부 전극은 상기 게이트 전극의 재료와 동일한 재료로 형성되고, 상기 보유 용량의 하부 전극은 상기 소스 전극 및 상기 드레인 전극의 재료와 동일한 재료로 형성되는, 반도체장치 제조방법.
  8. 액정 표시장치 제조방법으로서,
    절연 기판 위에, 투명 도전층과 금속층의 적층으로 이루어지는 제1 도전층을 형성하고;
    제1 다계조 마스크를 사용하여 제1 레지스트를 형성하고;
    상기 제1 레지스트를 사용하여 상기 투명 도전층 및 상기 금속층을 에칭하여, 소스 전극, 드레인 전극, 및 화소 전극이 되는 화소 영역을 형성하고;
    상기 소스 전극 및 상기 드레인 전극 위에 상기 제1 레지스트의 일부를 잔존시키도록 상기 제1 레지스트를 애싱하고;
    잔존시킨 상기 제1 레지스트를 사용하여 상기 화소 영역 위의 상기 금속층을 에칭하여, 상기 투명 도전층으로 형성되는 상기 화소 전극을 형성하고;
    상기 절연 기판 위에, 일 도전형을 부여하는 불순물 원소를 가지는 반도체층을 형성하고;
    후면 노광법에 의해 상기 소스 전극 및 상기 드레인 전극 위에 제2 레지스트를 형성하고, 상기 제2 레지스트를 리플로우 처리함으로써 상기 제2 레지스트의 형상을 상기 소스 전극 및 상기 드레인 전극의 단부들을 덮는 형상으로 변화시키고;
    상기 제2 레지스트를 사용하여, 일 도전형을 부여하는 상기 불순물 원소를 가지는 상기 반도체층을 에칭하고;
    상기 절연 기판 위에 반도체층을 형성하고;
    제2 마스크를 사용하여 제３ 레지스트를 형성하고;
    상기 제３ 레지스트를 사용하여, 일 도전형을 부여하는 상기 불순물 원소를 가지는 상기 반도체층 및 상기 반도체층을 상기 소스 전극과 상기 드레인 전극 사이 및 상기 소스 전극 및 상기 드레인 전극 위에 존재하도록 에칭하고;
    상기 절연 기판 위에 게이트 절연막 및 도전막을 형성하고;
    제３ 다계조 마스크를 사용하여 제４ 레지스트를 형성하고;
    상기 제４ 레지스트를 사용하여 상기 게이트 절연막 및 상기 도전막을 에칭하여, 섬 형상의 도전막을 형성하고;
    상기 반도체층 위에 상기 제4 레지스트의 일부를 잔존시키도록 상기 제４ 레지스트를 애싱하고;
    잔존시킨 상기 제４ 레지스트를 사용하여 상기 섬 형상의 도전막을 에칭하여, 게이트 전극을 형성하고;
    상기 절연 기판 위에 보호막을 형성하고;
    후면 노광법에 의해, 상기 게이트 전극, 상기 소스 전극, 및 상기 드레인 전극 위에 제5 레지스트를 형성하고;
    상기 제5 레지스트를 리플로우 처리함으로써, 상기 제5 레지스트의 형상을 상기 게이트 절연막을 덮는 형상으로 변화시키고;
    상기 제5 레지스트를 사용하여 상기 화소 전극 위의 상기 보호막을 에칭하고;
    상기 화소 전극 위에 액정층을 형성하는 것을 포함하는, 액정 표시장치 제조방법.
  9. 제 8 항에 있어서, 상기 화소 전극에 접속되는 보유 용량이 포함되고, 상기 보유 용량의 상부 전극은 상기 게이트 전극의 재료와 동일한 재료로 형성되고, 상기 보유 용량의 하부 전극은 상기 소스 전극 및 상기 드레인 전극의 재료와 동일한 재료로 형성되는, 액정 표시장치 제조방법.
KR1020080102069A 2007-10-23 2008-10-17 반도체장치 제조방법 KR101517528B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-275782 2007-10-23
JP2007275782 2007-10-23

Publications (2)

Publication Number Publication Date
KR20090041322A KR20090041322A (ko) 2009-04-28
KR101517528B1 true KR101517528B1 (ko) 2015-05-04

Family

ID=40583342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080102069A KR101517528B1 (ko) 2007-10-23 2008-10-17 반도체장치 제조방법

Country Status (5)

Country Link
US (2) US7842528B2 (ko)
JP (2) JP5357493B2 (ko)
KR (1) KR101517528B1 (ko)
CN (1) CN101419945B (ko)
TW (1) TWI455207B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101448903B1 (ko) * 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
KR101446249B1 (ko) 2007-12-03 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
KR101455308B1 (ko) * 2007-12-03 2014-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터의 제작 방법 및 표시 장치의 제작 방법
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
JP5503995B2 (ja) * 2009-02-13 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101957530B (zh) * 2009-07-17 2013-07-24 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
TWI528527B (zh) * 2009-08-07 2016-04-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
KR101832698B1 (ko) * 2009-10-14 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
RU2503085C1 (ru) * 2009-12-09 2013-12-27 Шарп Кабусики Кайся Полупроводниковое устройство и способ его изготовления
CN102667910B (zh) 2009-12-18 2015-11-25 株式会社半导体能源研究所 液晶显示设备和电子设备
CN102148196B (zh) * 2010-04-26 2013-07-10 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
US8723174B2 (en) * 2010-06-02 2014-05-13 Sharp Kabushiki Kaisha Thin film transistor, contact structure, substrate, display device, and methods for manufacturing the same
KR20120003374A (ko) 2010-07-02 2012-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101830193B1 (ko) 2010-07-02 2018-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TW201214573A (en) * 2010-09-21 2012-04-01 Ying-Jia Xue Method of fabricating a thin film transistor substrate
JP5725337B2 (ja) * 2011-03-24 2015-05-27 ソニー株式会社 表示装置、表示装置の製造方法および電子機器
CN102544029A (zh) * 2012-02-07 2012-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
US9366922B2 (en) * 2012-02-07 2016-06-14 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor array and method for manufacturing the same
CN102655155B (zh) 2012-02-27 2015-03-11 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
US9048148B2 (en) * 2012-04-28 2015-06-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method of manufacturing TFT array using multi-tone mask
WO2014017406A1 (ja) * 2012-07-27 2014-01-30 シャープ株式会社 半導体装置およびその製造方法
CN103500730B (zh) * 2013-10-17 2016-08-17 北京京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
JP6169005B2 (ja) * 2014-01-17 2017-07-26 株式会社ジャパンディスプレイ 発光素子表示装置
TWI624874B (zh) * 2014-12-03 2018-05-21 鴻海精密工業股份有限公司 一種垂直型電晶體及其製作方法
CN105655403B (zh) * 2014-12-03 2019-01-25 鸿富锦精密工业（深圳）有限公司 一种垂直型薄膜晶体管及其制作方法
KR20170131787A (ko) * 2016-05-20 2017-11-30 삼성디스플레이 주식회사 박막트랜지스터의 제조방법 및 박막트랜지스터를 채용하는 표시장치
CN113628974B (zh) * 2021-07-27 2023-10-31 深圳市华星光电半导体显示技术有限公司 阵列基板的制备方法和阵列基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006106118A (ja) 2004-09-30 2006-04-20 Semiconductor Energy Lab Co Ltd 液晶表示装置の作製方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120790A (ja) * 1993-08-31 1995-05-12 Kyocera Corp アクティブマトリックス基板およびその製造方法
JP2914559B2 (ja) * 1994-11-08 1999-07-05 松下電器産業株式会社 液晶パネル用基板とその製造方法
EP1338914A3 (en) * 1995-11-21 2003-11-19 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
JPH10200121A (ja) * 1997-01-10 1998-07-31 Toshiba Corp 薄膜トランジスタ基板の製造方法
US6493048B1 (en) * 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
JP4382181B2 (ja) * 1998-11-25 2009-12-09 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタアレイ基板の製造方法
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100325079B1 (ko) 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
JP2002107762A (ja) * 2000-10-02 2002-04-10 Sharp Corp 液晶用マトリクス基板の製造方法
TW499605B (en) * 2000-10-27 2002-08-21 Acer Display Tech Inc Manufacture method of thin film transistor flat panel display
JP2002141512A (ja) * 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
TW488080B (en) * 2001-06-08 2002-05-21 Au Optronics Corp Method for producing thin film transistor
JP4876341B2 (ja) * 2001-07-13 2012-02-15 日本電気株式会社 アクティブマトリクス基板及びその製造方法
JP2004341465A (ja) * 2003-05-14 2004-12-02 Obayashi Seiko Kk 高品質液晶表示装置とその製造方法
JP4356467B2 (ja) * 2004-02-02 2009-11-04 ソニー株式会社 半導体装置の製造方法
KR101086478B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101121620B1 (ko) * 2004-06-05 2012-02-28 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101201017B1 (ko) 2005-06-27 2012-11-13 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101225440B1 (ko) 2005-06-30 2013-01-25 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP4801569B2 (ja) 2005-12-05 2011-10-26 株式会社半導体エネルギー研究所 液晶表示装置
EP1958019B1 (en) * 2005-12-05 2017-04-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP4637815B2 (ja) 2005-12-05 2011-02-23 株式会社半導体エネルギー研究所 液晶表示装置及び電子機器
EP1793266B1 (en) * 2005-12-05 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration
KR101166842B1 (ko) * 2005-12-29 2012-07-19 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조 방법 및 이를 이용한박막 트랜지스터 어레이 기판
TWI322288B (en) * 2006-03-07 2010-03-21 Au Optronics Corp Manufacture method of pixel array substrate
JP2007256666A (ja) * 2006-03-23 2007-10-04 Nec Lcd Technologies Ltd 基板処理方法及びそれに用いる薬液
JP5145654B2 (ja) * 2006-05-29 2013-02-20 日本電気株式会社 基板処理装置及び基板処理方法
JP5427390B2 (ja) * 2007-10-23 2014-02-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101448903B1 (ko) * 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
JP5380037B2 (ja) * 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7824939B2 (en) * 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
TWI355553B (en) * 2007-10-30 2012-01-01 Au Optronics Corp Pixel structure and method for manufacturing the s

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006106118A (ja) 2004-09-30 2006-04-20 Semiconductor Energy Lab Co Ltd 液晶表示装置の作製方法

Also Published As

Publication number Publication date
JP5357493B2 (ja) 2013-12-04
US20110065221A1 (en) 2011-03-17
CN101419945B (zh) 2013-08-28
US20090111198A1 (en) 2009-04-30
JP2009122656A (ja) 2009-06-04
CN101419945A (zh) 2009-04-29
US8048697B2 (en) 2011-11-01
KR20090041322A (ko) 2009-04-28
TWI455207B (zh) 2014-10-01
JP5595569B2 (ja) 2014-09-24
TW200943421A (en) 2009-10-16
JP2014038337A (ja) 2014-02-27
US7842528B2 (en) 2010-11-30

Similar Documents

Publication Publication Date Title
KR101517528B1 (ko) 반도체장치 제조방법
KR101446249B1 (ko) 반도체장치 제조방법
JP5788052B2 (ja) 薄膜トランジスタ
KR101455308B1 (ko) 박막 트랜지스터의 제작 방법 및 표시 장치의 제작 방법
JP5383256B2 (ja) 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法
US8148730B2 (en) Semiconductor device and method for manufacturing semiconductor device
US8901561B2 (en) Method for manufacturing display device
US8045077B2 (en) Liquid crystal display device and fabrication method thereof
JP5371487B2 (ja) 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法
US11233106B2 (en) Array substrate, display apparatus, and method of fabricating array substrate
US10700097B2 (en) Array substrate and fabricating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180328

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 5