JP2009122656A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2009122656A
JP2009122656A JP2008267640A JP2008267640A JP2009122656A JP 2009122656 A JP2009122656 A JP 2009122656A JP 2008267640 A JP2008267640 A JP 2008267640A JP 2008267640 A JP2008267640 A JP 2008267640A JP 2009122656 A JP2009122656 A JP 2009122656A
Authority
JP
Japan
Prior art keywords
resist
electrode
semiconductor layer
forming
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008267640A
Other languages
English (en)
Other versions
JP5357493B2 (ja
Inventor
Saishi Fujikawa
最史 藤川
Kunio Hosoya
邦雄 細谷
Yoko Chiba
陽子 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008267640A priority Critical patent/JP5357493B2/ja
Publication of JP2009122656A publication Critical patent/JP2009122656A/ja
Application granted granted Critical
Publication of JP5357493B2 publication Critical patent/JP5357493B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】半導体装置作製プロセスにおいてフォトマスク数を削減することで、工程にかかる時間及びコストを削減する。
【解決手段】基板上に透明導電層と金属層の積層からなる第一の導電層を形成し、第一の導電層からなるゲート電極と透明導電層の単層からなる画素電極を形成する第一の多階調マスクを用いる工程と、ゲート絶縁膜とＩ型半導体層とｎ＋型半導体層を形成後に画素電極へのコンタクトホール及びＩ型半導体層とｎ＋型半導体層のアイランドを形成する第二の多階調マスクを用いる工程と、第二の導電層を形成後にソース電極及びドレイン電極を形成する第三のフォトマスクを用いる工程と、保護膜を成膜後に開口領域を形成する第四のフォトマスクを用いる工程を含む。なお、この第四のフォトマスクを用いる工程は裏面露光技術及びリフロー技術を用いることでマスクレスにすることが可能である。
【選択図】図５

Description

本発明は、半導体膜を利用した薄膜トランジスタで構成された回路を有する半導体装置及びその作製方法に関する。また、本発明は、表示装置及びその製造方法に関する。
テレビやパーソナルコンピュータのディスプレイ、携帯電話など広く普及している表示装置の多くは、非晶質シリコンを用いた薄膜トランジスタ（以下、アモルファスシリコンＴＦＴと呼ぶ。）をスイッチング素子として利用した液晶表示装置が用いられている。
このアモルファスシリコンＴＦＴは、特許文献１のように従来５枚のフォトマスクを用い、公知のフォトリソグラフィ工程によってガラス基板上に形成される。
ここで述べた５枚のフォトマスクは、ゲート電極を形成するための第一のフォトマスクと、半導体層を分離するための第二のフォトマスクと、ソース電極及びドレイン電極を形成するための第三のフォトマスクと、保護絶縁膜に開口を設けるための第四のフォトマスクと、画素電極を形成するための第五のフォトマスクからなる。
特開２００１−５３２８３
フォトマスクを用いるフォトリソグラフィ工程は、フォトレジストの塗布、プリベーク、フォトマスクを用いた露光工程、現像工程、リンス工程、ポストベーク工程、エッチング工程、レジスト剥離工程などからなる。更にこれらに加えて洗浄工程や検査工程など、多数の工程が含まれる。このように多数の工程が必要なため、一回のフォトリソグラフィ工程には多大なコストと時間がかかる。
また、液晶ディスプレイは高精細化及び高視野角化が進み、画素構造はより小さく、画素を構成するパターンはより細くなる傾向にある。それに伴い製造過程でより高度な精密さが要求される。特に、フォトマスクで形成されるパターンがより細かくなるにつれ、別のフォトマスクとの位置ずれがこれまで以上に歩留まりに大きく影響することとなる。
上述した課題を解決するため、本発明はフォトマスク数を削減できる半導体装置及びその作製方法を提供するものである。
本発明は、従来の５枚フォトマスクプロセスによる工程数を削減するために、合計４枚若しくは３枚のフォトマスクと裏面露光技術を用いて製造した半導体装置及びその作製方法に関する。
本発明では、第一の導電層として透明導電層及び金属層の積層を用いることを特徴とし、第一の導電層を、第一の多階調マスクを用いることでゲート電極や画素電極として用いることを特徴とする。
また本発明では、第二の多階調マスクで、コンタクトホールの形成と、半導体層の加工を行うことを特徴とする。
さらに本発明では、裏面露光法及びリフロー技術を用いることにより、フォトマスクを一枚減らすことを特徴とする。なお、本発明では、半導体装置及びその作製方法にもＥＬ表示装置の作製にも用いることができる。
本発明により、下記に述べる効果が実現できる。
従来の５枚フォトマスクを用いた作製方法に較べマスク数を減らすことで、フォトマスクの位置合わせの回数が減り、別のフォトマスク同士との位置ずれによる歩留まりの低下が抑えられる。
またフォトマスク数を減らすことで、フォトリソグラフィ工程の一部が省略できる。よって、工程にかかるコストの削減とスループットの向上につながる。
さらにフォトリソグラフィ工程の一部を削除することにより、その工程で生じうる汚染（コンタミネーションやパーティクル）が防げる。よって、歩留まりや信頼性が向上する。
本発明は、半導体装置作製プロセスにおいてフォトマスク数を削減することであり、即ち、本発明のプロセスによって作製することで、工程にかかる時間及びコストを削減することができる。従来のアモルファスシリコンＴＦＴが一般的に５枚フォトマスクで製造されているのに対し、本発明では３枚フォトマスクまたは４枚フォトマスクでＴＦＴを作製することが可能であり、製造時間及び製造コストを削減させることが可能である。
また、その他にも、ＴＦＴを絶縁膜で完全に覆うことで、素子の信頼性を向上させることができる。
チャネル部の表面が露出していると、基板及び雰囲気中の周辺環境に起因する不純物、例えばボロン，燐等がチャネル部に侵入する。これらはドナーになりうるので、ＴＦＴのオフリーク電流が大きくなり、ＴＦＴのしきい値電圧が変化する悪影響が予想されるが、ＴＦＴを絶縁膜によって完全に覆うことで、このことは抑制できる。また、保護膜は、ボトムゲート型であればソース電極及びドレイン電極の酸化防止の機能を果たし、トップゲート型であればゲート電極の酸化防止の機能を果たすことになる。
加えて、従来の画素電極が積層最上面に形成される構造と比較して、本発明では保護絶縁膜及びゲート絶縁膜より下でかつ、その開口領域底面に位置する。そのため、ゲート絶縁膜及び保護絶縁膜が隔壁として機能し、隣り合う画素電極との間での電界相互作用が減少する。即ち、クロストークの抑制に寄与する。さらには、従来画素電極と信号線との間には層間膜として保護膜のみが、形成されていた。しかし、本発明においてはさらにゲート絶縁膜も加わることから、信号線と画素電極間での寄生容量を低減することが可能となる。
以下、本発明の実施の形態について詳細に説明する。但し、本発明は多くの異なる態様で実施することが可能である。本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
表示形態の一形態として液晶表示装置を用いて説明する。
図１１は実施の形態１に係る液晶表示装置のＴＦＴ基板平面図である。走査線１１０１と信号線１１０２で区切られた領域が一つの画素となり、画素において、画素電極が形成される領域を画素領域という。画素左下部には画素のスイッチング素子であるＴＦＴ１１０３がある。ＴＦＴのオン／オフ信号は走査線１１０１から入力され、画像信号は信号線１１０２から入力される。ＴＦＴ１１０３と画素電極１０５はコンタクトホール１１３ａを介して電気的に接続しており、信号線から入力される画像信号はＴＦＴがオンであればＴＦＴを介して画素電極に伝達される。画素右上部には保持容量１１０４が形成される。保持容量１１０４は画素電極１０５に入力された画像信号を次の信号が入力されるまで保持する役割を有する。図１１において点線Ａ―Ｂで示した箇所が、図１乃至６の画素部ＴＦＴの断面図に相当する。基板１００は基板端部においてＦＰＣ（フレキシブル・プリント・サーキット）と電気的に接続する端子接続部１１０５を有する。点線Ｃ―Ｄで示した箇所が、図１乃至６の端子接続部の断面図に相当する。
本発明の４枚フォトマスクプロセスを用いた逆スタガＴＦＴを図１乃至図４に示す。
図１（ａ）において、例えばガラスなどの絶縁基板１００上に透明導電層１０１と金属層１０２からなる第一の導電層をスパッタリング法により積層形成する。この工程は連続的に行われ、マルチチャンバーを用いて連続スパッタリングを行うことも可能である。
あるいは、本発明の構成において透明導電層１０１は金属層１０２の下層に形成されているので、市販されているＩＴＯ（インジウム錫酸化物）付きガラスを用いて金属層１０２のみをスパッタ法により形成することも可能である。
透明導電層１０１の材料としては、ＩＴＯ（インジウム錫酸化物）を使用する。この透明導電層１０１の一部は後に画素電極となる。また、金属層１０２は、主として電極または配線となるものでアルミニウムなどの低抵抗金属材料が好ましい。また、１層目をモリブデン（Ｍｏ）、２層目をアルミニウム（Ａｌ）、３層目をモリブデン（Ｍｏ）の積層、若しくは、１層目をチタン（Ｔｉ）、２層目をアルミニウム（Ａｌ）、３層目をチタン（Ｔｉ）の積層、さらに若しくは、１層目をモリブデン（Ｍｏ）、２層目にネオジム（Ｎｄ）を微量に含むアルミニウム（Ａｌ）、３層目をモリブデン（Ｍｏ）の積層などのように、高融点金属をバリア層として使用し、アルミニウムを挟んだ積層構造としても良い。このように金属層１０２を積層構造にすることでアルミニウムのヒロック発生が抑えられる。
なお、図にはないが基板１００と透明導電層１０１の間に下地膜として、酸化珪素、窒化珪素、酸化窒化珪素などを形成しても良い。下地膜を形成することによって、ガラス基板から素子へ可動イオンや不純物等が拡散することが抑えられ、素子の特性劣化の防止に効果がある。
図１（ｂ）において、フォトレジスト１０３を形成する。ここでフォトレジスト１０３は、第一の導電層上に形成され、第一の多階調マスク２０１で露光し、現像される。
通常のフォトマスクは光を透過する基板上に金属でパターンが形成されている。そのため、この金属からなるパターンは遮光部となる。また、金属からなるパターンが形成されていない部分は透過部となる。一方、多階調マスクは、通常のフォトマスクが透過部と遮光部のみを有するのに対し、それに加えて中間透過部分が形成されていることに特徴がある。この中間透過部分の形成方法には、ハーフトーン露光技術とグレートーン露光技術に分類される。
グレートーン露光技術は透過部分に解像度以下のスリットを形成し、そのスリットによって光の一部を遮ることで、中間透過を実現する。一方、ハーフトーン露光技術は中間透過部に中間透過膜を形成することで実現する。このような多階調マスクで露光されたフォトレジストは露光部分、半露光部分、未露光部分がそれぞれ形成される。半露光部分のフォトレジストを現像するとその厚みは露光部分と未露光部分のフォトレジストの中間になる。
なお、フォトレジストにはポジ型とネガ型がある。ポジ型のフォトレジストであれば、現像時に露光部分のフォトレジストは除去され、未露光部分のフォトレジストが残る。ネガ型のフォトレジストであれば、反対に露光部分のフォトレジストが残り、未露光部分のフォトレジストが除去される。解像度の点からはポジ型が好ましいが、ネガ型であってもパターン形成できることはいうまでもない。本発明の実施の形態は、ポジ型フォトレジストで説明する。
第一の多階調マスク２０１は遮光部２０１ａと、半透過部２０１ｂを有し、現像されるフォトレジスト１０３は二段階の異なる厚みを有する。第一の導電層を残す箇所はフォトレジスト１０３ａのように厚くなるよう設計する。一方、透明導電層１０１を単層として用いる箇所は、フォトレジスト１０３ｂのように薄くなるようにする。ここでは、後にゲート電極、保持容量の下部電極、端子接続部の配線となる箇所には厚いフォトレジスト１０３ａを形成し、画素電極及び端子接続部のコンタクトホールとなる箇所には薄いフォトレジスト１０３ｂを形成する。
このフォトレジスト１０３ａ及び１０３ｂをレジストマスクとして、第一の導電層をエッチングする。エッチングの手法には、気相中で行うドライエッチング法と液相中で行うウェットエッチング法があるが、この場合どちらを用いてもよい。
次に、フォトレジスト１０３にアッシング（灰化）処理を施す。即ち、図１（ｃ）のように、厚く形成したフォトレジスト１０３ａは、その領域を覆ったまま表面からアッシングされ、フォトレジスト１０４として残存する。一方、薄く形成したフォトレジスト１０３ｂは、この処理により完全に除去され、その下の金属層１０２が露出する。このように多階調マスクで形成したフォトレジスト１０３を用いることで、追加のフォトマスクを用いることなく、フォトレジスト１０４を形成することができる。
図２（ａ）において、フォトレジスト１０４をレジストマスクとしてエッチングを行い、露出している金属層１０２を除去する。その結果、画素部においては透明導電層１０１の単層からなる画素電極１０５が形成され、端子接続部においてコンタクトホール１０６が形成される。また、フォトレジスト１０４が形成されている第一の導電層もその端部がエッチングされる。これはフォトレジスト１０４がアッシング処理によりフォトレジスト１０３ａよりも接地面積が小さくなり、第一の導電層の端部が露出しているためである。従って、フォトレジスト１０４からはみ出した金属層１０２も同時にエッチングされる。これにより透明導電層１０１より金属層１０２の幅が狭くなる階段形状が形成され、後に形成される絶縁膜の被覆性が向上する。
透明導電層１０１を残し、金属層１０２のみをウェットエッチングで除去する場合には、透明導電層と金属層とで選択比の高いエッチング溶液を使用する。金属層１０２として、１層目をモリブデン（Ｍｏ）、２層目をアルミニウム（Ａｌ）、３層目をモリブデン（Ｍｏ）の積層、若しくは、１層目をモリブデン（Ｍｏ）、２層目にネオジム（Ｎｄ）を微量に含むアルミニウム（Ａｌ）、３層目をモリブデン（Ｍｏ）の積層などを用いる場合には、例えばリン酸、硝酸、酢酸及び水から成る混酸によって行うこともできる。しかもこの混酸を用いれば、均一に良好な順テーパー形状を与えることができる。このようにウェットエッチングは、テーパー形状による被覆性向上に加え、エッチング液によるエッチング、純水によるリンス、乾燥という簡単な工程でありながらもスループットが高いので、上記金属層のエッチングに用いることが適している。
図２（ｂ）において、使用したフォトレジストを剥離除去する。以上の工程により透明導電層単層からなる画素電極１０５、とコンタクトホール１０６、そして第一の導電層からなるゲート電極１０７と保持容量部１１の下部電極１０８、端子接続部１２の配線が形成される。また、図にはないが同時に走査線も形成される。以上が第一の多階調マスク２０１によるフォトリソグラフィ工程である。
次に図２（ｃ）のように、ゲート絶縁膜１０９、Ｉ型半導体層１１０及び一導電性を付与する不純物元素を有する半導体膜、特にｎ＋型半導体層１１１を成膜する。ゲート絶縁膜１０９は、例えば窒化珪素膜や酸化窒化珪素膜、あるいはこれらの積層よりなる。Ｉ型半導体層１１０は導電性を附与する不純物をドープしないノンドープの非晶質半導体層であり、ｎ＋型半導体層１１１は五価の元素、例えばリン（Ｐ）や砒素（Ａｓ）を添加しｎ型の導電性を附与した非晶質半導体層である。これらは、公知のＣＶＤ法により形成する。
なお、ＴＦＴの特性を安定させるためにはゲート絶縁膜１０９とＩ型半導体層１１０との界面を制御する必要がある。加えて、Ｉ型半導体層１１０とｎ＋型半導体層１１１の界面も良好なオーミックコンタクトをする必要がある。そこで、マルチチャンバー型のＣＶＤ装置を用いて、真空状態を破らずにゲート絶縁膜１０９乃至ｎ＋型半導体層１１１を連続して成膜するのが好ましい。また、ゲート絶縁膜１０９が積層構造の場合、Ｉ型半導体層１１０に近いゲート絶縁膜からは大気開放せずに連続成膜すればよい。
次に図２（ｄ）のように、遮光部２０２ａと半透過部２０２ｂを有する第二の多階調マスク２０２を用いて、異なる厚みを有するフォトレジスト１１２を形成する。即ち、前記Ｉ型半導体層１１０及びｎ＋型半導体層１１１を残す箇所には厚いフォトレジスト１１２ａを形成し、これらの層を除去してゲート絶縁膜１０９だけを残す箇所には薄いフォトレジスト１１２ｂを形成する。
フォトレジスト１１２をレジストマスクとして、ドライエッチングを行う。その結果、図３（ａ）のようにフォトレジスト１１２で覆っていない箇所の透明導電層１０１は露出し、コンタクトホール１１３ａと１１３ｂが形成する。このコンタクトホール１１３ａは画素ＴＦＴと画素電極１０５を接続する役割を、コンタクトホール１１３ｂは画素電極１０５と後に形成する保持容量の上部電極１２０を接続する役割を有する。
次にフォトレジスト１１２からアッシング処理によりフォトレジスト１１４を形成する。このように多階調マスクを用いることで、追加のフォトマスクを用いることなく、フォトレジスト１１４を形成することができる。このフォトレジスト１１４をレジストマスクとして、Ｉ型半導体層１１０及びｎ＋型半導体層１１１を加工する。この加工は、ＣＦ４及びＯ２又はＳＦ６及び／若しくはＯ２ガスを用いたＲＩＥモードのドライエッチング法で行うことができる。
図３（ｂ）において、フォトレジスト１１４を剥離除去し、Ｉ型半導体層１１０及びｎ＋型半導体層１１１の島（アイランド）１１５を形成する。走査線上に半導体層を残していた場合、デバイスの構造上、光による電流リークやライン間の短絡につながる可能性があるので、デバイスの信頼性及び産業上の利用可能性に鑑み、余分な半導体層は除去しておくことが望ましい。
以上が第二の多階調マスク２０２によるフォトリソグラフィ工程となる。
次に、第二の導電層１１６をスパッタ法で形成し、第三のフォトマスク（図示せず）を用いてフォトレジスト１１７を形成したのが図３（ｃ）である。このフォトレジスト１１７をレジストマスクとして第二の導電層１１６をウェットエッチングしたのが図４（ａ）になる。加工された第二の導電層１１６はそれぞれソース電極１１８、ドレイン電極１１９と保持容量部の上部電極１２０を形成する。図にはないが、このとき信号線も同時に形成される。
なお、第二の導電層１１６の材料は金属層１０２と同様な主として電極または配線となるものでアルミニウムなどの低抵抗金属材料が好ましく、１層目をモリブデン（Ｍｏ）、２層目をアルミニウム（Ａｌ）、３層目をモリブデン（Ｍｏ）の積層、若しくは、１層目をチタン（Ｔｉ）、２層目をアルミニウム（Ａｌ）、３層目をチタン（Ｔｉ）の積層、さらに若しくは、１層目をモリブデン（Ｍｏ）、２層目にネオジム（Ｎｄ）を微量に含むアルミニウム（Ａｌ）、３層目をモリブデン（Ｍｏ）の積層などのように、高融点金属をバリア層として使用し、アルミニウムを挟んだ積層構造としても良い。
さらに、フォトレジスト１１７をマスクとして、ｎ＋型半導体層１１１をドライエッチングして分離する。分離されたｎ＋型半導体層はそれぞれソース領域１２１及びドレイン領域１２２を形成する。
この状態から、ソース電極１１８及びドレイン電極１１９のウェットエッチングを行うと、図４（ａ）に示すようにソース電極１１８及びドレイン電極１１９の端部がソース領域１２１及びドレイン領域１２２の端部より後退するステップ形状となる。これによりフォトマスク数を増やすことなく後述する保護絶縁膜１２３の被覆性を向上させたり、ゲート電極１０７とソース電極１１８及びドレイン電極１１９の間に発生する不要な寄生容量を低減させたりする効果が得られる。なお、ドライエッチングによって非ステップ形状で形成することも可能である。
使用したフォトレジスト１１７を剥離除去した後、図４（ｂ）のように、保護絶縁膜１２３を成膜する。保護絶縁膜１２３は、例えば窒化珪素膜や酸化窒化珪素膜、あるいはこれらの積層よりなる。その後、第４のフォトマスク（図示せず）を用いて、フォトレジスト１２４を形成する。このフォトレジスト１２４をレジストマスクとして保護絶縁膜１２３とゲート絶縁膜１０９のエッチングを行う。図４（ｃ）のように、保護絶縁膜１２３及びゲート絶縁膜１０９を除去して、画素電極１０５を露出させた開口領域１２５とＦＰＣとのコンタクトホール１２６を形成する。開口領域１２５には後に形成する配向膜（図示せず）を除けば光を減衰させる層が存在しないため、光透過率が向上し、高い輝度を達成することができる。
図５（ａ）に対向基板と張り合わせた後の基板に対し直交に電圧を印加する縦電界方式の液晶パネルの断面図を示す。なお、図１〜４と共通の符号はそのまま使用する。透明な対向基板５００とＴＦＴが形成された基板１００は向かい合わせに配置する。対向基板５００上には画素ＴＦＴや配線を遮光するためブラックマトリクス５０１を形成し、隣接する画素を分離して光の干渉や外部からの光の反射を防止する。ブラックマトリクス５０１は金属膜、あるいは黒色樹脂膜からなるが、黒色樹脂膜のほうが所望の電界分布に悪影響を与えないためより好ましい。カラーフィルター５０２はブラックマトリクス５０１によって分離された領域に赤、青、緑に分けて形成する。
さらに透明導電層からなる対向電極５０４を形成し、画素電極１０５との間に電界が形成できるようにする。基板間隔を維持するためにスペーサー５０５を形成する。対向基板５００とＴＦＴが形成された基板１００の間には液晶５１０が挟まれ、シール材５０６は基板の周辺を囲って一対の基板を接着しており、それにより基板間に液晶５１０が封じられる。またそれぞれの基板の液晶に接する面には配向膜（図示せず）が形成されている。ここで、対向電極５０４と画素電極１０５の間隔を一定にするためカラーフィルター５０２と対向電極５０４の間に有機樹脂からなる平坦化膜５０３を形成することで電極の凹凸に起因する不均一な電界が生じることを防ぐことができる。
ＴＦＴが形成された基板１００の端部には外部回路への端子接続部が形成されている。画素ＴＦＴへ接続している端子接続部への配線１２７は第一の導電層で形成できる。また、この配線１２７に形成したコンタクトホール１２６に導電性粒子５０７を含有する樹脂接着剤５０８を充填し、外部回路に接続しているＦＰＣ５０９と電気的接続を行う。なお、配線１２７は図５（ｂ）に示すように第二の導電層を用いる配線１２８として形成することも可能である。どちらの場合も、同じく４枚フォトマスクで端子接続部を作製することができる。
このように、本発明を用いることで４枚のフォトマスクプロセスで外部回路への端子接続部も含めた個々の画素部に対応して薄膜トランジスタを配置しているアクティブマトリクス基板を形成することが可能になる。なお、本実施の形態では４枚のフォトマスクプロセスを用いて図５の液晶表示装置を作製する例を示したが図４（Ｃ）の画素電極１０５上に発光層、対向電極を積層したＥＬ表示装置の作製方法にも適用することができる。
（実施の形態２）
次に図６及び図７において、本発明の３枚フォトマスクプロセスを説明する。本プロセスにおいてソース電極及びドレイン電極の形成までは、実施の形態１の図１（ａ）乃至図４（ａ）で述べた４枚フォトマスクプロセスと同様である。よって省略する。
図６（ａ）において、窒化珪素膜等からなる保護絶縁膜１２３を基板全面にＣＶＤ法で形成する。その後、裏面露光法（背面露光法）を用いて、基板裏面より露光工程を行うことで、第一及び第二の導電層が存在する部分の上にフォトレジスト６０１を形成する。ここで、透明導電膜が単層で形成され、かつ第二の導電層からなる電極で覆われていない箇所は光が透過するため、フォトレジストが形成されないことが重要である。
図６（ｂ）において、前述した裏面露光により形成したフォトレジスト６０１に熱処理を加え、リフロー（Ｒｅ−Ｆｌｏｗ）処理させることによって、フォトレジストの端部を距離ΔＷだけ僅かに広げたフォトレジスト６０２を形成する。
ここで、リフロー処理とはフォトレジストを加熱あるいは有機溶媒の蒸気にさらすことによって、その形状を変化させる手法である。図７にリフロー処理における画素ＴＦＴ部のフォトレジスト形状変化の平面図を示す。リフロー処理を行うと、フォトレジストに流動性が生じ、図７（ａ）の点線部７０１にあるフォトレジストが、図７（ｂ）の点線部７０２まで外側に広がる。この広がりはフォトレジストの下面の形状を反映するものの、有機溶媒の種類、有機溶媒の蒸気の温度、有機溶媒の蒸気にさらす時間、ＴＦＴ基板の温度等によって精密に制御される。
図６（ｃ）において、リフロー処理したフォトレジスト６０２をレジストマスクとして、ゲート絶縁膜１０９及び保護絶縁膜１２３を加工する。これにより、透明導電層からなる画素電極１０５が露出し、開口領域６０３が形成される。また、ソース電極及びドレイン電極の端部や配線の端部が完全に保護絶縁膜１２３に覆われることで、素子の信頼性が向上する。このように裏面露光とリフロー技術を用いることで、フォトマスクを一枚節約することが可能になり、４回目のフォトリソグラフィ工程の一部を省略することができる。
なお、この実施の形態を用いた場合も、実施の形態１と同じく、外部端子への端子接続部が形成できることは言うまでもない。
このように、本発明を用いることで３枚のフォトマスクプロセスで外部回路への端子接続部も含めたアクティブマトリクス基板を形成することが可能になる。
なお、本実施の形態においては、実施の形態１と同一の材料を用いることができる。
（実施の形態３）
本発明を用いたトップゲート型ＴＦＴの３枚フォトマスクプロセスについて説明する。図１２は実施の形態３に係る液晶表示装置のＴＦＴ基板平面図である。走査線１２０１と信号線１２０２で区切られた領域が一つの画素領域となる。画素左下部には画素のスイッチング素子であるＴＦＴ１２０３がある。ＴＦＴのオン／オフ信号は走査線１２０１から入力され、画像信号は信号線１２０２から入力される。ＴＦＴと画素電極８１１は電気的に接続しており、信号線から入力される画像信号はＴＦＴがオンであればＴＦＴを介して画素電極８１１に伝達される。画素右上部には保持容量１２０４が形成される。保持容量１２０４は画素電極８１１に入力された画像信号を次の信号が入力されるまで保持する役割を有する。図１２において点線Ａ―Ｂで示した箇所が、図８又は図９の断面図に相当する。基板８０３は基板端部においてＦＰＣ（フレキシブル・プリント・サーキット）と電気的に接続する端子接続部１２０５を有する。点線Ｃ―Ｄで示した箇所が、図８又は図９の端子接続部の断面図に相当する。
まず始めに実施の形態１の図１（ａ）又は図２（ｂ）と同様に、多階調露光技術を用いて透明導電層８０４並びに金属層８０５、金属層８０６及び金属層８０７を加工する。次に、その上に一導電性を付与する不純物元素を有する半導体膜、特にｎ＋型半導体層８０８を形成する。さらに裏面露光技術を用いて、加工された金属層８０５、金属層８０６及び金属層８０７の上部のみにフォトレジスト８０９を残し、画素ＴＦＴ部８００、保持容量部８０１、端子接続部８０２をそれぞれ形成する（図８（ａ））。このフォトレジストをリフロー処理した後にエッチングを施し、ｎ＋型半導体層８０８をソース領域とドレイン領域に分離する（図８（ｂ））。
さらに、全面にＩ型半導体層８１２を形成した後、通常のフォトマスクを用いて画素ＴＦＴ部のみフォトレジスト８１３を形成し、ｎ＋型半導体層８０８とＩ型半導体層８１２を加工して、図８（ｃ）のように形状を得る。この工程において、ｎ＋型半導体層８０８及びＩ型半導体層８１２はアイランド化する。つまり、ＴＦＴ部以外のｎ＋型半導体層８０８及びＩ型半導体層８１２は除去する。信号線及び走査線上に半導体層を残していた場合、デバイスの構造上、光による電流リークやライン間の短絡につながる可能性があるので、デバイスの信頼性及び産業上の利用可能性を鑑み、このｎ＋型半導体層８０８及びＩ型半導体層８１２は除去しておくことが望ましい。
その後、ゲート絶縁膜８１４、並びに導電層８１５を形成する。さらに多階調露光技術をもちいて、二段階の高さ異なる厚みを有するフォトレジスト８１６を形成する。図９（ａ）には、厚いフォトレジストを８１６ａ、薄いフォトレジストを８１６ｂと表記した。次に図９（ｂ）のようにアッシング処理を行い、画素ＴＦＴ部８００、保持容量部８０１にはレジスト８１７を残留させ、端子接続部８０２のフォトレジストはこの過程で完全に除去する。
その後、レジスト８１７を用いて導電層８１５をエッチングし、ゲート電極８１９を形成する。そして、保護絶縁膜８１８を全面に形成し、フォトレジストを裏面露光法によって形成し、リフロー処理後にエッチングすることによって開口領域を形成する（図９（ｃ））。ここまでのプロセスによって完成したトップゲート型ＴＦＴ基板の上面図が図１２である。
なお、本実施の形態においては、実施の形態１と同一の材料を用いることができる。
（実施の形態４）
実施の形態１では、非晶質半導体層を用いたＴＦＴを示したが、本発明の実施の形態では、微結晶半導体層を用いたＴＦＴの例を示す。図１０にその断面図を示す。本実施の形態では、実施の形態１におけるＩ型半導体層１１０を、微結晶半導体層１１０ａと非晶質半導体層１１０ｂの積層とする。尚、ここで述べる形態は、実施の形態１から実施の形態３のいずれにおいても適用が可能である。
微結晶半導体層１１０ａは、チャネルとして機能する。微結晶半導体層１１０ａは、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６などの水素化珪素を水素で希釈して形成する。また水素化珪素及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。なお、水素化珪素の代わりに、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いることができる。また、非晶質半導体層１１０ｂは、実施の形態１に示したＩ型半導体層１１０を用いれば良く、ＴＦＴのオフ電流低減、微結晶半導体層１１０ａの酸化防止、及び、ソース領域又はドレイン領域形成の際など、バッファ層として機能する。
また、実施の形態１におけるｎ＋型半導体層１１１の代わりにｎ＋型の微結晶半導体層（図示せず）を用いることも可能である。チャネルとソース電極又はドレイン電極間の寄生抵抗を低く抑えることが可能なため、オン電流の向上が実現出来る。
（実施の形態５）
本発明の半導体装置および電子機器として、テレビ、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら電子機器の具体例を図１３および図１４に示す。
図１３（ａ）はデジタルカメラであり、本体２０００、表示部２００１、撮像部、操作キー２００２、シャッターボタン２００３等を含む。なお、図１３（ａ）は表示部２００１側からの図であり、撮像部は示していない。本発明によって、より安価な表示部を有し、且つ、信頼性の高いデジタルカメラが実現できる。
図１３（ｂ）はノート型パーソナルコンピュータであり、本体２００４、筐体２００５、表示部２００６、キーボード２００７、外部接続ポート２００８、ポインティングデバイス２００９等を含む。本発明によって、より安価な表示部を有し、且つ、信頼性の高いノート型パーソナルコンピュータを実現することができる。
図１３（ｃ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置等）であり、本体２０１０、筐体２０１１、表示部Ａ２０１２、表示部Ｂ２０１３、記録媒体（ＤＶＤ等）読込部２０１４、操作キー２０１５、スピーカ部２０１６等を含む。表示部Ａ２０１２は主として画像情報を表示し、表示部Ｂ２０１３は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明によって、より安価な表示部を有し、且つ、信頼性の高い画像再生装置を実現することができる。
また、図１３（ｄ）は表示装置であり、筐体２０１７、支持台２０１８、表示部２０１９、スピーカ２０２０、ビデオ入力端子２０２１などを含む。この表示装置は、上述した実施の形態で示した作製方法により形成したＴＦＴをその表示部２０１９および駆動回路に用いることにより作製される。なお、表示装置には液晶表示装置、発光装置などがあり、具体的にはコンピュータ用、テレビ受信用、広告表示用などの全ての情報表示用表示装置が含まれる。本発明によって、より安価な表示部を有し、且つ、信頼性の高い表示装置、特に２２インチ〜５０インチの大画面を有する大型の表示装置を実現することができる。
また、図１４で示す携帯電話機３０００は、操作スイッチ類３００４、マイクロフォン３００５などが備えられた本体（Ａ）３００１と、表示パネル（Ａ）３００８、表示パネル（Ｂ）３００９、スピーカ３００６等が備えられた本体（Ｂ）３００２とが、蝶番３０１０で開閉可能に連結されている。表示パネル（Ａ）３００８と表示パネル（Ｂ）３００９は、回路基板３００７と共に本体（Ｂ）３００２の筐体３００３の中に収納される。表示パネル（Ａ）３００８および表示パネル（Ｂ）３００９の画素部は筐体３００３に形成された開口窓から視認できるように配置される。
表示パネル（Ａ）３００８と表示パネル（Ｂ）３００９は、その携帯電話機３０００の機能に応じて画素数などの仕様を適宜設定することができる。例えば、表示パネル（Ａ）３００８を主画面とし、表示パネル（Ｂ）３００９を副画面として組み合わせることができる。
本発明によって、より安価な表示部を有し、且つ、信頼性の高い携帯情報端末を実現することができる。
本実施の形態に係る携帯電話機３０００は、その機能や用途に応じてさまざまな態様に変容し得る。例えば、蝶番３０１０の部位に撮像素子を組み込んで、カメラ付きの携帯電話機としても良い。また、操作スイッチ類３００４、表示パネル（Ａ）３００８、表示パネル（Ｂ）３００９を一つの筐体内に納めた構成としても、上記した作用効果を奏することができる。また、表示部を複数個、備えた情報表示端末に本実施の形態の構成を適用しても、同様な効果を得ることができる。
以上の様に、本発明を実施する、実施の形態１乃至４のいずれか一の作製方法を用いて、様々な電子機器を完成させることができる。
実施の形態１に係るＴＦＴ基板の製造方法を説明する断面図 実施の形態１に係るＴＦＴ基板の製造方法を説明する断面図 実施の形態１に係るＴＦＴ基板の製造方法を説明する断面図 実施の形態１に係るＴＦＴ基板の製造方法を説明する断面図 実施の形態１に係る液晶パネルを説明する断面図 実施の形態２に係るＴＦＴ基板の製造方法を説明する断面図 リフロー処理におけるフォトレジスト形状変化の平面図 実施の形態３に係るＴＦＴ基板の製造方法を説明する断面図 実施の形態３に係るＴＦＴ基板の製造方法を説明する断面図 実施の形態４に係る液晶パネルを説明する断面図 実施の形態１に係るＴＦＴ基板を示す平面図 実施の形態３に係るＴＦＴ基板を示す平面図 実施の形態５に係る電子機器の一例を示す図 実施の形態５に係る電子機器の一例を示す図
符号の説明
１００ 基板
１０１ 透明導電層
１０２ 金属層
１０３、１０４ フォトレジスト
１０５ 画素電極
１０６ コンタクトホール
１０７ ゲート電極
１０８ 保持容量部の下部電極
１０９ ゲート絶縁膜
１１０ Ｉ型半導体層
１１０ａ 微結晶半導体層
１１０ｂ 非晶質半導体層
１１１ ｎ＋型半導体層
１１２、１１４ フォトレジスト
１１３ａ、１１３ｂ コンタクトホール
１１５ アイランド
１１６ 第二の導電層
１１７ フォトレジスト
１１８ ソース電極
１１９ ドレイン電極
１２０ 保持容量部の上部電極
１２１ ソース領域
１２２ ドレイン領域
１２３ 保護絶縁膜
１２４ フォトレジスト
１２５ 開口領域
１２６ ＦＰＣとのコンタクトホール
１２７、１２８ 外部端子への配線
２０１ 第一の多階調マスク
２０２ 第二の多階調マスク
２０１ａ、２０２ａ 遮光部
２０１ｂ、２０２ｂ 半透過部
５００ 対向基板
５０１ ブラックマトリクス
５０２ カラーフィルター
５０３ 平坦化膜
５０４ 対向電極
５０５ スペーサー
５０６ シール材
５０７ 導電性粒子
５０８ 樹脂接着剤
５０９ ＦＰＣ
６０１、６０２ フォトレジスト
６０３ 開口領域
８００ 画素ＴＦＴ部
８０１ 保持容量部
８０２ 端子接続部
８０３ 基板
８０４ 透明導電層
８０５、８０６、８０７ 金属層
８０８ ｎ＋型半導体層
８０９、８１０ フォトレジスト
８１１ 画素電極
８１２ Ｉ型半導体層
８１３、８１６、８１７ フォトレジスト
８１４ ゲート絶縁膜
８１５ 導電層
８１８ 保護絶縁膜
８１９ ゲート電極
１１０１、１２０１ 走査線
１１０２、１２０２ 信号線
１１０３、１２０３ ＴＦＴ
１１０４、１２０４ 保持容量
１１０５、１２０５ 端子接続部

Claims (5)

  1. 絶縁基板上に透明導電層及び金属層の積層からなる第一の導電層を形成し、
    第一の多階調マスクを用いて、第一のレジストを形成し、
    前記第一のレジストを用いて、前記透明導電層及び前記金属層をエッチングしてゲート電極、及び画素電極となる画素領域を形成し、
    前記ゲート電極上に前記第一のレジストの一部を残存させるように前記第一のレジストをアッシングし、
    残存させた前記第一のレジストを用いて、前記画素領域上の前記金属層をエッチングして、前記透明導電層を用いて画素電極を形成し、
    前記絶縁基板上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に半導体層を形成し、
    前記半導体層上に一導電性を付与する不純物元素を含む半導体層を形成し、
    第二の多階調マスクを用いて、第二のレジストを形成し、
    前記第二のレジストを用いて、前記画素電極上の前記ゲート絶縁膜、前記半導体層及び前記一導電性を付与する不純物元素を含む半導体層をエッチングしてコンタクトホールを形成し、前記ゲート電極上にレジストの一部を残存させるように第二のレジストをアッシングし、
    残存させた前記第二のレジストを用いて、前記半導体層及び前記一導電性を付与する不純物元素を含む半導体層をエッチングして、前記ゲート電極と重なる島状の前記半導体層及び前記一導電性を付与する不純物元素を含む半導体層を形成し、
    前記絶縁基板上に第二の導電層を形成し、
    第三のマスクを用いて、第三のレジストを形成し、
    前記第三のレジストを用いて、前記第二の導電層をエッチングして、ソース電極及びドレイン電極を形成し、さらに島状の前記一導電性を付与する不純物元素を含む半導体層をエッチングしてソース領域及びドレイン領域を形成し、
    前記絶縁基板上に保護膜を形成し、
    第四のマスクを用いて、第四のレジストを形成し、
    前記第四のレジストを用いて、前記画素電極上の前記ゲート絶縁膜及び前記保護膜をエッチングすることを特徴とする半導体装置の作製方法。
  2. 絶縁基板上に透明導電層及び金属層の積層からなる第一の導電層を形成し、
    第一の多階調マスクを用いて、第一のレジストを形成し、
    前記第一のレジストを用いて、前記透明導電層及び前記金属層をエッチングしてゲート電極、及び画素電極となる画素領域を形成し、前記ゲート電極上にレジストの一部を残存させるように前記第一のレジストをアッシングし、
    残存させた前記第一のレジストを用いて、前記画素領域上の前記金属層をエッチングして、前記透明導電層からなる前記画素電極を形成し、
    前記絶縁基板上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に半導体層を形成し、
    前記半導体層上に一導電性を付与する不純物元素を含む半導体層を形成し、
    第二の多階調マスクを用いて、第二のレジストを形成し、
    前記第二のレジストを用いて、前記画素電極上の前記ゲート絶縁膜、前記半導体層及び前記一導電性を付与する不純物元素を含む半導体層をエッチングしてコンタクトホールを形成し、前記ゲート電極上にレジストの一部を残存させるように第二のレジストをアッシングし、
    残存させた前記第二のレジストを用いて、前記半導体層及び前記一導電性を付与する不純物元素を含む半導体層をエッチングして、前記ゲート電極と重なる島状の前記半導体層及び前記一導電性を付与する不純物元素を含む半導体層を形成し、
    前記絶縁基板上に第二の導電層を形成し、
    第三のマスクを用いて、第三のレジストを形成し、
    前記第三のレジストを用いて、前記第二の導電層をエッチングして、ソース電極及びドレイン電極を形成し、さらに前記一導電性を付与する不純物元素を含む半導体層をエッチングしてソース領域及びドレイン領域を形成し、
    前記絶縁基板上に保護膜を形成し、
    裏面露光法によって、前記ゲート電極、前記ソース電極及び前記ドレイン電極上に第四のレジストを形成し、前記第四のレジストをリフロー処理することによって、前記第四のレジストを前記ソース電極及び前記ドレイン電極の端部を覆うように形状変化させ、
    前記画素電極上の前記ゲート絶縁膜及び前記保護膜をエッチングすることを特徴とする半導体装置の作製方法。
  3. 請求項１又は請求項２において、画素電極と接続する保持容量を有し、
    前記容量の上部電極は前記ソース電極及びドレイン電極と同一の材料で、
    前記容量の下部電極は前記ゲート電極と同一材料であることを特徴とする半導体装置の作製方法。
  4. 絶縁基板上に透明導電層及び金属層の積層からなる第一の導電層を形成し、
    第一の多階調マスクを用いて、第一のレジストを形成し、
    第一のレジストを用いて、前記透明導電層及び前記金属層をエッチングしてソース電極、ドレイン電極、及び画素電極となる画素領域を形成し、
    前記ソース電極及びドレイン電極上にマスクの一部を残存させるように前記第一のレジストをアッシングし、
    残存させた前記第一のレジストを用いて、前記画素領域上の前記金属層をエッチングして、前記透明導電層からなる画素電極を形成し、
    前記絶縁基板上に一導電性を付与する不純物元素を含む半導体層を形成し、
    裏面露光法によって、前記ソース電極及びドレイン電極上に第二のレジストを形成し、前記第二のレジストをリフロー処理することによって、前記第二のレジストを前記ソース電極及び前記ドレイン電極の端部を覆うように形状変化させ、
    前記第二のレジストを用いて、前記一導電性を付与する不純物元素を含む半導体層をエッチングし、
    前記絶縁基板上に半導体層を形成し、
    第二のマスクを用いて、第三のレジストを形成し、
    前記第三のレジストを用いて、前記一導電性を付与する不純物元素を含む半導体層及び前記半導体層を前記ソース電極と前記ドレイン電極の間及び前記ソース電極と前記ドレイン電極上に存在するように、エッチングし、
    前記絶縁基板上にゲート絶縁膜及び導電膜を形成し、
    第三の多階調マスクを用いて、第四のレジストを形成し、
    前記第四のレジストを用いて、前記ゲート絶縁膜及び前記導電膜をエッチングして、島状の導電膜を形成し、前記半導体層上にレジストの一部を残存させるように前記第四のレジストをアッシングし、
    残存させた前記第四のレジストを用いて、前記島状の導電膜をエッチングして、ゲート電極を形成し、
    前記絶縁基板上に保護膜を形成し、
    裏面露光法によって、前記ゲート電極、前記ソース電極及びドレイン電極上に、第五のレジストを形成し、前記五のレジストをリフロー処理することによって、前記第五のレジストを前記ゲート絶縁膜を覆うように形状変化させ、
    前記第五のレジストを用いて、前記画素電極上の前記保護膜をエッチングすることを特徴とする半導体装置の作製方法。
  5. 請求項４において、画素電極と接続する保持容量を有し、
    前記容量の上部電極は前記ゲート電極と同一の材料で、
    前記容量の下部電極は前記ソース電極及びドレイン電極と同一材料であることを特徴とする半導体装置の作製方法。
JP2008267640A 2007-10-23 2008-10-16 半導体装置の作製方法 Expired - Fee Related JP5357493B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008267640A JP5357493B2 (ja) 2007-10-23 2008-10-16 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007275782 2007-10-23
JP2007275782 2007-10-23
JP2008267640A JP5357493B2 (ja) 2007-10-23 2008-10-16 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013180058A Division JP5595569B2 (ja) 2007-10-23 2013-08-30 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2009122656A true JP2009122656A (ja) 2009-06-04
JP5357493B2 JP5357493B2 (ja) 2013-12-04

Family

ID=40583342

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008267640A Expired - Fee Related JP5357493B2 (ja) 2007-10-23 2008-10-16 半導体装置の作製方法
JP2013180058A Expired - Fee Related JP5595569B2 (ja) 2007-10-23 2013-08-30 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013180058A Expired - Fee Related JP5595569B2 (ja) 2007-10-23 2013-08-30 半導体装置の作製方法

Country Status (5)

Country Link
US (2) US7842528B2 (ja)
JP (2) JP5357493B2 (ja)
KR (1) KR101517528B1 (ja)
CN (1) CN101419945B (ja)
TW (1) TWI455207B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023728A (ja) * 2009-07-17 2011-02-03 Beijing Boe Optoelectronics Technology Co Ltd Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
JP2011103452A (ja) * 2009-10-14 2011-05-26 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
CN102652330A (zh) * 2009-12-09 2012-08-29 夏普株式会社 半导体装置及其制造方法
JP2012204077A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置、表示装置の製造方法および電子機器
JP2013525849A (ja) * 2010-04-26 2013-06-20 北京京東方光電科技有限公司 Ｆｆｓ型ｔｆｔ−ｌｃｄアレイ基板の製造方法
WO2014017406A1 (ja) * 2012-07-27 2014-01-30 シャープ株式会社 半導体装置およびその製造方法
JP2015135438A (ja) * 2014-01-17 2015-07-27 株式会社ジャパンディスプレイ 発光素子表示装置
JP2015222443A (ja) * 2009-12-18 2015-12-10 株式会社半導体エネルギー研究所 液晶表示装置及び電子機器
JP2022078055A (ja) * 2009-08-07 2022-05-24 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101448903B1 (ko) * 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
JP5137798B2 (ja) * 2007-12-03 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2232561A4 (en) * 2007-12-03 2015-05-06 Semiconductor Energy Lab METHOD OF MANUFACTURING A THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING A DISPLAY ARRANGEMENT
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
JP5503995B2 (ja) * 2009-02-13 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101245424B1 (ko) * 2010-06-02 2013-03-22 샤프 가부시키가이샤 콘택트 구조, 기판, 표시장치, 그리고 상기 콘택트 구조 및 상기 기판의 제조방법
KR101830193B1 (ko) 2010-07-02 2018-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20120003374A (ko) 2010-07-02 2012-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TW201214573A (en) * 2010-09-21 2012-04-01 Ying-Jia Xue Method of fabricating a thin film transistor substrate
CN102544029A (zh) * 2012-02-07 2012-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
US9366922B2 (en) * 2012-02-07 2016-06-14 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor array and method for manufacturing the same
CN102655155B (zh) 2012-02-27 2015-03-11 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
US9048148B2 (en) * 2012-04-28 2015-06-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method of manufacturing TFT array using multi-tone mask
CN103500730B (zh) * 2013-10-17 2016-08-17 北京京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
TWI624874B (zh) * 2014-12-03 2018-05-21 鴻海精密工業股份有限公司 一種垂直型電晶體及其製作方法
CN105655403B (zh) * 2014-12-03 2019-01-25 鸿富锦精密工业（深圳）有限公司 一种垂直型薄膜晶体管及其制作方法
KR20170131787A (ko) * 2016-05-20 2017-11-30 삼성디스플레이 주식회사 박막트랜지스터의 제조방법 및 박막트랜지스터를 채용하는 표시장치
CN113628974B (zh) * 2021-07-27 2023-10-31 深圳市华星光电半导体显示技术有限公司 阵列基板的制备方法和阵列基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120790A (ja) * 1993-08-31 1995-05-12 Kyocera Corp アクティブマトリックス基板およびその製造方法
JP2000164874A (ja) * 1998-11-25 2000-06-16 Furontekku:Kk 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置
JP2002107762A (ja) * 2000-10-02 2002-04-10 Sharp Corp 液晶用マトリクス基板の製造方法
JP2006106118A (ja) * 2004-09-30 2006-04-20 Semiconductor Energy Lab Co Ltd 液晶表示装置の作製方法
JP2007184567A (ja) * 2005-12-29 2007-07-19 Lg Phillips Lcd Co Ltd 薄膜トランジスタアレイ基板の製造方法及びそれを用いる薄膜トランジスタアレイ基板

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2914559B2 (ja) * 1994-11-08 1999-07-05 松下電器産業株式会社 液晶パネル用基板とその製造方法
EP0775931B1 (en) * 1995-11-21 2005-10-05 Samsung Electronics Co., Ltd. Method of manufacturing a liquid crystal display
JPH10200121A (ja) * 1997-01-10 1998-07-31 Toshiba Corp 薄膜トランジスタ基板の製造方法
US6493048B1 (en) * 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100325079B1 (ko) * 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
TW499605B (en) * 2000-10-27 2002-08-21 Acer Display Tech Inc Manufacture method of thin film transistor flat panel display
JP2002141512A (ja) * 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
TW488080B (en) * 2001-06-08 2002-05-21 Au Optronics Corp Method for producing thin film transistor
JP4876341B2 (ja) * 2001-07-13 2012-02-15 日本電気株式会社 アクティブマトリクス基板及びその製造方法
JP2004341465A (ja) * 2003-05-14 2004-12-02 Obayashi Seiko Kk 高品質液晶表示装置とその製造方法
JP4356467B2 (ja) * 2004-02-02 2009-11-04 ソニー株式会社 半導体装置の製造方法
KR101086478B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101121620B1 (ko) * 2004-06-05 2012-02-28 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101201017B1 (ko) * 2005-06-27 2012-11-13 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101225440B1 (ko) 2005-06-30 2013-01-25 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP4801569B2 (ja) 2005-12-05 2011-10-26 株式会社半導体エネルギー研究所 液晶表示装置
JP4637815B2 (ja) 2005-12-05 2011-02-23 株式会社半導体エネルギー研究所 液晶表示装置及び電子機器
CN102331639A (zh) * 2005-12-05 2012-01-25 株式会社半导体能源研究所 液晶显示器
EP1793266B1 (en) * 2005-12-05 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration
TWI322288B (en) 2006-03-07 2010-03-21 Au Optronics Corp Manufacture method of pixel array substrate
JP2007256666A (ja) * 2006-03-23 2007-10-04 Nec Lcd Technologies Ltd 基板処理方法及びそれに用いる薬液
JP5145654B2 (ja) * 2006-05-29 2013-02-20 日本電気株式会社 基板処理装置及び基板処理方法
JP5380037B2 (ja) * 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5427390B2 (ja) * 2007-10-23 2014-02-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7824939B2 (en) * 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
KR101448903B1 (ko) * 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
TWI355553B (en) * 2007-10-30 2012-01-01 Au Optronics Corp Pixel structure and method for manufacturing the s

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120790A (ja) * 1993-08-31 1995-05-12 Kyocera Corp アクティブマトリックス基板およびその製造方法
JP2000164874A (ja) * 1998-11-25 2000-06-16 Furontekku:Kk 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置
JP2002107762A (ja) * 2000-10-02 2002-04-10 Sharp Corp 液晶用マトリクス基板の製造方法
JP2006106118A (ja) * 2004-09-30 2006-04-20 Semiconductor Energy Lab Co Ltd 液晶表示装置の作製方法
JP2007184567A (ja) * 2005-12-29 2007-07-19 Lg Phillips Lcd Co Ltd 薄膜トランジスタアレイ基板の製造方法及びそれを用いる薄膜トランジスタアレイ基板

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023728A (ja) * 2009-07-17 2011-02-03 Beijing Boe Optoelectronics Technology Co Ltd Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
JP7297955B2 (ja) 2009-08-07 2023-06-26 株式会社半導体エネルギー研究所 半導体装置
JP2022078055A (ja) * 2009-08-07 2022-05-24 株式会社半導体エネルギー研究所 半導体装置
JP2011103452A (ja) * 2009-10-14 2011-05-26 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP7150097B2 (ja) 2009-10-14 2022-10-07 株式会社半導体エネルギー研究所 半導体装置
JP2021168385A (ja) * 2009-10-14 2021-10-21 株式会社半導体エネルギー研究所 半導体装置
CN102652330A (zh) * 2009-12-09 2012-08-29 夏普株式会社 半导体装置及其制造方法
US11282864B2 (en) 2009-12-18 2022-03-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US11798952B2 (en) 2009-12-18 2023-10-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP2015222443A (ja) * 2009-12-18 2015-12-10 株式会社半導体エネルギー研究所 液晶表示装置及び電子機器
US9620525B2 (en) 2009-12-18 2017-04-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US10256254B2 (en) 2009-12-18 2019-04-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP2013525849A (ja) * 2010-04-26 2013-06-20 北京京東方光電科技有限公司 Ｆｆｓ型ｔｆｔ−ｌｃｄアレイ基板の製造方法
JP2012204077A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置、表示装置の製造方法および電子機器
JP5855752B2 (ja) * 2012-07-27 2016-02-09 シャープ株式会社 半導体装置およびその製造方法
WO2014017406A1 (ja) * 2012-07-27 2014-01-30 シャープ株式会社 半導体装置およびその製造方法
JP2015135438A (ja) * 2014-01-17 2015-07-27 株式会社ジャパンディスプレイ 発光素子表示装置

Also Published As

Publication number Publication date
KR101517528B1 (ko) 2015-05-04
US20090111198A1 (en) 2009-04-30
US20110065221A1 (en) 2011-03-17
JP5595569B2 (ja) 2014-09-24
TW200943421A (en) 2009-10-16
US8048697B2 (en) 2011-11-01
CN101419945B (zh) 2013-08-28
TWI455207B (zh) 2014-10-01
JP5357493B2 (ja) 2013-12-04
US7842528B2 (en) 2010-11-30
CN101419945A (zh) 2009-04-29
JP2014038337A (ja) 2014-02-27
KR20090041322A (ko) 2009-04-28

Similar Documents

Publication Publication Date Title
JP5357493B2 (ja) 半導体装置の作製方法
US8895333B2 (en) Method for manufacturing semiconductor device with pixel electrode over gate electrode of thin film transistor
JP5383256B2 (ja) 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法
JP5788052B2 (ja) 薄膜トランジスタ
JP5498687B2 (ja) 薄膜トランジスタの作製方法及び表示装置の作製方法
JP5427390B2 (ja) 半導体装置の作製方法
US8148730B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5371487B2 (ja) 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法
US8035107B2 (en) Method for manufacturing display device
JP5530111B2 (ja) 薄膜トランジスタの作製方法
US11233106B2 (en) Array substrate, display apparatus, and method of fabricating array substrate
JP2010028103A (ja) 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法
US10121901B2 (en) Pixel structure with isolator and method for fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130830

R150 Certificate of patent or registration of utility model

Ref document number: 5357493

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees