JP2015135438A - 発光素子表示装置 - Google Patents

発光素子表示装置 Download PDF

Info

Publication number
JP2015135438A
JP2015135438A JP2014007295A JP2014007295A JP2015135438A JP 2015135438 A JP2015135438 A JP 2015135438A JP 2014007295 A JP2014007295 A JP 2014007295A JP 2014007295 A JP2014007295 A JP 2014007295A JP 2015135438 A JP2015135438 A JP 2015135438A
Authority
JP
Japan
Prior art keywords
electrode
light emitting
display device
emitting element
element display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014007295A
Other languages
English (en)
Other versions
JP2015135438A5 (ja
JP6169005B2 (ja
Inventor
佐藤 敏浩
Toshihiro Sato
敏浩 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2014007295A priority Critical patent/JP6169005B2/ja
Priority to TW103144627A priority patent/TWI557901B/zh
Priority to KR1020150006655A priority patent/KR20150086188A/ko
Priority to CN201510023628.8A priority patent/CN104795423A/zh
Priority to US14/598,945 priority patent/US9276051B2/en
Publication of JP2015135438A publication Critical patent/JP2015135438A/ja
Priority to US15/003,538 priority patent/US20160141344A1/en
Priority to KR1020160159131A priority patent/KR101974700B1/ko
Publication of JP2015135438A5 publication Critical patent/JP2015135438A5/ja
Application granted granted Critical
Publication of JP6169005B2 publication Critical patent/JP6169005B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】高精細化された場合であっても高い表示品質の発光素子表示装置を提供する。【解決手段】発光素子表示装置は、絶縁材料からなる基板(120)と、基板上の表示領域の各画素に形成される1又は複数の薄膜トランジスタ(220,230)と、各画素において電流が流れることにより発光する発光素子(130)と、基板及び薄膜トランジスタの間に配置され、平面視で少なくとも2つの薄膜トランジスタと重畳する第1電極(171)と、第1電極の基板側とは反対側に、絶縁膜を介して配置され、第1電極と容量を形成する導電材料からなる第2電極(172)と、を備える。【選択図】図7

Description

本発明は、発光素子表示装置に関する。
近年、有機発光ダイオード(OLED:Organic Light Emitting Diode)等の自発光体を用いた発光素子表示装置が実用化されている。このようなOLEDを用いた有機EL(Electro-luminescent)表示装置をはじめとする発光素子表示装置は、従来の液晶表示装置と比較して、自発光体を用いているため、視認性、応答速度の点で優れているだけでなく、バックライトのような補助照明装置を要しないため、更なる薄型化が可能となっている。
特許文献1は、各画素に配置される駆動トランジスタのスレッショルド電圧を補償する薄膜トランジスタ及びキャパシタを有する有機EL表示装置を開示している。
特開4989415号公報
上述のような有機EL表示装置等の発光素子表示装置においても、近年、高精細化が進むことにより、各画素の大きさが小さくなってきている。有機EL表示装置は、各画素において階調値に応じた電位差を保持することにより電流を流すものであるが、画素が小さくなるとそれに伴って電極も小さくなるため、結果として電位差を保持するための容量が小さくなる。電位差を保持する容量が小さい場合には、ノイズの影響や微少なリークによる影響で電位差が変化し、各画素における輝度のばらつきとなることから、表示品質が低下することが考えられる。
本発明は、上述の事情に鑑みてされたものであり、高精細化された場合であっても高い表示品質の発光素子表示装置を提供することを目的とする。
本発明の発光素子表示装置は、絶縁材料からなる基板と、前記基板上の表示領域に配置された複数の画素と、前記複数の画素の各画素に形成される1又は複数の薄膜トランジスタと、前記各画素において電流が流れることにより発光する発光素子と、前記基板及び前記薄膜トランジスタの間に配置され、平面視で少なくとも2つの前記薄膜トランジスタと重畳する第1電極と、前記第1電極の前記基板側とは反対側に、絶縁膜を介して配置され、前記第1電極と容量を形成する導電材料からなる第2電極と、を備える発光素子表示装置である。ここでいう画素は、発光素子を有する単位を意味し、画素が複数の発光素子で構成されることにより複数の副画素を有している場合には副画素を意味する。
また、本発明の発光素子表示装置において、前記第1電極は複数の画素に跨って形成されていてもよく、また、前記第1電極は前記表示領域を覆って形成されていてもよい。この場合において、前記第1電極には、平面視で複数箇所に開けられた穴であるスリットが形成されていてもよい。
また、本発明の発光素子表示装置において、前記第1電極は、前記各画素において前記発光素子を発光させる基準電位に接続されていてもよい。
また、本発明の発光素子表示装置において、前記第1電極は前記発光素子のカソード電極と電気的に接続され、前記第2電極は前記アノード電極と電気的に接続されいてもよい。
また、本発明の発光素子表示装置において、前記各画素は、階調値に応じた電圧の印加を制御する画素トランジスタと、前記画素トランジスタを介して印加された電位に基づいて発光を制御する駆動トランジスタとを有し、前記第2電極は、前記駆動トランジスタのゲートに接続されていてもよい。
また、本発明の発光素子表示装置において、前記第1電極は、前記駆動トランジスタのソース又はドレインの一方に接続されていてもよい。
また、本発明の発光素子表示装置において、前記第2電極の前記基板側とは反対側に、絶縁膜を介して配置され、前記第2電極と容量を形成する導電材料からなる第3電極を更に備え、前記第3電極は、前記第1電極と電気的に接続されて、第2電極と容量を形成してもよい。
また、本発明の発光素子表示装置において、前記第2電極の前記基板側とは反対側に、絶縁膜を介して配置され、前記第2電極と容量を形成する導電材料からなる第3電極を更に備え、前記第1電極は、前記発光素子のカソードに接続され、前記第2電極は、前記駆動トランジスタのソース又はドレインの一方に接続され、前記第3電極は、前記駆動トランジスタのゲートに接続されていてもよい。
また、本発明の発光素子表示装置は、絶縁材料からなる基板と、前記基板上の表示領域に配置された複数の画素と、前記複数の画素の各画素に形成される1又は複数の薄膜トランジスタと、発光層を含む有機層とアノード電極とカソード電極とを備える発光素子と、前記基板及び前記薄膜トランジスタの間に配置され、平面視で少なくとも2つの前記薄膜トランジスタと重畳する第1電極と、前記第1電極の前記基板側とは反対側に、絶縁膜を介して配置され、前記第1電極と対向する第2電極と、を備える。
また、本発明の発光素子表示装置は、絶縁材料からなる基板と、前記基板上の表示領域に配置された複数の画素と、前記複数の画素の各画素に形成され、第1の半導体層を有する1又は複数の薄膜トランジスタと、発光層を含む有機層とアノード電極とカソード電極とを備える発光素子と、前記第1の半導体層と同層に形成された第2の半導体層と、前記基板及び前記薄膜トランジスタの間に配置される第1電極と、前記第1電極の前記基板側とは反対側に、絶縁膜を介して配置され、前記第1電極と対向する第2電極とを備え、前記第1電極は、少なくとも前記薄膜トランジスタの1つの前記第1の半導体層と、前記第2の半導体層とに、平面視で重畳する。
本発明の実施形態に係る有機EL表示装置を概略的に示す図である。 図1のII−II線における断面を概略的に示す図である。 対向基板を有さない有機EL表示装置の例について示す図である。 図1の画素に含まれる副画素の構成例について示す図である。 図1の画素に含まれる副画素の構成例について示す図である。 副画素における回路の一例について示す回路図である。 図4のVII−VII線における断面を示す図である。 実施形態の第1の変形例について、図7と同じ視野で示す断面図である。 図8の第1の変形例について、第1電極及び第2電極の配置を平面視で概略的に示す図である。 実施形態の第2の変形例について示す断面図である。 実施形態の第3の変形例について示す断面図である。 実施形態の第4の変形例について示す断面図である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
図1には、本発明の実施形態に係る発光素子表示装置である有機EL表示装置100が概略的に示されている。この図に示されるように、有機EL表示装置100は、TFT(Thin Film Transistor:薄膜トランジスタ)基板120及び対向基板150の2枚の基板を有し、これらの基板の間には透明樹脂の充填剤191(図2参照)が封止されている。有機EL表示装置100のTFT基板120及び対向基板150には、マトリクス状に配置された画素210からなる表示領域205が形成されている。ここで、各画素210は複数の副画素212(後述)から構成されている。
また、TFT基板120は透明のガラス又は樹脂の絶縁材料からなる基板であり、TFT基板120には、副画素212のそれぞれに配置されたTFTである画素トランジスタ220(後述)の走査信号線262に対してソース・ドレイン間を導通させるための電位を印加すると共に、画像信号線261(後述)に対して各副画素212の階調値に対応する電圧を印加する駆動回路である駆動IC(Integrated Circuit)182が載置され、外部から画像信号等を入力するためのFPC(Flexible Printed Circuits)181が取付けられている。また、本実施形態においては、図の矢印に示されるように、TFT基板120の発光層が形成された側に光を出射するトップエミッション型の有機EL表示装置としている。
図2は、図1のII−II線における断面を概略的に示す図である。この断面図に示されるように、TFT基板120には、TFT回路が形成されたTFT回路層160と、TFT回路層160上に形成された複数の発光素子である複数の有機EL素子130と、有機EL素子130を覆って水分を遮断する封止膜125と、を有している。有機EL素子130は、各画素210に含まれる副画素212の数だけ形成されるが、図2では説明を分かりやすくするため、省略して記載している。また、対向基板150には、例えば3色又は4色のそれぞれ異なる波長領域の光を透過するカラーフィルタ及び各副画素212の境界から出射される光を遮断する遮光膜であるブラックマトリクスが形成されている。TFT基板120と対向基板150との間の充填剤191は、シール剤192により封止されている。
なお、本実施形態においては、図2に示されるような対向基板150を有する構成としているが、図3に示されるような対向基板150を有さない構成とすることもできる。また、図3に示されるように、駆動IC182をFPC181上に配置してもよく、特にTFT基板120を柔軟な樹脂材料とした場合には、TFT基板120をFPC181と一体とした構成であってもよい。また、本実施形態においては、有機EL素子130において白色を発光し、カラーフィルタを用いて3色又は4色の波長領域の光を透過する構成とするが、有機EL素子130において、例えば3色又は4色のそれぞれ異なる波長領域の光を発光する構成としてもよい。
図4は、図1の画素210に含まれる副画素212の構成例について示す図である。この図に示されるように画素210は、R(赤)G(緑)B(青)W(白)の4種類の色に対応する波長領域の光を出射する略矩形の副画素212からなり、副画素212は同じ画素210内の他の副画素212と2辺が接するように田の字型に整列されている。なお、画素210における副画素212の構成は、図4の構成に限られず、図5に示されるようなRGBの3色に対応する副画素212からなるストライプ構成であってもよく、また、ストライプ構成で更にRGBWの4種類の色を使用するものであってもよい。画素210を構成する副画素212の配置はこれらの限られず適宜定めることができる。
図6は、副画素212における回路の一例について示す回路図である。この図を用いて発光における回路の動作について説明する。画像信号線261に各副画素212の階調値に応じた画像信号が印加され、走査信号線262の信号に基づいて画素トランジスタ220が導通することにより、階調値に基づいた電圧が容量241及び/又は242に蓄えられる。有機EL素子130は、TFTである駆動トランジスタ230が容量241及び/又は242に蓄えられた電位に基づいた電流を流すことにより発光する。容量243は、有機EL素子130のアノード・カソード間に設けられている。有機EL素子130のカソード側は低基準電位VSSに接続され、駆動トランジスタ230のソース側(有機EL素子130側とは反対側)は、高基準電位VDDに保持されている。
ここで、各容量241、242及び243を形成するかどうかは任意であり、すべての容量を形成するような構成としてもよいし、いずれか1つの容量、或いはいずれか2つの容量が形成されることとしてもよい。なお、本回路図においてはp型の半導体を用いることとしているが、n型の半導体を用いることとしてもよい。また、図6の回路は発光の制御を説明するための簡易的な回路であり、2つのトランジスタを有するものとしたが、3つ以上のトランジスタを有する構成としてもよいし、その他の制御配線や容量を含むものであってもよく、回路の構成は任意に定めることが可能である。
図7は、図4のVII−VII線における断面を概略的に示す図である。なお、この図においては、充填剤191及び対向基板150の記載を省略し、TFT基板120、TFT回路層160、有機EL素子130及び封止膜125のみが示されている。この図に示されるように、TFT回路層160は、画素トランジスタ220及び駆動トランジスタ230を有し、TFT基板120と、画素トランジスタ220及び駆動トランジスタ230との間に配置され、平面視で少なくとも駆動トランジスタ230の一部及び画素トランジスタ220の一部に重畳する第1電極171を有している。また、第1電極171のTFT基板120側とは反対側、ここでは第1電極171と、画素トランジスタ220及び駆動トランジスタ230との間には、絶縁膜163及び165を介して第1電極171と容量を形成する導電材料からなる第2電極172が配置されている。なお、本実施形態においては、第1電極171は、平面視で、複数の副画素212を覆うと共に表示領域205を覆い、表示領域205と重畳して形成されている。
ここで、第1電極171は、少なくともMo(モリブデン)及びW(タングステン)のいずれか一方を含む金属からなり、表示領域205を覆うベタ電極とすることができる。Mo又はWを含むような高融点金属を使用することにより、製造時に熱処理が行なわれる場合であっても、溶融等による変質がなく、品質を保つことができる。特に、半導体層224又は234をポリシリコン等の半導体とした場合には有効である。なお、第2電極172も、少なくともMo及びWのいずれか一方を含む高融点金属で形成することができ、この場合にも同様の効果を得ることができる。また、絶縁膜163にはSiN等の誘電率の大きい材料を用いることにより、第1電極171と第2電極172とで形成される電気的な容量を、より大きくすることができる。ここで、第2電極172は、1つの副画素212につき1つが独立して形成され、副画素212内の回路に接続されている。また、第1電極171とTFT基板120との間にはSiNx等の絶縁材料からなる下地膜161が形成されている。
駆動トランジスタ230は、ゲート231、ソース232及びドレイン233を有し、ソース232及びドレイン233の間には、半導体層234が配置されている。また、画素トランジスタ220はゲート221、ソース223及びドレイン222を有し、ソース223及びドレイン222の間には、半導体層224が配置されている。画素トランジスタ220のドレイン222と駆動トランジスタ230のゲートは接続されている。半導体層224及び234とゲート221及び231との間にはSiNx等の絶縁材料からなる絶縁膜166が形成され、ゲート221及び231上にはSiNx等の絶縁材料からなる絶縁膜167が形成されている。画素トランジスタ220及び駆動トランジスタ230上には、有機絶縁材料からなる平坦化膜168が形成されている。
また、有機EL素子130は、平坦化膜168に空けられたコンタクトホールを介して駆動トランジスタ230のドレイン233と接続されたアノード電極131と、有機絶縁材料によりアノード電極131の端部を覆い、隣接する副画素212のアノード電極131との間を絶縁する画素分離膜135と、各副画素212のアノード電極131と接し、表示領域205を覆うように形成された発光層を含む有機層132と、インジウム及びスズの複合酸化物、インジウム及び亜鉛の複合酸化物等からなる透明な導電膜であるカソード電極133と、から構成される。ここで、アノード電極131と有機層132とが接している領域が発光する発光領域となる。
上述のような構成において、第1電極171は、駆動トランジスタ230のソース232と接続されると共に、表示領域205外の複数箇所において高基準電位VDDに接続され、高基準電位VDDの電圧を保持している。また、第2電極172は、駆動トランジスタ230のゲート231(すなわち、画素トランジスタ220のドレイン222)と接続されている。これにより、第1電極171と第2電極172とは、図6の回路図における容量241を形成している。したがって、第1電極171及び第2電極172により大きな容量241を形成できるため、有機EL素子130に提供する電流を安定させることができる。また、第1電極171及び第2電極172は、駆動トランジスタ230及び画素トランジスタ220のTFT基板120側に形成されているため、回路構成に影響を与えずに容量を形成することができる。また、第1電極171は、高基準電位VDDに接続され、表示領域205に重畳して形成されているため、表示領域205において、より一様な電位で高基準電位VDDを供給することができる。更に、第1電極171は、各副画素212内の回路に、別途、高基準電位VDDを供給する配線を必要としないため、駆動トランジスタ230又は画素トランジスタ220をより大きく形成することができる。また、第1電極171が表示領域205外の複数箇所において接続される構成とすることにより更に安定した電位を供給することができる。また、第1電極171は表示領域205に重畳して形成されているため、有機EL素子130で発生した熱を効率よく放熱することができ、また、回路において発生する電磁ノイズを遮蔽することもできる。
なお、上述の実施形態においては、第1電極171を駆動トランジスタ230のソース232と接続し、第2電極172を駆動トランジスタ230のゲート231と接続することとしたが、第1電極171を表示領域205において、有機EL素子130のカソード側が接続される低基準電位VSSに接続し、即ち有機EL素子130のカソード電極に接続し、第2電極172を駆動トランジスタ230のドレイン233と接続する、換言すれば有機EL素子130のアノード電極に接続することにより、容量243を形成することもできる。
図8は、図7と同じ視野において、上述の実施形態の第1の変形例について示す断面図である。上述の実施形態においては、第1電極171は、表示領域205を覆うベタ電極であることとしたが、第1の変形例においては、第1電極171の一部に第1電極171に開けられた穴であるスリット178が設けられている点で上述の実施形態と異なっている。図9は、第1電極171及び第2電極172の配置を平面視で概略的に示す図である。この図に示されるように、第2電極172は、表示領域205全体に重畳して広がる第1電極171に重畳して、副画素212毎に独立して配置されている。また、第1電極171に設けられるスリット178は、第2電極172と容量を形成するため、第2電極172に重畳しない領域に設けられる。また、表示領域205外では、第1電極171は複数の端子185と電気的に接続し、高基準電位VDDに保持される。
このような構成とすることにより、上述の実施形態の効果に加えて、第1電極171内に生じる応力を緩和することができると共に、放熱を効率的に行うことができる。なお、図8においては、スリット178を穴状に設けることとしたが、スリット178は第1電極171を切断するように端から端まで延びるものであってもよい。この場合にもそれぞれの第1電極171は、平面視で少なくとも駆動トランジスタ230の一部及び画素トランジスタ220の一部に重畳するように形成され、第1電極171は、高基準電位VDD等の固定電位に接続される。
図10は、上述の実施形態の第2の変形例について示す断面図である。この断面は、図7とは異なり、画素トランジスタ220が形成されていない領域の断面について示すものである。この図に示されるように、第2電極172は、画素トランジスタ220が形成されていない領域で、TFTを形成する複数の層のうちのいずれかと同一の層を用いて形成されている。特にこの図10においては半導体層234と同一の層で第2電極172を形成しており、例えば低温ポリシリコンからなる半導体層234のイオン注入量等を変化させることにより、導体として用いられる。しかしながら、ソース・ドレイン電極等の導体層により、第2電極172を形成することとしてもよい。
ここで、スリット178は、平面視で第1電極171の端から端まで縦横に延び、各副画素212で電気的に独立した電極となっている。しかしながら、各副画素212で電気的に独立した第1電極171は、平面視で少なくとも画素トランジスタ220の一部及び駆動トランジスタ230の一部に重畳するように配置されている。第1電極171は、駆動トランジスタのドレイン233と接続されており、第2電極172を導体からなるブリッジ174を介して、駆動トランジスタ230のゲート231と接続することにより、第1電極171及び第2電極172が図6の容量242を形成する。
この第2の変形例のように構成した場合であっても、第1電極171及び第2電極172により大きな容量242を形成できるため、有機EL素子130に提供する電流を安定させることができる。また、第1電極171及び第2電極172は、トランジスタに重畳して形成されるため、回路構成に影響を与えずに容量を形成することができる。更に、第1電極171及び第2電極172は、有機EL素子130で発生した熱を効率よく放熱することができ、また、回路において発生する電磁ノイズを遮蔽することもできる。
図11は、上述の実施形態の第3の変形例について示す断面図である。この断面は、第2の変形例と同様に、画素トランジスタ220が形成されていない領域の断面について示すものである。この図に示されるように、第3の変形例では、TFT回路層160は、第1電極171及び第2電極172の他、第3電極173を有している。第1電極171と第2電極172とは、TFT基板120と、駆動トランジスタ230及び画素トランジスタ220との間に配置されている。第1電極171は、平面視で少なくとも駆動トランジスタ230の一部及び画素トランジスタ220の一部と重畳している。第3電極173は、画素トランジスタ220が形成されていない領域で、トランジスタを形成する複数の層のうちのいずれかと同一の層を用いて形成されている。この図11においては半導体層234と同一の層で第3電極173を形成しており、第2の変形例と同様に、例えば低温ポリシリコンからなる半導体層234のイオン注入量等を変化させることにより導体として用いている。しかしながら、ソース・ドレイン電極等の導体層により、第2電極172を形成することとしてもよい。ここで、第1電極171及び第2電極172は、少なくともMo及びWのいずれか一方を含むような高融点金属とすることができる。
また、第1電極171と第3電極173とは電気的に接続され、第2電極172を挟むように重ねた構造とすることにより、第1電極171及び第3電極173と、第2電極172との間で形成される容量を大きくしている。ここで、第2電極172が駆動トランジスタ230のソースに接続され、第1電極171及び第3電極173が駆動トランジスタ230のゲート231に接続されることにより、第1電極171及び第3電極173と、第2電極172とは、図6の容量241を形成している。
この第3の変形例のように構成した場合であっても、第1電極171及び第2電極172により大きな容量241を形成できるため、有機EL素子130に提供する電流を安定させることができる。また、第1電極171及び第2電極172は、トランジスタに重畳して形成されるため、回路構成に影響を与えずにより大きな容量を形成することができる。更に、第1電極171及び第2電極172は、有機EL素子130で発生した熱を効率よく放熱することができ、また、回路において発生する電磁ノイズを遮蔽することもできる。
図12は、上述の実施形態の第4の変形例について示す断面図である。第4の変形例は第3の変形例と同様に第1電極171、第2電極172及び第3電極173を有しているが、第1電極171及び第3電極173が電気的に接続されていない点で異なっている。この場合に例えば、第1電極171をカソード電極133と同じ低基準電位VSSに接続し、第2電極172を駆動トランジスタ230のドレイン233と接続し、第3電極173をブリッジ174を介して、駆動トランジスタ230のゲート231と接続することにより、容量242及び容量243を形成することができる。このようにすることにより、より効率的に大容量を形成することができ、電位を安定させることができるため、表示品質を高めることができる。
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
100 有機EL表示装置、120 TFT基板、125 封止膜、130 有機EL素子、131 アノード電極、132 有機層、133 カソード電極、135 画素分離膜、150 対向基板、160 回路層、161 下地膜、163 絶縁膜、165 絶縁膜、166 絶縁膜、167 絶縁膜、168 平坦化膜、171 第1電極、172 第2電極、173 第3電極、174 ブリッジ、178 スリット、182 駆動IC、185 端子、191 充填剤、192 シール剤、205 表示領域、210 画素、212 副画素、220 画素トランジスタ、221 ゲート、222 ドレイン、223 ソース、224 半導体層、230 駆動トランジスタ、231 ゲート、232 ソース、233 ドレイン、234 半導体層、241 容量、242 容量、243 容量、261 画像信号線、262 走査信号線。

Claims (21)

  1. 絶縁材料からなる基板と、
    前記基板上の表示領域に配置された複数の画素と、
    前記複数の画素の各画素に形成される1又は複数の薄膜トランジスタと、
    前記各画素において電流が流れることにより発光する発光素子と、
    前記基板及び前記薄膜トランジスタの間に配置され、平面視で少なくとも2つの前記薄膜トランジスタと重畳する第1電極と、
    前記第1電極の前記基板側とは反対側に、絶縁膜を介して配置され、前記第1電極と容量を形成する導電材料からなる第2電極と、を備える発光素子表示装置。
  2. 請求項1に記載の発光素子表示装置において、
    前記第1電極は複数の画素に跨って形成される、ことを特徴とする発光素子表示装置。
  3. 請求項1に記載の発光素子表示装置において、
    前記第1電極は前記表示領域を覆って形成される、ことを特徴とする発光素子表示装置。
  4. 請求項3に記載の発光素子表示装置において、
    前記第1電極には、平面視で複数箇所に開けられた穴であるスリットが形成されている、ことを特徴とする発光素子表示装置。
  5. 請求項1に記載の発光素子表示装置において、
    前記第1電極は、前記各画素において前記発光素子を発光させる基準電位に接続される、ことを特徴とする発光素子表示装置。
  6. 請求項1に記載の発光素子表示装置において、
    前記発光素子は、発光層を含む有機層とアノード電極とカソード電極とを備え、
    前記第1電極は前記カソード電極と電気的に接続され、
    前記第2電極は前記アノード電極と電気的に接続されていることを特徴とする発光素子表示装置。
  7. 請求項1に記載の発光素子表示装置において、
    前記各画素は、
    階調値に応じた電圧の印加を制御する画素トランジスタと、
    前記画素トランジスタを介して印加された電位に基づいて発光を制御する駆動トランジスタとを有し、
    前記第2電極は、前記駆動トランジスタのゲートに接続されている、ことを特徴とする発光素子表示装置。
  8. 請求項7に記載の発光素子表示装置において、
    前記第1電極は、前記駆動トランジスタのソース又はドレインの一方に接続されている、ことを特徴とする発光素子表示装置。
  9. 請求項1に記載の発光素子表示装置において、
    前記第2電極の前記基板側とは反対側に、絶縁膜を介して配置され、前記第2電極と容量を形成する導電材料からなる第3電極を更に備え、
    前記第3電極は、前記第1電極と電気的に接続されて、第2電極と容量を形成する、ことを特徴とする発光素子表示装置。
  10. 請求項9に記載の発光素子表示装置において、
    前記薄膜トランジスタは半導体層を有し、
    前記第3電極は、前記半導体層と同層に形成されていることを特徴とする発光素子表示装置。
  11. 請求項1に記載の発光素子表示装置において、
    前記第2電極の前記基板側とは反対側に、絶縁膜を介して配置され、前記第2電極と容量を形成する導電材料からなる第3電極を更に備え、
    前記第1電極は、前記発光素子のカソード電極に接続され、
    前記第2電極は、前記駆動トランジスタのソース又はドレインの一方に接続され、
    前記第3電極は、前記駆動トランジスタのゲートに接続されている、ことを特徴とする発光素子表示装置。
  12. 絶縁材料からなる基板と、
    前記基板上の表示領域に配置された複数の画素と、
    前記複数の画素の各画素に形成される1又は複数の薄膜トランジスタと、
    発光層を含む有機層とアノード電極とカソード電極とを備える発光素子と、
    前記基板及び前記薄膜トランジスタの間に配置され、平面視で少なくとも2つの前記薄膜トランジスタと重畳する第1電極と、
    前記第1電極の前記基板側とは反対側に、絶縁膜を介して配置され、前記第1電極と対向する第2電極と、を備えることを特徴とする発光素子表示装置。
  13. 請求項12に記載の発光素子表示装置において、
    前記第1の電極は、前記薄膜トランジスタの1つのソース又はドレインの一方に接続されていることを特徴とする発光素子表示装置。
  14. 請求項12に記載の発光素子表示装置において、
    前記第2の電極は、前記薄膜トランジスタの1つのゲート電極に接続されていることを特徴とする発光素子表示装置。
  15. 請求項13に記載の発光素子表示装置において、
    前記薄膜トランジスタは半導体層を有し、
    前記第2電極は、前記半導体層と同層に形成されていることを特徴とする発光素子表示装置。
  16. 請求項12に記載の発光素子表示装置において、
    前記第1電極は、前記カソード電極と電気的に接続されていることを特徴とする発光素子表示装置。
  17. 請求項12に記載の発光素子表示装置において、
    前記第2電極は、前記アノード電極と電気的に接続されていることを特徴とする発光素子表示装置。
  18. 絶縁材料からなる基板と、
    前記基板上の表示領域に配置された複数の画素と、
    前記複数の画素の各画素に形成され、第1の半導体層を有する1又は複数の薄膜トランジスタと、
    発光層を含む有機層とアノード電極とカソード電極とを備える発光素子と、
    前記第1の半導体層と同層に形成された第2の半導体層と、
    前記基板及び前記薄膜トランジスタの間に配置される第1電極と、
    前記第1電極の前記基板側とは反対側に、絶縁膜を介して配置され、前記第1電極と対向する第2電極とを備え、
    前記第1電極は、少なくとも前記薄膜トランジスタの1つの前記第1の半導体層と、前記第2の半導体層とに、平面視で重畳することを特徴とする発光素子表示装置。
  19. 請求項18に記載の発光素子表示装置において、
    前記第2電極は、前記第2の半導体層であることを特徴とする発光素子表示装置。
  20. 請求項18に記載の発光素子表示装置において、
    前記第1電極は、前記第2の半導体層と電気的に接続し、
    前記第2電極は、前記第1電極と前記第2電極との間に位置していることを特徴とする発光素子表示装置。
  21. 請求項18から請求項20の何れか1項に記載の発光素子表示装置において、
    前記各画素は発光領域を有し、
    前記前記第2の半導体層は、平面視で前記発光領域と重畳することを特徴とする発光素子表示装置。
JP2014007295A 2014-01-17 2014-01-17 発光素子表示装置 Active JP6169005B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2014007295A JP6169005B2 (ja) 2014-01-17 2014-01-17 発光素子表示装置
TW103144627A TWI557901B (zh) 2014-01-17 2014-12-19 A light emitting element display device
KR1020150006655A KR20150086188A (ko) 2014-01-17 2015-01-14 발광 소자 표시 장치
US14/598,945 US9276051B2 (en) 2014-01-17 2015-01-16 Light-emitting element display device
CN201510023628.8A CN104795423A (zh) 2014-01-17 2015-01-16 发光元件显示装置
US15/003,538 US20160141344A1 (en) 2014-01-17 2016-01-21 Light-emitting element display device
KR1020160159131A KR101974700B1 (ko) 2014-01-17 2016-11-28 발광 소자 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014007295A JP6169005B2 (ja) 2014-01-17 2014-01-17 発光素子表示装置

Publications (3)

Publication Number Publication Date
JP2015135438A true JP2015135438A (ja) 2015-07-27
JP2015135438A5 JP2015135438A5 (ja) 2017-02-16
JP6169005B2 JP6169005B2 (ja) 2017-07-26

Family

ID=53545528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014007295A Active JP6169005B2 (ja) 2014-01-17 2014-01-17 発光素子表示装置

Country Status (5)

Country Link
US (2) US9276051B2 (ja)
JP (1) JP6169005B2 (ja)
KR (2) KR20150086188A (ja)
CN (1) CN104795423A (ja)
TW (1) TWI557901B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190014217A (ko) * 2017-07-28 2019-02-12 삼성디스플레이 주식회사 표시장치용 기판, 유기발광표시장치 및 유기발광표시장치의 제조방법
CN113383419A (zh) * 2019-01-15 2021-09-10 三星显示有限公司 显示设备

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015201314A (ja) * 2014-04-07 2015-11-12 株式会社ジャパンディスプレイ 発光素子表示装置
JP2016197580A (ja) * 2015-04-06 2016-11-24 株式会社ジャパンディスプレイ 有機el表示装置
KR102557315B1 (ko) * 2015-05-08 2023-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106298837A (zh) * 2015-05-29 2017-01-04 鸿富锦精密工业(深圳)有限公司 Oled显示面板及拼接显示装置
KR102520854B1 (ko) * 2015-08-13 2023-04-12 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102567317B1 (ko) * 2015-12-29 2023-08-16 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
KR102636147B1 (ko) 2015-12-31 2024-02-08 엘지디스플레이 주식회사 투명표시장치
JP6673731B2 (ja) 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102620013B1 (ko) * 2016-07-01 2024-01-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
CN106057825A (zh) * 2016-08-03 2016-10-26 深圳市华星光电技术有限公司 Oled显示装置的阵列基板及其制造方法
KR102693312B1 (ko) * 2016-09-30 2024-08-07 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102699551B1 (ko) * 2016-10-27 2024-08-26 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101920769B1 (ko) 2016-10-31 2018-11-22 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102554862B1 (ko) * 2016-11-21 2023-07-14 삼성디스플레이 주식회사 표시 장치
KR102702938B1 (ko) * 2016-11-30 2024-09-03 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치
KR20180068634A (ko) * 2016-12-14 2018-06-22 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20180075056A (ko) * 2016-12-26 2018-07-04 엘지디스플레이 주식회사 표시 장치
KR102705901B1 (ko) * 2017-02-07 2024-09-11 삼성디스플레이 주식회사 표시 장치
TWI630590B (zh) * 2017-07-05 2018-07-21 Industrial Technology Research Institute 畫素結構以及顯示面板
CN109509768B (zh) * 2017-09-15 2024-06-04 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN107799570A (zh) * 2017-10-09 2018-03-13 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法
KR102513990B1 (ko) * 2017-12-04 2023-03-23 엘지디스플레이 주식회사 전계발광 표시장치 및 그의 제조방법
JP7057134B2 (ja) * 2018-01-10 2022-04-19 キヤノン株式会社 表示装置及び撮像装置
WO2019230261A1 (ja) * 2018-05-31 2019-12-05 株式会社ジャパンディスプレイ 表示装置及びアレイ基板
KR102675480B1 (ko) * 2018-06-15 2024-06-13 삼성디스플레이 주식회사 표시 장치
KR102651596B1 (ko) * 2018-06-29 2024-03-27 삼성디스플레이 주식회사 표시장치
KR102671038B1 (ko) * 2018-07-17 2024-06-03 삼성디스플레이 주식회사 디스플레이 장치
KR102693149B1 (ko) * 2018-08-17 2024-08-07 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
CN112753281B (zh) * 2018-09-26 2024-07-02 夏普株式会社 显示装置
CN109216427B (zh) * 2018-10-25 2021-03-30 上海天马微电子有限公司 一种显示面板、显示面板的制作方法及显示装置
JP2020148847A (ja) * 2019-03-12 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 表示装置及び電子機器
JP2020166191A (ja) * 2019-03-29 2020-10-08 株式会社ジャパンディスプレイ 表示装置
KR20200124798A (ko) * 2019-04-24 2020-11-04 삼성디스플레이 주식회사 표시 장치
KR20210157928A (ko) 2020-06-22 2021-12-30 삼성디스플레이 주식회사 표시 장치
CN114830347A (zh) * 2020-11-18 2022-07-29 京东方科技集团股份有限公司 阵列基板、显示装置
KR20240018013A (ko) * 2022-08-01 2024-02-13 삼성디스플레이 주식회사 표시 장치

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001249362A (ja) * 1999-12-27 2001-09-14 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置
JP2003152086A (ja) * 2001-11-15 2003-05-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP2004046154A (ja) * 2002-06-03 2004-02-12 Lg Phillips Lcd Co Ltd アクティブ・マトリクス有機電界発光素子及びその製造方法
JP2005340772A (ja) * 2004-05-24 2005-12-08 Samsung Sdi Co Ltd キャパシタ及びこれを利用する発光表示装置
JP2007148216A (ja) * 2005-11-30 2007-06-14 Seiko Epson Corp 発光装置および電子機器
JP2007199350A (ja) * 2006-01-26 2007-08-09 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2007279683A (ja) * 2006-04-11 2007-10-25 Au Optronics Corp 液晶ディスプレイの製造方法
JP2008191517A (ja) * 2007-02-07 2008-08-21 Seiko Epson Corp 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2009003405A (ja) * 2007-06-21 2009-01-08 Samsung Sdi Co Ltd 有機電界発光表示装置及びその製造方法
JP2009122656A (ja) * 2007-10-23 2009-06-04 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009164236A (ja) * 2007-12-28 2009-07-23 Casio Comput Co Ltd 表示装置及びその製造方法
JP2009200336A (ja) * 2008-02-22 2009-09-03 Sony Corp 自発光型表示装置
US20110291091A1 (en) * 2010-06-01 2011-12-01 Samsung Mobile Display Co., Ltd. Organic Light Emitting Display
JP2012212076A (ja) * 2011-03-31 2012-11-01 Sony Corp 表示装置および電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5330449B2 (ja) 1972-12-26 1978-08-26
JP3457819B2 (ja) * 1996-11-28 2003-10-20 カシオ計算機株式会社 表示装置
US6590227B2 (en) * 1999-12-27 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device
KR100589375B1 (ko) * 2004-05-24 2006-06-14 삼성에스디아이 주식회사 커패시터 및 이를 이용하는 발광 표시 장치
JP4367346B2 (ja) * 2005-01-20 2009-11-18 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
TWI337754B (en) * 2007-04-20 2011-02-21 Au Optronics Corp Semiconductor structure of display device and method for fabricating the same
JP4715833B2 (ja) * 2007-11-07 2011-07-06 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器
JP2010032838A (ja) * 2008-07-30 2010-02-12 Sumitomo Chemical Co Ltd 表示装置および表示装置の製造方法
KR20120129592A (ko) * 2011-05-20 2012-11-28 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
KR101971925B1 (ko) * 2012-09-19 2019-08-19 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 유기 발광 표시 장치

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001249362A (ja) * 1999-12-27 2001-09-14 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置
JP2003152086A (ja) * 2001-11-15 2003-05-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP2004046154A (ja) * 2002-06-03 2004-02-12 Lg Phillips Lcd Co Ltd アクティブ・マトリクス有機電界発光素子及びその製造方法
JP2005340772A (ja) * 2004-05-24 2005-12-08 Samsung Sdi Co Ltd キャパシタ及びこれを利用する発光表示装置
JP2007148216A (ja) * 2005-11-30 2007-06-14 Seiko Epson Corp 発光装置および電子機器
JP2007199350A (ja) * 2006-01-26 2007-08-09 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2007279683A (ja) * 2006-04-11 2007-10-25 Au Optronics Corp 液晶ディスプレイの製造方法
JP2008191517A (ja) * 2007-02-07 2008-08-21 Seiko Epson Corp 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2009003405A (ja) * 2007-06-21 2009-01-08 Samsung Sdi Co Ltd 有機電界発光表示装置及びその製造方法
JP2009122656A (ja) * 2007-10-23 2009-06-04 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009164236A (ja) * 2007-12-28 2009-07-23 Casio Comput Co Ltd 表示装置及びその製造方法
JP2009200336A (ja) * 2008-02-22 2009-09-03 Sony Corp 自発光型表示装置
US20110291091A1 (en) * 2010-06-01 2011-12-01 Samsung Mobile Display Co., Ltd. Organic Light Emitting Display
JP2012212076A (ja) * 2011-03-31 2012-11-01 Sony Corp 表示装置および電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190014217A (ko) * 2017-07-28 2019-02-12 삼성디스플레이 주식회사 표시장치용 기판, 유기발광표시장치 및 유기발광표시장치의 제조방법
KR102390447B1 (ko) * 2017-07-28 2022-04-26 삼성디스플레이 주식회사 표시장치용 기판, 유기발광표시장치 및 유기발광표시장치의 제조방법
CN113383419A (zh) * 2019-01-15 2021-09-10 三星显示有限公司 显示设备

Also Published As

Publication number Publication date
KR101974700B1 (ko) 2019-09-05
CN104795423A (zh) 2015-07-22
US20160141344A1 (en) 2016-05-19
KR20150086188A (ko) 2015-07-27
KR20160140542A (ko) 2016-12-07
TWI557901B (zh) 2016-11-11
TW201530753A (zh) 2015-08-01
US9276051B2 (en) 2016-03-01
JP6169005B2 (ja) 2017-07-26
US20150206929A1 (en) 2015-07-23

Similar Documents

Publication Publication Date Title
JP6169005B2 (ja) 発光素子表示装置
US12058893B2 (en) Display device
US10388711B2 (en) Light emitting element display device
US10062846B2 (en) Display device
US10256285B2 (en) Organic electroluminescence display device with improved brightness evenness and manufacturing method thereof
US9806139B2 (en) Light emitting element display device
US9792854B2 (en) Display device
JP2015176800A (ja) 発光表示装置
JPWO2014136150A1 (ja) El表示装置
US10095073B2 (en) Display device
JP2017111926A (ja) 有機エレクトロルミネッセンス表示装置
US11387304B2 (en) Light emitting element display device
US20240365588A1 (en) Display device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170112

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170112

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170627

R150 Certificate of patent or registration of utility model

Ref document number: 6169005

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250