JP2004046154A - アクティブ・マトリクス有機電界発光素子及びその製造方法 - Google Patents
アクティブ・マトリクス有機電界発光素子及びその製造方法 Download PDFInfo
- Publication number
- JP2004046154A JP2004046154A JP2003157754A JP2003157754A JP2004046154A JP 2004046154 A JP2004046154 A JP 2004046154A JP 2003157754 A JP2003157754 A JP 2003157754A JP 2003157754 A JP2003157754 A JP 2003157754A JP 2004046154 A JP2004046154 A JP 2004046154A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- conductive material
- insulating film
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 239000010410 layer Substances 0.000 claims abstract description 220
- 238000000034 method Methods 0.000 claims abstract description 77
- 239000011229 interlayer Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 230000008569 process Effects 0.000 claims abstract description 35
- 239000003990 capacitor Substances 0.000 claims description 104
- 239000004020 conductor Substances 0.000 claims description 84
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 52
- 239000002184 metal Substances 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000011241 protective layer Substances 0.000 claims description 24
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 17
- 238000003860 storage Methods 0.000 claims description 17
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 12
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 230000005684 electric field Effects 0.000 claims description 4
- 239000011368 organic material Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000005401 electroluminescence Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 2
- 239000002356 single layer Substances 0.000 claims description 2
- 230000006866 deterioration Effects 0.000 abstract description 7
- 230000002035 prolonged effect Effects 0.000 abstract 2
- 239000010408 film Substances 0.000 description 73
- 239000010409 thin film Substances 0.000 description 42
- 239000012535 impurity Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Led Devices (AREA)
Abstract
【課題】パワーラインの劣化を防止し、均一な画質を示すアクティブ・マトリクス有機ＬＥＤ及びその製造方法の提供並びに、開口率を増やして寿命が長いアクティブ・マトリクス有機ＬＥＤ及びその製造方法の提供並びに、層間絶縁膜を有機絶縁層で形成して表面を平坦にすることにより、発光層に形成されるフィールドを均一にして有機発光層の寿命が長いアクティブ・マトリクス有機ＬＥＤ及びその製造方法を提供する。
【解決手段】本発明においてはグラウンド層とパワーラインを基板全面に形成して、駆動時に発散される熱を極小化することにより劣化を防止できて、抵抗を減少させて画質の不均一を防止できる。また、本発明によるアクティブ・マトリクス有機ＬＥＤにおいてはカソード電極をソース電極及びドレイン電極と同一工程で形成することによって、製造工程及び費用を減らして不良発生要因を減少させて製造収率を増やすことができる。
また、ゲート配線とデータ配線間に形成する層間絶縁膜を厚い有機絶縁層で形成して表面を平坦化する。
【選択図】 図４
【解決手段】本発明においてはグラウンド層とパワーラインを基板全面に形成して、駆動時に発散される熱を極小化することにより劣化を防止できて、抵抗を減少させて画質の不均一を防止できる。また、本発明によるアクティブ・マトリクス有機ＬＥＤにおいてはカソード電極をソース電極及びドレイン電極と同一工程で形成することによって、製造工程及び費用を減らして不良発生要因を減少させて製造収率を増やすことができる。
また、ゲート配線とデータ配線間に形成する層間絶縁膜を厚い有機絶縁層で形成して表面を平坦化する。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は有機電界発光素子に係り、さらに詳細には薄膜トランジスタを利用したアクティブ・マトリクス有機電界発光素子に関する。
【０００２】
【関連技術】
現在テレビジョンやモニターのようなディスプレー装置には陰極線管（ｃａｔｈｏｄｅ ｒａｙ ｔｕｂｅ：ＣＲＴ）が主な装置として利用されているが、これは重量と体積が大きくて駆動電圧が高い問題がある。これにより、薄形化、軽量化、低消費電力化などの優秀な特性を有する平板表示装置（ｆｌａｔ ｐａｎｅｌ ｄｉｓｐｌａｙ）の必要性が台頭し、液晶表示装置（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ）とプラズマ表示装置（ｐｌａｓｍａ ｄｉｓｐｌａｙ ｐａｎｅｌ）、電界放出表示装置（ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ ｄｉｓｐｌａｙ）、そして電界発光表示装置（または電界発光素子とも称する）（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ ｄｉｓｐｌａｙ：ＥＬＤ）のような多様な平板表示装置が研究及び開発されている。
【０００３】
このうち電界発光素子は、蛍光体に一定以上の電界が掛かれば光が発生する電界発光（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ：ＥＬ）現象を利用した表示素子であって、キャリアの励起を起こすソースによって無機（ｉｎｏｒｇａｎｉｃ）電界発光素子と有機電界発光素子（ｏｒｇａｎｉｃ ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ ｄｉｓｐｌａｙ ｄｉｖｉｃｅ：ＯＥＬＤ）に分けることができる。
【０００４】
このうち、有機電界発光素子が青色をはじめとする可視光線の全領域の光が出るので天然色表示素子として注目を浴びており、高輝度と低動作電圧特性を有する。また自己発光型であるのでコントラスト比が大きくて、超薄型ディスプレーの具現が可能であり、工程が簡単で環境汚染が比較的少ない。一方、応答時間が数マイクロ秒程度であって動画像具現がやさしくて、視野角の制限がなくて低温においても安定的であって、直流５Ｖないし１５Ｖの低い電圧で駆動するので駆動回路の製作及び設計が容易である。
【０００５】
このような有機電界発光素子は、構造が無機電界発光素子と同様であるが、発光原理は電子と正孔の再結合による発光を利用しているので有機ＬＥＤ（ｏｒｇａｎｉｃ ｌｉｇｈｔｅｍｉｔｔｉｎｇ ｄｉｏｄｅ：ＯＬＥＤ）と呼ぶこともある。したがって、以下では有機ＬＥＤと称する。
【０００６】
最近、複数の画素をマトリックス状で配列して各画素に薄膜トランジスタを連結したアクティブ・マトリクス（ａｃｔｉｖｅ ｍａｔｒｉｘ）形態が平板表示装置に広く利用されるので、これを有機電界発光素子に適用したアクティブ・マトリクス有機ＬＥＤ（ａｃｔｉｖｅ ｍａｔｒｉｘ ｏｒｇａｎｉｃ ＬＥＤ：ＡＭＯＬＥＤ）について添付した図面を参照しながら説明する。
【０００７】
図１は、アクティブ・マトリクス有機ＬＥＤの一画素についての回路構造を図示したものであって、図示したようにアクティブ・マトリクス有機ＬＥＤの一画素はスイッチング薄膜トランジスタ４とドライビング薄膜トランジスタ５、ストレージキャパシタ（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）６、そして発光ダイオード７で構成される。ここで、スイッチング薄膜トランジスタ４とドライビング薄膜トランジスタ５はｐ型多結晶シリコン薄膜トランジスタで構成される。
【０００８】
スイッチング薄膜トランジスタ４のゲート電極は、ゲート配線１と連結されていて、ソース電極はデータ配線２と連結されている。スイッチング薄膜トランジスタ４のドレイン電極はドライビング薄膜トランジスタ５のゲート電極と連結されていて、ドライビング薄膜トランジスタ５のドレイン電極は発光ダイオード７のアノード電極と連結されている。ドライビング薄膜トランジスタ５のソース電極はパワーライン３と連結されていて、発光ダイオード７のカソード電極は接地されている。次に、ストレージキャパシタ６がドライビング薄膜トランジスタ５のゲート電極及びソース電極と連結されている。
【０００９】
したがって、ゲート配線１を通して信号が印加されればスイッチング薄膜トランジスタ４がオンされて、データ配線２の信号がドライビング薄膜トランジスタ５のゲート電極に伝えられて、ドライビング薄膜トランジスタ５がオンされるので、発光ダイオード７を通して光が出力される。このとき、ストレージキャパシタ６はスイッチング薄膜トランジスタ４がオフされたとき、ドライビング薄膜トランジスタ５のゲート電圧を一定に維持させる。
【００１０】
このように薄膜トランジスタを利用したこれまでのアクティブ・マトリクス有機ＬＥＤの断面を図２に示した。この図２はドライビング薄膜トランジスタと発光ダイオード及びストレージキャパシタについての断面図である。
【００１１】
図示したように、基板１０上にバッファ層（ｂｕｆｆｅｒ ｌａｙｅｒ）１１が形成されていて、その上にアイランド（ｉｓｌａｎｄ）形態を有する第１多結晶シリコン層１２ａ、１２ｂ、１２ｃ及び第２多結晶シリコン層１３ａが形成されている。第１多結晶シリコン層１２ａ、１２ｂ、１２ｃは薄膜トランジスタのアクティブ層１２ａと不純物がドーピングされたドレイン領域１２ｂとソース領域１２ｃに分けられており、第２多結晶シリコン層１３ａはキャパシタ電極になる。
【００１２】
次に、アクティブ層１２ａ上部にはゲート絶縁膜１４が形成されていて、その上にゲート電極１５が形成されている。
【００１３】
続いて、ゲート電極１５上に第１層間絶縁膜１６が形成されてゲート電極１５とソース領域１２ｃ及びドレイン領域１２ｂそしてキャパシタ電極１３ａを覆っており、キャパシタ電極１３ａ上部の第１層間絶縁膜１６上にはパワーライン１７が形成されている。ここで、パワーライン１７は配線の形態を有して一方向に長く延びている。
【００１４】
次に、パワーライン１７上部には第２層間絶縁膜１８が形成されているが、この第２層間絶縁膜１８は第１層間絶縁膜１６と一緒にドレイン領域１２ｂとソース領域１２ｃの一部を各々あらわす第１コンタクトホール１８ａ及び第２コンタクトホール１８ｂを有し、またパワーライン１７を一部あらわす第３コンタクトホール１８ｃを有する。
【００１５】
次に、第２層間絶縁膜１８上部にはドレイン電極１９ａとソース電極１９ｂが形成されている。ここで、ドレイン電極１９ａは第１コンタクトホール１８ａを通してドレイン領域１２ｂと連結されていて、ソース電極１９ｂは第２コンタクトホール１８ｂ及び第３コンタクトホール１８ｃを通してソース領域１２ｃ及びパワーライン１７と各々連結されている。
【００１６】
続いて、ドレイン電極１９ａとソース電極１９ｂ上部には第１保護層２０が形成されていて、第１保護層２０はドレイン電極１９ａを一部あらわす第４コンタクトホール２０ａを有する。
【００１７】
次に、第１保護層２０上部には透明導電物質からなるアノード電極２１が形成されていて、その上に第２保護層２２が形成されている。第２保護層２２はアノード電極２１を一部あらわす凹部２２ａを有する。
【００１８】
次に、第２保護層２２の凹部２２ａ上には、有機発光層２３が形成されていて、その上に金属のような不透明導電物質からなるカソード電極２４が形成されている。ここで、カソード電極２４は基板全面に形成されている。
【００１９】
図２のアクティブ・マトリクス有機ＬＥＤにおいてはアノード電極２１が透明導電物質からなり、カソード電極２４は不透明導電物質からなるので、有機発光層２３における光はアノード電極２３を通して下部に放出されるようになる。したがって、下部放出（ｂｏｔｔｏｍ ｅｍｉｓｓｉｏｎ）型を構成する。
【００２０】
このようなこれまでのアクティブ・マトリクス有機ＬＥＤの製造過程を図３Ａないし図３Ｇに図示した。
【００２１】
図３Ａに示したように、透明な基板１０上にバッファ層１１を形成してその上に多結晶シリコンを形成した後、多結晶シリコンを第１マスクでパターニングしてアイランド状を有する半導体層１２、１３を形成する。
【００２２】
次に、図３Ｂに示したように半導体層１２、１３上部にシリコン酸化膜のような絶縁膜を蒸着してその上に金属のような導電物質を蒸着した後、第２マスクを利用してパターニングすることによってゲート絶縁膜１４及びゲート電極１５を形成する。続いて、ゲート電極１５をマスクとして半導体層（図３Ａの１２、１３）に不純物を注入して、不純物が注入されないアクティブ層１２ａと不純物が注入されたドレイン領域１２ｂ及びソース領域１２ｃそしてキャパシタ電極１３ａを形成する。ここで、ドレイン領域１２ｂとソース領域１２ｃはアクティブ層１２ａの両側に配置する。
【００２３】
次に、図３Ｃに示したようにゲート電極１５上に第１層間絶縁膜１６を形成して、その上に金属のような導電物質を蒸着した後第３マスクでパターニングして、キャパシタ電極１３ａ上部にパワーライン１７を形成する。パワーライン１７はキャパシタ電極１３ａとストレージキャパシタをなす。
【００２４】
続いて、図３Ｄに示したようにパワーライン１７上部に第２層間絶縁膜１８を形成して、第４マスクを利用してパターニングすることによって第１コンタクトホールないし第３コンタクトホール１８ａ、１８ｂ、１８ｃを形成する。第１コンタクトホール１８ａはドレイン領域１２ｂをあらわして、第２コンタクトホール１８ｂはソース領域１２ｃをあらわし、第３コンタクトホール１８ｃはパワーライン１７をあらわす。
【００２５】
次に、図３Ｅに示したように第２層間絶縁膜１８上部に金属のような導電物質を蒸着して第５マスクでパターニングして、ドレイン電極１９ａとソース電極１９ｂを形成する。ドレイン電極１９ａは第１コンタクトホール１８ａを通してドレイン領域１２ｂと連結されて、ソース電極１９ｂは第２コンタクトホール１８ｂ及び第３コンタクトホール１８ｃを通してソース領域１２ｃ及びパワーライン１７と各々連結される。
【００２６】
次に、図３Ｆに示したようにドレイン電極１９ａとソース電極１９ｂ上部に第１保護層２０を形成して、これを第６マスクでパターニングしてドレイン電極１９ａをあらわす第４コンタクトホール２０ａを形成する。
【００２７】
続いて、図３Ｇに示したように透明導電物質を蒸着して第７マスクを利用してパターニングすることによって、第４コンタクトホール２０ａを通してドレイン電極１９ａと連結されるアノード電極２１を形成する。
【００２８】
次に、図３Ｈに示したようにアノード電極２１上部に第２保護層２２を形成して第８マスクでパターニングして、アノード電極２１をあらわす凹部２２ａを形成する。
【００２９】
次に、図３Ｉに示したように第２保護層２２の凹部２２ａ上部に有機発光層２３を成膜して、その上に金属のような不透明導電物質を蒸着してカソード電極２４を形成する。
【００３０】
このような方法でアクティブ・マトリクス有機ＬＥＤを製造できるが、このようなアクティブ・マトリクス有機ＬＥＤにおいてはパワーラインが配線形態を取るので、薄膜トランジスタの駆動時に熱が生じるとこれを発散させるのに問題がある。また、配線抵抗により電流駆動をすることにおいて画質の不均一が発生しうる。
【００３１】
一方、アクティブ・マトリクス有機ＬＥＤは、薄膜を蒸着してマスクを利用して写真エッチングする工程を何度も繰り返すことによって形成されて、このとき用いるマスク数が工程数を示す。写真エッチング工程には洗浄、感光膜塗布、露光及び現像、エッチング等いろいろな工程を伴っているために、マスク数を一つのみ減らしても製造工程と時間及び費用などを大幅に減らすことができる。ところで、前述したアクティブ・マトリクス有機ＬＥＤの場合には８枚のマスクを利用して製造しなければならないので、製造工程が長いので不良発生要因が多くなって、これにより収率が低下して費用が増加する問題がある。
【００３２】
また、アクティブ・マトリクス有機ＬＥＤにおいては一画素内に複数の薄膜トランジスタとストレージキャパシタを有し、ストレージキャパシタを不透明な物質で形成するので発光面積が減って開口率が低下する。これにより、輝度を向上させるためには電流密度が高まるので有機ＬＥＤの寿命が低下する。
【００３３】
さらに、前記アクティブ層を形成するために、多結晶シリコンを基板の全面に対して形成してこれをパターニングする工程において、前記多結晶シリコン層を構成するグレーンとグレーン境界のエッチング選択比が異なるために、これをすべてエッチングしようとするならエッチング時間を伸ばしてオーバーエッチング（ｏｖｅｒ ｅｔｃｈｉｎｇ）する工程を進めるようになる。
【００３４】
ところが、前記オーバーエッチング工程でポリシリコン中既に除去された部分で露出された一部バッファ層の表面が削られる現象が起こるようになって、多結晶シリコンをすべて除去するようになれば結果的にバッファ層の表面に結晶状の形態が残される。
【００３５】
このような場合には前記バッファ層に蒸着されるゲート絶縁膜と層間絶縁膜などを成膜する時にバッファ層の表面に残された形状がそのまま転写されて前記陽極電極に該当する層であるＩＴＯ電極表面の粗さが悪くなる。
【００３６】
これは有機発光層と陰極電極形成後、駆動時に前記粗さによって陽極と陰極間の均一なフィールドが形成されずに偏在させることとなり、寿命の低下を誘発する原因になる。また、表面の粗さによって整流比特性も良くなく、アクティブ駆動時にグレー（ｇｒａｙ）再現によくない影響を与える。
【００３７】
【発明が解決しようとする課題】
本発明は前記したこれまでの問題点を解決するために案出されたものであり、本発明の目的はパワーラインの劣化を防止し、均一な画質を示すアクティブ・マトリクス有機ＬＥＤ及びその製造方法を提供することにある。
【００３８】
本発明の他の目的は製造工程及び費用を減少させることができ、開口率を増やして寿命が長いアクティブ・マトリクス有機ＬＥＤ及びその製造方法を提供することにある。
【００３９】
本発明のさらに他の目的はゲート電極を形成した後、データ配線を形成する前に層間絶縁膜を有機絶縁層で形成して表面を平坦にすることにより、バッファ層の表面粗さにより発光層が影響を受けないようにして、発光層に形成されるフィールドが均一になるようにして有機発光層の寿命が長いアクティブ・マトリクス有機ＬＥＤ及びその製造方法を提供することにある。
【００４０】
【課題を解決するための手段】
前記した目的を達成するための本発明によるアクティブ・マトリクス有機電界発光素子は基板と、前記基板上部に形成されているグラウンド層、前記グラウンド層上部のバッファ層、前記バッファ層上部に形成されていて、中央に配置するアクティブ領域と前記アクティブ領域の両側に配置するドレイン領域及びソース領域からなる多結晶シリコン層、前記多結晶シリコン層を覆っているゲート絶縁膜、前記多結晶シリコン層のアクティブ領域上部のゲート絶縁膜上に形成されているゲート電極、前記ゲート絶縁膜上部に形成されている第１キャパシタ電極、前記ゲート電極及び第１キャパシタ電極を覆っている層間絶縁膜、前記層間絶縁膜上部に形成されていて、前記層間絶縁膜とゲート絶縁膜を貫通して形成された第１コンタクトホール及び第２コンタクトホールを通して前記ドレイン領域及びソース領域と各々接触するドレイン電極とソース電極、前記層間絶縁膜上部に形成されており、前記ドレイン電極と連結されているカソード電極、前記層間絶縁膜上部に形成されている第２キャパシタ電極、前記層間絶縁膜上部に形成されていて、前記ドレイン電極とソース電極、カソード電極及び第２キャパシタ電極を覆い、前記カソード電極をあらわす凹部を有する保護層、前記保護層上部と前記凹部内に形成されていて、前記凹部を通して前記カソード電極と接触する有機発光層、前記保護層の露出された部分と前記有機発光層上部に形成されているアノード電極を含む。
【００４１】
ここで、前記ゲート電極は、前記第１キャパシタ電極と電気的に連結されており、前記ゲート電極と前記第１キャパシタ電極は同一物質で構成することができる。
【００４２】
前記ソース電極は、前記層間絶縁膜とゲート絶縁膜及びバッファ層を貫通して前記グラウンド層の一部をあらわす第３コンタクトホールを通して前記グラウンド層と連結されていることもある。
【００４３】
前記第２キャパシタ電極は、前記層間絶縁膜とゲート絶縁膜及びバッファ層を貫通して前記グラウンド層の一部をあらわす第３コンタクトホールを通して前記グラウンド層と連結されていることもある。
【００４４】
前記アノード電極は、前記基板の全面に配置して電力配線の役割を有することができる。
【００４５】
前記第１及び第２キャパシタ電極は、前記第１及び第２キャパシタ電極間に配置する前記層間絶縁膜と一緒にストレージキャパシタを形成する。
【００４６】
前記多結晶シリコン層のドレイン領域とソース領域は、イオンドーピングされており、前記アクティブ領域は純粹シリコンで構成される。
【００４７】
一方、前記グラウンド層は、前記多結晶シリコン層に対応する複数の開口部を有することが望ましい。
【００４８】
前記グラウンド層は、不透明な導電物質で構成することができ、前記不透明な導電物質は金属であることが望ましい。
【００４９】
また、前記カソード電極、ドレイン電極、ソース電極及び第２キャパシタ電極は、前記不透明な導電物質と同一な物質で構成することができ、前記不透明な導電物質は金属であることが好ましい。
【００５０】
前記アノード電極は、インジウム−スズ−オキサイドとインジウム−酸化亜鉛中のいずれか一つである透明導電物質で構成することができる。
【００５１】
本発明で、前記グラウンド層は、透明導電物質で構成することができ、前記透明導電物質はインジウム−スズ−オキサイドとインジウム−酸化亜鉛中のいずれか一つで構成することが望ましい。
【００５２】
前記カソード電極は、透明導電物質で構成することができ、前記透明導電物質はインジウム−スズ−オキサイドとインジウム−酸化亜鉛中のいずれか一つで有り得る。
【００５３】
前記アノード電極は、金属のような不透明導電物質で構成することもできる。
【００５４】
一方、前記ドレイン電極とソース電極及び第２キャパシタ電極は、透明導電物質と不透明な導電物質の二重層で構成することができ、このとき前記透明導電物質はインジウム−スズ−オキサイドとインジウム−酸化亜鉛中のいずれか一つからなり、前記不透明導電物質は金属で有り得る。
【００５５】
前記層間絶縁膜は、ベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ：ＢＣＢ）のような有機物質で構成することが望ましい。
【００５６】
前記ゲート電極は、前記アクティブ領域の真上に配置することが望ましい。
【００５７】
本発明によるアクティブ・マトリクス有機電界発光素子の製造方法は、基板上部にグラウンド層を形成する段階と、前記グラウンド層上部にバッファ層を形成する段階と、前記バッファ層上部に多結晶シリコン層を形成する段階と、前記多結晶シリコン層を覆うゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上部に前記多結晶シリコン層上に配置するゲート電極と第１キャパシタ電極を形成する段階と、前記ゲート電極をマスクとして前記多結晶シリコン層にイオンを注入して中央に配置するアクティブ領域と前記アクティブ領域の両側に配置するドレイン領域及びソース領域を形成する段階と、前記ゲート電極及び第１キャパシタ電極を覆う層間絶縁膜を形成する段階と、前記層間絶縁膜とゲート絶縁膜を貫通して前記ドレイン領域とソース領域を各々あらわす第１コンタクトホール及び第２コンタクトホールと、前記層間絶縁膜とゲート絶縁膜及びバッファ層を貫通して前記グラウンド層の一部をあらわす第３コンタクトホール及び第４コンタクトホールを形成する段階と、前記層間絶縁膜上部に前記第１コンタクトホール及び第２コンタクトホールを通して前記ドレイン領域及びソース領域と各々連結されるドレイン電極とソース電極を形成する段階と、前記層間絶縁膜上部に前記ドレイン電極と連結されるカソード電極を形成する段階と、前記層間絶縁膜上部に第２キャパシタ電極を形成する段階と、前記ドレイン電極とソース電極、カソード電極及び第２キャパシタ電極を覆って前記カソード電極をあらわす凹部を有する保護層を形成する段階と、前記保護層上部と前記凹部内に配置して前記凹部を通して前記カソード電極と接触する有機発光層を形成する段階と、そして前記有機発光層上部にアノード電極を形成する段階とを含む。
【００５８】
前記ゲート電極は、前記第１キャパシタ電極に電気的に連結することができ、前記ゲート電極と第１キャパシタ電極は同一物質で構成することが望ましい。
【００５９】
前記ソース電極は、前記第３コンタクトホールを通して前記グラウンド層と連結することができ、前記第２キャパシタ電極は前記第４コンタクトホールを通して前記グラウンド層と連結することもできる。
【００６０】
前記アノード電極は、前記基板全面に配置し、電力配線の役割を有する。
前記第１キャパシタ電極及び第２キャパシタ電極は、前記第１キャパシタ電極及び第２キャパシタ電極間に配置する前記層間絶縁膜と一緒にストレージキャパシタを形成する。
【００６１】
前記多結晶シリコン層のドレイン領域とソース領域は、イオンドーピングされており、前記アクティブ領域は純粹シリコンで構成することができる。
【００６２】
前記グラウンド層は、前記多結晶シリコン層に対応する複数の開口部を有することが望ましい。
【００６３】
前記グラウンド層は、金属のような不透明な導電物質で構成することができる。
【００６４】
前記ドレイン電極とソース電極を形成する段階と、前記カソード電極を形成する段階及び前記第２キャパシタ電極を形成する段階は同一の不透明導電物質を利用して同一マスク工程で形成することが望ましい。前記不透明導電物質は金属で有り得る。
【００６５】
前記アノード電極は、インジウム−スズ−オキサイドやインジウム−酸化亜鉛のような透明導電物質で構成することができる。
【００６６】
また前記グラウンド層は、インジウム−スズ−オキサイドやインジウム−酸化亜鉛のような透明導電物質で構成することができる。
【００６７】
前記ドレイン電極とソース電極を形成する段階と、前記カソード電極を形成する段階及び前記第２キャパシタ電極を形成する段階は、不透明導電物質を利用し、同一のマスクを利用して同時に遂行されることが望ましい。このとき、前記マスクは前記カソード電極に対応する位置にスリットを含むことができる。
【００６８】
前記カソード電極は、インジウム−スズ−オキサイドやインジウム−酸化亜鉛のような透明導電物質からなる単一層で有り得る。
【００６９】
前記ドレイン電極とソース電極及び第２キャパシタ電極は、透明導電物質と不透明な導電物質の二重層で構成することができ、前記透明導電物質はインジウム−スズ−オキサイドやインジウム−酸化亜鉛中のいずれか一つからなり、前記不透明導電物質は金属で構成することができる。
【００７０】
前記アノード電極は、金属のような不透明な導電物質で構成することができる。
【００７１】
前記層間絶縁膜は、ベンゾシクロブテンのような有機物質で構成することができる。
【００７２】
前記ゲート電極は、前記多結晶シリコンの真上に配置することが望ましい。
【００７３】
このように、本発明においてはグラウンド層とパワーラインを基板全面に形成して、駆動時発散される熱を極小化することにより劣化を防止できて、抵抗を減少させて画質の不均一を防止できる。また、本発明によるアクティブ・マトリクス有機ＬＥＤにおいてはカソード電極をソース電極及びドレイン電極と同一工程で形成することによって、製造工程及び費用を減らして不良発生要因を減少させて製造収率を増やすことができる。
【００７４】
一方、本発明は上部発光方式及び下部発光方式すべてに適用することができ、上部発光方式を利用する場合には開口率が増加するので有機ＬＥＤの寿命を増やすことができる。
【００７５】
【発明の実施の形態】
以下、添付した図面を参照しながら本発明の実施例によるアクティブ・マトリクス有機ＬＥＤ及びその製造方法について詳細に説明する。
【００７６】
まず、図４は、本発明の第１実施例によるアクティブ・マトリクス有機ＬＥＤの断面図である。図示したように、絶縁基板１１０上に金属のような導電物質からなるグラウンド層１２０が形成されていて、その上にバッファ層１３０が形成されている。バッファ層１３０上部にはアイランド形状を有する多結晶シリコン層１３１、１３２、１３３が形成されていて、この多結晶シリコン層１３１、１３２、１３３は薄膜トランジスタのアクティブ層１３１と不純物がドーピングされたドレイン領域１３２及びソース領域１３３に分けられる。ここで、グラウンド層１２０は基板１１０全面に形成されており、バッファ層１３０は基板１１０からの不純物がアクティブ層１３１とドレイン領域１３２及びソース領域１３３に流入することを防止するためのものであってシリコン酸化膜のような物質で構成することができる。
【００７７】
続いて、多結晶シリコン層１３１、１３２、１３３上部にはゲート絶縁膜１４０が形成されていて、アクティブ層１３１上部のゲート絶縁膜１４０上にはゲート電極１５１が形成されている。また、ゲート絶縁膜１４０上部にはゲート電極１５１と同一な物質で構成された第１キャパシタ電極１５２がさらに形成されている。
【００７８】
次に、ゲート電極１５１及び第１キャパシタ電極１５２上には層間絶縁膜１６０が形成されてこれらを覆っており、層間絶縁膜１６０は第１コンタクトホールないし第４コンタクトホール１６１、１６２、１６３、１６４を有する。第１コンタクトホール１６１及び第２コンタクトホール１６２はゲート絶縁膜１４０にまで延びて各々ドレイン領域１３２とソース領域１３３をあらわしており、第３コンタクトホール１６３及び第４コンタクトホール１６４はゲート絶縁膜１４０及びバッファ層１３０まで延びてグラウンド層１２０をあらわす。
【００７９】
次に、層間絶縁膜１６０上部に金属のような不透明導電物質でカソード電極１７１とドレイン電極１７２及びソース電極１７３そして第２キャパシタ電極１７４が形成されている。カソード電極１７１とドレイン電極１７２は連結されており、ドレイン電極１７２は第１コンタクトホール１６１を通してドレイン領域１３２と連結されている。また、ソース電極１７３は第２コンタクトホール１６２及び第３コンタクトホール１６３を通してソース領域１３３及びグラウンド層１２０と連結されていて、第２キャパシタ電極１７４は第４コンタクトホール１６４を通してグラウンド層１２０と連結されている。ここで、図示していないが第１キャパシタ電極１５２はゲート電極１５１と電気的に連結されており、第１キャパシタ電極１５２及び第２キャパシタ電極１７４はストレージキャパシタをなす。一方、カソード電極１７１はゲート電極１５１上部にまで形成されていることもある。
【００８０】
次に、カソード電極１７１とドレイン電極１７２及びソース電極１７３そして第２キャパシタ電極１７４上部には保護層１８０が形成されていて、保護層１８０はカソード電極１７１をあらわす凹部１８１を有する。
【００８１】
続いて、保護層１８０の凹部１８１上部には有機発光層１９０が形成されており、その上にインジウム−スズ−オキサイド（以下「ＩＴＯ」と称する）やインジウム−酸化亜鉛（以下「ＩＺＯ」と称する）のような透明導電物質からなるアノード電極２００が基板全面に形成されている。ここで、アノード電極２００はパワーラインの役割も有する。
【００８２】
このような本発明のアクティブ・マトリクス有機ＬＥＤに対する等価回路を図５に示した。図示したように、ゲート配線２１２とデータ配線２１１が交差して、ゲート配線２１２及びデータ配線２１１の交差部分にはスイッチング薄膜トランジスタ２１４がこれらと連結されている。スイッチング薄膜トランジスタ２１４のドレイン電極はドライビング薄膜トランジスタ２１５のゲート電極と連結されていて、ドライビング薄膜トランジスタ２１５のドレイン電極は発光ダイオード２１７のカソード電極と連結されている。ドライビング薄膜トランジスタ２１５のソース電極は接地されていて、発光ダイオード２１７のアノード電極はパワーライン２１３と連結されている。次に、ドライビング薄膜トランジスタ２１５のゲート電圧を一定に維持させるためのストレージキャパシタ２１６がドライビング薄膜トランジスタ２１５のゲート電極及びソース電極と連結されている。
【００８３】
このような本発明によるアクティブ・マトリクス有機ＬＥＤでドライビング薄膜トランジスタ２１５はｎ型薄膜トランジスタであることが望ましく、スイッチング薄膜トランジスタ２１４はｎ型薄膜トランジスタで構成することもでき、またはｐ型薄膜トランジスタで構成することもできる。
【００８４】
前述したように、本発明の第１実施例においてはグラウンド層とパワーライン層が基板全面に形成されていて、これに対する平面図を図６に示した。ここで、薄膜トランジスタとストレージキャパシタのような素子は省略した。図示したように基板２２０上部にグラウンド層２２１とパワーライン層２２２が形成されていて、グラウンド層２２１とパワーライン層２２２は各々一側をあらわすように基板２２０全面に形成されている。グラウンド層２２１とパワーライン層２２２が重なる部分は画像が表現される領域であって、複数の薄膜トランジスタとストレージキャパシタ及び発光ダイオードが形成されている。本発明でパワーライン層２２２は発光ダイオードのアノード電極の役割も有する。
【００８５】
このように、本発明の第１実施例においてはグラウンド層とパワーラインが基板全面に形成されているので、駆動時に発散される熱を極小化して劣化を防止できて、抵抗を減少させて画質の不均一を防止できる。
【００８６】
また、本発明の第１実施例においては下部のカソード電極を不透明導電物質で形成して、上部のアノード電極を透明導電物質で形成して、上部発光（ｔｏｐ ｅｍｉｓｓｉｏｎ）方式を利用するので開口率が増加する。したがって、駆動時の電流の密度を大きくしなくても輝度を高めることができるので有機ＬＥＤの寿命を増すことができる。
【００８７】
このような本発明の第１実施例によるアクティブ・マトリクス有機ＬＥＤの製造方法について図７Ａないし図７Ｇに示した。
【００８８】
図７Ａに示したように、絶縁基板１１０上に金属のような導電物質を蒸着して第１マスクでパターニングしてグラウンド層１２０を形成する。このとき、グラウンド層１２０は前記図６に示したように広い面積を有して画像表示領域の全部にかけて形成されている。続いて、グラウンド層１２０上部にシリコン酸化膜のような物質でバッファ層１３０を形成した後、その上に多結晶シリコンを形成して第２マスクでパターニングして半導体層１３５を形成する。ここで、多結晶シリコンの形成はいろいろな方法で行うことができるが、非晶質シリコン層を蒸着してこれを熱処理をしたりまたは非晶質シリコン層にレーザービームを照射する方法を利用して結晶化することができる。また、基板１１０はガラスのような透明基板を利用することもでき、不透明な基板を利用することもできる。
【００８９】
次に、図７Ｂに示したように半導体層（図７Ａの１３５）上部にゲート絶縁膜１４０を蒸着した後、その上に金属のような物質を蒸着して第３マスクを利用してパターニングすることによってゲート電極１５１及び第１キャパシタ電極１５２を形成する。続いて、ゲート電極１５１をマスクで半導体層（図７Ａの１３５）の両側に不純物を注入することによって、アクティブ層１３１とそのアクティブ層１３１両側のドレイン領域１３２及びソース領域１３３を形成する。このとき、ゲート絶縁膜１３０はシリコン酸化膜で構成することができ、またはシリコン窒化膜で構成することもできる。また、図示していないが第１キャパシタ電極１５２はゲート電極１５１と電気的に連結される。
【００９０】
次に、図７Ｃに示したようにゲート電極１５１及び第１キャパシタ電極１５２上部にシリコン酸化膜のような無機絶縁物質またはベンゾシクロブテンのような有機絶縁物質を蒸着して層間絶縁膜１６０を形成して、これをゲート絶縁膜１４０及びバッファ層１３０と一緒に第４マスクでパターニングして第１コンタクトホールないし第４コンタクトホール１６１、１６２、１６３、１６４を形成する。
【００９１】
このとき、前記層間絶縁膜１６０は、望ましくは有機絶縁物質を塗布して表面を平坦化する機能をするようにする。
【００９２】
なぜなら、前にこれまでの技術で説明したように、多結晶シリコンをパターニングする工程でバッファ層の表面が荒くなる場合が発生するためである。
【００９３】
再び説明すれば、多結晶シリコンを基板の全面に対して形成してこれをパターニングする工程において、基板に形成された多結晶シリコン層を構成するグレーンとグレーン境界のエッチング選択比が異なるためにこれをすべてエッチングしようとするならエッチング時間を伸ばしてオーバーエッチングする工程を進めるようになる。
【００９４】
ところで、前記オーバーエッチング工程で多結晶シリコン層中既に除去された部分で露出された一部バッファ層の表面が削られる現象が起こるようになって、多結晶シリコン層をすべて除去するようになれば結果的にバッファ層の表面に結晶状の形態が残されるようになる。
【００９５】
したがって、前記バッファ層表面の粗さが以後形成される発光層に影響を及ぼさないように（絶縁膜の粗さにより転写された透明電極の粗さにより発光層にあらわれる影響）前記層間絶縁膜を有機絶縁層として形成して表面を平坦化する工程が必要である。
【００９６】
次に、図７Ｄに示したように層間絶縁膜１６０上部に金属のような導電物質を蒸着して第５マスクでパターニングして、カソード電極１７１とドレイン電極１７２及びソース電極１７３そして第２キャパシタ電極１７４を形成する。このとき、カソード電極１７１はドレイン電極１７２と連結され、ドレイン電極１７２は第１コンタクトホール１６１を通してドレイン領域１３２と連結されて、ソース電極１７３は第２コンタクトホール１６２及び第３コンタクトホール１６３を通してソース領域１３３及びグラウンド層１２０と連結される。また、第２キャパシタ電極１７４は第４コンタクトホール１６４を通してグラウンド層１２０と連結され、第１キャパシタ電極１５２と一緒にストレージキャパシタをなす。
【００９７】
続いて、図７Ｅに示したようにカソード電極１７１とドレイン電極１７２及びソース電極１７３そして第２キャパシタ電極１７４上部にシリコン酸化膜のような物質を蒸着して保護層１８０を形成して、これを第６マスクでパターニングすることによってカソード電極１７１をあらわす凹部１８１を形成する。
【００９８】
続いて、図７Ｆに示したように凹部１８１上部に有機発光層１９０を成膜して、その上にＩＴＯやＩＺＯのような透明導電物質を蒸着してアノード電極２００を形成する。このとき、有機発光層１９０はインクジェット方法やシャドウマスク（ｓｈａｄｏｗ ｍａｓｋ）を利用して形成し、アノード電極２００はシャドウマスクを利用して形成するので別途のマスクを利用した写真エッチング工程が要らなくなる。
【００９９】
このように、本発明の第１実施例においては６枚のマスクでアクティブ・マトリクス有機ＬＥＤを製造できるので、製造工程及び費用を減らして不良発生要因を減少させて製造収率を増やすことができる。
【０１００】
本発明の第１実施例においては上部発光方式を利用した場合に対して説明したが、これを下部発光方式にも適用することができる。
【０１０１】
このような本発明の第２実施例によるアクティブ・マトリクス有機ＬＥＤについて図８に示した。
【０１０２】
図８に示したように、絶縁基板３１０上にＩＴＯやＩＺＯのような透明導電物質からなるグラウンド層３２０が形成されていて、その上にバッファ層３３０が形成されている。バッファ層３３０上部にはアイランド形状を有する多結晶シリコン層３３１、３３２、３３３が形成されているが、この多結晶シリコン層３３１、３３２、３３３は薄膜トランジスタのアクティブ層３３１と不純物がドーピングされたドレイン領域３３２及びソース領域３３３に分けられる。ここで、グラウンド層３２０は基板３１０全面に形成されており、絶縁基板３１０はガラスのように透明な基板で構成することが望ましい。
【０１０３】
続いて、多結晶シリコン層３３１、３３２、３３３上部にはゲート絶縁膜３４０が形成されていて、このゲート絶縁膜３４０上にはゲート電極３５１と第１キャパシタ電極３５２が形成されていて、第１キャパシタ電極３５２はゲート電極３５１と電気的に連結されている。
【０１０４】
次に、ゲート電極３５１及び第１キャパシタ電極３５２上には層間絶縁膜３６０が形成されてこれらを覆っている。
【０１０５】
このとき、前記層間絶縁膜３６０を有機絶縁層で形成して表面を平坦化するようにする。
【０１０６】
前記層間絶縁膜３６０は、第１コンタクトホールないし第４コンタクトホール３６１、３６２、３６３、３６４を有し、第１コンタクトホール３６１及び第２コンタクトホール３６２はゲート絶縁膜３４０にまで延びて各々ドレイン領域３３２とソース領域３３３をあらわして、第３コンタクトホール３６３及び第４コンタクトホール３６４はゲート絶縁膜３４０及びバッファ層３３０まで延びてグラウンド層３２０をあらわす。
【０１０７】
次に、層間絶縁膜３６０上部にカソード電極３７１とドレイン電極３７２ａ、３７２ｂ及びソース電極３７３ａ、３７３ｂそして第２キャパシタ電極３７４ａ、３７４ｂが形成されている。ここで、カソード電極３７１はＩＴＯやＩＺＯのような透明導電物質からなりドレイン電極３７２ａ、３７２ｂと連結されている。ドレイン電極３７２ａ、３７２ｂとソース電極３７３ａ、３７３ｂ及び第２キャパシタ電極３７４ａ、３７４ｂは下部の透明導電物質と上部の金属物質の二重層で構成することができる。このとき、ドレイン電極３７２ａ、３７２ｂは第１コンタクトホール３６１を通してドレイン領域３３２と連結されていて、ソース電極３７３ａ、３７３ｂは第２コンタクトホール３６２及び第３コンタクトホール３６３を通してソース領域３３３及びグラウンド層３２０と連結されていて、第２キャパシタ電極３７４ａ、３７４ｂは第４コンタクトホール３６４を通してグラウンド層３２０と連結されている。第２キャパシタ電極３７４ａ、３７４ｂは第１キャパシタ電極３５２と一緒にストレージキャパシタをなす。
【０１０８】
次に、カソード電極３７１とドレイン電極３７２ａ、３７２ｂ及びソース電極３７３ａ、３７３ｂそして第２キャパシタ電極３７４ａ、３７４ｂ上部には保護層３８０が形成されていて、保護層３８０はカソード電極３７１をあらわす凹部３８１を有する。
【０１０９】
続いて、保護層３８０の凹部３８１上部には有機発光層３９０が形成されており、その上に金属のような不透明導電物質からなるアノード電極４００が基板全面に形成されている。ここで、アノード電極４００はパワーラインの役割も有する。
【０１１０】
このように、本発明の第２実施例においてはグラウンド層とパワーラインを基板全面に形成して、劣化を防止して画質を均一にすることにおいて、カソード電極とグラウンド層を透明導電物質で形成してアノード電極を不透明導電物質で形成して、下部発光方式を利用することができる。
【０１１１】
このような本発明の第２実施例によるアクティブ・マトリクス有機ＬＥＤは、前記第１実施例と同一方法で製造できる。このとき、第１実施例のように６枚のマスクを利用して形成するためには、カソード電極とソース電極及びドレイン電極そして第２キャパシタ電極形成時に透明導電物質と不透明導電物質を順に蒸着して感光膜を塗布した後に、カソード電極が形成される部分にスリットのような微細なパターンが形成されているマスクを利用して露光してパターニングする。
【０１１２】
一方、前述したようにアクティブ層とソース領域及びドレイン領域は、非晶質シリコンを蒸着してこれを熱処理したりレーザービームを照射して結晶化することによって形成される。ところで、本発明のようにグラウンド層を基板全面に形成して、その上に非晶質シリコンを形成した後これを結晶化する場合、非晶質シリコンを結晶化するのに必要な熱が熱伝導度が高いグラウンド層により分散放出されるので、結晶化するのに掛かる時間が長くなり結晶化がきちんと行われない。このとき結晶化された薄膜の写真を図９に示したが、図示したように結晶粒の大きさが小さい薄膜が得られるようになって素子特性が低下する問題がある。
【０１１３】
特にレーザービームを利用する場合結晶状態はさらに悪くなるが、これはレーザービームを利用した結晶化方法は光によるエネルギーを利用するものであるが、光によるエネルギーはグラウンド層によりさらに容易に分散されるためである。
【０１１４】
したがって、このような問題を解決するために本発明の他の実施例においては薄膜トランジスタ、特にアクティブ層とソース領域及びドレイン領域が形成される部分のグラウンド層を除去する。これによるグラウンド層に対する平面図を図１０に示したが、図示したように本発明の他の実施例によるグラウンド層４２１は内部に複数個の開口部４２１ａを有する。前記したようにこの開口部４２１ａは薄膜トランジスタが形成される位置に対応する。
【０１１５】
図１０のグラウンド層を利用して形成された多結晶シリコン層の写真を図１１に示したが、図示したように結晶粒の大きさが大きい多結晶シリコン層が形成されることが分かる。
【０１１６】
本発明は前記した実施例に限らず、本発明の精神を外れない以上多様な変化と変形が可能である。
【０１１７】
【発明の効果】
本発明においてはグラウンド層とパワーラインを基板全面に形成して、駆動時に発散される熱を極小化することにより劣化を防止できて、抵抗を減少させて画質の不均一を防止できる。
【０１１８】
また、本発明によるアクティブ・マトリクス有機ＬＥＤにおいてはカソード電極をソース電極及びドレイン電極と同一工程で形成することによって、製造工程及び費用を減らして不良発生要因を減少させて製造収率を増やすことができる。
【０１１９】
また、本発明はゲート配線とデータ配線間に介在する層間絶縁膜を有機絶縁層で形成するので、これを通した表面平坦化効果により発光層の電界形成が均一されるようにして、均一な整流比特性によるグレーン再現特性を改善することができて、同時に、発光層の寿命を延ばすことができる。
一方、本発明は上部発光方式及び下部発光方式すべてに適用することができ、上部発光方式を利用する場合には開口率が増加するので有機ＬＥＤの寿命を増やすことができる。
【図面の簡単な説明】
【図１】関連技術におけるアクティブ・マトリクス有機電界発光素子の一画素についての回路図。
【図２】関連技術におけるアクティブ・マトリクス有機電界発光素子の断面図。
【図３Ａ】関連技術におけるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図３Ｂ】関連技術におけるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図３Ｃ】関連技術におけるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図３Ｄ】関連技術におけるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図３Ｅ】関連技術におけるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図３Ｆ】関連技術におけるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図３Ｇ】関連技術におけるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図３Ｈ】関連技術におけるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図３Ｉ】関連技術におけるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図４】本発明の第１実施例によるアクティブ・マトリクス有機電界発光素子の断面図。
【図５】本発明によるアクティブ・マトリクス有機電界発光素子の一画素についての回路図。
【図６】本発明によるアクティブ・マトリクス有機電界発光素子について簡略に示した平面図。
【図７Ａ】本発明の第１実施例によるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図７Ｂ】本発明の第１実施例によるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図７Ｃ】本発明の第１実施例によるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図７Ｄ】本発明の第１実施例によるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図７Ｅ】本発明の第１実施例によるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図７Ｆ】本発明の第１実施例によるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図８】本発明の第２実施例によるアクティブ・マトリクス有機電界発光素子についての断面図。
【図９】本発明の実施例によるグラウンド層を利用した多結晶シリコン層の写真。
【図１０】本発明の他の実施例によるグラウンド層の平面図。
【図１１】本発明の他の実施例によるグラウンド層を利用した多結晶シリコン層の写真。
【符号の説明】
１１０：基板
１２０：グラウンド層
１３０：バッファ層
１３１：アクティブ層
１３２：ドレイン領域
１３３：ソース領域
１４０：ゲート絶縁膜
１５１：ゲート電極
１５２：第１キャパシタ電極
１６０：層間絶縁膜
１６１、１６２、１６３、１６４：コンタクトホール
１７１：カソード電極
１７２：ドレイン電極
１７３：ソース電極
１７４：第２キャパシタ電極
１８０：保護層
１８１：凹部
１９０：有機発光層
２００：アノード電極
【発明の属する技術分野】
本発明は有機電界発光素子に係り、さらに詳細には薄膜トランジスタを利用したアクティブ・マトリクス有機電界発光素子に関する。
【０００２】
【関連技術】
現在テレビジョンやモニターのようなディスプレー装置には陰極線管（ｃａｔｈｏｄｅ ｒａｙ ｔｕｂｅ：ＣＲＴ）が主な装置として利用されているが、これは重量と体積が大きくて駆動電圧が高い問題がある。これにより、薄形化、軽量化、低消費電力化などの優秀な特性を有する平板表示装置（ｆｌａｔ ｐａｎｅｌ ｄｉｓｐｌａｙ）の必要性が台頭し、液晶表示装置（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ）とプラズマ表示装置（ｐｌａｓｍａ ｄｉｓｐｌａｙ ｐａｎｅｌ）、電界放出表示装置（ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ ｄｉｓｐｌａｙ）、そして電界発光表示装置（または電界発光素子とも称する）（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ ｄｉｓｐｌａｙ：ＥＬＤ）のような多様な平板表示装置が研究及び開発されている。
【０００３】
このうち電界発光素子は、蛍光体に一定以上の電界が掛かれば光が発生する電界発光（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ：ＥＬ）現象を利用した表示素子であって、キャリアの励起を起こすソースによって無機（ｉｎｏｒｇａｎｉｃ）電界発光素子と有機電界発光素子（ｏｒｇａｎｉｃ ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ ｄｉｓｐｌａｙ ｄｉｖｉｃｅ：ＯＥＬＤ）に分けることができる。
【０００４】
このうち、有機電界発光素子が青色をはじめとする可視光線の全領域の光が出るので天然色表示素子として注目を浴びており、高輝度と低動作電圧特性を有する。また自己発光型であるのでコントラスト比が大きくて、超薄型ディスプレーの具現が可能であり、工程が簡単で環境汚染が比較的少ない。一方、応答時間が数マイクロ秒程度であって動画像具現がやさしくて、視野角の制限がなくて低温においても安定的であって、直流５Ｖないし１５Ｖの低い電圧で駆動するので駆動回路の製作及び設計が容易である。
【０００５】
このような有機電界発光素子は、構造が無機電界発光素子と同様であるが、発光原理は電子と正孔の再結合による発光を利用しているので有機ＬＥＤ（ｏｒｇａｎｉｃ ｌｉｇｈｔｅｍｉｔｔｉｎｇ ｄｉｏｄｅ：ＯＬＥＤ）と呼ぶこともある。したがって、以下では有機ＬＥＤと称する。
【０００６】
最近、複数の画素をマトリックス状で配列して各画素に薄膜トランジスタを連結したアクティブ・マトリクス（ａｃｔｉｖｅ ｍａｔｒｉｘ）形態が平板表示装置に広く利用されるので、これを有機電界発光素子に適用したアクティブ・マトリクス有機ＬＥＤ（ａｃｔｉｖｅ ｍａｔｒｉｘ ｏｒｇａｎｉｃ ＬＥＤ：ＡＭＯＬＥＤ）について添付した図面を参照しながら説明する。
【０００７】
図１は、アクティブ・マトリクス有機ＬＥＤの一画素についての回路構造を図示したものであって、図示したようにアクティブ・マトリクス有機ＬＥＤの一画素はスイッチング薄膜トランジスタ４とドライビング薄膜トランジスタ５、ストレージキャパシタ（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）６、そして発光ダイオード７で構成される。ここで、スイッチング薄膜トランジスタ４とドライビング薄膜トランジスタ５はｐ型多結晶シリコン薄膜トランジスタで構成される。
【０００８】
スイッチング薄膜トランジスタ４のゲート電極は、ゲート配線１と連結されていて、ソース電極はデータ配線２と連結されている。スイッチング薄膜トランジスタ４のドレイン電極はドライビング薄膜トランジスタ５のゲート電極と連結されていて、ドライビング薄膜トランジスタ５のドレイン電極は発光ダイオード７のアノード電極と連結されている。ドライビング薄膜トランジスタ５のソース電極はパワーライン３と連結されていて、発光ダイオード７のカソード電極は接地されている。次に、ストレージキャパシタ６がドライビング薄膜トランジスタ５のゲート電極及びソース電極と連結されている。
【０００９】
したがって、ゲート配線１を通して信号が印加されればスイッチング薄膜トランジスタ４がオンされて、データ配線２の信号がドライビング薄膜トランジスタ５のゲート電極に伝えられて、ドライビング薄膜トランジスタ５がオンされるので、発光ダイオード７を通して光が出力される。このとき、ストレージキャパシタ６はスイッチング薄膜トランジスタ４がオフされたとき、ドライビング薄膜トランジスタ５のゲート電圧を一定に維持させる。
【００１０】
このように薄膜トランジスタを利用したこれまでのアクティブ・マトリクス有機ＬＥＤの断面を図２に示した。この図２はドライビング薄膜トランジスタと発光ダイオード及びストレージキャパシタについての断面図である。
【００１１】
図示したように、基板１０上にバッファ層（ｂｕｆｆｅｒ ｌａｙｅｒ）１１が形成されていて、その上にアイランド（ｉｓｌａｎｄ）形態を有する第１多結晶シリコン層１２ａ、１２ｂ、１２ｃ及び第２多結晶シリコン層１３ａが形成されている。第１多結晶シリコン層１２ａ、１２ｂ、１２ｃは薄膜トランジスタのアクティブ層１２ａと不純物がドーピングされたドレイン領域１２ｂとソース領域１２ｃに分けられており、第２多結晶シリコン層１３ａはキャパシタ電極になる。
【００１２】
次に、アクティブ層１２ａ上部にはゲート絶縁膜１４が形成されていて、その上にゲート電極１５が形成されている。
【００１３】
続いて、ゲート電極１５上に第１層間絶縁膜１６が形成されてゲート電極１５とソース領域１２ｃ及びドレイン領域１２ｂそしてキャパシタ電極１３ａを覆っており、キャパシタ電極１３ａ上部の第１層間絶縁膜１６上にはパワーライン１７が形成されている。ここで、パワーライン１７は配線の形態を有して一方向に長く延びている。
【００１４】
次に、パワーライン１７上部には第２層間絶縁膜１８が形成されているが、この第２層間絶縁膜１８は第１層間絶縁膜１６と一緒にドレイン領域１２ｂとソース領域１２ｃの一部を各々あらわす第１コンタクトホール１８ａ及び第２コンタクトホール１８ｂを有し、またパワーライン１７を一部あらわす第３コンタクトホール１８ｃを有する。
【００１５】
次に、第２層間絶縁膜１８上部にはドレイン電極１９ａとソース電極１９ｂが形成されている。ここで、ドレイン電極１９ａは第１コンタクトホール１８ａを通してドレイン領域１２ｂと連結されていて、ソース電極１９ｂは第２コンタクトホール１８ｂ及び第３コンタクトホール１８ｃを通してソース領域１２ｃ及びパワーライン１７と各々連結されている。
【００１６】
続いて、ドレイン電極１９ａとソース電極１９ｂ上部には第１保護層２０が形成されていて、第１保護層２０はドレイン電極１９ａを一部あらわす第４コンタクトホール２０ａを有する。
【００１７】
次に、第１保護層２０上部には透明導電物質からなるアノード電極２１が形成されていて、その上に第２保護層２２が形成されている。第２保護層２２はアノード電極２１を一部あらわす凹部２２ａを有する。
【００１８】
次に、第２保護層２２の凹部２２ａ上には、有機発光層２３が形成されていて、その上に金属のような不透明導電物質からなるカソード電極２４が形成されている。ここで、カソード電極２４は基板全面に形成されている。
【００１９】
図２のアクティブ・マトリクス有機ＬＥＤにおいてはアノード電極２１が透明導電物質からなり、カソード電極２４は不透明導電物質からなるので、有機発光層２３における光はアノード電極２３を通して下部に放出されるようになる。したがって、下部放出（ｂｏｔｔｏｍ ｅｍｉｓｓｉｏｎ）型を構成する。
【００２０】
このようなこれまでのアクティブ・マトリクス有機ＬＥＤの製造過程を図３Ａないし図３Ｇに図示した。
【００２１】
図３Ａに示したように、透明な基板１０上にバッファ層１１を形成してその上に多結晶シリコンを形成した後、多結晶シリコンを第１マスクでパターニングしてアイランド状を有する半導体層１２、１３を形成する。
【００２２】
次に、図３Ｂに示したように半導体層１２、１３上部にシリコン酸化膜のような絶縁膜を蒸着してその上に金属のような導電物質を蒸着した後、第２マスクを利用してパターニングすることによってゲート絶縁膜１４及びゲート電極１５を形成する。続いて、ゲート電極１５をマスクとして半導体層（図３Ａの１２、１３）に不純物を注入して、不純物が注入されないアクティブ層１２ａと不純物が注入されたドレイン領域１２ｂ及びソース領域１２ｃそしてキャパシタ電極１３ａを形成する。ここで、ドレイン領域１２ｂとソース領域１２ｃはアクティブ層１２ａの両側に配置する。
【００２３】
次に、図３Ｃに示したようにゲート電極１５上に第１層間絶縁膜１６を形成して、その上に金属のような導電物質を蒸着した後第３マスクでパターニングして、キャパシタ電極１３ａ上部にパワーライン１７を形成する。パワーライン１７はキャパシタ電極１３ａとストレージキャパシタをなす。
【００２４】
続いて、図３Ｄに示したようにパワーライン１７上部に第２層間絶縁膜１８を形成して、第４マスクを利用してパターニングすることによって第１コンタクトホールないし第３コンタクトホール１８ａ、１８ｂ、１８ｃを形成する。第１コンタクトホール１８ａはドレイン領域１２ｂをあらわして、第２コンタクトホール１８ｂはソース領域１２ｃをあらわし、第３コンタクトホール１８ｃはパワーライン１７をあらわす。
【００２５】
次に、図３Ｅに示したように第２層間絶縁膜１８上部に金属のような導電物質を蒸着して第５マスクでパターニングして、ドレイン電極１９ａとソース電極１９ｂを形成する。ドレイン電極１９ａは第１コンタクトホール１８ａを通してドレイン領域１２ｂと連結されて、ソース電極１９ｂは第２コンタクトホール１８ｂ及び第３コンタクトホール１８ｃを通してソース領域１２ｃ及びパワーライン１７と各々連結される。
【００２６】
次に、図３Ｆに示したようにドレイン電極１９ａとソース電極１９ｂ上部に第１保護層２０を形成して、これを第６マスクでパターニングしてドレイン電極１９ａをあらわす第４コンタクトホール２０ａを形成する。
【００２７】
続いて、図３Ｇに示したように透明導電物質を蒸着して第７マスクを利用してパターニングすることによって、第４コンタクトホール２０ａを通してドレイン電極１９ａと連結されるアノード電極２１を形成する。
【００２８】
次に、図３Ｈに示したようにアノード電極２１上部に第２保護層２２を形成して第８マスクでパターニングして、アノード電極２１をあらわす凹部２２ａを形成する。
【００２９】
次に、図３Ｉに示したように第２保護層２２の凹部２２ａ上部に有機発光層２３を成膜して、その上に金属のような不透明導電物質を蒸着してカソード電極２４を形成する。
【００３０】
このような方法でアクティブ・マトリクス有機ＬＥＤを製造できるが、このようなアクティブ・マトリクス有機ＬＥＤにおいてはパワーラインが配線形態を取るので、薄膜トランジスタの駆動時に熱が生じるとこれを発散させるのに問題がある。また、配線抵抗により電流駆動をすることにおいて画質の不均一が発生しうる。
【００３１】
一方、アクティブ・マトリクス有機ＬＥＤは、薄膜を蒸着してマスクを利用して写真エッチングする工程を何度も繰り返すことによって形成されて、このとき用いるマスク数が工程数を示す。写真エッチング工程には洗浄、感光膜塗布、露光及び現像、エッチング等いろいろな工程を伴っているために、マスク数を一つのみ減らしても製造工程と時間及び費用などを大幅に減らすことができる。ところで、前述したアクティブ・マトリクス有機ＬＥＤの場合には８枚のマスクを利用して製造しなければならないので、製造工程が長いので不良発生要因が多くなって、これにより収率が低下して費用が増加する問題がある。
【００３２】
また、アクティブ・マトリクス有機ＬＥＤにおいては一画素内に複数の薄膜トランジスタとストレージキャパシタを有し、ストレージキャパシタを不透明な物質で形成するので発光面積が減って開口率が低下する。これにより、輝度を向上させるためには電流密度が高まるので有機ＬＥＤの寿命が低下する。
【００３３】
さらに、前記アクティブ層を形成するために、多結晶シリコンを基板の全面に対して形成してこれをパターニングする工程において、前記多結晶シリコン層を構成するグレーンとグレーン境界のエッチング選択比が異なるために、これをすべてエッチングしようとするならエッチング時間を伸ばしてオーバーエッチング（ｏｖｅｒ ｅｔｃｈｉｎｇ）する工程を進めるようになる。
【００３４】
ところが、前記オーバーエッチング工程でポリシリコン中既に除去された部分で露出された一部バッファ層の表面が削られる現象が起こるようになって、多結晶シリコンをすべて除去するようになれば結果的にバッファ層の表面に結晶状の形態が残される。
【００３５】
このような場合には前記バッファ層に蒸着されるゲート絶縁膜と層間絶縁膜などを成膜する時にバッファ層の表面に残された形状がそのまま転写されて前記陽極電極に該当する層であるＩＴＯ電極表面の粗さが悪くなる。
【００３６】
これは有機発光層と陰極電極形成後、駆動時に前記粗さによって陽極と陰極間の均一なフィールドが形成されずに偏在させることとなり、寿命の低下を誘発する原因になる。また、表面の粗さによって整流比特性も良くなく、アクティブ駆動時にグレー（ｇｒａｙ）再現によくない影響を与える。
【００３７】
【発明が解決しようとする課題】
本発明は前記したこれまでの問題点を解決するために案出されたものであり、本発明の目的はパワーラインの劣化を防止し、均一な画質を示すアクティブ・マトリクス有機ＬＥＤ及びその製造方法を提供することにある。
【００３８】
本発明の他の目的は製造工程及び費用を減少させることができ、開口率を増やして寿命が長いアクティブ・マトリクス有機ＬＥＤ及びその製造方法を提供することにある。
【００３９】
本発明のさらに他の目的はゲート電極を形成した後、データ配線を形成する前に層間絶縁膜を有機絶縁層で形成して表面を平坦にすることにより、バッファ層の表面粗さにより発光層が影響を受けないようにして、発光層に形成されるフィールドが均一になるようにして有機発光層の寿命が長いアクティブ・マトリクス有機ＬＥＤ及びその製造方法を提供することにある。
【００４０】
【課題を解決するための手段】
前記した目的を達成するための本発明によるアクティブ・マトリクス有機電界発光素子は基板と、前記基板上部に形成されているグラウンド層、前記グラウンド層上部のバッファ層、前記バッファ層上部に形成されていて、中央に配置するアクティブ領域と前記アクティブ領域の両側に配置するドレイン領域及びソース領域からなる多結晶シリコン層、前記多結晶シリコン層を覆っているゲート絶縁膜、前記多結晶シリコン層のアクティブ領域上部のゲート絶縁膜上に形成されているゲート電極、前記ゲート絶縁膜上部に形成されている第１キャパシタ電極、前記ゲート電極及び第１キャパシタ電極を覆っている層間絶縁膜、前記層間絶縁膜上部に形成されていて、前記層間絶縁膜とゲート絶縁膜を貫通して形成された第１コンタクトホール及び第２コンタクトホールを通して前記ドレイン領域及びソース領域と各々接触するドレイン電極とソース電極、前記層間絶縁膜上部に形成されており、前記ドレイン電極と連結されているカソード電極、前記層間絶縁膜上部に形成されている第２キャパシタ電極、前記層間絶縁膜上部に形成されていて、前記ドレイン電極とソース電極、カソード電極及び第２キャパシタ電極を覆い、前記カソード電極をあらわす凹部を有する保護層、前記保護層上部と前記凹部内に形成されていて、前記凹部を通して前記カソード電極と接触する有機発光層、前記保護層の露出された部分と前記有機発光層上部に形成されているアノード電極を含む。
【００４１】
ここで、前記ゲート電極は、前記第１キャパシタ電極と電気的に連結されており、前記ゲート電極と前記第１キャパシタ電極は同一物質で構成することができる。
【００４２】
前記ソース電極は、前記層間絶縁膜とゲート絶縁膜及びバッファ層を貫通して前記グラウンド層の一部をあらわす第３コンタクトホールを通して前記グラウンド層と連結されていることもある。
【００４３】
前記第２キャパシタ電極は、前記層間絶縁膜とゲート絶縁膜及びバッファ層を貫通して前記グラウンド層の一部をあらわす第３コンタクトホールを通して前記グラウンド層と連結されていることもある。
【００４４】
前記アノード電極は、前記基板の全面に配置して電力配線の役割を有することができる。
【００４５】
前記第１及び第２キャパシタ電極は、前記第１及び第２キャパシタ電極間に配置する前記層間絶縁膜と一緒にストレージキャパシタを形成する。
【００４６】
前記多結晶シリコン層のドレイン領域とソース領域は、イオンドーピングされており、前記アクティブ領域は純粹シリコンで構成される。
【００４７】
一方、前記グラウンド層は、前記多結晶シリコン層に対応する複数の開口部を有することが望ましい。
【００４８】
前記グラウンド層は、不透明な導電物質で構成することができ、前記不透明な導電物質は金属であることが望ましい。
【００４９】
また、前記カソード電極、ドレイン電極、ソース電極及び第２キャパシタ電極は、前記不透明な導電物質と同一な物質で構成することができ、前記不透明な導電物質は金属であることが好ましい。
【００５０】
前記アノード電極は、インジウム−スズ−オキサイドとインジウム−酸化亜鉛中のいずれか一つである透明導電物質で構成することができる。
【００５１】
本発明で、前記グラウンド層は、透明導電物質で構成することができ、前記透明導電物質はインジウム−スズ−オキサイドとインジウム−酸化亜鉛中のいずれか一つで構成することが望ましい。
【００５２】
前記カソード電極は、透明導電物質で構成することができ、前記透明導電物質はインジウム−スズ−オキサイドとインジウム−酸化亜鉛中のいずれか一つで有り得る。
【００５３】
前記アノード電極は、金属のような不透明導電物質で構成することもできる。
【００５４】
一方、前記ドレイン電極とソース電極及び第２キャパシタ電極は、透明導電物質と不透明な導電物質の二重層で構成することができ、このとき前記透明導電物質はインジウム−スズ−オキサイドとインジウム−酸化亜鉛中のいずれか一つからなり、前記不透明導電物質は金属で有り得る。
【００５５】
前記層間絶縁膜は、ベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ：ＢＣＢ）のような有機物質で構成することが望ましい。
【００５６】
前記ゲート電極は、前記アクティブ領域の真上に配置することが望ましい。
【００５７】
本発明によるアクティブ・マトリクス有機電界発光素子の製造方法は、基板上部にグラウンド層を形成する段階と、前記グラウンド層上部にバッファ層を形成する段階と、前記バッファ層上部に多結晶シリコン層を形成する段階と、前記多結晶シリコン層を覆うゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上部に前記多結晶シリコン層上に配置するゲート電極と第１キャパシタ電極を形成する段階と、前記ゲート電極をマスクとして前記多結晶シリコン層にイオンを注入して中央に配置するアクティブ領域と前記アクティブ領域の両側に配置するドレイン領域及びソース領域を形成する段階と、前記ゲート電極及び第１キャパシタ電極を覆う層間絶縁膜を形成する段階と、前記層間絶縁膜とゲート絶縁膜を貫通して前記ドレイン領域とソース領域を各々あらわす第１コンタクトホール及び第２コンタクトホールと、前記層間絶縁膜とゲート絶縁膜及びバッファ層を貫通して前記グラウンド層の一部をあらわす第３コンタクトホール及び第４コンタクトホールを形成する段階と、前記層間絶縁膜上部に前記第１コンタクトホール及び第２コンタクトホールを通して前記ドレイン領域及びソース領域と各々連結されるドレイン電極とソース電極を形成する段階と、前記層間絶縁膜上部に前記ドレイン電極と連結されるカソード電極を形成する段階と、前記層間絶縁膜上部に第２キャパシタ電極を形成する段階と、前記ドレイン電極とソース電極、カソード電極及び第２キャパシタ電極を覆って前記カソード電極をあらわす凹部を有する保護層を形成する段階と、前記保護層上部と前記凹部内に配置して前記凹部を通して前記カソード電極と接触する有機発光層を形成する段階と、そして前記有機発光層上部にアノード電極を形成する段階とを含む。
【００５８】
前記ゲート電極は、前記第１キャパシタ電極に電気的に連結することができ、前記ゲート電極と第１キャパシタ電極は同一物質で構成することが望ましい。
【００５９】
前記ソース電極は、前記第３コンタクトホールを通して前記グラウンド層と連結することができ、前記第２キャパシタ電極は前記第４コンタクトホールを通して前記グラウンド層と連結することもできる。
【００６０】
前記アノード電極は、前記基板全面に配置し、電力配線の役割を有する。
前記第１キャパシタ電極及び第２キャパシタ電極は、前記第１キャパシタ電極及び第２キャパシタ電極間に配置する前記層間絶縁膜と一緒にストレージキャパシタを形成する。
【００６１】
前記多結晶シリコン層のドレイン領域とソース領域は、イオンドーピングされており、前記アクティブ領域は純粹シリコンで構成することができる。
【００６２】
前記グラウンド層は、前記多結晶シリコン層に対応する複数の開口部を有することが望ましい。
【００６３】
前記グラウンド層は、金属のような不透明な導電物質で構成することができる。
【００６４】
前記ドレイン電極とソース電極を形成する段階と、前記カソード電極を形成する段階及び前記第２キャパシタ電極を形成する段階は同一の不透明導電物質を利用して同一マスク工程で形成することが望ましい。前記不透明導電物質は金属で有り得る。
【００６５】
前記アノード電極は、インジウム−スズ−オキサイドやインジウム−酸化亜鉛のような透明導電物質で構成することができる。
【００６６】
また前記グラウンド層は、インジウム−スズ−オキサイドやインジウム−酸化亜鉛のような透明導電物質で構成することができる。
【００６７】
前記ドレイン電極とソース電極を形成する段階と、前記カソード電極を形成する段階及び前記第２キャパシタ電極を形成する段階は、不透明導電物質を利用し、同一のマスクを利用して同時に遂行されることが望ましい。このとき、前記マスクは前記カソード電極に対応する位置にスリットを含むことができる。
【００６８】
前記カソード電極は、インジウム−スズ−オキサイドやインジウム−酸化亜鉛のような透明導電物質からなる単一層で有り得る。
【００６９】
前記ドレイン電極とソース電極及び第２キャパシタ電極は、透明導電物質と不透明な導電物質の二重層で構成することができ、前記透明導電物質はインジウム−スズ−オキサイドやインジウム−酸化亜鉛中のいずれか一つからなり、前記不透明導電物質は金属で構成することができる。
【００７０】
前記アノード電極は、金属のような不透明な導電物質で構成することができる。
【００７１】
前記層間絶縁膜は、ベンゾシクロブテンのような有機物質で構成することができる。
【００７２】
前記ゲート電極は、前記多結晶シリコンの真上に配置することが望ましい。
【００７３】
このように、本発明においてはグラウンド層とパワーラインを基板全面に形成して、駆動時発散される熱を極小化することにより劣化を防止できて、抵抗を減少させて画質の不均一を防止できる。また、本発明によるアクティブ・マトリクス有機ＬＥＤにおいてはカソード電極をソース電極及びドレイン電極と同一工程で形成することによって、製造工程及び費用を減らして不良発生要因を減少させて製造収率を増やすことができる。
【００７４】
一方、本発明は上部発光方式及び下部発光方式すべてに適用することができ、上部発光方式を利用する場合には開口率が増加するので有機ＬＥＤの寿命を増やすことができる。
【００７５】
【発明の実施の形態】
以下、添付した図面を参照しながら本発明の実施例によるアクティブ・マトリクス有機ＬＥＤ及びその製造方法について詳細に説明する。
【００７６】
まず、図４は、本発明の第１実施例によるアクティブ・マトリクス有機ＬＥＤの断面図である。図示したように、絶縁基板１１０上に金属のような導電物質からなるグラウンド層１２０が形成されていて、その上にバッファ層１３０が形成されている。バッファ層１３０上部にはアイランド形状を有する多結晶シリコン層１３１、１３２、１３３が形成されていて、この多結晶シリコン層１３１、１３２、１３３は薄膜トランジスタのアクティブ層１３１と不純物がドーピングされたドレイン領域１３２及びソース領域１３３に分けられる。ここで、グラウンド層１２０は基板１１０全面に形成されており、バッファ層１３０は基板１１０からの不純物がアクティブ層１３１とドレイン領域１３２及びソース領域１３３に流入することを防止するためのものであってシリコン酸化膜のような物質で構成することができる。
【００７７】
続いて、多結晶シリコン層１３１、１３２、１３３上部にはゲート絶縁膜１４０が形成されていて、アクティブ層１３１上部のゲート絶縁膜１４０上にはゲート電極１５１が形成されている。また、ゲート絶縁膜１４０上部にはゲート電極１５１と同一な物質で構成された第１キャパシタ電極１５２がさらに形成されている。
【００７８】
次に、ゲート電極１５１及び第１キャパシタ電極１５２上には層間絶縁膜１６０が形成されてこれらを覆っており、層間絶縁膜１６０は第１コンタクトホールないし第４コンタクトホール１６１、１６２、１６３、１６４を有する。第１コンタクトホール１６１及び第２コンタクトホール１６２はゲート絶縁膜１４０にまで延びて各々ドレイン領域１３２とソース領域１３３をあらわしており、第３コンタクトホール１６３及び第４コンタクトホール１６４はゲート絶縁膜１４０及びバッファ層１３０まで延びてグラウンド層１２０をあらわす。
【００７９】
次に、層間絶縁膜１６０上部に金属のような不透明導電物質でカソード電極１７１とドレイン電極１７２及びソース電極１７３そして第２キャパシタ電極１７４が形成されている。カソード電極１７１とドレイン電極１７２は連結されており、ドレイン電極１７２は第１コンタクトホール１６１を通してドレイン領域１３２と連結されている。また、ソース電極１７３は第２コンタクトホール１６２及び第３コンタクトホール１６３を通してソース領域１３３及びグラウンド層１２０と連結されていて、第２キャパシタ電極１７４は第４コンタクトホール１６４を通してグラウンド層１２０と連結されている。ここで、図示していないが第１キャパシタ電極１５２はゲート電極１５１と電気的に連結されており、第１キャパシタ電極１５２及び第２キャパシタ電極１７４はストレージキャパシタをなす。一方、カソード電極１７１はゲート電極１５１上部にまで形成されていることもある。
【００８０】
次に、カソード電極１７１とドレイン電極１７２及びソース電極１７３そして第２キャパシタ電極１７４上部には保護層１８０が形成されていて、保護層１８０はカソード電極１７１をあらわす凹部１８１を有する。
【００８１】
続いて、保護層１８０の凹部１８１上部には有機発光層１９０が形成されており、その上にインジウム−スズ−オキサイド（以下「ＩＴＯ」と称する）やインジウム−酸化亜鉛（以下「ＩＺＯ」と称する）のような透明導電物質からなるアノード電極２００が基板全面に形成されている。ここで、アノード電極２００はパワーラインの役割も有する。
【００８２】
このような本発明のアクティブ・マトリクス有機ＬＥＤに対する等価回路を図５に示した。図示したように、ゲート配線２１２とデータ配線２１１が交差して、ゲート配線２１２及びデータ配線２１１の交差部分にはスイッチング薄膜トランジスタ２１４がこれらと連結されている。スイッチング薄膜トランジスタ２１４のドレイン電極はドライビング薄膜トランジスタ２１５のゲート電極と連結されていて、ドライビング薄膜トランジスタ２１５のドレイン電極は発光ダイオード２１７のカソード電極と連結されている。ドライビング薄膜トランジスタ２１５のソース電極は接地されていて、発光ダイオード２１７のアノード電極はパワーライン２１３と連結されている。次に、ドライビング薄膜トランジスタ２１５のゲート電圧を一定に維持させるためのストレージキャパシタ２１６がドライビング薄膜トランジスタ２１５のゲート電極及びソース電極と連結されている。
【００８３】
このような本発明によるアクティブ・マトリクス有機ＬＥＤでドライビング薄膜トランジスタ２１５はｎ型薄膜トランジスタであることが望ましく、スイッチング薄膜トランジスタ２１４はｎ型薄膜トランジスタで構成することもでき、またはｐ型薄膜トランジスタで構成することもできる。
【００８４】
前述したように、本発明の第１実施例においてはグラウンド層とパワーライン層が基板全面に形成されていて、これに対する平面図を図６に示した。ここで、薄膜トランジスタとストレージキャパシタのような素子は省略した。図示したように基板２２０上部にグラウンド層２２１とパワーライン層２２２が形成されていて、グラウンド層２２１とパワーライン層２２２は各々一側をあらわすように基板２２０全面に形成されている。グラウンド層２２１とパワーライン層２２２が重なる部分は画像が表現される領域であって、複数の薄膜トランジスタとストレージキャパシタ及び発光ダイオードが形成されている。本発明でパワーライン層２２２は発光ダイオードのアノード電極の役割も有する。
【００８５】
このように、本発明の第１実施例においてはグラウンド層とパワーラインが基板全面に形成されているので、駆動時に発散される熱を極小化して劣化を防止できて、抵抗を減少させて画質の不均一を防止できる。
【００８６】
また、本発明の第１実施例においては下部のカソード電極を不透明導電物質で形成して、上部のアノード電極を透明導電物質で形成して、上部発光（ｔｏｐ ｅｍｉｓｓｉｏｎ）方式を利用するので開口率が増加する。したがって、駆動時の電流の密度を大きくしなくても輝度を高めることができるので有機ＬＥＤの寿命を増すことができる。
【００８７】
このような本発明の第１実施例によるアクティブ・マトリクス有機ＬＥＤの製造方法について図７Ａないし図７Ｇに示した。
【００８８】
図７Ａに示したように、絶縁基板１１０上に金属のような導電物質を蒸着して第１マスクでパターニングしてグラウンド層１２０を形成する。このとき、グラウンド層１２０は前記図６に示したように広い面積を有して画像表示領域の全部にかけて形成されている。続いて、グラウンド層１２０上部にシリコン酸化膜のような物質でバッファ層１３０を形成した後、その上に多結晶シリコンを形成して第２マスクでパターニングして半導体層１３５を形成する。ここで、多結晶シリコンの形成はいろいろな方法で行うことができるが、非晶質シリコン層を蒸着してこれを熱処理をしたりまたは非晶質シリコン層にレーザービームを照射する方法を利用して結晶化することができる。また、基板１１０はガラスのような透明基板を利用することもでき、不透明な基板を利用することもできる。
【００８９】
次に、図７Ｂに示したように半導体層（図７Ａの１３５）上部にゲート絶縁膜１４０を蒸着した後、その上に金属のような物質を蒸着して第３マスクを利用してパターニングすることによってゲート電極１５１及び第１キャパシタ電極１５２を形成する。続いて、ゲート電極１５１をマスクで半導体層（図７Ａの１３５）の両側に不純物を注入することによって、アクティブ層１３１とそのアクティブ層１３１両側のドレイン領域１３２及びソース領域１３３を形成する。このとき、ゲート絶縁膜１３０はシリコン酸化膜で構成することができ、またはシリコン窒化膜で構成することもできる。また、図示していないが第１キャパシタ電極１５２はゲート電極１５１と電気的に連結される。
【００９０】
次に、図７Ｃに示したようにゲート電極１５１及び第１キャパシタ電極１５２上部にシリコン酸化膜のような無機絶縁物質またはベンゾシクロブテンのような有機絶縁物質を蒸着して層間絶縁膜１６０を形成して、これをゲート絶縁膜１４０及びバッファ層１３０と一緒に第４マスクでパターニングして第１コンタクトホールないし第４コンタクトホール１６１、１６２、１６３、１６４を形成する。
【００９１】
このとき、前記層間絶縁膜１６０は、望ましくは有機絶縁物質を塗布して表面を平坦化する機能をするようにする。
【００９２】
なぜなら、前にこれまでの技術で説明したように、多結晶シリコンをパターニングする工程でバッファ層の表面が荒くなる場合が発生するためである。
【００９３】
再び説明すれば、多結晶シリコンを基板の全面に対して形成してこれをパターニングする工程において、基板に形成された多結晶シリコン層を構成するグレーンとグレーン境界のエッチング選択比が異なるためにこれをすべてエッチングしようとするならエッチング時間を伸ばしてオーバーエッチングする工程を進めるようになる。
【００９４】
ところで、前記オーバーエッチング工程で多結晶シリコン層中既に除去された部分で露出された一部バッファ層の表面が削られる現象が起こるようになって、多結晶シリコン層をすべて除去するようになれば結果的にバッファ層の表面に結晶状の形態が残されるようになる。
【００９５】
したがって、前記バッファ層表面の粗さが以後形成される発光層に影響を及ぼさないように（絶縁膜の粗さにより転写された透明電極の粗さにより発光層にあらわれる影響）前記層間絶縁膜を有機絶縁層として形成して表面を平坦化する工程が必要である。
【００９６】
次に、図７Ｄに示したように層間絶縁膜１６０上部に金属のような導電物質を蒸着して第５マスクでパターニングして、カソード電極１７１とドレイン電極１７２及びソース電極１７３そして第２キャパシタ電極１７４を形成する。このとき、カソード電極１７１はドレイン電極１７２と連結され、ドレイン電極１７２は第１コンタクトホール１６１を通してドレイン領域１３２と連結されて、ソース電極１７３は第２コンタクトホール１６２及び第３コンタクトホール１６３を通してソース領域１３３及びグラウンド層１２０と連結される。また、第２キャパシタ電極１７４は第４コンタクトホール１６４を通してグラウンド層１２０と連結され、第１キャパシタ電極１５２と一緒にストレージキャパシタをなす。
【００９７】
続いて、図７Ｅに示したようにカソード電極１７１とドレイン電極１７２及びソース電極１７３そして第２キャパシタ電極１７４上部にシリコン酸化膜のような物質を蒸着して保護層１８０を形成して、これを第６マスクでパターニングすることによってカソード電極１７１をあらわす凹部１８１を形成する。
【００９８】
続いて、図７Ｆに示したように凹部１８１上部に有機発光層１９０を成膜して、その上にＩＴＯやＩＺＯのような透明導電物質を蒸着してアノード電極２００を形成する。このとき、有機発光層１９０はインクジェット方法やシャドウマスク（ｓｈａｄｏｗ ｍａｓｋ）を利用して形成し、アノード電極２００はシャドウマスクを利用して形成するので別途のマスクを利用した写真エッチング工程が要らなくなる。
【００９９】
このように、本発明の第１実施例においては６枚のマスクでアクティブ・マトリクス有機ＬＥＤを製造できるので、製造工程及び費用を減らして不良発生要因を減少させて製造収率を増やすことができる。
【０１００】
本発明の第１実施例においては上部発光方式を利用した場合に対して説明したが、これを下部発光方式にも適用することができる。
【０１０１】
このような本発明の第２実施例によるアクティブ・マトリクス有機ＬＥＤについて図８に示した。
【０１０２】
図８に示したように、絶縁基板３１０上にＩＴＯやＩＺＯのような透明導電物質からなるグラウンド層３２０が形成されていて、その上にバッファ層３３０が形成されている。バッファ層３３０上部にはアイランド形状を有する多結晶シリコン層３３１、３３２、３３３が形成されているが、この多結晶シリコン層３３１、３３２、３３３は薄膜トランジスタのアクティブ層３３１と不純物がドーピングされたドレイン領域３３２及びソース領域３３３に分けられる。ここで、グラウンド層３２０は基板３１０全面に形成されており、絶縁基板３１０はガラスのように透明な基板で構成することが望ましい。
【０１０３】
続いて、多結晶シリコン層３３１、３３２、３３３上部にはゲート絶縁膜３４０が形成されていて、このゲート絶縁膜３４０上にはゲート電極３５１と第１キャパシタ電極３５２が形成されていて、第１キャパシタ電極３５２はゲート電極３５１と電気的に連結されている。
【０１０４】
次に、ゲート電極３５１及び第１キャパシタ電極３５２上には層間絶縁膜３６０が形成されてこれらを覆っている。
【０１０５】
このとき、前記層間絶縁膜３６０を有機絶縁層で形成して表面を平坦化するようにする。
【０１０６】
前記層間絶縁膜３６０は、第１コンタクトホールないし第４コンタクトホール３６１、３６２、３６３、３６４を有し、第１コンタクトホール３６１及び第２コンタクトホール３６２はゲート絶縁膜３４０にまで延びて各々ドレイン領域３３２とソース領域３３３をあらわして、第３コンタクトホール３６３及び第４コンタクトホール３６４はゲート絶縁膜３４０及びバッファ層３３０まで延びてグラウンド層３２０をあらわす。
【０１０７】
次に、層間絶縁膜３６０上部にカソード電極３７１とドレイン電極３７２ａ、３７２ｂ及びソース電極３７３ａ、３７３ｂそして第２キャパシタ電極３７４ａ、３７４ｂが形成されている。ここで、カソード電極３７１はＩＴＯやＩＺＯのような透明導電物質からなりドレイン電極３７２ａ、３７２ｂと連結されている。ドレイン電極３７２ａ、３７２ｂとソース電極３７３ａ、３７３ｂ及び第２キャパシタ電極３７４ａ、３７４ｂは下部の透明導電物質と上部の金属物質の二重層で構成することができる。このとき、ドレイン電極３７２ａ、３７２ｂは第１コンタクトホール３６１を通してドレイン領域３３２と連結されていて、ソース電極３７３ａ、３７３ｂは第２コンタクトホール３６２及び第３コンタクトホール３６３を通してソース領域３３３及びグラウンド層３２０と連結されていて、第２キャパシタ電極３７４ａ、３７４ｂは第４コンタクトホール３６４を通してグラウンド層３２０と連結されている。第２キャパシタ電極３７４ａ、３７４ｂは第１キャパシタ電極３５２と一緒にストレージキャパシタをなす。
【０１０８】
次に、カソード電極３７１とドレイン電極３７２ａ、３７２ｂ及びソース電極３７３ａ、３７３ｂそして第２キャパシタ電極３７４ａ、３７４ｂ上部には保護層３８０が形成されていて、保護層３８０はカソード電極３７１をあらわす凹部３８１を有する。
【０１０９】
続いて、保護層３８０の凹部３８１上部には有機発光層３９０が形成されており、その上に金属のような不透明導電物質からなるアノード電極４００が基板全面に形成されている。ここで、アノード電極４００はパワーラインの役割も有する。
【０１１０】
このように、本発明の第２実施例においてはグラウンド層とパワーラインを基板全面に形成して、劣化を防止して画質を均一にすることにおいて、カソード電極とグラウンド層を透明導電物質で形成してアノード電極を不透明導電物質で形成して、下部発光方式を利用することができる。
【０１１１】
このような本発明の第２実施例によるアクティブ・マトリクス有機ＬＥＤは、前記第１実施例と同一方法で製造できる。このとき、第１実施例のように６枚のマスクを利用して形成するためには、カソード電極とソース電極及びドレイン電極そして第２キャパシタ電極形成時に透明導電物質と不透明導電物質を順に蒸着して感光膜を塗布した後に、カソード電極が形成される部分にスリットのような微細なパターンが形成されているマスクを利用して露光してパターニングする。
【０１１２】
一方、前述したようにアクティブ層とソース領域及びドレイン領域は、非晶質シリコンを蒸着してこれを熱処理したりレーザービームを照射して結晶化することによって形成される。ところで、本発明のようにグラウンド層を基板全面に形成して、その上に非晶質シリコンを形成した後これを結晶化する場合、非晶質シリコンを結晶化するのに必要な熱が熱伝導度が高いグラウンド層により分散放出されるので、結晶化するのに掛かる時間が長くなり結晶化がきちんと行われない。このとき結晶化された薄膜の写真を図９に示したが、図示したように結晶粒の大きさが小さい薄膜が得られるようになって素子特性が低下する問題がある。
【０１１３】
特にレーザービームを利用する場合結晶状態はさらに悪くなるが、これはレーザービームを利用した結晶化方法は光によるエネルギーを利用するものであるが、光によるエネルギーはグラウンド層によりさらに容易に分散されるためである。
【０１１４】
したがって、このような問題を解決するために本発明の他の実施例においては薄膜トランジスタ、特にアクティブ層とソース領域及びドレイン領域が形成される部分のグラウンド層を除去する。これによるグラウンド層に対する平面図を図１０に示したが、図示したように本発明の他の実施例によるグラウンド層４２１は内部に複数個の開口部４２１ａを有する。前記したようにこの開口部４２１ａは薄膜トランジスタが形成される位置に対応する。
【０１１５】
図１０のグラウンド層を利用して形成された多結晶シリコン層の写真を図１１に示したが、図示したように結晶粒の大きさが大きい多結晶シリコン層が形成されることが分かる。
【０１１６】
本発明は前記した実施例に限らず、本発明の精神を外れない以上多様な変化と変形が可能である。
【０１１７】
【発明の効果】
本発明においてはグラウンド層とパワーラインを基板全面に形成して、駆動時に発散される熱を極小化することにより劣化を防止できて、抵抗を減少させて画質の不均一を防止できる。
【０１１８】
また、本発明によるアクティブ・マトリクス有機ＬＥＤにおいてはカソード電極をソース電極及びドレイン電極と同一工程で形成することによって、製造工程及び費用を減らして不良発生要因を減少させて製造収率を増やすことができる。
【０１１９】
また、本発明はゲート配線とデータ配線間に介在する層間絶縁膜を有機絶縁層で形成するので、これを通した表面平坦化効果により発光層の電界形成が均一されるようにして、均一な整流比特性によるグレーン再現特性を改善することができて、同時に、発光層の寿命を延ばすことができる。
一方、本発明は上部発光方式及び下部発光方式すべてに適用することができ、上部発光方式を利用する場合には開口率が増加するので有機ＬＥＤの寿命を増やすことができる。
【図面の簡単な説明】
【図１】関連技術におけるアクティブ・マトリクス有機電界発光素子の一画素についての回路図。
【図２】関連技術におけるアクティブ・マトリクス有機電界発光素子の断面図。
【図３Ａ】関連技術におけるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図３Ｂ】関連技術におけるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図３Ｃ】関連技術におけるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図３Ｄ】関連技術におけるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図３Ｅ】関連技術におけるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図３Ｆ】関連技術におけるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図３Ｇ】関連技術におけるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図３Ｈ】関連技術におけるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図３Ｉ】関連技術におけるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図４】本発明の第１実施例によるアクティブ・マトリクス有機電界発光素子の断面図。
【図５】本発明によるアクティブ・マトリクス有機電界発光素子の一画素についての回路図。
【図６】本発明によるアクティブ・マトリクス有機電界発光素子について簡略に示した平面図。
【図７Ａ】本発明の第１実施例によるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図７Ｂ】本発明の第１実施例によるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図７Ｃ】本発明の第１実施例によるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図７Ｄ】本発明の第１実施例によるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図７Ｅ】本発明の第１実施例によるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図７Ｆ】本発明の第１実施例によるアクティブ・マトリクス有機電界発光素子の製造過程を示した工程品の断面図。
【図８】本発明の第２実施例によるアクティブ・マトリクス有機電界発光素子についての断面図。
【図９】本発明の実施例によるグラウンド層を利用した多結晶シリコン層の写真。
【図１０】本発明の他の実施例によるグラウンド層の平面図。
【図１１】本発明の他の実施例によるグラウンド層を利用した多結晶シリコン層の写真。
【符号の説明】
１１０：基板
１２０：グラウンド層
１３０：バッファ層
１３１：アクティブ層
１３２：ドレイン領域
１３３：ソース領域
１４０：ゲート絶縁膜
１５１：ゲート電極
１５２：第１キャパシタ電極
１６０：層間絶縁膜
１６１、１６２、１６３、１６４：コンタクトホール
１７１：カソード電極
１７２：ドレイン電極
１７３：ソース電極
１７４：第２キャパシタ電極
１８０：保護層
１８１：凹部
１９０：有機発光層
２００：アノード電極
Claims (54)
- 基板と；
前記基板上部に形成されているグラウンド層と；
前記グラウンド層上部のバッファ層と；
前記バッファ層上部に形成されていて、中央に位置するアクティブ領域と前記アクティブ領域の両側に位置するドレイン領域及びソース領域からなる多結晶シリコン層と；
前記多結晶シリコン層を覆っているゲート絶縁膜と；
前記多結晶シリコン層のアクティブ領域上部のゲート絶縁膜上に形成されているゲート電極と；
前記ゲート絶縁膜上部に形成されている第１キャパシタ電極と；
前記ゲート電極及び第１キャパシタ電極を覆っている層間絶縁膜と；
前記層間絶縁膜上部に形成されて、前記層間絶縁膜とゲート絶縁膜を貫通して形成された第１コンタクトホール及び第２コンタクトホールを通して前記ドレイン領域及びソース領域と各々接触するドレイン電極及びソース電極と；
前記層間絶縁膜上部に形成されており、前記ドレイン電極と連結されているカソード電極と；
前記層間絶縁膜上部に形成されている第２キャパシタ電極と；
前記層間絶縁膜上部に形成されて前記ドレイン電極とソース電極、カソード電極及び第２キャパシタ電極を覆い、前記カソード電極をあらわす凹部を有する保護層と；
前記保護層上部と前記凹部内に形成されていて、前記凹部を通して前記カソード電極と接触する有機発光層と；
前記保護層の露出された部分と前記有機発光層上部に形成されているアノード電極とを含むことを特徴とするアクティブ・マトリクス有機電界発光素子。 - 前記ゲート電極は、前記第１キャパシタ電極と電気的に連結されていることを特徴とする請求項１に記載のアクティブ・マトリクス有機電界発光素子。
- 前記ゲート電極と前記第１キャパシタ電極は、同一物質からなることを特徴とする請求項２に記載のアクティブ・マトリクス有機電界発光素子。
- 前記ソース電極は、前記層間絶縁膜とゲート絶縁膜及びバッファ層を貫通して前記グラウンド層の一部をあらわす第３コンタクトホールを通して前記グラウンド層と連結されていることを特徴とする請求項１に記載のアクティブ・マトリクス有機電界発光素子。
- 前記第２キャパシタ電極は、前記層間絶縁膜とゲート絶縁膜及びバッファ層を貫通して前記グラウンド層の一部をあらわす第３コンタクトホールを通して前記グラウンド層と連結されていることを特徴とする請求項１に記載のアクティブ・マトリクス有機電界発光素子。
- 前記アノード電極は、前記基板の全面に配置して電力配線の役割を有することを特徴とする請求項１に記載のアクティブ・マトリクス有機電界発光素子。
- 前記第１キャパシタ電極及び第２キャパシタ電極は、前記第１キャパシタ電極及び第２キャパシタ電極間に配置する前記層間絶縁膜と一緒にストレージキャパシタを形成することを特徴とする請求項１に記載のアクティブ・マトリクス有機電界発光素子。
- 前記多結晶シリコン層のドレイン領域とソース領域は、イオンドーピングされており、前記アクティブ領域は純粹シリコンからなることを特徴とする請求項１に記載のアクティブ・マトリクス有機電界発光素子。
- 前記グラウンド層は、前記多結晶シリコン層に対応する複数の開口部を有することを特徴とする請求項１に記載のアクティブ・マトリクス有機電界発光素子。
- 前記グラウンド層は、不透明な導電物質からなることを特徴とする請求項１に記載のアクティブ・マトリクス有機電界発光素子。
- 前記不透明な導電物質は、金属であることを特徴とする請求項１０に記載のアクティブ・マトリクス有機電界発光素子。
- 前記カソード電極、ドレイン電極、ソース電極及び第２キャパシタ電極は、前記不透明な導電物質と同一の物質からなることを特徴とする請求項１０に記載のアクティブ・マトリクス有機電界発光素子。
- 前記不透明な導電物質は、金属であることを特徴とする請求項１２に記載のアクティブ・マトリクス有機電界発光素子。
- 前記アノード電極は、透明導電物質からなることを特徴とする請求項１０に記載のアクティブ・マトリクス有機電界発光素子。
- 前記透明導電物質は、インジウム−スズ−オキサイドとインジウム−酸化亜鉛中のいずれか一つからなることを特徴とする請求項１４に記載のアクティブ・マトリクス有機電界発光素子。
- 前記グラウンド層は、透明導電物質からなることを特徴とする請求項１に記載のアクティブ・マトリクス有機電界発光素子。
- 前記透明導電物質は、インジウム−スズ−オキサイドとインジウム−酸化亜鉛中のいずれか一つからなることを特徴とする請求項１６に記載のアクティブ・マトリクス有機電界発光素子。
- 前記カソード電極は、透明導電物質からなることを特徴とする請求項１６に記載のアクティブ・マトリクス有機電界発光素子。
- 前記透明導電物質は、インジウム−スズ−オキサイドとインジウム−酸化亜鉛中のいずれか一つからなることを特徴とする請求項１８に記載のアクティブ・マトリクス有機電界発光素子。
- 前記アノード電極は、不透明導電物質からなることを特徴とする請求項１６に記載のアクティブ・マトリクス有機電界発光素子。
- 前記不透明導電物質は、金属であることを特徴とする請求項２０に記載のアクティブ・マトリクス有機電界発光素子。
- 前記ドレイン電極とソース電極及び第２キャパシタ電極は、透明導電物質と不透明な導電物質の二重層からなることを特徴とする請求項１６に記載のアクティブ・マトリクス有機電界発光素子。
- 前記透明導電物質は、インジウム−スズ−オキサイドとインジウム−酸化亜鉛中のいずれか一つからなり、前記不透明導電物質は金属であることを特徴とする請求項２２に記載のアクティブ・マトリクス有機電界発光素子。
- 前記層間絶縁膜は、有機物質からなることを特徴とする請求項１に記載のアクティブ・マトリクス有機電界発光素子。
- 前記層間絶縁膜は、ベンゾシクロブテン（ＢＣＢ）からなることを特徴とする請求項２４に記載のアクティブ・マトリクス有機電界発光素子。
- 前記ゲート電極は、前記アクティブ領域の真上に配置することを特徴とする請求項１に記載のアクティブ・マトリクス有機電界発光素子。
- 基板上部にグラウンド層を形成する段階と；
前記グラウンド層上部にバッファ層を形成する段階と；
前記バッファ層上部に多結晶シリコン層を形成する段階と；
前記多結晶シリコン層を覆うゲート絶縁膜を形成する段階と；
前記ゲート絶縁膜上部に前記多結晶シリコン層上に配置するゲート電極と第１キャパシタ電極を形成する段階と；
前記ゲート電極をマスクとして前記多結晶シリコン層にイオンを注入して中央に位置するアクティブ領域と前記アクティブ領域の両側に位置するドレイン領域及びソース領域を形成する段階と；
前記ゲート電極及び第１キャパシタ電極を覆う層間絶縁膜を形成する段階と；
前記層間絶縁膜とゲート絶縁膜を貫通して前記ドレイン領域とソース領域を各々あらわす第１コンタクトホール及び第２コンタクトホールと、前記層間絶縁膜とゲート絶縁膜及びバッファ層を貫通して前記グラウンド層の一部をあらわす第３コンタクトホール及び第４コンタクトホールを形成する段階と；
前記層間絶縁膜上部に前記第１コンタクトホール及び第２コンタクトホールを通して前記ドレイン領域及びソース領域と各々連結されるドレイン電極とソース電極を形成する段階と；
前記層間絶縁膜上部に前記ドレイン電極と連結されるカソード電極を形成する段階と；
前記層間絶縁膜上部に第２キャパシタ電極を形成する段階と；
前記ドレイン電極とソース電極、カソード電極及び第２キャパシタ電極を覆って前記カソード電極をあらわす凹部を有する保護層を形成する段階と；
前記保護層上部と前記凹部内に配置して前記凹部を通して前記カソード電極と接触する有機発光層を形成する段階と；
前記有機発光層上部にアノード電極を形成する段階とを含むことを特徴とするアクティブ・マトリクス有機電界発光素子の製造方法。 - 前記ゲート電極は、前記第１キャパシタ電極に電気的に連結されることを特徴とする請求項２７に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記ゲート電極と第１キャパシタ電極は、同一物質からなることを特徴とする請求項２８に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記ソース電極は、前記第３コンタクトホールを通して前記グラウンド層と連結されることを特徴とする請求項２７に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記第２キャパシタ電極は、前記第４コンタクトホールを通して前記グラウンド層と連結されることを特徴とする請求項２７に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記アノード電極は、前記基板全面に配置し、電力配線の役割を有することを特徴とする請求項２７に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記第１キャパシタ電極及び第２キャパシタ電極は、前記第１キャパシタ電極及び第２キャパシタ電極間に配置する前記層間絶縁膜と一緒にストレージキャパシタを形成することを特徴とする請求項２７に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記多結晶シリコン層のドレイン領域とソース領域は、イオンドーピングされており、前記アクティブ領域は純粹シリコンからなることを特徴とする請求項２７に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記グラウンド層は、前記多結晶シリコン層に対応する複数の開口部を有することを特徴とする請求項２７に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記グラウンド層は、不透明な導電物質からなることを特徴とする請求項２７に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記不透明な導電物質は、金属であることを特徴とする請求項３６に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記ドレイン電極とソース電極を形成する段階と、前記カソード電極を形成する段階及び前記第２キャパシタ電極を形成する段階は、同一な不透明導電物質を利用して同一マスク工程で遂行されることを特徴とする請求項３６に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記不透明導電物質は、金属であることを特徴とする請求項３８に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記アノード電極は、透明導電物質からなることを特徴とする請求項３６に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記透明導電物質は、インジウム−スズ−オキサイドと、インジウム−酸化亜鉛中のいずれか一つからなることを特徴とする請求項４０に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記グラウンド層は、透明導電物質からなることを特徴とする請求項２７に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記透明導電物質は、インジウム−スズ−オキサイドと、インジウム−酸化亜鉛中のいずれか一つからなることを特徴とする請求項４２に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記ドレイン電極とソース電極を形成する段階と、前記カソード電極を形成する段階及び前記第２キャパシタ電極を形成する段階は不透明導電物質を利用し、同一なマスクを利用して同時に遂行されることを特徴とする請求項４２に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記マスクは、前記カソード電極に対応する位置にスリットを含むことを特徴とする請求項４４に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記カソード電極は、透明導電物質の単一層からなることを特徴とする請求項４５に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記透明導電物質は、インジウム−スズ−オキサイドと、インジウム−酸化亜鉛中のいずれか一つからなることを特徴とする請求項４６に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記ドレイン電極とソース電極及び第２キャパシタ電極は、透明導電物質と不透明な導電物質の二重層からなることを特徴とする請求項４５に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記透明導電物質は、インジウム−スズ−オキサイドと、インジウム−酸化亜鉛中のいずれか一つからなり、前記不透明導電物質は金属からなることを特徴とする請求項４８に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記アノード電極は、不透明な導電物質からなることを特徴とする請求項４２に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記不透明導電物質は、金属であることを特徴とする請求項５０に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記層間絶縁膜は、有機物質からなることを特徴とする請求項２７に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記層間絶縁膜は、ベンゾシクロブテンからなることを特徴とする請求項５２に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
- 前記ゲート電極は、前記多結晶シリコンの真上に配置することを特徴とする請求項２７に記載のアクティブ・マトリクス有機電界発光素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0031045A KR100484591B1 (ko) | 2001-12-29 | 2002-06-03 | 능동행렬 유기전기발광소자 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004046154A true JP2004046154A (ja) | 2004-02-12 |
| JP4091481B2 JP4091481B2 (ja) | 2008-05-28 |
Family
ID=31713066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003157754A Expired - Lifetime JP4091481B2 (ja) | 2002-06-03 | 2003-06-03 | アクティブ・マトリクス有機電界発光素子及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP4091481B2 (ja) |
| CN (1) | CN100470842C (ja) |
| TW (1) | TWI255432B (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005215354A (ja) * | 2004-01-29 | 2005-08-11 | Seiko Epson Corp | 有機エレクトロルミネッセンス装置、及び電子機器 |
| JP2005340802A (ja) * | 2004-04-28 | 2005-12-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及び表示装置の作製方法 |
| KR100802344B1 (ko) * | 2000-03-27 | 2008-02-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전기광학 장치 |
| JP2009533874A (ja) * | 2006-04-13 | 2009-09-17 | フリースケール セミコンダクター インコーポレイテッド | 二層パッシベーションを有するトランジスタ及び方法 |
| US7652291B2 (en) | 2005-05-28 | 2010-01-26 | Samsung Mobile Display Co., Ltd. | Flat panel display |
| WO2010013639A1 (ja) * | 2008-07-30 | 2010-02-04 | 住友化学株式会社 | 表示装置および表示装置の製造方法 |
| JP2010183051A (ja) * | 2009-02-09 | 2010-08-19 | Samsung Mobile Display Co Ltd | 有機発光表示装置及びその製造方法 |
| JP2012129197A (ja) * | 2010-12-14 | 2012-07-05 | Samsung Mobile Display Co Ltd | 有機発光ディスプレイ装置及びその製造方法 |
| JP2015505639A (ja) * | 2012-02-03 | 2015-02-23 | コーニンクレッカ フィリップス エヌ ヴェ | Ｏｌｅｄ素子及びその製造 |
| JP2015135438A (ja) * | 2014-01-17 | 2015-07-27 | 株式会社ジャパンディスプレイ | 発光素子表示装置 |
| JP2015154072A (ja) * | 2014-02-17 | 2015-08-24 | エバーディスプレイ オプトロニクス（シャンハイ） リミテッド | 薄膜トランジスタアレイ基板及びその製造方法 |
| KR20160007905A (ko) * | 2014-07-10 | 2016-01-21 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| JP2019032441A (ja) * | 2017-08-08 | 2019-02-28 | 株式会社Ｊｏｌｅｄ | アクティブマトリクス表示装置 |
| JP6603826B1 (ja) * | 2018-03-28 | 2019-11-06 | 堺ディスプレイプロダクト株式会社 | 有機ｅｌ表示装置及びその製造方法 |
| JP2022001942A (ja) * | 2005-07-04 | 2022-01-06 | 株式会社半導体エネルギー研究所 | 発光装置 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI256269B (en) * | 2004-03-05 | 2006-06-01 | Toshiba Matsushita Display Tec | Method of manufacturing display device |
| JP4549889B2 (ja) | 2004-05-24 | 2010-09-22 | 三星モバイルディスプレイ株式會社 | キャパシタ及びこれを利用する発光表示装置 |
| KR100589375B1 (ko) * | 2004-05-24 | 2006-06-14 | 삼성에스디아이 주식회사 | 커패시터 및 이를 이용하는 발광 표시 장치 |
| KR100689316B1 (ko) * | 2004-10-29 | 2007-03-08 | 엘지.필립스 엘시디 주식회사 | 유기전계발광다이오드소자 및 그 제조방법 |
| US7948171B2 (en) * | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| KR100712295B1 (ko) | 2005-06-22 | 2007-04-27 | 삼성에스디아이 주식회사 | 유기 전계 발광 소자 및 그 제조 방법 |
| KR100665943B1 (ko) * | 2005-06-30 | 2007-01-09 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광 디스플레이 장치 및 구동방법 |
| JP4939045B2 (ja) * | 2005-11-30 | 2012-05-23 | セイコーエプソン株式会社 | 発光装置および電子機器 |
| JP4661557B2 (ja) | 2005-11-30 | 2011-03-30 | セイコーエプソン株式会社 | 発光装置および電子機器 |
| KR20070063300A (ko) * | 2005-12-14 | 2007-06-19 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP5250960B2 (ja) * | 2006-01-24 | 2013-07-31 | セイコーエプソン株式会社 | 発光装置および電子機器 |
| KR102011614B1 (ko) | 2009-07-10 | 2019-08-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| KR20130025717A (ko) | 2011-09-02 | 2013-03-12 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
| KR101942515B1 (ko) * | 2012-05-03 | 2019-01-28 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
| CN104022142B (zh) * | 2014-06-12 | 2017-10-17 | 四川虹视显示技术有限公司 | 高开口率的顶发射amoled器件与制成方法 |
| CN104022141A (zh) * | 2014-06-12 | 2014-09-03 | 四川虹视显示技术有限公司 | 基于nmos晶体管的倒置顶发射amoled器件及生产方法 |
| CN104393017B (zh) | 2014-10-31 | 2017-12-15 | 京东方科技集团股份有限公司 | 阵列基板的制作方法、阵列基板及显示装置 |
| CN107871757B (zh) * | 2016-09-23 | 2020-04-14 | 京东方科技集团股份有限公司 | 有机发光二极管阵列基板及其制备方法、显示装置 |
| JP6222402B1 (ja) | 2016-10-24 | 2017-11-01 | 三菱電機株式会社 | 化合物半導体デバイス |
| CN108231670B (zh) * | 2016-12-15 | 2021-07-20 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN107910347A (zh) * | 2017-10-18 | 2018-04-13 | 深圳市华星光电半导体显示技术有限公司 | 一种显示器件及oled显示面板 |
| CN108447885B (zh) * | 2018-01-17 | 2021-03-09 | 上海天马微电子有限公司 | 有机发光显示面板和显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10161564A (ja) * | 1996-11-28 | 1998-06-19 | Casio Comput Co Ltd | 表示装置 |
| JP2000299469A (ja) * | 1999-02-12 | 2000-10-24 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| WO2001063975A1 (fr) * | 2000-02-25 | 2001-08-30 | Seiko Epson Corporation | Dispositif organique el et procede de fabrication |
| JP2001332383A (ja) * | 2000-03-17 | 2001-11-30 | Seiko Epson Corp | 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法 |
| JP2002123192A (ja) * | 2000-10-18 | 2002-04-26 | Seiko Epson Corp | 電気光学装置及びその製造方法 |
| JP2002124678A (ja) * | 2000-10-13 | 2002-04-26 | Sony Corp | 薄膜トランジスタの製造方法 |
-
2003
- 2003-04-29 TW TW092110050A patent/TWI255432B/zh not_active IP Right Cessation
- 2003-04-30 CN CNB031241344A patent/CN100470842C/zh not_active Expired - Lifetime
- 2003-06-03 JP JP2003157754A patent/JP4091481B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10161564A (ja) * | 1996-11-28 | 1998-06-19 | Casio Comput Co Ltd | 表示装置 |
| JP2000299469A (ja) * | 1999-02-12 | 2000-10-24 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| WO2001063975A1 (fr) * | 2000-02-25 | 2001-08-30 | Seiko Epson Corporation | Dispositif organique el et procede de fabrication |
| JP2001332383A (ja) * | 2000-03-17 | 2001-11-30 | Seiko Epson Corp | 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法 |
| JP2002124678A (ja) * | 2000-10-13 | 2002-04-26 | Sony Corp | 薄膜トランジスタの製造方法 |
| JP2002123192A (ja) * | 2000-10-18 | 2002-04-26 | Seiko Epson Corp | 電気光学装置及びその製造方法 |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7592652B2 (en) | 2000-03-27 | 2009-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US8541804B2 (en) | 2000-03-27 | 2013-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| KR100802344B1 (ko) * | 2000-03-27 | 2008-02-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전기광학 장치 |
| US8237186B2 (en) | 2000-03-27 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| JP4507611B2 (ja) * | 2004-01-29 | 2010-07-21 | セイコーエプソン株式会社 | 有機エレクトロルミネッセンス装置、及び電子機器 |
| JP2005215354A (ja) * | 2004-01-29 | 2005-08-11 | Seiko Epson Corp | 有機エレクトロルミネッセンス装置、及び電子機器 |
| JP2005340802A (ja) * | 2004-04-28 | 2005-12-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及び表示装置の作製方法 |
| US7652291B2 (en) | 2005-05-28 | 2010-01-26 | Samsung Mobile Display Co., Ltd. | Flat panel display |
| US7847292B2 (en) | 2005-05-28 | 2010-12-07 | Samsung Mobile Display Co., Ltd. | Flat panel display |
| JP2022001942A (ja) * | 2005-07-04 | 2022-01-06 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP7295313B2 (ja) | 2005-07-04 | 2023-06-20 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP2022141697A (ja) * | 2005-07-04 | 2022-09-29 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP2009533874A (ja) * | 2006-04-13 | 2009-09-17 | フリースケール セミコンダクター インコーポレイテッド | 二層パッシベーションを有するトランジスタ及び方法 |
| US9029986B2 (en) | 2006-04-13 | 2015-05-12 | Freescale Semiconductor, Inc. | Transistors with dual layer passivation |
| EP2312562A1 (en) * | 2008-07-30 | 2011-04-20 | Sumitomo Chemical Company, Limited | Display device and display device manufacturing method |
| WO2010013639A1 (ja) * | 2008-07-30 | 2010-02-04 | 住友化学株式会社 | 表示装置および表示装置の製造方法 |
| EP2312562A4 (en) * | 2008-07-30 | 2013-10-16 | Sumitomo Chemical Co | DISPLAY DEVICE AND METHOD FOR MANUFACTURING DISPLAY DEVICE |
| JP2010183051A (ja) * | 2009-02-09 | 2010-08-19 | Samsung Mobile Display Co Ltd | 有機発光表示装置及びその製造方法 |
| US8241933B2 (en) | 2009-02-09 | 2012-08-14 | Samsung Mobile Display Co., Ltd. | Organic light emitting diode display and method of manufacturing the same |
| JP2012129197A (ja) * | 2010-12-14 | 2012-07-05 | Samsung Mobile Display Co Ltd | 有機発光ディスプレイ装置及びその製造方法 |
| JP2015505639A (ja) * | 2012-02-03 | 2015-02-23 | コーニンクレッカ フィリップス エヌ ヴェ | Ｏｌｅｄ素子及びその製造 |
| JP2015135438A (ja) * | 2014-01-17 | 2015-07-27 | 株式会社ジャパンディスプレイ | 発光素子表示装置 |
| JP2015154072A (ja) * | 2014-02-17 | 2015-08-24 | エバーディスプレイ オプトロニクス（シャンハイ） リミテッド | 薄膜トランジスタアレイ基板及びその製造方法 |
| KR20160007905A (ko) * | 2014-07-10 | 2016-01-21 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102174998B1 (ko) * | 2014-07-10 | 2020-11-06 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| JP2019032441A (ja) * | 2017-08-08 | 2019-02-28 | 株式会社Ｊｏｌｅｄ | アクティブマトリクス表示装置 |
| JP6603826B1 (ja) * | 2018-03-28 | 2019-11-06 | 堺ディスプレイプロダクト株式会社 | 有機ｅｌ表示装置及びその製造方法 |
| US11114517B2 (en) | 2018-03-28 | 2021-09-07 | Sakai Display Products Corporation | Organic EL display apparatus and method of manufacturing organic EL display apparatus |
| US11758774B2 (en) | 2018-03-28 | 2023-09-12 | Sakai Display Products Corporation | Organic EL display apparatus with suppressed color and/or luminance non-uniformity and method of manufacturing organic EL display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100470842C (zh) | 2009-03-18 |
| CN1457220A (zh) | 2003-11-19 |
| TWI255432B (en) | 2006-05-21 |
| JP4091481B2 (ja) | 2008-05-28 |
| TW200307893A (en) | 2003-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4091481B2 (ja) | アクティブ・マトリクス有機電界発光素子及びその製造方法 | |
| KR100484591B1 (ko) | 능동행렬 유기전기발광소자 및 그의 제조 방법 | |
| US6835954B2 (en) | Active matrix organic electroluminescent display device | |
| JP4236150B2 (ja) | 製造工程が単純化されたアクティブマトリックス型有機電界発光素子及びその製造方法 | |
| US7227184B2 (en) | Active matrix organic electro luminescence display device and manufacturing method for the same | |
| KR100579182B1 (ko) | 유기 전계 발광 표시 장치의 제조 방법 | |
| JP4640690B2 (ja) | アクティブマトリクス有機ｅｌ表示装置の製造方法 | |
| JP2003257662A (ja) | エレクトロルミネッセンス表示装置及びその製造方法 | |
| US20110215335A1 (en) | Organic light emitting diode display and manufacturing method thereof | |
| KR100731753B1 (ko) | 양면 발광 유기전계발광표시장치 및 그 제조 방법 | |
| JP2003295792A (ja) | 有機ｌｅｄデバイスおよびその製造方法 | |
| TWI338531B (en) | Electro-luminescence device including a thin film transistor and method of fabricating an electro-luminescence device | |
| JP2007264631A (ja) | 有機エレクトロルミネセンス素子およびその製造方法 | |
| US7129524B2 (en) | Organic electroluminescent device and method for fabricating the same | |
| KR100495701B1 (ko) | 유기 전계 발광 표시장치의 제조방법 | |
| KR100453633B1 (ko) | 능동행렬 유기 전기발광소자 및 그의 제조 방법 | |
| JP4596582B2 (ja) | 表示装置 | |
| KR100782025B1 (ko) | 능동행렬 유기전기발광소자 및 이의 제조방법 | |
| KR20100137272A (ko) | 유기전계발광 표시장치 및 그 제조방법 | |
| KR20090021443A (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| KR100899428B1 (ko) | 유기전계발광표시장치 및 그의 제조 방법 | |
| JP2006330719A (ja) | 有機発光ディスプレイ及びその製造方法 | |
| CN111370590A (zh) | 一种显示面板及其制备方法、显示装置 | |
| KR20130125032A (ko) | 유기발광 다이오드 표시장치 및 그 제조방법 | |
| KR100739579B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050704 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051004 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051007 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051011 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071031 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080228 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4091481 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |