KR100712295B1 - 유기 전계 발광 소자 및 그 제조 방법 - Google Patents
유기 전계 발광 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100712295B1 KR100712295B1 KR1020050054165A KR20050054165A KR100712295B1 KR 100712295 B1 KR100712295 B1 KR 100712295B1 KR 1020050054165 A KR1020050054165 A KR 1020050054165A KR 20050054165 A KR20050054165 A KR 20050054165A KR 100712295 B1 KR100712295 B1 KR 100712295B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- region
- source
- electrode
- drain region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 238000005401 electroluminescence Methods 0.000 title description 2
- 229910052751 metal Inorganic materials 0.000 claims abstract description 53
- 239000002184 metal Substances 0.000 claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 268
- 239000004065 semiconductor Substances 0.000 claims description 101
- 239000012535 impurity Substances 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 46
- 229920002120 photoresistant polymer Polymers 0.000 claims description 41
- 238000000059 patterning Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 17
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 239000012044 organic layer Substances 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 39
- 238000004904 shortening Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 40
- 239000010409 thin film Substances 0.000 description 31
- 238000002161 passivation Methods 0.000 description 14
- 239000007772 electrode material Substances 0.000 description 11
- 238000002513 implantation Methods 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 9
- 238000001771 vacuum deposition Methods 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 239000004952 Polyamide Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000004380 ashing Methods 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- -1 poly (p-phenylenevinylene) Polymers 0.000 description 4
- 229920002647 polyamide Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229920000265 Polyparaphenylene Polymers 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052797 bismuth Inorganic materials 0.000 description 3
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229920000553 poly(phenylenevinylene) Polymers 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- MWPLVEDNUUSJAV-UHFFFAOYSA-N anthracene Chemical compound C1=CC=CC2=CC3=CC=CC=C3C=C21 MWPLVEDNUUSJAV-UHFFFAOYSA-N 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- ZSWFCLXCOIISFI-UHFFFAOYSA-N cyclopentadiene Chemical compound C1C=CC=C1 ZSWFCLXCOIISFI-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920000123 polythiophene Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- UHXOHPVVEHBKKT-UHFFFAOYSA-N 1-(2,2-diphenylethenyl)-4-[4-(2,2-diphenylethenyl)phenyl]benzene Chemical compound C=1C=C(C=2C=CC(C=C(C=3C=CC=CC=3)C=3C=CC=CC=3)=CC=2)C=CC=1C=C(C=1C=CC=CC=1)C1=CC=CC=C1 UHXOHPVVEHBKKT-UHFFFAOYSA-N 0.000 description 1
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 238000001931 thermography Methods 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/81—Anodes
- H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8051—Anodes
- H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/302—Details of OLEDs of OLED structures
- H10K2102/3023—Direction of light emission
- H10K2102/3026—Top emission
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 유기 전계 발광 소자 및 그 제조 방법에 관한 것으로, 더욱 자세하게는 금속 배선 및 게이트 전극을 동시에 형성하거나, 제1전극을 형성할 때, 소자들을 전기적으로 연결하는 연결 배선을 형성함으로서, 종래에 비해 사용되는 마스크의 수를 감소시킴으로서 공정을 단축하고, 원가를 절감할 수 있는 유기 전계 발광 소자 및 그 제조 방법에 관한 것이다.
유기 전계 발광 소자, 연결 배선, 마스크
Description
도 1a 내지 도 1k는 종래의 탑 게이트 형 CMOS 박막트랜지스터를 갖는 유기전계발광소자 및 그의 제조 방법을 설명하기 위한 단면도들이다.
도 2a 내지 도 2h는 본 발명의 일 실시예에 따른 바텀 게이트 형 CMOS 박막트랜지스터를 갖는 유기전계발광소자 및 그의 제조 방법을 설명하기 위한 단면도들이다.
도 3a 내지 도 3i는 본 발명의 일 실시예에 따른 탑 게이트 형 CMOS 박막트랜지스터를 갖는 유기전계발광소자 및 그의 제조 방법을 설명하기 위한 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
220, 310 : 금속 배선 210, 330 : 제1게이트 전극
215, 335 : 제2게이트 전극 292, 392 : 제1연결 배선
293, 393 : 제2연결 배선 291, 391 : 제1전극
본 발명은 유기 전계 발광 소자 및 그 제조 방법에 관한 것으로, 보다 자세하게는 금속 배선 및 게이트 전극을 동시에 형성하거나, 제1전극을 형성할 때, 소자들을 전기적으로 연결하는 연결 배선을 형성함으로서, 종래에 비해 사용되는 마스크의 수를 감소시킴으로서 공정을 단축하고, 원가를 절감할 수 있는 유기 전계 발광 소자 및 그 제조 방법에 관한 것이다.
평판표시소자(Flat Panel Display Device) 중에서 유기 전계 발광 소자 (Organic Electroluminescence Device)는 자발광이며, 시야각이 넓고, 응답속도가 1ms이하로 빠르고, 얇은 두께와 낮은 제작비용 및 높은 콘트라스트(Contrast) 등의 특성을 나타낸다.
유기 전계 발광 소자는 애노드 전극과 캐소드 전극 사이에 유기발광층을 포함하고 있어 애노드 전극으로부터 공급받는 정공과 캐소드 전극으로부터 받은 전자가 유기발광층 내에서 결합하여 정공-전자 쌍인 여기자를 형성하고 다시 상기 여기자가 바닥상태로 돌아오면서 발생되는 에너지에 의해 발광하게 된다.
일반적으로 상기 유기 전계 발광 소자는 각 화소마다 박막트랜지스터(Thin Film Transistor)를 장착하여 유기전계발광소자의 화소수와 상관없이 일정한 전류를 공급함에 따라 안정적인 휘도를 나타낼 수 있으며 또한 전력소모가 적어, 고해상도 및 대형 디스플레이의 적용에 유리하다는 장점을 갖고 있다.
도 1a 내지 1k는 종래의 탑 게이트 형(Top gate type) CMOS 박막트랜지스터를 갖는 유기전계발광소자 및 그의 제조 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 종래의 탑 게이트 형 CMOS 박막트랜지스터를 갖는 유기전계발광소자는 제1TFT 영역(A), 제2TFT 영역(B) 및 개구 영역(C)을 갖는 기판(100)상에 비정질 실리콘층을 적층하고, 결정화법에 의해 결정화한 후, 제1마스크(mask)(미도시)를 이용하여 패터닝하여 제1,2반도체층(110,115)을 형성한다.
일반적으로 상기 마스크는 포토 공정에서 포토레지스트(Photo Resist) 패턴을 형성하기 위해 이용된다. 상기 형성된 포토레지스트 패턴을 이용하여 식각 공정을 진행하게 된다. 이후 상기 포토레지스트 패턴은 건식 식각에 의한 에싱(Ashing)으로 제거되며, 에싱 후 잔존하는 포토레지스트는 포토레지스트 스트립(PR Strip)을 통해 모두 제거된다.
도 1b를 참조하면, 상기 제1,2반도체층(110, 115) 상부에는 기판 전면에 걸쳐 게이트 절연막(120)이 형성되어 있으며, 제1TFT 영역(A) 및 제2TFT 영역(B) 상의 제1,2반도체층(110,115) 상부에 제2마스크(미도시)를 이용하여 제1포토레지스트 패턴(125)을 형성하여 제1TFT 영역(A)의 제1반도체층(110)에 제1불순물 주입 공정(127)으로 인(P), 비소(As), 안티몬(Sb) 및 비스무스(Bi)와 같은 n형 불순물이 주입되어, 상기 제1TFT 영역(A)의 제1반도체층(110)이 제1소오스/드레인 영역들(110s,110d) 및 상기 제1소오스/드레인 영역들(110s,110d) 사이에 개재된 제1채널 영역(110b)으로 정의되는 NMOS가 형성되어 있다.
도 1c를 참조하면, 상기 제1,2TFT 영역(A,B)의 게이트 절연막(120) 상부에는 게이트 전극 물질이 적층 후 제3마스크(미도시)를 이용하여 패터닝되어 상기 제1,2반도체층(110,115)의 제1,2채널 영역(110c,115c)에 대응되는 제1,2게이트 전극(130,135)이 형성되어 있다. 이 때, 상기 제1TFT 영역(A)에는 제1게이트 전극(130)이 상기 제1반도체층(110)의 제1채널 영역(110c) 보다 작게 패터닝되어 있다. 상기 제1게이트 전극(130)을 마스크로 하여 상기 제1반도체층(110)의 제1채널 영역(110c)의 소정 영역에 제2불순물 주입 공정(140)으로 LDD(Lightly doped drain) 영역들(110e)이 형성되어 있다. 따라서, 상기 제1TFT 영역(A)의 제1반도체층(110)은 n형 불순물이 주입된 제1소오스/드레인 영역들(110s,110d), LDD 불순물이 주입된 LDD 영역들(110e) 및 상기 LDD 영역 사이에 개재되는 제1채널 영역(110c)으로 정의된다. 또한, 상기 제2TFT 영역(B)의 반도체층(115)에는 상기 제2불순물 주입 공정(140)으로 제2소오스/드레인 영역(115s,115d) 및 제2채널 영역(115c)이 정의되어 진다.
도 1d를 참조하면, 제4마스크(미도시)를 이용하여 상기 제1TFT 영역(A)은 완전히 덮고, 상기 제2TFT 영역(B)은 상기 제2게이트 전극(135)만을 덮는 제2포토레지스트 패턴(145)을 형성한 후, 제3불순물 주입 공정(150)으로 상기 제2TFT 영역(B)의 제2소오스/드레인 영역(115s,115d)에 상기 제1반도체층(110)의 LDD영역들(110e)의 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In)과 같은 p형 불순물이 주입된다. 이때, 상기 제2TFT 영역(B)의 제2소오스/드레인 영역(115s,115d)에 주입된 p형 불순물의 농도는 상기 LDD 영역(110e)의 불순물의 농도보다 높다. 따라서, 상기 제2TFT 영역(B)의 제2반도체층(115)이 제2소오스/드레인 영역들(115s,115d) 및 제2 채널 영역(115c)으로 정의되는 PMOS가 형성되어 있다.
이로써, 상기 박막트랜지스터는 NMOS와 PMOS를 동시에 갖는 CMOS(Complementary Metal Oxide Semiconductor)로 형성된다.
도 1e를 참조하면, 상기 제1,2게이트 전극(130,135) 상부의 기판 전면에 걸쳐 층간절연막(155)이 형성되어 있으며, 상기 제1,2 TFT 영역(A,B)의 층간절연막(155) 내에 제5마스크(미도시)를 이용하여 상기 제1,2소오스/드레인 영역들(110s,110d,115s,115d)의 일부를 노출시키는 콘택홀들(160)이 형성되어 있다.
도 1f를 참조하면, 상기 층간절연막(155)의 콘택홀들(160)을 통해 소오스/드레인 전극 물질이 적층되며, 적층 후 제6마스크(미도시)를 이용하여 패터닝되어 상기 반도체층(110,115)의 소오스/드레인 영역들(110s,110d,115s,115d)과 콘택하는 제1,2소오스/드레인 전극들(165s,165d,170s,170d)이 형성되어 있다.
도 1g를 참조하면, 상기 ㅍ소오스/드레인 전극들(165s,165d,170s,170d을 포함한 기판 전면에 걸쳐 패시베이션막(175)이 형성되어 있다. 상기 개구 영역(C)의 패시베이션막(175) 내에 제7마스크(미도시)를 이용한 식각 공정을 통해 제1비아홀(180)이 형성되어 있다.
도 1h를 참조하면, 상기 제1비아홀(180)을 포함한 패시베이션막(175) 상부의 기판 전면에 걸쳐 하부 단차를 보완하기 위한 평탄화막(185)이 형성되며, 제8마스크(미도시)를 이용하여 선택비가 높은 에천트(Etchant)를 이용한 습식 식각을 통해 상기 개구 영역(C)의 평탄화막(185) 내에 제2비아홀(190)이 형성되어 있다.
도 1i 및 1j를 참조하면, 상기 개구 영역(C)의 제1,2비아홀들(180,190) 내의 하부층에 고반사율의 특성을 갖는 반사막(195a)을 포함하는 투명전극(195b)으로 이루어진 반사형 애노드 전극으로서 제1전극(195)이 패터닝되어 형성되어 있다.
도 1i를 참조하면, 상기 제1전극(195)의 반사막(195a)으로서 알루미늄(Al)이 증착 후 제9마스크(미도시)를 이용하여 패터닝되어 형성되어 있다.
도 1j를 참조하면, 상기 반사막(195a) 상부에는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 물질로 이루어진 투명전극(195b)이 증착 후 제10마스크(미도시)를 이용한 습식 식각 또는 건식 식각을 통해 패터닝되어 있다.
도 1k를 참조하면, 상기 제1전극(195) 상부의 기판 전면에 걸쳐 화소정의막(Pixel Define Layer)(197)이 증착 후 제11마스크(미도시)를 이용하여 제1전극(195)의 표면 일부를 노출시키는 개구부(P)를 갖는 화소정의막(197)이 형성되어 있다.
상기 노출된 제1전극(195) 상부에 최소한 유기발광층을 포함하는 유기막층(미도시) 및 상기 유기막층 상부에 기판 전면에 걸쳐 제2전극(미도시)이 증착된다. 상기 제 2 전극은 Mg, Ca, Al, Ag 및 이들의 합금으로 이루어진 군에서 선택된 1종의 물질로서 얇은 두께의 투과전극으로 형성한다.
상기 제2전극까지 형성된 기판을 통상적인 방법으로 상부 기판과 봉지함으로써 탑 게이트 형 CMOS 박막트랜지스터를 갖는 전면 발광 유기전계발광소자가 완성된다. 상기 CMOS 박막트랜지스터는 NMOS에 LDD 영역을 갖는다.
또한, 상기 LDD 영역을 갖는 바텀 게이트 형 CMOS 박막트랜지스터를 채용하는 유기 전계 발광 소자의 제조 방법은 상기 탑 게이트 형 CMOS 박막트랜지스터의 제조 방법과 유사하다.
먼저, 제1,2TFT 영역을 갖는 기판 상부의 제1,2TFT 영역 상에 게이트 전극이 제1마스크를 이용하여 패터닝되어 형성되고, 상기 게이트 전극에 대응되는 게이트 절연막 상부의 반도체층이 제2마스크를 이용하여 패터닝되어 형성된다. 상기 제1TFT 영역 상의 반도체층에 제3마스크를 이용하여 TFT 영역 중 n형 불순물을 주입되어 NMOS 영역이 형성된 후 제4마스크를 이용하여 상기 NMOS 영역에 LDD 불순물이 주입되어 LDD 영역이 형성된다. 이어서, 상기 제2TFT 영역 상의 반도체층에 제5마스크를 이용하여 p형 불순물이 주입되어 PMOS가 형성된다. 이로써, LDD영역을 갖는 NMOS와 PMOS를 동시에 갖는 CMOS가 된다.
이어서, 제6마스크를 이용하여 층간절연막 내에 형성된 콘택홀, 제7마스크를 이용하여 패터닝된 소오스/드레인 전극, 제8마스크를 이용하여 형성된 제1비아홀, 제9마스크를 이용하여 형성된 제2비아홀, 제10마스크를 이용하여 패터닝된 제1전극의 반사막, 제11마스크를 이용하여 패터닝된 제1전극의 투명전극 및 제12마스크를 이용하여 개구부를 갖도록 패터닝된 화소정의막 형성 공정은 종래 기술의 탑 게이트 형 CMOS 박막트랜지터를 채용하는 유기전계발광소자의 제조 방법과 동일하다. 즉, 12개의 마스크 공정으로 이루어지는 LDD 영역을 갖는 바텀 게이트 형 CMOS 박막트랜지스터를 채용하는 유기전계발광소자가 완성된다.
이와 같이 LDD 영역을 갖는 탑 게이트 형 또는 바텀 게이트 형 CMOS 박막트랜지스터를 채용하는 유기전계발광소자를 구현하기 위해서는 하나의 기판 상에 PMOS 박막트랜지스터와 NMOS 박막트랜지스터를 형성하여야 하고, 비아홀을 2번에 걸쳐 패터닝하고, 제1전극을 2회에 걸쳐 패터닝하므로, 비교적 많은 공정 단계를 필요로 한다. 또한, 상기 NMOS 박막트랜지스터의 누설전류 감소와 미세화에 따른 핫 캐리어 효과 등의 신뢰성 문제 해결을 위해 형성한 LDD 영역은 CMOS 박막트랜지스터를 구현하기 위한 마스크 개수를 더욱 증가시킬 수 있다.
종래의 LDD 영역을 갖는 탑 게이트 형 또는 바텀 게이트 형 CMOS 박막트랜지스터를 갖는 유기전계발광소자는 제조 공정시 11 ~ 12개의 마스크가 적용되는데, 이로 인해 공정 택타임(tact time)이 길어지고, 공정이 복잡해짐에 따라 수율이 저하되고, 재료비 및 제조 비용이 상승하는 문제점을 안고 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 금속 배선 및 게이트 전극을 동시에 형성하거나, 제1전극을 형성할 때, 소자들을 전기적으로 연결하는 연결 배선을 형성함으로서, 종래에 비해 마스크 공정 수를 감소시킴으로서 공정을 단축하고, 원가를 절감할 수 있는 유기 전계 발광 소자 및 그 제조 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 제1TFT, 제2TFT 및 금속 배선이 형성된 기판; 상기 제1TFT, 제2TFT 및 금속 배선이 형성된 기판상에 형성된 평탄화막; 상기 평탄화막의 소정 영역에 형성되고, 상기 제1TFT의 제1소오스/드레인 영역, 제2TFT의 제2소 오스/드레인 영역 및 금속 배선의 소정 영역을 노출시키는 콘택홀들; 및 상기 콘택홀들을 통해 상기 금속 배선, 제1소오스/드레인 영역 및 제2소오스/드레인 영역을 전기적으로 연결하는 연결 배선로 이루어진 유기 전계 발광 소자에 의해 달성된다.
또한, 본 발명의 상기 목적은 기판상에 형성된 금속 배선, 제1게이트 전극 및 제2게이트 전극; 상기 금속 배선, 제1게이트 전극 및 제2게이트 전극상에 형성된 게이트 절연막; 상기 게이트 절연막상에 형성되고, 상기 제1게이트 전극에 대응하는 제1소오스/드레인 영역과 제1채널 영역을 포함하는 제1반도체층 및 상기 제2게이트 전극에 대응하는 제2소오스/드레인 영역과 제2채널 영역을 포함하는 제2반도체층; 상기 제1반도체층 및 제2반도체층상에 형성된 평탄화막; 상기 평탄화막의 소정 영역을 식각하여 상기 금속 배선, 제1소오스/드레인 영역 및 제2소오스/드레인 영역의 소정 영역을 노출시키는 콘택홀들; 상기 콘택홀들을 통해 각각 상기 금속 배선과 상기 제1소오스/드레인 영역의 일측 영역이 연결된 제1연결 배선, 상기 제1소오스/드레인 영역의 타측 영역과 상기 제2소오스/드레인 영역의 일측 영역이 연결된 제2연결 배선 및 상기 제2소오스/드레인 영역의 타측 영역과 연결된 제1전극; 상기 제1연결 배선, 제2연결 배선 및 제1전극상에 형성되고, 상기 제1전극의 소정 영역을 노출시키는 화소 정의막; 및 상기 화소 정의막에 의해 노출된 제1전극상에 형성되고, 유기 발광층을 포함하는 유기막층과 제2전극으로 이루어진 유기 전계 발광 소자에 의해서도 달성된다.
또한, 본 발명의 상기 목적은 기판상에 형성된 금속 배선; 상기 금속 배선상에 형성된 버퍼층; 상기 버퍼층상에 형성되고, 제1소오스/드레인 영역과 제1채널 영역을 포함하는 제1반도체층 및 제2소오스/드레인 영역과 제2채널 영역을 포함하는 제2반도체층; 상기 제1반도체층 및 제2반도체층상에 형성된 게이트 절연막; 상기 게이트 절연막상에 형성되고, 상기 제1채널 영역 및 제2채널 영역에 각각 대응하는 제1게이트 전극 및 제2게이트 전극; 상기 제1게이트 전극 및 제2게이트 전극상에 형성된 평탄화막; 상기 평탄화막 및 게이트 절연막의 소정 영역을 식각하여 상기 제1소오스/드레인 영역 및 제2소오스/드레인 영역의 소정 영역을 노출시키고, 상기 평탄화막, 게이트 절연막 및 버퍼층의 소정 영역을 식각하여 상기 금속 배선의 소정 영역을 노출시키는 콘택홀들; 상기 콘택홀들을 통해 각각 상기 금속 배선과 상기 제1소오스/드레인 영역의 일측 영역이 연결된 제1연결 배선, 상기 제1소오스/드레인 영역의 타측 영역과 상기 제2소오스/드레인 영역의 일측 영역이 연결된 제2연결 배선 및 상기 제2소오스/드레인 영역의 타측 영역과 연결된 제1전극; 상기 제1연결 배선, 제2연결 배선 및 제1전극상에 형성되고, 상기 제1전극의 소정 영역을 노출시키는 화소 정의막; 및 상기 화소 정의막에 의해 노출된 제1전극상에 형성되고, 유기 발광층을 포함하는 유기막층과 제2전극으로 이루어진 유기 전계 발광 소자에 의해서도 달성된다.
또한, 본 발명의 상기 목적은 기판상에 금속 배선을 형성하는 단계; 상기 금속 배선상에 버퍼층을 형성하는 단계; 상기 버퍼층상에 제1반도체층 및 제2반도체층을 형성하는 단계; 상기 제1반도체층 및 제2반도체층상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막상에 형성하되, 상기 제1반도체층의 제1채널 영역 및 제2반도체층의 제2채널 영역에 각각 대응하는 제1게이트 전극 및 제2게이트 전극을 형성하는 단계; 상기 제1게이트 전극 및 제2게이트 전극상에 평탄화막을 형성하는 단계; 상기 평탄화막 및 게이트 절연막의 소정 영역을 식각하여 상기 제1반도체층의 제1소오스/드레인 영역 및 제2반도체층의 제2소오스/드레인 영역의 소정 영역을 노출시키고, 상기 평탄화막, 게이트 절연막 및 버퍼층의 소정 영역을 식각하여 상기 금속 배선의 소정 영역을 노출시키는 콘택홀들을 형성하는 단계; 상기 콘택홀들이 형성된 기판상에 반사층 및 투명층을 형성하는 단계; 상기 반사층 및 투명층을 패터닝하여 상기 금속 배선과 상기 제1소오스/드레인 영역의 일측 영역과 연결된 제1연결 배선, 상기 제2소오스/드레인 영역의 타측 영역과 상기 제2소오스/드레인 영역의 일측 영역과 연결된 제2연결 배선 및 상기 제2소오스/드레인 영역과 연결된 제1전극을 형성하는 단계; 상기 제1연결 배선, 제2연결 배선 및 제1전극이 형성된 기판상에 상기 제1전극의 소정 영역이 노출되는 화소 정의막을 형성하는 단계; 및 상기 화소 정의막에 의해 노출된 제1전극상에 유기 발광층을 포함하는 유기막층 및 제2전극을 형성하는 단계로 이루어진 유기 전계 발광 소자 제조 방법에 의해서도 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다. 또한 도면들에 있어서, 층 및 영역의 길이, 두께등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
<실시 예 1>
도 2a 내지 2h는 본 발명의 일 실시예에 따른 바텀 게이트 형(Bottom gate type) CMOS 박막트랜지스터를 갖는 유기전계발광소자 및 그의 제조 방법을 설명하기 위한 단면도들이다.
도 2a 내지 도 2h를 참조하면, 본 발명의 일 실시예에 따른 바텀 게이트 형 CMOS 박막트랜지스터를 갖는 유기전계발광소자는 제1TFT 영역(A), 제2TFT 영역(B), 개구 영역(C) 및 배선 영역(D)을 갖는 기판(200)을 제공한다. 상기 기판(200)은 유리, 플라스틱 또는 석영 등과 같은 투명 기판이다.
도 2a를 참조하면, 상기 제1,2TFT 영역(A,B) 상의 기판(200) 상부에 제1,2게이트 전극(210,215) 및 금속 배선(220)을 제1마스크(미도시)를 이용하여 패터닝하여 형성한다. 상기 제1,2게이트 전극(210,215)은 텅스텐몰리브덴(MoW), 몰리브덴(Mo), 텅스텐(W), 텅스텐 실리사이드(WSi2), 몰리브데늄 실리사이드(MoSi2) 및 알루미늄(Al) 등과 같은 몰리브텐, 텅스텐, 알루미늄 및 이들의 합금으로 이루어진 군에서 선택되는 1종으로 형성한다. 상기 제1,2게이트 전극(210,215)은 스퍼터링법이나 진공증착법을 수행하여 형성하며, 통상적으로 스퍼터링법으로 형성된 것을 패터닝함으로서 형성한다.
상기 제1마스크는 포토 공정에서 레티클(Reticle)에 설계된 패턴대로 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 이용한 후 상기 포토레지스트 패턴은 에싱 공정 및 포토레지스트 스트립을 통해 제거한다.
상기 제1,2게이트 전극(210,215) 전극 형성 시 상기 배선 영역(D) 상의 기판(200) 상부에 금속 배선(220)을 형성한다. 상기 금속 배선(220)은 상기 제1,2게이트 전극(210,215)과 동일층에 일정 간격 이격되어 형성하며, 상기 제1,2게이트 전극(210,215)의 금속 물질과 동일한 물질을 적층 후 제1마스크를 이용하여 패터닝하여 형성한다.
도 2b를 참조하면, 상기 제1,2게이트 전극(210,215) 및 금속 배선(220) 상부의 기판 전면에 걸쳐 게이트 절연막(230)을 형성한다. 상기 게이트 절연막(230)은 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층으로 형성할 수 있다. 상기 게이트 절연막(230)은 플라즈마화학기상증착법(Plasma-Enhanced Chemical Vapor Deposition) 또는 저압화학기상증착법(Low-Pressure Chemical Vapor Deposition) 등과 같은 방식을 수행하여 형성한다.
상기 게이트 절연막(230) 상부의 제1,2TFT 영역(A,B) 상에 제2마스크(미도시)를 이용하여 제1,2반도체층(240,245)을 형성한다. 이때, 상기 제1,2반도체층(240,245)은 비정질 실리콘 또는 다결정 실리콘으로 형성하며, 바람직하게 다결정 실리콘으로 형성한다. 상기 제1,2반도체층(240,245)은 비정질 실리콘을 PECVD을 수행하여 증착하고, 결정화법을 이용하여 다결정실리콘막으로 결정화시킨 후 제2마스크를 이용하여 패터닝하여 형성한다. 이때, 상기 비정질 실리콘을 PECVD 방식으로 수행할 경우에는 실리콘막 증착 후 열처리로 탈수소 처리하여 수소의 농도를 낮추는 공정을 진행한다.
이어서, 상기 제1,2반도체층(240,245) 패터닝 시 이용하던 제2마스크(미도 시)를 기판(200)의 하부에 위치시키고, 상기 제2마스크(미도시) 및 제1,2게이트 전극(210,215)을 마스크로 이용한 배면 노광(Back exposure)을 통해 상기 제1,2TFT 영역(A,B) 상의 제1,2반도체층(240,245) 상부의 소정 영역에 제1,2게이트 전극(210,215)과 대응되는 제1포토레지스트 패턴(247)을 형성한다.
보다 자세하게, 상기 배면 노광은 상기 제1,2반도체층(240,245) 패터닝 시 사용된 제 2마스크(미도시)를 기판(200)의 하부에 위치시키고 기판(200)의 하부 방향에서 광을 조사하여, 상기 제1,2TFT 영역(A,B) 상의 제1,2게이트 전극(210,215)에 대응하는 제1,2반도체층(240,245)의 소정 영역에 대응되는 제1포토레지스트 패턴(247)을 형성하는 것이다. 상기 제1포토레지스트 패턴(247)은 감광성 물질로 이루어지며, 상기 감광성 물질은 양성형(positive type)으로 빛에 노출된 부분은 현상액에 녹을 수 있는 물질로 변화하여 식각된다. 일반적으로, 상기 감광성 물질은 점도를 조절하는 용매(Solvent), UV와 반응을 일으키는 포토 액티브 화합물(Photo Active Compound) 및 화학적 결합물질인 폴리머 수지 등의 성분으로 구성된다. 바람직하게 상기 감광성 물질은 아크릴계 수지 또는 폴리이미드(polyimide;PI)로 형성하는 것이 바람직하다.
따라서, 상기 배면 노광을 통해 상기 기판(200) 하부으로부터 입사되는 광을 투과시킬 수 있는 상기 게이트 절연막(230)과 게이트 전극에 대응되지 않는 반도체층 영역상에 위치한 포토레지스트는 상기 빛에 노출되어 현상액에 녹을 수 있는 물질로 변화하여 식각된다. 반면, 상기 기판(200)의 제1,2TFT 영역(A,B) 상에 형성되어 있는 상기 제1,2게이트 전극(210,215)은 금속으로 형성되므로 빛을 투과시키지 못하여 기판(200) 하부으로부터 입사되는 빛에 노출되지 않기 때문에 상기 제1,2게이트 전극(210,215) 크기와 동일한 제1포토레지스트 패턴(247)을 형성한다.
상기 배면 노광을 통해 형성된 제1포토레지스트 패턴(247)을 이용하여 제1,2반도체층(240,245)에 제1불순물 주입 공정(250)으로 저농도의 LDD(Lightly doped drain) 불순물을 주입하여 제1TFT 영역(A)의 LDD 영역(240e) 및 제1채널 영역(240c)을 형성하고, 제2TFT 영역(B)의 제2소오스/드레인 영역(245s,245d) 및 제2채널 영역(245c)을 정의한다. 상기 제1불순물 주입 공정(250)은 통상의 n형 불순물을 사용할 수 있으며, 통상적으로 PH3를 주입한다. 특히, 상기 LDD 영역(240e)은 박막트랜지스터의 특성을 향상시키기 위해 형성한다. 또한, 상기 배면 노광을 통해 제1,2반도체층(240,245) 형성 후 제1포토레지스트 패턴을 형성함으로서 추가 마스크 없이 제1TFT 영역(A)의 제1반도체층(240)에 LDD 불순물을 주입을 함으로써, 공정 마스크 수를 1개 저감할 수 있다.
이때, 만일 배면 노광이 불필요하거나 사용할 수 없는 경우라면, 제1포토레지스트 패턴용 마스크를 이용하여 상기 제1포토레지스트 패턴(247)을 형성할 수 도 있으나, 마스크가 하나 더 필요하다는 단점이 있을 수 있다.
도 2c를 참조하면, 상기 제1포토레지스트 패턴(247)을 제거한 후, 제3마스크(미도시)를 이용하여 상기 제1TFT 영역(A)의 제1반도체층(240)상에는 상기 제1채널 영역(240c)의 너비보다 약간 넓도록 형성하여 상기 제1채널 영역(240c)은 완전히 덮고, 상기 LDD 영역(240e)은 일부만 덮도록 하고, 상기 제2TFT 영역(B)의 제2반도 체층(245)은 완전히 덮도록 하는 제2포토레지스트 패턴(255)을 형성한다.
이어서, 상기 제2포토레지스트 패턴(255)을 이용하여 노출된 상기 제1TFT 영역(A)의 상기 LDD 영역(240e)에 n형 불순물을 주입한다. 상기 n형 불순물은 인(P), 비소(As), 안티몬(Sb) 및 비스무스(Bi)로 이루어진 군에서 선택되는 1종으로 형성한다. 상기 n형 불순물의 농도는 LDD 불순물의 농도에 비해 높기 때문에 결과적으로 상기 제1반도체층(240)에 n형 불순물이 주입된 제1소오스/드레인 영역(240s,240d), LDD 불순물이 주입된 LDD 영역(240e) 및 상기 LDD 영역 사이에 개재된 제1채널 영역(240c)으로 정의된 NMOS를 형성한다. 반면, 상기 제2TFT 영역(B)의 제2반도체층(245)은 제2포토레지스트 패턴(255)에 의해 가려져 있음으로 n형 불순물이 주입되지 않는다.
도 2d를 참조하면, 상기 제2포토레지스트 패턴(255)을 제거하고, 제4마스크(미도시)를 이용하여 상기 제2TFT 영역(B)의 제2반도체층(245)에 상기 제1불순물 주입 공정(250)으로 제2채널 영역(245c)으로 정의된 영역은 덮고, 상기 제2소오소/드레인 영역(245s,245d)로 정의된 영역은 노출시키고, 상기 제1TFT 영역(A)의 제1반도체층(240)은 완전히 덮는 제3포토레지스트 패턴(265)을 형성한다.
이어서, 상기 제3포토레지스트 패턴(265)을 이용하여 상기 제2TFT 영역(B)의 제2소오스/드레인 영역(245s,245d)에 p형 불순물을 주입하는 제3불순물 주입 공정(270)을 실시한다. 상기 p형 불순물은 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In)으로 이루어진 군에서 선택되는 1종으로 형성한다. 상기 p형 불순물의 농도는 LDD 불순물의 농도에 비해 높기 때문에 결과적으로 상기 제2반도체층(245)에 p형 불순물이 주입된 제2소오스/드레인 영역(245s,245d) 및 상기 제2소오스/드레인 영역 사이에 개재된 제2채널 영역(245s)으로 정의된 PMOS를 형성한다. 반면, 상기 제1TFT 영역(A)의 제1반도체층(240)은 제3포토레지스트 패턴(265)에 의해 덮여 있어 p형 불순물이 주입되지 않는다.
이로써, 상기 박막트랜지스터는 제1TFT 영역(A)의 NMOS 및 제2TFT 영역(B)의 PMOS를 동시에 갖는 CMOS로 형성된다.
도 2e를 참조하면, 상기 제1,2반도체층(240,245) 상부에 패시베이션막(275)을 형성한다. 통상적으로 상기 패시베이션막(275)은 상부의 오염으로부터 박막트랜지스터를 보호하기 위해 형성되며 실리콘 질화막, 실리콘 산화막 또는 이들의 이중층 등과 같은 무기 절연막으로 형성한다. 상기 패시베이션막(275)은 PECVD, LPCVD 방식을 수행하여 형성하며, 바람직하게 증착 후 열처리하여 수소화를 실시한다.
상기 패시베이션막(275) 상부에는 상기 패시베이션막 상부의 하부 단차를 보완하기 위해 평탄화막(280)을 형성한다. 상기 평탄화막(280)은 통상적으로 유기계 물질로서 벤조사이클로부텐(Benzo Cyclo Butene;BCB), 폴리이미드(polyimide;PI), 폴리아마이드(poly amaide;PA), 아크릴 수지 및 페놀수지로 이루어진 군에서 선택되는 1종으로 형성한다. 상기 평탄화막(280)은 스핀 코팅(Spin Coating) 방식을 수행하여 증착한다.
이어서, 제5마스크(미도시)를 이용하여 상기 제1,2TFT 영역(A,B) 및 배선 영역(D) 상의 패시베이션막(275) 및 평탄화막(280)을 식각하여, 상기 패시베이션막(275) 및 평탄화막(280) 내로 제1,2소오스/드레인 영역(240s, 240d, 245s, 245d) 및 금속 배선(220) 일부를 노출시키는 콘택홀들(285)을 형성한다.
도 2f를 참조하면, 상기 콘택홀들(285) 내로 하부층에 반사층(290a) 및 투명층(290b)으로 이루어진 제1전극 물질층(290)을 증착한 후, 제6마스크(미도시)를 이용하여 일괄 식각으로 패터닝하여 제1전극(291), 제1연결 배선(292) 및 제2연결 배선(293)을 형성한다.
상기 반사층(290a)은 알루미늄, 은 및 이들의 합금 등과 같은 고반사율의 특성을 갖는 금속 중에서 선택되는 1종으로 형성한다. 또한, 상기 투명층(290b)은 ITO 또는 IZO와 같은 물질 중에서 선택되는 1종으로 형성한다. 이로써, 상기 제1전극(291)은 반사형 애노드 전극으로 형성된다. 상기 반사층(290a) 및 투명층(290b)은 스퍼터링법, 진공증착법 또는 이온 플레이팅법으로 연속 증착하여 형성할 수 있으며, 통상적으로 스퍼터링법으로 형성한다.
바람직하게 상기 제1전극 물질층(290)의 반사층(290a)은 패터닝 시 상기 투명층(290b)과의 일괄 식각을 위하여 은(Ag)으로 형성하며, 상기 투명층(290b)은 ITO로 형성한다. 상기 제1전극 물질층(290)은 Ag와 ITO를 연속으로 스퍼터링법을 수행하여 증착 한 후 제6마스크(미도시)를 이용한 건식 식각 또는 습식 식각을 통해 일괄 식각으로 패터닝하여 형성한다. 상기 일괄 식각은 통상적인 식각 방법으로 수행한다. 상기 하부에 반사층(290a) 및 투명층(290b)으로 이루어진 제1전극 물질층(290)을 일괄 식각함으로써, 제1전극 형성 공정에서 공정 마스크 수를 1개 저감할 수 있다.
이로써, 상기 제1전극 물질층(290)은 상기 배선 영역(C) 상에 상기 금속 배 선(220)과 상기 제1TFT 영역(A) 상의 상기 제1반도체층(240)의 제1소오스/드레인 영역(240s,240d) 중 일측(예컨테 소오스 영역(240s))을 연결하는 제1연결 배선(292) 및 상기 제1TFT 영역(A) 상의 상기 제1반도체층(240)의 제1소오스/드레인 영역(240s,240d)의 타측(예컨데, 드레인 영역(240d))을 연결하는 제2연결 배선(293)이 형성된다.
상기 제2소오스/드레인 영역(245s,245d)과 콘택된 반사형 애노드 전극인 제1전극(280)을 형성할 때, 상기 소오스/드레인 영역과 소오스/드레인 전극을 연결시키기 위한 콘택홀 공정을 생략하고 아울러 소오스/드레인 전극 형성 공정을 생략하여 공정 마스크 수를 1개 더 저감 할 수 있다.
도 2g를 참조하면, 상기 제1전극(291)의 소정 영역을 노출시키고, 상부의 기판 전면에 걸쳐 화소정의막(295)을 형성한다. 상기 화소정의막(295)은 통상적으로 유기계 물질로서 벤조사이클로부텐(Benzo Cyclo Butene;BCB), 폴리이미드(polyimide;PI), 폴리아마이드(poly amaide;PA), 아크릴 수지 및 페놀수지로 이루어진 군에서 선택되는 1종으로 형성한다. 상기 화소정의막(295)은 상기 유기 물질을 스핀 코팅으로 적층 후 제7마스크(미도시)를 이용한 식각을 통해 개구 영역(C) 상에 제1전극(291)의 표면 일부를 노출시키는 개구부(P)를 갖도록 형성한다. 상기 개구부(P)는 건식 식각 또는 습식 식각을 통해 형성할 수 있으며, 통상적으로 습식 식각으로 형성한다.
도 2h를 참조하면, 상기 개구부(P) 내에 노출된 제1전극(291) 상에 최소한 유기 발광층을 포함하는 유기막층(297) 및 제2전극(299)을 형성한다. 상기 유기막 층(297)은 유기 발광층(EML)외에 상기 전자 주입층(EIL), 전자 수송층(ETL), 유기발광층(EML), 정공 수송층(HTL) 및 정공 주입층(HIL) 순으로 이루어진 층 중 1이상의 층을 더 포함할 수 있다.
상기 유기 발광층으로는 저분자 물질 또는 고분자 물질 모두 가능하며, 상기 저분자 물질은 알루니 키노륨 복합체(Alq3), 안트라센(Anthracene), 시클로펜타디엔(Cyclo pentadiene), ZnPBO, Balq 및 DPVBi로 이루어진 군에서 선택되는 1종으로 형성한다. 상기 고분자 물질은 폴리티오펜(PT;polythiophene),폴리(p-페닐렌비닐렌)(PPV;poly(p-phenylenevinylene)), 폴리페닐렌(PPP;polyphenylene) 및 그들의 유도체로 이루어진 군에서 선택되는 1종으로 형성한다. 상기 유기막층은 진공증착, 스핀코팅, 잉크젯 프린팅, 레이저 열전사법 (LITI;Laser Induced Thermal Imaging)등의 방법으로 적층한다. 바람직하게 스핀코팅 방식을 통해 적층한다. 또한 상기 유기막층을 패터닝하는 것은 레이저 열전사법, 새도우 마스크를 사용한 진공증착법 등을 사용하여 구현할 수 있다.
상기 제2전극(299)은 Mg, Ca, Al, Ag 및 이들의 합금으로 이루어진 군에서 선택된 1종의 물질로서 얇은 두께의 투과전극으로 형성하며, 진공증착법을 수행하여 형성한다.
상기 제2전극까지 형성된 기판을 통상적인 방법에 의해 상부 기판과 봉지함으로써, 7개(배면 노광을 이용하지 않는 경우에는 8개)의 마스크를 이용하여 본 발명의 제 1 실시예에 따른 LDD 영역을 갖는 바텀 게이트 형 CMOS 박막트랜지스터를 갖는 전면 발광 유기전계발광소자를 완성한다.
<실시 예 2>
도 3a 내지 도 3i는 본 발명의 일 실시예에 따른 탑 게이트 형(Top gate type) CMOS 박막트랜지스터를 갖는 유기전계발광소자 및 그의 제조 방법을 설명하기 위한 단면도들이다.
도 3a를 참조하면, 본 발명의 제 2 실시예에 탑 게이트 형 CMOS 박막트랜지스터를 갖는 유기전계발광소자는 제1TFT 영역(A), 제2TFT 영역(B), 개구 영역(C) 및 배선 영역(D)을 갖는 기판(300)을 제공한다. 상기 기판(300)은 유리, 플라스틱 또는 석영 등과 같은 투명 기판이다.
상기 배선 영역(D) 상의 기판(300) 상부에 금속 배선(310)을 제1마스크(미도시)를 이용하여 형성한다. 상기 금속 배선(310)은 몰리브덴(Mo), 텅스텐(W), 알루미늄(Al) 및 이들의 합금으로 이루어진 군에서 선택되는 1종으로 형성한다. 상기 금속 배선(310)은 스퍼터링법이나 진공증착법을 수행하여 형성하며, 통상적으로 스퍼터링법으로 형성된 것을 패터팅함으로서 형성한다.
도 3b를 참조하면, 상기 금속 배선(310) 상부의 기판 전면에 걸쳐 버퍼층(320)을 형성하고, 상기 제1,2TFT 영역(A,B) 상의 상기 버퍼층(320) 상부에 제1,2반도체층(330,335)을 제2마스크(미도시)를 이용하여 패터닝하여 형성한다.
상기 버퍼층(320)은 상기 기판(300)에서 유출되는 불순물로부터 후속 공정에서 형성되는 박막트랜지스터를 보호하기 위해 형성하며, 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층으로 형성할 수 있다. 상기 버퍼층(320)은 PECVD 또는 LPCVD 방법을 수행하여 형성한다. 상기 제1,2반도체층(330,335)을 형성하는 방법은 상기 본 발명의 제 1 실시예와 동일하다.
도 3c를 참조하면, 제3마스크(미도시)을 이용하여 상기 제1TFT 영역(A) 상의 제1반도체층(330) 상부의 소정 영역을 노출시키는 제1포토레지스트 패턴(335)를 형성하고, 상기 제1포토레지스트 패턴(335)을 이용하여 제1반도체층(330)에 제1불순물 주입 공정(345)을 실시하여 n형 불순물을 주입한다. 상기 n형 불순물은 인(P), 비소(As), 안티몬(Sb) 및 비스무스(Bi)로 이루어진 군에서 선택되는 1종으로 형성한다. 이로써, 상기 제1반도체층(330)은 n형 불순물이 주입된 제1소오스/드레인 영역(330s,330d) 및 상기 제1소오스/드레인 영역(330s,330d) 사이에 개재된 제1채널 영역(330c)이 정의된다. 반면, 상기 제2TFT 영역(b)의 제2반도체층(335)은 제1포토레지스트 패턴(335)에 의해 덮혀 있음으로 n형 불순물이 주입되지 않는다.
도 3d를 참조하면, 상기 제1불순물 주입 공정(345) 이후 제1포토레지스트 패턴(340)을 에싱 공정 및 PR 스트립을 통해 제거하고, 제1,2반도체층(330,335) 상부의 기판 전면에 걸쳐 게이트 절연막(350)을 형성한다. 상기 게이트 절연막(350)은 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층으로 형성하며, PECVD 또는 LPCVD와 같은 방식을 수행하여 형성한다.
상기 제1,2TFT 영역(A,B) 상의 상기 게이트 절연막(350) 상부에 제1,2게이트 전극(360,365)을 제4마스크(미도시)를 이용하여 형성한다. 상기 제1,2게이트 전극(360,365)은 몰리브덴(Mo), 텅스텐(W), 알루미늄(Al) 및 이들의 합금으로 이루어진 군에서 선택되는 1종으로 형성한다. 이 때, 상기 제1TFT 영역(A)의 제1게이트 전극 (360)은 상기 도 3c에 도시된 제1채널 영역(330c)의 너비보다 폭을 작게 형성하여 후속 공정에서 LDD 영역을 확보할 수 있도록 한다. 상기 제1,2게이트 전극(360,365)은 스퍼터링법이나 진공증착법을 수행하여 형성하며, 통상적으로 스퍼터링법으로 형성하고 패터닝함으로서 형성한다.
상기 제1,2TFT 영역(A,B) 상에 제1,2게이트 전극(360,365)을 마스크로 하여 제2불순물 주입 공정(370)을 실시함으로서 상기 제1반도체층(330)에 LDD 영역(330e)을 형성한다. 상기 LDD 영역에 주입되는 불순물은 통상의 n형 불순물을 사용할 수 있으며, 통상적으로 PH3를 주입한다. 상기 LDD 불순물의 농도는 상기 n형 불순물의 농도보다 낮다. 이로써 상기 제1TFT 영역(A) 상의 제1반도체층(330)은 n형 불순물이 주입된 제1소오스/드레인 영역(330s,330d), 저농도 불순물이 주입된 LDD 영역(330e) 및 상기 LDD 영역(330e) 사이에 개재하는 제1채널 영역(330c)으로 정의되는 NMOS를 형성한다. 이 때, 상기 제2TFT 영역(B) 상에 제2반도체층(335)은 상기 제2불순물 주입 공정(370)에 의해 제2소오스/드레인 영역(335s,335d) 및 상기 제2소오스/드레인 영역 (335s,335d)사이에 개재된 제2채널 영역(335c)을 정의하게 된다.
도 3e를 참조하면, 제5마스크(미도시)을 이용하여 제1TFT 영역(A) 상의 제1반도체층(330)을 완전히 덮고, 제2TFT 영역(B) 상의 제2반도체층(335)은 노출시키는 제2포토레지스트 패턴(375)을 형성하고, 상기 제2포토레지스트 패턴(375)을 이용하여 상기 제2TFT 영역(B)의 제2반도체층(335)에 상기 제1불순물 주입 공정(370) 으로 제2소오스/드레인 영역(335s,335d)으로 정의된 영역에 제3불순물 주입 공정(380)을 실시하여 p형 불순물을 주입함으로서 제2소오스/드레인 영역(335s,335d)을 형성한다. 상기 p형 불순물은 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In)으로 이루어진 군에서 선택되는 1종으로 형성한다. 상기 p형 불순물의 농도는 LDD 불순물의 농도에 비해 높기 때문에 결과적으로 상기 제2반도체층(335)에는 p형 불순물이 주입된 제2소오스/드레인 영역(335s,335d) 및 상기 제2소오스/드레인 영역(335s,335d) 사이에 개재된 제2채널 영역(335c)으로 정의된 PMOS를 형성한다.
이로써, 상기 박막트랜지스터는 제1TFT 영역(A)의 NMOS 영역 및 제2TFT 영역(B)의 PMOS 영역을 동시에 갖는 CMOS로 형성된다.
도 3f를 참조하면, 상기 게이트 전극(360,365) 상부에 패시베이션막(382)을 형성하고, 상기 패시베이션막(382) 상부에 평탄화막(385)을 형성한다.
제6마스크(미도시)를 이용하여 상기 패시베이션막(382) 및 상기 평탄화막(385)을 식각하여 상기 제1,2소오스/드레인 영역(330s,330d,335s,335d) 및 금속 배선(310) 일부를 노출시키는 콘택홀들(387)을 형성한다.
상기 패시베이션막(382), 평탄화막(385) 및 콘택홀들(387)을 형성하는 방법은 상기 본 발명의 제 1 실시예와 동일하다.
도 3g를 참조하면, 상기 콘택홀들(387) 내로 하부층에 반사층(390a) 및 투명층(390b)으로 이루어진 제1전극 물질층(390)을 적층 후 제7마스크(미도시)를 이용하여 일괄 식각으로 패터닝하여 제1전극(391), 제1연결 배선(392) 및 제2연결 배선(393)을 형성한다.
상기 제1전극 물질층(390)의 형성 및 일괄 식각을 통한 패터닝 방법은 상기 본 발명의 제 1 실시예와 동일하며, 상기 하부에 반사막(390a) 및 투명층(390b)으로 이루어진 제1전극 물질층(390)을 일괄 식각함으로써, 제1전극 형성 공정에서 공정 마스크 수를 1개 저감할 수 있다.
이로써, 상기 제1전극(391)은 상기 제2TFT 영역(B) 상에 상기 제2반도체층(335)의 제2소오스/드레인 영역(335s,335d) 중 일측과 콘택되어 형성되고, 상기 제1연결 배선(392)은 배선 영역(C) 상에 상기 금속 배선(310)과 상기 제1TFT 영역(A)의 제1소오스/드레인 영역(330s,330d) 중 일측을 콘택하고, 상기 제2연결 배선(393)은 상기 제1TFT 영역(A)의 제1소오스/드레인 영역(330s,330d) 중 타측과 상기 제2TFT 영역(B)의 제2소오스/드레인 영역(335s,335d) 중 타측을 콘택한다.
상기 제1전극(391), 제1연결 배선(392) 및 제2연결 배선(393)을 동시에 형성함으로써, 소오스/드레인 영역과 소오스/드레인 전극을 연결시키기 위한 콘택홀 및 소오스/드레인 전극 형성 공정을 생략하여 공정 마스크 수를 2개 더 저감 할 수 있다.
도 3h를 참조하면, 상기 제1전극(391) 상부의 기판 전면에 걸쳐 화소 정의막(395)을 형성한다. 상기 화소 정의막(395)의 형성 방법은 상기 본 발명의 제 1 실시예와 동일하며, 제8마스크(미도시)를 이용한 식각을 통해 개구 영역(C) 상에 제1전극(391)의 표면 일부를 노출시키는 개구부(P)를 갖도록 형성한다. 상기 개구부(P)는 건식 식각 또는 습식 식각을 통해 형성한다.
도 3i를 참조하면, 상기 개구부(P) 내에 노출된 제1전극(391) 상에 최소한 유기 발광층을 포함하는 유기막층(397) 및 제2전극(399)을 형성한다. 상기 유기막층(397) 및 제2전극(399)을 형성하는 방법은 상기 본 발명의 제 1 실시예와 동일하다.
상기 제2전극까지 형성된 기판을 통상적인 방법에 의해 상부 기판과 봉지함으로써, 8개의 공정 마스크 수를 이용하여 본 발명의 제 2 실시예에 따른 LDD 영역을 갖는 탑 게이트 형 CMOS 박막트랜지스터를 갖는 전면 발광 유기전계발광소자를 완성한다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 유기 전계 발광 소자 및 그 제조 방법은 반사형 애노드 전극인 제1전극을 형성하는 동시에 연결 배선을 내부 소자들을 콘택함으로서 CMOS TFT 유기 전계 발광 소자를 기준으로 종래에는 11 ~ 12개의 마스크가 필요하였으나 본 발명에서는 7 ~ 8의 마스크를 사용함으로서 마스크의 사용 갯수를 감소시킴으로써, 공정을 단축하고, 마스크 수 저감으로 인한 원가절감 및 저마스크 공정에 의해 수율을 향상시킬 수 있는 효과가 있다.
Claims (22)
- 제1TFT, 제2TFT 및 금속 배선이 형성된 기판;상기 제1TFT, 제2TFT 및 금속 배선이 형성된 기판상에 형성된 평탄화막;상기 평탄화막의 소정 영역에 형성되고, 상기 제1TFT의 제1소오스/드레인 영역, 제2TFT의 제2소오스/드레인 영역 및 금속 배선의 소정 영역을 노출시키는 콘택홀들; 및상기 콘택홀들을 통해 상기 금속 배선, 제1소오스/드레인 영역 및 제2소오스/드레인 영역을 전기적으로 연결하는 연결 배선을 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
- 제 1 항에 있어서,상기 제1소오스/드레인 영역 또는 제2소오스/드레인 영역 중 어느 한 영역과 연결된 제1전극;상기 제1전극상에 형성된 유기막층; 및상기 유기막층상에 형성된 제2전극을 더 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
- 제 2 항에 있어서,상기 제1전극은 반사층과 투명층을 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
- 제 3 항에 있어서,상기 반사층은 알루미늄, 은 및 이들의 합금 중 어느 하나로 형성되어진 것을 특징으로 하는 유기 전계 발광 소자.
- 제 3 항에 있어서,상기 투명층은 ITO 또는 IZO로 형성되어진 것을 특징으로 하는 유기 전계 발광 소자.
- 제 1 항에 있어서,상기 연결 배선은 제1전극과 동일한 층에 형성되어 있고, 동일한 물질로 이루어져 있는 것을 특징으로 하는 유기 전계 발광 소자.
- 제 1 항에 있어서,상기 제1TFT의 제1게이트 전극 및 제2TFT의 제1게이트 전극과 상기 금속 배선은 동일한 층에 형성되어 있는 것을 특징으로 하는 유기 전계 발광 소자.
- 제 7 항에 있어서,상기 제1게이트 전극, 제2게이트 전극 및 금속 배선은 몰리브덴, 텅스텐, 알루미늄 및 이들의 합급 중 어느 하나로 형성되어 있는 것을 특징으로 하는 유기 전계 발광 소자.
- 제 1 항에 있어서,상기 제1TFT 및 제2TFT는각각 상기 기판상에 형성된 제1게이트 전극과 제2게이트 전극;상기 제1게이트 전극과 제2게이트 전극상에 형성된 게이트 절연막; 및상기 게이트 절연막상에 형성되고, 상기 제1게이트 전극에 대응하고 제1소오스/드레인 영역 및 제1채널 영역을 포함하는 제1반도체층과 상기 제2게이트 전극에 대응하고, 제2소오스/드레인 영역 및 제2채널 영역을 포함하는 제2반도체층을 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
- 제 1 항에 있어서,상기 제1TFT 및 제2TFT는각각 상기 기판상에 형성되고, 제1소오스/드레인 영역 및 제1채널 영역을 포함하는 제1반도체층과 제2소오스/드레인 영역 및 제2채널 영역을 포함하는 제2반도체층;상기 제1반도체층 및 제2반도체층상에 형성된 게이트 절연막; 및상기 게이트 절연막상에 형성되고, 상기 제1채널 영역에 대응하는 제1게이트 전극과 제2채널 영역에 대응하는 제2게이트 전극을 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
- 제 9 항 또는 제 10 항에 있어서,상기 제1소오스/드레인 영역과 제1채널 영역사이에 LDD 영역을 더 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
- 기판상에 형성된 금속 배선, 제1게이트 전극 및 제2게이트 전극;상기 금속 배선, 제1게이트 전극 및 제2게이트 전극상에 형성된 게이트 절연막;상기 게이트 절연막상에 형성되고, 상기 제1게이트 전극에 대응하는 제1소오스/드레인 영역과 제1채널 영역을 포함하는 제1반도체층 및 상기 제2게이트 전극에 대응하는 제2소오스/드레인 영역과 제2채널 영역을 포함하는 제2반도체층;상기 제1반도체층 및 제2반도체층상에 형성된 평탄화막;상기 평탄화막의 소정 영역을 식각하여 상기 금속 배선, 제1소오스/드레인 영역 및 제2소오스/드레인 영역의 소정 영역을 노출시키는 콘택홀들;상기 콘택홀들을 통해 각각 상기 금속 배선과 상기 제1소오스/드레인 영역의 일측 영역이 연결된 제1연결 배선, 상기 제1소오스/드레인 영역의 타측 영역과 상기 제2소오스/드레인 영역의 일측 영역이 연결된 제2연결 배선 및 상기 제2소오스/드레인 영역의 타측 영역과 연결된 제1전극;상기 제1연결 배선, 제2연결 배선 및 제1전극상에 형성되고, 상기 제1전극의 소정 영역을 노출시키는 화소 정의막; 및상기 화소 정의막에 의해 노출된 제1전극상에 형성되고, 유기 발광층을 포함하는 유기막층과 제2전극을 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
- 제 12 항에 있어서.상기 금속 배선, 제1게이트 전극 및 제2게이트 전극은 동일한 물질로 이루어져 있는 것을 특징으로 하는 유기 전계 발광 소자.
- 제 12 항에 있어서,상기 제1소오스/드레인 영역과 제1채널 영역 또는 제2소오스/드레인 영역과 제2채널 영역 사이에 LDD 영역을 더 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
- 제 12 항에 있어서,상기 제1연결 배선, 제2연결 배선 및 제1전극은 반사층 및 투명층으로 이루어져 있는 것을 특징으로 하는 유기 전계 발광 소자.
- 기판상에 형성된 금속 배선;상기 금속 배선상에 형성된 버퍼층;상기 버퍼층상에 형성되고, 제1소오스/드레인 영역과 제1채널 영역을 포함하는 제1반도체층 및 제2소오스/드레인 영역과 제2채널 영역을 포함하는 제2반도체층;상기 제1반도체층 및 제2반도체층상에 형성된 게이트 절연막;상기 게이트 절연막상에 형성되고, 상기 제1채널 영역 및 제2채널 영역에 각각 대응하는 제1게이트 전극 및 제2게이트 전극;상기 제1게이트 전극 및 제2게이트 전극상에 형성된 평탄화막;상기 평탄화막 및 게이트 절연막의 소정 영역을 식각하여 상기 제1소오스/드레인 영역 및 제2소오스/드레인 영역의 소정 영역을 노출시키고, 상기 평탄화막, 게이트 절연막 및 버퍼층의 소정 영역을 식각하여 상기 금속 배선의 소정 영역을 노출시키는 콘택홀들;상기 콘택홀들을 통해 각각 상기 금속 배선과 상기 제1소오스/드레인 영역의 일측 영역이 연결된 제1연결 배선, 상기 제1소오스/드레인 영역의 타측 영역과 상기 제2소오스/드레인 영역의 일측 영역이 연결된 제2연결 배선 및 상기 제2소오스/드레인 영역의 타측 영역과 연결된 제1전극;상기 제1연결 배선, 제2연결 배선 및 제1전극상에 형성되고, 상기 제1전극의 소정 영역을 노출시키는 화소 정의막; 및상기 화소 정의막에 의해 노출된 제1전극상에 형성되고, 유기 발광층을 포함하는 유기막층과 제2전극을 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
- 제 16 항에 있어서.상기 제1소오스/드레인 영역과 제1채널 영역 또는 제2소오스/드레인 영역과 제2채널 영역 사이에 LDD 영역을 더 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
- 제 16 항에 있어서,상기 제1연결 배선, 제2연결 배선 및 제1전극은 반사층 및 투명층으로 이루어져 있는 것을 특징으로 하는 유기 전계 발광 소자.
- 기판상에 금속 배선을 형성하는 단계;상기 금속 배선상에 버퍼층을 형성하는 단계;상기 버퍼층상에 제1반도체층 및 제2반도체층을 형성하는 단계;상기 제1반도체층 및 제2반도체층상에 게이트 절연막을 형성하는 단계;상기 게이트 절연막상에 형성하되, 상기 제1반도체층의 제1채널 영역 및 제2반도체층의 제2채널 영역에 각각 대응하는 제1게이트 전극 및 제2게이트 전극을 형성하는 단계;상기 제1게이트 전극 및 제2게이트 전극상에 평탄화막을 형성하는 단계;상기 평탄화막 및 게이트 절연막의 소정 영역을 식각하여 상기 제1반도체층의 제1소오스/드레인 영역 및 제2반도체층의 제2소오스/드레인 영역의 소정 영역을 노출시키고, 상기 평탄화막, 게이트 절연막 및 버퍼층의 소정 영역을 식각하여 상기 금속 배선의 소정 영역을 노출시키는 콘택홀들을 형성하는 단계;상기 콘택홀들이 형성된 기판상에 반사층 및 투명층을 형성하는 단계;상기 반사층 및 투명층을 패터닝하여 상기 금속 배선과 상기 제1소오스/드레인 영역의 일측 영역과 연결된 제1연결 배선, 상기 제2소오스/드레인 영역의 타측 영역과 상기 제2소오스/드레인 영역의 일측 영역과 연결된 제2연결 배선 및 상기 제2소오스/드레인 영역과 연결된 제1전극을 형성하는 단계;상기 제1연결 배선, 제2연결 배선 및 제1전극이 형성된 기판상에 상기 제1전극의 소정 영역이 노출되는 화소 정의막을 형성하는 단계; 및상기 화소 정의막에 의해 노출된 제1전극상에 유기 발광층을 포함하는 유기막층 및 제2전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 소자 제조 방법.
- 제 19 항에 있어서,상기 제1반도체층 및 제2반도체층을 형성하는 단계는상기 버퍼층상에 실리콘층을 형성하는 단계;상기 실리콘층을 패터닝하여 제1실리콘 패턴 및 제2실리콘 패턴을 형성하는 단계;상기 제1실리콘 패턴 및 제2실리콘 패턴의 소정 영역을 덮는 제1포토레지스트 패턴을 형성하고, 저농도의 제1불순물을 주입하는 단계;상기 제1포토레지스트 패턴을 제거하고, 상기 제1실리콘 패턴상에는 상기 제 1포토레지스트 패턴이 상기 제1실리콘 패턴을 덮었던 영역보다 더 넓게 덮도록 형성되고, 상기 제2실리콘 패턴은 완전히 덮는 제2포토레지스트 패턴을 형성하고, 고농도의 제1불순물을 주입하여 상기 제1실리콘 패턴을 제1소오스/드레인 영역, LDD 영역 및 제1채널 영역을 갖는 제1반도체층으로 형성하는 단계; 및상기 제2포토레지스트 패턴을 제거하고, 상기 제1반도체층은 완전히 덮고, 상기 제2실리콘 패턴상에 상기 제1포토레지스트 패턴이 덮었던 영역과 동일한 영역을 덮도록 형성된 제2포토레지스트 패턴을 형성하고, 고농도의 제2불순물을 주입하여 제2소오스/드레인 영역 및 제2채널 영역을 갖는 제2반도체층을 형성하는 단계를 포함하고 있는 것을 특징으로 하는 유기 전계 발광 소자 제조 방법.
- 제 19 항에 있어서,상기 제1불순물은 N 형의 불순물인 것을 특징으로 하는 유기 전계 발광 소자 제조 방법.
- 제 19 항에 있어서,상기 제2불순물은 P 형의 불순물인 것을 특징으로 하는 유기 전계 발광 소자 제조 방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050054165A KR100712295B1 (ko) | 2005-06-22 | 2005-06-22 | 유기 전계 발광 소자 및 그 제조 방법 |
| EP06115788.9A EP1737056B1 (en) | 2005-06-22 | 2006-06-21 | Organic light emitting display device and method of fabricating the same |
| US11/473,581 US8278664B2 (en) | 2005-06-22 | 2006-06-22 | Organic light emitting display device and method of fabricating the same |
| JP2006172908A JP4738265B2 (ja) | 2005-06-22 | 2006-06-22 | 有機電界発光素子及びその製造方法 |
| CNB2006101257210A CN100481489C (zh) | 2005-06-22 | 2006-06-22 | 有机发光显示装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050054165A KR100712295B1 (ko) | 2005-06-22 | 2005-06-22 | 유기 전계 발광 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060134471A KR20060134471A (ko) | 2006-12-28 |
| KR100712295B1 true KR100712295B1 (ko) | 2007-04-27 |
Family
ID=37084905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050054165A KR100712295B1 (ko) | 2005-06-22 | 2005-06-22 | 유기 전계 발광 소자 및 그 제조 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8278664B2 (ko) |
| EP (1) | EP1737056B1 (ko) |
| JP (1) | JP4738265B2 (ko) |
| KR (1) | KR100712295B1 (ko) |
| CN (1) | CN100481489C (ko) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7459351B2 (en) | 2005-08-16 | 2008-12-02 | Chunghwa Picture Tubes, Ltd. | Method of manufacturing an AMOLED |
| KR100796609B1 (ko) | 2006-08-17 | 2008-01-22 | 삼성에스디아이 주식회사 | Ｃｍｏｓ 박막 트랜지스터의 제조방법 |
| JP2009010242A (ja) * | 2007-06-29 | 2009-01-15 | Mitsubishi Electric Corp | 表示装置及びその製造方法 |
| KR100899426B1 (ko) * | 2007-09-14 | 2009-05-27 | 삼성모바일디스플레이주식회사 | 유기 전계 발광표시장치 제조방법 |
| KR101408875B1 (ko) * | 2008-04-18 | 2014-06-17 | 삼성전자주식회사 | 게르마늄 응축을 이용한 ｃｍｏｓ 트랜지스터 및 그제조방법 |
| CN102160066A (zh) | 2008-06-24 | 2011-08-17 | 沙伦·贝伦宗 | 特别适用于专利文献的搜索引擎和方法 |
| KR101534009B1 (ko) * | 2008-10-21 | 2015-07-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판과 그 제조 방법 및 박막 트랜지스터 표시판을 갖는 표시 장치 |
| JP5737550B2 (ja) * | 2009-12-03 | 2015-06-17 | ソニー株式会社 | 表示装置、表示装置の製造方法および電子機器 |
| CN102543860B (zh) | 2010-12-29 | 2014-12-03 | 京东方科技集团股份有限公司 | 一种低温多晶硅tft阵列基板的制造方法 |
| JP5825812B2 (ja) * | 2011-03-24 | 2015-12-02 | 株式会社Ｊｏｌｅｄ | 表示装置の製造方法 |
| KR101521676B1 (ko) | 2011-09-20 | 2015-05-19 | 엘지디스플레이 주식회사 | 유기발광 다이오드 표시장치 및 그의 제조방법 |
| JP5919723B2 (ja) * | 2011-10-19 | 2016-05-18 | ソニー株式会社 | 表示パネル、表示装置および電子機器 |
| JP6111455B2 (ja) * | 2012-03-12 | 2017-04-12 | 株式会社Ｊｏｌｅｄ | 表示パネル、表示装置および電子機器 |
| TWI496220B (zh) * | 2012-04-12 | 2015-08-11 | Au Optronics Corp | 薄膜電晶體及其製造方法 |
| KR101438039B1 (ko) * | 2012-05-24 | 2014-11-03 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터, 그 제조방법, 이를 구비한 표시장치 및 그 제조방법 |
| CN102789971A (zh) * | 2012-07-31 | 2012-11-21 | 京东方科技集团股份有限公司 | 多晶硅tft、多晶硅阵列基板及其制备方法、显示装置 |
| KR102079252B1 (ko) * | 2013-05-21 | 2020-04-08 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 이의 제조 방법 |
| KR102090710B1 (ko) * | 2013-06-26 | 2020-03-19 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법 |
| KR102059167B1 (ko) | 2013-07-30 | 2020-02-07 | 엘지디스플레이 주식회사 | 플렉서블 유기전계 발광소자 및 그 제조 방법 |
| US10381335B2 (en) | 2014-10-31 | 2019-08-13 | ehux, Inc. | Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs) |
| CN105679769A (zh) * | 2016-01-27 | 2016-06-15 | 深圳市华星光电技术有限公司 | 一种tft基板、显示装置以及制造方法 |
| KR102651136B1 (ko) * | 2016-04-12 | 2024-03-25 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR20170119801A (ko) * | 2016-04-19 | 2017-10-30 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
| CN107331682A (zh) * | 2017-06-23 | 2017-11-07 | 安徽熙泰智能科技有限公司 | 一种硅基oled微显示芯片及其彩色化实现方法 |
| CN107359179A (zh) * | 2017-07-07 | 2017-11-17 | 安徽熙泰智能科技有限公司 | 一种oled微显示器件的制作方法 |
| CN108155196B (zh) * | 2017-12-28 | 2020-11-03 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法 |
| KR20190143549A (ko) * | 2018-06-19 | 2019-12-31 | 삼성디스플레이 주식회사 | 표시장치 |
| CN109360906B (zh) * | 2018-09-13 | 2020-10-09 | 云谷（固安）科技有限公司 | 有机发光显示设备的制造方法 |
| CN109256464A (zh) * | 2018-11-08 | 2019-01-22 | 深圳市万普拉斯科技有限公司 | Oled显示装置 |
| CN110310921B (zh) * | 2019-07-09 | 2021-10-01 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示面板及显示装置 |
| CN111681990B (zh) * | 2020-07-27 | 2023-04-07 | 合肥鑫晟光电科技有限公司 | 一种显示基板的制备方法、显示基板及显示装置 |
| KR20220033650A (ko) * | 2020-09-09 | 2022-03-17 | 삼성디스플레이 주식회사 | 반사 전극 및 이를 포함하는 표시 장치 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020080866A (ko) * | 2001-04-18 | 2002-10-26 | 주식회사 현대 디스플레이 테크놀로지 | 박막 트랜지스터 액정표시장치의 제조방법 |
| KR20030031650A (ko) * | 2001-10-15 | 2003-04-23 | 삼성에스디아이 주식회사 | 액티브 매트릭스형 유기전계 발광표시소자 및 그의 제조방법 |
| KR20030037876A (ko) * | 2001-11-06 | 2003-05-16 | 피티플러스(주) | Ｏｅｌｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작방법 |
| KR20040033395A (ko) * | 2002-10-14 | 2004-04-28 | 삼성에스디아이 주식회사 | 유기전계 발광표시장치 및 그의 제조방법 |
| KR20050068142A (ko) * | 2003-12-29 | 2005-07-05 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6037195A (en) | 1997-09-25 | 2000-03-14 | Kabushiki Kaisha Toshiba | Process of producing thin film transistor |
| JP4472064B2 (ja) * | 1998-08-31 | 2010-06-02 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| JP4437511B2 (ja) * | 1999-07-05 | 2010-03-24 | 株式会社半導体エネルギー研究所 | 電気光学装置の作製方法 |
| JP4831862B2 (ja) * | 1999-11-30 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 電子装置 |
| JP3967081B2 (ja) * | 2000-02-03 | 2007-08-29 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
| TW521303B (en) * | 2000-02-28 | 2003-02-21 | Semiconductor Energy Lab | Electronic device |
| TW495854B (en) * | 2000-03-06 | 2002-07-21 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| US6872607B2 (en) * | 2000-03-21 | 2005-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US6580475B2 (en) * | 2000-04-27 | 2003-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2002076352A (ja) * | 2000-08-31 | 2002-03-15 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| US6825496B2 (en) * | 2001-01-17 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| TW546857B (en) * | 2001-07-03 | 2003-08-11 | Semiconductor Energy Lab | Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment |
| US7071613B2 (en) * | 2001-10-10 | 2006-07-04 | Lg.Philips Lcd Co., Ltd. | Organic electroluminescent device |
| US6835954B2 (en) * | 2001-12-29 | 2004-12-28 | Lg.Philips Lcd Co., Ltd. | Active matrix organic electroluminescent display device |
| TWI258317B (en) * | 2002-01-25 | 2006-07-11 | Semiconductor Energy Lab | A display device and method for manufacturing thereof |
| TWI255432B (en) | 2002-06-03 | 2006-05-21 | Lg Philips Lcd Co Ltd | Active matrix organic electroluminescent display device and fabricating method thereof |
| JP4711595B2 (ja) * | 2002-12-10 | 2011-06-29 | 株式会社半導体エネルギー研究所 | Ｅｌディスプレイ及び電子機器 |
| JP4373086B2 (ja) * | 2002-12-27 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 発光装置 |
| CN1259731C (zh) | 2003-02-26 | 2006-06-14 | 友达光电股份有限公司 | 低温多晶硅薄膜晶体管的制作方法 |
| JP3994994B2 (ja) * | 2003-10-23 | 2007-10-24 | セイコーエプソン株式会社 | 有機ｅｌ装置の製造方法、有機ｅｌ装置、電子機器 |
| TWI238020B (en) * | 2004-08-26 | 2005-08-11 | Ind Tech Res Inst | Fabrication and structure for pixels of top-emitting organic light emitting diode |
-
2005
- 2005-06-22 KR KR1020050054165A patent/KR100712295B1/ko active IP Right Grant
-
2006
- 2006-06-21 EP EP06115788.9A patent/EP1737056B1/en active Active
- 2006-06-22 US US11/473,581 patent/US8278664B2/en active Active
- 2006-06-22 CN CNB2006101257210A patent/CN100481489C/zh active Active
- 2006-06-22 JP JP2006172908A patent/JP4738265B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020080866A (ko) * | 2001-04-18 | 2002-10-26 | 주식회사 현대 디스플레이 테크놀로지 | 박막 트랜지스터 액정표시장치의 제조방법 |
| KR20030031650A (ko) * | 2001-10-15 | 2003-04-23 | 삼성에스디아이 주식회사 | 액티브 매트릭스형 유기전계 발광표시소자 및 그의 제조방법 |
| KR20030037876A (ko) * | 2001-11-06 | 2003-05-16 | 피티플러스(주) | Ｏｅｌｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작방법 |
| KR20040033395A (ko) * | 2002-10-14 | 2004-04-28 | 삼성에스디아이 주식회사 | 유기전계 발광표시장치 및 그의 제조방법 |
| KR20050068142A (ko) * | 2003-12-29 | 2005-07-05 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8278664B2 (en) | 2012-10-02 |
| US20060290828A1 (en) | 2006-12-28 |
| CN1897299A (zh) | 2007-01-17 |
| CN100481489C (zh) | 2009-04-22 |
| EP1737056A2 (en) | 2006-12-27 |
| EP1737056B1 (en) | 2016-04-20 |
| JP2007005807A (ja) | 2007-01-11 |
| EP1737056A3 (en) | 2007-01-03 |
| KR20060134471A (ko) | 2006-12-28 |
| JP4738265B2 (ja) | 2011-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100712295B1 (ko) | 유기 전계 발광 소자 및 그 제조 방법 | |
| US8283860B2 (en) | Organic light emitting display device and method of fabricating the same | |
| US7728510B2 (en) | Organic light emitting display with auxiliary electrode line and method of fabricating the same | |
| JP4732140B2 (ja) | 補助電極ラインを備えた有機電界発光素子及びその製造方法 | |
| KR100731739B1 (ko) | 유기전계발광소자 및 그의 제조 방법 | |
| US7408192B2 (en) | Organic light emitting display device and method of fabricating the same | |
| TWI540619B (zh) | 有機發光顯示裝置及其製造方法 | |
| US8847231B2 (en) | Organic light emitting display device and manufacturing method for the same | |
| KR100731750B1 (ko) | 박막트랜지스터 및 이를 이용한 유기전계발광표시장치의제조방법 | |
| US8643019B2 (en) | Organic light emitting display device and manufacturing method for the same | |
| KR100700644B1 (ko) | 제 2 전극 전원공급라인을 갖는 유기전계발광소자 및 그의 제조 방법 | |
| KR20060114459A (ko) | 유기전계발광소자 및 그의 제조 방법 | |
| US20190296095A1 (en) | Display device including a cmos transistor and method of manufacturing the same | |
| KR100685803B1 (ko) | 유기전계발광소자의 제조 방법 | |
| KR100810630B1 (ko) | 유기전계발광소자 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140401 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180403 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190401 Year of fee payment: 13 |