KR20020080866A - 박막 트랜지스터 액정표시장치의 제조방법 - Google Patents
박막 트랜지스터 액정표시장치의 제조방법 Download PDFInfo
- Publication number
- KR20020080866A KR20020080866A KR1020010020713A KR20010020713A KR20020080866A KR 20020080866 A KR20020080866 A KR 20020080866A KR 1020010020713 A KR1020010020713 A KR 1020010020713A KR 20010020713 A KR20010020713 A KR 20010020713A KR 20020080866 A KR20020080866 A KR 20020080866A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- source
- photosensitive resin
- forming
- metal film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000010409 thin film Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000010408 film Substances 0.000 claims abstract description 96
- 239000002184 metal Substances 0.000 claims abstract description 38
- 239000011347 resin Substances 0.000 claims abstract description 25
- 229920005989 resin Polymers 0.000 claims abstract description 25
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 21
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000011521 glass Substances 0.000 claims abstract description 10
- 230000001590 oxidative effect Effects 0.000 claims abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 230000001681 protective effect Effects 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 abstract 4
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Liquid Crystal (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Ceramic Engineering (AREA)
Abstract
본 발명은 고개구율 액정표시장치 제조방법을 개시한다. 개시된 본 발명은 유리 기판 상에 제1마스크 공정으로 게이트 전극을 형성하는 단계와, 상기 게이트 전극이 형성된 유리 기판 상에 게이트 절연막, a-Si막, n+a-Si막 및 소오스/드레인용 금속막을 차례로 증착한 후, 제2마스크 공정을 수행하여 데이타 라인과 액티브 라인을 형성하는 단계와, 상기 결과물 상에 보호막과 감광성 레진막을 차례로 증착한 후, 제3마스크 공정을 수행하여 감광성 레진막 패턴을 형성하는 단계와, 상기 감광성 레진막 패턴을 마스크로하는 식각 공정으로 상기 보호막을 식각하여, 채널 영역 상의 소오스/드레인용 금속막 부분을 노출시키면서 소오스 전극 예정 영역의 일부분 및 패드 영역을 노출시키는 비아홀을 형성하는 단계와, 상기 결과물 상에 ITO 금속막을 증착한 후, 상기 ITO 금속막 상에 제4마스크 공정을 통해 감광막 패턴을 형성하고, 상기 감광막 패턴을 마스크로하는 식각 공정으로 상기 ITO 금속막을 식각하여 화소 전극을 형성함과 동시에 노출된 소오스/드레인용 금속막 부분과 그 하부의 n+a-Si막 부분을 식각하여 소오스/드레인 전극과 오믹층 및 채널층을 형성하는 단계와, 상기 노출된 채널층 영역의 표면을 산화시키는 단계와, 상기 감광막 패턴을 제거하는 단계를 포함한다.
Description
본 발명은 액정표시장치 제조방법에 관한 것으로서, 특히, 마스크 공정수를 줄일 수 있는 박막 트랜지스터 액정표시장치 제조방법에 관한 것이다.
최근 노트북 컴퓨터에 주로 쓰이는 박막 트랜지스터 액정표시장치(Thin Flim Transistor Liquid Crystal Display: 이하,TFT- LCD라 한다)는 저전력, 고개구율, 경박단소화의 경향으로 개발되고 있다.
액정표시장치의 소형화를 위한 핵심적인 요소중의 하나는 저전력화하여 충전지 용량을 줄이는 것인데, 충전지 용량을 줄이기 위한 방법으로서 개구율을 향상시키기는 방법이 가장 널리 수행되고 있다.
상기와 같이, 액정표시장치의 개구율을 향상시키기 위하여 화소 전극을 데이터 버스 라인까지 오버랩시키는 방법이 제안되었으나, 이렇게할 경우 상기 데이터 버스 라인에 인가되는 데이타 신호에의하여 화소 전극의 전압이 변화되어 화소불량을 야기할 수 있는 문제가 있다.
따라서, 이러한 문제를 해결하기 위하여, 보호막 상에 감광성 레진막을 도포하고, 이것을 통해 상기 데이터 버스 라인과 화소 전극의 거리를 증가시킴으로써, 데이타 신호에 의한 화소 전극의 전압 변화를 방지하는 방법이 제안되었다.
도 1은 종래 기술에 따른 액정표시장치의 단면도로서, 도시한 바와 같이, 수직으로 교차 배열된 게이트 버스 라인(30)과 데이터 버스 라인(40)이 단위 화소 영역을 한정하고, 단위 화소 영역 상에는 화소 전극(20)이 상기 데이터 버스 라인과 소정 부분이 오버랩되도록 형성 되어 있다.
도 2는 상기 도 1의 A-A' 선을 따라 절단한 단면도로서, 도시된 바와 같이,투명성 절연 기판, 예컨테 유리 기판(10) 상에 데이터 버스 라인(40)이 형성되어 있고, 상기 데이터 버스 라인(40) 상에는 보호막(17)과 감광성 레진막(19)이 차례로 형성되어 있으며, 상기 감광성 레진막(19) 상에는 ITO 금속으로 된 화소 전극(20)이 형성되어 있다.
이러한 구조를 갖는 박막 트랜지스터 액정표시장치는 상기 화소 전극(20)이 상기 데이터 버스 라인(40)의 소정 영역까지 확장되어있으므로, 개구율이 증가되고, 또한, 상기 데이터 버스 라인(40)의 상부에는 보호막(17)과 감광성 레진막(19)이 형성되어 있으므로, 데이터 신호가 상기 화소 전극(20)에 인가될 전압에 영향을 주는 것이 방지된다.
그러나, 상기와 같이 종래의 박막 트랜지스터 액정표시장치는, 감광성 레진막을 추가하면서, 필연적으로 마스크 공정이 추가되어, 생산 단가가 상승되는 문제가 발생하였다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 개구율을 향상시키면서, 마스크 공정수를 줄일 수 있는 박막 트랜지스터 액정표시장치 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 액정표시장치의 평면도.
도 2는 상기 도 1의 A-A' 선을 따라 절단한 단면도.
도 3a 내지 도 3f는 본 발명에 따른 박막 트랜지스터 액정표시장치의 제조공정을 설명하기 위한 공정별 단면도.
*도면의 주요 부분에 대한 부호의 설명*
10 : 유리 기판 11 : 게이트 전극
13 : 게이트 절연막 14 : 액티브층
15a,15b : 소오스/드레인 전극 17 : 보호막
19 : 감광성 레진막 19a : 감광성 레지막 패턴
21 : 게이트 패드 23: ITO 금속막
23a : 화소 전극 25 : 데이터 패드
35: 감광막 37: 산화막
상기한 목적을 달성하기 위한, 본 발명은 유리 기판 상에 게이트용 금속막을 증착하고, 상기 게이트용 금속막에 대한 제 1 마스크 공정을 통해 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 유리 기판 상에 게이트 절연막, a-Si막, n+a-Si막 및 소오스/드레인용 금속막을 차례로 증착하는 단계; 상기 소오스/드레인용 금속막과 n+a-Si막 및 a-Si막에 대한 제2 마스크 공정을 수행하여 소오스/드레인 전극 형성 영역을 한정함과 동시에, 데이타 라인과 액티브 라인을 형성하는 단계; 상기 결과물 상에 보호막과 감광성 레진막을 차례로 증착하는 단계; 상기 감광성 레진막에 대한 제 3마스크 공정을 수행하여 감광성 레진막 패턴을 형성하는 단계; 상기 감광성 레진막 패턴을 마스크로하는 식각 공정으로 상기 보호막을 식각하여, 채널 영역 상의 소오스/드레인용 금속막 부분을 노출시키면서, 소오스 전극 예정 영역의 일부분 및 패드 영역을 노출시키는 비아홀을 형성하는 단계; 상기 결과물 상에 ITO 금속막을 증착하는 단계; 상기 ITO 금속막 상에 제 4마스크 공정을 통해 화소 전극 예정 영역을 가리는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 마스크로하는 식각 공정으로 상기 ITO 금속막을 식각하여 화소 전극을 형성함과 동시에, 노출된 소오스/드레인용 금속막 부분과 그 하부의 n+a-Si막 부분을 식각하여 소오스/드레인 전극과 오믹층 및 채널층을 형성하는 단계; 상기 노출된 채널층 영역의 표면을 산화시키는 단계; 및 상기 감광막 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 노출된 채널 영역에 대한 산화는, 산소의 유량이 10~1,000sccm 이고, 압력이 50~760mtorr이며, 온도가 200~300℃인 조건하에서 10~100분 동안 LPCVD 공정으로 수행하는 것을 특징으로 한다.
본 발명에 따르면, 고개구율 액정표시장치를 제조하면서, 마스크 공정을 6마스크 공정에서 4마스크 공정으로 감소시킬 수 있는 바, 공정 단순화를 얻을 수 있음은 물론, 생산비를 절감할 수 있다.
(실시예)
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 3a 내지 도 3f는 본 발명에 따른 박막 트랜지스터 액정표시장치 제조공정을 도시한 단면도이다. 여기서, 좌측 도면들은 박막 트랜지스터부를 도시한 단면도이고, 우측 도면은 패드부를 도시한 단면도이다.
도 3a에 도시한 바와 같이, 투명성 절연 기판, 예컨데, 유리 기판(10) 상에 게이트용 금속막을 증착하고, 제1마스크 공정으로 상기 게이트용 금속막을 패터닝해서 게이트 전극(11)을 형성한다. 그런다음, 게이트 전극(11)이 형성된 유리 기판(10) 상에 게이트 절연막(13), a-Si막과 n+a-Si막의 적층으로된 액티브층(14) 및 소오스/드레인 금속막(15)을 차례로 증착한다. 도면부호 21은 게이트 패드를 나타낸다.
도 3b에 도시한 바와 같이, 제2마스크 공정을 통해서 상기 소오스/드레인 금속막(15) 상에 감광막 패턴(도시하지 않음)을 형성한 상태에서, 상기 감광막 패턴을 마스크로하는 식각 공정으로 상기 소오스/드레인 금속막(15)과 액티브층(14)을 식각해서 박막 트랜지스터의 소오스/드레인 전극 형성 영역을 한정하고, 동시에 데이터 라인과 액티브 라인(14)을 형성한다. 도면부호 25는 데이터 패드를 나타낸다.
도 3c에 도시한 바와 같이, 상기 결과물의 전 영역 상에 보호막(17)을 증착하고, 상기 보호막(17) 상에 감광성 레진막(19)을 증착한다.
도 3d에 도시한 바와 같이, 제3마스크 공정을 통해, 우선, 상기 감광성 레진막을 노광 및 현상하여 감광성 레진막 패턴(19a)을 형성하고, 그런다음, 상기 감광성 레진막 패턴(19a)을 마스크로하는 식각 공정으로 보호막(17)을 식각함으로써, 채널 영역 상의 소오스/드레인 금속막 부분을 노출시키고, 동시에, 박막 트랜지스터의 드레인 전극 영역의 일부분과 게이트 패드 및 데이터 패드(21, 25)의 일부를 노출시키는 비아홀들을 형성한다. 이어서, 상기 단계까지의 결과물 상에 ITO 금속막(23)을 증착한다.
도 3e에 도시한 바와 같이, 상기 ITO 금속막(23) 상에 제4마스크 공정을 통해, 우선, 화소 전극 예정 영역을 가리는 감광막 패턴(35)을 형성하고, 그런다음, 상기 감광막 패턴(35)을 마스크로 하는 식각 공정으로 상기 ITO 금속을 식각하여 화소 전극(23a)을 형성하고, 동시에, 노출된 소오스/드레인 금속막 부분과 그 하부의 n+a-Si막 부분을 식각하여 소오스/드레인 전극(15a, 15b)과 n+a-Si막으로된 오믹 콘택층 및 a-Si막으로된 채널층을 형성한다. 이때, 패드 영역 상에서는 ITO 금속막(23)이 각각 노출된 게이트 패드(21) 및 데이터 패드(25)와 콘택된다.
도 3f에 도시한 바와 같이, 감광막 패턴(35)의 제거 과정에서 채널층 영역이 손상되는 것을 방지하기 위해 산소 분위기에서 산화 공정이 수행되며, 이 결과로, 노출된 채널층 영역 상에 산화막(37)이 형성된다. 이후, 상기 감광막 패턴을 제거한다. 여기서, 산소는 비정질 실리콘막과 결합하여 얇은 산화막(37)을 형성하며, 이러한 산화막(37) 형성후에 열처리를 거쳐 경화시킨다. 상기 노출된 채널층 영역에 대한 산화는 산소의 유량이 10~1,000sccm 이고, 압력이 50~760mtorr이며, 온도가 200~300℃인 조건하에서 10~100분 동안 LPCVD 공정으로 수행함이 바람직하다.
전술한 바와 같은 본 발명의 실시예에 있어서는, 데이터 신호에 의한 화소 전극에서의 전압 변화를 방지할 목적으로 형성되는 감광성 레진막을 보호막의 패터닝을 위한 식각 마스크로 이용하며, 아울러, 화소 전극의 형성시에 상기 화소 전극은 물론, 소오스/드레인 전극과 오믹콘택층 및 채널층을 동시에 형성하기 때문에, 4마스크 공정으로도 액정표시장치, 보다 자세하게, 박막 트랜지스터 어레이 기판을 제작할 수 있다.
이상에서 설명한 바와 같이, 종래에는 개구율 향상을 위한 화소 전극의 확장과 감광성 레진막의 추가로 마스크 수가 증가되어 생산 단가가 높아지는 문제가 있었지만, 본 발명에서는 화소 전극과 소오스/드레인 전극 및 채널층을 동시에 형성할 수 있으므로해서 마스크 수를 줄일 수 있으며, 그래서, 제조 공정 및 비용을 줄일 수 있다.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 이 기술에 속하는 당업자에게 자명할 뿐만 아니라 용이하게 발명해낼 수 있다. 따라서 여기에 첨부된 청구 범위는 앞서 설명되 것에 한정하지 않고, 상기의 청구범위는 이 발명에 내제되어 있는 특허성 있는 신규한 모든 것을 포함하며, 아울러 이 발명이 속하는 기술 분야에서 통상의 지식을 가진자에 의해서 균등하게 처리되는 모든 특징을 포함한다.
Claims (2)
- 유리 기판 상에 게이트용 금속막을 증착하고, 상기 게이트용 금속막에 대한 제1마스크 공정을 통해 게이트 전극을 형성하는 단계;상기 게이트 전극이 형성된 유리 기판 상에 게이트 절연막, a-Si막, n+a-Si막 및 소오스/드레인 금속막을 차례로 증착하는 단계;상기 소오스/드레인 금속막과 n+a-Si막 및 a-Si막에 대한 제2마스크 공정을 수행하여 소오스/드레인 전극 형성 영역을 한정함과 동시에, 데이타 라인과 액티브 라인을 형성하는 단계;상기 결과물 상에 보호막과 감광성 레진막을 차례로 증착하는 단계;상기 감광성 레진막에 대한 제3마스크 공정을 수행하여 감광성 레진막 패턴을 형성하는 단계;상기 감광성 레진막 패턴을 마스크로하는 식각 공정으로 상기 보호막을 식각하여, 채널 영역 상의 소오스/드레인 금속막 부분을 노출시키면서, 소오스 전극 예정 영역의 일부분 및 패드 영역을 노출시키는 비아홀을 형성하는 단계;상기 결과물 상에 ITO 금속막을 증착하는 단계;상기 ITO 금속막 상에 제 4마스크 공정을 통해 화소 전극 예정 영역을 가리는 감광막 패턴을 형성하는 단계;상기 감광막 패턴을 마스크로하는 식각 공정으로 ITO 금속막을 식각하여, 화소 전극을 형성함과 동시에 노출된 소오스/드레인 금속막 부분과 그 하부의 n+a-Si막 부분을 식각하여 소오스/드레인 전극과 오믹콘택층 및 채널층을 형성하는 단계;상기 노출된 채널층 영역의 표면을 산화시키는 단계; 및상기 감광막 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치의 제조방법.
- 제 1항에 있어서, 상기 노출된 채널층 영역에 대한 산화는산소의 유량이 10~1,000sccm 이고, 압력이 50~760mtorr이며, 온도가 200~300℃인 조건하에서 10~100분 동안 LPCVD 공정으로 수행하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010020713A KR20020080866A (ko) | 2001-04-18 | 2001-04-18 | 박막 트랜지스터 액정표시장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010020713A KR20020080866A (ko) | 2001-04-18 | 2001-04-18 | 박막 트랜지스터 액정표시장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020080866A true KR20020080866A (ko) | 2002-10-26 |
Family
ID=27701506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010020713A KR20020080866A (ko) | 2001-04-18 | 2001-04-18 | 박막 트랜지스터 액정표시장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020080866A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100712295B1 (ko) * | 2005-06-22 | 2007-04-27 | 삼성에스디아이 주식회사 | 유기 전계 발광 소자 및 그 제조 방법 |
| US7459323B2 (en) | 2003-08-28 | 2008-12-02 | Samsung Electronics Co., Ltd. | Method of manufacturing a thin film transistor array panel |
| KR101229415B1 (ko) * | 2005-06-29 | 2013-02-08 | 엘지디스플레이 주식회사 | 반사투과형 액정표시장치용 기판 및 그 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555260A (ja) * | 1991-08-28 | 1993-03-05 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| KR20000001758A (ko) * | 1998-06-13 | 2000-01-15 | 구본준, 론 위라하디락사 | 액정표시장치의 제조방법 |
| KR20000003173A (ko) * | 1998-06-26 | 2000-01-15 | 김영환 | 박막 트랜지스터 액정표시소자의 제조방법 |
| KR20010016713A (ko) * | 1999-08-02 | 2001-03-05 | 구본준 | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 |
-
2001
- 2001-04-18 KR KR1020010020713A patent/KR20020080866A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555260A (ja) * | 1991-08-28 | 1993-03-05 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| KR20000001758A (ko) * | 1998-06-13 | 2000-01-15 | 구본준, 론 위라하디락사 | 액정표시장치의 제조방법 |
| KR20000003173A (ko) * | 1998-06-26 | 2000-01-15 | 김영환 | 박막 트랜지스터 액정표시소자의 제조방법 |
| KR20010016713A (ko) * | 1999-08-02 | 2001-03-05 | 구본준 | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7459323B2 (en) | 2003-08-28 | 2008-12-02 | Samsung Electronics Co., Ltd. | Method of manufacturing a thin film transistor array panel |
| KR100712295B1 (ko) * | 2005-06-22 | 2007-04-27 | 삼성에스디아이 주식회사 | 유기 전계 발광 소자 및 그 제조 방법 |
| US8278664B2 (en) | 2005-06-22 | 2012-10-02 | Samsung Display Co., Ltd. | Organic light emitting display device and method of fabricating the same |
| KR101229415B1 (ko) * | 2005-06-29 | 2013-02-08 | 엘지디스플레이 주식회사 | 반사투과형 액정표시장치용 기판 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7755739B2 (en) | Method for manufacturing an array substrate for an LCD device, comprising ashing two photoresist layers and forming a contact hole | |
| US7935579B2 (en) | Thin film transistor array substrate and method for fabricating the same | |
| US7646442B2 (en) | Liquid crystal display device including polycrystalline silicon thin film transistor and method of fabricating the same | |
| US7718994B2 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
| US7910928B2 (en) | TFT array substrate and method for fabricating the same | |
| KR100333180B1 (ko) | Tft-lcd제조방법 | |
| KR20070122158A (ko) | Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법 | |
| KR20000034859A (ko) | 액정표시장치 및 그 제조방법 | |
| KR20040086946A (ko) | 액정표시장치의 제조방법 | |
| KR0171980B1 (ko) | 액정 표시 소자의 제조방법 | |
| KR100551725B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| KR20020080866A (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100827856B1 (ko) | 반투과형 프린지 필드 스위칭 모드 액정표시장치의어레이기판 및 그 제조방법 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100488927B1 (ko) | 스테거드타입박막트렌지스터액정표시소자및그의제조방법 | |
| KR100707019B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR100599958B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| US6842201B2 (en) | Active matrix substrate for a liquid crystal display and method of forming the same | |
| KR100193650B1 (ko) | 액정 표시 소자의 박막 트랜지스터 제조방법 | |
| KR20070004276A (ko) | 어레이 기판의 제조방법 | |
| KR101022806B1 (ko) | 고개구율 어레이 기판의 제조 방법 | |
| KR100737641B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| KR100701662B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR100500687B1 (ko) | 반사형 액정표시장치의 제조방법 | |
| KR100577784B1 (ko) | 박막 트랜지스터 액정 표시소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |