KR20010016713A - 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 - Google Patents
박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 Download PDFInfo
- Publication number
- KR20010016713A KR20010016713A KR1019990031743A KR19990031743A KR20010016713A KR 20010016713 A KR20010016713 A KR 20010016713A KR 1019990031743 A KR1019990031743 A KR 1019990031743A KR 19990031743 A KR19990031743 A KR 19990031743A KR 20010016713 A KR20010016713 A KR 20010016713A
- Authority
- KR
- South Korea
- Prior art keywords
- source
- wiring
- gate
- layer
- conductive metal
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 52
- 239000002184 metal Substances 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000010409 thin film Substances 0.000 claims abstract description 26
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims abstract description 6
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 34
- 239000012535 impurity Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 abstract description 4
- 239000004020 conductor Substances 0.000 abstract description 4
- 239000010408 film Substances 0.000 abstract description 4
- 239000000126 substance Substances 0.000 abstract description 3
- 239000007769 metal material Substances 0.000 abstract description 2
- 239000013078 crystal Substances 0.000 abstract 1
- 239000007788 liquid Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 75
- 239000011651 chromium Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- 239000000788 chromium alloy Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229960001296 zinc oxide Drugs 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 박막트랜지스터 어레이기판을 형성하는 데 있어서, 공정단순화를 적용한 방법으로서, 본 발명에 따른 박막트랜지스터 어레이기판은 제 1 마스크 공정으로 게이트배선과 게이트패드를 형성하는 단계와; 제 2 마스크 공정으로 소스배선과 소스패드를 형성하는 단계와; 제 3 마스크 공정으로 소스전극과 드레인전극과 화소전극을 형성하는 단계와; 제 4 마스크로 게이트패드 콘택홀을 형성하는 단계를 거쳐 완성되며, 단순한 제조공정으로 인해 제조 시간이 짧아지고 제조단가가 낮아지기 때문에 제품의 수율을 향상시키는 효과가 있다.
Description
본 발명은 박막트랜지스터형 액정표시장치의 어레이기판에 관한 것으로, 더 상세하게는 공정을 단순화하여 제조한 박막트랜지스터형 액정표시장치의 어레이 기판에 관한 것이다.
일반적으로, 액정표시장치는 크게 표시부(display part)와 패드부(pad part)로 나눈다.
상기 표시부는 액정표시장치로서 액정을 사이에 둔 두 개의 투명한 기판으로 구성되며 이러한 액정표시장치의 한 쪽 기판에는 공통전극이 형성되고, 다른 쪽 기판에는 복수개의 화소에 대응하여 각 화소를 구동하는 박막트랜지스터와 박막트랜지스터의 게이트전극과 소스전극에 연결되는 게이트배선과 소스배선이 배열되어 형성된다.
상기 패드부는 상기 게이트배선에 신호전압(signal voltage)을 인가하는 게이트패드(gate pad)와 상기 소스배선에 데이터전압(data voltage)을 인가하는 소스패드(source pad)로 구성된다.
상기 게이트패드는 상기 표시부의 한쪽 면에 접하여 구성되고, 소스패드는 상기 게이트패드와 마주보지 않는 다른 쪽 면에 접하여 구성된다.
전술한 바와 같은 어레이를 형성하기 위해서는 공정별로 증착, 포토리소그라피(photolithography), 식각(etching), 스트립(strip) 등을 반복하게 되며, 이러한 반복된 공정이 많을수록 공정오차에 의해 게이트배선 또는 데이터배선 그리고 기타 구성들의 데미지(demage)에 의한 제품의 불량 발생률이 높아질 수 있고, 재료비에 의한 제품의 코스트(cost)가 높아지게 된다.
따라서, 전술한 단점 등을 극복하기 위해 공정상의 단순함을 지향하게 되었고, 일반적인 공정패턴인 기존의 8마스크에서 5 마스크로 공정을 단축할 수 있었다.
기존의 5 마스크 공정을 아래에 첨부한 도면을 참조하여 설명하도록 한다.
도 1은 기존의 5마스크 공정 중 3 마스크 공정까지 완료된 어레이 기판의 평면을 도시한 평면도이다.
도시한 바와 같이, 상기 평면도는 크게 화소(P)와 박막트랜지스터(T)와 캐패시터(C)로 나눌 수 있으며, 또한 상기 박막트랜지스터(T)의 게이트전극(13)으로 사용되는 게이트배선(15)과 상기 게이트배선(15)과 연결되는 게이트패드(17)를 도시하고 있으며, 상기 게이트배선(15)과 직교하는 소스배선(21)과 상기 게이트배선(15)과 직교하는 부분의 소스배선이 소정의 면적으로 돌출되어 형성된 소스전극(19)과, 상기 소스전극(19)과 소정간격 이격되어 형성되는 드레인전극(20)과, 상기 소스전극(19)과 드레인전극(20) 사이에 노출된 반도체 채널(22)과, 상기 소스배선(24)과 연결되는 소스패드(23)를 도시하고 있다.
또한, 상기 일부 게이트배선(15)상에 아일랜드 형태로 형성되어 상기 캐패시터(C)의 제 1 전극인 게이트배선의 일부(16)와 절연층(미도시)을 사이에 두고 겹쳐형성되어 캐패시터(C)의 제 2 전극으로 사용되는 소스·드레인금속층(25)을 도시하고 있다.
도 2는 도 1의 Ⅰ-Ⅰ 와 Ⅱ-Ⅱ를 따라 절단한 단면을 나타낸 공정단면도로서, 먼저 투명한기판(21) 위에 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 텅스텐(W), 탄탈(Ta) 등의 금속을 증착하고 제 1 마스크를 이용해 포토리소그라피(photolithograpy)하여, 게이트전극(13)과 게이트배선(15)과, 상기 게이트배선(15)과 연결되고 기판의 가장자리에 형성되며 상기 게이트배선(15)에 주사신호를 인가하는 게이트패드(17)를 형성한다.
다음으로, 상기 게이트전극(13), 게이트배선(15), 게이트패드(17)가 형성된 기판의 전면에 걸쳐 질화실리콘(silicon nitride : SiNx) 또는 산화실리콘(silicon oxide : SiOx) 등의 절연물질을 증착한다.
상기 절연물질을 증착한 후, 연속으로 진성 비정질실리콘과 불순물이 포함된 비정질실리콘을 증착하여 제 1 절연층(14)과, 반도체층(18)과, 옴익콘택층(27)을 형성한다.
다음으로, 상기 적층된 제 1 절연층(14)과 반도체층(18)과 옴익콘택층(27)을 제 2 마스크를 이용하여 추후 형성될 소스배선과 소스전극과 드레인전극의 형태로 패터닝하여 식각한다.
이때, 소스전극과 드레인전극이 형성될 위치에 패터닝된 반도체층은 소정의 면적을 갖도록 식각한다.
이때, 상기 소스전극과 드레인전극이 위치하는 면적에 형성된 반도체층은 추후에 반도체 채널로 이용된다.
전술한 바와같이, 반도체층(18)이 소정의 형태로 패터닝된 기판의 전면에 크롬(Cr)이나 크롬합금 등을 증착하고 도전성 금속층을 형성한 후, 제 3 마스크를 이용하여 전술한 옴익콘택층(27)과 상기 도전성 금속층을 동시에 패터닝하여, 상기 반도체 채널로 이용될 반도체층부분(22)이 소정간격 노출되도록 이격된 옴익콘택층(27a)(27b)과, 이와 각각 평면적으로 겹쳐진 소스전극(19)과 드레인전극(20)과, 상기 소스전극(19)과 연결된 소스배선(24)과, 상기 소스배선(24)의 끝단에서 연장되는 소스패드(23)를 형성한다.
동시에, 상기 일부 게이트배선(16)상에 아일랜드 형태의 소스·드레인금속층(25)을 형성한다.
도 3은 종래의 5마스크 공정을 이용해 완성된 박막트랜지스터 어레이기판을 도시한 평면도이고, 도 4는 전술한 도 2에서와 마찬가지로 상기 도 3을 Ⅰ-Ⅰ 와 Ⅱ-Ⅱ를 따라 절단한 공정단면도이다.
전술한 도 2에 이어서, 소스전극(19)과 소스배선(24)과 소스패드(23)와 아일랜드 형태의 소스·드레인금속층(25)이 형성된 기판의 전면에 전술한 바와 같은 절연물질을 증착하여 제 2 절연층(29)을 형성한 후, 제 4 마스크로 패터닝하여 상기 소스배선(24)의 끝단에서 연장된 소스패드(23)상에 소스패드콘택홀(37)을 형성하고, 상기 게이트패드(도 3의 17 참조)상에 게이트패드 콘택홀(도 3의 31 참조)을 형성하고, 동시에 상기 드레인전극(20)상에 드레인콘택홀(33)을 형성한다.
또한, 상기 아일랜드 형태의 소스·드레인금속층(25)에 증착된 일부 제 2 절연층을 식각하여 상기 소스·드레인금속층과 추후 증착될 도전성물질이 접촉하도록 하는 식각홈(35)을 형성한다.
다음으로, 상기 소스패드 콘택홀(37)과 드레인콘택홀(33)과 식각홈(35)과 게이트패드 콘택홀(도 3의 31 참조)이 형성된 기판의 전면에 투명도전성 물질인 인듐-틴-옥사이드(Indium-Tin-Oxide :ITO) 또는 인듐-징크-옥사이드(Indium-Zinc-Oxide : IZO) 등을 증착하여 투명도전막을 형성한다.
다음으로 제 5 마스크를 이용하여 상기 투명도전막을 패터닝한 후, 식각하여 상기 소스패드 콘택홀(37)을 통해 상기 소스전극(19)과 접촉하는 소스패드단자(40)와, 상기 드레인콘택홀(33)을 통해 상기 드레인전극(20)과 접촉하고 화소의 전면적에 증착되며 상기 게이트배선상의 식각홈(35)을 통해 상기 아일랜드형태의 소스·드레인금속층(25)과 접촉하는 화소전극(39)을 형성한다. 동시에, 상기 게이트패드콘택홀(도 3의 31 참조)을 통해 상기 게이트패드(도 3의 17 참조)와 접촉하는 게이트패드단자(도 3의 41 참조)를 형성한다.
전술한 바와같은 제 5 마스크를 이용한 박막트랜지스터 어레이기판의 제조공정은 기존의 8마스크에 비해 한단계 앞선 공정기술이다.
그러나, 박막트랜지스터 어레이기판을 채용한 액정표시장치에 있어서, 공정과정을 더욱 단순화 하는것은 제품의 불량률을 낮추고, 공정시간과 제조단가를 낮추어 제품의 수율을 높이는데 매우 중요한 문제이며 가장 큰 이슈이다.
따라서, 이러한 제조공정의 단순화를 한단계 더 이루기 위해, 본 발명은 기존의 5 마스크에 비해 더욱 단순한 제조공정 방법으로 형성된 박막트랜지스터형 액정표시장치의 어레이기판을 제공하는 것을 그 목적으로 한다.
도 1은 제 1 마스크와 제 2 마스크 공정을 거쳐 제조된 종래의 박막트랜지스터 어레이기판의 평면도이고,
도 2는 상기 도 1의 Ⅰ-Ⅰ와Ⅱ-Ⅱ를 따라 절단한 공정단면도이고,
도 3은 제 3 마스크와 제 5 마스크공정을 거쳐 제조된 종래의 박막트랜지스터 어레이기판의 평면도이고,
도 4는 상기 도 3의Ⅰ-Ⅰ와Ⅱ-Ⅱ를 따라 절단한 공정단면도이고,
도 5는 제 1 마스크공정을 거친 본 발명에 따른 박막트랜지스터 어레이기판의 평면도이고,
도 6은 상기 도 5의 Ⅲ-Ⅲ와 Ⅳ-Ⅳ와 Ⅴ-Ⅴ를 따라 절단한 공정단면도이고,
도 7은 제 2 마스크공정을 거친 본 발명에 따른 박막트랜지스터 어레이기판의 평면도이고,
도 8은 상기 도 7의 Ⅲ-Ⅲ와 Ⅳ-Ⅳ와 Ⅴ-Ⅴ를 따라 절단한 공정단면도이고,
도 9는 제 3 마스크공정을 거친 본 발명에 따른 박막트랜지스터 어레이기판의 평면도이고,
도 10은 상기 도 9의 Ⅲ-Ⅲ와 Ⅳ-Ⅳ와 Ⅴ-Ⅴ를 따라 절단한 공정단면도이고,
도 11은 제 4 마스크공정을 거친 본 발명에 따른 박막트랜지스터 어레이기판의 평면도이고,
도 12는 상기 도 11의 Ⅲ-Ⅲ와 Ⅳ-Ⅳ와 Ⅴ-Ⅴ를 따라 절단한 공정단면도이다.
〈도면의 주요부분에 대한 간단한 설명〉
113 : 게이트배선 115 : 소스배선
125a : 소스전극 125b : 드레인전극
126 : 반도체 채널 127 : 화소전극
131 : 게이트패드 콘택홀
전술한 목적을 달성하기 위해 본 발명에 따른 액정표시장치용 어레이기판은 기판을 구비하는 단계와; 상기 기판 위에 불투명도전성 금속 및 투명도전성 금속을 적층하는 단계와; 제 1 마스크로 패터닝하여, 상기 2층 구조의 금속층을 패터닝하여 게이트배선과, 상기 게이트배선의 일 끝단에 게이트패드를 형성하는 단계와 ; 상기 게이트배선 및 게이트패드가 형성된 기판의 전면에 제 1 절연층과 진성반도체층과 불순물 반도체층 및 불투명 도전성 금속층을 적층하는 단계와; 제 2 마스크로 패터닝하여, 상기 진성반도체층과 불순물반도체층과 불투명 도전성 금속층을 식각하여, 상기 게이트배선과 직교하는 소스배선과, 상기 소스배선의 끝단에 위치한 소스패드와, 상기 소스배선과 상기 게이트배선이 만나는 지점에서 상기 소스배선에서 상기 게이트배선의 길이방향으로 돌출형성된 소스/드레인부를 형성하는 단계와; 상기 소스배선과, 상기 소스패드와, 상기 소스/드레인부가 형성된 기판의 전면에 투명 도전성금속을 증착하는 단계와; 제 3 마스크로 상기 투명전극을 패터닝하고 식각하여, 상기 소스배선 위에 소스배선의 배선폭 보다는 작은 폭으로, 상기 소스패드 상에는 소스패드보다는 큰 면적으로 투명전극이 평면적으로 겹쳐지도록 하고, 상기 소스/드레인부의 투명 도전성 금속층과 불투명 도전성 금속층 및 불순물반도체층을 동시에 식각하여 소정간격 이격된 소스전극과 드레인전극을 형성하고, 상기 드레인전극의 투명전극에서 연장된 화소전극을 형성하는 단계와; 상기 화소전극이 형성된 기판의 전면에 절연물질을 증착하여 제 2 절연층을 형성하는 단계와; 제 4 마스크로 상기 제 2 절연층을 패터닝하여, 상기 게이트배선과 게이트패드보다 큰 면적으로 상기 제 2 절연층이 게이트배선과 게이트패드와 평면적으로 겹쳐지도록 제 2 절연층을 식각하고, 상기 게이트패드 상의 제 1 절연층과 제 2 절연층을 동시에 식각하여 게이트패드 콘택홀을 형성하고, 동시에 상기 게이트배선과 직교하는 부분을 제외한 투명전극이 겹치지 않는 소스배선의 불투명 도전성 금속과 그 하부의 반도체층과 제 1 절연층을 동시에 식각하는 단계를 포함한다.
바람직하게는 상기 게이트배선을 이루는 불투명 도전성금속은 알루미늄 또는 알루미늄 합금인 것을 특징으로 한다.
바람직하게는 상기 게이트배선 또는 소스배선의 투명도전성 금속은 인듐틴 옥사이드(ITO)또는 인듐 징크 옥사이드(IZO)인 것을 특징으로 한다.
바람직하게는 상기 제 4 마스크 공정은 상기 소스배선과 상기 화소전극 사이의 제 1 절연층을 식각하는 과정을 더욱 포함하는 것을 특징으로한다.
본 발명의 특징에 따른 액정표시장치용 어레이기판은 기판과; 상기 기판상에 도전성 금속으로 형성되고, 일방향으로 연장되며 일 끝단에는 게이트패드가 형성된 게이트배선과; 상기 게이트배선과 직교하면서, 하부에 절연층과 진성반도체층과 불순물반도체층이 적층되고 도전성금속으로 형성되며, 양 측면이 노출되어 배선의 단선이나 단락이 발생할 경우 셀프리페어가 가능한 소스배선과; 상기 게이트배선에서 연장되고 상기 액티브층의 일측을 덮는 소스전극과, 상기 소스전극과 상기 액티브층상에서 소정간격 이격되어 위치한 드레인전극과; 상기 소스배선과 소정간격 이격되고, 상기 드레인전극을 커버하면서 연장되고 상기 게이트배선의 일부와 평면적으로 겹쳐형성되는 화소전극과; 상기 소스전극과 드레인전극과 게이트배선 상에 형성되는 보호층을 포함한다.
이하 첨부한 도면을 참조하여 본 발명에 따른 실시 예를 설명하도록 한다.
도 5는 본 발명에 따른 액정표시장치의 박막트랜지스터 어레이의 일부를 보인 평면도로서, 제 1 마스크로 패터닝하여 형성된 게이트전극(111)과 게이트배선(113)과 게이패드(114)를 도시하고 있다.
도시한 바와 같이, 상기 게이트전극(111)은 게이트배선(113)의 일부이며, 상기 게이트배선(113)은 기판에 대해 가로방향으로 형성된다. 그리고 상기 게이트배선(113)의 끝단에는 상기 게이트배선(113)에서 연장된 게이트패드(114)가 형성된다.
도 6은 도 5를 Ⅲ-Ⅲ와 Ⅳ-Ⅳ 및 Ⅴ-Ⅴ를 따라 절단한 단면을 나타낸 공정단면도로서, 상기 Ⅲ-Ⅲ부분은 상기 게이트패드(114)의 절단선이고, 상기 Ⅳ-Ⅳ는 상기 게이트배선(113)과 화소를 거쳐 소스배선(미도시)을 절단한 절단선이고, 상기 Ⅴ-Ⅴ는 화소의 일부와 박막트랜지스터와 소스배선과 소스패드를 따라 절단한 절단선이다.
이후 공정은 전술한 Ⅲ-Ⅲ와 Ⅳ-Ⅳ 및 Ⅴ-Ⅴ부분의 단면을 중심으로 설명하도록 한다.
도 6에 도시한 바와 같이, 투명한 기판(100)위에 알루미늄(Al)과 알루미늄 합금등의 금속을 증착하고 연속으로, 상기 금속층 위에 인듐-틴-옥사이드(Indium-tin-oxide : ITO)또는 인듐-징크-옥사이드(Indium-zinc-oxide : IZO) 등을 적층하여 제 1 금속층과 투명도전성막의 2층구조를 형성한다.
다음으로, 상기 적층된 두 층을 제 1 마스크로 패터닝하여, 2층구조의 게이트전극(111)과, 게이트배선(113)과, 상기 게이트배선과 연결되는 게이트패드(114)를 형성한다.
상기 알루미늄(Al) 또는 알루미늄합금은 저항이 작기 때문에 게이트배선(113)의 신호지연을 작게하는 장점은 있으나, 순수한 알루미늄은 화학약품에 대한 내성이 약하고, 고온공정에서의 힐락(hillock)이 야기되므로 상기 알루미늄을 양극 산화하여 산화알루미늄(Al2O3)을 형성하거나, 알루미늄배선 위에 화학약품과 고온공정에 강한 크롬(Cr)과 같은 금속물질을 증착하여 이중배선을 형성한다.
본 발명에서는 상기 게이트배선을 보호하기위해 투명도전성 물질을 증착하여 이층구조를 형성한다.
도 7은 상기 게이트전극(111)과 게이트배선(113)과 게이트패드(114)를 형성한 후 다음공정으로서, 제 2 마스크 공정을 사용하여 형성한 어레이기판의 평면을 도시한 평면도이다.
도시한 바와 같이, 게이트배선(113)과 직교하여 소스배선(115)이 형성되고 있고, 상기 소스배선(115)의 끝단에는 상기 소스배선(115)에 데이터신호를 인가하는 수단이되는 소스패드(117)가 형성된다. 또한, 상기 게이트전극(111)을 지나가는 소스배선(115)의 일부가 소정의 면적으로 돌출되어 형성되어 있다.
전술한 구성의 공정은 도 8의 공정 단면도를 이용하여 이하 설명하도록 한다.
상기 제 1 마스크로 2층구조의 게이트전극(111)과 게이트배선(113)과 게이트패드(114)가 형성된 기판의 전면에 산화실리콘(SiO2), 또는 질화실리콘(SiNX), 벤조사이클로뷰틴(BCB) 또는 아크릴계수지와 같은 절연물질과, 비정질실리콘과, 불순물이 함유된 비정질실리콘과, 크롬(Cr), 몰리브덴(Mo), 탄탈(Ta) 등의 금속을 연속으로 증착하여 제 1 절연층(119)과, 진성반도체층(121)과, 불순물 반도체층(123)과, 제 2 금속층(125)을 형성한다.
다음으로, 제 2 마스크를 이용하여 상기 진성반도체층(121)과, 불순물 반도체층(123)과, 제 2 금속층(125)을 동시에 패터닝하여, 상기 게이트배선(115)과 직교하는 부분이 소정의 면적으로 돌출된 소스배선(115)과, 상기 소스배선(115)에서 연장되는 소스패드(117)를 형성한다.
이때, 상기 돌출된 부분의 하부 진성반도체층은 구동소자의 반도체 채널로서 사용된다.
도 9는 제 3 마스크 공정을 거친 박막트랜지스터 어레이기판의 평면도로서 도시한 바와 같이, 투명전극층(116)이 소스배선(115)과 소스패드(117)에 평면적으로 겹쳐지되 상기 소스배선(115)의 배선폭 보다 작은 폭으로 겹쳐지며, 상기 돌출된 소스배선은 소스전극(125a)과 드레인전극(125b)이 되고, 동시에 상기 소스배선(115)과 게이트배선(113)이 직교하여 정의되는 면적에 화소전극(127)이 형성된다.
도 10은 전술한 도 9의 구성을 설명하기 위한 공정단면도로서, 제 2 마스크공정에 의해 소스배선(115)과 소스패드(117)가 형성된 기판의 전면에 투명전극을 증착하고 제 3 마스크로 패터닝하여, 상기 투명전극이 상기 소스배선(115)과 소스패드(117)와 겹쳐지도록 식각하고, 동시에 상기 돌출된 소스배선과 그 하부의 불순물반도체층을 동시에 식각하여 반도체채널(126)이 노출될 수 있도록 소정 간격 이격되도록 식각하여 소스전극(125a)과 드레인전극(125b)을 형성한다.
또한, 화소전극(127)을 형성하게 되는데 이때, 상기 화소전극(127)의 일측은 상기 드레인전극(125b)과 평면적으로 겹쳐지며, 타측은 상기 게이트배선의 일부(113a)과 겹쳐지도록 형성한다.
상기 소스전극(125a)과 드레인전극(125b)과 평면적으로 겹쳐진 불순물 반도체층은 옴익콘택층(123a)(123b)으로서 반도체 채널(126)과 상기 소스전극(125a) 및 드레인전극(125b)과의 접촉저항을 낮추는 수단이 된다.
도 11은 제 4 마스크 공정을 거친 박막트랜지스터 어레이기판의 평면도로서,
도 11은 박막트랜지스터 어레이기판의 박막트랜지스터(T)와 화소전극(127)과 보조용량 캐패시터(C)를 도시하고 있다.
도시한 바와 같이, 게이트전극(111), 게이트배선(113), 게이트패드(114)상에 평면적으로 겹쳐지는 보호층(129)이 형성되고, 상기 게이트패드(114)상에는 게이트패드 콘택홀(131)이 형성된다.
도 12는 전술한 평면구성을 설명하기 위한 공정단면도로서, 도시한 바와 같이 상기 제 3 마스크 공정을 거쳐 화소전극(127)이 형성된 기판의 전면에 산화 실리콘(SiO2)과 질화실리콘(SiNX) 등을 증착하거나 경우에 따라서, 벤조사이클로뷰텐(BCB) 또는 아크릴계수지와 같은 절연물질을 증착하여 보호층(129)을 형성한다.
다음으로, 상기 보호층을 제 4 마스크로 패터닝하여 식각하게 되는데 이 때, 전술한 다수의 공정을 거쳐 상기 게이트패드(114) 상에 적층된 제 1 절연층(119)과 제 2 절연층(129)을 동시에 식각하여 게이트 패드콘택홀(131)을 형성한다.
또한, 제 4 마스크공정에서는 서로 이격된 소스배선(115)과 화소전극(129)사이의 제 1 절연층을 식각함으로써, 상기 배선과 전극사이의 절연층에 의해 발생할 수 있는 커플링효과(coupling effect)를 줄일 수 있다.
상기 게이트패드(114)는 불투명 도전성 금속층과 투명 도전성 금속층의 이층구조로 되어 있음으로 신호단자를 상기 콘택홀을 통해 상기 투명전극에 직접 본딩(bonding)하는 방법을 사용한다.
또한, 보호층(129)을 식각하여 상기 게이트배선(113)과 평면적으로 겹쳐 형성되도록 한다. 이때 상기 보호층(129)은 게이트전극(111)상부의 소스전극(125a)과 드레인전극(125b)과 상기 소스전극(125a)과 드레인전극(125b)사이에 소정간격 노출된 반도체채널(126)을 커버하여 상기 요소들을 보호하는 수단이 된다.
또한, C 부분은 본 발명인 박막트랜지스터 어레이기판에 형성된 보조용량 캐패시턴스이며, MIM (metal/insulator/metal : 게이트배선/절연층/투명전극)구조를 하고 있다.
따라서, 본 발명에 따른 4 마스크 공정을 이용하여 제조된 박막트랜지스터 어레이기판은 기존에 비해 공정이 매우 단순함으로 첫째, 제품의 제작시간 절감효과와, 둘째 공정이 단순하기 때문에 그 만큼 불량제품이 줄어드는 효과와, 셋째 재료비의 감소를 가져오는 효과를 거둘수 있으며, 그 결과 제품의 수율향상을 가져오는 효과가 있다.
Claims (8)
- 기판을 구비하는 단계와;상기 기판 위에 불투명도전성 금속 및 투명도전성 금속을 적층하는 단계와;제 1 마스크로 패터닝하여, 상기 2층 구조의 금속층을 패터닝하여 게이트배선과, 상기 게이트배선의 일 끝단에 게이트패드를 형성하는 단계와 ;상기 게이트배선 및 게이트패드가 형성된 기판의 전면에 제 1 절연층과 진성반도체층과 불순물 반도체층 및 불투명 도전성 금속층을 적층하는 단계와;제 2 마스크로 패터닝하여, 상기 진성반도체층과 불순물반도체층과 불투명 도전성 금속층을 식각하여, 상기 게이트배선과 직교하는 소스배선과, 상기 소스배선의 끝단에 위치한 소스패드와, 상기 소스배선과 상기 게이트배선이 만나는 지점에서 상기 소스배선에서 상기 게이트배선의 길이방향으로 돌출형성된 소스/드레인부를 형성하는 단계와;상기 소스배선과, 상기 소스패드와, 상기 소스/드레인부가 형성된 기판의 전면에 투명 도전성금속을 증착하는 단계와;제 3 마스크로 상기 투명전극을 패터닝하고 식각하여, 상기 소스배선 위에 소스배선의 배선폭 보다는 작은 폭으로, 상기 소스패드 상에는 소스패드보다는 큰 면적으로 투명전극이 평면적으로 겹쳐지도록 하고, 상기 소스/드레인부의 투명 도전성 금속층과 불투명 도전성 금속층 및 불순물반도체층을 동시에 식각하여 소정간격 이격된 소스전극과 드레인전극을 형성하고, 상기 드레인전극의 투명전극에서 연장된 화소전극을 형성하는 단계와;상기 화소전극이 형성된 기판의 전면에 절연물질을 증착하여 제 2 절연층을 형성하는 단계와;제 4 마스크로 상기 제 2 절연층을 패터닝하여, 상기 게이트배선과 게이트패드보다 큰 면적으로 상기 제 2 절연층이 게이트배선과 게이트패드와 평면적으로 겹쳐지도록 제 2 절연층을 식각하고, 상기 게이트패드 상의 제 1 절연층과 제 2 절연층을 동시에 식각하여 게이트패드 콘택홀을 형성하고, 동시에 상기 게이트배선과 직교하는 부분을 제외한 투명전극이 겹치지 않는 소스배선의 불투명 도전성 금속과 그 하부의 반도체층과 제 1 절연층을 동시에 식각하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
- 제 1 항에 있어서,상기 게이트배선을 이루는 불투명 도전성금속은 알루미늄 또는 알루미늄 합금인 액정표시장치용 어레이기판 제조방법.
- 제 1 항에 있어서,상기 게이트배선 또는 소스배선의 투명도전성 금속은 인듐틴 옥사이드(ITO)또는 인듐 징크 옥사이드(IZO)인 액정표시장치용 어레이기판 제조방법.
- 제 1 항에 있어서,상기 제 4 마스크 공정은 상기 소스배선과 상기 화소전극 사이의 제 1 절연층을 식각하는 과정을 더욱 포함하는 액정표시장치용 어레이기판 제조방법.
- 기판과;상기 기판상에 도전성 금속으로 형성되고, 일방향으로 연장되며 일 끝단에는 게이트패드가 형성된 게이트배선과;상기 게이트배선과 직교하면서, 하부에 절연층과 진성반도체층과 불순물반도체층이 적층되고 도전성금속으로 형성되며, 양 측면이 노출되어 배선의 단선이나 단락이 발생할 경우 셀프리페어가 가능한 소스배선과;상기 게이트배선에서 연장되고 상기 액티브층의 일측을 덮는 소스전극과, 상기 소스전극과 상기 액티브층상에서 소정간격 이격되어 위치한 드레인전극과;상기 소스배선과 소정간격 이격되고, 상기 드레인전극을 커버하면서 연장되고 상기 게이트배선의 일부와 평면적으로 겹쳐형성되는 화소전극과;상기 소스전극과 드레인전극과 게이트배선 상에 형성되는 보호층을 포함하는액정표시장치용 어레이기판.
- 제 5 항에 있어서,상기 게이트배선과 소스배선의 도전성금속은 불투명도전성 금속과 투명도전성금속을 포함하는 액정시장치용 어레이기판.
- 제 6 항에 있어서,상기 불투명한 도전성 금속은 알루미늄 또는 알루미늄 합금, 텅스텐, 몰리브덴 등이고, 투명도전성금속은 인듐틴 옥사이드 또는 인듐 징크 옥사이드인 박막트랜지스터 어레이기판.
- 제 5 항에 있어서,상기 보호층은 상기 게이트배선과 게이트패드를 따라 동일한 라인형상으로 형성되는 동시에, 상기 소스배선과 직교하는 게이트배선 상의 소스전극과, 이와는 소정간격 이격된 드레인전극과, 상기 액티브층을 덮는 박막트랜지스터 어레이기판.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990031743A KR100333273B1 (ko) | 1999-08-02 | 1999-08-02 | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 |
| US09/630,717 US6338989B1 (en) | 1999-08-02 | 2000-08-02 | Array substrate for use in liquid crystal display device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990031743A KR100333273B1 (ko) | 1999-08-02 | 1999-08-02 | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010016713A true KR20010016713A (ko) | 2001-03-05 |
| KR100333273B1 KR100333273B1 (ko) | 2002-04-24 |
Family
ID=19606061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990031743A KR100333273B1 (ko) | 1999-08-02 | 1999-08-02 | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6338989B1 (ko) |
| KR (1) | KR100333273B1 (ko) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020080866A (ko) * | 2001-04-18 | 2002-10-26 | 주식회사 현대 디스플레이 테크놀로지 | 박막 트랜지스터 액정표시장치의 제조방법 |
| WO2002089177A2 (en) * | 2001-04-26 | 2002-11-07 | Samsung Electronics Co., Ltd. | A contact structure of a wiring line and method manufacturing the same, and thin film transistor array substrate including the contact structure and method manufacturing the same |
| WO2003043094A1 (en) * | 2001-11-12 | 2003-05-22 | Samsung Electronics Co., Ltd. | Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion |
| KR100495701B1 (ko) * | 2001-03-07 | 2005-06-14 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시장치의 제조방법 |
| KR100803165B1 (ko) * | 2001-07-20 | 2008-02-14 | 삼성전자주식회사 | 반사-투과형 액정표시장치 및 그 제조방법 |
| US7358104B2 (en) | 2002-10-08 | 2008-04-15 | Samsung Electornics Co., Ltd. | Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion |
| KR100900536B1 (ko) * | 2001-07-16 | 2009-06-02 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
| KR101107246B1 (ko) * | 2004-12-24 | 2012-01-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100190041B1 (ko) * | 1995-12-28 | 1999-06-01 | 윤종용 | 액정표시장치의 제조방법 |
| JP2001053283A (ja) | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| WO2001018597A1 (fr) * | 1999-09-07 | 2001-03-15 | Hitachi, Ltd | Afficheur à cristaux liquides |
| JP2001201766A (ja) * | 2000-01-18 | 2001-07-27 | Hitachi Ltd | 液晶表示装置の製造方法 |
| KR100646792B1 (ko) * | 2000-07-27 | 2006-11-17 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| TWI253538B (en) * | 2000-09-30 | 2006-04-21 | Au Optronics Corp | Thin film transistor flat display and its manufacturing method |
| TW517286B (en) * | 2000-12-19 | 2003-01-11 | Hoya Corp | Gray tone mask and method for producing the same |
| KR100437473B1 (ko) * | 2001-03-02 | 2004-06-23 | 삼성에스디아이 주식회사 | 엘디디 구조를 갖는 씨모스 박막 트랜지스터 및 그의제조방법 |
| TW508830B (en) | 2001-08-28 | 2002-11-01 | Hannstar Display Corp | Thin film transistor structure having four procedures of mask processing and the manufacturing method |
| US7102168B2 (en) * | 2001-12-24 | 2006-09-05 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for display and manufacturing method thereof |
| KR100476366B1 (ko) * | 2002-04-17 | 2005-03-16 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100499371B1 (ko) * | 2002-04-17 | 2005-07-04 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| EP1394597B1 (en) * | 2002-09-02 | 2011-03-23 | Samsung Electronics Co., Ltd. | Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof |
| US7133098B2 (en) * | 2002-10-16 | 2006-11-07 | Chi Mei Optoelectronics Corp. | Liquid crystal display including array of protrusions in a broken zigzag pattern all formed within area of light-shielding matrix |
| KR100598737B1 (ko) * | 2003-05-06 | 2006-07-10 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100980020B1 (ko) * | 2003-08-28 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판과 그 제조 방법 |
| US7336336B2 (en) * | 2003-10-14 | 2008-02-26 | Lg. Philips Co. Ltd. | Thin film transistor array substrate, method of fabricating the same, liquid crystal display panel having the same and fabricating method thereof |
| US7098091B2 (en) * | 2004-02-20 | 2006-08-29 | Au Optronics Corporation | Method for fabricating thin film transistors |
| KR101086478B1 (ko) * | 2004-05-27 | 2011-11-25 | 엘지디스플레이 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
| TWI284245B (en) * | 2004-08-12 | 2007-07-21 | Au Optronics Corp | Pixel structure of a thin film transistor liquid crystal display and fabricating method thereof |
| TWI284246B (en) * | 2004-08-13 | 2007-07-21 | Au Optronics Corp | Pixel structure of a liquid crystal display and fabricating method thereof and liquid crystal display panel |
| TWI240111B (en) * | 2004-11-11 | 2005-09-21 | Quanta Display Inc | Array substrate for use in TFT-LCD and fabrication method thereof |
| KR101085142B1 (ko) * | 2004-12-24 | 2011-11-21 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101107269B1 (ko) * | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법 |
| US7049163B1 (en) * | 2005-03-16 | 2006-05-23 | Chunghwa Picture Tubes, Ltd. | Manufacture method of pixel structure |
| KR101192750B1 (ko) * | 2005-12-30 | 2012-10-18 | 엘지디스플레이 주식회사 | Ｔｆｔ 어레이 기판 및 그 제조방법 |
| US20070183093A1 (en) * | 2006-02-07 | 2007-08-09 | Quang Le | Protective layer for CMP assisted lift-off process and method of fabrication |
| KR101284697B1 (ko) * | 2006-06-30 | 2013-07-23 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| KR100836472B1 (ko) | 2007-03-22 | 2008-06-09 | 삼성에스디아이 주식회사 | 반도체장치 및 그 제조방법 |
| JP5431335B2 (ja) * | 2008-08-27 | 2014-03-05 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法 |
| CN101685229B (zh) * | 2008-09-25 | 2012-02-29 | 北京京东方光电科技有限公司 | 液晶显示器阵列基板的制造方法 |
| JP5176003B2 (ja) * | 2010-06-24 | 2013-04-03 | シャープ株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR890000280B1 (ko) * | 1985-10-17 | 1989-03-13 | 주식회사 금성사 | 액정표시소자용 박막 트랜지스터의 제조방법 |
| JPH06204247A (ja) * | 1992-06-01 | 1994-07-22 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| KR100204071B1 (ko) * | 1995-08-29 | 1999-06-15 | 구자홍 | 박막트랜지스터-액정표시장치 및 제조방법 |
| US6081308A (en) * | 1996-11-21 | 2000-06-27 | Samsung Electronics Co., Ltd. | Method for manufacturing liquid crystal display |
| JP4663829B2 (ja) * | 1998-03-31 | 2011-04-06 | 三菱電機株式会社 | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 |
-
1999
- 1999-08-02 KR KR1019990031743A patent/KR100333273B1/ko not_active IP Right Cessation
-
2000
- 2000-08-02 US US09/630,717 patent/US6338989B1/en not_active Expired - Lifetime
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100495701B1 (ko) * | 2001-03-07 | 2005-06-14 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시장치의 제조방법 |
| KR20020080866A (ko) * | 2001-04-18 | 2002-10-26 | 주식회사 현대 디스플레이 테크놀로지 | 박막 트랜지스터 액정표시장치의 제조방법 |
| WO2002089177A2 (en) * | 2001-04-26 | 2002-11-07 | Samsung Electronics Co., Ltd. | A contact structure of a wiring line and method manufacturing the same, and thin film transistor array substrate including the contact structure and method manufacturing the same |
| WO2002089177A3 (en) * | 2001-04-26 | 2003-03-13 | Samsung Electronics Co Ltd | A contact structure of a wiring line and method manufacturing the same, and thin film transistor array substrate including the contact structure and method manufacturing the same |
| US7303987B2 (en) | 2001-04-26 | 2007-12-04 | Samsung Electronics Co., Ltd. | Contact structure of a wires and method manufacturing the same, and thin film transistor substrate including the contact structure and method manufacturing the same |
| CN100388506C (zh) * | 2001-04-26 | 2008-05-14 | 三星电子株式会社 | 引线的接触结构及其制造方法,包括该接触结构的薄膜晶体管阵列衬底及其制造方法 |
| KR100900536B1 (ko) * | 2001-07-16 | 2009-06-02 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
| KR100803165B1 (ko) * | 2001-07-20 | 2008-02-14 | 삼성전자주식회사 | 반사-투과형 액정표시장치 및 그 제조방법 |
| WO2003043094A1 (en) * | 2001-11-12 | 2003-05-22 | Samsung Electronics Co., Ltd. | Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion |
| KR100796756B1 (ko) * | 2001-11-12 | 2008-01-22 | 삼성전자주식회사 | 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| US7061015B2 (en) | 2001-11-12 | 2006-06-13 | Samsung Electronics Co., Ltd. | Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion |
| US7737445B2 (en) | 2001-11-12 | 2010-06-15 | Samsung Electronics Co., Ltd. | Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion |
| US7358104B2 (en) | 2002-10-08 | 2008-04-15 | Samsung Electornics Co., Ltd. | Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion |
| KR101107246B1 (ko) * | 2004-12-24 | 2012-01-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6338989B1 (en) | 2002-01-15 |
| KR100333273B1 (ko) | 2002-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333273B1 (ko) | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 | |
| KR100250853B1 (ko) | 표시장치용 어레이 기판 및 그 제조방법 | |
| US6771346B2 (en) | Liquid crystal display and manufacturing method thereof | |
| US6642580B1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| JP4173851B2 (ja) | 表示素子用の薄膜トランジスタ基板及び製造方法 | |
| KR100690517B1 (ko) | 액정 표시 장치의 제조 방법 | |
| US6256077B1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same using four photolithography steps | |
| KR100556701B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101474774B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| US20060073645A1 (en) | Manufacturing method of a thin film transistor array panel | |
| KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| US20030214613A1 (en) | Array substrate for liquid crystal display device and the fabrication method of the same | |
| JP2001244473A (ja) | 薄膜トランジスタ、これを利用した液晶表示装置およびそれらの製造方法 | |
| US6862051B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| US6734049B2 (en) | Array substrate for liquid crystal display device and the fabrication method of the same | |
| KR100660809B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR100629685B1 (ko) | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 | |
| KR100626600B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR20060028519A (ko) | 박막트랜지스터 표시판 및 그 제조 방법 | |
| KR101144706B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20020064021A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100695300B1 (ko) | 배선의 구조 및 그 형성 방법과 이를 이용한 박막트랜지스터 기판 및 그 제조 방법 | |
| JP2000029071A (ja) | 表示装置用アレイ基板、及びその製造方法 | |
| KR100870009B1 (ko) | 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |