CN100388506C - 引线的接触结构及其制造方法,包括该接触结构的薄膜晶体管阵列衬底及其制造方法 - Google Patents

引线的接触结构及其制造方法,包括该接触结构的薄膜晶体管阵列衬底及其制造方法 Download PDF

Info

Publication number
CN100388506C
CN100388506C CNB028126904A CN02812690A CN100388506C CN 100388506 C CN100388506 C CN 100388506C CN B028126904 A CNB028126904 A CN B028126904A CN 02812690 A CN02812690 A CN 02812690A CN 100388506 C CN100388506 C CN 100388506C
Authority
CN
China
Prior art keywords
gate
layer
contact
contact hole
lead assemblies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB028126904A
Other languages
English (en)
Other versions
CN1628389A (zh
Inventor
林承泽
洪雯杓
卢南锡
宋泳周
郭相基
崔权永
宋根圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
三星电子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星电子株式会社 filed Critical 三星电子株式会社
Publication of CN1628389A publication Critical patent/CN1628389A/zh
Application granted granted Critical
Publication of CN100388506C publication Critical patent/CN100388506C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在制造用于液晶显示器的薄膜晶体管阵列衬底的方法中，在衬底(10)上形成含铬基下层(111，601)和铝合金基上层(112，602)并水平延伸的栅极线组件(11)。栅极线组件具有栅极线(22)、栅极电极(26)和栅极垫(24)。在绝缘衬底(10)上沉积覆盖栅极线组件的栅极绝缘层(30)。在栅极绝缘层(30)上顺序形成半导体层(40)和欧姆接触层(55，56)。在欧姆接触层上形成含铬基下层(601)和铝合金基上层(602)的数据线组件(62)。数据线组件具有交叉在栅极线(22)上方的数据线(62)、源极电极(65)和漏极电极(66)、及数据垫(68)。在衬底上沉积保护层(70)并对其构图，形成暴露漏极电极(66)、栅极垫(24)和数据垫(68)的接触孔(13，74，76，78)。栅极线组件和数据线组件的下层(601)的侧壁经接触孔(13，74，76，78)暴露。在衬底上沉积IZO基层(14)并对其构图，形成像素电极(82)、辅助栅极垫(86)及辅助数据垫(88)。像素电极(82)连接漏极电极(66)的侧壁，辅助栅极及数据垫(86，88)连接栅极及数据垫(24，68)的侧壁。

Description

引线的接触结构及其制造方法，包括该接触结构的薄膜晶体管阵列衬底及其制造方法
技术领域
本发明涉及一种用于薄膜晶体管阵列衬底的引线接触结构，及其制造方法。
背景技术
一般而言，引线组件形成在半导体器件中，用于传送信号，同时要考虑最小化信号延迟的需求。
为了最小化信号延迟，引线组件通常由低电阻金属材料(例如铝和铝合金)形成。然而，由于铝基金属材料具有很弱的物理化学特性，因此当引线组件与接触区的其它导电材料相接触时，易于在引线组件处发生侵蚀，并且这使得半导体器件的性能特征劣化。特别是对于液晶显示器的情况，由于像素电极是以透明导电材料(诸如氧化铟锡(ITO))形成，因此与ITO基电极相接触的铝基层易于受到侵蚀。为了解决这类问题，已经提出了使用表现出具有对铝基金属材料的良好接触特性的氧化铟锡(ITO)来形成像素电极。然而，在此情况下，接触电阻在接触区变大。
发明内容
本发明的目的在于提供一种利用低电阻材料形成并具有低电阻接触特性的引线接触结构。
本发明的另一个目的在于提供一种包括出色接触特性的、用于薄膜晶体管阵列衬底的引线接触结构。
这些及其它目的可以通过如下特征实现。利用铝或铝合金基层和另一层导电层形成引线组件。引线组件的侧壁通过接触区处的接触孔暴露，或者在这些层中的一层处形成开口部分同时暴露其它层。
通过接触孔将IZO基层连接至引线组件。为了防止IZO基层由于接触区域的台阶差异而切断，接触孔边界与引线组件边界之间的距离为2μm或更小。
根据本发明的另一个方面，在形成引线接触结构的方法中，利用第一导电层在衬底上形成引线组件。在引线组件上沉积绝缘层，使得绝缘层覆盖引线组件。构图绝缘层从而形成暴露引线组件侧壁的接触孔。形成第二导电层，使得第二导电层通过接触孔与引线组件侧壁接触。
利用基于铝或铝合金的上层和基于钼、钼合金或铬的下层形成第一导电层。第二导电层利用IZO形成。
接触孔的边界与引线组件的边界之间的距离为2μm或更小。
根据本发明的另一方面，在引线接触结构的形成方法中，在衬底上形成引线组件，使得引线组件具有开口部分。在衬底上沉积绝缘层，使得绝缘层覆盖引线组件。构图绝缘层，从而形成暴露开口部分的接触孔。在绝缘层上形成第一导电层，使第一导电层通过接触孔与引线组件接触。
利用第二导电层形成具有基于铝或铝合金的上层和基于钼、钼合金或铬的下层的引线组件。第一导电层利用IZO形成。开口仅形成在上层处，同时具有4×4μm或更小的面积。可以通过光刻使用一个光致抗蚀剂图形形成上层和下层。
根据本发明的又一方面，薄膜晶体管阵列衬底包括形成在绝缘衬底上的栅极引线组件。栅极绝缘层覆盖栅极线组件。半导体层形成在栅极绝缘层。在栅极绝缘层上，利用半导体层形成数据线组件。保护层覆盖在数据线组件上。透明导电图形形成在栅极绝缘层或保护层上。导电图形通过形成在栅极绝缘层与或保护层处的第一接触孔与栅极线组件和数据线组件的侧壁接触。
栅极线组件或数据线组件利用基于铬、钼或钼合金的下层和基于铝或铝合金的上层形成。栅极绝缘层和保护层用氮化硅形成。透明导电图形用IZO形成。
栅极线组件具有沿水平方向延伸的栅极线、与栅极线连接的栅极电极、以及与栅极线连接以接受来自外界的扫描信号并将扫描信号发送至栅极线的栅极垫。数据线组件具有沿垂直方向延伸的数据线、与数据线连接的源极电极、与源极电极分开同时围绕栅极电极而面对源极电极的漏极电极、以及与数据线连接以接受来自外界的图像信号并将图像信号发送至数据线的数据垫。漏极电极的侧壁通过第一接触孔暴露出来。
保护层具有暴露数据垫的第二接触孔，以及暴露栅极垫连同栅极绝缘层的第三接触孔。第一至第三接触孔的面积形成为4×4μm至10×10μm。利用接触漏极电极侧壁的像素电极以及通过第二和第三接触孔与数据垫和栅极垫连接的辅助数据垫和辅助栅极垫成透明导电图形。数据垫或栅极垫的侧壁通过第二接触孔或第三接触孔暴露，而辅助栅极垫或辅助数据垫与数据垫或栅极垫的侧壁接触。
在制造用于液晶显示器的薄膜晶体管阵列衬底的方法中，在绝缘衬底上形成栅极线组件。栅极线组件具有栅极线和连接栅极线的栅极电极。在绝缘衬底上沉积栅极绝缘层，使得栅极绝缘层覆盖栅极线组件。在栅极绝缘层上形成半导体层。利用半导体层在栅极绝缘层上形成数据线组件。数据线组件具有横跨栅极线的数据线、连接数据线同时靠近栅极电极的源极电极、以及围绕栅极电极而面对源极电极的漏极电极。在衬底上沉积并构图保护层，从而形成暴露漏极电极侧壁的接触孔。在保护层上形成像素电极，使得像素电极通过接触孔与漏极电极的侧壁相接触。
通过光刻使用厚度不同的光致抗蚀剂图形形成数据线组件和半导体层。光致抗蚀剂图形包括具有第一厚度的第一部分，具有大于第一厚度的第二厚度的第二部分，以及没有厚度的第三部分。
在光刻工艺中，使用光掩模形成光致抗蚀剂图形，光掩模包括具有第一光透射率的第一区域、具有低于第一区域光透射率的光透射率的第二区域、以及具有高于第一区域光透射率的光透射率的第三区域。光致抗蚀剂图形的第一部分位于源极电极与漏极电极之间，而光致抗蚀剂图形的第二部分位于数据线组件上方。
光掩模具有半透膜或狭缝图形，狭缝图形具有小于曝光器件的光分解能力的狭缝宽度，从而按不同的方式控制第一至第三区域的光透射。第一部分的厚度为第二部分厚度的1/2或更小。
可在半导体层与数据线组件之间形成欧姆接触层。数据线组件、欧姆接触层和半导体层用一个掩模形成。
附图说明
在结合附图考虑时，通过参照下面的详细介绍，对本发明及其伴随的优点将变得更好理解，因此对它更完整的评价将更加明显易懂，附图中相同的附图标记表示相同或相似的部件，其中：
图1A至3E示出了根据本发明的引线接触结构；
图4为根据本发明第一优选实施例的，用于液晶显示器的薄膜晶体管阵列衬底的平面图；
图5为沿着图4的V-V’线截取的薄膜晶体管阵列衬底的截面图；
图6A、7A、8A和9A顺序示出了制造图4所示薄膜晶体管阵列衬底的步骤；
图6B为沿着图6A的VIb-VIb’线截取的薄膜晶体管阵列衬底的截面图；
图7B为沿着图7A的VIIb-VIIb’线截取的薄膜晶体管阵列衬底的截面图，其示出了继图6B所示步骤之后的处理步骤；
图8B为沿着图8A的VIIIb-VIIIb’线截取的薄膜晶体管阵列衬底的截面图，其示出了继图7B所示步骤之后的处理步骤；
图9B为沿着图9A的IXb-IXb’线截取的薄膜晶体管阵列衬底的截面图，其示出了继图8B所示步骤之后的处理步骤；
图10为示出图4所示的薄膜晶体管阵列衬底周边处形成的测试图形的接触电阻的表格；
图11为根据本发明第二优选实施例的，用于液晶显示器的薄膜晶体管阵列衬底的平面图；
图12和13为沿着图11的XII-XII’线和XIII-XIII’线截取的薄膜晶体管阵列衬底的截面图；
图14A示出了制造图11所示的薄膜晶体管阵列衬底的第一步；
图14B和14C为沿着图14A的XIVb-XIVb’线和XIVc-XIVc’线截取的薄膜晶体管阵列衬底的截面图；
图15A和15B示出了接着图14B和14C所示的制造薄膜晶体管阵列衬底的步骤；
图16A示出了继图15A和15B所示步骤之后的制造薄膜晶体管阵列衬底的步骤；
图16B和16C为沿着图16A的XVIb-XVIb’线和XVIc-XVIc’线截取的薄膜晶体管阵列衬底的截面图；
图17A至19B顺序示出了继图16B和16C所示步骤之后的制造薄膜晶体管阵列衬底的步骤；
图20A示出了继图19A和19B所示步骤之后的制造薄膜晶体管阵列衬底的步骤；以及
图20B和20C为沿着图20A的XXb-XXb’线和XXc-XXc’线截取的薄膜晶体管阵列衬底的横截面图。
具体实施方式
下面，将参照附图说明本发明的优选实施例。
图1A至3E示出了根据本发明的引线接触结构。具体地说，图1A、2A、2C、3A至3E为引线接触结构的平面图，而图1B、2B和2D为沿着图1A的Ib-Ib’线、图2A的IIb-IIb’线和图2C的IId-IId’线截取的引线接触结构的截面图。
为了使信号延迟最小化，很好地利用具有15μΩ·cm或更小的低电阻率的铝或铝合金基金属材料为半导体器件形成信号传输线。信号传输线与其它导电层连接，以接收相应的信号并将信号发送至所需的位置。由于信号传输线与附近的导电层接触，因此应该尽可能地降低接触电阻。
为此，如图1A和1B所示，在衬底10上沉积并构图第一导电层，使其包括具有相对于IZO的低接触电阻的上层111(诸如钼、钼合金及铬)，以及具有低电阻的上层112(诸如铝或铝合金)，由此形成引线组件11。然后，在衬底10上沉积绝缘层12，使其覆盖引线组件11。其后，构图绝缘层12，使其具有暴露引线组件11的接触孔13。在绝缘层12上，利用IZO形成第二导电层14，使其通过接触孔13直接与引线组件11接触。引线组件11的侧壁，特别是下层111的侧壁，通过接触孔13充分地暴露于外界，使得IZO基层14充分与下层111接触。接触孔13优选形成为使得通过接触孔13暴露的引线组件11的侧壁与邻近它的接触孔13的侧壁之间的距离为2μm或更小。这样就避免了第二导电层14由于接触孔13的台阶差而被切断。
另外，如图2A和2B所示，可以在引线组件11的上层112处形成至少一个开口部分15，并且构图覆盖引线组件11的绝缘层12，由此形成暴露出开口部分15的接触孔13。其后，在绝缘层12上形成第二导电层14，使得它通过开口部分15与引线组件11的下层111相接触。优选，开口部分15具有4×4μm或更小的面积。由于开口部分15具有如此小的尺寸，因此在上层112和下层111的形成中，可仅使用一个掩模。即，在构图形状不同的上层112和下层111时，上层112使用光致抗蚀剂图形作为蚀刻掩模来蚀刻。其后，使用保留的光致抗蚀剂图形或上层602作为蚀刻掩模，蚀刻下层601。由于开口部分15具有4×4μm或更小的小面积，因此蚀刻速度在开口部分15处变得更慢。按此方式，可以通过光刻工艺使用一个光致抗蚀剂图形形成形状不同的上层112和下层111。
如图2C和2D所示，下层111的顶面可暴露于上层112之外，使引线组件的侧壁具有台阶结构。这样确保了下层111与第二导电层14之间充分的接触面积。为了使用一个光致抗蚀剂图形构图形状不同的上层112和下层111，可以使用狭缝图形或半透膜。或者，可以通过回流工艺形成具有相对薄的周边部分的光致抗蚀剂图形，并按两种方式蚀刻。这将关于使用四个掩模的制造薄膜晶体管阵列衬底的工艺来解释。
同时，如图3A至3D所示，可以按各种方式使引线组件11和接触孔13变形，使它们具有用于未对准的空边。如图3E所示，可以在引线组件11处形成多个的开口部分15。
上述引线接触结构可应用于液晶显示器用薄膜晶体管阵列衬底的制造。
图4为根据本发明第一优选实施例的用于液晶显示器的薄膜晶体管阵列衬底的平面图，而图5为沿着图4的V-V’线截取的薄膜晶体管阵列衬底的截面图。
利用低电阻金属材料(例如铝和铝合金)在绝缘衬底10上形成栅极线组件。栅极线组件包括沿水平方向延伸的栅极线22、与栅极线22连接以接收来自外界的栅极信号并将信号发送至栅极线22的栅极垫24、以及与栅极线22连接以同其它电极部件一起形成薄膜晶体管的栅极电极。
利用氮化硅SiNx在衬底10上形成栅极绝缘层30，同时覆盖栅极线组件。
利用非晶硅在栅极绝缘层30上并在栅极电极26的上方形成岛形半导体层40。利用n+掺氢非晶硅在半导体层40上形成欧姆接触层55和56，n+掺氢非晶硅是以很高的浓度掺杂硅化物或n型杂质。
利用金属或导电材料(例如铝Al、铝合金、钼Mo、钼钨合金MoW、铬Cr、钽ta、以及钛Ti)在欧姆接触层55和56以及在栅极绝缘层30上形成数据线组件。数据线组件包括沿垂直方向延伸同时跨过栅极线22以限定像素区域的数据线62、从数据线62分支出来同时延伸至一侧的欧姆接触层54之上的源极电极65、连接至数据线62一端以接收来自外界的图像信号的数据垫68、以及在栅极电极26周围与源极电极64分开同时在另一侧的欧姆接触层56上的漏极电极66。
可以利用铝或铝合金基单层结构或多层结构形成数据线组件。在形成具有双层结构的数据线组件的情况下，优选有一层是用低电阻材料形成的，而另一层用具有与其它材料之间(特别是对于IZO)的良好接触特性的材料形成。例如，Al(或Al合金)/Cr或Al(或Al合金)/Mo(或Mo合金)可用于该目的。在此优选实施例中，利用Cr基下层601和铝/钕(Al/Nd)基上层602形成数据线组件。
利用氮化硅在数据线组件和栅极绝缘层30上形成保护层70。在保护层70处形成接触孔76和78，同时分别暴露出漏极电极66和数据垫68。另外，在保护层70处形成接触孔74，同时暴露出栅极垫24，连同栅极绝缘层30。漏极电极66的边界透过接触孔76暴露出来，使得下层601和上层602的侧壁暴露于外界。接触孔76和漏极电极66的形状可以如图3A至3E所示地变化。暴露出漏极电极66的接触孔76的面积优选为4×4μm至10×10μm。另外，可以透过接触孔74和78暴露垫24和68的边缘。为了最小化接触区的接触电阻，接触孔74和78优选形成得比接触孔76要大。
在各个像素区处的保护层70上形成像素电极82，同时像素电极82通过接触孔76与漏极电极66电连接。像素电极82与透过接触孔76暴露的漏极电极66的侧壁接触，特别是与下层601的侧壁接触。在此结构中，可以最小化接触区的接触电阻。
在保护层70上形成辅助栅极垫和辅助数据垫86和88，同时辅助栅极垫和辅助数据垫86和88通过接触孔74和78与栅极垫和数据垫24和68连接。像素电极82、辅助栅极垫86和辅助数据垫88是利用氧化铟锌(IZO)形成的。
如图1和2所示，像素电极82与栅极线22交叠，从而形成存储电容器。在不期望通过交叠获得存储电容器的情况下，可以在与栅极线组件相同的平面处形成存储电容线组件。
下面将参照图6A至9B以及图4和5说明制造薄膜晶体管阵列衬底的方法。
如图6A和6B所示，通过在150℃下溅射，在衬底10上沉积基于低电阻目标材料(诸如包括2at％的Nd成分的铝/钕(Al/Nd)合金)的导电层，使得其具有
Figure C0281269000101
的厚度，并且对其构图，以形成具有细尖(tapering)结构的栅极线组件。栅极线组件具有栅极线22、栅极电极26和栅极垫24。
其后，如图7A和7B所示，在衬底10上顺序沉积氮化硅基栅极绝缘层30、非晶硅层40和掺杂非晶硅层50，并且通过光刻构图非晶硅层40和掺杂非晶硅层50，从而在栅极电极24上方的栅极绝缘层30上形成半导体层40和欧姆接触层50。优选栅极绝缘层30通过在250至400℃下沉积氮化硅层形成，使其具有2000至
Figure C0281269000102
的厚度。
如图8A和8B所示，通过在150℃下溅射，在衬底10上顺序沉积基于钼、钼合金或铬并具有
Figure C0281269000103
厚度的下层601和基于低电阻目标材料(诸如包括2at％的Nd成分的Al-Nd合金)并具有
Figure C0281269000104
厚度的上层602，并通过光刻构图，从而形成具有细尖结构的数据线组件。数据线组件包括横跨栅极线22的数据线62、与数据线62连接同时延伸于栅极电极62上方的源极电极65、与数据线62一端连接的数据垫68、以及围绕栅极电极26与源极电极65面对同时与源极电极65分开的漏极电极66。
上层602和下层601可都通过湿法蚀刻进行蚀刻。还可以通过湿法蚀刻来蚀刻上层602，而通过干法蚀刻来蚀刻下层601。在下层601是以钼或钼合金形成的情况下，可以在相同的蚀刻条件下，将其与上层602一起蚀刻。
可以仅在漏极电极66的上层602处形成开口部分，同时形成图2A和2B所示的接触结构。开口部分的面积优选形成为4×4μm或更小，使得无需分别进行光刻。
为了使下层601能与后面将形成的IZO基层形成良好的接触，优选防止下层601底切(undercut)至上层602的底部，或者是下层601延伸至上层602外。在下层601是以钼或钼合金形成的情况下，下层601对上层602的厚度比为1/5或更大，并且其沉积是利用DIP模式进行的，从而防止下层601底切。另外，在下层601是以铬形成的情况下，在清除或去除光致抗蚀剂膜期间部分地去除铝或铝合金基上层602，使得铬基下层601暴露于外界。
其后，蚀刻通过栅极线组件暴露的掺杂非晶硅层50，使得其分为围绕栅极电极26的两部分，同时暴露其间的半导体层40。为了稳定半导体层40的暴露表面，优选对其施用氧气等离子体。
如图9A和9B所示，在250至400℃的温度下，在衬底10上沉积基于氮化硅的无机绝缘层，从而形成保护层70。通过光刻构图保护层70连同栅极绝缘层30，从而形成分别暴露出栅极垫24、漏极电极66和数据垫68的接触孔74、76和78。蚀刻条件优选为使得不蚀刻铝或铝合金基金属层。可使用F基气体作为蚀刻气体。通过接触孔76暴露漏极电极66的边界，使得上层602和下层601的侧壁暴露于外界。优选接触孔76的边界和漏极电极66的边界彼此以2μm或更小的距离分开。这样最小化了像素电极82与漏极电极66之间的接触电阻，同时防止漏极电极66由于接触孔76的形成而发生底切。即，接触孔76的边界与漏极电极66的边界之间的距离形成为3μm或更大时，栅极绝缘层30极端地蚀刻至漏极电极66的底部，同时在接触孔76处发生底切。结果，将在后面形成的像素电极82会由于栅极绝缘层30的台阶差而在漏极电极66的底部切断，同时增大了接触区的接触电阻。然而，在本优选实施例中，由于接触孔76的边界与漏极电极66的边界之间的距离形成为2μm或更小，因此栅极绝缘层30没有过度地蚀刻至漏极电极66的底部，同时完整地暴露出漏极电极66的侧壁。当然，可以通过图1A和1B所示的接触孔74将垫24和68的边界暴露于外界。
最后，如图4和5所示，通过溅射，在衬底10上沉积IZO基层，并且通过光刻构图，从而分别形成通过接触孔76与漏极电极66连接的像素电极82，以及通过接触孔74和78与栅极垫和数据垫24和68连接的辅助栅极垫和辅助数据垫86和88。保护像素电极82不被切断，同时可靠地与下层601接触，由此最小化接触区的接触电阻。由Idemitsu公司制造的铟x金属氧化物(IDIXO)被用作用于形成IZO基层82、86和88的目标材料。目标材料包括In2O3和ZnO。优选，Zn含量为15至20at％。为了最小化接触电阻，IZO基层的沉积是在250℃或更低的温度下进行的。
在衬底的周边形成向外超出其显示区的接触结构作为测试图形，使其具有与形成在显示区的相同的结构，并且在三种可能的情况下测量接触电阻。在第一种情况下，接触孔76形成在漏极电极66的上方。在第二种情况下，接触孔76的边界与漏极电极66的边界分开3μm或更大的距离。在第三种情况下，接触孔76的边界与漏极电极66的边界分开2μm或更小的距离。对于第一至第三种情况，进行了200次测试，并测量了其接触电阻。结果，与第一和第二种情况相关的接触电阻增长至E7Ω或更大，而对于第三种情况的则为E6Ω或更小。
同时，接触区的接触电阻对于各种工艺条件以各种测试图形测量。
图10为示出薄膜晶体管阵列衬底边缘处形成的测试图形的接触电阻的图表。
测试图形形成在衬底周边、超出其显示区域以外。如图1A和1B所示，利用具有铬基下层和铝合金基上层的引线组件、具有接触孔的氮化硅基绝缘层、以及IZO基层来简化接触结构。形成200个接触结构，并且测量其接触电阻。在第一种图形中，接触孔的边界位于引线组件的上方。在第二种图形中，引线组件的侧壁与IZO基层相接触。绝缘层的接触电阻在这样的条件下测量，即保护层和栅极绝缘层分别在235℃和310℃下沉积为
Figure C0281269000121
和
Figure C0281269000122
的厚度。引线组件的接触电阻在这样的条件下测量，即铝合金基层分别在150℃和50℃下沉积。另外，还在几种不同的情况下测量引线组件的接触电阻。在第一种情况下，引线组件暴露于气体中，用于蚀刻和
Figure C0281269000124
的欧姆接触层。在第二种情况下，绝缘层通过PE模式的方式蚀刻63秒和68秒，从而形成接触孔。在第三种情况下，在1000W和400W下通过ICP模式的方式蚀刻绝缘层，从而形成接触孔。在第四种情况下，清洗透过接触孔暴露的引线组件70秒，或者不这样。
如图10所示，当接触孔形成为10×10μm时，第一种图形的接触电阻为5.3MΩ至4.0GΩ，而第二种图形的接触电阻为14KΩ至515KΩ。存在这样的情况，即第一种图形的接触电阻测量为60KΩ。在此情况下，第一种图形的接触结构形成得类似于第二种图形，使得引线组件的边界透过接触孔暴露出来，而IZO基层充分地与引线组件的侧壁，特别其是下层的侧壁相接触。
另外，在接触孔形成为7×7μm的情况下，第一种图形的接触电阻为12MΩ至7.9GΩ，而第二种图形的接触电阻为18KΩ至664KΩ。在接触孔形成为4×4μm的情况下，第一种图形的接触电阻为48MΩ至85GΩ，而第二种图形的接触电阻为3KΩ至1.2MΩ。
在上述构造的薄膜晶体管阵列衬底中，栅极线组件和数据线组件包括基于铝或铝合金的低电阻导电层，而数据线组件与IZO基像素电极82之间在接触区的接触电阻被最小化。因此，此衬底可以较好地用于宽屏幕高清晰液晶显示器的制造中。
或者，上述工艺可以进使用四个掩模来完成。
图11为根据本发明第二优选实施例的用于液晶显示器的薄膜晶体管阵列衬底的平面图，而图12和13为沿着图11的XII-XII’线和XIII-XIII’线截取的薄膜晶体管阵列衬底的横截面图。
用诸如铝和铝合金的低电阻导电材料在绝缘衬底10上形成栅极线组件。栅极线组件包括栅极线22、栅极垫24和栅极电极26。栅极线组件还包括平行于栅极线22延伸的存储电容电极28，用于接收来自外界的公共电极电压。存储电容电极28与连接至像素电极82的存储电容器导电图形68交叠，由此形成用于增强像素的电势存储电容量的存储电容器。在期望通过交叠像素电极82与栅极线22来获得存储电容的情况下，存储电容器电极28可以省略。
栅极线组件可以具有双层结构。在此情况下，栅极线组件具有基于铬、钼、钼合金、钽或钛的、表现出对于IZO的低接触电阻的下层201，以及基于铝或铝合金的上层202。
利用氮化硅SiNx在栅极线组件上形成栅极绝缘层30，同时栅极绝缘层30覆盖栅极线组件。
利用掺氢非晶硅在栅极绝缘层30上形成半导体图形42和48。用其中以高浓度掺杂了诸如磷P的n型杂质的非晶硅在半导体图形42和48上形成欧姆接触图形55、56和58。
利用诸如铝和铝合金的低电阻导电材料在欧姆接触图形55、56和58上形成数据线组件。数据线组件包括具有沿着垂直方向延伸的数据线62、与数据线62的一侧连接用于接收来自外界的图像信号的数据垫68、以及从数据线62分支出来的源极电极65的数据线单元。数据线组件还包括围绕栅极电极26或者沟道部分C而与源极电极65相对、同时与源极电极65分开的漏极电极66，以及位于存储电容器电极28上方的存储电容器导电图形64。在没有存储电容器电极28的情况下，也可以略去存储电容器导电图形64。
数据线组件可具有双层结构。在此情况下，栅极线组件具有基于铬、钼、钼合金、钽或钛的下层601，以及基于铝或铝合金的上层602。
欧姆接触图形55、56和58降低了半导体图形42和48与数据线组件之间的接触电阻，同时具有与数据线组件相同的形状。即，数据线单元欧姆接触图形55具有与数据线单元62、65和68相同的形状，而漏极电极欧姆接触图形56具有与漏极电极66相同的形状，而存储电容欧姆接触图形58具有与存储电容器导电图形64相同的图形。
同时，除沟道部分C以外，半导体图形42和48具有与数据线组件和欧姆接触图形55、56和58相同的图形。特别是，存储电容器半导体图形46、存储电容器导电图形64和存储电容器欧姆接触图形58具有相同的形状，但薄膜晶体管半导体图形42与数据线组件和欧姆接触图形稍有不同。即，源极以及漏极电极65和66在沟道部分C处彼此分开，而数据线单元欧姆接触图形55和漏极电极欧姆接触图形56也在沟道部分C处彼此分开。然而，薄膜晶体管半导体图形42在沟道部分C处继续延伸、没有分开，由此形成了薄膜晶体管沟道。
用氮化硅在数据线组件上形成保护层70。
保护层具有分别暴露出漏极电极66、数据垫68和存储电容器导电图形64的接触孔76、78和72。另外，保护层70具有暴露出栅极垫24连同栅极绝缘层30的接触孔74。接触孔72、74、76和78形成为使得它们暴露出存储电容器导电图形64、栅极垫24、漏极电极66和数据垫68的侧壁，特别是表现出对于IZO基层的低接触电阻的下层201和601。
像素电极82形成在保护层70上，用于连同形成在反面衬底处的公共电极一起，接收来自薄膜晶体管和来自电场的图像信号。像素电极82用诸如氧化铟锌(IZO)的透明导电材料形成。像素电极82通过接触孔76与漏极电极电连接，用于接收图像信号。另外，像素电极82与邻近的栅极线22和数据线62交叠，从而增大开口或孔径比。该交叠可以省略。另外，像素电极82通过接触孔72与存储电容器导电图形64连接，用于发送图像信号至导电图形64。辅助栅极垫和辅助数据垫86和88形成在栅极垫和数据垫24和68的上方，同时通过接触孔74和78与其连接，用于加强垫24和68对外电路的附着强度，同时保护该些垫。辅助栅极垫和辅助数据垫84和88不是必须的，但是可以选择性地采用。IZO基层82、86和88与存储电容器导电图形64、栅极垫24、漏极电极66和数据垫68的侧壁相接触，特别是它们表现出对于IZO基层的较低接触电阻的下层201和601。
像素电极可以利用透明导电聚合物形成。在反射型液晶显示器中，像素电极82可利用不透明的导电材料形成。
制造薄膜晶体管阵列衬底的方法将参照图14A至21C以及图11至13来说明。
如图14A至14C所示，通过溅射，在衬底10上顺序沉积基于钼、钼合金或铬的下层201和基于Al-Nd合金的上层202，并且通过光刻使用掩模进行构图，从而形成具有细尖结构的栅极线组件，其中钼、钼合金或铬表现出相对于IZO比铝更低的接触电阻，而A1-Nd合金包括2at％的Nd成分。栅极线组件具有栅极线22、栅极垫24、栅极电极26和存储电容器电极28。为了使下层201可以与后面将要形成的IZO基层充分接触，要防止下层201底切至上层202的底部，或延伸至上层202外。因此，在下层201是以钼或钼合金形成的情况下，下层201对上层202的厚度比为1/5或更大，并且其蚀刻是利用DIP模式进行的，其中将衬底浸入蚀刻溶液中，使得下层201可以免于底切。另外，在下层201是以铬形成的情况下，下层201沉积为
Figure C0281269000151
或更小，并且在清除工艺或光致抗蚀剂膜去除工艺期间，部分地去除铝或铝合金基上层。按此方式铬基下层201将延伸至上层202外。
其后，参照图15A和15B，通过化学汽相称的方法，在衬底10上顺序沉积栅极绝缘层30、半导体层40和欧姆接触层50，使得它们分别具有1500至
Figure C0281269000152
500至
Figure C0281269000153
和300至
Figure C0281269000154
的厚度。通过溅射，在半导体衬底10上沉积具有基于铝或铝合金的下层601和基于铬、钼或钼合金的上层602的导电层60，使得其具有1500至
Figure C0281269000155
的厚度。然后，在导电层60上涂覆1至2μm厚的光致抗蚀剂薄膜110。
如图16B和16C所示，然后将光致抗蚀剂薄膜110通过第二掩模曝光，并且对其显影，由此形成具有第一和第二图形部分114和112的光致抗蚀剂图形。第一光致抗蚀剂图形部分114形成为具有小于第二光致抗蚀剂图形部分112的面积。去除保留区域B处所有的光致抗蚀剂薄膜部分。第一光致抗蚀剂图形部分114对第二光致抗蚀剂图形部分112的厚度比应控制为根据后续处理步骤中的蚀刻条件而变化。优选，第一光致抗蚀剂图形部分114的厚度应为第二光致抗蚀剂图形部分112厚度的1/2或更小，例如
Figure C0281269000156
或更小。
为了使光致抗蚀剂薄膜的厚度出现差异，可以在掩模处形成半透区域，其具有狭缝或栅格图形或者半透薄膜。
优选，图形的宽度应小于曝光器件的光分解量。在使用半透膜的情况下，光透射或厚度不同的薄膜可用于在制造掩模中控制光透射。
当光致抗蚀剂薄膜使用掩模曝光时，光致抗蚀剂薄膜直接暴露于光的部分的高分子完全分解，光致抗蚀剂薄膜具有狭缝图形或半透膜部分处的高分子一定程度地分解，而由光阻挡膜阻挡的光致抗蚀剂薄膜部分的高分子几乎不分解。在显影光致抗蚀剂薄膜时，仅高分子未分解处的光致抗蚀剂薄膜部分保留，同时依据分子分解的程度具有不同的厚度。在曝光时间过长时，所有的分子都倾向于分解。
这种具有相对薄的厚度的光致抗蚀剂薄膜114可以使用能够产生回流的材料形成。在此情况下，目标膜使用具有光透射区和光阻挡区的普通掩模曝光并显影。薄膜部分部分地回流成非薄膜部分。
其后，蚀刻光致抗蚀剂图形114、以及下面的导电层60、欧姆接触层50和半导体层40。此时，数据线组件，以及下面的层保留在数据线组件区域A的上方，仅半导体层保留在沟道区C的上方，并且在保留区域B处所有的导电层60、欧姆接触层50和半导体层40都被去除，同时将栅极绝缘层30暴露于外界。
具体地说，如图14A和14B所示，暴露于B区域的导电层60被去除，同时暴露出下面的欧姆接触层50。在此工艺中，可以在蚀刻导电层60同时几乎不蚀刻光致抗蚀剂图形112和114的条件下使用湿法蚀刻或干法蚀刻。然而，对于干法蚀刻的情况，很难发现其中仅蚀刻导电层60同时不蚀刻光致抗蚀剂图形112和114的条件。因此，可能使光致抗蚀剂图形112和114一同被蚀刻。在此情况下，第一光致抗蚀剂图形部分114的厚度应形成为足以保护下面的导电层60免于通过蚀刻而暴露于外界。
在导电层60包括Mo、MoW合金、Al、Al合金或Ta的情况下，可使用干法蚀刻或湿法蚀刻。然而，对于Cr的情况，由于其未能通过干法蚀刻很好地去除，因此优选对铬基层使用湿法蚀刻，同时使用CeNHO3作为蚀刻液。在导电层60是以Mo或MoW通过干法蚀刻制成的情况下，可使用CF4和HCl或CF4和O2作为蚀刻气体。在后一种情况中，相对于光致抗蚀剂薄膜，其蚀刻比彼此近似。
结果，如图17A和17B所示，源极/漏极导电图形67和存储电容器导电图形64保留在沟道区C和数据线组件区域A上方，而保留区域B处的导电层60全部去除，同时暴露出下面的欧姆接触层50。导电图形67和64具有与数据线组件相同的形状，除了源极和漏极电极65和66彼此不分开地连接。另外，在使用干法蚀刻的情况下，还要蚀刻光致抗蚀剂图形112和114预定厚度。
其后，如图18A和18B所示，暴露于区域B处的欧姆接触层50以及下面的半导体层40同时通过干法蚀刻，连同第一光致抗蚀剂图形部分114一起去除。对于欧姆接触层50和半导体层40的蚀刻应在光致抗蚀剂图形112和114、欧姆接触层50和半导体层40(半导体层和欧姆接触层不具有蚀刻选择性)同时被蚀刻而同时不蚀刻栅极绝缘层30的条件下进行。特别地，对于光致抗蚀剂图形112和114以及半导体层40的蚀刻比优选相同。例如，这两层可以以近似相同的厚度，使用SF6和HCL或SF6和O2作为蚀刻气体蚀刻。在对于光致抗蚀剂图形112和114以及半导体层40的蚀刻比相同的情况下，第一光致抗蚀剂图形部分114的厚度应等于或小于半导体层40和欧姆接触层50的厚度之和。
因此，如图18A和18B所示，沟道区C处的第一光致抗蚀剂图形部分114被去除，同时暴露出源极/漏极导电图形67，并且B区域处的欧姆接触层50和半导体层40被去除，同时将下面的栅极绝缘层30暴露于外界。同时，还蚀刻了数据线组件区域A处的第二光致抗蚀剂图形部分112，并减小其厚度。在此处理步骤中，半导体图形42和48是完整的。附图标记57和58分别表示源极/漏极导电图形67和存储电容器导电图形64下的欧姆接触图形。
残留在沟道区C处的源极/漏极导电图形67表面上的光致抗蚀剂薄膜残余通过灰化去除。
其后，如图19A和19B所示，沟道区C处的源极/漏极导电图形67和下面的源极/漏极欧姆接触图形57通过蚀刻去除。可以对源极/漏极导电图形67和欧姆接触图形57都进行干法蚀刻。可以对源极/漏极导电图形67进行湿法蚀刻，同时对欧姆接触图形57进行干法蚀刻。在前一种情况中，优选蚀刻是在对于源极/漏极导电图形67和欧姆接触图形57的蚀刻选择比很大的条件下进行的。在蚀刻选择比不大的情况下，难以发现蚀刻终点，使得保留在沟道区C上方的半导体图形42的厚度不易控制。例如，源极/漏极导电图形67可以使用SF6和O2的混合物作为蚀刻气体蚀刻。在后一种交替使用湿法蚀刻和干法蚀刻的情况中，受到湿法蚀刻的源极/漏极导电图形67的横向侧面被去除，但受到干法蚀刻的欧姆接触图形57的横向侧面几乎未被蚀刻，使得在那里产生了台阶部分。例如，欧姆接触图形57和半导体图形42可以使用CF4和HCl或CF4和O2的混合物作为蚀刻气体蚀刻。在使用CF4和O2的混合物作为蚀刻气体的情况下，半导体图形42可以具有均匀的厚度。此时，如图19B所示，部分地去除半导体图形42，同时减小其厚度，而第二光致抗蚀剂图形部分112被蚀刻掉预定的厚度。蚀刻应在不蚀刻栅极绝缘层30的条件下进行。光致抗蚀剂薄膜应足够厚，以保护第二光致抗蚀剂图形部分112免受蚀刻，同时暴露下面的数据线组件。
结果，源极和漏极电极65和66彼此分开，同时完成了数据线组件和下面的欧姆接触图形55、56和58。
最后，去除保留在数据线组件区域A处的第二光致抗蚀剂图形部分112。然而，第二光致抗蚀剂图形部分112的去除可以在沟道区C处的源极/漏极导电图形67被去除之后但在下面的欧姆接触图形57被去除之前进行。
如上所述，湿法蚀刻和干法蚀刻可以交替使用，或者可以仅使用湿法蚀刻。在后一种情况中，处理步骤得到了简化，但难以发现合适的蚀刻条件。相比之下，在前一种情况中，相对容易发现合适的蚀刻条件，但处理步骤复杂化了。
形成数据线组件之后，如图20A和20B所示，通过在250至400℃下进行CVD沉积氮化硅层，由此形成保护层70。保护层70连同栅极绝缘层30一起，使用第三掩模蚀刻，由此形成暴露漏极电极66的下层201和601、栅极垫24、数据垫68、以及存储电容导电图形64的接触孔76、74、78和72。
最后，如图11至13所示，通过溅射，在衬底10上沉积IZO基层，使得其具有400至
Figure C0281269000181
的厚度。使用第四掩模蚀刻IZO基层，从而形成与漏极电极66和存储电容器导电图形64连接的像素电极82、与栅极垫24连接的辅助栅极垫84、以及与数据垫68连接的辅助数据垫88。用于构图铬基层的蚀刻溶液可以用于构图IZO，同时保护数据线组件或栅极线组件免受侵蚀。HNO3/(NH4)Ce(NO3)6/H2O可用作蚀刻溶液。
在此优选实施例中，数据线组件和下面的欧姆接触图形55、56和58以及半导体图形42和48使用一个掩模形成。在此工艺中，源极和漏极电极65和66彼此分开。按此方式，可以简化处理步骤。
或者，参照图2A至3E说明的接触结构可以很好地应用于制造根据第一和第二优选实施例的薄膜晶体管阵列衬底中。另外，参照图1A至3E说明的接触结构还可以应用于具有不同结构的半导体器件的制造中。
如上所述，接触区域内引线组件的侧壁暴露于外界，而与IZO基层相接触的导电层形成为具有很低的接触电阻。按此方式，引线组件与IZO基层之间的接触电阻被最小化，同时确保了接触区域的可靠性。另外，由于引线组件包括低电阻的铝或铝合金基导电层，其可以很好地应用于宽屏幕高清晰显示器。另外，在简化处理步骤的同时降低了成本。
虽然，已经参照优选实施例详细介绍了本发明，本领域技术人员将可以理解，可以在不脱离所附权利要求表现的本发明的精髓与范围的前提下，对其进行各种改动与替换。

Claims (6)

1.一种形成引线接触结构的方法，该方法包括步骤：
在衬底上形成引线组件，其具有第一导电层；
在引线组件上沉积绝缘层，使绝缘层覆盖引线组件；
构图绝缘层，从而形成暴露引线组件侧壁的接触孔；以及
形成第二导电层，使第二导电层通过接触孔与引线组件的侧壁接触，
其中接触孔位于引线组件之外的边界与相邻的暴露的引线组件的边界之间的距离为2μm或更小。
2.如权利要求1所述的方法，其中利用基于铝或铝合金的上层和基于钼、钼合金或铬的下层形成第一导电层。
3.如权利要求1所述的方法，其中利用透明导电材料形成第二导电层。
4.如权利要求3所述的方法，其中该透明导电材料为氧化铟锌IZO。
5.一种引线接触结构，包括：
引线组件，形成在衬底上；
绝缘层，覆盖引线组件，绝缘层具有暴露引线组件侧壁的接触孔；以及
导电层，利用IZO形成在绝缘层上，同时通过接触孔与引线组件的侧壁接触，
其中接触孔位于引线组件之外的边界与相邻的暴露的引线组件的边界之间的距离为2μm或更小。
6.如权利要求5所述的引线接触结构，其中引线组件利用基于铬、钼或钼合金的下层和基于铝或铝合金的上层形成。
CNB028126904A 2001-04-26 2002-04-02 引线的接触结构及其制造方法,包括该接触结构的薄膜晶体管阵列衬底及其制造方法 Expired - Lifetime CN100388506C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020010022648A KR20020083249A (ko) 2001-04-26 2001-04-26 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR2001/0022648 2001-04-26

Publications (2)

Publication Number Publication Date
CN1628389A CN1628389A (zh) 2005-06-15
CN100388506C true CN100388506C (zh) 2008-05-14

Family

ID=19708759

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028126904A Expired - Lifetime CN100388506C (zh) 2001-04-26 2002-04-02 引线的接触结构及其制造方法,包括该接触结构的薄膜晶体管阵列衬底及其制造方法

Country Status (6)

Country Link
US (4) US7303987B2 (zh)
JP (2) JP4883878B2 (zh)
KR (1) KR20020083249A (zh)
CN (1) CN100388506C (zh)
AU (1) AU2002246410A1 (zh)
WO (1) WO2002089177A2 (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796757B1 (ko) * 2001-11-29 2008-01-22 삼성전자주식회사 배선의 접촉 구조와 이를 포함하는 박막 트랜지스터 기판
KR100878238B1 (ko) * 2002-07-19 2009-01-13 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7205570B2 (en) 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel
DE60336441D1 (de) * 2002-09-02 2011-05-05 Samsung Electronics Co Ltd Kontaktstruktur für eine Halbleitervorrichtung, dünnschichtige Transistoranordnung mit einer solchen Kontaktstruktur und dessen Herstellungsmethode
KR100872494B1 (ko) 2002-12-31 2008-12-05 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판의 제조 방법
KR100925458B1 (ko) * 2003-01-17 2009-11-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2004241774A (ja) * 2003-02-03 2004-08-26 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法とそのためのマスク
KR100947525B1 (ko) 2003-03-12 2010-03-12 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조방법
US7714820B2 (en) 2003-06-27 2010-05-11 Samsung Electronics Co., Ltd. Contact structure of conductive films and thin film transistor array panel including the same
KR101039022B1 (ko) * 2004-02-11 2011-06-03 삼성전자주식회사 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법
KR101009677B1 (ko) * 2004-05-24 2011-01-19 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
CN102544027B (zh) 2004-09-15 2016-02-17 株式会社半导体能源研究所 半导体器件
JP2006222386A (ja) * 2005-02-14 2006-08-24 Toshiba Corp プリント配線板、プリント回路基板、電子機器
US20060278877A1 (en) * 2005-06-09 2006-12-14 Kyung-Wook Kim Thin film transistor array panel and method of manufacturing the same
KR20070003250A (ko) * 2005-07-01 2007-01-05 삼성전자주식회사 표시 장치 및 이의 제조 방법
EP2924498A1 (en) 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
KR100736576B1 (ko) 2006-04-10 2007-07-06 엘지전자 주식회사 전계발광소자와 그 제조방법
TWI545380B (zh) 2006-05-16 2016-08-11 半導體能源研究所股份有限公司 液晶顯示裝置和半導體裝置
US7847904B2 (en) 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
KR101499227B1 (ko) * 2008-08-20 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8174021B2 (en) * 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP5271173B2 (ja) * 2009-06-26 2013-08-21 三菱電機株式会社 画像表示素子及びその製造方法
CN102034749B (zh) * 2009-09-25 2013-09-04 北京京东方光电科技有限公司 阵列基板及其制造方法
TWM397596U (en) * 2010-03-22 2011-02-01 Mao Bang Electronic Co Ltd Integrated circuit chip card
JP5420760B2 (ja) * 2010-04-22 2014-02-19 シャープ株式会社 アクティブマトリクス基板及び表示装置
CN102986012B (zh) * 2010-07-09 2014-07-30 夏普株式会社 薄膜晶体管基板及其制造方法和液晶显示面板
JP2012119664A (ja) * 2010-11-12 2012-06-21 Kobe Steel Ltd 配線構造
KR101764902B1 (ko) * 2010-12-06 2017-08-14 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
JP5667868B2 (ja) * 2010-12-24 2015-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI429985B (zh) * 2011-04-13 2014-03-11 Au Optronics Corp 引線結構以及具有此引線結構的顯示面板
TWI516851B (zh) * 2011-05-05 2016-01-11 友達光電股份有限公司 液晶顯示面板的引線結構以及具有此引線結構的液晶顯示面板
CN102569416A (zh) * 2012-02-15 2012-07-11 华映光电股份有限公司 薄膜晶体管、薄膜晶体管基板及其制造方法
JP2014081421A (ja) * 2012-10-15 2014-05-08 Japan Display Inc 配線基板及び表示装置
KR102047004B1 (ko) * 2013-02-14 2019-11-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI651839B (zh) * 2013-02-27 2019-02-21 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
CN104241345B (zh) 2014-07-31 2017-11-28 京东方科技集团股份有限公司 铝电极、形成铝电极的方法及其电子设备
WO2016104216A1 (ja) * 2014-12-26 2016-06-30 シャープ株式会社 半導体装置、表示装置および半導体装置の製造方法
CN105158939B (zh) * 2015-09-14 2019-02-22 武汉华星光电技术有限公司 一种背光供电焊盘和背光金手指的贴合方法及组件
CN106784015B (zh) * 2017-01-03 2019-12-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板及显示装置
CN109273483B (zh) * 2017-07-17 2021-04-02 京东方科技集团股份有限公司 显示基板及其制备方法和显示装置
CN110211874B (zh) * 2019-05-13 2021-07-23 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法及薄膜晶体管
CN114280863B (zh) * 2021-12-17 2024-04-12 滁州惠科光电科技有限公司 阵列基板及显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5478766A (en) * 1994-03-03 1995-12-26 Samsung Electronics Co., Ltd. Process for formation of thin film transistor liquid crystal display
US5784131A (en) * 1985-10-20 1998-07-21 Lg Semicon Co., Ltd. Method for fabricating liquid crystal display in which the pixel electrode has a particular connection to the drain electrode and is formed over a storage capacitor
US6060714A (en) * 1998-01-23 2000-05-09 Ois Optical Imaging Systems, Inc. Large area imager with photo-imageable interface barrier layer
US6088071A (en) * 1997-02-28 2000-07-11 Kabushiki Kaisha Toshiba Auxiliary capacitor for a liquid crystal display device
JP2000199917A (ja) * 1998-10-26 2000-07-18 Sharp Corp 液晶表示装置の製造方法および液晶表示装置
JP2000330134A (ja) * 1999-03-16 2000-11-30 Furontekku:Kk 薄膜トランジスタ基板および液晶表示装置
KR20010016713A (ko) * 1999-08-02 2001-03-05 구본준 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
US6218221B1 (en) * 1999-05-27 2001-04-17 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure and a method of manufacturing the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235645A (ja) * 1985-08-09 1987-02-16 Hitachi Ltd 半導体装置とその製造法
JPH0222843A (ja) * 1988-07-11 1990-01-25 Toshiba Corp 半導体装置
JPH0823028A (ja) * 1994-07-05 1996-01-23 Oki Electric Ind Co Ltd 多層配線を有する半導体素子及びその製造方法
JPH08186174A (ja) * 1994-12-27 1996-07-16 Nkk Corp 配線構造およびその形成方法
JP2930025B2 (ja) * 1996-08-29 1999-08-03 日本電気株式会社 半導体装置及びその製造方法
KR100262953B1 (ko) * 1997-06-11 2000-08-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
JPH1126581A (ja) * 1997-07-07 1999-01-29 Toshiba Corp 半導体装置及びその製造方法
KR100262954B1 (ko) * 1997-09-03 2000-08-01 구본준 액정 표시 장치 제조 방법 및 그 제조 방법에 의한 구조
KR100316072B1 (ko) * 1997-12-10 2002-11-27 엘지.필립스 엘시디 주식회사 액정 표시 장치 제조 방법 및 그 구조
JPH11214504A (ja) * 1998-01-26 1999-08-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH11337976A (ja) * 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
KR100601170B1 (ko) 1999-04-26 2006-07-13 삼성전자주식회사 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
US7411211B1 (en) * 1999-07-22 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Contact structure and semiconductor device
KR100623979B1 (ko) * 1999-07-27 2006-09-13 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
KR100646780B1 (ko) * 1999-08-12 2006-11-17 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100655276B1 (ko) * 1999-08-30 2006-12-08 삼성전자주식회사 박막트랜지스터 액정표시장치 및 그 제조 방법
KR100366768B1 (ko) * 2000-04-19 2003-01-09 삼성전자 주식회사 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
JP4342711B2 (ja) * 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784131A (en) * 1985-10-20 1998-07-21 Lg Semicon Co., Ltd. Method for fabricating liquid crystal display in which the pixel electrode has a particular connection to the drain electrode and is formed over a storage capacitor
US5478766A (en) * 1994-03-03 1995-12-26 Samsung Electronics Co., Ltd. Process for formation of thin film transistor liquid crystal display
US6088071A (en) * 1997-02-28 2000-07-11 Kabushiki Kaisha Toshiba Auxiliary capacitor for a liquid crystal display device
US6060714A (en) * 1998-01-23 2000-05-09 Ois Optical Imaging Systems, Inc. Large area imager with photo-imageable interface barrier layer
JP2000199917A (ja) * 1998-10-26 2000-07-18 Sharp Corp 液晶表示装置の製造方法および液晶表示装置
JP2000330134A (ja) * 1999-03-16 2000-11-30 Furontekku:Kk 薄膜トランジスタ基板および液晶表示装置
US6218221B1 (en) * 1999-05-27 2001-04-17 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure and a method of manufacturing the same
KR20010016713A (ko) * 1999-08-02 2001-03-05 구본준 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법

Also Published As

Publication number Publication date
WO2002089177A2 (en) 2002-11-07
WO2002089177A3 (en) 2003-03-13
JP4883878B2 (ja) 2012-02-22
US7659625B2 (en) 2010-02-09
US20040238825A1 (en) 2004-12-02
US20090096105A1 (en) 2009-04-16
US20080090404A1 (en) 2008-04-17
CN1628389A (zh) 2005-06-15
JP5138633B2 (ja) 2013-02-06
JP2009182343A (ja) 2009-08-13
JP2005506683A (ja) 2005-03-03
AU2002246410A1 (en) 2002-11-11
KR20020083249A (ko) 2002-11-02
US7303987B2 (en) 2007-12-04
US20100096176A1 (en) 2010-04-22

Similar Documents

Publication Publication Date Title
CN100388506C (zh) 引线的接触结构及其制造方法,包括该接触结构的薄膜晶体管阵列衬底及其制造方法
TWI387108B (zh) 導線結構、形成導線之方法、薄膜電晶體基材及製造薄膜電晶體基材之方法
KR100983196B1 (ko) 박막 트랜지스터 기판 및 표시 디바이스
TWI289718B (en) Thin film transistor array panel and manufacturing method thereof
US20070295967A1 (en) Active matrix tft array substrate and method of manufacturing the same
KR20070009325A (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR20080106900A (ko) 반사형 ｔｆｔ 기판 및 반사형 ｔｆｔ 기판의 제조 방법
US20070040954A1 (en) Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate
US7811868B2 (en) Method for manufacturing a signal line, thin film transistor panel, and method for manufacturing the thin film transistor panel
KR950008931B1 (ko) 표시패널의 제조방법
CN102191467A (zh) 金属布线、薄膜制造方法、tft阵列面板及其制造方法
US7320906B2 (en) Thin film transistor array panel and manufacturing method thereof
KR20080084084A (ko) 박막트랜지스터와 이를 포함하는 액정표시장치용 어레이기판의 제조방법
US7910053B2 (en) Semiconductor device and active matrix display device
KR20030016051A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20070109192A (ko) 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
CN101645423A (zh) 薄膜晶体管基板及其制造方法
JPH0766417A (ja) 半導体装置およびその製造方法および加工方法
JP2007139867A (ja) アクティブマトリックス基板
US20120140158A1 (en) Liquid crystal display device and method for manufacturing liquid crystal display device
CN100492147C (zh) 液晶显示装置及其制造方法
KR20020052562A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR100796757B1 (ko) 배선의 접촉 구조와 이를 포함하는 박막 트랜지스터 기판
JP3076504B2 (ja) 絶縁膜を有する電子装置および絶縁膜の形成方法
KR100848110B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121102

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121102

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20080514

CX01 Expiry of patent term