KR100601170B1 - 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 - Google Patents

표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR100601170B1
KR100601170B1 KR1019990014898A KR19990014898A KR100601170B1 KR 100601170 B1 KR100601170 B1 KR 100601170B1 KR 1019990014898 A KR1019990014898 A KR 1019990014898A KR 19990014898 A KR19990014898 A KR 19990014898A KR 100601170 B1 KR100601170 B1 KR 100601170B1
Authority
KR
South Korea
Prior art keywords
data
layer
pattern
gate
wiring
Prior art date
Application number
KR1019990014898A
Other languages
English (en)
Other versions
KR20000067259A (ko
Inventor
김동규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990014898A priority Critical patent/KR100601170B1/ko
Priority to JP2000126632A priority patent/JP2001005038A/ja
Priority to US09/558,647 priority patent/US6759281B1/en
Publication of KR20000067259A publication Critical patent/KR20000067259A/ko
Priority to US10/273,298 priority patent/US7098480B2/en
Priority to US11/378,714 priority patent/US7393726B2/en
Application granted granted Critical
Publication of KR100601170B1 publication Critical patent/KR100601170B1/ko
Priority to US12/143,685 priority patent/US7759176B2/en
Priority to US12/834,798 priority patent/US7943939B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

마스크 수를 줄이는 액정 표시 장치의 제조 방법. 기판 위에 감광성 도전 물질로 게이트선, 게이트 패드, 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 절연막, 반도체층, 중간층 및 감광성 도전 물질의 데이터 도전층을 연속 적층한 다음 마스크를 통하여 데이터 도전층에 빛을 조사한 후 현상하여 데이터 배선용 패턴을 형성한다. 데이터 배선용 패턴 중에서 소스 전극과 드레인 전극 사이에 위치한 제1 부분은 데이터 배선이 형성될 부분에 위치한 제2 부분보다 두께가 작게 되도록 하며, 기타 부분의 도전층을 모두 제거한다. 이는 마스크에 해상도보다 작은 패턴이나 슬릿(slit)을 형성하거나 반투명막을 두어 감광막에 조사되는 빛의 조사량을 조절함으로써 가능하다. 다음, 기타 부분의 노출되어 있는 중간층 및 그 하부의 반도체층을 식각하여 게이트 절연막을 노출시켜 반도체 패턴을 완성하고, 이때, 도전층의 제1 부분과 그 하부의 중간층도 함께 식각하여 소스 전극과 드레인 전극 및 그 하부의 중간층을 분리하여 중간층 패턴, 데이터 배선을 완성한다. 이어, 감광성 물질의 적, 녹, 청의 컬러 필터 및 감광성 유지 절연막의 보호막을 형성하고, 그 위에 드레인 전극, 게이트 패드 및 데이터 패드와 각각 연결되는 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다.
컬러 필터, 마스크, 감광막, 반투명막, 분해능, 감광성 도전 물질

Description

표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법{THIN FILM TRANSISTOR PANELS FOR DISPLAY DEVICE AND MANUFACTURING METHODS THEREOF}
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 2 및 도 3은 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ' 선 및 Ⅲ-Ⅲ'선을 따라 잘라 도시한 단면도이고,
도 4a는 본 발명의 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 4b 및 4c는 각각 도 4a에서 Ⅳb-Ⅳb' 선 및 Ⅳc-Ⅳc' 선을 따라 잘라 도시한 단면도이며,
도 5a 및 5b는 각각 도 4a에서 Ⅳb-Ⅳb' 선 및 Ⅳc-Ⅳc' 선을 따라 잘라 도시한 단면도로서, 도 4b 및 도 4c 다음 단계에서의 단면도이고,
도 6a는 도 5a 및 5b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 6b 및 6c는 각각 도 6a에서 Ⅵb-Ⅵb' 선 및 Ⅵc-Ⅵc' 선을 따라 잘라 도시한 단면도이며,
도 7a 내지 7c는 두께가 다른 감광성 도전층을 형성하는 예를 도시한 단면도이고,
도 8a 및 도 8b는 도 6a에서 Ⅵb-Ⅵb' 선 및 Ⅵc-Ⅵc' 선을 따라 잘라 도시한 단면도로서 도 6b 및 6c 다음 단계들을 공정 순서에 따라 도시한 것이고,
도 9a는 도 8a 및 8b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 9b 및 9c는 각각 도 9a에서 IXb-IXb' 선 및 IXc-IXc' 선을 따라 잘라 도시한 단면도이다.
본 발명은 표시 장치용 박막 트랜지스터 기판의 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 화상을 표시하는 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 두 기판 중 하나에는 게이트선 및 데이터선과 같은 다수의 배선, 화소 전극 및 화소 전극에 전달되는 화상 신호를 제거하는 박막 트랜지스터가 형성되어 있으며, 나머지 다른 기판에는 화소 전극과 마주하는 공통 전극 및 적(R), 녹(G), 청(B)의 컬러 필터가 형성되는 것이 일반적이다.
이러한 각각의 기판은 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이며, 박막 트랜지스터가 형성되어 있는 기판은 통상 5장 또는 6장의 마스크를 이용한 사진 식각 공정으로 제조하며, 컬러 필터가 형성되어 있는 기판은 3장 또는 4장의 마스크를 이용한 사진 식각 공정으로 제조한다.
또한, 이러한 사진 식각 공정은 감광막 패턴을 형성하는 사진 공정과 감광막 패턴을 식각 마스크로 하부막을 식각하는 식각 공정으로 이루어진다.
이러한 액정 표시 장치의 제조 방법은 생산 비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하며, 제조 공정은 단순화하는 것이 바람직하다.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 마스크 수를 줄일 수 있는 새로운 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 액정 표시 장치의 제조 공정을 단화하는 것이다.
이러한 과제를 달성하기 위하여 본 발명에서는 배선은 감광성 도전 물질로 형성하거나 감광성을 가지는 적, 녹 청의 컬러 필터를 스크린 인쇄 (screen printing) 또는 오프셋 인쇄 (offset printing) 방법을 통하여 인쇄한다.
본 발명에 따르면, 먼저 절연 기판 위에 게이트선 및 이와 연결된 게이트 전극을 포함하는 게이트 배선과 게이트 배선을 덮는 게이트 절연막 및 그 위의 반도체 패턴과 저항성 접촉층 패턴을 형성하고, 그 위에 서로 분리되어 형성되어 있으 며 동일한 층으로 만들어진 소스 전극 및 드레인 전극과, 소스 전극과 연결된 데이터선을 포함하는 데이터 배선을 형성한다. 데이터 배선을 덮으며 드레인 전극을 노출시키는 제1 접촉 구멍을 가지고 있는 보호막을 형성하고, 제1 접촉 구멍을 통하여 드레인 전극과 연결되는 화소 전극을 형성한다. 이때, 게이트 배선 또는 데이터 배선은 감광성 도전 물질로 형성하여 사진 공정만을 이용한다.
여기서, 보호막의 하부에 적, 녹, 청 컬러 필터를 더 포함할 수 있으며, 컬러 필터는 감광성 물질로 형성할 수 있으며, 보호막은 평탄화가 우수한 투명한 유기 절연막으로 감광성 물질로 형성할 수 있다.
여기서, 데이터 배선과 접촉층 패턴 및 반도체 패턴을 하나의 마스크를 사용하여 형성할 수 있으며, 이 마스크는 빛이 일부만 투과될 수 있는 첫째 부분과 빛이 완전히 투과될 수 있는 둘째 부분 및 빛이 완전히 투과될 수 없는 셋째 부분을 포함한다. 이러한 마스크를 이용한 사진 공정으로 형성된 데이터 배선용 패턴은 소스 전극 및 드레인 전극 사이에 위치하며 제1 두께를 가지는 제1 부분과 제1 두께보다 두꺼운 두께를 가지는 제2 부분 및 두께가 없는 제3 부분을 포함한다. 이때, 마스크의 첫째, 둘째, 셋째 부분은 노광 과정에서 데이터 배선용 패턴의 제1, 제2, 제3 부분에 각각 대응하도록 정렬되는 것이 바람직하다.
이때, 마스크의 첫째 부분은 반투명막을 포함하거나, 노광 단계에서 사용되는 광원의 분해능보다 크기가 작은 패턴을 포함할 수 있다.
이 경우, 반도체 패턴, 접촉층 패턴 및 데이터 배선은 다음과 같은 단계를 거쳐서 형성된다. 먼저, 게이트 절연막 위에 반도체층, 접촉층 및 데이터 도전층 을 차례로 증착하고, 마스크를 통하여 노광, 현상하여 제1 내지 제3 부분을 가지는 데이터 배선용 패턴을 형성한다. 이어, 제3 부분 아래의 접촉층과 반도체층, 제1 부분 및 그 하부의 접촉층, 그리고 제2 부분의 일부 두께를 식각하여 도전층, 접촉층, 반도체층으로 각각 이루어진 데이터 배선, 접촉층 패턴, 반도체 패턴을 형성한다. 이 때, 데이터 배선, 접촉층 패턴, 반도체 패턴은 다음의 두 단계를 거쳐서 형성할 수 있다. 먼저, 제1 내지 제3 부분을 가지는 데이터 배선용 패턴을 사진 공정으로 형성하여 접촉층을 노출시키고, 다음, 제3 부분 아래의 접촉층과 그 아래의 반도체층과 제1 부분 및 제1 부분 하부의 접촉층을 식각하여 반도체 패턴, 접촉층 패턴 및 데이터 배선을 완성한다.
한편, 게이트 배선은 게이트선에 연결되어 외부로부터 신호를 전달받는 게이트 패드를 더 포함하고, 데이터 배선은 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함하고, 컬러 필터 및 보호막은 게이트 패드 및 데이터 패드를 노출시키는 제2 및 제3 접촉 구멍을 가지고 있으며, 이 경우 제2 및 제3 접촉 구멍을 통하여 게이트 패드 및 데이터 패드와 연결되며 화소 전극과 동일한 층으로 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계를 더 포함할 수 있다.
다른 본 발명에 따르면, 먼저 절연 기판 위에 게이트선 및 이와 연결된 게이트 전극을 포함하는 게이트 배선과 게이트 배선을 덮는 게이트 절연막 및 그 위의 반도체 패턴과 저항성 접촉층 패턴을 형성하고, 그 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스 전극 및 드레인 전극과, 소스 전극과 연결된 데이터선을 포함하는 데이터 배선을 형성한다. 데이터 배선을 덮으며 드레인 전극을 노출시키는 제1 접촉 구멍을 가지고 있으며, 감광성 물질로 이루어진 적, 녹, 청 컬러 필터 및 투명한 감광성 유기 절연막으로 이루어져 컬러 필터를 덮는 보호막을 형성하고, 제1 접촉 구멍을 통하여 드레인 전극과 연결되는 화소 전극을 형성한다.
여기서, 게이트 배선 또는 데이터 배선은 감광성 도전 물질로 이루어져 있으며, 이 경우에는 사진 공정만을 형성할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
먼저, 도 1 내지 도 3을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2 및 도 3은 각각 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ' 선 및 Ⅲ-Ⅲ' 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 감광성 도전 물질로 이루어진 게이트 배선(22, 24, 26)과 유지 전극(28)이 형성되어 있다. 여기서는 감광성 도전 물질로 형성하였지만, 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 형성할 수도 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트 선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(24) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26)을 포함하며, 유지 전극(28)은 게이트선(22)과 평행하게 형성되어 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가 받는다. 유지 전극(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(22, 24, 26)과 유지 전극(28)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층을 예로 들 수 있다.
게이트 배선(22, 24, 26), 유지 전극(28) 및 기판(10) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(52, 54, 55, 56, 58)이 형성되어 있다.
접촉층 패턴(52, 54, 55, 56, 58) 위에는 감광성 도전 물질 따위로 이루어진 데이터 배선과 유지 축전기용 도전체 패턴이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(64), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(62, 64, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)을 포함한다. 유지 축전기용 도전체 패턴(68)은 유지 전극(28) 위에 위치하고 있다. 유지 전극(28)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(68) 또한 형성하지 않는다.
여기서도, 데이터 배선(62, 64, 65, 66)과 유지 축전기용 도전체 패턴(68)은 게이트 배선(22, 24, 26)과 마찬가지로 감광성 도전 물질로 형성하였지만, 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 형성할 수 있으며, 단일층이나 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.
접촉층 패턴(52, 54, 55, 56)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배 선(62, 64, 65, 66)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(52, 54, 55)은 데이터선부(62, 64, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도전체 패턴(68)과 동일하다.
한편, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66) 및 접촉층 패턴(52, 54, 55, 56)과 동일한 모양을 하고 있다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 64, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(62, 64, 65, 66) 및 유지 축전기용 도전체 패턴(68)과 이들로 가리지 않는 게이트 절연막(30) 위에는 적, 녹, 청의 컬러 필터(75, 77, 79)가 형성되어 있으며, 감광성 물질로 이루어진 적, 녹, 청의 컬러 필터(75, 77, 79)가 형성되어 있으며, 적, 녹, 청 컬러 필터(75, 77, 79)는 평탄화된 감광성 유기 절연막으로 이루어진 보호막(80)으로 덮여 있다. 적, 녹, 청 컬러 필터(75, 77, 79)와 보호막(80)에는 드레인 전극(66), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)을 드러내는 접촉구멍(81, 83, 84)을 가지고 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(82)이 형성되어 있다.
보호막(80) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(92)이 형성되어 있다. 화소 전극(92)은 ITO(indium tin oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(81)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(92)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(92)은 접촉 구멍(84)을 통하여 유지 축전기용 도전체 패턴(68)과도 연결되어 도전체 패턴(68)으로 화상 신호를 전달한다. 한편, 게이트 패드(24) 및 데이터 패드(64) 위에는 접촉 구멍(82, 83)을 통하여 각각 이들과 연결되는 보조 게이트 패드(94) 및 보조 데이터 패드(96)가 형성되어 있으며, 이들은 패드(24, 64)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
그러면, 본 발명의 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 4a 내지 13c와 앞서의 도 1 내지 도 3을 참고로 하여 상세히 설명한다.
먼저, 도 4a 내지 4c에 도시한 바와 같이, 감광성 도전 물질을 2,000 Å 내지 10,000 Å의 두께로 형성하고 마스크를 이용한 첫 번째 사진 공정으로 노광 및 현상하여, 기판(10) 위에 게이트 전극(26)을 가지는 게이트선(22), 게이트 패드(24) 및 유지 전극(28)을 포함하는 게이트 배선을 형성한다. 여기서, 게이트 배선을 형성할 때, 감광막 패턴을 이용하는 사진 식각 공정을 이용하여 형성할 수도 있지만, 감광성 도전 물질을 이용하는 경우에는 감광막 패턴을 식각 마스크로 이용하는 식각 공정을 생략하고 사진 공정만으로도 게이트 배선(22, 24, 26) 및 유지 전극(28)을 형성할 수 있어 제조 공정을 단순화할 수 있다.
감광성 도전 물질의 한 예로는 은 반죽(Ag paste)에 감광성 레지스트를 혼합한 경우를 들 수 있으며, 이 경우에는 스크린 인쇄(screen printing)를 통하여 감광성 도전 물질인 감광성 은 반죽을 기판(10)에 바를 수 있다.
다른 예로는 금속 유기 화학 기상 증착법(metal organic chemical vaper deposition)을 통하여 증착된 유기 금속막을 들 수 있다. 구리 유기 금속(cupper organic metal)의 경우에는 구리 원자와 유기 분자들이 서로 결합된 구조로 기판에 형성되며, 유기 분자들에 감광성 레지스트를 혼합함으로써 감광성 도전 물질을 만들 수 있다.
다음, 도 5a 및 5b에 도시한 바와 같이, 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착한다. 이어 앞에서 언급한 바와 같은 감광성 도전 물질 따위로 이루어진 데이터 도전층(60)을 1μ Å 내지 2μ Å의 두께로 형성한다.
다음, 도 6b 및 도 6c에 도시한 바와 같이, 마스크를 이용한 두 번째 사진 공정을 통하여 데이터 도전층(60)에 빛을 조사한 후 현상하여 데이터 배선용 패턴(67, 68)을 형성한다. 이때, 데이터 배선용 패턴(67, 68) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분은 데이터 배선부(A), 즉 데이터 배선(62, 64, 65, 66, 68)이 될 제2 부분보다 두께가 작게 되도록 하며, 기타 부분(B)은 데이터 도전층을 모두 제거한다. 이 때, 채널부(C)에 남아 있는 데이터 배선용 패턴(67)의 두께와 데이터 배선부(A)에 남아 있 는 데이터 배선용 패턴(67, 68)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 할 수 있다. 제1 부분은 4,000 Å 이하, 약 3,000Å 정도의 두께로 형성하는 것이 바람직하다.
이와 같이, 위치에 따라 감광성 도전 물질로 이루어진 데이터 배선용 패턴(67, 68)의 두께를 부분적으로 달리하는 방법으로 여러 가지가 있을 수 있으며, 여기에서는 양성의 데이터 배선용 패턴을 사용하는 경우를 제시한다.
그 중 첫 번째는 도 7a 내지 7c에 도시한 것으로서 마스크에 해상도보다 작은 패턴, 예를 들면 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 두어 빛의 조사량을 조절하는 것이다.
먼저 도 7a에서와 같이 기판(10) 위에 감광성 도전 물질로 이루어진 감광성 도전층(200)을 형성한다. 이 경우 감광성 도전층(200)의 두께는 통상적인 두께보다 두꺼운 것이 좋으며 이는 현상 후 남은 막을 조절하기 좋게 하기 위함이다.
다음, 도 7b에서와 같이, 슬릿(410)이 형성된 광 마스크(400)를 이용하여 빛을 조사한다. 이 때, 슬릿(410) 사이에 위치한 패턴(420)의 선폭이나 패턴(420) 사이의 간격, 즉 슬릿(410)의 폭이 노광기의 분해능보다 작다. 한편, 반투명막을 이용하는 경우에는 마스크(400)를 제작할 때 사용되는 크롬(Cr)층(도시하지 않음)을 완전히 제거하지 않고 일정 두께만큼 남겨 이 부분을 통하여 들어오는 빛의 조사량이 줄어들도록 한다.
이와 같은 마스크를 통하여 감광성 도전층(200)에 빛을 조사하면 빛에 노출된 감광성 도전층(200)은 부분적으로 빛의 조사량에 따라 다르게 분해된다. 빛에 직접 노출되는 부분, 예를 들면 도 7b의 가장자리 부분이 완전히 분해될 때 노광을 마친다. 그러나, 빛에 직접 노출되는 부분에 비하여 슬릿(410)이 형성되어 있는 부분의 조사량이 적으므로 이 부분에서 감광성 도전층(200)의 분자들은 완전히 분해되지 않은 상태이다. 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 함은 물론이다. 도 7b에서 도면 부호 210은 분해가 된 부분이고, 220은 분해되지 않은 부분이다.
이 감광성 도전층(210, 220)을 현상하면, 도 7c에 도시한 바와 같이 분자들이 분해되지 않은 부분(220)만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 작은 두께의 감광성 도전층이 남는다.
이러한 방법을 통하여 위치에 따라 두께가 서로 다른 데이터 배선용 패턴(67, 68)이 만들어진다.
이어, 도 8a 및 도 8b에서 보는 바와 같이, 데이터 배선용 패턴(67, 69) 및 그 하부의 막들인 중간층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 2개층(50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 6b 및 6c에 도시한 것처럼, 데이터 배선용 패턴(67, 69)을 형성하면, 기타 부분(B)에서는 중간층(50)을 노출된다.
이어, 도 6a, 도 8a 및 8b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(50) 및 그 하부의 반도체층(40)을 건식 식각 방법으로 제거하여 게이트 절연막(30)을 드러내어 반도체 패턴(42)을 완성한다. 이때, 채널부(C)의 데이터 배선용 패턴(67)도 식각되어, 거의 남아 있지 않게 된다. 계속해서, 채널부(C)의 데이터 배선용 패턴(67)을 건식 식각 방법으로 완전히 제거하고 그 하부의의 중간층(50)도 함께 식각하여 데이터선(62), 데이터 패드(64), 소스 전극(65)과 드레인 전극(66) 및 그 하부의 저항 접촉층 패턴(52, 54, 55, 56)과 유지 축전기용 도전체 패턴(68) 및 그 하부의 중간층 패턴(58)을 완성한다. 이때, 데이터 배선(62, 64, 65, 66)과 유지 축전기용 도전체 패턴(68)도 함께 식각되며, 이들의 두께를 조절한다. 여기서, 게이트 절연막(30)은 거의 식각되지 않는 식각 조건을 선택하는 것이 바람직하다.
이와 같이 하여 데이터 배선(62, 64, 65, 66, 68), 저항 접촉층 패턴(52, 54, 55, 56, 58) 및 반도체 패턴(42)을 완성한 후, 도 9a 내지 9c에 도시한 바와 같이 적, 녹, 청의 안료를 포함하는 감광성 물질을 스크린 인쇄 또는 오프셋 인쇄 방법으로 코팅하여 적, 녹, 청의 컬러 필터(75, 77, 79)를 차례로 형성한다. 이어, 기판(10)의 상부에 컬러 필터(75, 77, 79)를 덮는 보호막(80)을 형성하고, 마스크를 이용한 사진 공정으로 보호막(80)과 적, 녹, 청의 컬러 필터(75, 77, 79)를 노광 및 현상하여 드레인 전극(66), 게이트 패드(24) 상부의 게이트 절연막(30), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)을 각각 드러내는 접촉 구멍(81, 82, 83, 84)도 함께 형성한다. 이어, 보호막(80)으로 가리지 않는 게이트 절연막(30)을 식각하여 접촉 구멍(82)을 통하여 게이트 패드(24)를 드러낸다. 이때, 보호막(80)은 포토레지스트와 같은 평탄화가 잘되며, 감광성을 가지는 투명 한 유기 절연막으로 형성하는 것이 바람직하다. 이렇게 하면, 이후에 형성되는 막의 단차를 최소화할 수 있고, 컬러 필터(75, 77, 79)와 함께 사진 공정만으로 접촉 구멍(81, 82, 83, 84)을 형성할 수 있다. 컬러 필터(75, 77, 79)를 인쇄하는 공정에서 접촉 구멍(81, 82, 83, 84)을 형성할 수 있는 경우에는 보호막(80)을 형성하지 않아도 되지만, 본 발명의 실시예와 같이 보호막(80)을 형성하는 경우에는 보호막(80)과 컬러 필터(75, 77, 79)의 두께를 용이하게 조절할 수 있으며, 인쇄 방법의 분해능이 미세하지 않더라도 사진 공정만으로 접촉 구멍(81, 82, 83, 84)을 용이하게 형성할 수 있다. 도 9a에서 도면 부호 100은 적, 녹, 청 컬러 필터(75, 77, 79)의 경계선을 나타낸 것이며, 적, 녹, 청 컬러 필터(75, 77, 79)는 서로 중 일부 중첩되도록 형성할 수도 있다.
마지막으로, 도 1 내지 도 3에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층을 증착하고 마스크를 사용하여 사진 식각 공정으로 식각하여 화소 전극(92), 보조 게이트 패드(94) 및 보조 데이터 패드(96)를 형성한다.
이와 같이 본 실시예에서는 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58)과 반도체 패턴(42, 48) 및 적, 녹, 청의 컬러 필터(75, 77, 79)와 보호막(80)을 각각 하나의 마스크를 사진 공정으로 형성하여 마스크의 수를 줄일 수 있다. 또한, 게이트 배선(22, 24, 26)과 유지 전극(28) 및 데이터 배선(62, 64, 65, 66)과 유지 축전기용 도전체 패턴(68)을 감광성 도전 물질로 형성하므로 식각 공정을 생략할 수 있어 제조 공정을 단순화 할 수 있다.
이러한 박막 트랜지스터 기판은 이외에도 여러 가지 변형된 형태 및 방법으 로 제조할 수 있다.
이와 같은 본 발명에 따르면 적, 녹, 청의 컬러 필터를 가지는 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 마스크의 수를 효과적으로 줄일 수 있으며, 제조 공정을 단순화할 수 있다.

Claims (37)

  1. 절연 기판 위에 게이트선 및 이와 연결된 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체 패턴을 형성하는 단계,
    상기 반도체 패턴 및 상기 게이트 절연막 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결된 데이터선을 포함하는 데이터 배선을 형성하는 단계,
    상기 데이터 배선을 덮으며 상기 드레인 전극을 노출시키는 제1 접촉 구멍을 가지고 있는 보호막을 적층하는 단계,
    상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하며,
    상기 게이트 배선 또는 상기 데이터 배선은 감광성 도전 물질로 형성하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에서,
    상기 소스 및 드레인 전극의 분리는 데이터 배선용 패턴을 이용한 사진 식각 공정을 통하여 이루어지며, 상기 데이터 배선용 패턴은 상기 소스 전극 및 드레인 전극 사이에 위치하며 제1 두께를 가지는 제1 부분과 상기 제1 두께보다 두꺼운 두께를 가지는 제2 부분 및 두께가 없는 제3 부분을 포함하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  3. 제2항에서,
    상기 사진 식각 공정에 사용되는 마스크는 빛이 일부만 투과될 수 있는 첫째 부분과 빛이 완전히 투과될 수 있는 둘째 부분 및 빛이 완전히 투과될 수 없는 셋째 부분을 포함하고, 상기 데이터 배선용 패턴은 양성의 감광성 물질이며, 상기 마스크의 첫째, 둘째, 셋째 부분은 노광 과정에서 상기 데이터 배선용 패턴의 제1, 제2, 제3 부분에 각각 대응하도록 정렬되는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  4. 제3항에서,
    상기 마스크의 첫째 부분은 반투명막을 포함하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  5. 제3항에서,
    상기 마스크의 첫째 부분은 상기 노광 단계에서 사용되는 광원의 분해능보다 크기가 작은 패턴을 포함하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  6. 제1항에서,
    상기 데이터 배선과 상기 반도체 패턴 사이에 저항성 접촉층 패턴을 더 포함하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  7. 제6항에서,
    상기 데이터 배선과 상기 접촉층 패턴 및 상기 반도체 패턴을 하나의 마스크를 사용하여 형성하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  8. 제7항에서,
    상기 반도체 패턴, 상기 접촉층 패턴 및 상기 데이터 배선의 형성 단계는,
    상기 게이트 절연막 위에 반도체층, 접촉층 및 데이터 도전층을 증착하는 단계,
    상기 데이터 도전층을 상기 마스크를 통하여 노광하는 단계,
    상기 데이터 도전층을 현상하여 상기 제2 부분이 상기 데이터 배선의 상부에 위치하도록 상기 데이터 배선용 패턴을 형성하는 단계,
    상기 제3 부분 아래의 상기 접촉층 및 그 하부의 반도체층 상기 제1 부분과 그 아래의 접촉층, 그리고 상기 제2 부분의 일부 두께를 식각하여 상기 데이터 도전층, 상기 접촉층 및 상기 반도체층으로 각각 이루어진 상기 데이터 배선, 상기 접촉층 패턴 및 상기 반도체 패턴을 형성하는 단계
    를 포함하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  9. 제8항에서,
    상기 데이터 배선, 상기 접촉층 패턴 및 상기 반도체 패턴의 형성 단계는,
    상기 제3 부분 아래의 접촉층 및 그 아래의 상기 반도체층 상기 제1 부분과 함께 건식 식각하여 상기 제3 부분 아래의 상기 게이트 절연막을 드러냄과 동시에 상기 반도체층으로 이루어진 상기 반도체 패턴을 완성하는 단계,
    상기 제1 부분의 상기 데이터 배선용 패턴과 그 아래의 상기 접촉층을 건식 식각하여 제거함으로써 상기 데이터 배선과 상기 접촉층 패턴을 완성하는 단계
    를 포함하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  10. 제1항에서,
    상기 보호막 적층 단계 이전에 적, 녹, 청 컬러 필터를 코팅하는 단계를 더 포함하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  11. 제10항에서,
    상기 적, 녹, 청 컬러 필터는 스크린 인쇄 또는 오프셋 인쇄 방법으로 코팅하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  12. 제11항에서,
    상기 보호막 및 상기 적, 녹, 청 컬러 필터는 감광성 물질로 형성하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  13. 제12항에서,
    상기 보호막 및 상기 적, 녹, 청 컬러 필터의 보호막은 사진 공정만으로 형성하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  14. 제1항에서,
    상기 게이트 배선 및 상기 데이터 배선은 사진 공정만으로 형성하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  15. 제1항에서,
    상기 게이트 배선은 상기 게이트선에 연결되어 외부로부터 신호를 전달받는 게이트 패드를 더 포함하고, 상기 데이터 배선은 상기 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함하며,
    상기 보호막 및 상기 게이트 절연막은 상기 게이트 패드 및 상기 데이터 패드를 노출시키는 제2 및 제3 접촉 구멍을 가지고 있으며,
    상기 제2 및 제3 접촉 구멍을 통하여 상기 게이트 패드 및 상기 데이터 패드와 연결되며 상기 화소 전극과 동일한 층으로 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계를 더 포함하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  16. 제1항에서,
    상기 감광성 도전 물질은 감광성 레지스트가 혼합된 은 반죽 또는 구리 유기 금속인 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  17. 절연 기판 위에 게이트선 및 이와 연결된 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체 패턴을 형성하는 단계,
    상기 게이트 절연막 및 상기 반도체 패턴 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결된 데이터선을 포함하는 데이터 배선을 형성하는 단계,
    상기 기판 위에 상기 데이터 배선을 덮으며, 감광성 물질로 이루어진 적, 녹, 청 컬러 필터를 형성하는 단계,
    상기 적, 녹, 청 컬러 필터에 상기 드레인 전극을 노출시키는 제1 접촉 구멍을 형성하는 단계,
    상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  18. 제17항에서,
    상기 적, 녹, 청 컬러 필터는 스크린 인쇄 또는 오프셋 인쇄 방법으로 코팅하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  19. 제17항에서,
    상기 컬러 필터 형성 단계 이후, 상기 컬러 필터를 덮는 보호막을 형성하는 단계를 더 포함하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  20. 제19항에서,
    상기 보호막은 평탄화가 우수한 투명한 감광성 유기 절연막으로 형성하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  21. 제20항에서,
    상기 제1 접촉 구멍은 상기 보호막과 상기 컬러 필터를 노광 및 현상하여 형성하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  22. 제21항에서,
    상기 게이트 배선은 상기 게이트선에 연결되어 외부로부터 신호를 전달받는 게이트 패드를 더 포함하고, 상기 데이터 배선은 상기 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함하며,
    상기 컬러 필터, 상기 보호막 및 상기 게이트 절연막은 상기 게이트 패드 및 상기 데이터 패드를 노출시키는 제2 및 제3 접촉 구멍을 가지고 있으며,
    상기 제2 및 제3 접촉 구멍을 통하여 상기 게이트 패드 및 상기 데이터 패드와 연결되며 상기 화소 전극과 동일한 층으로 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계를 더 포함하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  23. 제17항에서,
    상기 게이트 배선 또는 상기 데이터 배선은 감광성 도전 물질로 형성하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  24. 제23항에서,
    상기 게이트 배선 및 상기 데이터 배선은 사진 공정만으로 형성하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  25. 제24항에서,
    상기 게이트 배선 및 상기 데이터 배선은 감광성 레지스트가 혼합되어 있는 은 반죽 또는 구리 유기 금속으로 형성하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  26. 제17항에서,
    상기 소스 및 드레인 전극의 분리는 데이터 배선용 패턴을 이용한 사진 식각 공정을 통하여 이루어지며, 상기 데이터 배선용 패턴은 상기 소스 전극 및 드레인 전극 사이에 위치하며 제1 두께를 가지는 제1 부분과 상기 제1 두께보다 두꺼운 두께를 가지는 제2 부분 및 두께가 없는 제3 부분을 포함하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  27. 제26항에서,
    상기 사진 식각 공정에 사용되는 마스크는 빛이 일부만 투과될 수 있는 첫째 부분과 빛이 완전히 투과될 수 있는 둘째 부분 및 빛이 완전히 투과될 수 없는 셋째 부분을 포함하고, 상기 데이터 배선용 패턴은 양성의 감광성 물질이며, 상기 마스크의 첫째, 둘째, 셋째 부분은 노광 과정에서 상기 데이터 배선용 패턴의 제1, 제2, 제3 부분에 각각 대응하도록 정렬되는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  28. 제27항에서,
    상기 마스크의 첫째 부분은 반투명막을 포함하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  29. 제27항에서,
    상기 마스크의 첫째 부분은 상기 노광 단계에서 사용되는 광원의 분해능보다 크기가 작은 패턴을 포함하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  30. 제17항에서,
    상기 반도체 패턴과 상기 데이터 배선 사이에 저항성 접촉층 패턴을 더 포함하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  31. 제30항에서,
    상기 데이터 배선과 상기 접촉층 패턴 및 상기 반도체 패턴을 하나의 마스크를 사용하여 형성하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  32. 제31항에서,
    상기 반도체 패턴, 상기 접촉층 패턴 및 상기 데이터 배선의 형성 단계는,
    상기 게이트 절연막 위에 반도체층, 접촉층 및 데이터 도전층을 증착하는 단계,
    상기 데이터 도전층을 상기 마스크를 통하여 노광하는 단계,
    상기 데이터 도전층을 현상하여 상기 제2 부분이 상기 데이터 배선의 상부에 위치하도록 상기 데이터 배선용 패턴을 형성하는 단계,
    상기 제3 부분 아래의 상기 접촉층 및 그 하부의 반도체층 상기 제1 부분과 그 아래의 접촉층, 그리고 상기 제2 부분의 일부 두께를 식각하여 상기 데이터 도 전층, 상기 접촉층 및 상기 반도체층으로 각각 이루어진 상기 데이터 배선, 상기 접촉층 패턴 및 상기 반도체 패턴을 형성하는 단계
    를 포함하는 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  33. 제32항에서,
    상기 데이터 배선, 상기 접촉층 패턴 및 상기 반도체 패턴의 형성 단계는,
    상기 제3 부분 아래의 접촉층 및 그 아래의 상기 반도체층 상기 제1 부분과 함께 건식 식각하여 상기 제3 부분 아래의 상기 게이트 절연막을 드러냄과 동시에 상기 반도체층으로 이루어진 상기 반도체 패턴을 완성하는 단계,
    상기 제1 부분의 상기 데이터 배선용 패턴과 그 아래의 상기 접촉층을 건식 식각하여 제거함으로써 상기 데이터 배선과 상기 접촉층 패턴을 완성하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  34. 절연 기판 위에 형성되어 있으며, 게이트선 및 이와 연결된 게이트 전극을 포함하는 게이트 배선,
    게이트 전극을 덮고 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체 패턴,
    상기 반도체 패턴 및 상기 게이트 절연막 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결된 데이터선을 포함하는 데이터 배선,
    상기 데이터 배선을 덮고 있으며 상기 드레인 전극을 노출시키는 제1 접촉 구멍을 가지고 있는 보호막,
    상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되는 있는 화소 전극
    을 포함하며,
    상기 게이트 배선 또는 상기 데이터 배선은 감광성 도전 물질로 이루어진 표시 장치용 박막 트랜지스터 기판.
  35. 제34항에서,
    상기 보호막 하부에 형성되어 있는 적, 녹, 청 컬러 필터를 더 포함하는 더 포함하는 표시 장치용 박막 트랜지스터 기판.
  36. 제35항에서,
    상기 보호막 및 상기 적, 녹, 청 컬러 필터는 감광성 물질로 형성하는 표시 장치용 박막 트랜지스터 기판.
  37. 제34항에서,
    상기 감광성 도전 물질은 감광성 레지스트가 혼합된 은 반죽 또는 구리 유기 금속으로 이루어진 표시 장치용 박막 트랜지스터 기판.
KR1019990014898A 1999-04-26 1999-04-26 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 KR100601170B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019990014898A KR100601170B1 (ko) 1999-04-26 1999-04-26 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
JP2000126632A JP2001005038A (ja) 1999-04-26 2000-04-26 表示装置用薄膜トランジスタ基板及びその製造方法
US09/558,647 US6759281B1 (en) 1999-04-26 2000-04-26 Method of making a display switch having a contact hole through a passivation layer and a color filter
US10/273,298 US7098480B2 (en) 1999-04-26 2002-10-18 Thin film transistor array panel and a method for manufacturing the same
US11/378,714 US7393726B2 (en) 1999-04-26 2006-03-16 Thin film transistor array panel and methods for manufacturing the same
US12/143,685 US7759176B2 (en) 1999-04-26 2008-06-20 Thin film transistor array panel and methods for manufacturing the same
US12/834,798 US7943939B2 (en) 1999-04-26 2010-07-12 Thin film transistor array panel and methods for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990014898A KR100601170B1 (ko) 1999-04-26 1999-04-26 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20000067259A KR20000067259A (ko) 2000-11-15
KR100601170B1 true KR100601170B1 (ko) 2006-07-13

Family

ID=19582255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990014898A KR100601170B1 (ko) 1999-04-26 1999-04-26 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100601170B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646781B1 (ko) * 1999-10-15 2006-11-17 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100796746B1 (ko) * 2001-03-13 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100783702B1 (ko) * 2001-04-16 2007-12-07 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20020083249A (ko) 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100878264B1 (ko) * 2001-12-12 2009-01-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08339974A (ja) * 1995-06-13 1996-12-24 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JPH0990415A (ja) * 1995-09-26 1997-04-04 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法
KR20000032666A (ko) * 1998-11-17 2000-06-15 구본준 노광마스크와 노광방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08339974A (ja) * 1995-06-13 1996-12-24 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JPH0990415A (ja) * 1995-09-26 1997-04-04 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法
KR20000032666A (ko) * 1998-11-17 2000-06-15 구본준 노광마스크와 노광방법

Also Published As

Publication number Publication date
KR20000067259A (ko) 2000-11-15

Similar Documents

Publication Publication Date Title
KR100686228B1 (ko) 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
KR100372306B1 (ko) 박막트랜지스터의제조방법
JP2004531086A (ja) 薄膜トランジスタ基板及びその製造方法
KR100601170B1 (ko) 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100312757B1 (ko) 박막 트랜지스터 기판의 제조 방법 및 박막의 사진 식각 방법
KR20010009269A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100601168B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100623980B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100333979B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100333978B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100635943B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100623975B1 (ko) 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
KR100740927B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR20010002661A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100315921B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100580402B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100686236B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100590749B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100590755B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100796747B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100601177B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100670043B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100709710B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100806881B1 (ko) 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100783699B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee