KR100312757B1 - 박막 트랜지스터 기판의 제조 방법 및 박막의 사진 식각 방법 - Google Patents

박막 트랜지스터 기판의 제조 방법 및 박막의 사진 식각 방법 Download PDF

Info

Publication number
KR100312757B1
KR100312757B1 KR1019990004182A KR19990004182A KR100312757B1 KR 100312757 B1 KR100312757 B1 KR 100312757B1 KR 1019990004182 A KR1019990004182 A KR 1019990004182A KR 19990004182 A KR19990004182 A KR 19990004182A KR 100312757 B1 KR100312757 B1 KR 100312757B1
Authority
KR
South Korea
Prior art keywords
pattern
layer
gate
forming
photoresist
Prior art date
Application number
KR1019990004182A
Other languages
English (en)
Other versions
KR20000055524A (ko
Inventor
이정호
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990004182A priority Critical patent/KR100312757B1/ko
Publication of KR20000055524A publication Critical patent/KR20000055524A/ko
Application granted granted Critical
Publication of KR100312757B1 publication Critical patent/KR100312757B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Abstract

마스크 수를 줄이는 액정 표시 장치의 제조 방법. 기판 위에 게이트선, 게이트 패드, 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 절연막, 반도체층, 중간층 및 도전체층을 연속 증착한 다음 그 위에 음성의 감광막을 도포한다. 마스크를 통하여 감광막에 빛을 조사한 후 현상하여 감광막 패턴을 형성한다. 감광막 패턴 중에서 소스 전극과 드레인 전극 사이에 위치한 제1 부분은 데이터 배선이 형성될 부분에 위치한 제2 부분보다 두께가 작게 되도록 하며, 기타 부분의 감광막은 모두 제거한다. 이는 마스크에 해상도보다 작은 패턴이나 슬릿(slit)을 형성하거나 반투명막을 두어 감광막에 조사되는 빛의 조사량을 조절하거나, 리플로우를 통하여 얇은 두께의 막을 만듦으로써 가능하다. 다음, 기타 부분의 노출되어 있는 도전체층을 건식 또는 습식 식각 방법으로 제거하여 그 하부의 중간층을 노출시키고, 이어 기타 부분의 노출된 중간층 및 그 하부의 반도체층을 감광막의 제1 부분과 함께 건식 식각 방법으로 동시에 제거한다. 도전체층 표면에 남아 있는 감광막 찌꺼기를 애싱(ashing)을 통하여 제거한 후, 채널부의 도전체층 및 그 하부의 중간층 패턴을 식각하여 제거함으로써, 소스 전극과 드레인 전극을 분리한다. 남아 있는 감광막 제2 부분을 제거한 후, 보호막과 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다.

Description

박막 트랜지스터 기판의 제조 방법 및 박막의 사진 식각 방법{A manuraturing method of thin film transistor and a photolithography method of thin films}
본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 박막 트랜지스터는 두 기판 중 하나에 형성되는 것이 일반적이다.
박막 트랜지스터가 형성되어 있는 기판은 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이다. 이때, 생산 비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하며, 현재는 통상 5장 또는 6장의 마스크가 사용되고 있다. 물론 4장의 마스크를 이용하여 박막 트랜지스터 기판을 제조하는 방법에 대해서도 공개된 바 있으나, 이를 실제로 적용하기가 매우 어려운 문제점이 있다.
4장의 마스크를 이용한 종래의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법의 한 예에 대하여 설명한다.
먼저, 첫째 마스크를 이용하여 기판 위에 저항이 작은 알루미늄이나 알루미늄 합금 등으로 게이트 배선을 형성한 후 그 위에 게이트 절연막, 비정질 규소층, n+ 비정질 규소층 및 금속층을 연속하여 적층한다. 둘째 마스크를 이용하여 금속층, n+ 비정질 규소층, 비정질 규소층의 삼층막을 패터닝한다. 이때, 게이트 패드 상부에는 삼층막 패턴이 남아 있지 않고 게이트 절연막만이 남아 있는 상태가 된다. 이어, ITO(indium tin oxide)막을 적층하고 셋째 마스크를 이용하여 패터닝한다. 이때, 게이트 패드 상부에는 ITO막이 남아 있지 않다. ITO막을 마스크로 삼아 금속층 및 n+ 비정질 규소층을 패터닝한 후, 보호막을 적층한다. 마지막으로, 넷째 마스크를 이용하여 보호막과 보호막 하부의 게이트 절연막을 패터닝하면 박막 트랜지스터 기판이 완성된다. 여기에서 마지막 단계인 보호막 패터닝 단계에서 게이트 패드 부분의 게이트 절연막이 제거된다.
이와 같이, 종래의 4장의 마스크를 이용한 제조 방법에서는 알루미늄 또는 알루미늄 합금으로 만들어진 게이트 패드가 그대로 노출된다. 그러나 알루미늄이나 알루미늄 합금은 저항은 작으나 물리적, 화학적 자극에 약하기 때문에 쉽게 손상되기 쉽다. 이를 보상하기 위해서는 게이트 배선을 이중막으로 하거나 물리적, 화학적인 손상이 적은 금속을 사용하여야 하는데, 전자의 경우에는 공정이 복잡해지고 후자의 경우에는 이러한 금속들이 저항이 큰 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 마스크 수를 줄일 수 있는 새로운 방법을 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제는 게이트 패드를 보호할 수 있는 액정 표시 장치를 4장의 마스크를 이용하여 제조하는 방법을 제공하는 것이다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 2 및 도 3은 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ' 선 및 Ⅲ-Ⅲ'선을 따라 잘라 도시한 단면도이고,
도 4a는 본 발명의 제1 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 4b 및 4c는 각각 도 4a에서 Ⅳb-Ⅳb' 선 및 Ⅳc-Ⅳc' 선을 따라 잘라 도시한 단면도이며,
도 5a 및 5b는 각각 도 4a에서 Ⅳb-Ⅳb' 선 및 Ⅳc-Ⅳc' 선을 따라 잘라 도시한 단면도로서, 도 4b 및 도 4c 다음 단계에서의 단면도이고,
도 6a는 도 5a 및 5b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 6b 및 6c는 각각 도 6a에서 Ⅵb-Ⅵb' 선 및 Ⅵc-Ⅵc' 선을 따라 잘라 도시한 단면도이며,
도 7a 내지 7c, 도 8a 내지 8c 및 도 9a 내지 9c는 두께가 다른 감광막을 형성하는 예를 도시한 단면도이고,
도 10a, 11a, 12a와 도 10b, 11b, 12b는 각각 도 6a에서 Ⅵb-Ⅵb' 선 및 Ⅵc-Ⅵc' 선을 따라 잘라 도시한 단면도로서 도 6b 및 6c 다음 단계들을 공정 순서에 따라 도시한 것이고,
도 13a는 도 12a 및 12b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 13b 및 13c는 각각 도 13a에서 XⅢb-XⅢb' 선 및 XⅢc-XⅢc' 선을 따라 잘라 도시한 단면도이며,
도 14은 본 발명의 실시예에 따라 액정 표시 장치용 박막 트랜지스터 기판을 제조하기 위한 기판을 영역을 구분하여 도시한 도면이고,
도 15는 본 발명의 실시예에 따라 하나의 액정 표시 장치용 박막 트랜지스터 기판의 형성된 소자 및 배선을 개략적으로 도시한 배치도이고,
도 16은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도로서, 도 15에서 하나의 화소와 패드들을 중심으로 확대한 도면이고,
도 17 및 도 18은 도 16에 도시한 박막 트랜지스터 기판을 XⅦ-XⅦ' 선 및 XⅧ-XⅧ'선을 따라 잘라 도시한 단면도이고,
도 19a는 본 발명의 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 19b 및 19c는 각각 도 19a에서 XⅨb-XⅨb' 선 및 XⅨc-XⅨc' 선을 따라 잘라 도시한 단면도이며,
도 20a는 도 19a 내지 19c 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 20b 및 20c는 각각 도 20a에서 XXb-XXb' 선 및 XXc-XXc' 선을 따라 잘라 도시한 단면도이며,
도 21a는 도 20a 내지 20c 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 21b 및 21c는 각각 도 21a에서 XXIb-XXIb' 선 및 XXIc-XXIc' 선을 따라 잘라 도시한 단면도이며,
도 22a 및 22b, 도 23a 및 23b와 도 24는 각각 도 21a 내지 21c의 단계에서 사용되는 광마스크의 구조를 도시한 단면도이고,
도 25a 및 25b는 각각 도 21a에서 XXIb-XXIb' 선 및 XXIc-XXIc' 선을 따라 잘라 도시한 단면도로서, 도 21b 및 도 21c 다음 단계에서의 단면도이며,
도 26a 및 26b는 각각 도 21a에서 XXIb-XXIb' 선 및 XXIc-XXIc' 선을 따라 잘라 도시한 단면도로서, 도 25a 및 도 25b 다음 단계에서의 단면도이다.
이러한 과제를 해결하기 위하여 본 발명에서는 소스 및 드레인 전극을 분리할 때 다른 부분보다 두께가 얇은 음성 감광막을 소스 및 드레인 전극의 사이에 형성하여 필요에 따라 어떤 막을 식각할 때는 하부막이 식각되지 않도록 보호하는 역할을 하고 또다른 막이 식각될 때는 감광막이 함께 식각되어 감광막 하부의 막을드러낸다. 또는 게이트 패드를 드러내는 접촉창을 최소한 하나 이상의 다른 박막과 함께 패터닝한다.
구체적으로는, 먼저 절연 기판 위에 게이트선 및 이와 연결된 게이트 전극을 포함하는 게이트 배선과 게이트 배선을 덮는 게이트 절연막 및 그 위의 반도체 패턴과 저항성 접촉층 패턴을 형성하고, 그 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스 전극 및 드레인 전극과, 소스 전극과 연결된 데이터선을 포함하는 데이터 배선을 형성한다. 데이터 배선을 덮으며 드레인 전극을 노출시키는 제1 접촉 구멍을 가지고 있는 보호막 패턴을 형성하고, 제1 접촉 구멍을 통하여 드레인 전극과 연결되는 화소 전극을 형성한다. 소스 및 드레인 전극의 분리는 음성 감광막 패턴을 이용한 사진 식각 공정을 통하여 이루어지며, 감광막 패턴은 소스 전극 및 드레인 전극 사이에 위치하며 제1 두께를 가지는 제1 부분과 제1 두께보다 두꺼운 두께를 가지는 제2 부분 및 두께가 없는 제3 부분을 포함한다.
여기에서, 사진 식각 공정에 사용되는 마스크는 빛이 일부만 투과될 수 있는 첫째 부분과 빛이 완전히 투과될 수 있는 둘째 부분 및 빛이 완전히 투과될 수 없는 셋째 부분을 포함하고, 마스크의 첫째, 둘째, 셋째 부분은 노광 과정에서 감광막 패턴의 제1, 제2, 제3 부분에 각각 대응하도록 정렬되는 것이 바람직하다.
이때, 마스크의 첫째 부분은 반투명막을 포함하거나, 노광 단계에서 사용되는 광원의 분해능보다 크기가 작은 패턴을 포함할 수 있다.
이와는 달리 감광막 패턴의 제1 부분을 리플로우를 통하여 형성할 수도 있다.
한편, 감광막 패턴의 제1 부분의 두께는 제2 부분의 두께의 반 이하인 것이 좋으며, 특히, 감광막 패턴의 제2 부분의 두께는 1 μm 내지 2 μm이고, 제1 부분의 두께는 4,000 Å 이하인 것이 바람직하다.
본 발명의 한 실시예에 따르면, 데이터 배선과 접촉층 패턴 및 반도체 패턴을 하나의 마스크를 사용하여 형성할 수 있다. 이 경우, 게이트 절연막, 반도체 패턴, 접촉층 패턴 및 데이터 배선은 다음과 같은 단계를 거쳐서 형성된다. 먼저, 게이트 절연막, 반도체층, 접촉층 및 도전층을 증착하고, 그 위에 감광막을 도포한 후, 마스크를 통하여 노광, 현상하여 제2 부분이 데이터 배선의 상부에 위치하도록 감광막 패턴을 형성한다. 이어, 제3 부분 아래의 도전층과 그 하부의 접촉층 및 반도체층, 제1 부분과 그 아래의 금속층 및 접촉층, 그리고 제2 부분의 일부 두께를 식각하여 도전층, 접촉층, 반도체층으로 각각 이루어진 데이터 배선, 접촉층 패턴, 반도체 패턴을 형성한 후 감광막 패턴을 제거한다. 이 때, 데이터 배선, 접촉층 패턴, 반도체 패턴은 다음의 세 단계를 거쳐서 형성할 수 있다. 먼저, 제3 부분 아래의 도전층을 습식 또는 건식 식각하여 접촉층을 노출시키고, 다음, 제3 부분 아래의 접촉층 및 그 아래의 반도체층을 제1 부분과 함께 건식 식각하여 제3 부분 아래의 게이트 절연막과 제1 부분 아래의 도전층을 노출시킴과 동시에 반도체층으로 이루어진 반도체 패턴을 완성한다. 마지막으로, 제1 부분 아래의 도전층과 그 아래의 접촉층을 식각하여 제거함으로써 데이터 배선과 접촉층 패턴을 완성한다.
한편, 게이트 배선은 게이트선에 연결되어 외부로부터 신호를 전달받는 게이트 패드를 더 포함하고, 데이터 배선은 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함하고, 보호막 및 게이트 절연막은 게이트 패드 및 데이터 패드를 노출시키는 제2 및 제3 접촉 구멍을 가지고 있으며, 이 경우 제2 및 제3 접촉 구멍을 통하여 게이트 패드 및 데이터 패드와 연결되며 화소 전극과 동일한 층으로 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계를 더 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 보호막 패턴은 감광막 패턴으로 만들어질 수 있으며, 이 경우 게이트 배선은 게이트선에 연결되어 외부로부터 신호를 전달받는 게이트 패드를 더 포함하고, 데이터 배선은 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함한다. 여기에서, 게이트 절연막, 반도체 패턴, 접촉층 패턴, 데이터 배선, 보호막 패턴 및 화소 전극은 다음과 같은 단계를 통하여 형성할 수 있다. 먼저, 게이트 절연막, 반도체층, 접촉층 및 도전체층을 증착하고, 도전체층, 접촉층 및 반도체층을 패터닝하여 데이터 배선과 소스 전극 및 드레인 전극을 연결하는 연결부와 접촉층 패턴 및 연결부 하부의 연결부 접촉층 패턴, 그리고 반도체 패턴을 형성한다. 감광막을 전면에 걸쳐 도포하고, 마스크를 통하여 노광, 현상하여 제3 부분이 게이트 패드, 데이터 패드 및 드레인 전극 위에 위치하며, 제2 부분이 연결부 위에 위치하도록 감광막 패턴을 형성한다. 게이트 패드 위의 게이트 절연막을 제거하여 게이트 패드를 노출시킨 후, 감광막 패턴 위에 드레인 전극을 덮는 화소 전극, 게이트 패드를 덮는 보조 게이트 패드 및 데이터 패드를 덮는 보조 데이터 패드를 형성한다. 마지막으로, 제1 부분을 식각하여연결부를 드러냄과 동시에 제2 부분을 식각하여 두께를 줄이고, 연결부와 연결부 접촉층 패턴을 식각하여 데이터 배선 및 접촉층 패턴을 완성한다.
본 발명의 다른 실시예에 따르면, 게이트 배선은 게이트선에 연결되어 외부로부터 신호를 전달받는 게이트 패드를 더 포함하고, 데이터 배선은 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함하며, 게이트 절연막, 반도체 패턴, 접촉층 패턴, 데이터 배선, 보호막 패턴 및 화소 전극은 다음과 같은 단계를 거쳐 형성한다. 먼저, 게이트 절연막, 반도체층, 접촉층 및 도전체층을 증착하고, 도전체층, 접촉층 및 반도체층을 패터닝하여 데이터 배선 및 소스 전극 및 드레인 전극을 연결하는 연결부와 연결부 하부의 연결부 접촉층 패턴, 그리고 반도체 패턴을 형성한다. 보호막용 절연층을 전면에 걸쳐 형성한 후, 감광막을 절연층 위에 도포한다. 감광막을 마스크를 통하여 노광, 현상하여 제3 부분이 게이트 패드, 데이터 패드 및 드레인 전극 상부에 위치하며, 제2 부분이 연결부 위에 위치하도록 감광막 패턴을 형성한다. 그런 후, 게이트 패드 위의 절연층과 게이트 절연막을 제1 부분 및 그 하부의 절연층과 함께 제거하여 절연층으로 만들어진 보호막 패턴을 형성함과 동시에 게이트 패드 및 연결부를 노출시킨 후, 감광막 패턴을 제거한다. 보호막 패턴 위에 드레인 전극을 덮는 화소 전극, 게이트 패드를 덮는 보조 게이트 패드 및 데이터 패드를 덮는 보조 데이터 패드를 형성한 후 연결부와 연결부 접촉층 패턴을 식각하여 데이터 배선 및 접촉층 패턴을 완성한다.
본 발명에 따르면, 화면 표시부와 주변부를 포함하는 기판 위에 화면 표시부의 게이트선 및 게이트 전극과 주변부의 게이트 패드를 포함하는 게이트 배선을 형성하고, 그 위에 게이트 절연막 패턴을 형성한다. 게이트 절연막 패턴 위에 반도체층 패턴을 형성하고, 그 위에 접촉층 패턴을 형성한 후, 그 위에 화면 표시부의 데이터선과 소스 및 드레인 전극과 주변부의 데이터 패드를 포함하는 데이터 배선을 형성한다. 채널 보호막 패턴을 형성하고 드레인 전극과 연결되는 화소 전극을 형성한다. 여기에서 게이트 절연막 패턴 형성 단계에서 음성 감광막을 사용하여 화면 표시부를 패터닝하기 위한 제1 광마스크와 제1 광마스크와 투과율이 다르며 주변부를 패터닝하기 제2 광마스크를 이용하여 노광하며, 게이트 절연막 패턴은 위의 다른 패턴 중 적어도 어느 하나와 함께 한 번의 식각 공정으로 형성한다.
이 과정에서 사용하는 감광막은 양성 감광막인 것이 바람직하며, 제1 광마스크의 투과율은 제2 광마스크의 투과율의 20 % 내지 60 %인 것이 좋다.
제1 및 제2 광마스크는 각각 기판과 기판 위에 형성되어 있는 불투명한 패턴층과 적어도 패턴층으로 덮여 있지 않은 기판 위에 형성되어 있는 펠리클을 포함하며, 제1 및 제2 광마스크의 투과율 차이는 상기 제1 및 제2 광마스크의 펠리클의 투과율을 조절함으로써 조절될 수 있다.
제1 및 제2 광마스크는 하나의 마스크를 이루며 이 때 이 마스크는 높이가 다른 두 개의 패턴층을 형성하여 투과율 차이를 줄 수도 있다. 또한 이러한 투과율 차이는 노광에 사용되는 광원의 분해능 이하의 크기를 가지는 슬릿이나 격자 모양의 미세 패턴을 형성함으로써 조절할 수도 있다.
본 발명에 따른 박막의 사진 식각 방법에서는 적어도 두 개의 구역을 포함하는 기판 위에 적어도 하나의 박막을 형성하고, 박막 위에 음성 감광막을 도포한다.서로 다른 투과율을 갖는 펠리클을 포함하는 적어도 2개 이상의 광마스크를 이용하여 두 구역을 각각 노광한 후, 감광막을 현상하여 부분에 따라 높이가 다른 감광막 패턴을 형성한다. 마지막으로, 감광막 및 박막에 대하여 한 번의 식각을 행하여 박막 패턴을 형성한다.
이때, 식각은 건식 식각을 이용할 수 있으며, 감광막은 양성 감광막인 것이 바람직하다.
이러한 사진 식각 방법을 이용하여 액정 표시 장치의 박막 트랜지스터 및 패드를 형성할 수 있다.
구체적으로는, 화면 표시부와 주변부를 포함하는 기판 위에 화면 표시부의 게이트선 및 게이트 전극과 상기 주변부의 게이트 패드를 포함하는 게이트 배선을 형성하고, 게이트 배선 위에 게이트 절연막, 반도체층, 접촉층, 도전체층을 연속하여 증착한다. 도전체층과 접촉층을 사진 식각하여 화면 표시부의 데이터선과 소스 및 드레인 전극과 주변부의 데이터 패드를 포함하는 데이터 배선 및 그 하부의 접촉층 패턴을 형성하고, 그 위에 보호 절연막을 증착한다.
상기 보호 절연막 위에 음성 감광막을 도포하고, 화면 표시부를 패터닝하기 위한 제1 광마스크와 제1 마스크와 투과율이 다르며 주변부를 형성하기 위한 제2 광마스크를 이용하여 감광막을 노광한 후, 현상하여 두께가 다른 감광막 패턴을 형성한다. 한 번의 식각 공정을 통하여 화면 표시부의 보호 절연막 및 그 하부의 반도체층을 패터닝하여 보호막 패턴 및 반도체층 패턴을 형성함과 동시에 주변부의 보호 절연막, 반도체층 및 게이트 절연막을 패터닝하여 게이트 패드를 드러내는제1 접촉창을 형성한다. 마지막으로 드레인 전극에 전기적으로 연결되는 화소 전극을 형성한다.
여기에서 데이터 패드 위의 보호 절연막을 제거하여 데이터 패드를 드러내는 제2 접촉창을 제1 접촉창 형성 시에 동시에 형성할 수도 있다.
또한, 화소 전극을 형성할 때, 제1 및 제2 접촉창을 통하여 게이트 패드 및 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 형성할 수도 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
먼저, 도 1 내지 도 3을 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2 및 도 3은 각각 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ' 선 및 Ⅲ-Ⅲ' 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(24)및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26), 그리고 게이트선(22)과 평행하며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가 받는 유지 전극(28)을 포함한다. 유지 전극(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(22, 24, 26, 28)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층이 그 예이다.
게이트 배선(22, 24, 26, 28) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26, 28)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.
접촉층 패턴(55, 56, 58) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(64), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(62, 64, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 유지 전극(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(68)도 포함한다. 유지 전극(28)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(68) 또한 형성하지 않는다.
데이터 배선(62, 64, 65, 66, 68)도 게이트 배선(22, 24, 26, 28)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.
접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 64, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도전체 패턴(68)과 동일하다.
한편, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 접촉층 패턴(55, 56, 57)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체 패턴(68) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 64, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(62, 64, 65, 66, 68) 위에는 보호막(70)이 형성되어 있으며, 보호막(70)은 드레인 전극(66), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)을 드러내는 접촉구멍(71, 73, 74)을 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(72)을 가지고 있다. 보호막(70)은 질화규소나 아크릴계 따위의 유기 절연 물질로 이루어질 수 있다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO(indium tin oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(71)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(82)은 접촉구멍(74)을 통하여 유지 축전기용 도전체 패턴(68)과도 연결되어 도전체 패턴(68)으로 화상 신호를 전달한다. 한편, 게이트 패드(24) 및 데이터 패드(64) 위에는 접촉 구멍(72, 73)을 통하여 각각 이들과 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(86)가 형성되어 있으며, 이들은 패드(24, 64)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
여기에서는 화소 전극(82)의 재료의 예로 투명한 ITO를 들었으나, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
그러면, 본 발명의 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 4a 내지 13c와 앞서의 도 1 내지 도 3을 참고로 하여 상세히 설명한다.
먼저, 도 4a 내지 4c에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 첫째 마스크를 이용하여 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트 패드(24), 게이트 전극(26) 및 유지 전극(28)을 포함하는 게이트 배선을 형성한다.
다음, 도 5a 및 5b에 도시한 바와 같이, 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 금속 따위의 도전체층(60)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 그 위에 감광막(110)을 1 μm 내지 2 μm의 두께로 도포한다.
그 후, 제2 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여 도 6b및 6c에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선부(A), 즉 데이터 배선(62, 64, 65, 66, 68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(114)의 두께와 데이터 배선부(A)에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, 여기에서는 음성 감광막을 사용하는 경우에 대하여 두 가지 방법을 제시한다.
그 중 첫 번째는 도 7a 내지 7c에 도시한 것으로서 마스크에 해상도보다 작은 패턴, 예를 들면 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 두어 빛의 조사량을 조절하는 것이다.
먼저 도 7a에서와 같이 기판(10) 위에 증착되어 있는 박막(300) 위에 감광막(200)을 도포한다. 이 경우 감광막(200)의 두께는 통상적인 두께보다 두꺼운 것이 좋으며 이는 현상 후 남은 막을 조절하기 좋게 하기 위함이다.
다음, 도 7b에서와 같이, 슬릿(410)이 형성된 광 마스크(400)를 이용하여 빛을 조사한다. 이 때, 슬릿(410) 사이에 위치한 패턴(420)의 선폭이나 패턴(420)사이의 간격, 즉 슬릿(410)의 폭이 노광기의 분해능보다 작다. 한편, 반투명막을 이용하는 경우에는 마스크(400)를 제작할 때 사용되는 크롬(Cr)층(도시하지 않음)을 완전히 제거하지 않고 일정 두께만큼 남겨 이 부분을 통하여 들어오는 빛의 조사량이 줄어들도록 한다.
이와 같은 마스크를 통하여 감광막(200)에 빛을 조사하면 빛에 노출된 감광막(200) 부분의 감광제 분자들이 빛에 의하여 합성되어 고분자를 형성하며, 빛의 조사량이 늘어날수록 고분자화되는 감광막(200)의 두께가 두꺼워진다. 빛에 직접 노출되는 부분, 예를 들면 도 7b의 슬릿 패턴(420) 양쪽 부분에서 감광막(200)의 모든 두께가 고분자화될 때 노광을 마친다. 그러나, 빛에 직접 노출되는 부분에 비하여 슬릿(410)이 형성되어 있는 부분은 조사량이 적으므로 이 부분에서는 감광막(200)의 두께 일부만이 고분자화된다. 노광 시간을 길게 하면 감광막의 두께 전부가 고분자화되므로 그렇게 되지 않도록 해야 함은 물론이다. 도 7b에서 도면 부호 210은 고분자화되지 않은 부분이고, 220은 고분자화된 부분이다.
이 감광막(210, 220)을 노광 후 베이크(post expose bake) 공정을 실시한 다음 현상하면, 도 7c에 나타낸 바와 같이, 고분자화된 부분(220)만이 남고, 빛이 적게 조사된 중앙 부분에는 빛이 많이 조사되어 두께 전부가 고분자화된 부분보다 얇은 두께의 감광막이 남는다. 이는 산 성분인 감광막(200)의 광중합체가 형성되지 않은 부분(210)이 염기 성분인 현상액에 의하여 제거되기 때문이다.
다음 방법은 감광막의 리플로우(reflow)를 이용하는 것이다. 이를 도 8a 내지 8c와 도 9a 내지 9c에 도시한 방법을 예로 들어 설명한다.
도 8a에 도시한 바와 같이, 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상의 마스크(400)를 사용하여 노광하면 통상의 경우와 마찬가지로 빛에 조사되지 않아 고분자화되지 않은 부분(210)과 고분자화된 부분(220)이 만들어지고, 이를 현상하면 도 9b에 도시한 바와 같이 감광막이 아예 없거나 일정 두께로 있는 통상의 감광막 패턴이 만들어진다. 이러한 감광막 패턴을 리플로우시켜 남아 있는 감광막(220)이 감광막이 없는 부분으로 흘러내려 얇은 막을 형성함으로써 새로운 감광막 패턴(250)이 형성된다.
그런데, 이와 같이 리플로우를 하더라도 두 감광막 패턴(220) 사이의 부분이 모두 덮이지 않을 수 있다. 이 경우에는 도 9a와 같이 노광기에 사용되는 광원의 분해능보다 작은 크기의 불투명한 패턴(430)을 마스크(400)에 형성하여 슬릿을 형성한다. 그러면 도 9b에 도시한 바와 같이 현상 후에는 두께가 두꺼운 부분(220)의 사이에 두께가 얇은 작은 부분(230)이 형성된다. 이를 리플로우시키면 도 9c에서와 같이 두께가 두꺼운 부분 사이에 얇은 부분이 있는 감광막 패턴(240)이 형성된다.
이러한 방법을 통하여 위치에 따라 두께가 서로 다른 감광막 패턴이 만들어진다.
이어, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 중간층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개층(60, 50, 40)이 모두 제거되어 게이트절연막(30)이 드러나야 한다.
먼저, 도 10a 및 10b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 중간층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막 패턴(112, 114)은 거의 식각되지 않는 조건 하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(60)만을 식각하고 감광막 패턴(112, 114)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건 하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두껍게 하여 이 과정에서 제1 부분(114)이 제거되어 하부의 도전체층(60)이 드러나는 일이 생기지 않도록 한다.
도전체층(60)이 Mo 또는 MoW 합금, Al 또는 Al 합금, Ta 중 어느 하나인 경우에는 건식 식각이나 습식 식각 중 어느 것이라도 가능하다. 그러나 Cr은 건식 식각 방법으로는 잘 제거되지 않기 때문에 도전체층(60)이 Cr이라면 습식 식각만을 이용하는 것이 좋다. 도전체층(60)이 Cr인 습식 식각의 경우에는 식각액으로 CeNHO3를 사용할 수 있고, 도전체층(60)이 Mo나 MoW인 건식 식각의 경우의 식각 기체로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 사용할 수 있으며 후자의 경우 감광막에 대한 식각비도 거의 비슷하다.
이렇게 하면, 도 10a 및 도 10b에 나타낸 것처럼, 채널부(C) 및 데이터 배선부(B)의 도전체층, 즉 소스/드레인용 도전체 패턴(67)과 유지 축전기용 도전체 패턴(68)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 중간층(50)이 드러난다. 이때 남은 도전체 패턴(67, 68)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 64, 65, 66, 68)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다.
이어, 도 11a 및 11b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(50) 및 그 하부의 반도체층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 중간층(50) 및 반도체층(40)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건 하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6와 HCl의 혼합 기체나, SF6와 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 반도체층(40)과 중간층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 11a 및 11b에 나타낸 바와 같이, 채널부(C)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(67)이 드러나고, 기타 부분(B)의 중간층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(42, 48)이 완성된다. 도면 부호 57과 58은 각각 소스/드레인용 도전체 패턴(67) 하부의 중간층 패턴과 유지 축전기용 도전체 패턴(68) 하부의 중간층 패턴을 가리킨다.
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(67) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 12a 및 12b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(67) 및 그 하부의 소스/드레인용 중간층 패턴(57)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(67)에 대해서는 습식 식각으로, 중간층 패턴(57)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57)의 식각 선택비가 큰 조건 하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(42)의 두께를 조절하기가 쉽지 않기 때문이다. 예를 들면, SF6와 O2의 혼합 기체를 사용하여 소스/드레인용 도전체 패턴(67)을 식각하는 것을 들 수 있다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(67)의 측면은 식각되지만, 건식 식각되는 중간층 패턴(57)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 중간층 패턴(57) 및 반도체 패턴(42)을 식각할 때 사용하는 식각 기체의 예로는 앞에서 언급한 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 반도체 패턴(42)을 남길 수 있다. 이때, 도 12b에 도시한 것처럼 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(112)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거한다. 그러나, 제2 부분(112)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(67)을 제거한 후 그 밑의 중간층 패턴(57)을 제거하기 전에 이루어질 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다.
이와 같이 하여 데이터 배선(62, 64, 65, 66, 68)을 형성한 후, 도 13a 내지 13c에 도시한 바와 같이 질화규소를 CVD 방법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 3,000 Å 이상의 두께를 가지는 보호막(70)을 형성한다. 이어 제3 마스크를 이용하여 보호막(70)을 게이트 절연막(30)과 함께 식각하여 드레인전극(66), 게이트 패드(24), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)을 각각 드러내는 접촉 구멍(71, 72, 73, 74)을 형성한다.
마지막으로, 도 1 내지 도 3에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층을 증착하고 제4 마스크를 사용하여 식각하여 화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(86)를 형성한다.
이제, 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판에 대하여 설명한다.
먼저, 도 14 내지 도 18를 참고로 하여 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 14에 도시한 바와 같이, 하나의 절연 기판에 동시에 여러 개의 액정 표시 장치용 패널 영역이 만들어진다. 예를 들면, 도 14에서와 같이, 유리 기판(1) 하나에 4 개의 액정 표시 장치용 패널 영역(110, 120, 130, 140)이 만들어지며, 만들어지는 패널이 박막 트랜지스터 패널인 경우, 패널 영역(110, 120, 130, 140)은 다수의 화소로 이루어진 화면 표시부(111, 121, 131, 141)와 주변부(112, 122, 132, 142)를 포함한다. 화면 표시부(111, 121, 131, 141)에는 주로 박막 트랜지스터, 배선 및 화소 전극 등이 행렬의 형태로 반복적으로 배치되어 있고, 주변부(112, 122, 132, 142)에는 구동 소자들과 연결되는 요소 즉, 패드와 기타 정전기 보호 회로 등이 배치된다.
그런데, 이러한 액정 표시 장치를 형성할 때에는 통상 스테퍼(stepper) 노광기를 사용하며, 이 노광기를 사용할 때에는 화면 표시부(111, 121, 131, 141) 및주변부(112, 122, 132, 142)들을 여러 구역으로 나누고, 구역 별로 동일한 마스크 또는 다른 광마스크를 사용하여 박막 위에 코팅된 감광막을 노광하고, 노광한 후 기판 전체를 현상하여 감광막 패턴을 만든 후, 하부의 박막을 식각함으로써 특정 박막 패턴을 형성한다. 이러한 박막 패턴을 반복적으로 형성함으로써 액정 표시 장치용 박막 트랜지스터 기판이 완성되는 것이다.
도 15는 도 14에서 하나의 패널 영역에 형성된 액정 표시 장치용 박막 트랜지스터 기판의 배치를 개략적으로 나타낸 배치도이다.
도 15에서와 같이 선(1)으로 둘러싸인 화면 표시부에는 다수의 박막 트랜지스터(3)와 각각의 박막 트랜지스터(3)에 전기적으로 연결되어 있는 화소 전극(82)과 게이트선(22) 및 데이터선(62)을 포함하는 배선 등이 형성되어 있다. 화면 표시부 바깥의 주변부에는 게이트선(22) 끝에 연결된 게이트 패드(24)와 데이터선(62) 끝에 연결된 데이터 패드(64)가 배치되어 있고, 정전기 방전으로 인한 소자 파괴를 방지하기 위하여 게이트선(22) 및 데이터선(62)을 각각 전기적으로 연결하여 등전위로 만들기 위한 게이트선 단락대(shorting bar)(4) 및 데이터선 단락대(5)가 배치되어 있으며, 게이트선 단락대(4) 및 데이터선 단락대(5)는 단락대 연결부(6)를 통하여 전기적으로 연결되어 있다. 이 단락대(4, 5)는 나중에 제거되며, 이들을 제거할 때 기판을 절단하는 선이 도면 부호 2이다. 설명하지 않은 도면 부호 7은 접촉창으로서 게이트선 단락대(4) 및 데이터선 단락대(5)와 절연막(도시하지 않음)을 사이에 두고 있는 단락대 연결부(6)를 연결하기 위하여 절연막에 뚫려 있다.
도 16은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도로서, 도 15에서 하나의 화소와 패드들을 중심으로 확대한 도면이고, 도 17 및 도 18은 도 16에 도시한 박막 트랜지스터 기판을 XⅦ-XⅦ' 선 및 XⅧ-XⅧ'선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(24) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26)을 포함한다.
게이트 배선(22, 24, 26)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층이 그 예이다.
게이트 배선(22, 24, 26) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.
접촉층 패턴(55, 56, 58) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(64), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(62, 64, 65)와 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 게이트선(22)의 위에 위치하여 중첩되어 있는 유지 축전기용 도전체 패턴(68)도 포함한다. 유지 축전기용 도전체 패턴(68)은 후술할 화소 전극(82)과 연결되어 유지 축전기를 이룬다. 그러나, 화소 전극(82)과 게이트선(22)의 중첩만으로도 충분한 크기의 유지 용량을 얻을 수 있으면 유지 축전기용 도전체 패턴(68)을 형성하지 않을 수도 있다.
데이터 배선(62, 64, 65, 66, 68)도 게이트 배선(22, 24, 26)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.
접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 64, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도전체 패턴(68)과 동일하다.
한편, 반도체 패턴(42, 48)은 데이터 배선(62, 64, 65, 66, 68) 및 접촉층 패턴(55, 56, 57)과 유사한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)은 유지 축전기용 도전체 패턴(68) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 64, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다. 한편, 반도체 패턴(42)은 주변부로도 연장되어 주변부 전체에 걸쳐 형성되어 있다.
데이터선부(62, 64, 65) 및 드레인 전극(66)과 반도체 패턴(42)은 보호막(70)으로 덮여 있으며, 보호막(70)은 드레인 전극(66) 및 데이터 패드(64)를 드러내는 접촉창(71, 73)을 가지고 있다. 보호막(70)은 또한 게이트 절연막(30) 및 반도체 패턴(42)과 함께 게이트 패드(24)를 드러내는 접촉창(72)을 가지고 있으며, 게이트선(22) 중에서 데이터선(62)과 중복되는 부분을 제외한 나머지 부분은덮고 있지 않다. 보호막(70)은 질화규소나 아크릴계 따위의 유기 절연 물질로 이루어질 수 있으며, 반도체 패턴(42) 중에서 적어도 소스 전극(65)과 드레인 전극(66) 사이에 위치하는 채널 부분을 덮어 보호하는 역할을 한다.
게이트선(22) 및 데이터선(62)으로 둘러싸인 영역의 게이트 절연막(30) 위에는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 접촉창(71)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하며, ITO(indium tin oxide) 따위의 투명한 도전 물질로 만들어진다. 화소 전극(82)은 또한 유지 축전기용 도전체 패턴(68) 위로도 연장되어 물리적, 전기적으로 연결되어 있으며 이에 따라 유지 축전기용 도전체 패턴(68)과 그 하부의 게이트선(22)과 유지 축전기를 이룬다. 한편, 게이트 패드(24) 및 데이터 패드(64) 위에는 접촉창(72, 73)을 통하여 각각 이들과 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(86)가 형성되어 있으며, 이들은 패드(24, 64)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
여기에서는 화소 전극(82)의 재료의 예로 투명한 ITO를 들었으나, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
그러면, 본 발명의 제2 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 19a 내지 도 26b와 앞서의 도 14 내지 도 18을 참고로 하여 상세히 설명한다.
먼저, 도 19a 내지 19c에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 첫째 마스크를 이용하여 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 게이트 배선을 형성한다.
다음, 도 20a 및 20b에 도시한 바와 같이, 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 1,500 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 금속 따위의 도전체층(60)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한다. 이어, 제2 마스크를 사용하여 도전체층(60) 및 그 아래의 중간층(50)을 패터닝하여 데이터선(62), 데이터 패드(64), 소스 전극(65) 등 데이터선부와 그 하부의 데이터선부 중간층 패턴(55), 드레인 전극(66)과 그 하부의 드레인 전극용 도전체 패턴(56) 및 유지 축전기용 도전체 패턴(68)과 그 하부의 유지 축전기용 중간층 패턴(58)을 형성한다.
도 21a, 도 26a 및 도 26c에 도시한 바와 같이 질화규소를 CVD 방법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 3,000 Å 이상의 두께를 가지는 보호막(70)을 형성한 후 제3 마스크를 사용하여 보호막(70)과 반도체층(40) 및 게이트 절연막(30)을 패터닝하여 접촉창(71, 72, 73)을 포함하는 이들의 패턴을 형성한다. 이때, 주변부(P)에서는 게이트 패드(24) 위의 보호막(70), 반도체층(40) 및 게이트 절연막(30)을 제거하지만[데이터 패드(64) 위의 보호막(70)도 제거] 화면 표시부(D)에서는 보호막(70)과 반도체층(40)만을 제거하여[드레인 전극(66) 위의 보호막(70)도 제거] 필요한 부분에만 채널이 형성되도록 반도체층 패턴을 형성해야한다. 이를 위하여 부분에 따라 두께가 다른 감광막 패턴을 형성하고 이를 식각 마스크로 하여 하부의 막들을 건식 식각하는데, 이를 도 21b 내지 도 26c를 통하여 상세히 설명한다
먼저, 보호막(70) 위에 음성 감광막(PR)을 5,000Å 내지 30,000Å의 두께로 도포한 후, 제3 마스크(300, 410, 420)를 통하여 노광한다. 노광 후의 감광막(PR)은 도 21a 및 21b에서 보는 바와 같이, 화면 표시부(D)와 주변부(P)가 다르다. 즉, 화면 표시부(D)의 감광막(PR) 중에서 빛에 노출되지 않은 부분(C)은 일정 두께만이 빛에 의하여 고분자가 형성되고 나머지 두께 부분은 고분자가 형성되지 않은 상태로 남아 있으나, 주변부(P)의 감광막(PR)은 이와는 달리 빛에 노출되지 않은 부분(B)은 하부까지 모두 빛에 반응하여 고분자화 된다. 여기에서, 화면 표시부(D)나 주변부(P)에서 빛에 노출되지 않는 부분(C, B)은 보호막(70)이 제거될 부분이다.
이를 위해서는 화변 표시부(D)에 사용하는 마스크(300)와 주변부(P)에 사용하는 마스크(410, 420)의 구조를 변경하는 방법을 사용할 수 있으며, 여기에서는 세 가지 방법을 제시한다.
도 22a 및 도 22b에 도시한 바와 같이, 마스크(300, 400)는 통상 기판(310, 410)과 그 위의 크롬 따위로 이루어진 불투명한 패턴층(420), 그리고 패턴층(420) 및 노출된 기판(310, 410)을 덮고 있는 펠리클(pellicle)(330, 430)로 이루어지는데, 화면 표시부(D)에 사용되는 마스크(300)의 펠리클(330)은 부분적으로 광 투과율이 동일 펠리클(330)의 다른 부분이나 주변부(P)에 사용되는 마스크(400)의 펠리클(430)보다 낮도록 하는 것이다. 펠리클(330)의 광 투과율이 낮은 부분의 투과율이 광 투과율이 높은 부분의 투과율의 10 % 내지 80 %, 바람직하게는 20 % 내지 60 % 정도의 범위에 있도록 하는 것이 좋다.
다음은, 도 23a 및 도 23b에 도시한 바와 같이, 화면 표시부(D)의 마스크(300)에는 부분적으로 크롬층(350)을 약 100 Å 내지 300 Å의 두께로 남겨 투과율을 낮추고, 주변부(P)의 마스크(400)에는 이러한 크롬층을 남기지 않는 것이다. 이 때, 화면 표시부(D)에 사용되는 마스크(300)의 펠리클(340)은 주변부(P)의 펠리클(430)과 동일한 투과율을 가지도록 할 수 있다.
여기에서 위의 두 가지 방법을 혼용하여 사용할 수 있음은 물론이다.
위의 두 가지 예에서는 스테퍼를 사용한 분할 노광의 경우에 적용할 수 있는 것으로서 화면 표시부(D)와 주변부(P)가 다른 마스크를 사용하여 노광되기 때문에 가능한 것이다. 이렇게 분할 노광하는 경우에는 이외에도 화면 표시부(D)와 주변부(P)의 노광 시간을 다르게 함으로써 두께를 조절할 수도 있다.
그러나, 화면 표시부(D)와 주변부(P)를 분할 노광하지 않고 하나의 마스크를 사용하여 노광할 수도 있으며 이 경우 적용될 수 있는 마스크의 구조를 도 24을 참고로 하여 상세히 설명한다.
도 24에 도시한 바와 같이 마스크(500)의 기판(510) 위에는 투과율 조절막(550)이 형성되어 있으며 투과율 조절막(550) 위에 패턴층(520)이 형성되어 있다. 다만, 화면 표시부(D)에서는 투과율 조절막(550)의 위에 패턴층(520)이 형성되어 있지 않고, 주변부(P)에서는 모든 투과율 조절막(550) 위에 패턴층(550)이형성되어 있다. 결국 기판(510) 위에는 높이가 다른 두 개 이상의 패턴이 형성되어 있는 셈이 된다.
이러한 투과율 조절막(550)을 가지는 광마스크(500)를 제조할 때에는, 먼저 기판(500) 위에 투과율 조절막(550)과, 이 투과율 조절막(550)과 식각비가 다른 패턴층(520)을 연속하여 적층한다. 전면에 걸쳐 감광막(도시하지 않음)을 도포하고 노광, 현상한 후 감광막을 식각 마스크로 하여 패턴층(520)을 식각한다. 남은 감광막을 제거한 후 다시 주변부(P)의 접촉창에 대응하는 위치의 투과율 조절막 및 화면 표시부(P)의 투과율 조절막의 제거되어야 할 부분을 노출시키는 새로운 감광막 패턴(도시하지 않음)을 형성한 다음, 이르 식각 마스크로 하여 투과율 조절막(550)을 식각함으로써 광마스크(500)를 완성한다.
이와 같은 방법 이외에도 광원의 분해능보다 작은 크기의 슬릿(slit)이나 격자 모양의 미세 패턴을 가지는 마스크를 사용하여 투과율을 조절할 수도 있다.
그런데, 감광막(PR) 중 하부에 반사율이 높은 금속층, 즉 게이트 배선(22, 24, 26)이나 데이터 배선(62, 64, 65, 66, 68)이 있는 부분은 반사된 빛으로 인하여 노광시 다른 부분보다 빛의 조사량이 많아질 수 있다. 이를 방지하기 위하여 하부로부터의 반사광을 차단하는 층을 두거나 착색된 감광막(PR)을 사용할 수 있다.
이러한 방법으로 감광막(PR)을 노광한 후, 현상하면 도 26a 및 도 26b에서와 같은 감광막 패턴(PR)이 만들어진다. 즉, 게이트 패드(24), 데이터 패드(64) 및 드레인 전극(66) 일부 위에는 감광막이 형성되어 있지 않고, 게이트 패드(24)와 데이터 패드(64)를 제외한 모든 주변부(P)와 화면 표시부(D)에서 데이터선부(62, 64, 65) 및 드레인 전극(66)과 둘 사이의 반도체층(40)의 상부에는 두꺼운 감광막(A)이 형성되어 있으며 화면 표시부(D)에서 기타 부분에는 얇은 감광막(B)이 형성되어 있다.
이때, 감광막(PR)의 얇은 부분의 두께는 최초 두께의 약 1/4 내지 1/7 수준 즉 350 Å 내지 10,000 Å 정도, 더욱 바람직하게는, 1,000 Å 내지 6,000 Å가 되도록 하는 것이 좋다. 한 예를 들면, 감광막(PR)의 최초 두께는 25,000 Å 내지 30,000 Å으로 하고, 화면 표시부(D)의 투과율을 30 %로 하여 얇은 감광막의 두께가 3,000 Å 내지 5,000 Å가 되도록 할 수 있다. 그러나 남기는 두께는 건식 식각의 공정 조건에 따라 결정되어야 하므로, 이러한 공정 조건에 따라 마스크의 펠리클, 잔류 크롬층의 두께 또는 투과율 조절막의 투과율이나 노광 시간 등을 조절하여야 한다.
이러한 얇은 두께의 감광막은 통상적인 방법으로 감광막을 노광, 현상한 후 리플로우를 통하여 형성할 수도 있다.
이어, 건식 식각 방법으로 감광막 패턴(PR) 및 그 하부의 막들, 즉 보호막(70), 반도체층(40) 및 게이트 절연막(30)에 대한 식각을 진행한다.
이때, 앞서 언급한 것처럼, 감광막 패턴(PR) 중 A 부분은 완전히 제거되지 않고 남아 있어야 하고, B 부분 하부의 보호막(70), 반도체층(40) 및 게이트 절연막(30)이 제거되어야 하며, C 부분 하부에서는 보호막(70)과 반도체층(40)만을 제거하고 게이트 절연막(30)은 제거되지 않아야 한다.
이를 위해서는 감광막 패턴(PR)과 그 하부의 막들을 동시에 식각할 수 있는 건식 식각 방법을 사용하는 것이 바람직하다. 즉, 건식 식각 방법을 사용하면, 도 13a 및 13b에 도시한 것처럼, 감광막이 없는 B 부분 하부의 보호막(70), 반도체층(40) 및 게이트 절연막(30)의 3개층과 C 부분에서는 얇은 두께의 감광막, 보호막(70) 및 반도체층(40)의 3개층을 동시에 식각할 수 있다. 단, 화면 표시부(D)의 드레인 전극(66) 부분과 주변부(P)의 데이터 패드(64) 부분, 그리고 유지 축전기용 도전 패턴(68)이 형성될 부분에서는 도전체층(60)이 제거되지 않도록 도전체층(60)과는 식각 선택성이 있는 조건을 택하여야 하며, 이때 감광막 패턴(PR)의 A 부분도 어느 정도 두께까지 식각된다.
따라서, 한 번의 마스크 공정과 건식 식각 방법을 통하여 화면 표시부(D)에서는 보호막(70)과 반도체층(40)만을 제거하여 접촉창(71)과 반도체 패턴(42, 48)을 형성하고, 주변부(P)에서는 보호막(70), 반도체층(40) 및 게이트 절연막(30)을 모두 제거하여 접촉창(72, 73)을 형성할 수 있다.
마지막으로, 남아 있는 A 부분의 감광막 패턴을 제거하고, 도 16 내지 도 18에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층을 증착하고 제4 마스크를 사용하여 식각하여 화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(86)를 형성한다.
이와 같이 본 실시예에서는 게이트 패드(24)를 드러내는 접촉창(72)을 보호막 패턴(70) 및 반도체 패턴(42, 48)과 함께 하나의 마스크를 사용하여 형성하는 경우를 설명하고 있으나 접촉창(72)은 이외에 다른 막을 패터닝할 때 함께 형성할수도 있으며 이는 당업자로서 당연히 생각할 수 있는 범주에 있다. 특히 본 발명은 건식 식각 방법으로 식각되는 박막의 패터닝에 특히 유효한 방법이다.
또한, 본 실시예에서는 넓은 면 모양의 화소 전극이 있는 경우를 예를 들고 있으나, 화소 전극이 줄 모양으로 만들어질 수도 있으며, 화소 전극과 함께 액정 분자들을 구동하는 공통 전극이 화소 전극과 동일한 기판에 형성될 수도 있다.
이상에서는 음성 감광제를 사용하는 경우를 주로하여 설명하였는데, 음성 감광제는 양성 감광제에 비하여 프로파일(profile)을 제어하기가 용이하며, 사진 공정을 빠른 속도로 진행할 수 있어서 생산성을 향상시킬 수 있다.
이상에서와 같이 본 발명은 박막의 새로운 사진 식각 방법을 통하여 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정 수를 줄이고, 공정을 단순화하여 제조 원가를 낮추고 수율도 높여준다. 또한, 넓은 면적을 서로 다른 깊이로 식각하면서도 하나의 식각 깊이에 대해서는 균일한 식각 깊이를 가질 수 있도록 한다.

Claims (17)

  1. (정정) 절연 기판 상부에 게이트선과 상기 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 기판 상부에 게이트 절연막, 반도체층 저항성 접촉층 및 금속층을 적층하는 단계,
    상기 금속층의 상부에 제1 높이의 제1 부분, 제2 높이의 제2 부분 및 제3 높이의 제3 부분을 가지는 음성 감광막 패턴을 형성하는 단계,
    상기 제1 높이를 가지는 상기 감광막 패턴의 하부 영역에서는 상기 금속층, 저항성 접촉층 및 반도체층을 식각하고, 상기 제2 높이를 기지는 상기 감광막 패턴의 하부 영역에서는 상기 금속층 및 저항성 접촉층을 식각하고, 상기 제3 높이를 가지는 상기 감광막 패턴의 하부 영역에서는 상기 금속층, 저항성 접촉층 및 반도체층을 남기도록 하여 소스 전극, 드레인 전극 및 상기 소스 전극과 연결되어 있는 데이터선을 포함하는 데이터 배선을 형성하는 단계,
    상기 보호막을 형성하는 단계,
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  2. (정정) 제1항에서,
    상기 음성 감광막 패턴을 형성하는 단계에서 사용되는 광마스크는 빛의 일부만 투과할 수 있는 첫째 부분과 첫째 부분보다 많은 양의 빛이 투과할 수 있는 둘째 부분 및 빛이 투과될 수 없는 셋째 부분을 포함하고, 상기 마스크의 첫째, 둘째, 셋째 부분은 노광 과정에서 상기 감광막 패턴의 제2, 제1, 제3 부분에 각각 대응하도록 정렬되는 박막 트랜지스터 기판의 제조 방법.
  3. (정정) 제2항에서,
    상기 광마스크의 첫째 부분은 반투명막을 포함하는 박막 트랜지스터 기판의 제조 방법.
  4. (정정) 제2항에서,
    상기 광마스크의 첫째 부분은 상기 노광 단계에서 사용되는 광원의 분해능보다 크기가 작은 패턴을 포함하는 박막 트랜지스터 기판의 제조 방법.
  5. (정정) 제1항에서,
    상기 음성 감광막 패턴의 제2 부분은 리플로우를 통하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  6. (정정) 제1항에서,
    상기 음성 감광막 패턴의 제2 부분의 두께는 상기 제3 부분의 두께의 반 이하인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  7. (정정) 제1항에서,
    상기 보호막은 상기 드레인 전극을 노출시키는 접촉구를 가지며, 상기 보호막 형성 단계 다음에 상기 접촉구를 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  8. (정정) 화면 표시부와 주변부를 포함하는 기판 위에 상기 화면 표시부의 게이트선 및 게이트 전극과 상기 주변부의 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선 위에 게이트 절연막 패턴을 형성하는 단계,
    상기 게이트 절연막 패턴 위에 반도체층 패턴을 형성하는 단계,
    상기 반도체층 패턴 위에 접촉층 패턴을 형성하는 단계,
    상기 접촉층 패턴 위에 상기 화면 표시부의 데이터선과 소스 및 드레인 전극과 상기 주변부의 데이터 패드를 포함하는 데이터 배선을 형성하는 단계,
    채널 보호막 패턴을 형성하는 단계, 그리고
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하며,
    상기 게이트 절연막 패턴 형성 단계에서 음성 감광막을 사용하며 상기 화면 표시부를 패터닝하기 위한 제1 광마스크와 상기 제1 광마스크와 투과율이 다르며 상기 주변부를 패터닝하기 위한 제2 광마스크를 이용하여 노광하며,
    상기 게이트 절연막 패턴은 상기 반도체층 패턴, 상기 접촉층 패턴, 상기 데이터 배선, 상기 채널 보호막 패턴 및 상기 화소 전극 중 적어도 어느 하나와 함께 한 번의 식각 공정으로 형성하는 박막 트랜지스터 기판의 제조 방법.
  9. (정정) 제8항에서,
    상기 제1 광마스크의 투과율은 상기 제2 광마스크의 투과율의 20 % 내지 60 %인 박막 트랜지스터 기판의 제조 방법.
  10. (정정) 제8항에서,
    상기 제1 및 제2 광마스크는 각각 기판과 상기 기판 위에 형성되어 있는 불투명한 패턴층과 적어도 상기 패턴층으로 덮여 있지 않은 상기 기판 위에 형성되어 있는 펠리클을 포함하며, 상기 제1 및 제2 광마스크의 투과율 차이는 상기 제1 및 제2 광마스크의 펠리클의 투과율을 조절함으로써 조절되는 박막 트랜지스터 기판의 제조 방법.
  11. (정정) 제8항에서,
    상기 제1 및 제2 광마스크는 하나의 마스크를 이루며 상기 마스크는 기판과 상기 기판 위에 형성되어 있는 제1 패턴층과 상기 기판 위에 형성되어 있으며 상기 제1 패턴층과 높이가 다른 제2 패턴층을 포함하며, 상기 제1 및 제2 광마스크의 투과율 차이는 상기 제1 및 제2 패턴층의 높이차로 인하여 생기는 박막 트랜지스터 기판의 제조 방법.
  12. (정정) 제8항에서,
    상기 제1 및 제2 광마스크의 투과율 차이는 상기 노광에 사용되는 광원의 분해능 이하의 크기를 가지는 슬릿이나 격자 모양의 미세 패턴을 형성함으로써 조절하는 박막 트랜지스터 기판의 제조 방법.
  13. 적어도 두 개의 구역을 포함하는 기판 위에 적어도 하나의 박막을 형성하는 단계,
    상기 박막 위에 음성 감광막을 도포하는 단계,
    서로 다른 투과율을 갖는 펠리클을 포함하는 적어도 2개 이상의 광마스크를 이용하여 상기 구역들을 각각 노광하는 단계,
    상기 감광막을 현상하여 부분에 따라 높이가 다른 감광막 패턴을 형성하는 단계,
    상기 감광막 및 박막에 대하여 한 번의 식각을 행하는 단계
    를 포함하는 박막의 사진 식각 방법.
  14. 제13항에서,
    상기 식각 단계는 건식 식각을 이용하는 박막의 사진 식각 방법.
  15. (정정)
    화면 표시부와 주변부를 포함하는 기판 위에 상기 화면 표시부의 게이트선 및 게이트 전극과 상기 주변부의 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선 위에 게이트 절연막, 반도체층, 접촉층, 도전체층을 연속하여 증착하는 단계,
    상기 도전체층과 접촉층을 사진 식각하여 상기 화면 표시부의 데이터선과 소스 및 드레인 전극과 상기 주변부의 데이터 패드를 포함하는 데이터 배선 및 그 하부의 접촉층 패턴을 형성하는 단계,
    보호 절연막을 증착하는 단계,
    상기 보호 절연막 위에 음성 감광막을 도포하는 단계,
    상기 화면 표시부를 패터닝하기 위한 제1 광마스크와 상기 제1 마스크와 투과율이 다르며 상기 주변부를 형성하기 위한 제2 광마스크를 이용하여 상기 감광막을 노광하는 단계,
    상기 감광막을 현상하여 두께가 다른 감광막 패턴을 형성하는 단계,
    한 번의 식각 공정을 통하여 상기 화면 표시부의 상기 보호 절연막 및 그 하부의 반도체층을 패터닝하여 보호막 패턴 및 반도체층 패턴을 형성함과 동시에 상기 주변부의 상기 보호 절연막, 상기 반도체층 및 상기 게이트 절연막을 패터닝하여 상기 게이트 패드를 드러내는 제1 접촉창을 형성하는 패터닝 단계,
    상기 드레인 전극에 전기적으로 연결되는 화소 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  16. (정정) 제15항에서,
    상기 패터닝 단계에서 상기 데이터 패드 위의 상기 보호 절연막을 제거하여 상기 데이터 패드를 드러내는 제2 접촉창을 형성하는 박막 트랜지스터 기판의 제조 방법.
  17. (정정) 제16항에서,
    상기 화소 전극 형성 단계에서, 상기 제1 및 제2 접촉창을 통하여 상기 게이트 패드 및 상기 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 형성하는 박막 트랜지스터 기판의 제조 방법.
KR1019990004182A 1999-02-08 1999-02-08 박막 트랜지스터 기판의 제조 방법 및 박막의 사진 식각 방법 KR100312757B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990004182A KR100312757B1 (ko) 1999-02-08 1999-02-08 박막 트랜지스터 기판의 제조 방법 및 박막의 사진 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990004182A KR100312757B1 (ko) 1999-02-08 1999-02-08 박막 트랜지스터 기판의 제조 방법 및 박막의 사진 식각 방법

Publications (2)

Publication Number Publication Date
KR20000055524A KR20000055524A (ko) 2000-09-05
KR100312757B1 true KR100312757B1 (ko) 2001-11-03

Family

ID=19573671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990004182A KR100312757B1 (ko) 1999-02-08 1999-02-08 박막 트랜지스터 기판의 제조 방법 및 박막의 사진 식각 방법

Country Status (1)

Country Link
KR (1) KR100312757B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480458B1 (ko) * 2000-06-26 2005-04-06 엔이씨 엘씨디 테크놀로지스, 엘티디. 패턴형성방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020036023A (ko) * 2000-11-07 2002-05-16 구본준, 론 위라하디락사 액정 표시 장치용 어레이 기판의 제조 방법
KR100794470B1 (ko) * 2000-12-29 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR100750919B1 (ko) * 2001-02-05 2007-08-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100956335B1 (ko) 2002-05-09 2010-05-06 삼성전자주식회사 액정 표시 장치
US7569153B2 (en) 2002-05-23 2009-08-04 Lg Display Co., Ltd. Fabrication method of liquid crystal display device
KR100845556B1 (ko) * 2002-09-14 2008-07-10 삼성전자주식회사 액정 표시 장치
KR100878242B1 (ko) * 2002-10-14 2009-01-13 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100531486B1 (ko) * 2004-02-09 2005-11-28 엘지.필립스 엘시디 주식회사 박막트랜지스터 어레이 기판의 제조방법용 마스크

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480458B1 (ko) * 2000-06-26 2005-04-06 엔이씨 엘씨디 테크놀로지스, 엘티디. 패턴형성방법

Also Published As

Publication number Publication date
KR20000055524A (ko) 2000-09-05

Similar Documents

Publication Publication Date Title
JP4801828B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
JP4761600B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR100372306B1 (ko) 박막트랜지스터의제조방법
JP2000164584A (ja) 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法
JP2000164886A (ja) 薄膜トランジスタ―基板及びその製造方法
KR100312757B1 (ko) 박막 트랜지스터 기판의 제조 방법 및 박막의 사진 식각 방법
KR100601168B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100543042B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100560969B1 (ko) 액정표시장치용광마스크의제조방법
KR100508034B1 (ko) 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
KR100623975B1 (ko) 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
KR100333978B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100333979B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100635943B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100601170B1 (ko) 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100315921B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100283519B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100601174B1 (ko) 박막 트랜지스터 기판용 광마스크 제작 방법
KR100601171B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20020064021A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100686236B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100590755B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100646779B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100601167B1 (ko) 박막의사진식각방법및이를이용한액정표시장치용박막트랜지스터기판의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070928

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee