JP2000164584A - 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法 - Google Patents
薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法Info
- Publication number
- JP2000164584A JP2000164584A JP11336871A JP33687199A JP2000164584A JP 2000164584 A JP2000164584 A JP 2000164584A JP 11336871 A JP11336871 A JP 11336871A JP 33687199 A JP33687199 A JP 33687199A JP 2000164584 A JP2000164584 A JP 2000164584A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- gate
- forming
- layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Abstract
(57)【要約】
【課題】 液晶表示装置用薄膜トランジスタ基板の製造
工程を単純化して製造原価を減少させ、さらに収率も増
加させることにある。具体的には、液晶表示装置用薄膜
トランジスタ基板の製造工程において、広い面積を互い
に異なる深さでエッチングしながらも、一つのエッチン
グの深さに対しては均一なエッチングの深さを有するよ
うにする。 【解決手段】ゲート絶縁膜３０のパターンを、部分によ
って厚さが異なる感光膜パターンＰＲを用いて形成し、
感光膜パターンＰＲを用いたエッチング過程で半導体層
４０、接触層５０、データ配線、保護絶縁膜７０及び画
素電極８２のパターンの少なくともいずれか一つと共に
形成する液晶表示装置用薄膜トランジスタ基板の製造方
法。
工程を単純化して製造原価を減少させ、さらに収率も増
加させることにある。具体的には、液晶表示装置用薄膜
トランジスタ基板の製造工程において、広い面積を互い
に異なる深さでエッチングしながらも、一つのエッチン
グの深さに対しては均一なエッチングの深さを有するよ
うにする。 【解決手段】ゲート絶縁膜３０のパターンを、部分によ
って厚さが異なる感光膜パターンＰＲを用いて形成し、
感光膜パターンＰＲを用いたエッチング過程で半導体層
４０、接触層５０、データ配線、保護絶縁膜７０及び画
素電極８２のパターンの少なくともいずれか一つと共に
形成する液晶表示装置用薄膜トランジスタ基板の製造方
法。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜の写真エッチン
グ方法及びこれを用いた液晶表示装置用薄膜トランジス
タ基板の製造方法に関する。
グ方法及びこれを用いた液晶表示装置用薄膜トランジス
タ基板の製造方法に関する。
【０００２】
【従来の技術】一般に、液晶表示装置は、二枚の基板か
らなり、この基板のうちの一方または両方に電気場を発
生する二種類の電極が形成され、これらの電極に印加さ
れる電圧を調節することによって画像を表示する装置で
ある。二枚の基板のうちで、液晶表示装置用薄膜トラン
ジスタ基板は、本発明者の大韓民国特許出願第９５−１
８９号のように、基板の上に形成されている薄膜トラン
ジスタとこれによって制御される画素電極とを基本構造
とする。この特許出願のように、薄膜トランジスタ基板
は多様な層にかけての薄膜の成膜及び写真エッチング工
程を通じて製造され、写真エッチングの回数がその製造
工程の数を代表する。したがって、どれほど少ない回数
の写真エッチング工程を通じてどれほど安定した素子を
形成するかが、前記９５−１８９号のように、製造原価
を決定する重要な要素である。
らなり、この基板のうちの一方または両方に電気場を発
生する二種類の電極が形成され、これらの電極に印加さ
れる電圧を調節することによって画像を表示する装置で
ある。二枚の基板のうちで、液晶表示装置用薄膜トラン
ジスタ基板は、本発明者の大韓民国特許出願第９５−１
８９号のように、基板の上に形成されている薄膜トラン
ジスタとこれによって制御される画素電極とを基本構造
とする。この特許出願のように、薄膜トランジスタ基板
は多様な層にかけての薄膜の成膜及び写真エッチング工
程を通じて製造され、写真エッチングの回数がその製造
工程の数を代表する。したがって、どれほど少ない回数
の写真エッチング工程を通じてどれほど安定した素子を
形成するかが、前記９５−１８９号のように、製造原価
を決定する重要な要素である。
【０００３】
【発明が解決しようとする課題】しかし、実際に液晶表
示装置の基板を完成するためには、それぞれの薄膜トラ
ンジスタに電気的な信号を伝達するための配線が必要で
あり、各配線を外部の駆動回路に電気的に接続するため
のパッドが必ず必要であるので、パッドを含んだ製造工
程を提示しなければならない。しかし、特許出願第９５
−１８９号は薄膜トランジスタを製造する工程だけにつ
いて記載している。
示装置の基板を完成するためには、それぞれの薄膜トラ
ンジスタに電気的な信号を伝達するための配線が必要で
あり、各配線を外部の駆動回路に電気的に接続するため
のパッドが必ず必要であるので、パッドを含んだ製造工
程を提示しなければならない。しかし、特許出願第９５
−１８９号は薄膜トランジスタを製造する工程だけにつ
いて記載している。
【０００４】また、他の従来技術として、A TFT Manufa
ctured by 4Masks Process with New Photolithography
(Chang Wook Hanほか、Proceedings of The 18th Inter
national Display Research Conference Asia Display
９８、ｐ． １１０９−１１１２、１９９８．９．２
８−１０．１）（以下、“アジアディスプレー”とす
る）に四枚のマスクを用いて薄膜トランジスタを製造す
る方法が記載されている。
ctured by 4Masks Process with New Photolithography
(Chang Wook Hanほか、Proceedings of The 18th Inter
national Display Research Conference Asia Display
９８、ｐ． １１０９−１１１２、１９９８．９．２
８−１０．１）（以下、“アジアディスプレー”とす
る）に四枚のマスクを用いて薄膜トランジスタを製造す
る方法が記載されている。
【０００５】一方、画素に印加された電圧を長い時間保
存するために維持蓄電器を形成する場合が一般的であ
り、維持蓄電器は、ゲート電極及びゲート線と同一な層
に作られた維持容量電極と、保護膜の上に形成された画
素電極とを重畳して作成される。しかし、ここで、維持
容量電極はゲート絶縁膜、半導体層及び保護膜で覆われ
ており、画素電極は下部のゲート絶縁膜無しで基板の上
に直接形成されているので、画素電極を維持容量電極と
重畳させるためには、画素電極を基板のすぐ上からゲー
ト絶縁膜、半導体層及び保護膜からなる三層膜のすぐ上
に置かなければならないので、段差が激しくなって断線
が生じる問題がある。
存するために維持蓄電器を形成する場合が一般的であ
り、維持蓄電器は、ゲート電極及びゲート線と同一な層
に作られた維持容量電極と、保護膜の上に形成された画
素電極とを重畳して作成される。しかし、ここで、維持
容量電極はゲート絶縁膜、半導体層及び保護膜で覆われ
ており、画素電極は下部のゲート絶縁膜無しで基板の上
に直接形成されているので、画素電極を維持容量電極と
重畳させるためには、画素電極を基板のすぐ上からゲー
ト絶縁膜、半導体層及び保護膜からなる三層膜のすぐ上
に置かなければならないので、段差が激しくなって断線
が生じる問題がある。
【０００６】一方、第９５−１８９号に示したように、
従来の一般的な写真エッチング工程は、感光膜を二つの
部分、つまり光に照射される部分と照射されない部分に
分けて露光した後に現像するため、感光膜が全然なかっ
たり一定の厚さで存在し、これによってエッチングの深
さも一定である。しかし、“アジアディスプレー”に
は、特定の部分にだけグリッド(grid)があるマスクを使
って陽の感光膜を露光することによって、グリッド部分
に照射される光の量が減少して他の部分より厚さの薄い
部分がある感光膜パターンを形成する技術が記載されて
いる。このような状態でエッチングをすると、感光膜下
部膜のエッチングの深さが異なるようになるのである。
従来の一般的な写真エッチング工程は、感光膜を二つの
部分、つまり光に照射される部分と照射されない部分に
分けて露光した後に現像するため、感光膜が全然なかっ
たり一定の厚さで存在し、これによってエッチングの深
さも一定である。しかし、“アジアディスプレー”に
は、特定の部分にだけグリッド(grid)があるマスクを使
って陽の感光膜を露光することによって、グリッド部分
に照射される光の量が減少して他の部分より厚さの薄い
部分がある感光膜パターンを形成する技術が記載されて
いる。このような状態でエッチングをすると、感光膜下
部膜のエッチングの深さが異なるようになるのである。
【０００７】前記のように、第９５−１８９号の場合に
用いた従来のエッチング工程は、一つの写真エッチング
工程でエッチングの深さを調節することができないとい
う問題点があり、アジアディスプレーの場合にはグリッ
ドマスクで処理できる領域が限定されているため、広範
囲の領域が処理できなかったり、もしできるとしても全
体的に均一なエッチングの深さを有するように処理する
のは難しい。
用いた従来のエッチング工程は、一つの写真エッチング
工程でエッチングの深さを調節することができないとい
う問題点があり、アジアディスプレーの場合にはグリッ
ドマスクで処理できる領域が限定されているため、広範
囲の領域が処理できなかったり、もしできるとしても全
体的に均一なエッチングの深さを有するように処理する
のは難しい。
【０００８】また、米国特許第４，２３１，８１１号，
第５，６１８，６４３号，第４，４１５，２６２号及び
日本国特許公開公報昭和６１−１８１１３０号などにも
グリッド光マスクを用いて露光したり、光マスクの遮断
層の厚さを調節して透過率を異なるようにすることによ
って形成された感光膜の厚さの差を用いるイオン注入及
び薄膜エッチング方法などが公知されているが、これら
も同一な問題点を有している。
第５，６１８，６４３号，第４，４１５，２６２号及び
日本国特許公開公報昭和６１−１８１１３０号などにも
グリッド光マスクを用いて露光したり、光マスクの遮断
層の厚さを調節して透過率を異なるようにすることによ
って形成された感光膜の厚さの差を用いるイオン注入及
び薄膜エッチング方法などが公知されているが、これら
も同一な問題点を有している。
【０００９】本発明の技術的課題は、薄膜の新しいエッ
チング方法を提供し、液晶表示装置用薄膜トランジスタ
基板の製造工程を単純化して製造原価を減少させ、さら
に収率も増加させることにある。また、広い面積を互い
に異なる深さでエッチングしながらも一つのエッチング
の深さに対しては均一なエッチングの深さを有するよう
にすることにある。
チング方法を提供し、液晶表示装置用薄膜トランジスタ
基板の製造工程を単純化して製造原価を減少させ、さら
に収率も増加させることにある。また、広い面積を互い
に異なる深さでエッチングしながらも一つのエッチング
の深さに対しては均一なエッチングの深さを有するよう
にすることにある。
【００１０】
【課題を解決するための手段】本発明は前記のような課
題を解決するために、ゲートパッドを現す接触窓を少な
くとも一つ以上の異なる薄膜と共にパターニングする。
本発明によると、画面表示部と周辺部とを含む基板の上
に画面表示部のゲート線およびゲート電極と周辺部のゲ
ートパッドとを含むゲート配線を形成し、その上にゲー
ト絶縁膜パターンを形成する。ゲート絶縁膜パターンの
上に半導体層パターンを形成し、その上にゲート絶縁膜
パターンを形成する。ゲート絶縁膜パターンの上に半導
体層パターンを形成し、その上に接触層パターンを形成
した後、その上に画面表示部のデータ線とソース及びド
レーン電極と周辺部のデータパッドとを含むデータ配線
を形成する。チャンネル保護膜パターンを形成し、ドレ
ーン電極と連結される画素電極を形成する。ここで、ゲ
ート絶縁膜パターンは、部分によって厚さが異なる感光
膜パターンを用いて形成し、感光膜パターンを用いたエ
ッチング過程において半導体層パターン、接触層パター
ン、データ配線、保護絶縁膜パターン及び画素電極のう
ちの少なくとも一つと共に形成する。この時、感光膜パ
ターンは第１部分、第１部分より厚い第２部分、第２部
分より厚い第３部分を有し、第１部分はゲートパッドの
上部に位置しており、第２部分は画面表示部に位置する
のが好ましく、感光膜パターンは保護絶縁膜の上に形成
され、ゲート絶縁膜パターン、半導体層パターン及び保
護絶縁膜パターンを形成する段階は、一度のエッチング
工程を通じて第１部分の下の保護絶縁膜及び半導体層を
エッチングすると共に第２部分をエッチングする段階、
アッシング工程を通じて第２部分を除去してその下の保
護絶縁膜を露出する段階、感光膜パターンをマスクとし
て保護絶縁膜及びゲート絶縁膜をエッチングして第２部
分の下の半導体層を露出すると共に第１部分の下のゲー
トパッドを露出する第１接触口を形成する段階、感光膜
パターンをマスクとして前記第２部分から前記半導体層
を除去する段階とからなる。
題を解決するために、ゲートパッドを現す接触窓を少な
くとも一つ以上の異なる薄膜と共にパターニングする。
本発明によると、画面表示部と周辺部とを含む基板の上
に画面表示部のゲート線およびゲート電極と周辺部のゲ
ートパッドとを含むゲート配線を形成し、その上にゲー
ト絶縁膜パターンを形成する。ゲート絶縁膜パターンの
上に半導体層パターンを形成し、その上にゲート絶縁膜
パターンを形成する。ゲート絶縁膜パターンの上に半導
体層パターンを形成し、その上に接触層パターンを形成
した後、その上に画面表示部のデータ線とソース及びド
レーン電極と周辺部のデータパッドとを含むデータ配線
を形成する。チャンネル保護膜パターンを形成し、ドレ
ーン電極と連結される画素電極を形成する。ここで、ゲ
ート絶縁膜パターンは、部分によって厚さが異なる感光
膜パターンを用いて形成し、感光膜パターンを用いたエ
ッチング過程において半導体層パターン、接触層パター
ン、データ配線、保護絶縁膜パターン及び画素電極のう
ちの少なくとも一つと共に形成する。この時、感光膜パ
ターンは第１部分、第１部分より厚い第２部分、第２部
分より厚い第３部分を有し、第１部分はゲートパッドの
上部に位置しており、第２部分は画面表示部に位置する
のが好ましく、感光膜パターンは保護絶縁膜の上に形成
され、ゲート絶縁膜パターン、半導体層パターン及び保
護絶縁膜パターンを形成する段階は、一度のエッチング
工程を通じて第１部分の下の保護絶縁膜及び半導体層を
エッチングすると共に第２部分をエッチングする段階、
アッシング工程を通じて第２部分を除去してその下の保
護絶縁膜を露出する段階、感光膜パターンをマスクとし
て保護絶縁膜及びゲート絶縁膜をエッチングして第２部
分の下の半導体層を露出すると共に第１部分の下のゲー
トパッドを露出する第１接触口を形成する段階、感光膜
パターンをマスクとして前記第２部分から前記半導体層
を除去する段階とからなる。
【００１１】また、第１部分の保護絶縁膜及び半導体層
をエッチングする段階においてデータパッドを露出する
第２接触口を形成することができ、第１接触口を形成す
る段階においてデータパッドを露出する第２接触口を形
成することができ、第１接触口を形成する段階において
ドレーン電極を露出する第３接触口を形成することがで
きる。第１部分の保護絶縁膜及び半導体層をエッチング
する段階においてドレーン電極を露出する第３接触口を
形成することができ、保護絶縁膜及び半導体層をエッチ
ングする段階は乾式エッチングで実施し、乾式エッチン
グ用気体としてはＳＦ6＋Ｏ2またはＳＦ6＋ＨＣｌを用
いることができ、アッシング工程はＮ2＋Ｏ2またはＯ2
＋Ａｒ気体を用いることができる。半導体層は非晶質ケ
イ素で形成し、第１接触窓を形成する段階では保護絶縁
膜と半導体層とのエッチング選択比が優れているＳＦ6
＋Ｎ2またはＳＦ6＋Ｏ2またはＣＦ4＋Ｏ2またはＣＦ4＋
ＣＨＦ3＋Ｏ2気体を用いることができ、半導体層を除去
する段階では乾式エッチング用気体としてＣｌ2＋Ｏ2ま
たはＳＦ6＋ＨＣｌ＋Ｏ2＋Ａｒを用いることができる。
をエッチングする段階においてデータパッドを露出する
第２接触口を形成することができ、第１接触口を形成す
る段階においてデータパッドを露出する第２接触口を形
成することができ、第１接触口を形成する段階において
ドレーン電極を露出する第３接触口を形成することがで
きる。第１部分の保護絶縁膜及び半導体層をエッチング
する段階においてドレーン電極を露出する第３接触口を
形成することができ、保護絶縁膜及び半導体層をエッチ
ングする段階は乾式エッチングで実施し、乾式エッチン
グ用気体としてはＳＦ6＋Ｏ2またはＳＦ6＋ＨＣｌを用
いることができ、アッシング工程はＮ2＋Ｏ2またはＯ2
＋Ａｒ気体を用いることができる。半導体層は非晶質ケ
イ素で形成し、第１接触窓を形成する段階では保護絶縁
膜と半導体層とのエッチング選択比が優れているＳＦ6
＋Ｎ2またはＳＦ6＋Ｏ2またはＣＦ4＋Ｏ2またはＣＦ4＋
ＣＨＦ3＋Ｏ2気体を用いることができ、半導体層を除去
する段階では乾式エッチング用気体としてＣｌ2＋Ｏ2ま
たはＳＦ6＋ＨＣｌ＋Ｏ2＋Ａｒを用いることができる。
【００１２】画素電極を形成する段階において、露出さ
れているゲートパッドとデータパッドとをそれぞれ覆っ
た補助ゲートパッドと補助データパッドとを形成するこ
ともできる。
れているゲートパッドとデータパッドとをそれぞれ覆っ
た補助ゲートパッドと補助データパッドとを形成するこ
ともできる。
【００１３】本発明の目的を達成するための他の手段と
しては、絶縁基板の上にゲート線、ゲート電極及びゲー
トパッドを含むゲート配線を形成する段階、ゲートパッ
ドの少なくとも一部分は覆わずにゲート配線を覆うゲー
ト絶縁膜パターンを形成する段階、ゲート絶縁膜パター
ンの上に半導体層パターンを形成する段階、半導体層パ
ターンの上に接触層パターンを形成する段階、接触層パ
ターンの上にデータ線、ソース電極、ドレーン電極及び
データパッドを含むデータ配線を形成する段階、データ
配線の上にドレーン電極を露出する第１接触口を有する
保護絶縁膜パターンを形成する段階、保護絶縁膜の上に
第１接触口を有する保護絶縁膜パターンを形成する段
階、保護絶縁膜の上に第１接触口を通じてドレーン電極
と連結される画素電極を形成する段階を経て薄膜トラン
ジスタ基板を製造することができる。この時、ゲート絶
縁膜パターンは一度の写真エッチング工程を通じて半導
体層パターン、接触層パターン、データ配線、保護絶縁
膜パターン及び画素電極のうちの少なくとも一つと共に
形成し、写真エッチング工程は感光膜を塗布する段階、
感光膜を光の透過率がそれぞれ異なる第１部分、第２部
分及び第３部分を有する光マスクを通じて露光する段
階、感光膜を現像して感光膜パターンを形成する段階と
を含む。
しては、絶縁基板の上にゲート線、ゲート電極及びゲー
トパッドを含むゲート配線を形成する段階、ゲートパッ
ドの少なくとも一部分は覆わずにゲート配線を覆うゲー
ト絶縁膜パターンを形成する段階、ゲート絶縁膜パター
ンの上に半導体層パターンを形成する段階、半導体層パ
ターンの上に接触層パターンを形成する段階、接触層パ
ターンの上にデータ線、ソース電極、ドレーン電極及び
データパッドを含むデータ配線を形成する段階、データ
配線の上にドレーン電極を露出する第１接触口を有する
保護絶縁膜パターンを形成する段階、保護絶縁膜の上に
第１接触口を有する保護絶縁膜パターンを形成する段
階、保護絶縁膜の上に第１接触口を通じてドレーン電極
と連結される画素電極を形成する段階を経て薄膜トラン
ジスタ基板を製造することができる。この時、ゲート絶
縁膜パターンは一度の写真エッチング工程を通じて半導
体層パターン、接触層パターン、データ配線、保護絶縁
膜パターン及び画素電極のうちの少なくとも一つと共に
形成し、写真エッチング工程は感光膜を塗布する段階、
感光膜を光の透過率がそれぞれ異なる第１部分、第２部
分及び第３部分を有する光マスクを通じて露光する段
階、感光膜を現像して感光膜パターンを形成する段階と
を含む。
【００１４】ここで、光マスクの第２部分の光の透過率
は第１部分の２０％乃至６０％であり、第３部分は光の
透過率が３％未満であることもあり、光マスクはマスク
基板と少なくとも一つ以上のマスク層とを有し、第１部
分と第２部分との光の透過率の差異はマスク層を光の透
過率が互いに異なる物質で形成することによって調節す
ることができ、光マスクはマスク基板と少なくとも一つ
以上のマスク層とを有し、第１部分と第２部分との光の
透過率の差異はマスク層の厚さを変更することによって
調節することもできる。また、露光器の分解能より小さ
な大きさのスリットまたはグリッドパターンを形成する
ことによって光の透過率を調節することもできる。
は第１部分の２０％乃至６０％であり、第３部分は光の
透過率が３％未満であることもあり、光マスクはマスク
基板と少なくとも一つ以上のマスク層とを有し、第１部
分と第２部分との光の透過率の差異はマスク層を光の透
過率が互いに異なる物質で形成することによって調節す
ることができ、光マスクはマスク基板と少なくとも一つ
以上のマスク層とを有し、第１部分と第２部分との光の
透過率の差異はマスク層の厚さを変更することによって
調節することもできる。また、露光器の分解能より小さ
な大きさのスリットまたはグリッドパターンを形成する
ことによって光の透過率を調節することもできる。
【００１５】また、他の方法としては、絶縁基板の上に
ゲート線、ゲート電極およびゲートパッドを含むゲート
配線を形成する段階、ゲート配線の上にゲート絶縁膜パ
ターンを形成する段階、ゲート絶縁膜パターンの上に半
導体層パターンを形成する段階、半導体層パターンの上
に接触層パターンを形成する段階、接触層パターンの上
にデータ線、ソース及びドレーン電極、データパッドを
含むデータ配線を形成する段階、チャンネル保護膜パタ
ーンを形成する段階、そしてドレーン電極と連結される
画素電極を形成する段階を含み、ゲート絶縁膜パターン
は半導体層パターン、接触層パターン、データ配線、チ
ャンネル保護膜パターン及び画素電極のうちの少なくと
もいずれか一つと共に一度のエッチング工程で形成し、
写真エッチング工程は感光膜を塗布する段階、感光膜
を、第１部分と光の透過率が第１部分より高い第２部分
とを有する第１光マスクと、光透過率が第１部分より高
くて第２部分よりは低い第３部分と第１部分と光の透過
率が同一な第４部分とを有する第２光マスクとを用いて
露光する段階、感光膜を現像して感光膜パターンを現像
する段階を含む工程を通じて液晶表示装置用薄膜トラン
ジスタ基板を製造することができる。この時、第３部分
の透過率は第２部分の透過率の２０％乃至６０％となる
ようにすることができ、第１及び第２光マスクはそれぞ
れマスク基板と少なくとも一つ以上のマスク層とを有
し、第２部分と前記第３部分との光の透過率の差異はマ
スク層を光の透過率が互いに異なる物質で形成すること
によって調節し、第１及び第２光マスクはマスク基板と
少なくとも一つ以上のマスク層とを有し、第２部分と第
３部分との光の透過率の差異はマスク層の厚さを変更す
ることによって調節することもできる。
ゲート線、ゲート電極およびゲートパッドを含むゲート
配線を形成する段階、ゲート配線の上にゲート絶縁膜パ
ターンを形成する段階、ゲート絶縁膜パターンの上に半
導体層パターンを形成する段階、半導体層パターンの上
に接触層パターンを形成する段階、接触層パターンの上
にデータ線、ソース及びドレーン電極、データパッドを
含むデータ配線を形成する段階、チャンネル保護膜パタ
ーンを形成する段階、そしてドレーン電極と連結される
画素電極を形成する段階を含み、ゲート絶縁膜パターン
は半導体層パターン、接触層パターン、データ配線、チ
ャンネル保護膜パターン及び画素電極のうちの少なくと
もいずれか一つと共に一度のエッチング工程で形成し、
写真エッチング工程は感光膜を塗布する段階、感光膜
を、第１部分と光の透過率が第１部分より高い第２部分
とを有する第１光マスクと、光透過率が第１部分より高
くて第２部分よりは低い第３部分と第１部分と光の透過
率が同一な第４部分とを有する第２光マスクとを用いて
露光する段階、感光膜を現像して感光膜パターンを現像
する段階を含む工程を通じて液晶表示装置用薄膜トラン
ジスタ基板を製造することができる。この時、第３部分
の透過率は第２部分の透過率の２０％乃至６０％となる
ようにすることができ、第１及び第２光マスクはそれぞ
れマスク基板と少なくとも一つ以上のマスク層とを有
し、第２部分と前記第３部分との光の透過率の差異はマ
スク層を光の透過率が互いに異なる物質で形成すること
によって調節し、第１及び第２光マスクはマスク基板と
少なくとも一つ以上のマスク層とを有し、第２部分と第
３部分との光の透過率の差異はマスク層の厚さを変更す
ることによって調節することもできる。
【００１６】本発明では次のような新しい薄膜の写真エ
ッチング方法を提案する。基板の上に少なくとも一つの
薄膜を形成する段階、薄膜の上に感光膜を塗布する段
階、互いに異なる透過率を有する三つ以上の部分を有す
る少なくとも一つ以上の光マスクを用いて前記感光膜を
露光する段階、感光膜を現像して位置によって厚さが異
なる感光膜パターンを形成する段階、感光膜及び薄膜を
共にエッチングする段階を経て薄膜のパターニングを行
うことができる。ここで、エッチング段階は乾式エッチ
ングを用いることもでき、感光膜は陽性感光膜であるの
が好ましい。
ッチング方法を提案する。基板の上に少なくとも一つの
薄膜を形成する段階、薄膜の上に感光膜を塗布する段
階、互いに異なる透過率を有する三つ以上の部分を有す
る少なくとも一つ以上の光マスクを用いて前記感光膜を
露光する段階、感光膜を現像して位置によって厚さが異
なる感光膜パターンを形成する段階、感光膜及び薄膜を
共にエッチングする段階を経て薄膜のパターニングを行
うことができる。ここで、エッチング段階は乾式エッチ
ングを用いることもでき、感光膜は陽性感光膜であるの
が好ましい。
【００１７】また、他の方法としては、基板の上に少な
くとも一つの薄膜を形成する段階、薄膜の上に第１部
分、第１部分より厚さが厚い第２部分及び第２部分より
厚さが厚い第３部分を有する感光膜パターンを形成する
段階、感光膜と共に第１部分の下部の薄膜をエッチング
し、第２部分や第３部分の下部の薄膜はその上部の感光
膜によって保護される段階、感光膜の第２部分を除去し
てその下部の薄膜を露出させ、第３部分は一定の厚さで
残留させる段階、第２部分が除去された部分を通じて露
出されている薄膜をエッチングし、第３部分の下部の薄
膜はその上部の感光膜によって保護されている段階を経
て薄膜を写真エッチングする。この時、感光膜の第２部
分を除去する段階はアッシングでもあり得る。
くとも一つの薄膜を形成する段階、薄膜の上に第１部
分、第１部分より厚さが厚い第２部分及び第２部分より
厚さが厚い第３部分を有する感光膜パターンを形成する
段階、感光膜と共に第１部分の下部の薄膜をエッチング
し、第２部分や第３部分の下部の薄膜はその上部の感光
膜によって保護される段階、感光膜の第２部分を除去し
てその下部の薄膜を露出させ、第３部分は一定の厚さで
残留させる段階、第２部分が除去された部分を通じて露
出されている薄膜をエッチングし、第３部分の下部の薄
膜はその上部の感光膜によって保護されている段階を経
て薄膜を写真エッチングする。この時、感光膜の第２部
分を除去する段階はアッシングでもあり得る。
【００１８】基板の上にゲート線、ゲート電極及びゲー
トパッドを含むゲート配線を形成する段階、ゲート配線
の上にゲート絶縁膜、半導体層、接触層、導電体層を連
続して蒸着する段階、導電体層と接触層とを写真エッチ
ングしてデータ線、ソース電極、ドレーン電極及びデー
タパッドを含むデータ配線及びその下部の接触層パター
ンを形成する段階、保護絶縁膜を蒸着する段階、保護絶
縁膜の上に感光膜を塗布する段階、感光膜を露光かつ現
像して位置によって厚さの異なる感光膜パターンを形成
する段階、感光膜パターンと共に保護絶縁膜、半導体層
及びゲート絶縁膜をエッチングし、保護絶縁膜パター
ン、半導体層パターン及びゲートパッドを露出する接触
口を有して画面表示部は０ではない厚さを有するゲート
絶縁膜パターンを形成する段階、保護絶縁膜の上にドレ
ーン電極と連結される画素電極を形成する段階を含む方
法によって液晶表示装置用薄膜トランジスタ基板を製造
することができる。
トパッドを含むゲート配線を形成する段階、ゲート配線
の上にゲート絶縁膜、半導体層、接触層、導電体層を連
続して蒸着する段階、導電体層と接触層とを写真エッチ
ングしてデータ線、ソース電極、ドレーン電極及びデー
タパッドを含むデータ配線及びその下部の接触層パター
ンを形成する段階、保護絶縁膜を蒸着する段階、保護絶
縁膜の上に感光膜を塗布する段階、感光膜を露光かつ現
像して位置によって厚さの異なる感光膜パターンを形成
する段階、感光膜パターンと共に保護絶縁膜、半導体層
及びゲート絶縁膜をエッチングし、保護絶縁膜パター
ン、半導体層パターン及びゲートパッドを露出する接触
口を有して画面表示部は０ではない厚さを有するゲート
絶縁膜パターンを形成する段階、保護絶縁膜の上にドレ
ーン電極と連結される画素電極を形成する段階を含む方
法によって液晶表示装置用薄膜トランジスタ基板を製造
することができる。
【００１９】ここで、画素電極を形成する段階において
露出されているゲートパッドとデータパッドとをそれぞ
れ覆う補助ゲートパッドと補助データパッドとを形成す
ることができる。または、基板の上に第１金属層を積層
し、第１写真エッチング工程でゲート線及びゲートパッ
ドを含むゲート配線を形成する段階、ゲート配線の上に
第１絶縁膜、半導体層、接触層及び第２金属層を形成す
る段階、第１金属層及び接触層を第２写真エッチング工
程でパターニングし、ソース及びドレーン電極、データ
パッド及びデータ線を含むデータ配線を形成する段階、
データ配線の上に第２絶縁層を積層する段階、第３写真
エッチング工程で第２絶縁層、半導体層及び第１絶縁層
をパターニングし、ゲート配線とデータ配線及びソース
電極とドレーン電極の間に現れた半導体層は覆い、ドレ
ーン電極の一部及びデータパッド部の第２金属層を現す
保護膜パターン、少なくともゲート配線上では分離され
た領域がある半導体層パターン及びゲートパッド部の第
１金属層は露出する第１絶縁層パターンを形成する段
階、前記全てのパターンの上に透明電極層を積層する段
階、第４写真エッチング工程で透明電極層をパターニン
グして現れたドレーン電極と接触する画素電極パターン
を形成し、現れたゲートパッド部パターンに接触する補
助ゲートパッド部パターン及びデータパッド部パターン
に接触する補助データパッド部パターンを形成する段階
を含む方法によって薄膜トランジスタ基板を製造するこ
とができる。
露出されているゲートパッドとデータパッドとをそれぞ
れ覆う補助ゲートパッドと補助データパッドとを形成す
ることができる。または、基板の上に第１金属層を積層
し、第１写真エッチング工程でゲート線及びゲートパッ
ドを含むゲート配線を形成する段階、ゲート配線の上に
第１絶縁膜、半導体層、接触層及び第２金属層を形成す
る段階、第１金属層及び接触層を第２写真エッチング工
程でパターニングし、ソース及びドレーン電極、データ
パッド及びデータ線を含むデータ配線を形成する段階、
データ配線の上に第２絶縁層を積層する段階、第３写真
エッチング工程で第２絶縁層、半導体層及び第１絶縁層
をパターニングし、ゲート配線とデータ配線及びソース
電極とドレーン電極の間に現れた半導体層は覆い、ドレ
ーン電極の一部及びデータパッド部の第２金属層を現す
保護膜パターン、少なくともゲート配線上では分離され
た領域がある半導体層パターン及びゲートパッド部の第
１金属層は露出する第１絶縁層パターンを形成する段
階、前記全てのパターンの上に透明電極層を積層する段
階、第４写真エッチング工程で透明電極層をパターニン
グして現れたドレーン電極と接触する画素電極パターン
を形成し、現れたゲートパッド部パターンに接触する補
助ゲートパッド部パターン及びデータパッド部パターン
に接触する補助データパッド部パターンを形成する段階
を含む方法によって薄膜トランジスタ基板を製造するこ
とができる。
【００２０】この時、第３写真エッチング段階は、第２
絶縁層の上に感光膜をコーティングする段階と、感光膜
を露光する工程で少なくとも二つの互いに異なる透過率
を有する部分がある光マスクを用いて露光する段階とを
含むことができ、第３写真エッチング段階は、露光工程
後に現像工程を進め、少なくとも感光膜が三つの高さを
有するようにパターニングする段階を含むことができ、
感光膜パターンの最も低い第１部分とその下部の第２絶
縁膜、半導体層及び第１絶縁膜とをエッチングしてゲー
トパッドを露出すると共に、感光膜パターンの中間の高
さの第２部分とその下部の第２絶縁膜と半導体層とをエ
ッチングし、感光膜パターンの最も高い第３部分の下部
の第２絶縁膜はエッチングされないようにする段階を含
むことができる。また、感光膜とその下部の第２絶縁
膜、半導体層及び第１絶縁膜とをエッチングする段階
は、感光膜の第２及び第３部分をエッチング遮断層とし
て第１部分の下部の第２絶縁膜、半導体層及び第１絶縁
膜をエッチングする段階、感光膜の第２部分をアッシン
グによって除去し、その下部の前記第２絶縁膜パターン
を露出する段階、第３部分をエッチング遮断層として露
出されている第２絶縁膜とその下部の半導体層とをエッ
チングする段階を含むことができる。アッシング工程は
酸素を用いるものもあり得、光マスクの透過率の差異は
パターン層の厚さによって調節することができ、光マス
クはゲートパッドを形成するための第１光マスクとゲー
トパッド以外の部分を形成するための第２光マスクとに
分離されており、第１光マスク全体の透過率と第２光マ
スク全体の透過率とが互いに異なるものであることもあ
る。
絶縁層の上に感光膜をコーティングする段階と、感光膜
を露光する工程で少なくとも二つの互いに異なる透過率
を有する部分がある光マスクを用いて露光する段階とを
含むことができ、第３写真エッチング段階は、露光工程
後に現像工程を進め、少なくとも感光膜が三つの高さを
有するようにパターニングする段階を含むことができ、
感光膜パターンの最も低い第１部分とその下部の第２絶
縁膜、半導体層及び第１絶縁膜とをエッチングしてゲー
トパッドを露出すると共に、感光膜パターンの中間の高
さの第２部分とその下部の第２絶縁膜と半導体層とをエ
ッチングし、感光膜パターンの最も高い第３部分の下部
の第２絶縁膜はエッチングされないようにする段階を含
むことができる。また、感光膜とその下部の第２絶縁
膜、半導体層及び第１絶縁膜とをエッチングする段階
は、感光膜の第２及び第３部分をエッチング遮断層とし
て第１部分の下部の第２絶縁膜、半導体層及び第１絶縁
膜をエッチングする段階、感光膜の第２部分をアッシン
グによって除去し、その下部の前記第２絶縁膜パターン
を露出する段階、第３部分をエッチング遮断層として露
出されている第２絶縁膜とその下部の半導体層とをエッ
チングする段階を含むことができる。アッシング工程は
酸素を用いるものもあり得、光マスクの透過率の差異は
パターン層の厚さによって調節することができ、光マス
クはゲートパッドを形成するための第１光マスクとゲー
トパッド以外の部分を形成するための第２光マスクとに
分離されており、第１光マスク全体の透過率と第２光マ
スク全体の透過率とが互いに異なるものであることもあ
る。
【００２１】また、画素電極はデータ配線の下部または
ドレーン電極の下部から延長された第１絶縁膜と直接接
触して形成されることもでき、半導体層は非晶質ケイ素
で作られることもある。また、接触層はリンがドーピン
グされた非晶質ケイ素で形成されることもあり、透明導
電層はＩＴＯであることもある。
ドレーン電極の下部から延長された第１絶縁膜と直接接
触して形成されることもでき、半導体層は非晶質ケイ素
で作られることもある。また、接触層はリンがドーピン
グされた非晶質ケイ素で形成されることもあり、透明導
電層はＩＴＯであることもある。
【００２２】前記のような方法によって、次のような構
造の薄膜トランジスタ基板を製造することができる。
造の薄膜トランジスタ基板を製造することができる。
【００２３】つまり、ゲート線、ゲート電極及びゲート
パッドを含むゲート配線が絶縁基板の上に形成されてお
り、ゲート配線の上に少なくとも前記ゲートパッドを露
出させる接触口を有するゲート絶縁膜パターンが形成さ
れており、半導体層パターンがゲート絶縁膜の上に形成
されており、接触層パターンが半導体層パターンの上に
形成されている。接触層パターンと実質的に同一な形態
を有してソース電極、ドレーン電極、データ線及びデー
タパッドを含むデータ配線が接触層パターンの上に形成
されており、ゲートパッド、前記データパッド及びドレ
ーン電極を露出させる接触口を有し、データ配線の下部
に形成されている半導体層パターン、ドレーン電極及び
データパッド部分を除外して実質的に同一なパターンを
有する保護膜パターンがデータ配線の上にデータ配線よ
り広い幅で形成されており、透明電極層パターンが露出
しているゲートパッド、データパッド及びドレーン電極
とそれぞれ電気的に連結されている。
パッドを含むゲート配線が絶縁基板の上に形成されてお
り、ゲート配線の上に少なくとも前記ゲートパッドを露
出させる接触口を有するゲート絶縁膜パターンが形成さ
れており、半導体層パターンがゲート絶縁膜の上に形成
されており、接触層パターンが半導体層パターンの上に
形成されている。接触層パターンと実質的に同一な形態
を有してソース電極、ドレーン電極、データ線及びデー
タパッドを含むデータ配線が接触層パターンの上に形成
されており、ゲートパッド、前記データパッド及びドレ
ーン電極を露出させる接触口を有し、データ配線の下部
に形成されている半導体層パターン、ドレーン電極及び
データパッド部分を除外して実質的に同一なパターンを
有する保護膜パターンがデータ配線の上にデータ配線よ
り広い幅で形成されており、透明電極層パターンが露出
しているゲートパッド、データパッド及びドレーン電極
とそれぞれ電気的に連結されている。
【００２４】この時、ドレーン電極に電気的に連結され
る透明電極層パターンの少なくとも一部はドレーン電極
の下部から延長されたゲート絶縁膜パターンの上部と接
触していることもある。半導体層パターン及び接触層パ
ターンの一部はゲート線の上部にも形成されており、ゲ
ート線の上部に位置する接触層パターンの上に形成され
ている維持電極をさらに含み、この維持電極は透明電極
層パターンと電気的に連結されることがある。ゲート絶
縁膜パターンの形態は透明電極が形成される領域では保
護絶縁膜パターンの形態と異なるように形成されること
もある。
る透明電極層パターンの少なくとも一部はドレーン電極
の下部から延長されたゲート絶縁膜パターンの上部と接
触していることもある。半導体層パターン及び接触層パ
ターンの一部はゲート線の上部にも形成されており、ゲ
ート線の上部に位置する接触層パターンの上に形成され
ている維持電極をさらに含み、この維持電極は透明電極
層パターンと電気的に連結されることがある。ゲート絶
縁膜パターンの形態は透明電極が形成される領域では保
護絶縁膜パターンの形態と異なるように形成されること
もある。
【００２５】
【発明の実施の形態】それでは、本発明が属する技術分
野で通常の知識を有する者が容易に実施することができ
るように、本発明の実施例について添付した図面を参考
しながら詳細に説明する。
野で通常の知識を有する者が容易に実施することができ
るように、本発明の実施例について添付した図面を参考
しながら詳細に説明する。
【００２６】本実施例は前記のような目的を達成するた
めに、ゲートパッドを現す接触窓を他の一つ或いは複数
の薄膜と同時にパターニングする。ただし、画面表示部
では他の薄膜だけをパターニングしてゲート絶縁膜を残
し、ゲートパッド部ではゲート絶縁膜を完全に除去す
る。
めに、ゲートパッドを現す接触窓を他の一つ或いは複数
の薄膜と同時にパターニングする。ただし、画面表示部
では他の薄膜だけをパターニングしてゲート絶縁膜を残
し、ゲートパッド部ではゲート絶縁膜を完全に除去す
る。
【００２７】先ず、図１乃至図５を参考にして本発明の
第１実施例による薄膜トランジスタ基板の構造について
詳細に説明する。
第１実施例による薄膜トランジスタ基板の構造について
詳細に説明する。
【００２８】図１に示したように、一つの絶縁基板に同
時に多数の液晶表示装置用パネル領域が形成される。た
とえば、図１のように、ガラス基板１一つに四つの液晶
表示装置用パネル領域１１０、１２０、１３０．１４０
が形成され、形成されるパネルが薄膜トランジスタパネ
ルである場合、パネル領域１１０、１２０、１３０、１
４０は多数の画素からなる画面表示部１１１、１２１、
１３１、１４１と周辺部１１２、１２２、１３２、１４
２とを含む。画面表示部１１１、１２１、１３１、１４
１には主に薄膜トランジスタ、配線及び画素電極などが
行列の形態で繰り返し配置されており、周辺部１１２、
１２２、１３２、１４２には駆動素子と連結される要
素、つまりパッドとその他の静電気保護回路などが配置
される。
時に多数の液晶表示装置用パネル領域が形成される。た
とえば、図１のように、ガラス基板１一つに四つの液晶
表示装置用パネル領域１１０、１２０、１３０．１４０
が形成され、形成されるパネルが薄膜トランジスタパネ
ルである場合、パネル領域１１０、１２０、１３０、１
４０は多数の画素からなる画面表示部１１１、１２１、
１３１、１４１と周辺部１１２、１２２、１３２、１４
２とを含む。画面表示部１１１、１２１、１３１、１４
１には主に薄膜トランジスタ、配線及び画素電極などが
行列の形態で繰り返し配置されており、周辺部１１２、
１２２、１３２、１４２には駆動素子と連結される要
素、つまりパッドとその他の静電気保護回路などが配置
される。
【００２９】しかし、前記のような液晶表示装置を形成
する時には、通常、ステッパー（ｓｔｅｐｐｅｒ）露光
器を用い、この露光器を用いる時には画面表示部１１
１、１２１、１３１、１４１及び周辺部１１２、１２
２、１３２、１４２を多数の区域に分け、区域別に同一
のマスクまたは異なる光マスクを用いて薄膜の上にコー
ティングされた感光膜を露光し、露光した後に基板の全
体を現像して感光膜パターンを形成した後、下部の薄膜
をエッチングすることによって特定の薄膜パターンを形
成する。このような薄膜パターンを繰り返し形成するこ
とによって、液晶表示装置用薄膜トランジスタ基板が完
成されるわけである。
する時には、通常、ステッパー（ｓｔｅｐｐｅｒ）露光
器を用い、この露光器を用いる時には画面表示部１１
１、１２１、１３１、１４１及び周辺部１１２、１２
２、１３２、１４２を多数の区域に分け、区域別に同一
のマスクまたは異なる光マスクを用いて薄膜の上にコー
ティングされた感光膜を露光し、露光した後に基板の全
体を現像して感光膜パターンを形成した後、下部の薄膜
をエッチングすることによって特定の薄膜パターンを形
成する。このような薄膜パターンを繰り返し形成するこ
とによって、液晶表示装置用薄膜トランジスタ基板が完
成されるわけである。
【００３０】図２は、図１で一つのパネル領域に形成さ
れた液晶表示装置用薄膜トランジスタ基板の配置を概略
的に示した配置図である。
れた液晶表示装置用薄膜トランジスタ基板の配置を概略
的に示した配置図である。
【００３１】図２のように、線１で囲まれた画面表示部
には、多数の薄膜トランジスタ３と、それぞれの薄膜ト
ランジスタ３に電気的に連結されている画素電極８２
と、ゲート線２２及びデータ線６２を含む配線などが形
成されている。画面表示部の外側の周辺部にはゲート線
２２の端に連結されたゲートパッド２４とデータ線６２
の端に連結されたデータパッド６４とが配置されてお
り、静電気放電による素子破壊を防止するためにゲート
線２２及びデータ線６２をそれぞれ電気的に連結して等
電位にするためのゲート線短絡台(shorting bar)４及び
データ線短絡台５が配置されており、ゲート線短絡台４
及びデータ線短絡台５は短絡台連結部６を通じて電気的
に連結されている。この短絡台４、５は後に除去され、
これらを除去する時に基板を切断する線が図面符号２で
ある。図面符号７（説明せず）は接触窓であって、ゲー
ト線短絡台４及びデータ線短絡台５と絶縁膜（図示せ
ず）を間に置いている短絡台連結部６を連結するために
絶縁膜に空けられている。
には、多数の薄膜トランジスタ３と、それぞれの薄膜ト
ランジスタ３に電気的に連結されている画素電極８２
と、ゲート線２２及びデータ線６２を含む配線などが形
成されている。画面表示部の外側の周辺部にはゲート線
２２の端に連結されたゲートパッド２４とデータ線６２
の端に連結されたデータパッド６４とが配置されてお
り、静電気放電による素子破壊を防止するためにゲート
線２２及びデータ線６２をそれぞれ電気的に連結して等
電位にするためのゲート線短絡台(shorting bar)４及び
データ線短絡台５が配置されており、ゲート線短絡台４
及びデータ線短絡台５は短絡台連結部６を通じて電気的
に連結されている。この短絡台４、５は後に除去され、
これらを除去する時に基板を切断する線が図面符号２で
ある。図面符号７（説明せず）は接触窓であって、ゲー
ト線短絡台４及びデータ線短絡台５と絶縁膜（図示せ
ず）を間に置いている短絡台連結部６を連結するために
絶縁膜に空けられている。
【００３２】図３乃至図５は、図２の画面表示部の薄膜
トランジスタと画素電極及び配線と周辺部のパッドとを
拡大して図示したものであって、図３は配置図であり、
図４及び図５は図３のIV−IV′線とＶ−Ｖ′線との断面
図である。
トランジスタと画素電極及び配線と周辺部のパッドとを
拡大して図示したものであって、図３は配置図であり、
図４及び図５は図３のIV−IV′線とＶ−Ｖ′線との断面
図である。
【００３３】先ず、絶縁基板１０の上にアルミニウム
（Ａｌ）またはアルミニウム合金(Alalloy)、モリブデ
ン（Ｍｏ）またはモリブデン−タングステン（ＭｏＷ）
合金、クロム（Ｃｒ）、タンタル（Ｔａ）などの金属ま
たは導電体で作られたゲート配線が形成されている。ゲ
ート配線は、横方向に伸びている走査信号線またはゲー
ト線２２、ゲート線２２の端に連結されているために外
部からの走査信号の印加を受けてゲート線２２に伝達す
るゲートパッド２４及びゲート線２２の一部である薄膜
トランジスタのゲート電極２６を含む。
（Ａｌ）またはアルミニウム合金(Alalloy)、モリブデ
ン（Ｍｏ）またはモリブデン−タングステン（ＭｏＷ）
合金、クロム（Ｃｒ）、タンタル（Ｔａ）などの金属ま
たは導電体で作られたゲート配線が形成されている。ゲ
ート配線は、横方向に伸びている走査信号線またはゲー
ト線２２、ゲート線２２の端に連結されているために外
部からの走査信号の印加を受けてゲート線２２に伝達す
るゲートパッド２４及びゲート線２２の一部である薄膜
トランジスタのゲート電極２６を含む。
【００３４】ゲート配線２２、２４、２６は単一層で形
成されることも可能であるが、二重層や三重層で形成さ
れることもある。二重層以上に形成する場合には一層は
抵抗の小さな物質で形成し、他の層は他の物質との接触
特性の良い物質で形成するのが好ましく、Ｃｒ／Ａｌ
（またはＡｌ合金）の二重層またはＡｌ／Ｍｏの二重層
がその例である。
成されることも可能であるが、二重層や三重層で形成さ
れることもある。二重層以上に形成する場合には一層は
抵抗の小さな物質で形成し、他の層は他の物質との接触
特性の良い物質で形成するのが好ましく、Ｃｒ／Ａｌ
（またはＡｌ合金）の二重層またはＡｌ／Ｍｏの二重層
がその例である。
【００３５】ゲート配線２２、２４、２６の上には窒化
ケイ素（ＳｉＮX）等からなるゲート絶縁膜３０が形成
されてゲート配線２２、２４、２６を覆っている。
ケイ素（ＳｉＮX）等からなるゲート絶縁膜３０が形成
されてゲート配線２２、２４、２６を覆っている。
【００３６】ゲート絶縁膜３０の上には水素化非晶質ケ
イ素(hydrogenated amorphous silicon)などの半導体か
らなる半導体パターン４２、４８が形成されており、半
導体パターン４２、４８の上にはリン（Ｐ）などのｎ型
不純物で、高濃度にドーピングされている非晶質ケイ素
などからなる抵抗性接触層(ohmic contact layer)パタ
ーンまたは中間層パターン５５、５６、５８が形成され
ている。
イ素(hydrogenated amorphous silicon)などの半導体か
らなる半導体パターン４２、４８が形成されており、半
導体パターン４２、４８の上にはリン（Ｐ）などのｎ型
不純物で、高濃度にドーピングされている非晶質ケイ素
などからなる抵抗性接触層(ohmic contact layer)パタ
ーンまたは中間層パターン５５、５６、５８が形成され
ている。
【００３７】接触層パターン５５、５６、５８の上には
ＭｏまたはＭｏＷ合金、Ｃｒ、ＡｌまたはＡｌ合金、Ｔ
ａなどの導電物質からなったデータ配線が形成されてい
る。データ配線は、縦方向に形成されているデータ線６
２、データ線６２の一端に連結されて外部からの画像信
号の印加を受けるデータパッド６４、そしてデータ線６
２の分枝である薄膜トランジスタのソース電極６５から
なったデータ線部を含み、また、データ線部６２、６
４、６５と分離されており、ゲート電極２６に対してソ
ース電極６５の反対側に位置する薄膜トランジスタのド
レーン電極６６とゲート線２２の上に位置して重畳して
いる維持蓄電器用導電体パターン６８をも含む。維持蓄
電器用導電体パターン６８は後述する画素電極８２と連
結されて維持蓄電器をなす。しかし、画素電極８２とゲ
ート線２２との重畳だけでも十分な大きさの維持容量を
得ることができれば、維持蓄電器用導電体パターン６８
を形成しないことも可能である。
ＭｏまたはＭｏＷ合金、Ｃｒ、ＡｌまたはＡｌ合金、Ｔ
ａなどの導電物質からなったデータ配線が形成されてい
る。データ配線は、縦方向に形成されているデータ線６
２、データ線６２の一端に連結されて外部からの画像信
号の印加を受けるデータパッド６４、そしてデータ線６
２の分枝である薄膜トランジスタのソース電極６５から
なったデータ線部を含み、また、データ線部６２、６
４、６５と分離されており、ゲート電極２６に対してソ
ース電極６５の反対側に位置する薄膜トランジスタのド
レーン電極６６とゲート線２２の上に位置して重畳して
いる維持蓄電器用導電体パターン６８をも含む。維持蓄
電器用導電体パターン６８は後述する画素電極８２と連
結されて維持蓄電器をなす。しかし、画素電極８２とゲ
ート線２２との重畳だけでも十分な大きさの維持容量を
得ることができれば、維持蓄電器用導電体パターン６８
を形成しないことも可能である。
【００３８】データ配線６２、６４、６５、６６、６８
もゲート配線２２、２４、２６と同様に単一層で形成さ
れることも可能であるが、二重層や三重層で形成される
こともある。もちろん、二重層以上に形成する場合には
一層は抵抗の小さな物質で形成し、他の層は他の物質と
の接触特性の良い物質で形成するのが好ましい。
もゲート配線２２、２４、２６と同様に単一層で形成さ
れることも可能であるが、二重層や三重層で形成される
こともある。もちろん、二重層以上に形成する場合には
一層は抵抗の小さな物質で形成し、他の層は他の物質と
の接触特性の良い物質で形成するのが好ましい。
【００３９】接触層パターン５５、５６、５８はその下
部の半導体パターン４２、４８とその上部のデータ配線
６２、６４、６５、６６、６８との接触抵抗を減少させ
る役割を果たし、データ配線６２、６４、６５、６６、
６８と完全に同一な形態を有する。つまり、データ線部
の接触層パターン５５はデータ線部６２、６４、６５と
同一であり、ドレーン電極用接触層パターン５６はドレ
ーン電極６６と同一であり、維持蓄電器用接触層パター
ン５８は維持蓄電器用導電体パターン６８と同一であ
る。
部の半導体パターン４２、４８とその上部のデータ配線
６２、６４、６５、６６、６８との接触抵抗を減少させ
る役割を果たし、データ配線６２、６４、６５、６６、
６８と完全に同一な形態を有する。つまり、データ線部
の接触層パターン５５はデータ線部６２、６４、６５と
同一であり、ドレーン電極用接触層パターン５６はドレ
ーン電極６６と同一であり、維持蓄電器用接触層パター
ン５８は維持蓄電器用導電体パターン６８と同一であ
る。
【００４０】一方、半導体パターン４２、４８はデータ
配線６２、６４、６５、６６、６８及び接触層パターン
５５、５６、５７と類似した形態である。具体的には、
維持蓄電器用半導体パターン４８は維持蓄電器用導電体
パターン６８及び維持蓄電器用接触層パターン５８と同
一な形態であるが、薄膜トランジスタ用半導体パターン
４２はデータ配線及び接触層パターンの残りの部分と異
なる。つまり、薄膜トランジスタのチャンネル部Ｃから
データ線部６２、６４、６５、特にソース電極６５とド
レーン電極６６とが分離されており、データ線部の接触
層５５とドレーン電極用接触層パターン５６とも分離さ
れているが、薄膜トランジスタ用半導体パターン４２は
ここで切れずに連結され、薄膜トランジスタのチャンネ
ルを生成する。一方、半導体パターン４２は周辺部にも
延長されて周辺部全体にかけて形成されている。
配線６２、６４、６５、６６、６８及び接触層パターン
５５、５６、５７と類似した形態である。具体的には、
維持蓄電器用半導体パターン４８は維持蓄電器用導電体
パターン６８及び維持蓄電器用接触層パターン５８と同
一な形態であるが、薄膜トランジスタ用半導体パターン
４２はデータ配線及び接触層パターンの残りの部分と異
なる。つまり、薄膜トランジスタのチャンネル部Ｃから
データ線部６２、６４、６５、特にソース電極６５とド
レーン電極６６とが分離されており、データ線部の接触
層５５とドレーン電極用接触層パターン５６とも分離さ
れているが、薄膜トランジスタ用半導体パターン４２は
ここで切れずに連結され、薄膜トランジスタのチャンネ
ルを生成する。一方、半導体パターン４２は周辺部にも
延長されて周辺部全体にかけて形成されている。
【００４１】データ線部６２、６４、６５及びドレーン
電極６６と半導体パターン４２とは保護膜７０で覆われ
ており、保護膜７０はドレーン電極６６及びデータパッ
ド６４を現す接触窓７１、７３を有している。また保護
膜７０は、ゲート絶縁膜３０及び半導体パターン４２と
共にゲートパッド２４を現す接触窓７２を有しており、
ゲート線２２の中でデータ線６２と重複する部分のみを
覆っている。保護膜７０は窒化ケイ素やアクリル系など
の有機絶縁物質からなることがあり、半導体パターン４
２の中でも少なくともソース電極６５とドレーン電極６
６との間に位置するチャンネル部分を覆って保護する役
割を果たす。
電極６６と半導体パターン４２とは保護膜７０で覆われ
ており、保護膜７０はドレーン電極６６及びデータパッ
ド６４を現す接触窓７１、７３を有している。また保護
膜７０は、ゲート絶縁膜３０及び半導体パターン４２と
共にゲートパッド２４を現す接触窓７２を有しており、
ゲート線２２の中でデータ線６２と重複する部分のみを
覆っている。保護膜７０は窒化ケイ素やアクリル系など
の有機絶縁物質からなることがあり、半導体パターン４
２の中でも少なくともソース電極６５とドレーン電極６
６との間に位置するチャンネル部分を覆って保護する役
割を果たす。
【００４２】ゲート線２２及びデータ線６２で囲まれた
領域のゲート絶縁膜３０の上には画素電極８２が形成さ
れている。画素電極８２は接触窓７１を通じてドレーン
電極６６と物理的・電気的に連結され、薄膜トランジス
タから画像信号を受けて上板の電極と共に電気場を生成
し、ＩＴＯ(indium tin oxide)などの透明な導電物質で
形成される。画素電極８２は、また、維持蓄電器用導電
体パターン６８の上にも延長されて物理的、電気的に連
結されており、これによって維持蓄電器用導電体パター
ン６８とその下部のゲート線２２と維持蓄電器とをな
す。
領域のゲート絶縁膜３０の上には画素電極８２が形成さ
れている。画素電極８２は接触窓７１を通じてドレーン
電極６６と物理的・電気的に連結され、薄膜トランジス
タから画像信号を受けて上板の電極と共に電気場を生成
し、ＩＴＯ(indium tin oxide)などの透明な導電物質で
形成される。画素電極８２は、また、維持蓄電器用導電
体パターン６８の上にも延長されて物理的、電気的に連
結されており、これによって維持蓄電器用導電体パター
ン６８とその下部のゲート線２２と維持蓄電器とをな
す。
【００４３】一方、ゲートパッド２４及びデータパッド
６４の上には接触窓７２、７３を通じてそれぞれこれら
と連結される補助ゲートパッド８４及び補助データパッ
ド８６が形成されており、これらはパッド２４、６４と
外部回路装置との接着性を補完し、パッドを保護する役
割を果たすものであって、必然的なものではなく、これ
らを適用するかどうかは選択的である。
６４の上には接触窓７２、７３を通じてそれぞれこれら
と連結される補助ゲートパッド８４及び補助データパッ
ド８６が形成されており、これらはパッド２４、６４と
外部回路装置との接着性を補完し、パッドを保護する役
割を果たすものであって、必然的なものではなく、これ
らを適用するかどうかは選択的である。
【００４４】ここでは画素電極８２の材料の例として透
明なＩＴＯをあげたが、反射型液晶表示装置の場合、不
透明な導電物質を用いても構わない。
明なＩＴＯをあげたが、反射型液晶表示装置の場合、不
透明な導電物質を用いても構わない。
【００４５】それでは、本発明の実施例による液晶表示
装置用基板の製造方法について、図６乃至図２１と前記
図１乃至図５とを参照に詳細に説明する。
装置用基板の製造方法について、図６乃至図２１と前記
図１乃至図５とを参照に詳細に説明する。
【００４６】先ず、図６乃至図８に示したように、金属
などの導電体層をスパッタリングなどの方法で１，００
０Å乃至３，０００Åの厚さに蒸着し、最初のマスクを
利用して乾式または湿式エッチングし、基板１０の上に
ゲート線２２、ゲートパッド２４及びゲート電極２６を
含むゲート配線を形成する。
などの導電体層をスパッタリングなどの方法で１，００
０Å乃至３，０００Åの厚さに蒸着し、最初のマスクを
利用して乾式または湿式エッチングし、基板１０の上に
ゲート線２２、ゲートパッド２４及びゲート電極２６を
含むゲート配線を形成する。
【００４７】次に、図９乃至図１１に示したように、ゲ
ート絶縁膜３０、半導体層４０、接触層５０を化学気相
蒸着法を用いてそれぞれ１，５００Å乃至５，０００
Å、５００Å乃至１，５００Å、３００Å乃至６００Å
の厚さに連続蒸着し、次いで金属などの導電体層６０を
スパッタリングなどの方法で１、５００Å乃至３，００
０Åの厚さに蒸着する。
ート絶縁膜３０、半導体層４０、接触層５０を化学気相
蒸着法を用いてそれぞれ１，５００Å乃至５，０００
Å、５００Å乃至１，５００Å、３００Å乃至６００Å
の厚さに連続蒸着し、次いで金属などの導電体層６０を
スパッタリングなどの方法で１、５００Å乃至３，００
０Åの厚さに蒸着する。
【００４８】次に、第２マスクを用いて導電体層６０及
びその下の接触層５０をパターニングして、データ線６
２、データパッド６４、ソース電極６５などのデータ線
部とその下部のデータ線部接触層パターン５５、ドレー
ン電極６６とその下部のドレーン電極用接触層パターン
５６及び維持蓄電器用導電体パターン６８とその下部の
維持蓄電器用接触層パターン５８を形成する。
びその下の接触層５０をパターニングして、データ線６
２、データパッド６４、ソース電極６５などのデータ線
部とその下部のデータ線部接触層パターン５５、ドレー
ン電極６６とその下部のドレーン電極用接触層パターン
５６及び維持蓄電器用導電体パターン６８とその下部の
維持蓄電器用接触層パターン５８を形成する。
【００４９】図１２、図２０及び図２１に示したよう
に、窒化ケイ素をＣＶＤ方法で蒸着したり有機絶縁物質
をスピンコーティングして３，０００Å以上の厚さを有
する保護膜７０を形成した後、第３マスクを用いて保護
膜７０と半導体層４０及びゲート絶縁膜３０をパターニ
ングして、接触窓７１、７２、７３を含むこれらのパタ
ーンを形成する。この時、周辺部（Ｐ）ではゲートパッ
ド２４の上の保護膜７０、半導体層４０及びゲート絶縁
膜３０を除去するが［データパッド６４の上の保護膜７
０も除去］、画面表示部（Ｄ）では保護膜７０と半導体
層４０とだけを除去し［ドレーン電極６６の上の保護膜
７０も除去］、必要な部分にだけチャンネルが形成され
るように半導体層パターンを形成しなければならない。
このために部分によって厚さが異なる感光膜パターンを
形成し、これをエッチングマスクとして下部の膜をエッ
チングするが、これを図１３乃至図１８を通して詳細に
説明する 。
に、窒化ケイ素をＣＶＤ方法で蒸着したり有機絶縁物質
をスピンコーティングして３，０００Å以上の厚さを有
する保護膜７０を形成した後、第３マスクを用いて保護
膜７０と半導体層４０及びゲート絶縁膜３０をパターニ
ングして、接触窓７１、７２、７３を含むこれらのパタ
ーンを形成する。この時、周辺部（Ｐ）ではゲートパッ
ド２４の上の保護膜７０、半導体層４０及びゲート絶縁
膜３０を除去するが［データパッド６４の上の保護膜７
０も除去］、画面表示部（Ｄ）では保護膜７０と半導体
層４０とだけを除去し［ドレーン電極６６の上の保護膜
７０も除去］、必要な部分にだけチャンネルが形成され
るように半導体層パターンを形成しなければならない。
このために部分によって厚さが異なる感光膜パターンを
形成し、これをエッチングマスクとして下部の膜をエッ
チングするが、これを図１３乃至図１８を通して詳細に
説明する 。
【００５０】先ず、保護膜７０の上に感光膜ＰＲ、好ま
しくは陽性の感光膜を５，０００Å乃至３０，０００Å
の厚さに塗布した後、第３マスク３００、４１０、４２
０を通じて露光する。露光後の感光膜ＰＲは、図１３及
び図１４に示したように、画面表示部Ｄと周辺部Ｐとが
異なる。つまり、画面表示部Ｄの感光膜ＰＲの中で光に
露出された部分Ｃは表面から一定の深さまでだけが光に
反応して高分子が分解され、その下は高分子がそのまま
残っているが、周辺部Ｐの感光膜ＰＲはこれとは異なっ
て、光に露出された部分Ｂは下部まで全て光に反応して
高分子が分解された状態となる。ここで、画面表示部Ｄ
や周辺部Ｐで光に露出される部分Ｃ、Ｂは保護膜７０が
除去される部分である。このためには、画面表示部Ｄに
用いるマスク３００と周辺部Ｐに用いるマスク４１０、
４２０との構造を変更する方法を用いることができ、こ
こでは三つの方法を提示する。
しくは陽性の感光膜を５，０００Å乃至３０，０００Å
の厚さに塗布した後、第３マスク３００、４１０、４２
０を通じて露光する。露光後の感光膜ＰＲは、図１３及
び図１４に示したように、画面表示部Ｄと周辺部Ｐとが
異なる。つまり、画面表示部Ｄの感光膜ＰＲの中で光に
露出された部分Ｃは表面から一定の深さまでだけが光に
反応して高分子が分解され、その下は高分子がそのまま
残っているが、周辺部Ｐの感光膜ＰＲはこれとは異なっ
て、光に露出された部分Ｂは下部まで全て光に反応して
高分子が分解された状態となる。ここで、画面表示部Ｄ
や周辺部Ｐで光に露出される部分Ｃ、Ｂは保護膜７０が
除去される部分である。このためには、画面表示部Ｄに
用いるマスク３００と周辺部Ｐに用いるマスク４１０、
４２０との構造を変更する方法を用いることができ、こ
こでは三つの方法を提示する。
【００５１】図１５ａ及び図１５ｂに示したように、マ
スク３００、４００は、通常、基板３１０、４１０とそ
の上のクロムなどからなる不透明なパターン層３２０、
４２０、そしてパターン層３２０、４２０及び露出した
基板３１０、４１０を覆っているぺリクル(pellicle)３
３０、４３０からなるが、画面表示部Ｄに用いられるマ
スク３００のぺリクル３３０の光の透過率が周辺部Ｐに
用いられるマスク４００のぺリクル４３０の透過率より
低いようにする。ぺリクル３３０の透過率がぺリクル４
３０の透過率の１０％乃至８０％、好ましくは２０％乃
至６０％程度の範囲にあるようにするのが好ましい。
スク３００、４００は、通常、基板３１０、４１０とそ
の上のクロムなどからなる不透明なパターン層３２０、
４２０、そしてパターン層３２０、４２０及び露出した
基板３１０、４１０を覆っているぺリクル(pellicle)３
３０、４３０からなるが、画面表示部Ｄに用いられるマ
スク３００のぺリクル３３０の光の透過率が周辺部Ｐに
用いられるマスク４００のぺリクル４３０の透過率より
低いようにする。ぺリクル３３０の透過率がぺリクル４
３０の透過率の１０％乃至８０％、好ましくは２０％乃
至６０％程度の範囲にあるようにするのが好ましい。
【００５２】次は、図１０ａ及び図１０ｂに示したよう
に、画面表示部Ｄのマスク３００には全面にかけてクロ
ム層３５０を約１００Å乃至３００Åの厚さで残して透
過率を減少させ、周辺部Ｐのマスク４００にはこのよう
なクロム層を残さない。この時、画面表示部Ｄに用いら
れるマスク３００のぺリクル３４０は周辺部Ｐのぺリク
ル４３０と同一な透過率を有するようにすることができ
る。ここで、前記二つの方法を混用して用いることがで
きるのは当然のことである。
に、画面表示部Ｄのマスク３００には全面にかけてクロ
ム層３５０を約１００Å乃至３００Åの厚さで残して透
過率を減少させ、周辺部Ｐのマスク４００にはこのよう
なクロム層を残さない。この時、画面表示部Ｄに用いら
れるマスク３００のぺリクル３４０は周辺部Ｐのぺリク
ル４３０と同一な透過率を有するようにすることができ
る。ここで、前記二つの方法を混用して用いることがで
きるのは当然のことである。
【００５３】前記二つの例は、ステッパを用いた分割露
光の場合に適用することができるものであって、画面表
示部Ｄと周辺部Ｐとが異なるマスクを用いて露光される
ために可能なものである。このように分割露光する場合
以外にも画面表示部Ｄと周辺部Ｐとの露光時間を異なる
ようにすることによって厚さを調節することもできる。
光の場合に適用することができるものであって、画面表
示部Ｄと周辺部Ｐとが異なるマスクを用いて露光される
ために可能なものである。このように分割露光する場合
以外にも画面表示部Ｄと周辺部Ｐとの露光時間を異なる
ようにすることによって厚さを調節することもできる。
【００５４】しかし、画面表示部Ｄと周辺部Ｐとを分割
露光せずに一つのマスクを用いて露光することもでき、
この場合に適用することができるマスクの構造を図１７
を参照しながら詳細に説明する。
露光せずに一つのマスクを用いて露光することもでき、
この場合に適用することができるマスクの構造を図１７
を参照しながら詳細に説明する。
【００５５】図１７に示したように、マスク５００の基
板５１０の上には透過率調節膜５５０が形成されてお
り、透過率調節膜５５０の上にパターン層５２０が形成
されている。透過率調節膜５５０は画面表示部Ｄではパ
ターン層５２０の下部だけでなく全面にかけて形成され
ているが、周辺部Ｐではパターン層５２０の下部にだけ
形成されている。結局、基板５１０の上には高さが異な
る二つ以上のパターンが形成されているわけである。
板５１０の上には透過率調節膜５５０が形成されてお
り、透過率調節膜５５０の上にパターン層５２０が形成
されている。透過率調節膜５５０は画面表示部Ｄではパ
ターン層５２０の下部だけでなく全面にかけて形成され
ているが、周辺部Ｐではパターン層５２０の下部にだけ
形成されている。結局、基板５１０の上には高さが異な
る二つ以上のパターンが形成されているわけである。
【００５６】もちろん、周辺部Ｐにも透過率調節膜を形
成することができ、この場合の周辺部Ｐの透過率調節膜
の透過率は画面表示部Ｄの透過率調節膜５５０の透過率
より高い透過率を有しなければならない。
成することができ、この場合の周辺部Ｐの透過率調節膜
の透過率は画面表示部Ｄの透過率調節膜５５０の透過率
より高い透過率を有しなければならない。
【００５７】前記のような透過率調節膜５５０を有する
光マスク５００を製造する時には、先ず、基板５００の
上に透過率調節膜５５０と、この透過率調節膜５５０と
エッチング比が異なるパターン層５２０とを連続して積
層する。全面にかけて感光膜（図示せず）を塗布して露
光、現像した後、感光膜をエッチングマスクとしてパタ
ーン層５２０をエッチングする。残った感光膜を除去し
た後、再び周辺部Ｐの接触窓に対応する位置の透過率調
節膜を露出する新しい感光膜パターン（図示せず）を形
成し、これをエッチングマスクとして透過率調節膜５５
０をエッチングすることによって光マスク５００を完成
する。
光マスク５００を製造する時には、先ず、基板５００の
上に透過率調節膜５５０と、この透過率調節膜５５０と
エッチング比が異なるパターン層５２０とを連続して積
層する。全面にかけて感光膜（図示せず）を塗布して露
光、現像した後、感光膜をエッチングマスクとしてパタ
ーン層５２０をエッチングする。残った感光膜を除去し
た後、再び周辺部Ｐの接触窓に対応する位置の透過率調
節膜を露出する新しい感光膜パターン（図示せず）を形
成し、これをエッチングマスクとして透過率調節膜５５
０をエッチングすることによって光マスク５００を完成
する。
【００５８】前記のような方法の以外にも、光源の分解
能より小さい大きさのスリット(slit)や格子模様の微細
パターンを有するマスクを用いて透過率を調節すること
もできる。
能より小さい大きさのスリット(slit)や格子模様の微細
パターンを有するマスクを用いて透過率を調節すること
もできる。
【００５９】ところで、感光膜ＰＲのうちの下部に反射
率が高い金属層、つまりゲート配線２２、２４、２６や
データ配線６２、６４、６５、６６、６８がある部分
は、反射した光によって露光時に他の部分より光の照射
量が多くなることがある。これを防止するために、下部
からの反射光を遮断する層を置いたり、着色された感光
膜ＰＲを用いることができる。
率が高い金属層、つまりゲート配線２２、２４、２６や
データ配線６２、６４、６５、６６、６８がある部分
は、反射した光によって露光時に他の部分より光の照射
量が多くなることがある。これを防止するために、下部
からの反射光を遮断する層を置いたり、着色された感光
膜ＰＲを用いることができる。
【００６０】前記のような方法で感光膜ＰＲを露光した
後に現像すると、図１８及び図１９でのような感光膜パ
ターンＰＲが形成される。つまり、ゲートパッド２４及
びデータパッド６４の一部の上には感光膜が形成され
ず、ゲートパッド２４とデータパッド６４とを除外した
全ての周辺部Ｐと画面表示部Ｄとにおけるデータ線部６
２、６４、６５及びドレーン電極６６と二つの間の半導
体層４０の上部には厚い感光膜Ａが形成されており、ド
レーン電極６６の一部の上及び画面表示部Ｄの他の部分
には薄い感光膜Ｃが形成されている。
後に現像すると、図１８及び図１９でのような感光膜パ
ターンＰＲが形成される。つまり、ゲートパッド２４及
びデータパッド６４の一部の上には感光膜が形成され
ず、ゲートパッド２４とデータパッド６４とを除外した
全ての周辺部Ｐと画面表示部Ｄとにおけるデータ線部６
２、６４、６５及びドレーン電極６６と二つの間の半導
体層４０の上部には厚い感光膜Ａが形成されており、ド
レーン電極６６の一部の上及び画面表示部Ｄの他の部分
には薄い感光膜Ｃが形成されている。
【００６１】この時、感光膜ＰＲの薄い部分の厚さは最
初の厚さの約１／４乃至１／７の水準、つまり３５０Å
乃至１０，０００Å程度、さらに好ましくは、１，００
０Å乃至６，０００Åになるようにするのが好ましい。
一例をあげると、感光膜ＰＲの最初の厚さを１６、００
０Å乃至２４，０００Åとし、画面表示部Ｄの透過率を
３０％とし、薄い感光膜の厚さを３，０００Å乃至７，
０００Åにすることができる。しかし、残す厚さは乾式
エッチングの工程条件によって決定されなければならな
いので、このような工程の条件によってマスクのぺリク
ル、残留クロム層の厚さまたは透過率調節膜の透過率や
露光時間などを調節しなければならない。
初の厚さの約１／４乃至１／７の水準、つまり３５０Å
乃至１０，０００Å程度、さらに好ましくは、１，００
０Å乃至６，０００Åになるようにするのが好ましい。
一例をあげると、感光膜ＰＲの最初の厚さを１６、００
０Å乃至２４，０００Åとし、画面表示部Ｄの透過率を
３０％とし、薄い感光膜の厚さを３，０００Å乃至７，
０００Åにすることができる。しかし、残す厚さは乾式
エッチングの工程条件によって決定されなければならな
いので、このような工程の条件によってマスクのぺリク
ル、残留クロム層の厚さまたは透過率調節膜の透過率や
露光時間などを調節しなければならない。
【００６２】前記のような薄い厚さの感光膜は通常の方
法で感光膜を露光、現像した後、リフローを通じて形成
することもできる。
法で感光膜を露光、現像した後、リフローを通じて形成
することもできる。
【００６３】次に、乾式エッチング方法で感光膜パター
ンＰＲ及びその下部の膜、つまり保護膜７０、半導体層
４０及びゲート絶縁膜３０に対するエッチングを行う。
この時、前述したように、感光膜パターンＰＲのうちの
Ａ部分は完全に除去されず残っていなければならず、Ｂ
部分の下部の保護膜７０、半導体層４０及びゲート絶縁
膜３０が除去されなければならず、Ｃ部分の下部では保
護膜７０と半導体層４０とだけを除去してゲート絶縁膜
３０は除去されてはならず、Ｃ部分の下部のドレーン電
極６６の上部は保護膜７０だけが除去されなければなら
ない。
ンＰＲ及びその下部の膜、つまり保護膜７０、半導体層
４０及びゲート絶縁膜３０に対するエッチングを行う。
この時、前述したように、感光膜パターンＰＲのうちの
Ａ部分は完全に除去されず残っていなければならず、Ｂ
部分の下部の保護膜７０、半導体層４０及びゲート絶縁
膜３０が除去されなければならず、Ｃ部分の下部では保
護膜７０と半導体層４０とだけを除去してゲート絶縁膜
３０は除去されてはならず、Ｃ部分の下部のドレーン電
極６６の上部は保護膜７０だけが除去されなければなら
ない。
【００６４】このためには、感光膜パターンＰＲとその
下部の膜を同時にエッチングすることができる乾式方法
を用いるのが好ましい。つまり、乾式エッチング方法を
用いると、図２０及び図２１に示したように、感光膜が
ないＢ部分の下部の保護膜７０、半導体層４０及びゲー
ト絶縁膜３０の三つの層と、Ｃ部分の薄い厚さの感光
膜、保護膜７０及び半導体層４０の三つの層とを同時に
エッチングすることができる。ただし、画面表示部Ｄの
ドレーン電極６６部分と周辺部Ｐのデータパッド６４部
分、そして維持蓄電器用導電パターン６８が形成される
部分では、導電体層６０が除去されないように、導電体
層６０とはエッチング選択性のある条件を選択しなけれ
ばならず、この時、感光膜パターンＰＲのＡ部分もある
程度の厚さまでエッチングされる。
下部の膜を同時にエッチングすることができる乾式方法
を用いるのが好ましい。つまり、乾式エッチング方法を
用いると、図２０及び図２１に示したように、感光膜が
ないＢ部分の下部の保護膜７０、半導体層４０及びゲー
ト絶縁膜３０の三つの層と、Ｃ部分の薄い厚さの感光
膜、保護膜７０及び半導体層４０の三つの層とを同時に
エッチングすることができる。ただし、画面表示部Ｄの
ドレーン電極６６部分と周辺部Ｐのデータパッド６４部
分、そして維持蓄電器用導電パターン６８が形成される
部分では、導電体層６０が除去されないように、導電体
層６０とはエッチング選択性のある条件を選択しなけれ
ばならず、この時、感光膜パターンＰＲのＡ部分もある
程度の厚さまでエッチングされる。
【００６５】また、Ｃ部分で薄い厚さの感光膜、保護膜
７０及び半導体層４０の三つの層を同時にエッチングす
る時、薄い厚さの感光膜が不均一な厚さで残り、ゲート
絶縁膜３０の上部に半導体層４０の一部が残留すること
がある。これを防止するために、感光膜パターンＰＲと
その下部の膜とをいくつかの段階に分けてエッチングす
ることができる。これについて詳細に説明する。
７０及び半導体層４０の三つの層を同時にエッチングす
る時、薄い厚さの感光膜が不均一な厚さで残り、ゲート
絶縁膜３０の上部に半導体層４０の一部が残留すること
がある。これを防止するために、感光膜パターンＰＲと
その下部の膜とをいくつかの段階に分けてエッチングす
ることができる。これについて詳細に説明する。
【００６６】先ず、図２２及び図２３に示すように、乾
式エッチング方法で感光膜パターンＰＲで遮らない保護
膜７０およびその下部の膜、つまり半導体層４０及びゲ
ート絶縁膜３０に対するエッチングを行い、データパッ
ド６４を現す。データパッド６４は以前の段階でデータ
パッド６４の上部の感光膜が全て除去された場合にのみ
この段階で露出され、データパッド６４の上に薄い厚さ
の感光膜が残った場合にはデータパッド６４は露出され
ない。この時、乾式エッチング条件で感光膜の消耗量を
調節することで、画面表示部Ｄでは保護膜７０が現れな
いようにする。ここで、ゲートパッド２４の上部には、
図２２に示したように、ゲート絶縁膜３０を一部残すこ
とも、完全に除去することもできる。ここで、乾式エッ
チング気体はＳＦ6＋Ｎ2またはＳＦ6＋ＨＣｌなどを用
いる。
式エッチング方法で感光膜パターンＰＲで遮らない保護
膜７０およびその下部の膜、つまり半導体層４０及びゲ
ート絶縁膜３０に対するエッチングを行い、データパッ
ド６４を現す。データパッド６４は以前の段階でデータ
パッド６４の上部の感光膜が全て除去された場合にのみ
この段階で露出され、データパッド６４の上に薄い厚さ
の感光膜が残った場合にはデータパッド６４は露出され
ない。この時、乾式エッチング条件で感光膜の消耗量を
調節することで、画面表示部Ｄでは保護膜７０が現れな
いようにする。ここで、ゲートパッド２４の上部には、
図２２に示したように、ゲート絶縁膜３０を一部残すこ
とも、完全に除去することもできる。ここで、乾式エッ
チング気体はＳＦ6＋Ｎ2またはＳＦ6＋ＨＣｌなどを用
いる。
【００６７】次に、アッシング工程を実施して、図２４
及び図２５に示したように、Ｃ部分の保護膜７０の上部
に残留する感光膜を除去する。この時、アッシング工程
を十分に行い、Ｃ部分の感光膜を完全に除去するように
する。ここで、アッシング工程で感光膜を除去する気体
としてはＮ6＋Ｏ2またはＡｒ＋Ｏ2などを用いるのが好
ましい。
及び図２５に示したように、Ｃ部分の保護膜７０の上部
に残留する感光膜を除去する。この時、アッシング工程
を十分に行い、Ｃ部分の感光膜を完全に除去するように
する。ここで、アッシング工程で感光膜を除去する気体
としてはＮ6＋Ｏ2またはＡｒ＋Ｏ2などを用いるのが好
ましい。
【００６８】次に、図２６及び図２７に示したように、
半導体層４０と保護膜７０とに対するエッチング選択比
が優れた条件を選択して感光膜パターンＰＲをマスクで
現れた保護膜７０及びゲート絶縁膜３０を除去して画面
表示部Ｄで半導体層４０を現す共に、ドレーン電極６６
及びゲートパッド２４を現す。半導体層４０と保護膜７
０とに対するエッチング選択比が優れた条件を作るため
に、Ｏ2またはＣＦ4を多量に含むことが好ましく、乾式
エッチング気体としてはＳＦ6＋Ｎ2、ＳＦ6＋Ｏ2、ＣＦ
4＋Ｏ2、ＣＦ4＋ＣＨＦ3＋Ｏ2などを用いるのが好まし
い。
半導体層４０と保護膜７０とに対するエッチング選択比
が優れた条件を選択して感光膜パターンＰＲをマスクで
現れた保護膜７０及びゲート絶縁膜３０を除去して画面
表示部Ｄで半導体層４０を現す共に、ドレーン電極６６
及びゲートパッド２４を現す。半導体層４０と保護膜７
０とに対するエッチング選択比が優れた条件を作るため
に、Ｏ2またはＣＦ4を多量に含むことが好ましく、乾式
エッチング気体としてはＳＦ6＋Ｎ2、ＳＦ6＋Ｏ2、ＣＦ
4＋Ｏ2、ＣＦ4＋ＣＨＦ3＋Ｏ2などを用いるのが好まし
い。
【００６９】次に、図２８及び図２９に示したように、
非晶質ケイ素層だけをエッチングする条件を選択して露
出された半導体層４０をエッチングし、半導体パターン
４２、４８を完成する。この時、非晶質ケイ素層をエッ
チングする気体としてはＣｌ 2＋Ｏ2またはＳＦ6＋ＨＣ
ｌ＋Ｏ2＋Ａｒなどを用いるのが好ましい。
非晶質ケイ素層だけをエッチングする条件を選択して露
出された半導体層４０をエッチングし、半導体パターン
４２、４８を完成する。この時、非晶質ケイ素層をエッ
チングする気体としてはＣｌ 2＋Ｏ2またはＳＦ6＋ＨＣ
ｌ＋Ｏ2＋Ａｒなどを用いるのが好ましい。
【００７０】したがって、一度のマスク工程と乾式エッ
チング方法を通じて画面表示部Ｄでは保護膜７０と半導
体層４０とだけを除去して接触窓７１と半導体パターン
４２、４８とを形成し、周辺部Ｐでは保護膜７０、半導
体層４０、及びゲート絶縁膜３０を全て除去して接触窓
７２、７３を形成することができる。
チング方法を通じて画面表示部Ｄでは保護膜７０と半導
体層４０とだけを除去して接触窓７１と半導体パターン
４２、４８とを形成し、周辺部Ｐでは保護膜７０、半導
体層４０、及びゲート絶縁膜３０を全て除去して接触窓
７２、７３を形成することができる。
【００７１】最後に、残っているＡ部分の感光膜パター
ンを除去し、図３乃至図５に示したように、４００Å乃
至５００Åの厚さのＩＴＯ層を蒸着して第４マスクを用
いてエッチングし、画素電極８２、補助ゲートパッド８
４及び補助データパッド８６を形成する。
ンを除去し、図３乃至図５に示したように、４００Å乃
至５００Åの厚さのＩＴＯ層を蒸着して第４マスクを用
いてエッチングし、画素電極８２、補助ゲートパッド８
４及び補助データパッド８６を形成する。
【００７２】以上では、保護膜７０の上に感光膜ＰＲを
別に塗布し、これを露光現像して位置によって厚さが異
なる感光膜ＰＲパターンを形成した後、この感光膜ＰＲ
パターンと共にその下部の保護膜７０、半導体層４０及
びゲート絶縁膜３０をエッチングする方法を用いたが、
保護膜７０自体を感光性有機物質、たとえば日本のＪＳ
Ｒ社が供給する製品コードＰＣ４０３などの物質で形成
して露光及び現像工程を通じて位置によって厚さが異な
るパターンを有するように形成した後、この保護膜７０
パターンと共にその下部の半導体層４０とゲート絶縁膜
３０とをエッチングすることもできる。このようにする
と、感光膜を別に塗布する工程や最終的に残っている感
光膜ＰＲをアッシングして除去する工程を省略すること
ができる。
別に塗布し、これを露光現像して位置によって厚さが異
なる感光膜ＰＲパターンを形成した後、この感光膜ＰＲ
パターンと共にその下部の保護膜７０、半導体層４０及
びゲート絶縁膜３０をエッチングする方法を用いたが、
保護膜７０自体を感光性有機物質、たとえば日本のＪＳ
Ｒ社が供給する製品コードＰＣ４０３などの物質で形成
して露光及び現像工程を通じて位置によって厚さが異な
るパターンを有するように形成した後、この保護膜７０
パターンと共にその下部の半導体層４０とゲート絶縁膜
３０とをエッチングすることもできる。このようにする
と、感光膜を別に塗布する工程や最終的に残っている感
光膜ＰＲをアッシングして除去する工程を省略すること
ができる。
【００７３】以上の実施例では、Ｂ領域には感光膜が完
全に除去されていないと表現されているが、Ｂ領域にも
ＡやＣ領域より薄い厚さの感光膜が残ることもある。こ
の場合にはＢ領域に残っている感光膜をアッシングによ
って除去することができる。また、感光膜パターンの互
いに異なる厚さを有する三つの部分は、必要な場合には
基板の上のどの部分にでも形成することができ、光マス
クの互いに異なる光の透過率を有する三つの部分も、必
要によって基板のどの部分にでも対応させることができ
る。
全に除去されていないと表現されているが、Ｂ領域にも
ＡやＣ領域より薄い厚さの感光膜が残ることもある。こ
の場合にはＢ領域に残っている感光膜をアッシングによ
って除去することができる。また、感光膜パターンの互
いに異なる厚さを有する三つの部分は、必要な場合には
基板の上のどの部分にでも形成することができ、光マス
クの互いに異なる光の透過率を有する三つの部分も、必
要によって基板のどの部分にでも対応させることができ
る。
【００７４】それでは、本発明の第２実施例による液晶
表示装置用薄膜トランジスタ基板について説明する。図
３０は本発明の第２実施例による液晶表示装置用薄膜ト
ランジスタ基板の配置図であり、図３１は図３０に示し
た薄膜トランジスタ基板のXIX−XIX′線の断面図であ
る。
表示装置用薄膜トランジスタ基板について説明する。図
３０は本発明の第２実施例による液晶表示装置用薄膜ト
ランジスタ基板の配置図であり、図３１は図３０に示し
た薄膜トランジスタ基板のXIX−XIX′線の断面図であ
る。
【００７５】本発明の第２実施例による薄膜トランジス
タ基板は、周辺領域Ｐには半導体層パターン４２と保護
膜パターン７０とが形成されていないという点を除いて
は第１実施例と同一である。つまり、周辺領域Ｐにはゲ
ートパッド２４を露出する接触口７２を有するゲート絶
縁膜３０だけが形成されている。したがって、補助ゲー
トパッド８４はゲート絶縁膜３０の上に形成されて接触
口７２を通じてゲートパッド２４と連結されており、補
助データパッド８６は接触口を通さないで直接データパ
ッド６４の上に形成されている。この時、周辺領域Ｐで
はゲート絶縁膜３０も除去され、ゲートパッド２４の上
に補助ゲートパッド８４が直接形成されることもある。
それでは、本発明の第２実施例による液晶表示装置用基
板の製造方法について、図３２乃至図３５と前述の図３
０及び図３１とを参考にして詳細に説明する。
タ基板は、周辺領域Ｐには半導体層パターン４２と保護
膜パターン７０とが形成されていないという点を除いて
は第１実施例と同一である。つまり、周辺領域Ｐにはゲ
ートパッド２４を露出する接触口７２を有するゲート絶
縁膜３０だけが形成されている。したがって、補助ゲー
トパッド８４はゲート絶縁膜３０の上に形成されて接触
口７２を通じてゲートパッド２４と連結されており、補
助データパッド８６は接触口を通さないで直接データパ
ッド６４の上に形成されている。この時、周辺領域Ｐで
はゲート絶縁膜３０も除去され、ゲートパッド２４の上
に補助ゲートパッド８４が直接形成されることもある。
それでは、本発明の第２実施例による液晶表示装置用基
板の製造方法について、図３２乃至図３５と前述の図３
０及び図３１とを参考にして詳細に説明する。
【００７６】先ず、ゲート配線２２、２４、２６を形成
し、ゲート絶縁膜３０、半導体層４０、接触層５０及び
導電体層６０を連続して蒸着した後、導電体層６０と接
触層５０とをパターニングして、データ配線６２、６
４、６５、６６、維持蓄電器用導電体パターン６８及び
その下部の接触層パターン５５、５６、５８を形成する
工程までは第１実施例と同一である。
し、ゲート絶縁膜３０、半導体層４０、接触層５０及び
導電体層６０を連続して蒸着した後、導電体層６０と接
触層５０とをパターニングして、データ配線６２、６
４、６５、６６、維持蓄電器用導電体パターン６８及び
その下部の接触層パターン５５、５６、５８を形成する
工程までは第１実施例と同一である。
【００７７】次に、図３２及び図３５に示したように窒
化ケイ素をＣＶＤ方法で蒸着したり有機絶縁物質をスピ
ンコーティングして３，０００Å以上の厚さを有する保
護膜７０を形成した後、第３マスクを用いて保護膜７
０、半導体層４０及びゲート絶縁膜３０をパターニング
して接触窓７１、７２を含むこれらのパターンを形成す
る。この時、周辺部Ｐではゲートパッド２４の上の保護
膜７０、半導体層４０及びゲート絶縁膜３０と残り部分
の保護膜７０、半導体層４０とを除去するが［データパ
ッド６４の上の保護膜７０も除去］、画面表示部Ｄでは
保護膜７０と半導体層４０とだけを除去し［ドレーン電
極６６の上の保護膜７０も除去］、必要な部分にだけチ
ャンネルが形成されるように半導体層パターンを形成し
なければならない。このためには、第１実施例のよう
に、部分によって厚さが異なる感光膜パターンを形成
し、これをエッチングマスクにして下部の膜をエッチン
グする。部分によって厚さが異なる感光膜パターンを形
成する方法は第１実施例で既に説明した通りである。た
だし、周辺部Ｐの感光膜パターンの形態が第１実施例と
は異なる。つまり、図３４に示されたように、周辺部Ｐ
には感光膜がない部分Ｂと薄い厚さの感光膜が残る部分
Ｃとだけが存在する。このような感光膜パターンをエッ
チングマスクにしてその下部の保護膜７０、半導体層４
０及びゲート絶縁膜３０をエッチングする工程も第１実
施例と同一な方法による。
化ケイ素をＣＶＤ方法で蒸着したり有機絶縁物質をスピ
ンコーティングして３，０００Å以上の厚さを有する保
護膜７０を形成した後、第３マスクを用いて保護膜７
０、半導体層４０及びゲート絶縁膜３０をパターニング
して接触窓７１、７２を含むこれらのパターンを形成す
る。この時、周辺部Ｐではゲートパッド２４の上の保護
膜７０、半導体層４０及びゲート絶縁膜３０と残り部分
の保護膜７０、半導体層４０とを除去するが［データパ
ッド６４の上の保護膜７０も除去］、画面表示部Ｄでは
保護膜７０と半導体層４０とだけを除去し［ドレーン電
極６６の上の保護膜７０も除去］、必要な部分にだけチ
ャンネルが形成されるように半導体層パターンを形成し
なければならない。このためには、第１実施例のよう
に、部分によって厚さが異なる感光膜パターンを形成
し、これをエッチングマスクにして下部の膜をエッチン
グする。部分によって厚さが異なる感光膜パターンを形
成する方法は第１実施例で既に説明した通りである。た
だし、周辺部Ｐの感光膜パターンの形態が第１実施例と
は異なる。つまり、図３４に示されたように、周辺部Ｐ
には感光膜がない部分Ｂと薄い厚さの感光膜が残る部分
Ｃとだけが存在する。このような感光膜パターンをエッ
チングマスクにしてその下部の保護膜７０、半導体層４
０及びゲート絶縁膜３０をエッチングする工程も第１実
施例と同一な方法による。
【００７８】以上の薄膜トランジスタ基板を製造する過
程で用いられた薄膜のエッチング方法について図面を参
考にさらに詳しく説明する。
程で用いられた薄膜のエッチング方法について図面を参
考にさらに詳しく説明する。
【００７９】図３６ａ乃至図３６ｅは本発明による薄膜
の写真エッチング方法を順次に従って示した断面図であ
る。先ず、図３６ａに示したように、基板１００の上に
第１薄膜２１０と第２薄膜２２０とを順次に蒸着する。
第１薄膜２１０と第２薄膜２２０とはパターンが形成さ
れる薄膜であって、前記薄膜トランジスタ基板では保護
膜や半導体層または絶縁膜などになる。
の写真エッチング方法を順次に従って示した断面図であ
る。先ず、図３６ａに示したように、基板１００の上に
第１薄膜２１０と第２薄膜２２０とを順次に蒸着する。
第１薄膜２１０と第２薄膜２２０とはパターンが形成さ
れる薄膜であって、前記薄膜トランジスタ基板では保護
膜や半導体層または絶縁膜などになる。
【００８０】次に、図３６ｂに示したように、感光膜Ｐ
Ｒを塗布し、前記のように部分的に露光量を異なるよう
にすることができる光マスクを用いて露光した後、現像
して位置によって厚さが異なる感光膜ＰＲパターンを形
成する。図面上のＢ領域では感光膜ＰＲが完全に除去さ
れてその下部の第２薄膜２２０が現れており、Ｃ領域で
は感光膜ＰＲの一部だけが除去されて感光膜ＰＲの厚さ
がＡ領域に比べて薄くなっている。
Ｒを塗布し、前記のように部分的に露光量を異なるよう
にすることができる光マスクを用いて露光した後、現像
して位置によって厚さが異なる感光膜ＰＲパターンを形
成する。図面上のＢ領域では感光膜ＰＲが完全に除去さ
れてその下部の第２薄膜２２０が現れており、Ｃ領域で
は感光膜ＰＲの一部だけが除去されて感光膜ＰＲの厚さ
がＡ領域に比べて薄くなっている。
【００８１】次に、図３６ｃに示したように、感光膜Ｐ
Ｒパターンをマスクとしてその下部の第２薄膜２２０を
エッチングする。この時、エッチング条件によっては感
光膜ＰＲもある程度はエッチングすされてもかまわない
が、薄膜２１０、２２０のエッチグの深さをより精密に
調整するためには、Ｃ領域の感光膜ＰＲが完全に除去さ
れない方が良い。しかし、時には、感光膜ＰＲと薄膜２
１０、２２０とに対するエッチング比が同程度のエッチ
ング条件を用いることによって、Ｂ領域では第１薄膜２
１０までエッチングし、Ｃ領域では感光膜ＰＲと共に第
２薄膜２２０もエッチングされるようにすることができ
る。
Ｒパターンをマスクとしてその下部の第２薄膜２２０を
エッチングする。この時、エッチング条件によっては感
光膜ＰＲもある程度はエッチングすされてもかまわない
が、薄膜２１０、２２０のエッチグの深さをより精密に
調整するためには、Ｃ領域の感光膜ＰＲが完全に除去さ
れない方が良い。しかし、時には、感光膜ＰＲと薄膜２
１０、２２０とに対するエッチング比が同程度のエッチ
ング条件を用いることによって、Ｂ領域では第１薄膜２
１０までエッチングし、Ｃ領域では感光膜ＰＲと共に第
２薄膜２２０もエッチングされるようにすることができ
る。
【００８２】次に、アッシング工程を通じて図３６ｄに
示したようにＣ領域に残留する感光膜ＰＲを除去する。
この時に用いるエッチング気体としては、前述したよう
に、Ｎ6＋Ｏ2またはＡｒ＋Ｏ2など感光膜に対するエッ
チング率が薄膜２１０、２２０に比べて十分に大きいも
のを用い、十分に長い時間アッシングしてＣ領域の感光
膜が完全に除去されるようにする。ただし、Ａ領域の感
光膜ＰＲは次いで行われる薄膜２１０、２２０エッチン
グ時にマスクとして用いなければならないので、一定の
厚さ以上残らなければならない。
示したようにＣ領域に残留する感光膜ＰＲを除去する。
この時に用いるエッチング気体としては、前述したよう
に、Ｎ6＋Ｏ2またはＡｒ＋Ｏ2など感光膜に対するエッ
チング率が薄膜２１０、２２０に比べて十分に大きいも
のを用い、十分に長い時間アッシングしてＣ領域の感光
膜が完全に除去されるようにする。ただし、Ａ領域の感
光膜ＰＲは次いで行われる薄膜２１０、２２０エッチン
グ時にマスクとして用いなければならないので、一定の
厚さ以上残らなければならない。
【００８３】最後に、残っている感光膜ＰＲをマスクと
してＢ領域を通じて露出されている第１薄膜２１０とＣ
領域とを通じて露出されている第２薄膜２２０とをエッ
チングする。
してＢ領域を通じて露出されている第１薄膜２１０とＣ
領域とを通じて露出されている第２薄膜２２０とをエッ
チングする。
【００８４】以上では、二つの薄膜２１０、２２０が連
続的に積層された状態で一度の写真工程を通じて、Ｂ領
域では二枚の薄膜２１０、２２０の両方共を空けて、Ｃ
領域では上部の薄膜２１０だけを空けるのを説明した
が、本発明によると、一枚の薄膜を一度の写真工程で位
置によって互いに異なる深さを有するようにすることが
できる。
続的に積層された状態で一度の写真工程を通じて、Ｂ領
域では二枚の薄膜２１０、２２０の両方共を空けて、Ｃ
領域では上部の薄膜２１０だけを空けるのを説明した
が、本発明によると、一枚の薄膜を一度の写真工程で位
置によって互いに異なる深さを有するようにすることが
できる。
【００８５】前記のように、本実施例では、ゲートパッ
ド２４を現す接触窓７２を保護膜パターン７０及び半導
体パターン４２、４８と共に一枚のマスクを用いて形成
する場合を説明しているが、接触窓７２はその他の膜を
パターニングする時に共に形成することもでき、これは
当業者であれば当然に考え得る範囲である。特に、本発
明は乾式エッチング方法でエッチングされる薄膜のパタ
ーニングに特に有効な方法である。また、本実施例では
広い面形態の画素電極がある場合を例に挙げているが、
画素電極が線状となることもあり、画素電極と共に液晶
分子を駆動する共通電極が画素電極が画素電極と同一な
基板に形成されることもある。
ド２４を現す接触窓７２を保護膜パターン７０及び半導
体パターン４２、４８と共に一枚のマスクを用いて形成
する場合を説明しているが、接触窓７２はその他の膜を
パターニングする時に共に形成することもでき、これは
当業者であれば当然に考え得る範囲である。特に、本発
明は乾式エッチング方法でエッチングされる薄膜のパタ
ーニングに特に有効な方法である。また、本実施例では
広い面形態の画素電極がある場合を例に挙げているが、
画素電極が線状となることもあり、画素電極と共に液晶
分子を駆動する共通電極が画素電極が画素電極と同一な
基板に形成されることもある。
【００８６】
【発明の効果】以上のように、本発明は薄膜の新しい写
真エッチング方法を通じて液晶表示装置用薄膜トランジ
スタ基板の製造工程の数を減少し、工程を単純化して製
造原価を減少させ歩留りを収率も増加させる。また、広
い面積を互いに異なる深さにエッチングしながらも一つ
のエッチング深さに対しては均一なエッチング深さを有
するようにする。
真エッチング方法を通じて液晶表示装置用薄膜トランジ
スタ基板の製造工程の数を減少し、工程を単純化して製
造原価を減少させ歩留りを収率も増加させる。また、広
い面積を互いに異なる深さにエッチングしながらも一つ
のエッチング深さに対しては均一なエッチング深さを有
するようにする。
【図１】本発明の実施例によって液晶表示装置用薄膜ト
ランジスタ基板を製造するための基板を領域を区分して
図示した図面である。
ランジスタ基板を製造するための基板を領域を区分して
図示した図面である。
【図２】本発明の実施例によって一枚の液晶表示装置用
薄膜トランジスタ基板に形成された素子及び配線を概略
的に図示した配置図である。
薄膜トランジスタ基板に形成された素子及び配線を概略
的に図示した配置図である。
【図３】本発明の第１実施例による液晶表示装置用薄膜
トランジスタ基板の配置図であって、図２の一つの画素
とパッドとを中心に拡大した図面である。
トランジスタ基板の配置図であって、図２の一つの画素
とパッドとを中心に拡大した図面である。
【図４】図３に図示した薄膜トランジスタ基板のIV−I
V′線の断面図である。
V′線の断面図である。
【図５】図３に図示した薄膜トランジスタ基板のＶ−
Ｖ′線の断面図である。
Ｖ′線の断面図である。
【図６】本発明の実施例によって薄膜トランジスタ基板
を製造する最初の段階での薄膜トランジスタ基板の配置
図である。
を製造する最初の段階での薄膜トランジスタ基板の配置
図である。
【図７】図６のVIｂ−VIｂ′線での断面図である。
【図８】図６のVIｃ−VIｃ′線での断面図である。
【図９】図６の次の段階での薄膜トランジスタ基板の配
置図である。
置図である。
【図１０】図９のVIIｂ−VIIｂ′線での断面図である。
【図１１】図９のVIIｃ−VIIｃ′線での断面図である。
【図１２】図９の次の段階での薄膜トランジスタ基板の
配置図である。
配置図である。
【図１３】図９のVIIIｂ−VIIIｂ′線での断面図であ
る。
る。
【図１４】図９のVIIIｃ−VIIIｃ′線での断面図であ
る。
る。
【図１５】図１２乃至図１４の段階で用いられる光マス
クの構造を図示した断面図である。
クの構造を図示した断面図である。
【図１６】図１２乃至図１４の段階で用いられる光マス
クの構造を図示した断面図である。
クの構造を図示した断面図である。
【図１７】図１２乃至図１４の段階で用いられる光マス
クの構造を図示した断面図である。
クの構造を図示した断面図である。
【図１８】図１２の次の段階での断面図であり、VIIIｂ
−VIIIｂ′線に対応する断面図である。
−VIIIｂ′線に対応する断面図である。
【図１９】図１２の次の段階での断面図であり、VIIIｃ
−VIIIｃ′線に対応する断面図である。
−VIIIｃ′線に対応する断面図である。
【図２０】図１８の次の段階での断面図であり、図１２
のVIIIｂ−VIIIｂ′線に対応する断面図である。
のVIIIｂ−VIIIｂ′線に対応する断面図である。
【図２１】図１９の次の段階での断面図であり、図１２
のVIIIｃ−VIIIｃ′線に対応する断面図である。
のVIIIｃ−VIIIｃ′線に対応する断面図である。
【図２２】図１８の次の段階での断面図であり、図１２
のVIIIｂ−VIIIｂ′線に対応する断面図である。
のVIIIｂ−VIIIｂ′線に対応する断面図である。
【図２３】図１９の次の段階での断面図であり、図１２
のVIIIｃ−VIIIｃ′線に対応する断面図である。
のVIIIｃ−VIIIｃ′線に対応する断面図である。
【図２４】図２２の次の段階での断面図であり、図１２
のVIIIｂ−VIIIｂ′線に対応する断面図である。
のVIIIｂ−VIIIｂ′線に対応する断面図である。
【図２５】図２３の次の段階での断面図であり、図１２
のVIIIｃ−VIIIｃ′線に対応する断面図である。
のVIIIｃ−VIIIｃ′線に対応する断面図である。
【図２６】図２４の次の段階での断面図であり、図１２
のVIIIｂ−VIIIｂ′線に対応する断面図である。
のVIIIｂ−VIIIｂ′線に対応する断面図である。
【図２７】図２５の次の段階での断面図であり、図１２
のVIIIｃ−VIIIｃ′線に対応する断面図である。
のVIIIｃ−VIIIｃ′線に対応する断面図である。
【図２８】図２６の次の段階での断面図であり、図１２
のVIIIｂ−VIIIｂ′線に対応する断面図である。
のVIIIｂ−VIIIｂ′線に対応する断面図である。
【図２９】図２７の次の段階での断面図であり、図１２
のVIIIｃ−VIIIｃ′線に対応する断面図である。
のVIIIｃ−VIIIｃ′線に対応する断面図である。
【図３０】本発明の第２実施例による液晶表示装置用薄
膜トランジスタ基板の配置図である。
膜トランジスタ基板の配置図である。
【図３１】図３０に図示した薄膜トランジスタ基板のXI
X−XIX′線の断面図である。
X−XIX′線の断面図である。
【図３２】本発明の第２実施例によって薄膜トランジス
タ基板を製造する中間段階での薄膜トランジスタ基板の
配置図である。
タ基板を製造する中間段階での薄膜トランジスタ基板の
配置図である。
【図３３】図３２のXXｂ−XXｂ′線の断面図である。
【図３４】図３２のXXｂ−XXｂ′線の断面図であって、
図３３の次の段階の薄膜トランジスタ基板の断面図であ
る。
図３３の次の段階の薄膜トランジスタ基板の断面図であ
る。
【図３５】図３２のXXｂ−XXｂ′線の断面図であって、
図３４の次の段階の薄膜トランジスタ基板の断面図であ
る。
図３４の次の段階の薄膜トランジスタ基板の断面図であ
る。
【図３６】本発明による薄膜の写真エッチング方法を順
序に従って示した断面図である。
序に従って示した断面図である。
１ ガラス基
板 ３ 薄膜トラ
ンジスタ ４ ゲート線
短絡台 ５ データ線
短絡台 ６ 短絡台連
結部 １０ 絶縁基板 ２２ ゲート線 ２４ ゲートパ
ッド ２６ ゲート電
極 ３０ ゲート絶
縁膜 ４０ 半導体層 ４２、４８ 半導体パ
ターン ５２、５６、５８ 接触層パ
ターン ６２ データ線 ６４ データパ
ッド ６５ 薄膜トラ
ンジスタのソース電極 ６６ ドレーン
電極 ６８ 維持蓄電
器用導電体パターン ７０ 保護膜 ７１、７２、７３ 接触窓 ８２ 画素電極 ８４ 補助ゲー
トパッド ８６ 補助デー
タパッド １１０、１２０、１３０、１４０ 液晶表示
装置用パネル領域 １１１、１２１、１３１、１４１ 画面表示
部 １１２、１２２、１３２、１４２ 周辺部 ３００、４００、４１０、４２０ マスク ３２０、４２０、５２０ パターン
層 ３３０、４３０ ぺリクル ３５０ クローム層 ５００ マスク ５１０ 基板 ５５０ 透過率調節膜
板 ３ 薄膜トラ
ンジスタ ４ ゲート線
短絡台 ５ データ線
短絡台 ６ 短絡台連
結部 １０ 絶縁基板 ２２ ゲート線 ２４ ゲートパ
ッド ２６ ゲート電
極 ３０ ゲート絶
縁膜 ４０ 半導体層 ４２、４８ 半導体パ
ターン ５２、５６、５８ 接触層パ
ターン ６２ データ線 ６４ データパ
ッド ６５ 薄膜トラ
ンジスタのソース電極 ６６ ドレーン
電極 ６８ 維持蓄電
器用導電体パターン ７０ 保護膜 ７１、７２、７３ 接触窓 ８２ 画素電極 ８４ 補助ゲー
トパッド ８６ 補助デー
タパッド １１０、１２０、１３０、１４０ 液晶表示
装置用パネル領域 １１１、１２１、１３１、１４１ 画面表示
部 １１２、１２２、１３２、１４２ 周辺部 ３００、４００、４１０、４２０ マスク ３２０、４２０、５２０ パターン
層 ３３０、４３０ ぺリクル ３５０ クローム層 ５００ マスク ５１０ 基板 ５５０ 透過率調節膜
Claims (45)
- 【請求項１】画面表示部と周辺部とを含む絶縁基板の上
に前記画面表示部のゲート線及びゲート電極と前記周辺
部のゲートパッドとを含むゲート配線を形成する段階、 前記ゲートパッドの少なくとも一部分は覆わず、前記画
面表示部の前記基板と前記ゲート配線とを覆うゲート絶
縁膜パターンを形成する段階、 前記ゲート絶縁膜パターンの上に半導体層パターンを形
成する段階、 前記半導体層パターンの上に接触層パターンを形成する
段階、 前記接触層パターンの上に前記画面表示部のデータ線、
ソース電極及びドレーン電極と前記周辺部のデータパッ
ドとを含むデータ配線を形成する段階、 前記データ配線の上に保護絶縁膜パターンを形成する段
階、 前記ドレーン電極と連結される画素電極を形成する段階
を含み、 前記ゲート絶縁膜パターンは、部分によって厚さが異な
る感光膜パターンを用いて形成し、前記感光膜パターン
を用いたエッチング過程で前記半導体層パターン、前記
接触層パターン、前記データ配線、前記保護絶縁膜パタ
ーン及び前記画素電極の中の少なくともいずれか一つと
共に形成する液晶表示装置用薄膜トランジスタ基板の製
造方法。 - 【請求項２】前記感光膜パターンは、第１部分、前記第
１部分より厚い第２部分、前記第２部分より厚い第３部
分を有し、前記第１部分は前記ゲートパッドの上部に位
置し、前記第２部分は前記画面表示部に位置する請求項
１に記載の液晶表示装置用薄膜トランジスタ基板の製造
方法。 - 【請求項３】前記感光膜パターンは、前記保護絶縁膜の
上に形成され、 前記ゲート絶縁膜パターン、前記半導体層パターン及び
前記保護絶縁膜パターンを形成する段階は、一度のエッ
チング工程を通じて前記第１部分の下の前記保護絶縁膜
及び前記半導体層をエッチングすると共に前記第２部分
をエッチングする段階、 アッシング工程を通じて前記第２部分を除去し、その下
の前記保護絶縁膜を露出する段階、 前記感光膜パターンをマスクとして前記保護絶縁膜及び
前記ゲート絶縁膜をエッチングし、前記第２部分の下の
前記半導体層を露出すると共に前記第１部分の下のゲー
トパッドを露出する第１接触口を形成する段階、 前記感光膜パターンをマスクとして前記第２部分から前
記半導体層を除去する段階を含む請求項２に記載の液晶
表示装置用薄膜トランジスタ基板の製造方法。 - 【請求項４】前記第１部分の前記保護絶縁膜及び前記半
導体層をエッチングする段階において、前記データパッ
ドを露出する第２接触口を形成する請求項３に記載の液
晶表示装置用薄膜トランジスタ基板の製造方法。 - 【請求項５】前記第１接触口の形成段階において、前記
データパッドを露出する第２接触口を形成する請求項３
に記載の液晶表示装置用薄膜トランジスタ基板の製造方
法。 - 【請求項６】前記第１接触口の形成段階において、前記
ドレーン電極を露出する第３接触口を形成する請求項３
に記載の液晶表示装置用薄膜トランジスタ基板の製造方
法。 - 【請求項７】前記第１部分の前記保護絶縁膜及び前記半
導体層をエッチングする段階において、前記ドレーン電
極を露出する第３接触口を形成する請求項３に記載の液
晶表示装置用薄膜トランジスタ基板の製造方法。 - 【請求項８】前記保護絶縁膜及び前記半導体層のエッチ
ング段階は乾式エッチングで実施し、乾式エッチング用
気体としてはＳＦ6＋Ｏ2またはＳＦ6＋ＨＣｌを用いる
請求項３に記載の液晶表示装置用薄膜トランジスタ基板
の製造方法。 - 【請求項９】前記アッシング工程は、Ｎ2＋Ｏ2またはＯ
2＋Ａｒ気体を用いる請求項３に記載の液晶表示装置用
薄膜トランジスタ基板の製造方法。 - 【請求項１０】前記半導体層は非晶質ケイ素で形成し、 前記第１接触窓の形成段階はＳＦ6＋Ｎ2、ＳＦ6＋Ｏ2、
ＣＦ4＋Ｏ2またはＣＦ 4＋ＣＨＦ3＋Ｏ2気体を用いる請
求項３に記載の液晶表示装置用薄膜トランジスタ基板の
製造方法。 - 【請求項１１】前記半導体層の除去段階においては、乾
式エッチング用気体としてＣｌ2＋Ｏ2またはＳＦ6＋Ｈ
Ｃｌ＋Ｏ2＋Ａｒを用いる請求項３に記載の液晶表示装
置用薄膜トランジスタ基板の製造方法。 - 【請求項１２】前記画素電極を形成する段階において、
露出されている前記ゲートパッドと前記データパッドと
をそれぞれ覆った補助ゲートパッドと補助データパッド
とを形成する請求項１に記載の液晶表示装置用薄膜トラ
ンジスタ基板の製造方法。 - 【請求項１３】絶縁基板の上にゲート線、ゲート電極及
びゲートパッドを含むゲート配線を形成する段階、 前記ゲートパッドの少なくとも一部分は覆わず、前記ゲ
ート配線を覆うゲート絶縁膜パターンを形成する段階、 前記ゲート絶縁膜パターンの上に半導体層パターンを形
成する段階、 前記半導体層パターンの上に接触層パターンを形成する
段階、 前記接触層パターンの上にデータ線、ソース電極、ドレ
ーン電極及びデータパッドを含むデータ配線を形成する
段階、 前記データ配線の上に前記ドレーン電極を露出する第１
接触口を有する保護絶縁膜パターンを形成する段階、 前記保護絶縁膜の上に前記第１接触口を通じて前記ドレ
ーン電極と連結される画素電極を形成する段階を含み、 前記ゲート絶縁膜パターンは一度の写真エッチング工程
を通じて前記半導体層パターン、前記接触層パターン、
前記データ配線、前記保護絶縁膜パターン及び前記画素
電極の中の少なくともいずれか一つと共に形成し、 前記写真エッチング工程は 感光膜を塗布する段階、 前記感光膜を光の透過率がそれぞれ異なる第１部分、第
２部分及び第３部分を有する光マスクを通じて露光する
段階、 前記感光膜を現像して感光膜パターンを形成する段階を
含む液晶表示装置用薄膜トランジスタ基板の製造方法。 - 【請求項１４】前記光マスクの第２部分の光の透過率は
前記第１部分の２０％乃至６０％であり、前記第３部分
の光の透過率は３％未満である請求項１３に記載の液晶
表示装置用薄膜トランジスタ基板の製造方法。 - 【請求項１５】前記光マスクはマスク基板と少なくとも
一つ以上のマスク層とを有し、前記第１部分と前記第２
部分との光の透過率の差異は前記マスク層を光の透過率
が互いに異なる物質で形成することによって調節する請
求項１３に記載の液晶表示装置用薄膜トランジスタ基板
の製造方法。 - 【請求項１６】前記光マスクはマスク基板と少なくとも
一つ以上のマスク層とを有し、前記第１部分と前記第２
部分との光の透過率の差異は前記マスク層の厚さを変更
することによって調節する請求項１３に記載の液晶表示
装置用薄膜トランジスタ基板の製造方法。 - 【請求項１７】前記光マスクはマスク基板と少なくとも
一つ以上のマスク層とを有し、前記第１部分と前記第２
部分との光の透過率の差異は前記マスク層に露光器の分
解能より小さい大きさのスリットまたはグリッドパター
ンを形成することによって作る請求項１３に記載の液晶
表示装置用薄膜トランジスタ基板の製造方法。 - 【請求項１８】絶縁基板の上にゲート線、ゲート電極及
びゲートパッドを含むゲート配線を形成する段階、 前記ゲート配線の上にゲート絶縁膜パターンを形成する
段階、 前記ゲート絶縁膜パターンの上に半導体層パターンを形
成する段階、 前記半導体層パターンの上に接触層パターンを形成する
段階、 前記接触層パターンの上にデータ線、ソース電極ドレー
ン電極及びデータパッド含むデータ配線を形成する段
階、 チャンネル保護膜パターンを形成する段階、 そして前記ドレーン電極と連結される画素電極を形成す
る段階を含み、 前記ゲート絶縁膜パターンは前記半導体層パターン、前
記接触層パターン、前記データ配線、前記チャンネル保
護膜パターン及び前記画素電極の中の少なくともいずれ
か一つと共に一度のエッチング工程で形成し、 前記写真エッチング工程は感光膜を塗布する段階、 前記感光膜を、第１部分と光の透過率が第１部分より高
い第２部分とを有する第１光マスクと、光の透過率が前
記第１部分より高くて前記第２部分より低い第３部分と
前記第１部分と光の透過率が同一な第４部分とを有する
第２光マスクとを用いて露光する段階、 前記感光膜を現像し、感光膜パターンを現像する段階と
を含む液晶表示装置用薄膜トランジスタ基板の製造方
法。 - 【請求項１９】前記第３部分の透過率は前記第２部分の
透過率の２０％乃至６０％である請求項１８に記載の液
晶表示装置用薄膜トランジスタ基板の製造方法。 - 【請求項２０】前記第１及び第２光マスクはそれぞれマ
スク基板と少なくとも一つ以上のマスク層とを有し、前
記第２部分と前記第３部分との光透過率の差異は前記マ
スク層を光の透過率が異なる物質で形成することによっ
て調節する請求項１８に記載の液晶表示装置用薄膜トラ
ンジスタ基板の製造方法。 - 【請求項２１】前記第１及び第２マスクはそれぞれマス
ク基板と少なくとも一つ以上のマスク層とを有し、前記
第２部分と前記第３部分との光の透過率の差異は前記マ
スク層の厚さを変更することによって調節する請求項１
８に記載の液晶表示装置用薄膜トランジスタ基板の製造
方法。 - 【請求項２２】基板の上に少なくとも一つの薄膜を形成
する段階、 前記薄膜の上に感光膜を塗布する段階、 互いに異なる透過率を有する三つ以上の部分を有する少
なくとも一つ以上の光マスクを用いて前記感光膜を露光
する段階、 前記感光膜を現像し、位置によって厚さが異なる感光膜
パターンを形成する段階、 前記感光膜及び薄膜を共にエッチングする段階を含む薄
膜の写真エッチング方法。 - 【請求項２３】前記エッチング段階は乾式エッチングを
用いる請求項２２に記載の薄膜の写真エッチング方法。 - 【請求項２４】前記感光膜は陽性感光膜である請求項２
２に記載の薄膜の写真エッチング方法。 - 【請求項２５】基板の上に少なくとも一つの薄膜を形成
する段階、 前記薄膜の上に第１部分、前記第１部分より厚さが厚い
第２部分及び前記第２部分より厚さが厚い第３部分を有
する感光膜パターンを形成する段階、 前記感光膜と共に前記第１部分の下部の前記薄膜をエッ
チングし、前記第２部分や前記第３部分の下部の前記薄
膜はその上部の前記感光膜によって保護される段階、 前記感光膜の前記第２部分を除去してその下部の前記薄
膜を露出し、前記第３部分は一定の厚さで残留させる段
階、 前記第２部分が除去された部分を通じて露出されている
前記薄膜をエッチングし、前記第３部分の下部の前記薄
膜はその上部の前記感光膜によって保護される段階を含
む薄膜の写真エッチング方法。 - 【請求項２６】前記感光膜の第２部分を除去する段階は
アッシングである請求項２５に記載の薄膜の写真エッチ
ング方法。 - 【請求項２７】絶縁基板の上にゲート線、ゲート電極及
びゲートパッドを含むゲート配線を形成する段階、 前記ゲート配線の上にゲート絶縁膜、半導体層、接触
層、導電体層を連続して蒸着する段階、 前記導電体層と接触層とを写真エッチングし、データ
線、ソース電極、ドレーン電極及びデータパッドを含む
データ配線及びその下部の接触層パターンを形成する段
階、 保護絶縁膜を蒸着する段階、 前記保護絶縁膜の上に感光膜を塗布する段階、 前記感光膜を露光して現像し、位置によって厚さが異な
る感光膜パターンを形成する段階、 前記感光膜パターンと共に前記保護絶縁膜、半導体層及
びゲート絶縁膜をエッチングし、保護絶縁膜パターン、
半導体層パターン及び前記ゲートパッドを露出する接触
口を有して前記画面表示部では０ではない厚さを有する
ゲート絶縁膜パターンを形成する段階、 前記保護絶縁膜の上に前記ドレーン電極と連結される画
素電極を形成する段階を含む液晶表示装置用薄膜トラン
ジスタ基板の製造方法。 - 【請求項２８】前記画素電極を形成する段階において、
露出されている前記ゲートパッドと前記データパッドと
をそれぞれ覆う補助ゲートパッドと補助データパッドと
を形成する請求項２７に記載の液晶表示装置用薄膜トラ
ンジスタ基板の製造方法。 - 【請求項２９】基板の上に第１金属層を積層し、第１写
真エッチング工程でゲート線及びゲートパッドを含むゲ
ート配線を形成する段階、 前記ゲート配線の上に第１絶縁膜、半導体層、接触層及
び第２金属層を形成する段階、 前記第１金属層及び接触層を第２写真エッチング工程で
パターニングし、ソース電極、ドレーン電極、データパ
ッド及びデータ線を含むデータ配線を形成する段階、 前記データ配線の上に第２絶縁層を積層する段階、 第３写真エッチング工程で前記第２絶縁層、半導体層及
び第１絶縁層をパターニングし、前記ゲート配線とデー
タ配線及び前記ソース電極とドレーン電極との間に現れ
た半導体層は覆い、前記ドレーン電極の一部及びデータ
パッド部の前記第２金属層は現す保護膜パターン、少な
くとも前記ゲート配線上では分離された領域がある半導
体層パターン及びゲートパッド部の第１金属層を露出す
る第１絶縁層パターンを形成する段階、 前記全てのパターンの上に透明電極層を積層する段階、 第４写真エッチング工程で前記透明電極層をパターニン
グし、前記現れたドレーン電極と接触する画素電極パタ
ーンを形成し、現れた前記ゲートパッド部のパターンに
接触する補助ゲートパッド部のパターン及び前記データ
パッド部のパターンに接触する補助データパッド部のパ
ターンを形成する段階とを含む薄膜トランジスタ基板の
製造方法。 - 【請求項３０】前記第３写真エッチング段階は前記第２
絶縁層の上に感光膜をコーティングする段階と、前記感
光膜を露光する工程で少なくとも二つの互いに異なる透
過率を有する部分を有する光マスクを用いて露光する段
階とを含む請求項２９に記載の薄膜トランジスタ基板の
製造方法。 - 【請求項３１】前記第３写真エッチング段階は、前記露
光工程の後に現像工程を進め、少なくとも前記感光膜が
三つの高さを有するようにパターニングする段階を含む
請求項３０に記載の薄膜トランジスタ基板の製造方法。 - 【請求項３２】前記第３写真エッチング工程は、前記感
光膜パターンの最も薄い第１部分とその下部の前記第２
絶縁膜と半導体層と第１絶縁膜とをエッチングし、前記
ゲートパッドを露出すると共に、前記感光膜パターンの
中間の高さの第２部分とその下部の前記第２絶縁膜と半
導体層とをエッチングし、前記感光膜パターンの最も高
い第３部分の下部の前記第２絶縁膜はエッチングされな
いようにする段階を含むことを特徴とする請求項３１に
記載の薄膜トランジスタ基板の製造方法。 - 【請求項３３】前記感光膜とその下部の前記第２絶縁膜
と半導体層と第１絶縁膜とをエッチングする段階は、 前記感光膜の第２及び第３部分をエッチング遮断層とし
て前記第１部分の下部の前記第２絶縁膜、半導体層及び
第１絶縁膜をエッチングする段階、 前記感光膜の第２部分をアッシングを通じて除去し、そ
の下部の前記第２絶縁膜パターンを露出する段階、 前記第３部分をエッチング遮断層として前記露出されて
いる第２絶縁膜とその下部の前記半導体層とをエッチン
グする段階を含むことを特徴とする請求項３２に記載の
薄膜トランジスタ基板の製造方法。 - 【請求項３４】前記アッシング工程は酸素を用いること
を特徴とする請求項３３に記載の薄膜トランジスタ基板
の製造方法。 - 【請求項３５】前記光マスクの透過率の差異はパターン
層の厚さによって調節されることを特徴とする請求項３
０に記載の薄膜トランジスタ基板の製造方法。 - 【請求項３６】前記光マスクは前記ゲートパッドを形成
するための第１光マスクと前記ゲートパッド以外の部分
を形成するための第２光マスクとに分離されており、前
記第１光マスクの全体の透過率と前記第２光マスクの全
体の透過率とが互いに異なることを特徴とする請求項３
０に記載の薄膜トランジスタ基板の製造方法。 - 【請求項３７】前記画素電極は前記データ配線の下部か
ら延長された前記第１絶縁膜と直接接触して形成されて
いることを特徴とする請求項２９に記載の薄膜トランジ
スタ基板の製造方法。 - 【請求項３８】前記半導体層は非晶質ケイ素層であるこ
とを特徴とする請求項２９に記載の薄膜トランジスタ基
板の製造方法。 - 【請求項３９】前記接触層はリンがドーピングされた非
晶質ケイ素層であることを特徴とする請求項３８に記載
の薄膜トランジスタ基板の製造方法。 - 【請求項４０】前記透明導電層はＩＴＯであることを特
徴とする請求項３９に記載の薄膜トランジスタ基板の製
造方法。 - 【請求項４１】前記画素電極は前記ドレーン電極の下部
から延長された前記第１絶縁膜と直接接触して形成され
ていることを特徴とする請求項２９に記載の薄膜トラン
ジスタ基板の製造方法。 - 【請求項４２】絶縁基板、 前記基板の上に形成されており、ゲート線、ゲート電極
およびゲートパッドを含むゲート配線、 前記ゲート配線の上に形成されており、少なくとも前記
ゲートパッドを露出する接触口を有するゲート絶縁膜パ
ターン、 前記ゲート絶縁膜の上に形成されている半導体層パター
ン、 前記半導体層パターンの上に形成されている接触層パタ
ーン、 前記接触層パターンの上に形成されており、前記接触層
パターンと実質的に同一な形態を有し、ソース電極、ド
レーン電極、データ線及びデータパッドを含むデータ配
線、 前記ゲートパッド、前記データパッド及び前記ドレーン
電極を露出する接触口を有し、前記データ配線の上に前
記データ配線より広い幅で形成されており、前記データ
配線の下部に形成されている前記ドレーン電極及び前記
データパッド部分とを除外して前記半導体層パターンと
実質的に同一なパターンを有する保護膜パターン、 露出されている前記ゲートパッド、データパッド及びド
レーン電極のそれぞれと電気的に連結される透明電極層
パターンを含む液晶表示装置用薄膜トランジスタ基板。 - 【請求項４３】前記ドレーン電極に電気的に連結される
前記透明電極層パターンの少なくとも一部は前記ドレー
ン電極の下部から延長された前記ゲート絶縁膜パターン
の上部と接触していることを特徴とする請求項４２に記
載の液晶表示装置用薄膜トランジスタ基板。 - 【請求項４４】前記半導体層パターン及び接触層パター
ンの一部は前記ゲート線の上部にも形成されており、前
記ゲート線の上部に位置する接触層パターンの上に形成
されている維持電極をさらに含み、前記維持電極は前記
透明電極層パターンと電気的に連結されていることを特
徴とする請求項４３に記載の液晶表示装置用薄膜トラン
ジスタ基板。 - 【請求項４５】前記ゲート絶縁膜パターンの形態は、前
記透明電極層パターンが形成される領域で前記保護絶縁
膜パターンの形態と異なることを特徴とする請求項４２
に記載の液晶表示装置用薄膜トランジスタ基板。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0050880A KR100508034B1 (ko) | 1998-11-26 | 1998-11-26 | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 |
| KR1998P50880 | 1999-02-22 | ||
| KR1999P5828 | 1999-02-22 | ||
| KR1019990005828A KR100601167B1 (ko) | 1999-02-22 | 1999-02-22 | 박막의사진식각방법및이를이용한액정표시장치용박막트랜지스터기판의제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000164584A true JP2000164584A (ja) | 2000-06-16 |
Family
ID=26634369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11336871A Pending JP2000164584A (ja) | 1998-11-26 | 1999-11-26 | 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (6) | US6335276B1 (ja) |
| JP (1) | JP2000164584A (ja) |
| CN (2) | CN1155058C (ja) |
| TW (1) | TW413844B (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000206571A (ja) * | 1998-12-31 | 2000-07-28 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| WO2001082275A1 (fr) * | 2000-04-21 | 2001-11-01 | Matsushita Electric Industrial Co., Ltd. | Substrat pour panneau d'afficheur, procede de production et appareil a former le film mince utilise a cet effet |
| JP2002055362A (ja) * | 2000-07-27 | 2002-02-20 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板の製造方法 |
| JP2004519009A (ja) * | 2001-02-03 | 2004-06-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 透明導体ラインの導電率を改善する方法 |
| US6767694B2 (en) | 2001-03-02 | 2004-07-27 | Nec Lcd Technologies, Ltd. | Process for forming pattern and method for producing liquid crystal apparatus employing process for forming pattern |
| JP2007213065A (ja) * | 2006-02-07 | 2007-08-23 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示パネル及びその製造方法 |
| JP2008015525A (ja) * | 2006-06-30 | 2008-01-24 | Lg Phillips Lcd Co Ltd | 液晶表示装置用アレイ基板及びその製造方法 |
| US7338911B2 (en) | 2004-12-28 | 2008-03-04 | Nec Lcd Technologies, Ltd. | Method for etching and for forming a contact hole using thereof |
| US8420463B2 (en) | 2008-01-25 | 2013-04-16 | Au Optronics Corporation | Method for manufacturing pixel structure |
| KR101257811B1 (ko) * | 2006-06-30 | 2013-04-29 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| US9645457B2 (en) | 2006-11-22 | 2017-05-09 | Mitsubishi Electric Corporation | Array substrate, display device, and method for manufacturing the array substrate |
| JP2017156754A (ja) * | 2011-11-11 | 2017-09-07 | 株式会社半導体エネルギー研究所 | 表示装置 |
Families Citing this family (66)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1139837C (zh) * | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
| KR100333274B1 (ko) | 1998-11-24 | 2002-04-24 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법 |
| TW413844B (en) * | 1998-11-26 | 2000-12-01 | Samsung Electronics Co Ltd | Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films |
| TW413949B (en) * | 1998-12-12 | 2000-12-01 | Samsung Electronics Co Ltd | Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same |
| US6754485B1 (en) * | 1998-12-23 | 2004-06-22 | American Calcar Inc. | Technique for effectively providing maintenance and information to vehicles |
| KR100333271B1 (ko) * | 1999-07-05 | 2002-04-24 | 구본준, 론 위라하디락사 | 배선의 단락 및 단선 테스트를 위한 박막트랜지스터-액정표시장치의 어레이기판과 그 제조방법. |
| TW464915B (en) * | 1999-07-19 | 2001-11-21 | United Microelectronics Corp | Structure of multilayer thin-film coating passivation layer and the manufacturing method thereof |
| TW478014B (en) | 1999-08-31 | 2002-03-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing thereof |
| KR100656696B1 (ko) * | 1999-12-21 | 2006-12-15 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정 표시장치 |
| TW451447B (en) * | 1999-12-31 | 2001-08-21 | Samsung Electronics Co Ltd | Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same |
| KR100372579B1 (ko) * | 2000-06-21 | 2003-02-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| JP2002182243A (ja) * | 2000-12-15 | 2002-06-26 | Nec Corp | 液晶表示装置用トランジスタ基板及びその製造方法 |
| KR100606963B1 (ko) * | 2000-12-27 | 2006-08-01 | 엘지.필립스 엘시디 주식회사 | 액정 디스플레이 패널 및 그의 제조방법 |
| KR100721304B1 (ko) * | 2000-12-29 | 2007-05-25 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 액정패널 및 그의 제조방법 |
| US7209192B2 (en) | 2001-09-26 | 2007-04-24 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method for manufacturing the same |
| JP4305811B2 (ja) | 2001-10-15 | 2009-07-29 | 株式会社日立製作所 | 液晶表示装置、画像表示装置およびその製造方法 |
| KR100443831B1 (ko) * | 2001-12-20 | 2004-08-09 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조 방법 |
| KR100980008B1 (ko) * | 2002-01-02 | 2010-09-03 | 삼성전자주식회사 | 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법 |
| KR100825102B1 (ko) * | 2002-01-08 | 2008-04-25 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100436181B1 (ko) * | 2002-04-16 | 2004-06-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| KR100831235B1 (ko) | 2002-06-07 | 2008-05-22 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
| JP4565799B2 (ja) * | 2002-07-01 | 2010-10-20 | 大林精工株式会社 | 横電界方式液晶表示装置、その製造方法、走査露光装置およびミックス走査露光装置 |
| KR100874643B1 (ko) * | 2002-09-17 | 2008-12-17 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| GB2396244B (en) * | 2002-12-09 | 2006-03-22 | Lg Philips Lcd Co Ltd | Array substrate having color filter on thin film transistor s tructure for LCD device and method of fabricating the same |
| US7762665B2 (en) * | 2003-03-21 | 2010-07-27 | Queen's University At Kingston | Method and apparatus for communication between humans and devices |
| CN1303467C (zh) * | 2003-04-11 | 2007-03-07 | 广辉电子股份有限公司 | 液晶显示面板的制作方法 |
| US7279370B2 (en) * | 2003-10-11 | 2007-10-09 | Lg.Philips Lcd Co., Ltd. | Thin film transistor array substrate and method of fabricating the same |
| JP2005215275A (ja) * | 2004-01-29 | 2005-08-11 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
| JP2005215434A (ja) * | 2004-01-30 | 2005-08-11 | Fujitsu Display Technologies Corp | 表示装置用基板の製造方法及びそれを用いた表示装置の製造方法 |
| KR100584715B1 (ko) * | 2004-04-06 | 2006-05-29 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법 |
| KR101003829B1 (ko) * | 2004-04-30 | 2010-12-23 | 엘지디스플레이 주식회사 | 씨오티 구조 액정표시장치 및 그 제조 방법 |
| KR101086478B1 (ko) * | 2004-05-27 | 2011-11-25 | 엘지디스플레이 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
| CN100397216C (zh) * | 2004-07-21 | 2008-06-25 | 友达光电股份有限公司 | 双导线结构薄膜晶体管阵列的制造方法 |
| US7259106B2 (en) * | 2004-09-10 | 2007-08-21 | Versatilis Llc | Method of making a microelectronic and/or optoelectronic circuitry sheet |
| KR101085139B1 (ko) * | 2004-12-03 | 2011-11-21 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| DE102005003183B4 (de) * | 2005-01-19 | 2011-06-16 | Qimonda Ag | Verfahren zur Herstellung von Halbleiterstrukturen auf einem Wafer |
| KR101298940B1 (ko) * | 2005-08-23 | 2013-08-22 | 주식회사 동진쎄미켐 | 포토레지스트 조성물 및 이를 이용한 박막 트랜지스터기판의 제조방법 |
| JP5198066B2 (ja) * | 2005-10-05 | 2013-05-15 | 出光興産株式会社 | Ｔｆｔ基板及びｔｆｔ基板の製造方法 |
| KR101211345B1 (ko) * | 2005-12-14 | 2012-12-11 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| TWI322288B (en) * | 2006-03-07 | 2010-03-21 | Au Optronics Corp | Manufacture method of pixel array substrate |
| TWI326375B (en) * | 2006-04-21 | 2010-06-21 | Chimei Innolux Corp | Liquid crystal display device |
| TWI328877B (en) * | 2006-07-20 | 2010-08-11 | Au Optronics Corp | Array substrate |
| TWI478351B (zh) * | 2006-07-20 | 2015-03-21 | Au Optronics Corp | 陣列基板之形成方法 |
| KR101319301B1 (ko) | 2006-12-15 | 2013-10-16 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| TWI325639B (en) * | 2007-03-15 | 2010-06-01 | Au Optronics Corp | Semiconductor structure and fabricating method thereof for liquid crystal display device |
| KR20100028367A (ko) * | 2008-09-04 | 2010-03-12 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN101752228B (zh) * | 2008-12-19 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 光刻方法 |
| US8592817B2 (en) * | 2009-04-21 | 2013-11-26 | Cbrite Inc. | Self-aligned metal oxide TFT with reduced number of masks |
| US20110006998A1 (en) * | 2009-07-10 | 2011-01-13 | Sunggu Kang | Patterning of thin film conductive and passivation layers |
| US8475872B2 (en) * | 2009-08-19 | 2013-07-02 | Apple Inc. | Patterning of thin film layers |
| DE102009060066B4 (de) * | 2009-09-25 | 2017-03-30 | Osram Oled Gmbh | Verfahren zum Herstellen eines elektronischen Bauelements sowie elektronisches Bauelement |
| KR101774992B1 (ko) * | 2010-08-10 | 2017-09-06 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
| US9318614B2 (en) * | 2012-08-02 | 2016-04-19 | Cbrite Inc. | Self-aligned metal oxide TFT with reduced number of masks and with reduced power consumption |
| TWI467673B (zh) * | 2011-06-09 | 2015-01-01 | Chunghwa Picture Tubes Ltd | 配線裝置與顯示器 |
| CN102402138A (zh) * | 2011-11-18 | 2012-04-04 | 深圳市华星光电技术有限公司 | 完成小线距的导线制作方法 |
| JP5591847B2 (ja) | 2012-02-29 | 2014-09-17 | 株式会社東芝 | 液晶光学素子及び立体画像表示装置 |
| KR102132882B1 (ko) * | 2012-12-20 | 2020-07-13 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법 |
| CN103901691B (zh) * | 2012-12-26 | 2016-08-17 | 上海天马微电子有限公司 | 液晶显示面板及制造方法 |
| DE102013211634A1 (de) * | 2013-06-20 | 2014-12-24 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen eines Konversionselements |
| KR102079253B1 (ko) | 2013-06-26 | 2020-02-20 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법 |
| KR102094847B1 (ko) * | 2013-07-03 | 2020-03-31 | 삼성디스플레이 주식회사 | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 |
| US9753590B2 (en) * | 2014-06-13 | 2017-09-05 | Lg Display Co., Ltd. | Display device integrated with touch screen panel and method of fabricating the same |
| CN104637874A (zh) | 2015-03-16 | 2015-05-20 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法 |
| CN105161434A (zh) * | 2015-06-29 | 2015-12-16 | 上海华虹宏力半导体制造有限公司 | Pad刻蚀工艺方法 |
| US10663821B2 (en) * | 2015-11-06 | 2020-05-26 | Sharp Kabushiki Kaisha | Display board having insulating films and terminals, and display device including the same |
| JP2019101086A (ja) * | 2017-11-29 | 2019-06-24 | シャープ株式会社 | 液晶表示パネル及び液晶表示パネルの製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09236827A (ja) * | 1995-12-29 | 1997-09-09 | Samsung Electron Co Ltd | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 |
| JPH10163174A (ja) * | 1996-11-29 | 1998-06-19 | Sharp Corp | 薄膜のパターニング方法 |
Family Cites Families (72)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4231811A (en) * | 1979-09-13 | 1980-11-04 | Intel Corporation | Variable thickness self-aligned photoresist process |
| JPS57121226A (en) | 1981-01-21 | 1982-07-28 | Hitachi Ltd | Photo mask |
| JPS61181130A (ja) | 1985-02-06 | 1986-08-13 | Fujitsu Ltd | パタ−ン形成方法 |
| JPS62281428A (ja) | 1986-05-30 | 1987-12-07 | Hitachi Micro Comput Eng Ltd | 半導体装置の製造方法 |
| JPH0772799B2 (ja) * | 1986-08-13 | 1995-08-02 | ソニー株式会社 | レジスト材料 |
| NL194848C (nl) * | 1992-06-01 | 2003-04-03 | Samsung Electronics Co Ltd | Vloeibaar-kristalindicatorinrichting. |
| KR950010858B1 (ko) * | 1992-10-20 | 1995-09-25 | 현대전자산업주식회사 | 반도체 소자의 금속콘택 형성방법 |
| US5821622A (en) * | 1993-03-12 | 1998-10-13 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
| KR0169356B1 (ko) | 1995-01-06 | 1999-03-20 | 김광호 | 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법 |
| US5618643A (en) | 1995-12-15 | 1997-04-08 | Intel Corporation | Embedded phase shifting mask with improved relative attenuated film transmission |
| US6682961B1 (en) * | 1995-12-29 | 2004-01-27 | Samsung Electronics Co., Ltd. | Thin film transistor array panel used for a liquid crystal display and a manufacturing method thereof |
| US5895266A (en) * | 1996-02-26 | 1999-04-20 | Applied Materials, Inc. | Titanium nitride barrier layers |
| US5986729A (en) * | 1996-07-10 | 1999-11-16 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display device and method of manufacturing the same |
| KR100201040B1 (ko) * | 1996-08-26 | 1999-06-15 | 다니구찌 이찌로오; 기타오카 다카시 | 위상 쉬프트 마스크 및 그 제조 방법 |
| JP3513371B2 (ja) * | 1996-10-18 | 2004-03-31 | キヤノン株式会社 | マトリクス基板と液晶装置とこれらを用いた表示装置 |
| US6133977A (en) * | 1997-10-21 | 2000-10-17 | Samsung Electronics Co., Ltd. | Liquid crystal displays having common electrode overlap with one or more data lines |
| US6215541B1 (en) * | 1997-11-20 | 2001-04-10 | Samsung Electronics Co., Ltd. | Liquid crystal displays and manufacturing methods thereof |
| KR100528883B1 (ko) | 1998-06-13 | 2006-02-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
| CN1139837C (zh) * | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
| KR100303446B1 (ko) * | 1998-10-29 | 2002-10-04 | 삼성전자 주식회사 | 액정표시장치용박막트랜지스터기판의제조방법 |
| US6255130B1 (en) * | 1998-11-19 | 2001-07-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and a method for manufacturing the same |
| KR100333274B1 (ko) * | 1998-11-24 | 2002-04-24 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법 |
| KR100321925B1 (ko) * | 1998-11-26 | 2002-10-25 | 삼성전자 주식회사 | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 |
| TW413844B (en) * | 1998-11-26 | 2000-12-01 | Samsung Electronics Co Ltd | Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films |
| TW413949B (en) * | 1998-12-12 | 2000-12-01 | Samsung Electronics Co Ltd | Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same |
| US6287899B1 (en) * | 1998-12-31 | 2001-09-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| US6258715B1 (en) * | 1999-01-11 | 2001-07-10 | Taiwan Semiconductor Manufacturing Company | Process for low-k dielectric with dummy plugs |
| US6524876B1 (en) * | 1999-04-08 | 2003-02-25 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| US6759281B1 (en) * | 1999-04-26 | 2004-07-06 | Samsung Electronics Co., Ltd. | Method of making a display switch having a contact hole through a passivation layer and a color filter |
| KR100333983B1 (ko) * | 1999-05-13 | 2002-04-26 | 윤종용 | 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법 |
| KR100301667B1 (ko) * | 1999-05-21 | 2001-09-26 | 구본준, 론 위라하디락사 | 액정표시소자와 그 제조 방법 |
| US6380559B1 (en) * | 1999-06-03 | 2002-04-30 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for a liquid crystal display |
| KR100338011B1 (ko) * | 1999-06-30 | 2002-05-24 | 윤종용 | 액정 표시 장치용 기판의 제조 방법 |
| KR100333271B1 (ko) * | 1999-07-05 | 2002-04-24 | 구본준, 론 위라하디락사 | 배선의 단락 및 단선 테스트를 위한 박막트랜지스터-액정표시장치의 어레이기판과 그 제조방법. |
| JP2001021919A (ja) * | 1999-07-07 | 2001-01-26 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| KR100348995B1 (ko) * | 1999-09-08 | 2002-08-17 | 엘지.필립스 엘시디 주식회사 | 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자 |
| KR100582599B1 (ko) * | 1999-10-25 | 2006-05-23 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 |
| KR100654158B1 (ko) * | 1999-10-25 | 2006-12-05 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 |
| KR100632216B1 (ko) * | 1999-12-16 | 2006-10-09 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| US6289899B1 (en) * | 1999-12-30 | 2001-09-18 | Maryann Giordano | Kit for holding and applying nail primer |
| US6678018B2 (en) * | 2000-02-10 | 2004-01-13 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for a liquid crystal display and the method for fabricating the same |
| KR100686228B1 (ko) * | 2000-03-13 | 2007-02-22 | 삼성전자주식회사 | 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 |
| US6838696B2 (en) * | 2000-03-15 | 2005-01-04 | Advanced Display Inc. | Liquid crystal display |
| KR100751177B1 (ko) * | 2000-08-08 | 2007-08-22 | 엘지.필립스 엘시디 주식회사 | 액정 표시소자 및 그의 제조방법 |
| KR100730066B1 (ko) * | 2000-12-29 | 2007-06-20 | 엘지.필립스 엘시디 주식회사 | 엑스-선 검출소자 및 그 제조방법 |
| KR100685946B1 (ko) * | 2001-03-02 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 액정 디스플레이 패널 및 그 제조방법 |
| KR100437475B1 (ko) * | 2001-04-13 | 2004-06-23 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치용 표시 소자 제조 방법 |
| KR100433805B1 (ko) * | 2001-10-11 | 2004-06-02 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 |
| JP2005506712A (ja) * | 2001-10-23 | 2005-03-03 | サムスン エレクトロニクス カンパニー リミテッド | 配線用エッチング液とこれを利用した配線の製造方法及びこれを利用した薄膜トランジスタアレイ基板の製造方法 |
| US7102168B2 (en) * | 2001-12-24 | 2006-09-05 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for display and manufacturing method thereof |
| KR100915231B1 (ko) * | 2002-05-17 | 2009-09-02 | 삼성전자주식회사 | 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법 |
| TW535296B (en) * | 2002-05-31 | 2003-06-01 | Chunghwa Picture Tubes Ltd | Method for producing thin film transistor |
| KR100866976B1 (ko) * | 2002-09-03 | 2008-11-05 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
| KR100503129B1 (ko) * | 2002-12-28 | 2005-07-22 | 엘지.필립스 엘시디 주식회사 | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 |
| KR20040061195A (ko) * | 2002-12-30 | 2004-07-07 | 엘지.필립스 엘시디 주식회사 | 액정표시패널 및 그 제조방법 |
| KR100872494B1 (ko) * | 2002-12-31 | 2008-12-05 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판의 제조 방법 |
| KR100598737B1 (ko) * | 2003-05-06 | 2006-07-10 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100997964B1 (ko) * | 2003-06-16 | 2010-12-02 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| KR100938885B1 (ko) * | 2003-06-30 | 2010-01-27 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
| KR100724478B1 (ko) * | 2003-06-30 | 2007-06-04 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 제조방법 |
| US7279370B2 (en) * | 2003-10-11 | 2007-10-09 | Lg.Philips Lcd Co., Ltd. | Thin film transistor array substrate and method of fabricating the same |
| KR101127218B1 (ko) * | 2005-05-19 | 2012-03-30 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| KR101166842B1 (ko) * | 2005-12-29 | 2012-07-19 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 및 이를 이용한박막 트랜지스터 어레이 기판 |
| JP4921997B2 (ja) * | 2006-02-07 | 2012-04-25 | 三星電子株式会社 | 薄膜トランジスタ表示パネル及びその製造方法 |
| KR101248003B1 (ko) * | 2006-05-09 | 2013-03-27 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| KR101284697B1 (ko) * | 2006-06-30 | 2013-07-23 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| KR101242032B1 (ko) * | 2006-06-30 | 2013-03-12 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| KR101257811B1 (ko) * | 2006-06-30 | 2013-04-29 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| KR101235106B1 (ko) * | 2006-06-30 | 2013-02-20 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| KR101297358B1 (ko) * | 2006-06-30 | 2013-08-14 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| KR101282893B1 (ko) * | 2006-06-30 | 2013-07-05 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| US8031312B2 (en) * | 2006-11-28 | 2011-10-04 | Lg Display Co., Ltd. | Array substrate for liquid crystal display device and method of manufacturing the same |
-
1999
- 1999-05-26 TW TW088108642A patent/TW413844B/zh not_active IP Right Cessation
- 1999-10-12 US US09/417,045 patent/US6335276B1/en not_active Expired - Lifetime
- 1999-11-26 CN CNB991258053A patent/CN1155058C/zh not_active Expired - Lifetime
- 1999-11-26 JP JP11336871A patent/JP2000164584A/ja active Pending
- 1999-11-26 CN CNB2003101196459A patent/CN1293609C/zh not_active Expired - Lifetime
-
2001
- 2001-10-02 US US09/968,522 patent/US6621545B2/en not_active Expired - Lifetime
-
2003
- 2003-07-28 US US10/627,752 patent/US20040067445A1/en not_active Abandoned
-
2005
- 2005-09-23 US US11/233,038 patent/US7202502B2/en not_active Expired - Fee Related
-
2007
- 2007-03-09 US US11/716,228 patent/US7537977B2/en not_active Expired - Fee Related
-
2009
- 2009-05-18 US US12/467,967 patent/US7888677B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09236827A (ja) * | 1995-12-29 | 1997-09-09 | Samsung Electron Co Ltd | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 |
| JPH10163174A (ja) * | 1996-11-29 | 1998-06-19 | Sharp Corp | 薄膜のパターニング方法 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000206571A (ja) * | 1998-12-31 | 2000-07-28 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| US7978292B2 (en) | 1998-12-31 | 2011-07-12 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| WO2001082275A1 (fr) * | 2000-04-21 | 2001-11-01 | Matsushita Electric Industrial Co., Ltd. | Substrat pour panneau d'afficheur, procede de production et appareil a former le film mince utilise a cet effet |
| JP2002055362A (ja) * | 2000-07-27 | 2002-02-20 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板の製造方法 |
| JP2004519009A (ja) * | 2001-02-03 | 2004-06-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 透明導体ラインの導電率を改善する方法 |
| US6767694B2 (en) | 2001-03-02 | 2004-07-27 | Nec Lcd Technologies, Ltd. | Process for forming pattern and method for producing liquid crystal apparatus employing process for forming pattern |
| US7338911B2 (en) | 2004-12-28 | 2008-03-04 | Nec Lcd Technologies, Ltd. | Method for etching and for forming a contact hole using thereof |
| JP2007213065A (ja) * | 2006-02-07 | 2007-08-23 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示パネル及びその製造方法 |
| US7960735B2 (en) | 2006-06-30 | 2011-06-14 | Lg Display Co. Ltd. | Array substrate for liquid crystal display device and method of fabricating the same |
| JP2008015525A (ja) * | 2006-06-30 | 2008-01-24 | Lg Phillips Lcd Co Ltd | 液晶表示装置用アレイ基板及びその製造方法 |
| US8258022B2 (en) | 2006-06-30 | 2012-09-04 | Lg Display Co., Ltd. | Array substrate for liquid crystal display device and method of fabricating the same |
| KR101257811B1 (ko) * | 2006-06-30 | 2013-04-29 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| US9645457B2 (en) | 2006-11-22 | 2017-05-09 | Mitsubishi Electric Corporation | Array substrate, display device, and method for manufacturing the array substrate |
| US8420463B2 (en) | 2008-01-25 | 2013-04-16 | Au Optronics Corporation | Method for manufacturing pixel structure |
| US8426894B2 (en) | 2008-01-25 | 2013-04-23 | Au Optronics Corporation | Pixel structure |
| JP2017156754A (ja) * | 2011-11-11 | 2017-09-07 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2018163376A (ja) * | 2011-11-11 | 2018-10-18 | 株式会社半導体エネルギー研究所 | 電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1516244A (zh) | 2004-07-28 |
| US7888677B2 (en) | 2011-02-15 |
| CN1293609C (zh) | 2007-01-03 |
| US7202502B2 (en) | 2007-04-10 |
| US20090283769A1 (en) | 2009-11-19 |
| US20020028411A1 (en) | 2002-03-07 |
| US7537977B2 (en) | 2009-05-26 |
| US6335276B1 (en) | 2002-01-01 |
| CN1155058C (zh) | 2004-06-23 |
| US20040067445A1 (en) | 2004-04-08 |
| US20060011921A1 (en) | 2006-01-19 |
| CN1255740A (zh) | 2000-06-07 |
| US6621545B2 (en) | 2003-09-16 |
| TW413844B (en) | 2000-12-01 |
| US20070152224A1 (en) | 2007-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000164584A (ja) | 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP4761600B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP4801828B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP2001066639A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP2000164886A (ja) | 薄膜トランジスタ―基板及びその製造方法 | |
| JPH11133455A (ja) | 液晶表示装置の製造方法 | |
| KR100309925B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크 | |
| KR100543042B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100312757B1 (ko) | 박막 트랜지스터 기판의 제조 방법 및 박막의 사진 식각 방법 | |
| KR100560969B1 (ko) | 액정표시장치용광마스크의제조방법 | |
| KR100333978B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
| KR100508034B1 (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
| KR100623975B1 (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
| KR100315921B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
| JP3377003B2 (ja) | アクティブ素子アレイ基板の製造方法 | |
| KR100601167B1 (ko) | 박막의사진식각방법및이를이용한액정표시장치용박막트랜지스터기판의제조방법 | |
| KR20030020514A (ko) | 표시 장치의 제조 방법 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20010083340A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR20030033133A (ko) | 배선의 접촉부 형성 방법, 박막 트랜지스터 기판 및 그제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060619 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060619 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060901 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090805 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100316 |