DE102005003183B4 - Verfahren zur Herstellung von Halbleiterstrukturen auf einem Wafer - Google Patents

Verfahren zur Herstellung von Halbleiterstrukturen auf einem Wafer Download PDF

Info

Publication number
DE102005003183B4
DE102005003183B4 DE102005003183A DE102005003183A DE102005003183B4 DE 102005003183 B4 DE102005003183 B4 DE 102005003183B4 DE 102005003183 A DE102005003183 A DE 102005003183A DE 102005003183 A DE102005003183 A DE 102005003183A DE 102005003183 B4 DE102005003183 B4 DE 102005003183B4
Authority
DE
Germany
Prior art keywords
mask
wafer
dipole
structures
semiconductor structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005003183A
Other languages
English (en)
Other versions
DE102005003183A1 (de
Inventor
Molela Dr. Moukara
Thorsten Dr.rer.nat. Winkler
Karsten Zeiler
Jörg Dr. Thiele
Wolfram Dr. Köstler
Mario Hennig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102005003183A priority Critical patent/DE102005003183B4/de
Priority to US11/335,152 priority patent/US20060177773A1/en
Publication of DE102005003183A1 publication Critical patent/DE102005003183A1/de
Application granted granted Critical
Publication of DE102005003183B4 publication Critical patent/DE102005003183B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058Mask illumination systems
    • G03F7/70091Illumination settings, i.e. intensity distribution in the pupil plane or angular distribution in the field plane; On-axis or off-axis settings, e.g. annular, dipole or quadrupole settings; Partial coherence control, i.e. sigma or numerical aperture [NA]
    • G03F7/701Off-axis setting using an aperture
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Verfahren zur Herstellung von Halbleiterstrukturen (10', 13') auf einem Wafer (15'), mit
– einer Maske (25) und
– einer Dipolblende (2) als erster Blende mit zwei entlang einer Dipolachse (y) in einem Abstand nebeneinander angeordneten Blendenöffnungen (2b), wobei
– die Maske (25) durch die Dipolblende (2) belichtet und auf den Wafer (15') abgebildet wird und
– durch die Abbildung der Maske (25) auf dem Wafer (15') Haupthalbleiterstrukturen (10') hergestellt werden, die senkrecht zur Dipolachse (y) und parallel zu einer Abbildungsachse (x) ausgerichtet sind,
dadurch gekennzeichnet, dass
– durch eine zweite Blende (6) eine Zweitmaske (35) mit mindestens einer Verbindungsmaskenstruktur belichtet und (33) auf den Wafer (15') abgebildet wird, wodurch eine Verbindungshalbleiterstruktur (13) auf dem Wafer (15') hergestellt wird, durch die mindestens zwei der Haupthalbleiterstrukturen (10') miteinander verbunden werden, wobei
– eine Zweitmaske (35) verwendet wird, deren Verbindungsmaskenstruktur (33) zumindest teilweise stufenförmig ausgebildet...

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterstrukturen auf einem Wafer nach dem Oberbegriff des Anspruchs 1.
  • Es ist bekannt, Halbleiterschaltkreise aus Wafern herzustellen, die durch eine Maske hindurch so belichtet werden, dass Maskenstrukturen der Maske als Halbleiterstrukturen auf dem Wafer abgebildet werden. Die Maskenstrukturen sind üblicherweise für die bei der Abbildungsbelichtung verwandten Lichtwellen entweder opak oder transparent. Die opaken Maskenstrukturen bedecken beim Abbildevorgang Strukturen auf dem Wafer so, dass sie nicht beleuchtet werden. Transparente Maskenstrukturen werden beim Abbildevorgang durchstrahlt, weswegen auf von transparenten Maskenstrukturen bedeckten Gebieten des Wafers ein Lichteinfall auftritt. Die Wafer sind üblicherweise so ausgebildet, dass sich bei Lichteinfall ihre Struktur ändert (beispielsweise eine Schicht weggeätzt wird), wodurch beim Abbildevorgang einer Maske auf einem Wafer Halbleiterstrukturen auf dem Wafer entstehen.
  • Damit die Halbleiterschaltkreise immer kleiner, leistungsfähiger bzw. billiger werden, müssen vielerlei physikalische Effekte umgangen werden. Insbesondere müssen konstruktive Interferenzeffekte in der optischen Lithographie in einer Weise umgangen werden, dass bei gegebener Wellenlänge Subwellenlängenschaltungselemente abgebildet werden können. Aus dem Stand der Technik, insbesondere aus A. K. Wong, „Resolution Enhancement Techniques in Optical Lithography”, SPIE Press, Vol. TT 47, März 2001, ist als besonders günstige Blende für den Abbildevorgang eine Dipolblende bekannt, die anstatt einer Öffnung wie eine konventionelle Kreisblende zwei Blendenöffnungen aufweist. Die Mittelpunkte der beiden Blendenöffnungen definieren eine Dipolachse, die wichtig für die Abbildungseigenschaften der Maske auf den Wafer ist. Maskenstrukturen, die parallel zur Dipolachse ausgerichtet sind, werden anders abgebildet als Maskenstrukturen, die senkrecht dazu und parallel zu einer Abbildungsachse ausgerichtet sind. Die Dipolachse eignet sich sehr gut zur Verwendung bei der Abbildung von parallel zur Abbildungsachse ausgerichteten Halbleiterstrukturen. Tatsächlich werden Dipolblenden üblicherweise nur zur Herstellung von Halbleiterschaltkreisen verwendet, die beinahe ausschließlich parallel zueinander und in Abbildungsrichtung ausgerichtete Halbleiterstrukturen aufweisen, die so genannten Haupthalbleiterstrukturen. Dazu sind auf der Maske ebenfalls parallel zur Abbildungsachse ausgerichtete Hauptmaskenstrukturen vorgesehen.
  • Die parallel zueinander angeordneten Haupthalbleiterstrukturen müssen jedoch teilweise untereinander verbunden werden, um elektrische Kontakte zwischen den Haupthalbleiterstrukturen bereit zu stellen. Es hat sich jedoch gezeigt, dass Maskenstrukturen, die parallel zur Dipolachse ausgerichtet sind, beim Abbildungsvorgang nur in einer sehr schlechten Qualität als Halbleiterstrukturen auf dem Wafer abgebildet werden.
  • Aus der EP 1 091 252 A2 ist ein Lithografieverfahren bekannt, wonach zwei Dipol-Belichtungsschritte mit unterschiedlichen Masken durchgeführt werden.
  • Auch die US 2002/0006734 A1 offenbart ein Verfahren zur Herstellung von Halbleiterstrukturen, das eine mehrfache Belichtung unter Verwendung unterschiedlicher Masken vorsieht.
  • Darüber hinaus beschreibt die US 6,553,562 B2 ein Dipolbelichtungsverfahren, das ebenfalls mehrere Belichtungsschritte vorsieht.
  • Daher ist es die Aufgabe der Erfindung, ein Verfahren bereitzustellen, wie ein Wafer unter Ausnutzung der Vorteile einer Dipolblende so hergestellt werden kann, dass parallel zueinander ausgerichteten Haupthalbleiterstrukturen auf einem Wafer besser miteinander verbunden werden.
  • Dieses Problem wird von einem Verfahren zum Herstellen von Halbleiterstrukturen mit den Merkmalen des kennzeichnenden Teils des Anspruchs 1 gelöst.
  • Erfindungsgemäß wird der Wafer in zwei Schritten belichtet: In einem Schritt mit einer Dipolblende als erste Blende und einer Maske, wobei durch Hauptmaskenstrukturen der Maske parallel zur Abbildungsachse ausgerichtete Haupthalbleiterstrukturen auf dem Wafer hergestellt werden, und in einem zweiten Schritt mit einer zweiten Blende und einer zweiten Maske. Dabei weist die Zweitmaske mindestens eine Verbindungsmaskenstruktur auf, die zumindest teilweise stufenförmig ausgebildet ist und durch deren Abbildung auf dem Wafer eine Verbindungshalbleiterstruktur auf dem Wafer hergestellt wird. Dadurch werden mindestens zwei der Haupthalbleiterstrukturen miteinander verbunden. Es ist dabei nicht entscheidend, ob zuerst der Belichtungsschritt mit der Dipolblende und der Maske durchgeführt wird, und danach die Abbildung der Zweitmaske mittels der zweiten Blende, oder umgekehrt. Entscheidend ist, dass die Herstellung des Wafers in zwei Schritten geschieht, wobei die Haupthalbleiterstrukturen mit einer Dipolblende auf dem Wafer hergestellt werden.
  • Dadurch kann die hohe Abbildungsqualität der Dipolblende voll ausgenutzt werden. In einer Ausführungsform werden durch die zweite Blende Maskenstrukturen der zweiten Maske unabhängig von ihrer Ausrichtung auf dem Wafer in einer gleich guten Qualität abgebildet. Dies bedeutet, dass die zweite Blende keine Vorzugsrichtung aufweist (wie die Dipolblende), sondern beispielsweise kreissymmetrisch ausgebildet ist.
  • Besonders bevorzugt wird als zweite Blende eine Annularblende verwendet, also eine ringförmige Blende. Zwischen den Abbildevorgängen wird die Dipolblende gegen die Annularblende ausgetauscht oder umgekehrt.
  • Vorteilhaft werden bei der Abbildung der Maske mit der Dipolblende alle im Layout vorgesehenen Haupthalbleiterstrukturen auf dem Wafer hergestellt. Dadurch wird die Abbildungsqualität der Haupthalbleiterstrukturen optimiert. Die Bereiche, in denen bei einem Belichtungsvorgang mit der Zweitblende und der Zweitmaske Verbindungshalbleiterstrukturen erstellt werden, sind dabei auf der ersten Maske vorzugsweise opak oder bei einer Dreitonmaske mit einem Halbton versehen, so dass an diesen Bereichen des Wafers beim Zweitbelichtungsvorgang sowohl leitende als auch nicht leitende Strukturen hergestellt werden können.
  • Als besonders günstig bei Dreitonmasken hat es sich erwiesen, wenn auf der Maske und/oder der Zweitmaske zwischen gläsernen Bereichen und mit Chrom bedeckten Bereichen mit Halbtonmaterial bedeckte Übergangsränder ausgebildet sind, die vorzugsweise breiter als die auf dem Wafer herzustellenden Haupthalbleiterstrukturen ausgebildet sind. Auf einer Dreitonmaske ist der direkte Übergang von einem gläsernen Bereich zu einem mit Chrom bedeckten Bereich ungünstig.
  • Vorteilhaft werden bei der Ablichtung der Zweitmaske auf dem Wafer alle im Layout vorgesehenen Verbindungshalbleiterstrukturen hergestellt. Dabei wird die Qualität der Verbindungshalbleiterstrukturen maximiert, da diese zumindest teilweise parallel zur Dipolachse der Dipolblende ausgerichtet sein müssen, was gleichbedeutend mit einer schlechten Abbildungsqualität bei der Ablichtung mit der Dipolblende ist.
  • Die stufenförmige Ausbildung der Verbindungsmaskenstruktur ist zur Herstellung der Verbindungshalbleiterstruktur besonders gut geeignet, da sich die Zweitmaske bei einer stufenförmigen Ausbildung besonders gut in Richtung parallel zur Abbildungsachse justieren lässt.
  • Die Stufenform der Verbindungsmaskenstruktur wird vorzugsweise als Abfolge von parallel zur Dipolachse und parallel zur Abbildungsachse ausgerichteten Abschnitten gebildet. Beim Herstellen der Maske ist es technisch am einfachsten, in diese beiden Richtungen ausgerichtete Strukturen auf der Maske auszubilden. Von daher ist eine stufenförmige Ausbildung aus solchen Abschnitten vorteilhaft.
  • In einer bevorzugten Ausführungsform wird als Maske für die Belichtung mit der Dipolblende (ab hier auch genannt Dipolmaske) eine Dreitonmaske verwendet. Die Dreitonmaske weist Hauptmaskenstrukturen zur Herstellung der Haupthalbleiterstrukturen auf, wobei die Hauptmaskenstrukturen mit einer Halbtonschicht bedeckt sind und dazwischen ausgebildete Zwischenräume gläsern ausgebildet sind. Dabei sind Bereiche, in denen bei Belichtung mit der Zweitmaske Verbindungshalbleiterstrukturen hergestellt werden, mit einer Halbtonschicht bedeckt, um ein Ausbilden von leitenden und nicht leitenden Strukturen auf dem Wafer zu ermöglichen.
  • Vorteilhaft wird auch als Zweitmaske eine Dreitonmaske verwendet, bei der die Verbindungsmaskenstruktur mit einer Halbtonschicht bedeckt ist und dazwischen ausgebildete Zwischenräume gläsern ausgebildet sind. Alternativ hierzu können auch bei Benutzung eines anderen Wafers die zur Ausbildung der leitenden Strukturen verwendeten Maskenstrukturen gläsern ausgebildet sein und die zur Ausbildung der nicht leitenden Halbleiterstrukturen verwendeten Maskenstrukturen aus einer Halbtonschicht.
  • In einer bevorzugten Ausführungsform werden im Layout des Wafers die Haupthalbleiterstrukturen in mindestens einem zusammenhängenden Hauptbereich ausgebildet. Dies ermöglicht ein besonders einfache Realisierung einer Dipolmaske.
  • Im Layout des Wafers werden mindestens zwei Verbindungshalbleiterstrukturen vorteilhaft in einem zusammenhängenden Verbindungsbereich ausgebildet. Besonders bevorzugt werden alle im Layout des Wafers vorgesehenen Verbindungshalbleiterstrukturen in einem einzigen Verbindungsbereich angeordnet. Dadurch kann eine Zweitmaske verwendet werden, die nicht aus vielen präparierten Bereichen zusammengesetzt ist, sondern deren Maskenstrukturen nur in dem zusammnenhängenden Bereich ausgebildet werden, der dem Verbindungsbereich auf dem Wafer entspricht.
  • Dabei sind die Verbindungsbereiche bevorzugt parallel zur Dipolachse ausgerichtet. Da die Verbindungshalbleiterstrukturen auf dem Wafer in Richtung der Dipolachse verlaufen und in Richtung der Dipolachse zueinander parallel verschobene Haupthalbleiterstrukturen durch sie verbunden werden, ist diese Ausrichtung der Verbindungsbereiche besonders platzsparend.
  • In einer Ausführungsform wird sowohl bei der Abbildung der Maske als auch bei der Abbildung der Zweitmaske eine Lichtwellenlänge von 193 nm verwendet. Dabei können bei Verwendung einer Dipolblende auf dem Wafer Haupt- und Verbindungshalbleiterstrukturen hergestellt werden, die im Wesentlichen 90 nm breit sind und in der 90 nm Schaltungstechnologie Verwendung finden. Die Verbindungshalbleiterstrukturen können insbesondere Bitleitungsumverdrahtungen darstellen, die Leitungen auf dem Wafer miteinander verbinden.
  • Die Erfindung wird weiterhin von einem Abbildungssystem gelöst, dass zur Durchführung des vorangegangenen Verfahrens aus einer Dipolmaske und einer Dipolblende sowie aus einer Zweitmaske, die eine stufenförmige Verbindungsstruktur aufweist, und einer zweiten Blende besteht.
  • Zudem wird die der Erfindung zu Grunde liegende Aufgabe von einem Maskensatz gelöst, der aus mindestens einer Maske (im Folgenden auch als „Dipolmaske” bezeichnet) zur Abbildung mit einer eine Dipolachse definierenden Dipolblende auf einen Wafer und einer Zweitmaske zur Abbildung und Korrektur von auf dem Wafer durch die Abbildung der Maske auf dem Wafer erzeugter Fehler besteht. Dabei ist die Maske so ausgebildet, dass durch die Abbildung der Maske auf einen Wafer Haupthalbleiterstrukturen hergestellt werden, die senkrecht zur Dipolachse und parallel zu einer senkrecht dazu stehenden Abbildungsachse ausgerichtet sind. Die Zweitmaske weist mindestens eine stufenförmige Verbindungsmaskenstruktur auf, wodurch beim Abbilden eine Verbindungshalbleiterstruktur auf dem Wafer hergestellt wird, durch die mindestens zwei der Haupthalbleiterstrukturen miteinander verbunden werden.
  • Die Erfindung wird nachfolgend anhand von in den Figuren dargestellten Ausführungsformen näher erläutert. Es zeigen:
  • 1a ein Layout für einen Halbleiterschaltkreis mit Haupt- und Verbindungshalbleiterstrukturen;
  • 1b Waferbild nach Abbildung einer Maske mit einer dem Layout der 1a entsprechenden Form als Stand der Technik;
  • 2a Layout für einen Halbleiterschaltkreis analog zu 1a;
  • 2b Dipolmaske zum Abbilden auf einen Wafer zur Herstellung eines ersten Bereiches des Halbleiterschaltkreises nach 2a;
  • 2c Zweitmaske zum Abbilden auf einen Wafer zur Herstellung eines zweiten Bereiches des Halbleiterschaltkreises nach 2a;
  • 2d Waferbild mit Halbleiterstrukturen nach Abbildung der Maske der 2b und der Zweitmaske der 2c auf den Wafer;
  • 3a schematische Darstellung einer Kreisblende;
  • 3b schematische Darstellung einer Dipolblende;
  • 3c schematische Darstellung einer Annularblende;
  • 4 schematische Darstellung eines Dreitonsubstrats;
  • 5a schematische Darstellung einer Dipolmaske mit einem unbelichteten Bereich parallel zur Dipolachse;
  • 5b schematische Darstellung einer Zweitmaske mit unbelichteten Seitenbereichen und mehreren Verbindungsmaskenstrukturen in einem zentralen Bereich;
  • 5c Elektronenmikroskopaufnahme eines Ausschnitts der Dipolmaske aus 5a;
  • 5d Elektronenmikroskopaufnahme eines Ausschnitts der Zweitmaske aus 5b; und
  • 5e Elektronenmikroskopaufnahme eines Wafers nach Abbildung der Dipolmaske aus 5a mit einer Dipolblende und Abbildung der Zweitmaske der 5b auf den Wafer.
  • In den Figuren haben einander entsprechende oder ähnliche Merkmale die gleichen Bezugszeichen.
  • 1a zeigt ein Layout für einen Halbleiterschaltkreis, das aus mehreren Elementen besteht, in einer schematischen Darstellung.
  • Dargestellt sind Halbleiterbahnen als Haupthalbleiterstrukturen 10, Verbindungshalbleiterstrukturen 13, Kontaktpunkte 12 und dazwischen liegende Zwischenräume als nichtleitende Bereiche 11.
  • Die Leiterbahnen sind hauptsächlich entlang einer ersten Richtung ausgerichtet, in 1a der x-Richtung. Die x-Richtung ist die vornehmliche Abbildungsrichtung, da zur Herstellung des Halbleiterschaltkreises der 1a eine Lithographiemaske mit einer Dipolblende belichtet wird, die entlang einer Richtung eine besonders gute Abbildungsqualität erreicht.
  • Die 3b zeigt eine solche Dipolblende 2, die im Wesentlichen aus einem undurchlässigen Bereich 2a besteht, in dem zwei kreisförmige Blendenöffnungen 2b ausgespart sind. Nur die kreisförmigen Blenden 2b sind lichtdurchlässig, während der Bereich 2a lichtundurchlässig ausgebildet ist. Die Achse, die durch Verbindung der Mittelpunkte der beiden Blendenöffnungen 2b definiert wird, wird als Dipolachse y bezeichnet. Entlang dieser Dipolachse y ausgerichtete Maskenstrukturen können mit einer Dipolblende nur in einer sehr schlechten Qualität auf einem Wafer abgebildet werden. Senkrecht zur Dipolachse y verläuft die Abbildungsachse x. Parallel zur Abbildungsachse x, also „in Abbildungsrichtung” ausgerichtete Maskenstrukturen werden von einer Dipolblende 2 in einer besonders guten Qualität abgebildet.
  • Die Blendenöffnungen 2b der Dipolblende 2 müssen dabei nicht exakt kreisförmig ausgebildet sein. Wesentlich ist es, dass die Dipolblende 2 zwei Blendenöffnungen aufweist. Diese können – abhängig von den herzustellenden Halbleiterstrukturen – auch halbmondförmig oder mit zackig umgrenzten Blendenöffnungen versehen sein.
  • Gegenüber einer in 3a dargestellten konventionellen Kreisblende 1 mit einem lichtundurchlässigen Bereich 1a, in dem eine einzige kreisförmige Öffnung 1b als Blende dient, erreicht die Dipolblende 2 bei der Abbildung von in Abbildungsrichtung x ausgerichteten Maskenstrukturen eine bessere Qualität, in Blendenöffnungsrichtung y eine schlechtere.
  • Dies ist der Grund, warum die meisten Halbleiterstrukturen des Layouts in 1a parallel zur Abbildungsachse x ausgerichtet sind und daher parallel zueinander verlaufen. Parallel zur Abbildungsachse ausgerichtete Halbleiterstrukturen werden als Haupthalbleiterstrukturen 10 bezeichnet. Die Haupthalbleiterstrukturen 10 sollen im Halbleiterschaltkreis, dessen Layout die 1a zeigt, leitend ausgebildet sein und sind voneinander durch nicht leitende Bereiche 11 getrennt. Die nicht leitenden Bereiche 11 entsprechen den Zwischenräumen zwischen den leitenden Bereichen des Halbleiterschaltkreises, wie z. B. den Haupthalbleiterstrukturen 10 und den Kontakten 12.
  • Um Verbindungen zwischen den verschieden Haupthalbleiterstrukturen 10 bereit zu stellen, verlaufen senkrecht zu den Haupthalbleiterstrukturen 10 und parallel zur Dipolachse einzelne Verbindungshalbleiterstrukturen 13. Die Verbindungshalbleiterstrukturen 13 sollen zwischen den Haupthalbleiterstrukturen 10 elektrische Kontaktierungen bereit stellen.
  • Je nach Funktion des Halbleiterschaltkreises sind auf dem Layout verschieden lokalisierte Kontakte 12 vorgesehen, die zum Kontaktieren des Halbleiterschaltkreises mit nicht dargestellten elektrischen Elementen oder Leitungen vorgesehen sind. Um einen Halbleiterschaltkreis mit dem Layout der 1a herzustellen, wird eine Maske auf einem Wafer abgelichtet, wobei hierbei eine Dipolblende, wie die Dipolblende 2 aus 3b, verwendet wird. Dazu verwendete Masken haben im Stand der Technik das gleiche Layout wie die herzustellenden Halbleiterschaltkreise. Demzufolge entsprechen den leitenden Strukturen (also den Haupthalbleiterstrukturen 10 und den Verbindungshalbleiterstrukturen 13) lichtundurchlässige Strukturen auf einer Maske, den nicht leitenden Bereichen 11 auf dem Halbleiterschaltkreis transparente Strukturen auf der Maske. Alternativ können je nach Lithographieart den leitenden Halbleiterstrukturen auch transparente Bereiche auf der Maske zugeordnet werden, während den nicht leitenden Bereichen opake Bereiche auf der Maske zugeordnet sind.
  • Mit einer Maske, die genau dem Layout der 1a entspricht, werden bei der Abbildung der Maske auf einen Wafer mittels einer Dipolblende ein Halbleiterschaltkreis als Waferbild hergestellt, der dem Waferbild der 1b entspricht. Zwar werden die Haupthalbleiterstrukturen 10' gut in dem Halbleiterschaltkreis der 1b ausgebildet, doch die Verbindungshalbleiterstrukturen 13' werden verbreitert ausgebildet. Dadurch entstehen auf dem Halbleiterschaltkreis Kontaktierungen zwischen Halbleiterstrukturen, die in dem Layout der 1a nicht vorgesehen waren. Zum Beispiel zeigen die mit einem Kreis markierten Ausschnitte des Halbleiterschaltkreises der 1b Kurzschlüsse 14' zwischen einzelnen Haupthalbleiterstrukturen 10'. Solche Kurzschlüsse 10' führen zu Fehlfunktionen des Halbleiterschaltkreises.
  • Anhand der 2a, 2b, 2c und 2d wird nun die Erfindung erläutert. Die 2a zeigt das Layout 15 eines Halbleiterschaltkreises, das dem Layout der 1a entspricht. In dem Layout 15 sind Haupthalbleiterstrukturen 10, Verbindungshalbleiterstrukturen 13, Kontakte 12 und nicht leitende Bereiche 11 gezeigt.
  • Zur Abbildung wird aber nicht eine zum Layout 15 komplementäre Maske verwendet, sondern gemäß der Erfindung zunächst die in 2b dargestellte Dipolmaske 25 als Maske für eine Belichtung mit der Dipolblende 2 (vgl. 3b) und die in 2c dargestellte Zweitmaske 35 zur Belichtung mit einer Annularblende (vgl. 3c).
  • Im Layout der Dipolmaske 25 aus 2b sind zur Ausbildung der Haupthalbleiterstrukturen 10 des Layouts 15 (s. 2a) Hauptmaskenstrukturen 20 vorgesehen. An der Position der elektrischen Kontakte 12 im Layout 15 sind keine gesonderten Strukturen auf der Dipolmaske 25 vorgesehen. An den den elektrischen Kontakten 12 zugeordneten Positionen befinden sind in der Dipolmaske 25 Hauptmaskenstrukturen 20 ausgebildet. Zur Herstellung der nicht leitenden Bereiche 11 sind auf der Dipolmaske 25 gläserne Bereiche 21 vorgesehen. In den Bereichen, in denen lokal nur Haupthalbleiterstrukturen 10 im Layout 15 vorgesehen sind, entspricht das Layout der Dipolmaske 25 eins zu eins dem Layout 15 aus 2a. In diesen Bereichen sind sowohl die Hauptmaskenstrukturen 20 als auch die dazwischen liegenden gläsernen Bereiche 21 parallel zur Abbildungsachse x ausgerichtet. Die elektrische Kontakte 12 sind Fixpunkte im Layout 15 der 2a, an deren Position in der Dipolmaske 25 Haupthalbleiterstrukturen 10 vorgesehen sind.
  • Gegenüber dem Layout 15 verändert wurde jedoch ein zusammenhängender Bereich im Zentrum des Layouts 15. In diesem Bereich sind alle im Layout vorgesehenen Verbindungshalbleiterstrukturen 13 angeordnet, so dass man diesen Bereich auch als Verbindungsbereich 26 bezeichnen kann. Bis auf den Verbindungsbereich 26 sind alle Strukturen auf der Dipolmaske 25 parallel zur Abbildungsachse ausgebildet, was eine gute Abbildungsqualität bei der Ablichtung bewirkt. Dieser zusammenhängende Verbindungsbereich 26 ist in der Dipolmaske 25 vollständig mit derselben Schicht wie die Hauptmaskenstrukturen 20 bedeckt. Der Verbindugnsbereich 26 ist auch frei von gläsernen Bereichen 21.
  • Bei der Abbildung der Dipolmaske 25 auf einen Wafer werden die Bereiche auf dem Wafer, auf die die Hauptmaskenstrukturen 20 und der Verbindungsbereich 26 abgebildet werden, nicht verändert. Nur die Bereiche auf dem Wafer, die den gläsernen Bereichen 21 zugeordnet sind, werden beim Ablichten durch Lichteinstrahlung verändert, so dass sie zu nicht-leitenden Bereichen 11 werden. Da jedoch im Verbindungsbreiche 26 keine gläsernen Bereiche 21 angeordnet sind, kann der Wafer durch den zweiten Belichtungsvorgang mit der Zweitmaske 35 aus 2c in diesem Bereich noch vollständig strukturiert werden.
  • In einem zweiten Belichtungsschritt wird auf denselben Wafer die Zweitmaske 35 abgebildet. Bei dem zweiten Abbildevorgang wird eine Annularblende benutzt, wie sie in 3c gezeigt ist. In einem lichtundurchlässigen Bereich 6a ist eine ringförmige Ringblende 6b ausgebildet, durch die bei der Belichtung der Zweitmaske 35 Lichtwellen strahlen.
  • Der Verbindungsbereich 26 der Dipolmaske 25 dient somit zur kontollierten Herstellung von Kurzschlüsse auf dem zugehörigen Wafer, die durch die Belichtung der zweiten, in 2c dargestellten Zweitmaske 35 korrigiert werden.
  • Würde an Stelle der Dipolmaske 25 für den ersten Belichtungsvorgang eine Maske verwendet, die dem Layout der 1a entspricht, so würden wie in 1b gezeigt unkontrollierte Kurzschlüsse 14' in dem Waferbild auftreten, die schwieriger zu korrigieren wären, als die kontrolliert durch Ablichtung der Dipolmaske 25 hergestellten Kurzschlüsse. Zudem müsste eine Korrekturmaske für die Zweitbelichtung sehr kleine Strukturen aufweisen, was das Prozessfenster für die Zweitbelichtung verkleinert und somit die Justage der Zweitmaaske erschweren würde.
  • Somit ist gerade die Kombination der Dipolmaske 25 mit der Zweitmaske 35 besonders günstig und dazu einfach realisierbar.
  • Der Großteil des Layouts der Zweitmaske 35 ist opak ausgebildet. Dies sind die Bereiche, in denen im Layout 15 die Haupthalbleiterstrukturen 10 vorgesehen sind, weswegen diese zusammenhängenden Bereiche auch Hauptbereiche 37 genannt werden. Nur an der Position des Verbindungsbereiches 26 der Dipolmaske 26 sind in der Zweitmaske 35 Maskenstrukturen ausgebildet. Es handelt sich dabei um Verbindungsmaskenstrukturen 33, die nach der Abbildung der Zweitmaske 35 auf den Wafer die Verbindungshalbleiterstrukturen 13 im Layout 15 bereit stellen sollen. Die Verbindungsmaskenstrukturen 33 sind nicht parallel zur Dipolachse y ausgerichtet (wie im Layout 15 der 2a), sondern weisen eine Stufenform auf. Dabei sind die Stufen so ausgebildet, dass sie von einer ersten durch Abbildung der Dipolmaske 25 erzeugten Haupthalbleiterstruktur 10 zu einer dazu parallel versetzten Haupthalbleiterstruktur 10 führen.
  • Im Verbindungsbreich sind auf der Zweitmaske 35 sowohl gläserne Bereiche 31 zum Ausbilden der nichtleitenden Bereiche 11 auf dem Wafer, als auch Verbindungsmaskenstrukturen 33 ausgebildet.
  • Die Verbindungsmaskenstrukturen 33 setzen sich zusammen aus parallel zur Dipolachse y verlaufenden Maskenstrukturen 33-1 und parallel zur Abbildungsachse x ausgerichteten Maskenstrukturen 33-2. Da die Annularblende keine Vorzugsrichtung bei der Abbildung aufweist, werden alle auf der Zweitmaske ausgebildeten Maskenstrukturen unabhängig von ihrer Ausrichtung in gleicher Qualität abgebildet. Die stufenförmigen Verbindungsmaskenstrukturen 33 eignen sich besonders gut zur Justage der Zweitmaske in Richtung parallel zur Abbildungsachse x.
  • Die Ränder 38 der opaken Hauptbereiche 37 der Zweitmaske 35 sind so strukturiert wie die Verbindungsmaskenstrukturen 33. Dadurch werden beim Abbildevorgang der Zweitmaske 35 in den Bereichen auf dem Wafer, die den Rändern 38 zugeordnet sind, nicht verändert. Zudem wird auf der Zweitmaske 35 ein direkter Übergang von Glas (gläserne Bereiche 31) zu Chrom (Hauptbereiche 37) vermieden, welcher bei den verwendeten Ausmaßen eine schlechte Abbildungsqualität hätte. Es hat sich gezeigt, dass bei einer Wellenlänge von 193 nm und Halbleiterstrukturen mit Ausdehnungen von ca. 90 nm ein Rand 38 aus Halbton von mindestens 100 nm die Abbildequalität deutlich gegenüber einem direkten Chrom-Glas Übergang auf der Maske verringert. Dadurch wird das Prozessfenster für die Zweitbelichtung erhöht.
  • Die Abschnitte 33-1 und 33-2 sind hier parallel zur Abbildungsachse x und zur Dipolachse y ausgebildet, da in diesen Richtungen am einfachsten Maskenstrukturen auf der Zweitmaske 35 hergestellt werden können. Grundsätzlich können die Abschnitte 33-1 und 33-2 der Verbindungsmaskenstruktur 33 auch unter anderen Winkeln zueinander angeordnet sein.
  • Die 2d zeigt Halbleiterstrukturen in einem Waferbild 15', die durch die Abbildungen der Dipolmaske 25 aus 2b und der Zweitmaske 35 der 2c hergestellt wurden. Die Haupthalbleiterstrukturen 10', die durch die Hauptmaskenstrukturen 20 der Dipolmaske 25 abgebildet wurden, werden nahezu exakt wie im Layout 15 geplant abgebildet. Auch die nicht leitenden Bereiche 11' und die Kontakte 12' wurden durch die entsprechenden Maskenbereiche der Dipolmaske 25 gut wiedergegeben.
  • In dem Waferbild 15' werden die stufenförmigen Verbindungsmaskenstrukturen 33 der Zweitmaske 35 als schräge Verbindungshalbleiterstrukturen 13' abgebildet. Die mittlere Steigung der Verbindungshalbleiterstrukturen 13' entspricht im Wesentlichen der mittleren Steigung der stufenförmigen Verbindungsmaskenstrukturen 33 der Zweitmaske 35. Die Verbindungshalbleiterstrukturen 13' zeigen jedoch keine Stufenform mehr, sondern weisen eine im Wesentlichen geglättete Form auf. Weiterhin sind die Verbindungshalbleiterstrukturen 13' etwas breiter als die Haupthalbleiterstrukturen 10' ausgebildet. Die Breite der Haupthalbleiterstrukturen 10' entspricht bei Verwendung einer Lichtquelle mit einer Wellenlänge von 193 nm in etwa 90 nm. Die Breite der Halbleiterstrukturen entspricht der minimale Breite, die unter Verwendung der zur Abbildung bestimmten Wellenlänge noch in akzeptabler Qualität auf dem Wafer erzeugt werden kann.
  • Auch die nicht leitenden Bereiche 11' haben in dem in 2d gezeigten Ausführungsbeispiel eine Breite von etwa 90 nm. Die Verbindungshalbleiterstrukturen 13' können, ohne die Wirkungsweise der Halbleiterschaltung zu beeinflussen, Breitenschwankungen von bis zu 20% aufweisen.
  • Die 4 zeigt ein Dreitonsubstrat, das zur Herstellung einer Dreitonmaske verwendet wird. Die unterste und breiteste Schicht des Dreitonsubstrates besteht aus Glas 5. Darüber ist eine Halbtonschicht 4 ausgebildet, die beispielsweise aus MoSi besteht. Darüber ist als oberste Schicht eine opake Chromschicht 3 ausgebildet. Je nachdem, ob durch den Bereich der Maske eine leitende Struktur, eine nicht leitende Struktur oder ein Kontaktbereich erzeugt werden soll, wird die diesem Bereich zugeordnete Position auf der Dreitonmaske gar nicht geätzt, von der Chromschicht befreit oder bis auf die Glasschicht freigeätzt.
  • Die 5a und 5b zeigen noch einmal die Dipolmaske 25 und die Zweitmaske 35, die als Dreitonmasken ausgebildet. Die gläsernen Bereiche 21 der Dipolmaske 25 und die gläsernen Bereiche 31 der Zweitmaske 35 bestehen nur aus einer gläsernen Schicht 5 (vgl. 4). Die Hauptmaskenstrukturen 20 und der Verbindungsbereich 26 der Dipolmaske 25 sowie die stufenförmigen Verbindungsmaskenstrukturen 33 und die Ränder 38 sind als gläserne Schicht 5 ausgebildet, auf der noch eine Halbtonschicht 4 angeordnet ist (vgl. 4). Die Hauptbereiche 37 der Zweitmaske 35 bestehen sowohl aus Glas 5, aus Halbton 4 und Chrom 3.
  • Die 5c und 5d sind schematische Skizzen von Elektronenmikroskopaufnahmen, wobei in 5c ein Ausschnittaus der Dipolmaske 25 der 5a gezeigt ist, in 5d ein Ausschnitt aus der Zweitmaske 35 der 5b gezeigt ist, in 5e das Ergebnis eines Herstellungsprozesses eines Wafers 15' nach Ablichtung beider Masken. In 5e zu erkennen, dass die Breite der Verbindungshalbleiterstrukturen 13' nur in einem akzeptablen Bereich variiert.
  • Die Dipolmaske 25 ist zur Belichtung mit einer Dipolblende konstruiert, kann aber auch mit einer Annularblende belichtet werden.
  • Die Haupthalbleiterstrukturen 10' sind auf dem Wafer 15' als Metallbahn ausgebildet, die Verbindungshalbleiterstrukturen 13' stellen Bitleitungsumverdrahtungen bereit. Bezugszeichenliste
    1 Kreisblende
    1a undurchlässiger Bereich der Kreisblende
    1b durchlässiger Bereich der Kreisblende
    2 Dipolblende
    2a undurchlässiger Bereich der Dipolblende
    2b durchlässiger Bereich der Dipolblende
    3 Chrom
    4 Halbtonmaterial
    5 Glas
    6 Annularblende
    6a undurchlässiger Bereich der Annularblende
    6b durchlässiger Bereich der Annularblende
    10 Haupthalbleiterstruktur im Layout
    11 nichtleitender Bereich im Layout
    12 Kontakte im Layout
    13 Verbindungshalbleiterstruktur im Layout
    15 Layout eines Halbleiterschaltkreises
    10' Haupthalbleiterstruktur auf dem Wafer
    11' nichtleitender Bereich auf dem Wafer
    12' Kontakte auf dem Wafer
    13' Verbindungshalbleiterstruktur auf dem Wafer
    14' Kurzschluss
    15', 15'' Halbleiterschaltkreis/Waferbild
    20 Hauptmaskenstruktur
    21 gläserner Bereich
    25, 25' Dipolmaske
    26 Verbindungsbereich
    31 gläserner Bereich
    33 Verbindungsmaskenstruktur
    33-1 Abschnitt parallel zur Dipolachse
    33-2 Abschnitt parallel zur Abbildungsachse
    35, 35' Zweitmaske
    37 Hauptbereich
    x Abbildungsachse
    y Dipolachse

Claims (21)

  1. Verfahren zur Herstellung von Halbleiterstrukturen (10', 13') auf einem Wafer (15'), mit – einer Maske (25) und – einer Dipolblende (2) als erster Blende mit zwei entlang einer Dipolachse (y) in einem Abstand nebeneinander angeordneten Blendenöffnungen (2b), wobei – die Maske (25) durch die Dipolblende (2) belichtet und auf den Wafer (15') abgebildet wird und – durch die Abbildung der Maske (25) auf dem Wafer (15') Haupthalbleiterstrukturen (10') hergestellt werden, die senkrecht zur Dipolachse (y) und parallel zu einer Abbildungsachse (x) ausgerichtet sind, dadurch gekennzeichnet, dass – durch eine zweite Blende (6) eine Zweitmaske (35) mit mindestens einer Verbindungsmaskenstruktur belichtet und (33) auf den Wafer (15') abgebildet wird, wodurch eine Verbindungshalbleiterstruktur (13) auf dem Wafer (15') hergestellt wird, durch die mindestens zwei der Haupthalbleiterstrukturen (10') miteinander verbunden werden, wobei – eine Zweitmaske (35) verwendet wird, deren Verbindungsmaskenstruktur (33) zumindest teilweise stufenförmig ausgebildet ist.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass durch die zweite Blende (6) Maskenstrukturen (33) der Zweitmaske (35) unabhängig von ihrer Ausrichtung auf den Wafer (15') abgebildet werden.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass als zweite Blende (6) eine kreissymmetrische Blende verwendet wird.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass als zweite Blende eine Annularblende (6) verwendet wird.
  5. Verfahren nach einem der voranggegangenen Ansprüche, dadurch gekennzeichnet, dass bei der Abbildung der Maske (25) mit der Dipolblende (2) alle im Layout (15) vorgesehenen Haupthalbleiterstrukturen (10') auf dem Wafer (15') hergestellt werden.
  6. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass bei der Ablichtung der Zweitmaske (35) auf den Wafer (15') alle im Layout (15) vorgesehen Verbindungshalbleiterstrukturen (13) auf dem Wafer (15') hergestellt werden.
  7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine Zweitmaske (35) verwendet wird, bei der die Verbindungsmaskenstruktur (33) als Abfolge von parallel zur Dipolachse (y) und parallel zur Abbildungsachse (x) ausgerichteten Abschnitten (33-1, 33-2) ausgebildet ist.
  8. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Verbindungsmaskenstruktur (33) auf der Zweitmaske (35) von einem ersten Bereich zu einem zweiten Bereich ausgebildet ist, wobei der erste Bereich auf der Maske (25) zur Abbildung mit der Dipolblende (2) einem Ende einer ersten Hauptmaskenstruktur (20) zugeordnet ist und der zweite Bereich dem Ende einer zweiten Haupthalbleiterstruktur (20).
  9. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass als Maske (25) eine Dreitonmaske mit Hauptmaskenstrukturen (20) zur Herstellung der Haupthalbleiterstrukturen (10') auf dem Wafer (15') verwendet wird, wobei die Hauptmaskenstrukturen (20) mit einer Halbtonschicht (4) bedeckt sind und dazwischen ausgebildete Zwischenräume (21) gläsern ausgebildet sind.
  10. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass als Zweitmaske (35) eine Dreitonmaske verwendet wird, wobei die Verbindungsmaskenstruktur (33) mit einer Halbtonschicht (4) bedeckt ist und dazwischen ausgebildete Zwischenräume (31) gläsern ausgebildet sind.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass auf der Zweitmaske (35) zwischen gläsernen Bereichen (31) und mit Chrom bedeckten Bereichen (37) Ränder (38) ausgebildet sind, die breiter als die auf dem Wafer (15') herzustellenden Haupthalbleiterstrukturen (10') ausgebildet sind.
  12. Verfahren nach Anspruch 10 und 11, dadurch gekennzeichnet, dass auf der Maske (25) und der Zweitmaske (35) zwischen gläsernen Bereichen (21, 31) und mit Chrom bedeckten Bereichen (37) mit Halbtonmaterial bedeckte Ränder (38) ausgebildet sind, die breiter als die auf dem Wafer (15') herzustellenden Haupthalbleiterstrukturen (10') ausgebildet sind.
  13. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass im Layout (15) des Wafer (15') die Haupthalbleiterstrukturen (10) in mindestens einem zusammenhängenden Hauptbereich (37) vorgesehen werden.
  14. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass im Layout (15) des Wafers (15') mindestens zwei Verbindungshalbleiterstrukturen (13) in einem zusammenhängenden Verbindungsbereichen (26) vorgesehen werden.
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die Verbindungsbereiche (26) parallel zur Dipolachse (y) vorgesehen werden.
  16. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass auf der Maske (25) für die Ablichtung mit der Dipolblende (2) Bereiche lichtundurchlässig ausgebildet sind, in denen bei der Zweitmaske (35) die Verbindungsmaskenstrukturen (33) ausgebildet sind.
  17. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die auf dem Wafer (15') hergestellten Haupt- und Verbindungshalbleiterstrukturen (10', 13') 90 nm breit ausgebildet sind.
  18. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass bei der Abbildung der Maske (25) und der Zweitmaske (35) eine Lichtwellenlänge von 193 nm verwendet wird.
  19. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass als Verbindungshalbleiterstruktur (33) eine Bitleitungsumverdrahtung auf dem Wafer (15') hergestellt wird.
  20. Abbildungssystem zur Herstellung von Halbleiterstrukturen (10', 13') auf einem Wafer (15') gemäß dem Verfahren nach einem der vorangegangenen Ansprüche, mit – einer Dipolblende (2), die zwei entlang einer Dipolachse (y) in einem Abstand nebeneinander angeordnete Blendenöffnungen (2b) aufweist und – einer Maske mit Maskenstrukturen (20, 23) zur Herstellung von Halbleiterstrukturen (10', 13') auf dem Wafer (15') durch Abbilden der Maske (25) auf den Wafer (15'), und wobei – zum Belichten der Maske (25) die Dipolblende (2) vorgesehen ist und – die Maske (25) zur Herstellung von Haupthalbleiterstrukturen (10; 10') auf dem Wafer (15') Hauptmaskenstrukturen (20) parallel zu einer senkrecht zur Dipolachse (y) verlaufenden Abbildungsachse (x) aufweist, gekennzeichnet durch – eine zweite Blende (6) und – eine Zweitmaske (35) mit mindestens einer Verbindungsmaskenstruktur (33) zum Belichten durch die zweite Blende (6) und Abbildung auf den Wafer (15'), wobei – die Verbindungsmaskenstruktur (33) der Zweitmaske (35) zumindest teilweise stufenförmig ausgebildet ist.
  21. Maskensatz bestehend aus mindestens einer Maske (25) zur Belichtung durch eine Dipolblende (2), die zwei entlang einer Dipolachse (y) in einem Abstand nebeneinander angeordnete Blendenöffnungen (2b) aufweist, auf einen Wafer (15') und einer Zweitmaske (35) zur Abbildung und Korrektur von auf dem Wafer (15') durch die Abbildung der Maske (25) auf dem Wafer (15') erzeugter Fehler, wobei – die Maske (25) so ausgebildet ist, dass durch die Abbildung der Maske (25) auf einen Wafer (15') Haupthalbleiterstrukturen (10') hergestellt werden, die senkrecht zur Dipolachse (y) und parallel zu einer senkrecht dazu stehenden Abbildungsachse (x) ausgerichtet sind, und – die Zweitmaske (35) mindestens eine Verbindungsmaskenstruktur (33) aufweist, wodurch beim Abbilden eine Verbindungshalbleiterstruktur (13) auf dem Wafer (15') hergestellt wird, durch die mindestens zwei der Haupthalbleiterstrukturen (10') miteinander verbunden werden, wobei – die Verbindungsmaskenstruktur (33) der Zweitmaske (35) zumindest teilweise stufenförmig ausgebildet ist.
DE102005003183A 2005-01-19 2005-01-19 Verfahren zur Herstellung von Halbleiterstrukturen auf einem Wafer Expired - Fee Related DE102005003183B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005003183A DE102005003183B4 (de) 2005-01-19 2005-01-19 Verfahren zur Herstellung von Halbleiterstrukturen auf einem Wafer
US11/335,152 US20060177773A1 (en) 2005-01-19 2006-01-19 Method for producing semiconductor patterns on a wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005003183A DE102005003183B4 (de) 2005-01-19 2005-01-19 Verfahren zur Herstellung von Halbleiterstrukturen auf einem Wafer

Publications (2)

Publication Number Publication Date
DE102005003183A1 DE102005003183A1 (de) 2006-07-27
DE102005003183B4 true DE102005003183B4 (de) 2011-06-16

Family

ID=36650561

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005003183A Expired - Fee Related DE102005003183B4 (de) 2005-01-19 2005-01-19 Verfahren zur Herstellung von Halbleiterstrukturen auf einem Wafer

Country Status (2)

Country Link
US (1) US20060177773A1 (de)
DE (1) DE102005003183B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018070B2 (en) * 2007-04-20 2011-09-13 Qimonda Ag Semiconductor device, method for manufacturing semiconductor devices and mask systems used in the manufacturing of semiconductor devices
US8211807B2 (en) * 2010-10-19 2012-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning technology using single-patterning-spacer-technique
US8448120B2 (en) 2011-05-09 2013-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. RC extraction for single patterning spacer technique
KR101927924B1 (ko) * 2011-10-28 2018-12-12 삼성전자주식회사 반도체 소자 및 그 반도체 소자의 패턴 형성방법
US10678150B1 (en) * 2018-11-15 2020-06-09 Applied Materials, Inc. Dynamic generation of layout adaptive packaging

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1091252A2 (de) * 1999-09-29 2001-04-11 Asm Lithography B.V. Apparat und Verfahren für Lithographie
US20020006734A1 (en) * 2000-07-14 2002-01-17 Akira Imai Manufacturing method of semiconductor integrated circuit device
US6553562B2 (en) * 2001-05-04 2003-04-22 Asml Masktools B.V. Method and apparatus for generating masks utilized in conjunction with dipole illumination techniques
DE10337262A1 (de) * 2003-01-31 2004-08-26 Renesas Technology Corp. Fotomaske, Verfahren zum Herstellen einer elektronischen Vorrichtung, Verfahren zum Herstellen einer Fotomaske

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0183720B1 (ko) * 1995-06-30 1999-04-01 김광호 보조 마스크를 이용한 투영 노광장치
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
DE10224953B4 (de) * 2002-06-05 2005-06-16 Infineon Technologies Ag Verfahren zur Beseitigung von Phasenkonfliktzentren bei alternierenden Phasenmasken sowie Verfahren zur Herstellung von alternierenden Phasenmasken
US7033734B2 (en) * 2003-02-28 2006-04-25 Intel Corporation Dipole illumination
US7423304B2 (en) * 2003-12-05 2008-09-09 Sandisck 3D Llc Optimization of critical dimensions and pitch of patterned features in and above a substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1091252A2 (de) * 1999-09-29 2001-04-11 Asm Lithography B.V. Apparat und Verfahren für Lithographie
US20020006734A1 (en) * 2000-07-14 2002-01-17 Akira Imai Manufacturing method of semiconductor integrated circuit device
US6553562B2 (en) * 2001-05-04 2003-04-22 Asml Masktools B.V. Method and apparatus for generating masks utilized in conjunction with dipole illumination techniques
DE10337262A1 (de) * 2003-01-31 2004-08-26 Renesas Technology Corp. Fotomaske, Verfahren zum Herstellen einer elektronischen Vorrichtung, Verfahren zum Herstellen einer Fotomaske

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Chua,G.S. et al.: Improvement of Rayleigh criterion with duty ration characterization for subwavelength lithography, J.Vac. Sci. Technol. B. Vol. 22, No.2 (2004), S.801-808 *

Also Published As

Publication number Publication date
US20060177773A1 (en) 2006-08-10
DE102005003183A1 (de) 2006-07-27

Similar Documents

Publication Publication Date Title
DE19510564C2 (de) Phasenverschiebungsmaske vom Dämpfungstyp und Herstellungsverfahren derselben
DE102005047475B4 (de) Verfahren zum Herstellen eines Maskensatzes und Maskensatz zum Definieren eines Musters
DE4415140A1 (de) Festkörper-Bildsensorelement und Verfahren zu dessen Herstellung
DE102005003183B4 (de) Verfahren zur Herstellung von Halbleiterstrukturen auf einem Wafer
DE10252051B4 (de) Verfahren zur Herstellung einer Fotomaske
DE4422038A1 (de) Belichtungsmethode zum Herstellen von Halbleiterbauelementen und dafür verwendete Diffraktionsmaske
DE19725830B4 (de) Photomaske mit Halbton-Phasenverschiebungsmaterial und einem Chrommuster auf einem transparenten Substrat
DE102005003905B4 (de) Anordnung zur Projektion eines Musters in eine Bildebene
DE2835363A1 (de) Verfahren zum uebertragen von strukturen fuer halbleiterschaltungen
DE102005003185B4 (de) Abbildungssystem und Verfahren zur Herstellung von Halbleiterstrukturen auf einem Wafer durch Abbildung einer Maske auf dem Wafer mit einer Dipolblende
DE10238783A1 (de) Verfahren zur Herstellung einer Phasenverschiebungsmaske, Phasenverschiebungsmaske und Vorrichtung
DE10156143A1 (de) Photolithographische Maske
DE10203358A1 (de) Photolithographische Maske
EP1421445B1 (de) Photolithographische maske
DE19930296B4 (de) Verfahren und Photomaske zur Herstellung eines integrierten Schaltkreisbauelements mit einer Stufe
DE10038928A1 (de) Photolithographische Maske
DE10136291A1 (de) Photolothographische Maske
DE102004031398B4 (de) Verfahren zur photolithographischen Projektion eines Musters auf einen Halbleiterwafer mit einer alternierenden Phasenmaske
DE10240403A1 (de) Maske zur Projektion eines Stukturmusters auf ein Halbleitersubstrat
DE10115290B4 (de) Herstellungsverfahren für eine Photomaske für eine integrierte Schaltung und entsprechende Photomaske
DE102005003184A1 (de) Dreitonmaske, Verfahren zu deren Herstellung und Verwendung einer Dreitonmaske
DE4438616B4 (de) Halbton-Phasenverschiebermaske
DE10260755A1 (de) Verfahren zur Bildung eines Strukturelementes auf einem Wafer mittels einer Maske und einer ihr zugeordneten Trim-Maske
DE10203357B4 (de) Bestrahlungsverfahren unter Verwendung von photolithographischen Masken
DE69219818T2 (de) Halbleiteranordnung und Ätzmaske für ihre Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20110917

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee