TW413844B - Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films - Google Patents

Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films Download PDF

Info

Publication number
TW413844B
TW413844B TW088108642A TW88108642A TW413844B TW 413844 B TW413844 B TW 413844B TW 088108642 A TW088108642 A TW 088108642A TW 88108642 A TW88108642 A TW 88108642A TW 413844 B TW413844 B TW 413844B
Authority
TW
Taiwan
Prior art keywords
layer
pattern
gate
photoresist
etching
Prior art date
Application number
TW088108642A
Other languages
English (en)
Inventor
Woon-Yong Park
Bum-Ki Baek
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-1998-0050880A external-priority patent/KR100508034B1/ko
Priority claimed from KR1019990005828A external-priority patent/KR100601167B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW413844B publication Critical patent/TW413844B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136231Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Drying Of Semiconductors (AREA)

Description

413844 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(1 ) 發明背景 (a) 發明領域 本發明係關於一種利用微影蝕刻製造供一液晶顯示器 (LCD)用之薄膜電晶體(TFT)面板之方法,及微影蝕刻薄膜 之方法。 (b) 相關技藝説明 一 LCD(液晶顯示器)爲最流行之FpDs(平面顯示器)其中 一種,LCD具有二面板而面板具有二電極,用以產生電場 及介置於其間之一液晶層,入射光線之傳輸率則由施加於 液晶層之電場強度所控制。 產生電場之電極係設於面版之二侧或任一側上,且其中 一面板具有至少一種電極,其具有切換元件如薄膜電晶體。 大體上’一 LCD之TFT(薄膜電晶體)陣列面板包括複數 像素極及TFTs,以控制供給至像素極之訊號。TFT陣列面 板係藉由微影蝕刻法使用複數光罩製成’需要五或六個微 影蚀刻步驟才能完成TFT陣列面板,由於微影蝕刻過程成 本南且耗時,因此有必要減少微影蝕刻步驟次數。 僅使用四個微影蝕刻步驟之多種LCDs製造方法例如建 議於1995-1 89 (_ 189)號韓國專利申請案中,惟,由於一 [CD 實際上需要線路以傳送電子訊號至TFTs,及線路墊塊以自 一外郅電路接收訊號’因此,用於一完整TFT陣列面板之 全部製程需要形成墊塊之步驟,惟,4 89號案並未揭露形 成墊塊之步驟。 利用四次微影蝕刻步驟以製造一 TFT陣列面板之一習知 -4_ 本紙張尺度過用中國國家標準(CNS〉A4規格(21〇 x 297公釐) I--------------- ' (請先閱讀背面之注意事項厂4,·-·寫本頁)
Ml -線 413844 A7 B7 五、發明說明(2 閱 讀 背 Φ 之 注 意 事 方法可見於"以新微影蚀刻法利用4次光罩製程之丁 ρ· τ ”(即 Chang Wook Han多人在18屆98年國際顯示器研討會亞洲 展會議記錄中第1109-1112頁,曰期爲199 8年9.28至10.1) ’惟’ Han等人並未揭述有關於塾塊者。 訂 另 方面’一貯存式電容器用於維持施加於—像素之電 壓’_其通常提供於TFT陣列面板中,且貯存式電容器包括 一貯存電極、一邵份像素極以及一介置於其間之純化層。 貯存電極係由相同於一閘線路者之層所製成,且部份之像 素極係形成於鈍化層上。财存電極係覆上一閘絕緣層、一 半導體層及一鈍化層,且大部份之像素極直接形成於基材 上,如Han等人所述,因此像素極應建立閘絕緣層、半導 體層及鈍化層等三層,以利疊覆於貯存電極,但是可能造 成接近高階處之像素極斷接。 線 經濟部智慧財產局員工消費合作社印製 然而如'1 8 9號案所示,習知微影蝕刻過程使用—光致抗 蝕(PR)層,光致抗蝕層經一光罩曝光而具有二段,其一曝光 而另一並不曝光。光致抗蝕層之顯影形成具有單一厚度値 之PR圖型,據此,:PR圖型下方諸層之蝕除厚度亦呈均勻 。惟,Han等人使用一具有格柵之光罩,可減少到達下方 一正P R層部份之光線量’以形成一具有較薄於其他部份之 PR圖型,PR圖型之不同厚度產生下方層之不同姓刻深度。
Han等人之問題在於其難以在一廣大區域中製成,即使可 能,其亦難以在柵條區域下方有均勻之I虫刻深度。 第 4,231,811 、5,618,643 、4,415,262 號美國專利及第 9 6 1 -1 8 1 13 0號日本專利申請等亦揭示相似於Han等人之方法 -5- 本紙張尺度適用中國國家標準(CNS)A4規格mo X 297公釐) A7
五、發明說明(3 413844 ,而其問題亦如Han等人所面對者。 發明概述 因此’本發明之一目的在建議利用微影蝕刻之新穎薄膜 電晶體製法。 本發明之另一目的在簡化一用於LCD之TFT陣列面板製 U方法’藉此減少製造成本及增加產量。 本發明之另一目的在一次蝕刻薄膜,以具有依位置而改 變之均勻差異厚度。 依本發明所示,上述及其他目的係藉由形成一接觸孔而 提供,其沿至少—其他層以曝現一閘墊塊。 依本發明所示,一包括複數閉線、閘極及閘墊塊之閘線 路係形成於—具有一顯示區及一周邊區之基材上,一閘絕 緣層圖型形成於其上,一半導體圖型形成於閘絕緣層上, 及一歐姆接觸圖型形成於半導體圖型上。隨後,一包括資 料線、顯示區上之源與汲極、及周邊區上之資料墊塊之資 料線路係形成於其上,一供通道用之鈍化層係形成,且連 接於汲極之複數像素極亦形成。此時閘絕緣層圖型利用一 光致抗蚀圖型之微影蝕刻過程而沿至一其他層形成,光致 挽蝕圖型之厚度係隨位置改變。 光致抗蝕圖型最好具有一對應於閘墊塊之第一部份、一 較厚於第一部份且位於顯示區中之第二部份、及一較厚於 第二部份之第一部份。 今致抗蝕圖型係形成於鈍化層上,且閘絕緣層圖型、半 導體層圖型及鈍化層圖型之形成步驟係包含以下步驟:一 -6- 本紙張尺埂週用中國國家標準(CNS)A4規格(210 X 297公釐) ί.ι-----------裝·—— f請先閱讀背面之注意事項厂寫本頁) . -線_ 經濟部智慧財產局員工消費合作社印製 413844 A7 -----B7 五、發明說明(4 ) 〜钱刻光致^钱圖型第—部份及光致抗蝕圖型第二部份下 方之鈍化層及半導體層;利用一灰化過程去除光致抗蝕圖 型义第一 #伤’以曝現下方之鈍化層:利用光致抗蝕圖型 做爲一蝕刻光罩而蝕刻純化層及閘絕緣層,以曝現光致抗 蚀圖型第一部份下方之半導體層及曝現光致抗蝕圖型第一 部份下方之閉整塊;及藉利用光致抗蝕圖型做爲一蝕刻光 罩,以去除第二部份下方之半導體層一部份。 經濟部智慧財產局員工消費合作社印製 此時,一曝現出資料墊塊之第二接觸孔可形成於蝕刻第 一部伤下方鈍化層與半導體層或形成第一接觸孔之步驟中 。曝現汲極之第二接觸孔可形成於形成第一接觸孔或蝕 刻第一部份下方鈍化層與半導體層之步驟中,鈍化層與半 導體層等之蝕刻步驟係利用卯6+〇2或SFe + HC1做爲一蝕刻 氣體系統而以乾式蝕刻進行,且灰化過程係利用N2 + 〇2或 〇2 + Ar氣體系統進行。半導體層係由非晶矽製成,且蝕刻鈍 化層之步驟係利用以下其中一者而進行,包括SF6 + 〇2、 SF6+N2、CF4+〇2及CF4 + CHF3 + 〇2,其在鈍化層與半導體層 之間具有高蝕刻選擇性。去除半導體層之步驟係利用cl2+02 或SF6+HCl+Ar+〇2做爲一蝕刻氣體系統而以乾式蝕刻進行 。分別覆蓋閘墊塊及資料墊塊之複數冗餘閘墊塊及冗餘資 料塾塊係形成於形成像素極之步驟中。 一閘線路形成於一基材上,其包括複數閘線、閘極及閘 墊塊’且形成一閘絕緣層圖型於閘線路上,其覆蓋閘線路 但是至少一部份閘墊塊除外〆一半導體層圖型及一歐姆接 觸肩圖型係形成於間線路上。一資料線路形成於歐姆接觸 本紙張尺度適用中國國家標準(CNS)A4規格(2〗〇 χ 297公釐) 413844 Α7 Β7 五、發明說明(5 ) {請先閱讀背面之注意事項寫本頁) 層圖型上,其包括複數資料線、源極、;及極及資料塾塊, 純化層圖型及像素極形成於其上。此時問絕緣層圖型經 由—微影蝕刻過程程沿半導體圖型、歐姆接觸層圖型、= 料線路 '鈍化層圖型及像素極至少其中一者形成,2微影 蝕刻過程包含以下步驟:塗覆一光致抗蝕層;經由—光軍 以曝現光致抗蝕層,光罩具有傳輸率互不相同之—第一部 份、一第二部份及—第三部份;以及顯影光致抗蝕層以形 成一光致杬蝕圖型。曝現步驟可由二種光罩完成,第一光 罩具有一第一部份及一具有傳輸率高於第一部份者之第二 都份’及第二光罩具有一第三部份,其傳輸率高於第一部 份者但是低於第二部份者,及一第四部份且其傳輸率相同 於第一部份者。 此時,光罩第二部份之傳輸率爲第一部份者之2〇%至6〇% ,且第三部份之傳輸率低於3%β光罩具有一光罩基材及至 少一光罩層,且第—、二部份之間之傳輸率差係藉由差異 化光罩層厚度而取得。 Ο 據此,本發明可提供一新穎之微影蝕刻薄膜方法。 具體上,至少一薄膜形成於—基材上且—光致抗蝕層塗 經濟部智慧財產局員工消費合作社印製 覆於薄膜上,光致抗蝕層經由至少一光罩而曝光,光罩具 有三個以上之部份且其傳輸率互不相同,並且顯影形成一 光致抗蝕圖型,其厚度係隨位置而改變。薄膜沿光致抗蝕 圖型蝕刻。 蝕刻步驟最好以乾式蝕刻進行,且光致抗蝕層由正光致 抗姓劑製成。 本纸張尺㈣用中國國家標準<CNS)A4祕⑵〇 x 297公爱y 413844 A7 五、發明說明(6 ) 形成至少一薄膜於-基材上;形成一光致抗钱圖型於薄 膜上’其具有帛-部份、—具有厚度較厚於第―部份者 之第二部份、及—具有厚度較厚0二部份者之第三部份 ;沿第一邪份触刻帛一部份下方之薄膜帛一部份,其中第 一、二部份下方(薄膜部份係由第二、三部份防護,及剝 除光致抗蝕圖自,以曝現第二部份下方之薄膜,但是第三 邵份仍保留一定厚度,蝕除薄膜之曝現部份,但是第三部 份下方之薄膜部份係由第三部份防護。 光致抗蝕圖型之剝除步驟最好利用一灰化過程進行。 一薄膜電晶體陣列面板之另一製造方法亦提供之。 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項-r'^·寫本頁) 形成-開線路於-絕緣基材上,間線路包括複數閑線, 閘極及閘墊塊;依序積置一閘絕緣層、—半導體層、一歐 姆接觸層及一導體層於閘線路上;利用微影蝕刻將導體層 及歐姆接觸層製出圖型’以形成一包括複數資料線、源極 、汲極及資料墊塊之資料線路及一位於資料線路下方之歐 姆接觸屬圖型。積置一純化層’且塗覆一光致抗蚀層於鈍 化層上,利用曝光及顯影以形成—具有厚度隨位置改變之 光致柷蝕圖型;沿光致抗蝕圖型蝕刻鈍化層、半導體層及 閘絕緣層,以形成一鈍化層圖型、一半導體層圖型、及一 閘絕緣層圖型,皆具有接觸孔以曝現閘墊塊及顯示區中之 一非零厚度;及形成複數像素極以分別連接於鈍化層上之汲 極。 此時,分別覆蓋閑墊塊及資料墊塊之複數冗餘閘墊塊及 冗 < 資料墊塊係形成於形成像素極之步驟中。 -9 - 本_紙張尺度適用中國國家標準(CNS>A4規格(21〇 x 297公餐) 413844 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(7 ) 一第一金屬層積置於一基材上,利用一第—微影蚀刻過 程形成一包括複數閘線及閘墊塊之閘線路;積置一第一絕 緣層、一半導體層、一歐姆接觸層及一第二金屬層於閘線 路上;利用一第二微影蝕刻過程將第—金屬層及歐姆接觸 層製出圖型,以形成一包括複數資料線、源極及汲極之資 料線路以及一位於其下方之歐姆接觸層圖型;及積置一第 二絕緣層於資料線路上;利用一第三微影蝕刻過程將第二 絕緣層、半導體層及第一絕緣層製出圖型,以形成一鈍化 層圖型’其覆蓋閘線路、資料線路及源極與汲極之間之半 導體層部份’且曝現出汲極與資料墊塊之一部份,一半導 體層圖型具有分離之部份於至少閘線路上,及一閘絕緣層 圖型曝現出閘墊塊;積置一透明之導體層;及將一透明導 體層製出圖型,以形成複數像素極連接於汲極、冗餘閘墊 塊及冗餘資料墊塊分別覆蓋閘墊塊及資料墊塊9 此時’第三微影蝕刻過程包含以下驟:塗覆一光致抗蝕 層於第二絕緣層上;及利用一光罩以曝現光致抗蝕層,光 罩具有至少二部份且其傳輸率互不相同。第三微影蝕刻過 程包含一在曝光後之顯影步驟,以形成一具有至少三個不 同高度之光致抗蝕圖型。第三微影蚀刻過程包含蝕刻光致 抗餘圖型、第二絕緣層、半體導層及第一絕緣層以去除第 一部份即最低部份,蝕刻第二絕緣層、半導體層及下方第 一絕緣層以曝現閘墊塊,及去除較高於第一部份之第二部 份、,第二絕緣層及下方半導體層,但是不去除較高於第二 部份之第三邵份下方第二絕緣層之步驟。光致抗蝕圖型、 -10- 本紙張尺度適用中國國豕標準(CNS)A4規格(210 X 297公爱) i -----------裝--- (請先閱讀背面之注意事項疒^寫本頁) i訂- -線· 413844 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(8 ) 第二絕緣層、半導體層及第一絕緣層之蚀刻步驟包含以下 步驟:藉由使用第二 '三部份做爲一蝕刻停止件,而姓刻 光致抗#圖型第一部份下方之第二絕緣層、半導體層及第 一絕緣層;利用灰化過程去除光致抗蝕層之第二部份,^ 曝現下方之第二絕緣層;及利用光致抗触圖型之第三部份 以蝕刻第二絕緣層之曝現部份及下方之半導體層。灰化過 程係利用氧氣進行。 光罩之傳輸率係藉由差異化一光罩層之厚度而控制之, 光罩分成一供閘塾塊用之第一光罩及一供他處用之第二光 罩,且第一光罩之傳輸率不同於第二光罩者。像素極係恰 形成於第一絕緣層上且自資料線路下方伸出。半導體層係 由非晶矽製成,歐姆接觸層係由摻雜磷之非晶矽製成,透 明導體層係由銦錫氧化物製成。 圖式簡單説明 圖1係本發明實例之一基材包括供LCDs用之四個TFT陣 列面板示意圖。 圖2係一配置圖,簡示本發明實例供一 [CD用之TFT陣 列面板。 圖3係本發·明第一實例供一 [CD用之TFT陣列面板配置 圖’揭示圖2之一像素與墊塊放大圖。 圖4 ' 5係分別沿圖3之IV-IV’及V-V,線所取圖3所示 TFT陣列面板截面圖。 ,6A係本發明實例圖3、4、5所示LCD製造方法之第 一製造步驟中之TFT陣列面板配置圖。 _ -11 -
III-----------裳— f請先閱讀背面之iit事項寫本IC 訂:
B .線· 本紙m又用m囤豕“準(CNS)A4規格(210 X 297公釐〉 413844 A7 經濟部智慧財產局員工消費合作社印製 _B7_五、發明說明(9 ) 圖6B、6C係分別沿圖6A之VIB-VIB1及VIC-VIC•線所 取之截面圖。 圖7A係圖6A至6C後續製造步驟中之TFT陣列面板配置 圖。 圖7B、7C係分別沿圖7A之VIIB-VIIB’及VIIC-VIIC1線 所取之截面圖。 圖8A係圖7A至7C後績製造步驟中之TFT陣列面板配置 圖。 圖 8B、8C 係分別沿圖 8A 之 VIIIB-VIIIB'及 VlllC-VniC’ 線所取之截面圖。 圖9A、9B、10A、10B、1 1係分別爲圖8A至8C製造 步驟中所用之光罩截面圖。 圖 12A、 12B 係分別沿圖 8A 之 VIIIB-VIIIB'及 VIIIC- 乂111(:\線所取圖8B、8C後績製造步驟中之截面圖。 圖 13A、 13B 係分別沿圖 8A 之 VIIIB-VIIIB’及 VIIIC- VIIIC1線所取圖12B、12C後續製造步驟中之截面圖。 圖 14A、 14B 係分別沿圖 8A 之 VIIIB-VIIIB1 及 VIIIC- VIIICV線所取圖12B、12C後續製造步驟中之截面圖。 圖 15A 、 15B 係分別沿圖 8A 之 VIIIB-VIIIB1 及 VmC- VIIIC’線所取圖14B、14C後續製造步驟中之截面圖。 圖 16A 、 16B 係分別沿圖 8A 之 VIIIB-VIIIB1 及 VIIIC- VIIICV線所取圖I5B、15C後續製造步驟中之截面圖。 圖 17A 、 ΠΒ 係分別沿圖 8A 之 VIIIB-VIIIB'及 VIIIC-Vllic'線所取.亂16B、16C後績製造步驟中之截面圖。 / J- (請先閱讀背面之注意事項窵本頁: 裝 訂: 丨線' -12 - 本-紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 413844 A7 ---------— B7______ 五、發明說明(10) 鼓'隹實例詳細説明 本發明將參考相關圖式而詳細説明如下,圖中揭示本發 明之較佳實例,惟,本發明可用多種不同方法實施,且不 限於文内所載述之實例’諸實例反倒可用以充分而完整闡 釋本發明及供習於此技者瞭解其範疇。圖式中,諸層與區 域之厚度係經放大以求清晰,圖中相同編號則指相同元件 ,可以瞭解的是,當一元件如一層、區域或基材吾人稱之 馬在另—元件上時,則此可爲直接在另一元件或亦可存在 一介置凡件;反之’當一元件稱爲直接在另一元件上,則 其間即無介置元件。 在本發明之實例中,至少二層係一次製出圖型,以形成 接觸孔而曝現閉塾塊。 現在將參考圖1至5說明本發明實施例之一 TFT陣列面板 結構。 如圖1所示,複數面板區域形成於絕緣板丨〇上,如圖1所 π,四個面板區域110、丨20、丨3〇、140形成於一玻璃板 10上,當面板爲TFT陣列面板時,面板區域丨1〇、丨、 13 0 ' 140即包括顯示區域Η〖、i 2丨' i 3 1、14〗,且分 經濟部智慧財產局員工消費合作社印製 別具有複數像素與周邊區域112、122、132、142,TFTs 、線路及像素極係以矩陣方式重覆排列於顯示區域n丨、 12 1、13 1、14 1中,而待連接至外部電路與靜電放電防護 電路之墊塊則提供於周邊區域112 , 122,132 , 142中。 大體上’面板區域1 1 〇,12 0,13 0,14 0中之元件係利 用一步進器做微影蝕刻而成,即—種曝光設備。使用步進 -13- 本紙張尺度適用中國國家標準(CNS>A4規格(21CW 297公爱) 11 413844 Α7 Β7 五、發明説明( 器時,顯示區域111,121,131,141及周邊區域112, 122,132,142係分割成若干段,且塗覆於板1〇之薄膜 上之一 PR層透過一或多個光罩而一段一段地曝光,隨後令 PR層顯影’且PR層下方之薄膜經蝕除而形成薄膜圖型, —完成之LCD面板即藉由重覆上述製圖步驟而取得。 圖2係圖I所示本發明實例之一 TFT陣列面板區域之配 置圖。 如圖2所示,複數TFTs、接電於此之複數像素極、及包 括閘線22與資料線62之複數線路皆形成於顯示區域中, 且周圍繞以一假想線1。分別接於閘線22與資料線62、 一閘短路匯流排4與一資料短路匯流排5之閘墊塊24與資 料塾塊ό 4係形成於周邊區域中,閘短路匯流排*及資料短 路區流排5分別連接於全部閘線22與全部資料線62,且 經由一接頭6而相互接電,以使其皆在相同電位,藉以避 免裝置之元件發生靜電放電故障^短路匯流排4、5將藉 由沿著切割線2切割面板而去除,一編號7代表形成於絕 緣層(圖中未示)中之接觸孔,具其介置於接頭6與短路匯流 排4、5之間’接頭6即經由接觸孔7而接至短路匯流排。 圖3至5係、圖2所示本發明實例之—加陣列面板放大 圖’圖3係-配置圖’而圖4、5係沿圖3之ιν_ιν’與V-線所取之截面圖。 .-金屬或導電材料製成之閘線路,例如鋁(ai)與銘合金、 鉬(Mo)或銦鎢(MoW)合金、鉻-(c〇及鈕(τ&),盆形成於一絕 緣基材1G上。閉線路包括在水平方向延伸之複數閘線(掃描 -14 本紙張尺度適用中國國家操準(CNS ) A4規格(210χ?<37Λ抵 •I---------裝—— J c請先閲讀背面之注意事項五;本頁} •訂_ -線. 經濟部智毡財產局員工消費合作社印製 A? B7 ^13844 五、發明說明(12) 訊號線)22、連接於各別閘線22末端與自外部電路 Μ以傳輸掃描訊號之複數問塾塊24、及: 之複數TFTs閘極26。 无、,泉 構閘、24'26可爲—多層式結構以及-單層式結 "I成—多層式結構之閘線路22、24、26時,最好 j ::係由低電阻材料製成,而其另—層則由與其他材料 -艮好接觸性之材料製成’例如鉻々(或銘 可做爲雙層式結構。 )卸卸即 —氮化矽(SiNX)閘絕緣廣圖型3〇係形成於間礒路22、24 、26上且覆蓋之。 係如虱化非結晶矽製成之一半導體圖型42、48 摻雜f生非緣層3〇上’由例如大量摻以雜質與矽化物之 形成於半導體層圖型42、48上。 58則 導電材料如·或韵嫣、鉻、紹或紹合金、及鉅製成 :貧'線路係形成於歐姆接觸層圖型55 料線路具有複數資料線部份 58上,貝 料線62、-連接於資料線:括一延伸於水平方向之資 訊號至資料7 崎且自—外邵電路傳送影像 此主#料線62 <資料執德衣 薄膜電晶體源極65。資二做爲資料線62支線之 極66,#如m +'·泉 包括薄膜電晶體之複數没 &的’係相關於各別閘極22 於資料線部份62、64、65刀相I於各別源極,且分離 體圖型,且包括複數導體凸塊68 ~/^貯存式電容器之導 22 i方R ~ a凸鬼68。各導體凸塊68位於閘線 <盍凸塊68連接於-像素極82,容後詳述 413844 五、發明說明(13)
經濟部智慧財產局員工消費合作社印製 ,以形成一貯存式電容叕 重&而造成許存電容足夠時惟道若因爲像素極82與問極22 資料線路部份62 :時體凸塊68即可省略。 線路部份22、24、26、66、68可具有-如同閘 料線路具有多層式結構時,θ :夕:式結構,當然’當資 而另« ^ # .取好—層以低電阻材料製成, 而另一層以可與其他材料接觸1好之材料製成。 歐姆接觸層圖型55、56、Α 成 導體圖塑一與資料線路6;8所6=之角色在於減少半 之接觸電阻,且其具有相同 65、66、68心間 ^ 哥相问於資料線路62、64、65、66 二者(配置。易I之,資料線路部份62、64' 65下方 之:一歐姆接觸層部份55具有相同於資料線部份以、Μ .《禾狀沒極66下方之第二歐姆接觸層部份μ具有 相同於没極6 6之形狀,及遂码固Λ丨丨<。 a . 及單禮圖型68下方之第三歐姆接觸 θ Η刀58具有相同^貯存式電容器所用導體圖型⑽之形狀。 半導體圖型42 ' 48具有相同於資料線路Q^& 、66、68及歐姆接觸層圖型55、56、η之配置,但是 薄膜電晶體之通道除外,或具體而言,半導體圖型之第一 邵份48、用於辟存式電容器之導體圖型^、及第三歐姆接 觸層部份58皆具有相同形狀,但是第二部份们具有不同於 資料線路62、64、65與歐姆接觸層圖型55、%、”剩 餘部份之形狀4料線部份62、64、㈣別是源極65與 汲極66係在薄膜電晶體之通道上呈相互分離,且下方之歐 姆接觸層圖型部份55、56亦相互分離,但是半導體部份42 並未分成二件,因此其可形成薄膜電晶體之—通道,而半 16- 本紙張尺度剌中國國家標準(CNS)A4規格(210 X 297公爱) I-----------裝—— (請先閱讀背面之注意事項f寫本頁) _· i . 線. 413844 Α7 Β7 五、發明說明(Μ) 經濟部智慧財產局員工消費合作社印製 導體圖型42之部份42則延伸至周邊區。 資料線部份62、64、65、ί及極66及半導體圖型42皆 覆上一鈍化層70,鈍化層70具有接觸孔7丨、73以分別曝 現出汲極66及資料墊塊64、及具有接觸孔72以沿半導體 圖型42曝現閘墊塊24。閘線22並未覆以鈍化層7〇,但^ 資料線62下方除外。鈍化層70可由絕緣材料製成,例如 SiNx或丙烯酸有機材料,且覆蓋而保護TFTs之至少通道。 複數像素極係形成於由閘線22與資料線62圍起之閑絕 緣層30部份上,像素極82由透明之導電性材料製成,如Ιτ〇 (銦錫氧化物)。像素極82以實體及通電方式經過接觸孔7ι 以連接至各別汲極66,且自汲極接收影像訊號以沿LCD其 他面板之一電極(圖中未示)產生電場。像素極82延伸且= 以實體及通電方式連接於導體凸塊68,且沿下方之閘線以 形成一貯存式電容器。 分別經由接觸孔72、73而分別連接於閘墊塊24與資料 墊塊64之複數冗餘閘墊塊84與複數冗餘資料墊塊%係形 成於閘墊塊24與資料墊塊64上,諸冗餘墊塊84、%用於 保護墊塊24、64,免受一外部電路與墊塊24、64之間黏 性物腐蚀’此係非必要部份。 在此實例中,透明之ITO爲像素極82材料之例子,但是 ,不透明之導電材蚪亦可用於反射型液晶顯示器中。疋 現在將參考圖6A至丨3B以及圖3至5以説明本發明眘 之一TFT陣列面板製造方法。— 歹1 t 首先,如圖6A至6C所示,一金屬導體層利用濺射方 -17- 本紙張尺度剌中關祕1^S)A4祕⑵g χ 297-— — LllllIllllllt - I i ' \ (靖先閱讀背面之注意事項厂瓠寫本頁) 訂·· 線 -n κ «I , 413844 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(15) 積置於一基材1〇上達到1,〇〇〇至3,〇〇〇埃厚度,且一包括複 數閘線22、閘墊塊24及閘極26之閘線路係利用一第一微 影触刻步驟之乾式或濕式蝕刻而形成。 其次,如圖7A、7B所示,一閘絕緣層30、_半導體層 4〇、及一歐姆接觸層50係利用例如化學氣體沉積(CVD)方 法而分別依序積置至丨,5〇〇至5 〇〇〇、500至2,〇〇〇、3〇〇 至600埃厚度,隨後一金屬導體層6〇利用濺射方法積置至 1’500至3,0〇〇埃厚度。導體層6〇及下方歐姆接觸層5〇係 製出圖型以形成資料線部份,其利用第二微影蝕刻步驟, 且資料線部份包括資料線62、資料墊塊64、源極65及下 方歐姆接觸層50之第一部份55、汲極66及下方歐姆接觸 層圖型之第二郅份56 、及一供貯存電容用之導體圖型68 與下方歐姆接觸層圖型之第三部份58。 如圖8A、13A ' 13B所示,一超過3,000埃厚度之純化 層70利用SiNx之CVD法或有機絕緣物旋塗而積置,隨後 純化層70、半導體層4〇及閘絕緣層3()利用第三微影蝕刻 步驟製出圖型’以形成其具有接觸孔71、72、73之圖型 。此時’周邊區P中之鈍化層7〇、半導體層4〇及閘絕緣層 30等邵份皆去除(且資料墊塊64上之鈍化層7〇部份亦去除) 准’在顯示區中則僅有純化層7〇與半導體層40等部份去 除(且ί及極66上之鈍化層70部份亦去除),以形成一半導體 圖型。基於此目的,一光致抗蝕(pR)圖型即形成具有可依位 置而改變之厚度,且PR圖型下方諸層以PR圖型爲一蝕刻 光罩而做乾式蝕刻’其將參考圖8B至12A而説明之。 本紙張尺度適用.; *18- - ------------裝—— .Λ), <請先閱讀背面之注意事項寫本頁) 訂!
(J _ |線‘ ^ U10 x 297公釐) A7 413844 五、發明說明(16) 首先,一厚度爲5,_至3M〇〇埃之較佳正pR層係塗覆 於鼓化層7〇上,且經由-或多個光罩300、410、420而 暴光如圖8B 8C所不,pR層在顯示區〇及周邊區p之 間各不相同,具體上區域。中pR層曝光部份中之聚合物係 自表面分解至-位置,而在顯示區D中該位置下方則不變 。惟,區域B中曝光部份内之聚合物則在周邊區p中自表 面元全分解至底面,區域c、B中之鈍化層7〇部份進行去 除。 基於此目的,用於顯示區D之一光軍部份3〇〇可具有不 同於周邊區P所用之光罩部份4丨〇、42〇者之結構,此三個 範例將參考圖9A至1 1而説明之。 第一、一範例利用二件光罩以用於顯示區D及周邊區p。 如圖9A、9B所示’光罩300、4〇〇分別包括光罩基材 310、410、設於其上例如鉻製成之不透明圖型層32〇、42〇 及分別覆蓋於不透明圖型層320、420與基材3 1 0、4 10曝 現部份之薄膜330、430,用於顯示區D之光罩300薄膜 330之光傳輸率係低於周邊區p之光罩400者,薄膜33〇之 光傳輸率較佳爲薄膜430者之10%至80%,最佳爲20%至 60%。 其次,如圖10A、10B所示,一厚度爲100至300埃之鉻 層350形成於一顯示區d光罩3 00之光罩基材310上,以利 減低光傳輸率,而在周邊區P之光罩400中則無鉻層,光罩 300之薄膜340之光傳輸率可等於光罩400之薄膜430者。 * 上述二者之混合結構即可得之。 -19- 本纸張尺度適用中國國家標準(CNS)A4規袼(210 X 297公釐) i J-----------裝--- <請先閱讀背面之注意事項寫本頁) 訂: .線- 經濟部智慧財產局員工湞費合作社印5JP- 413844 A7 B7 經 濟 部 智 慧 財 產 局 員 工 消 費 合 社 印 製 五、發明說明(17) 上述二範例可用於採用步進器之步進-重.覆曝光法中,因 爲顯示區D之光罩3 00及周邊區P之光罩400皆由分離件構 成,此時PR層之厚度可藉由調整曝光時間而控制。 惟,顯示區D及周邊區P可通過一單光罩而曝光,此— 光罩之一基材將參考圖!1而説明之。 如圖11所示,一傳輸率控制層550形成於一光罩500之 基材510上,及—圖型層52〇形成於傳輸率控制層51〇上。 傳輸率控制層550不僅設於圖型層520下方,亦在顯示區d 之整個區域中,而在周邊區p中則僅有在圖型層52〇下方。 因此’至少二個具有不同厚度之圖型,即一爲傳輸率控制 層510及另一爲圖型層520與傳輸率控制層510之其他雙層 ’其係形成於基材5 10上。 —傳輸率控制層可提供於用在周邊區P之區域中,此時 ’用於周邊區P之傳輸率控制層之傳輸率應大於顯示區D 者。 爲了製造一具有傳輸率控制層550之光罩500,具有一蝕 除率不同於傳輸率控制層55〇者之傳輸率控制層55〇及一圖 型層520係依序積置於基材5〇〇上。一 pR層(圖中未示)塗 覆於圖型層520上,隨後曝光及顯影,圖型層52〇利用pR 層做爲一蝕刻光罩而蝕除之,其次去除剩餘之卩尺,且形成 一曝現出部份傳輸率控制層以對應於周邊區接觸孔之新 圖型(圖中未示),隨後利用新pR層做爲一蝕刻光罩蝕除傳 輸,控制層550,以利取得完整之光罩5〇〇。 另者,傳輸率利用一光罩而依位置改變,光罩具有長缝
訂 I
A7 五、發明說明(彳8) 或一柵形圖型且小於曝光設備之解析度。 惟,金屬圖型如閘線路22、24、26及資料線路62、64 ' 65、66、68等高反射率者上方之pr層部份會曝現於較 其他部份多之光線量,爲了避免於此,一用於阻制金屬圖 型反射光之層物可提供,或可使用一有色之PR層。 圖8B、8C所示之PR層利用上述方法曝光、並且顯影以 形成圖12A、12B所示之PR圖型。實體上在閘墊塊24 一 部份及資料墊塊64 —部份上方並無pr,區域a中之Pr圖 型較厚部份係位於周邊區p内,但是閘墊塊24及資料墊塊 6斗除外’同時亦位於資料線部份62、64、65、汲極66、 及顯示區D中資料線部份62、64、65與汲極66之間之半 導體層40部份上。區域c中之pR圖型較薄部份則位於一 邵份没極66及顯示區D之剩餘部份上方,而汲極66上之 PR圖型部份可完全去除。再者,pR圖型上較薄部份亦可 '位於周邊區P之資料墊塊64上。 此時’較薄邵份之厚度較佳爲初期厚度之丨/4至】/7,易 吕之爲350至1〇,〇〇〇埃,最佳爲〗,〇〇〇至6 〇〇〇埃。例如當 PR層之初期厚度爲16,〇〇〇至24,000埃時,則較薄部份可藉 由設定顯示區D之傳輸率爲30%而具有3,〇〇〇至7,〇〇〇埃, 惟,由於PR圖型之厚度應由乾式蝕刻條件決定,因此薄膜 之·傳輸率、鉻層之厚度、傳輸率控制層之傳輸率及曝光時 間等等應依蝕刻條件控制。 P.R圖型之較薄部份可在使用一正常曝光及一正常顯影後 利用再流動而形成α L—.---111111—裳 i I /J <請先|!3讀背面之法意事項厂1寫本頁} 訂. --線· 經濟部智慧財產局員工消費合作社印製 -21 - 經濟部智慧財產局員工消費合作社印*]π 413844 A7 ---—-- B7___ 五、發明說明(19) 隨後PR圖翌及下方諸展如鈍化層70 '半導體層40及閘 絕緣層30等皆做乾式蝕除。 .如上所述’此時區域A中之pR圖型部份應仍保留,且區 域B中之口純化層7〇、半導體層4〇及閑絕緣潛μ等之部份 應去除’區域C中之鈍化層70及半導體層40之部份應去除 而區域C中之閘絕緣層3 0部份應保留。此外,僅有區域 C中汲極66上之鈍化層7〇部份去除。 基&此目的,最好使用一乾式蝕刻而可沿著下層蝕刻PR 圖型,如圖13Α、13Β所示,區域Β中之三層即純化層7〇 半導fa層40與閘絕緣層以及區域c中之三層即pR圖型 、鈍化層70與半導體層4〇等之部份皆可一次利用乾式蝕刻 而蚀除之。 惟,由於形成顯示區D中一浞極66、周邊區p中一資料 墊塊及一供貯存式電容器用導體圖型68之導體層60部份不 應去除,因此蝕刻狀態應設定爲選擇性蝕刻導體層6〇,區 域中之PR圖型較厚部份亦蝕刻至一深度。 惟,PR圖型之較薄部份會有不均勻之厚度,半導體層4〇 仍殘留某些量於區域C中閘絕緣層3〇上。欲防止此問題, 則PR圖型及下方諸層可經多個步驟蝕刻,容後詳述。 首先如圖14A、14B所示,未覆以PR圖型之鈍化層7〇 部份及其下方諸層,即半導體層4〇及閘絕緣層3〇,其皆蚀 除以曝現資料墊塊64,若先前步驟中在汲極66上方無pR ,則汲極66亦在此時曝現。惟,pR圖型之較薄部份可藉 由“整PR之消耗量而留存至一厚度,不致曝現區域C中之 -22- {請先Mii背面之注意事項^4寫本頁) 裝 訂. .練-
J 本纸張尺度適用中國國家標準(CMS)Α4規格(2】0 X 297公釐) A7 413844 ______B7___ 五、發明說明(20 ) 鈍化層70,此情形發生在先前步驟中使區域C中之pr圖 型較薄部份具有足夠厚度時。閘絕緣層3 〇部份可完全去除 或殘留某些厚度量,如圖14 A所,此時係使用蝕刻氣體系 統,例如 SF6+HC1 或 SF6+N2。 其次如圖15A、15B所示,區域C中在鈍化層70上之PR 圖型殘留部份係利用灰化過程以去除之,此時灰化過程進 行以一充份時間,以利徹底去除區域C中之殘留PR,最好 使用例如N2+〇2或Ar+02之氣體系統於此灰化過程中。 隨後如圖16A ' 1 6B所示,鈍化層70及閘絕緣層30之曝 現部份係去除以利用PR層圖型做爲一光罩及使用一蝕刻條 件,而曝現顯示區D中之半導體層40、汲接66及閘墊塊 24,其在半導體層40及閘絕緣層30及鈍化層70之間具有 一高蝕刻選擇性。此時,爲了達成一具有高蝕刻選擇性之 蝕刻條件,蝕刻氣體系統最好具有足夠之〇2或CF4,此氣 體例如可爲 SF6+N2 ' SF6+〇2、CF4+〇2 及 CF4+CHF3 + 02。 當PR圖型之較薄部份亦如前述形成於資料墊塊66上時, 資料墊塊66即在此步驟中曝現。 其次如圖17 A、17B所示,半導體層40之曝現部份藉由 僅蝕除非晶矽之蝕刻條件而蝕刻完成半導體圖型42 、48 ,此時最好在此蝕刻步驟中使用蝕刻氣體系統如C丨2 + 02或 SF6+HCl + 02+Ar 〇 依上述實例,沿著閘絕緣層30之鈍化層70及半導體層40 僅利用一次微影蝕刻步驟而去除,以形成顯示區D中之接 f 觸孔71及半導體圖型42、48,且鈍化層70 '半導體層40 -23- 紙張尺度適闬中國國家標準(CNS〉A4規格(210x 297公釐) 1ΤΙΙΙΙΙΙΙΪ — — — — - — — — lilt »1111111« (請先閱讀背面之注意事項ζ寫本頁) 經濟部智慧財產局員工消費合作社印製 413844 A7 經 濟 部 智 慧 財 局 員 工 消 費 合 作 社 印 製 B7 五、發明說明(21 ) 及閘絕緣層30皆去除,以形成接觸孔72、73。 區域A之PR亦剝除,直到灰化過程去除區域C之PR圖 型爲止,且鈍化層70與半導體層40之蝕刻過程在此時進行 。爲了避免鈍化層70因受PR層過度蝕刻而曝現或去除, PR層最好塗上足夠厚度,或者蝕刻條件在PR層與半導體 層40之間或PR層與鈍化層70之間具有高蝕刻選擇性。 其次’區域A之剩餘PR圖型去除,如圖3至5所示,一 具有400至500埃厚度之ITO層利用第四微影蝕刻步驟而積 置及蚀刻,以形成一像素極82、一冗餘閘墊塊84及冗餘資 料墊塊86。 上述實例中’在經過塗覆、曝光及顯影而形成Pr圖型後 ,鈍化層70、半導體層40及閘絕緣層3 〇即沿著該厚度隨 位置而改變之PR圖型蝕刻,惟,鈍化層7〇可由一光晰材 料製成’例如日本JSR公司提供之pc 403產品。隨後,鈍 化層70經曝光及顯影以製圖,其具有一依位置而變化之厚 度’且半導體屠40及閘絕緣層3〇沿著純化層7〇蚀刻。依 此方去,則PR塗覆步驟及pR剝除步驟即可省略。 在此實例中,區域B中並無PR,惟,區域B可具有一部 份PR圖型且其較薄於區域A、c中之叹圖型部份。在此 、 丨切了利用灰化而去除,此外’ PR圖 型之二個邵份可在所需之任音户φ - 壮意位置處,光罩之三個部份亦 然0 現在即詳細説明上述實例中所用之微影㈣法。 圖18A^8E依本發明實例中由一微影蚀刻法製造之薄 本紙張尺㈣財關家標準(CNS)A4規 _ί-------------裝—— <請先間讀背面之注意事項C寫本頁) * ,線- 24- 4ici844 五、發明說明(22) 膜截面圖。 首先,如圖18A所示,—第一與一第二薄膜210、220 依序積置於—基材1⑽上,第-、二薄膜210、22G係由本 發月之械影姓刻法製出圖型之膜,且例如對應於上述實例 中之純化層、半導體層及絕緣層。 其次如圖18B所示,一 PR層塗覆、利用一或多個具有傳 輸率依位置而改變之光罩而曝光'及顯影形成一具有厚度 依仏置而改麦之pR圖型。在圖中,區域b中之層 部份完全去除,且區域c中之部份剝除以具有一較A部份 爲薄之厚度。 其次如圖1 8C所示,第二薄膜220以PR圖型爲蝕刻光罩 而蝕刻,此時,依蝕刻狀態,PR圖型亦可蝕刻至一深度, 但是最好區域C中之PR圖型較薄部份仍有一厚度,以利精 確k制蚀刻之深度。惟,區域C中之PR圖型較薄部份及下 方第二薄膜220、區域B中之第—薄膜2 1 〇可在一蝕刻條件 下以一次蝕除,即對PR圖型之蝕刻率相近於對薄膜21〇、 220 者。 經濟部智慧財產局員工消費合作社印^ί 其次如圖1 8D所示,區域C中之殘留pr利用灰化而去除 ’触刻氣體系統經選擇性而使對PR圖型之蚀刻率充份大於 對薄膜210、22〇者,仏+ 〇2及Ar+〇2即爲此蝕刻氣體系統 之範例。此外,有此進行充份時間,以徹底去除較薄部份 ’惟,區域A中之PR圖型較厚部份應仍有一厚度,因爲較 厚,份在以下之蝕刻薄膜210、220步驟中係做爲一蝕刻光 罩。’ -25- 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 413844 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(23) 其次’區域B中之第一薄膜2 10曝現部份及區域C中之 第二薄膜220曝現部份皆利用剩餘Pr圖型做爲一蝕刻光罩 而钮除。 在此實例中,二薄膜210、220積置,且區域β中之二薄 膜210、220部份皆去除,而區域C中僅上膜21〇部份利用 單一微影蝕刻步驟去除。惟,依本發明所示,一薄膜可製 出圖型而具有依位置而改變之蝕刻深度。 在此實例中,具有接觸孔72以曝現閘墊塊24之閘絕緣層 圖型30係利用一微影蝕刻步驟而沿鈍化層圖型7〇及半導體 層圖42、48形成。惟,閘絕緣層圖型3〇可以沿著半導體 圖型、歐姆接觸層圖型、資料線路、鈍化層圖型及像素極 之中至少一層而製出圖型,特別是本發明可用於以乾式蝕 刻對一或多薄膜製出圖型。 雖然在本實例中像素極係形成面狀且具有寬之寬度,作 是其亦可形成線狀,此外,用於沿著像素極以驅動液晶分 子之一共同電極可如像素極般形成於同一基材上。 依本發明所示,製造方法可藉由減少製造步驟而簡化, 藉以減低製造成本及增進產量,此外其可相關於位置以餘 除一層,而具有變化之厚度,同時在具有一厚度處則 均勻厚度。 ^ 圖式及説明書中已揭述本發明之典型較佳實例,其雖採 用特定辭句,但是此係概括性及闡釋性而非侷限性,、本 明之範疇應如以下申請範園所載述者。 -26- 幸-紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐 (請先閱tf背面之注意事項!V4-寫本頁) l·. -裝 . -線·

Claims (1)

  1. 413844 A8 B8 C8 D8 六、申請專利範圍 1. 一種供一液晶顯示器用之薄膜電晶體陣列面板製造方法 ,其包含以下步驟: 形成一閘線路於一具有一顯示區及一周邊區之基材上 ’問線路包括複數閘線及連接於閘線之複數閘墊塊,閘 線大致位於顯示區中而閘墊塊大致位於周邊區中; 开;?成一閘絕緣層圖型,以覆蓋顯示區中之閘線路及基 材部份,且不覆蓋各閘墊塊之至少一部份; 形成一半導體圖型於閘絕緣層圖型上; 形成一歐姆接觸層圖型於半導體圖型上: 形成一資料線路,其包括複數資料線、連接於資料線 之源極、大致位於顯示區中之汲極及大致位於歐姆接觸 層圖型上周邊區中之複數資料墊塊; 形成一 :!屯化層圖型;及 形成複數像素極0連接於没極; 其中閘絕緣層圖型係經由一利用光致抗蝕圖型之單一 微影蝕刻過程,而沿半導體圖型、歐姆接觸層圖型、資 料線路 '純化層圖型及像素極至少其中一者以形成,光 致抗蝕圖型具有依位置而改變之厚度。 2. 如申請專利範圍第1項之方法,其中光致抗蚀圖型具有一 位於閘墊塊上方之第一部份、一較厚於第一部份且位於顯 示區中之第二那份、及一較厚於第二部份之第一部份a 3. 如申請專利範圍第2項之方法,其中 ,光致抗蝕圖型形成於鈍化層上,閘絕緣層圖型係沿爭 導體層圖型及鈍化層圖型而形成;及 27- 衣紙張尺度適用中國國家標準(CNS ) A4规格(210.X297公釐) I":--------夢-- (諳先閏讀背面之注意事項本育) •\st 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 41〇84^ 申請專利範圍 1~~^---------1丨圓 X). f請先閱讀背面之注$項tk本頁) 形成閘絕緣層圖型、半導體層圖型及鈍化層圖型之步 .驟包含以下步驟.: 形成一閘絕緣層; 形成一半導體層於閘絕緣層上; 形成一純化膚於半導體層上; 一次银刻光致抗蝕圖型第一部份及光致抗蝕圖型第二 部份下方之鈍化層及半導體層; 利用一灰化過程去除光致抗蝕圖型之第二部份,以曝 現下方之鈍化層; 、1T 利用光致抗蝕圖型做爲一蝕刻光罩而蝕刻鈍化層及間 絕緣層,以曝現光致抗蝕圖型第二部份下方之半導體層 及曝現光致抗蝕圖型第一部份下方之閘墊塊;及 利用光致抗蝕圖型做爲一蝕刻光罩,以去除第二部份 下方之半導體層一部份。 線 4·如申請專利範圍第3項之方法,其中資料墊塊係曝現於蝕 刻鈍化層及半導體層等部份之步驟中。 5‘如申請專利範圍第3項之方法,其中資料墊塊係曝現於蝕 刻鈍化層及半導體層之步驟中。 經濟部智慧財產局員工消費合作社印製 6·如申請專利範圍第3項之方法’其中汲極係曝現於蝕刻鈍 化層之步驟中。 7. 如申請專利範圍第3項之方法,其中汲極係曝現於蝕刻鈍 化層及半導體層等部份之步驟中。 8. 如,申請專利範圍第3項之方法,其中蝕刻鈍化層及半導體 層等部份之步驟係利用SFe + 〇2或SFdHCl做爲—蝕刻氣 ABCD 413844 六、申請專利範圍 體系統而以乾式蝕刻進行, 9. 如申請專利範圍第3 -- --------裝— ..'3 (請先閣讀背面之注意事項-%¥^*本頁) Ν , Λ .. 万法’其中灰化過程係利用 N2 + 02或〇2+Ar氣體系統進行。 』用 10. 如申請專利範園第3瑁之古 製成,去其中半導體層係由非晶矽 =且#刻純化層之步驟係利用以下其中一者 ’=括 sf6+〇2、SFe+N2、邙4+〇2 及队+c阳。 =申請專利範圍第3項之方法,其中去除半導體層之 係=Cl2,或SF6+HCi+Ar+〇j爲一蚀刻氣體 以乾式蝕刻進行。 向 12. 如申請專利範圍第1項之方法,其中分別覆蓋閑塾塊及資 料塾塊之複數冗餘閘㈣及冗餘資料I塊係形成於 像.素極之步驟中。 13. —種供一液晶顯示器用之薄膜電晶體陣列面板製造方法 ,其包含以下步骤: 形成一閘線路,其包括複數閘線、閘極及閘墊塊; 線 形成一閘絕緣層圖型,其覆蓋閘線路但是至少—部份 閘墊塊除外; 4 形成一半導體圖型於閘絕緣層圖型上; 經濟部智慧財產局員工消費合作社印製 形成一歐姆接觸層圖型於半導體圖型上; 形成一資料線路於歐姆接觸層圖型,其包括複數資料 線、源極、没極及資料勢塊; 形成一鈍化層圖型;及 _ 形成複數像素極以連接於汲極: t 其中閘絕緣層圖型經由一微影蝕刻過程而沿半導體圖 -29- 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 413844 A8 B8 C8 D8 申請專利範圍 型、歐姆接觸層圖型、資料線路、鈍化層圖型及像素極 至少其中一者形成,及微影蝕刻過程包含以下步驟: 塗覆一光致抗蝕層; i由一光罩以曝現光致抗蝕層,光罩具有傳輸率互不 相同之一第一部份 第 邵份及一第三部份;及 經濟部智慧財產局員工消費合作社印製 顯影光致抗蝕層以形成一光致抗蝕圖型。 14·如申請專利範圍第13項之方法,其中光罩第二部份之傳 輸率爲第一部份者之2〇%至6〇%,且第三部份之傳輸率低 於3% 〇 15·如申請專利範圍第13項之方法,其中 材及至少-光罩層,且第一、二部份之間之傳輸= 猎由以不同傳輸率材料製成第一、二部份者之光罩層。 16. 如申請專利範園第13項之方法,其中光罩具有一光胃罩基 材及至少一光罩層,且第一、二部份之間之傳輸率差係 藉由差異化光罩層厚度而取得。 17, —種供一液晶顯示器用之薄膜電晶體陣列面板製造方法 ,其包含以下步驟: 形成一閘線路,其包括複數閘線、閘極及閘墊塊; 形成一閘絕緣層圖型,其覆蓋閘線路且不覆蓋至少一 部份閘墊塊; 形成一半導體圖型於閘絕緣層圖型上; 形成一歐姆接觸層圖型於半導體圖型上; ,形成一資料線路於歐姆接觸層圖型,其包括複數資料 線、源極、ί及極及資料塾塊; -30- ^紙張尺度適用中國國冬標準(CNS ) Α4規格(210Χ297公董) J—-------裝-- (請先閱讀背面之注意事項^本頁) '訂 線 413844 ABCD
    經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 形成一鈍化層圖型;及 形成複數像素極以連接於没極.; 其中閘絕緣層圖型經由一微影蝕刻過程而沿半導體圖 型、歐姆接觸層圖型、資料線路、鈍化層圖型及像素極 至少其中一者以形成,及微影蝕刻過程包含以下步驟: 塗覆一光致抗蝕層; 經由一第一光罩及一第二光罩以曝現光致抗蝕層,第 一光罩具有一第一部份及一具有傳輸率高於第—部份者 之第二邵份’第二光罩具有—第三部份且其傳輸率高於 第一邵份者而低於第二部份者;及 顯影光致抗蝕層以形成—光致抗蝕圖型。 18_如申請專利範園第1 7項之方法,其中光罩第三部份之傳 輸率係第二部份傳輸率之20%至60%。 19. 如申請專利範圍第17項之方法,其中第一、二光罩分別 具有一光罩基材及至少一光罩層,且第二、三部份之間 之傳輸率差係藉由以不同傳輸率材料製成第一、二部份 者之光罩層。 20, 如申請專利範圍第17項之方法,其中第一、二光罩分別 具有一光罩基材及至少一光罩層,且第二、三部份之間 之傳輸率差係藉由差異化光罩層厚度而取得。 21· —種微影蝕刻薄膜之方法,包含以下步驟: 形成至少一薄膜於一基材上: 塗覆一光致抗蝕層於薄膜上; f 經由至少一光罩以令光致抗蝕層曝光,光罩具有三個 _ -31 - +紙裱尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項一本頁) -裝 、-&· 曜: _一1 413844 經濟部智慧財產局員工消費合作社印製 A8 a D8 _ 丨丨六、申請專利範圍 以上之部份且具有互不相同之傳輪率; 將光致抗蝕層顯像以形成一具有厚度隨位置改變之 致抗I虫圖型;及 沿先致抗蝕圖型蝕刻薄膜。 22·如申請專利範圍第21項之方法,其中餘刻步驟使用—乾 式蚀刻。 23.如申請專利範園第21項之方法,其中光致抗蚀層係由正 光致把姓劑製成。 24— —種微影蝕刻薄膜之方法,包含以下步驟: 形成至少一薄膜於一基材上; 形成一光致抗蝕圖型於薄膜上,其具有一第—部份、 一具有厚度較厚於第一部份者之第二部份、及一具有厚 度較厚於第二部份者之第三部份; 沿第一部份银刻光致抗蝕圖型第—部份下方之薄膜第 一部份,其中光致抗蝕圖型第二、三部下方之薄膜第二 、二部份係由光致抗餘圖型之第二、三部份防護; 去除光致抗蝕圖型之第二部份,以曝現薄膜之第二部 份’光致抗蝕圖型之第三部份仍保留—定厚度;及 钱除薄膜之第二部份,其中薄膜之第三部份係由光致 抗蚀圖型之第三部份防護。 25. 如申請專利範園第24項之方法,其中去除第二部份之步 騾係由一灰化過程進行。 26. —種供一液晶顯示器用之薄—膜電晶體陣列面板製造方法 /包括以下步騾: -32- 本紙張尺度適用t國國家標準(CNS)A4規格(2〗0 x 297公爱) -|丨-----------裝! (請先閱讀背面之注意事項(.》寫本頁) 訂: 0 --線. 413844 A8 BS C8 D8 申清專利範圍 經濟部智慧財產局員工消費合作社印製 沁成一閘線路於一絕緣基材上,閘線路包括複數閘線 ’閘極及閘墊塊; 依序積置一閘絕緣層、一半導體層、一歐姆接觸層及 ~導體層於閘線路上; ,利用微影蝕刻將導體層及歐姆接觸層製出圖型,以形 成包括複數資料線、源極、汲極及資料墊塊之資料線 路及一位於資料線路下方之歐姆接觸層圖型; 積層一鈍化層; 食覆一光致抗蚀層於純化層上; 利用曝光及顯影以形成一具有厚度隨位置改變之光致 抗蚀圖型; 沿光致抗蝕圖型蝕刻鈍化層、半導體層及閘絕緣層, 以形成一純化層圖型、一半導體層圖型、及—閘絕緣層 圖型’皆具有接觸孔以曝現閘墊塊及顯示區中之一非零 厚度;及 形成複數像素極以分別連接於鈍化層上之汲極。 27. 如申請專利範圍第26項之方法,其中分別覆蓋閘墊塊及 資料墊塊之複數冗餘閘墊塊及冗餘資料墊塊係形成於形 成像素極之步驟中。 28. —種薄膜電晶體陣列面板之製造方法,包含以下步驟: 積置一第一金屬層於一基材上; 利用一第一微影蝕刻過程形成—包括複數閘線及閘墊 塊之閘線路; 9 積置一第一絕緣層、一半導體層、一歐姆接觸層及— -33 表紙張尺度適用中國國家標準(CNS )八4規格(210X 29了公着 (請先閲讀背面之注意事項lcir本頁) 訂' 線 _ί 413844 A8B8C8D8 六、申請專利範圍 第二金屬層於閘線路上; 利用一第二微影蝕刻過程將第—金屬 製出圖型,以形成一包括複數資料線、 料線路以及一位於其下方之歐姆接觸層 積置一第二絕緣層於資料線路上; 利用一第三微影蝕刻過程將第二絕緣 第一絕緣層製出圖型,以形成一鈍化層 層及歐姆接觸4 源極及圾極之舅 圖型; 線路、資料線路及源極與汲極之間之半 曝現出汲極與資料墊塊之—部份,—半 分離之部份於至少閘線路上,及—間絕 閘墊塊; 層、半導體層石 圖型’其覆蓋~ 導體層部份, 導體層圖型具有 緣層圖型曝現出 積置一透明之導體層;及 經濟部智慧財產局員工消費合作社印製 將透明導體層 極、冗餘閘塾塊 整塊。 29. 如申請專利範圍 包含以下步騾: 塗覆一光致抗 利用一光罩以 且其傳輸率互不 30. 如申請專利範圍 包含一在曝光後 同高度之光致抗 31. 如·申請專利範圍 製出圖型,以形成複數像素極連接於沒 及冗餘資料墊塊分別覆蓋間墊塊及資料 第28項之方法,其中第三 微影蚀刻過程 敍層於第二絕緣層上;及 曝現光致抗银層,光罩具有 相同。 至少一部份 第2 9項之方法,其中第二 τ币—微影触刻過 之顯影步騾,以形成一且古 —y取具有至少三個不 触圖型β 4 第項之方法,其中第=梅& 布一Μ影蝕刻過程 34- 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 公釐 413844 A8 B8 C8 D8 六、申請專利範圍 圖型、第二絕緣層、半體導層及第一 部份即最低部份,蝕刻第二絕緣層、 一絕緣層以曝現閘墊塊,及去除較高 於第一部份之第二部份、第二絕緣層及下方半導體層, 第二部份之第三部份下方第二絕緣層 包含轴刻光致抗餘 絕緣層以去除第一 半導體層及下方第 經濟部智慧財產局員工消費合作社印製 但是不去除較高於 之步驟。 32. 如申請專利範園第 二絕緣層、半導體 步驟: 藉由使用第二、 致抗餘圖型第一部 一絕緣層; 利用灰化過程去除光致抗蝕層之第二部份,以曝現下 方之第二絕緣層;及 利用光致抗蝕圖型之第三部份以蝕刻第二絕緣層之曝 現部份及下方之半導體層。 33. 如申請專利範圍第32項之方法,其中灰化過程係利用氧 氣進行。 34. 如申請專利範圍第29項之方法,其中光罩之傳輸率係藉 由差異化一光罩層之厚度而控制。 35. 如申請專利範圍第29項之方法,其中光罩分成—供間執 塊用之第一光罩及一供他處用之第二光罩,且第—“ 之傳輸率不同於第二光罩者。 v 36. 如申請專利範圍第28項之方法,其中像素極係恰形成於 31項之方法,其中光致抗蝕圖型、第 層及第一絕緣層之蚀刻步驟包含以下 三部份做爲一蝕刻停止件,而蝕刻光 份下方之第二絕緣層、半導體層及第 35- 表紙張尺度適用中國國家#準(CNS ) A4規格(210>ί297公釐) ! J.--------::裝-- (請先聞讀背面之注意事項l^本頁) 訂 413844
    申請專利範圍 第—絕緣層上且自資料線路下方伸出。 37.如申請專利範圍第28項之方法,其中半導體層係由非 矽製成。 说如申請專利範圍第37項之方法,其中歐姆接觸層係由摻 雜磷之非晶矽製成。 汎如申請專利範圍第38項之方法,其中透明導體層係由銦 錫氧化物製成。 i--r-------装-- (請先閲讀背面之注項具,€寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -36- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW088108642A 1998-11-26 1999-05-26 Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films TW413844B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-1998-0050880A KR100508034B1 (ko) 1998-11-26 1998-11-26 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
KR1019990005828A KR100601167B1 (ko) 1999-02-22 1999-02-22 박막의사진식각방법및이를이용한액정표시장치용박막트랜지스터기판의제조방법

Publications (1)

Publication Number Publication Date
TW413844B true TW413844B (en) 2000-12-01

Family

ID=26634369

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088108642A TW413844B (en) 1998-11-26 1999-05-26 Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films

Country Status (4)

Country Link
US (6) US6335276B1 (zh)
JP (1) JP2000164584A (zh)
CN (2) CN1293609C (zh)
TW (1) TW413844B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI470344B (zh) * 2005-08-23 2015-01-21 Samsung Display Co Ltd 光阻組合物及使用其製備薄膜電晶體基材之方法

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
KR100333274B1 (ko) 1998-11-24 2002-04-24 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
US6754485B1 (en) * 1998-12-23 2004-06-22 American Calcar Inc. Technique for effectively providing maintenance and information to vehicles
US6287899B1 (en) 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
KR100333271B1 (ko) * 1999-07-05 2002-04-24 구본준, 론 위라하디락사 배선의 단락 및 단선 테스트를 위한 박막트랜지스터-액정표시장치의 어레이기판과 그 제조방법.
TW464915B (en) * 1999-07-19 2001-11-21 United Microelectronics Corp Structure of multilayer thin-film coating passivation layer and the manufacturing method thereof
TW478014B (en) 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
KR100656696B1 (ko) * 1999-12-21 2006-12-15 엘지.필립스 엘시디 주식회사 반사투과형 액정 표시장치
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
TW501279B (en) * 2000-04-21 2002-09-01 Matsushita Electric Ind Co Ltd Substrate for display panel, method of producing same, and apparatus for forming thin film used therefor
KR100372579B1 (ko) * 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100646792B1 (ko) * 2000-07-27 2006-11-17 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2002182243A (ja) * 2000-12-15 2002-06-26 Nec Corp 液晶表示装置用トランジスタ基板及びその製造方法
KR100606963B1 (ko) * 2000-12-27 2006-08-01 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그의 제조방법
KR100721304B1 (ko) * 2000-12-29 2007-05-25 엘지.필립스 엘시디 주식회사 액정표시장치용 액정패널 및 그의 제조방법
GB0102756D0 (en) * 2001-02-03 2001-03-21 Koninkl Philips Electronics Nv Method of improving the conductivity of transparent conductor lines
JP4462775B2 (ja) 2001-03-02 2010-05-12 Nec液晶テクノロジー株式会社 パターン形成方法及びそれを用いた液晶表示装置の製造方法
US7209192B2 (en) 2001-09-26 2007-04-24 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same
JP4305811B2 (ja) * 2001-10-15 2009-07-29 株式会社日立製作所 液晶表示装置、画像表示装置およびその製造方法
KR100443831B1 (ko) * 2001-12-20 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시소자의 제조 방법
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
KR100825102B1 (ko) * 2002-01-08 2008-04-25 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR100831235B1 (ko) 2002-06-07 2008-05-22 삼성전자주식회사 박막 트랜지스터 기판
JP4565799B2 (ja) * 2002-07-01 2010-10-20 大林精工株式会社 横電界方式液晶表示装置、その製造方法、走査露光装置およびミックス走査露光装置
KR100874643B1 (ko) * 2002-09-17 2008-12-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
TWI230292B (en) * 2002-12-09 2005-04-01 Lg Philips Lcd Co Ltd Array substrate having color filter on thin film transistor structure for LCD device and method of fabricating the same
US7762665B2 (en) 2003-03-21 2010-07-27 Queen's University At Kingston Method and apparatus for communication between humans and devices
CN1303467C (zh) * 2003-04-11 2007-03-07 广辉电子股份有限公司 液晶显示面板的制作方法
US7279370B2 (en) 2003-10-11 2007-10-09 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
JP2005215275A (ja) * 2004-01-29 2005-08-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005215434A (ja) * 2004-01-30 2005-08-11 Fujitsu Display Technologies Corp 表示装置用基板の製造方法及びそれを用いた表示装置の製造方法
KR100584715B1 (ko) * 2004-04-06 2006-05-29 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
KR101003829B1 (ko) * 2004-04-30 2010-12-23 엘지디스플레이 주식회사 씨오티 구조 액정표시장치 및 그 제조 방법
KR101086478B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
CN100397216C (zh) * 2004-07-21 2008-06-25 友达光电股份有限公司 双导线结构薄膜晶体管阵列的制造方法
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet
KR101085139B1 (ko) * 2004-12-03 2011-11-21 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4314190B2 (ja) 2004-12-28 2009-08-12 Nec液晶テクノロジー株式会社 エッチング方法及びこれを使用したコンタクトホールの形成方法
DE102005003183B4 (de) * 2005-01-19 2011-06-16 Qimonda Ag Verfahren zur Herstellung von Halbleiterstrukturen auf einem Wafer
US7982215B2 (en) * 2005-10-05 2011-07-19 Idemitsu Kosan Co., Ltd. TFT substrate and method for manufacturing TFT substrate
KR101211345B1 (ko) * 2005-12-14 2012-12-11 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP4921997B2 (ja) * 2006-02-07 2012-04-25 三星電子株式会社 薄膜トランジスタ表示パネル及びその製造方法
TWI322288B (en) * 2006-03-07 2010-03-21 Au Optronics Corp Manufacture method of pixel array substrate
TWI326375B (en) * 2006-04-21 2010-06-21 Chimei Innolux Corp Liquid crystal display device
KR101235106B1 (ko) 2006-06-30 2013-02-20 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101257811B1 (ko) * 2006-06-30 2013-04-29 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
TWI478351B (zh) * 2006-07-20 2015-03-21 Au Optronics Corp 陣列基板之形成方法
TWI328877B (en) * 2006-07-20 2010-08-11 Au Optronics Corp Array substrate
US9645457B2 (en) 2006-11-22 2017-05-09 Mitsubishi Electric Corporation Array substrate, display device, and method for manufacturing the array substrate
KR101319301B1 (ko) * 2006-12-15 2013-10-16 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
TWI325639B (en) * 2007-03-15 2010-06-01 Au Optronics Corp Semiconductor structure and fabricating method thereof for liquid crystal display device
TWI371640B (en) 2008-01-25 2012-09-01 Au Optronics Corp Pixel structure and method for manufacturing the same
KR20100028367A (ko) * 2008-09-04 2010-03-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN101752228B (zh) * 2008-12-19 2011-08-17 中芯国际集成电路制造(上海)有限公司 光刻方法
US8592817B2 (en) * 2009-04-21 2013-11-26 Cbrite Inc. Self-aligned metal oxide TFT with reduced number of masks
US20110006998A1 (en) * 2009-07-10 2011-01-13 Sunggu Kang Patterning of thin film conductive and passivation layers
US8475872B2 (en) * 2009-08-19 2013-07-02 Apple Inc. Patterning of thin film layers
DE102009060066B4 (de) * 2009-09-25 2017-03-30 Osram Oled Gmbh Verfahren zum Herstellen eines elektronischen Bauelements sowie elektronisches Bauelement
KR101774992B1 (ko) * 2010-08-10 2017-09-06 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
US9318614B2 (en) * 2012-08-02 2016-04-19 Cbrite Inc. Self-aligned metal oxide TFT with reduced number of masks and with reduced power consumption
TWI467673B (zh) * 2011-06-09 2015-01-01 Chunghwa Picture Tubes Ltd 配線裝置與顯示器
JP6122275B2 (ja) * 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
CN102402138A (zh) * 2011-11-18 2012-04-04 深圳市华星光电技术有限公司 完成小线距的导线制作方法
JP5591847B2 (ja) 2012-02-29 2014-09-17 株式会社東芝 液晶光学素子及び立体画像表示装置
KR102132882B1 (ko) * 2012-12-20 2020-07-13 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법
CN103901691B (zh) * 2012-12-26 2016-08-17 上海天马微电子有限公司 液晶显示面板及制造方法
DE102013211634A1 (de) 2013-06-20 2014-12-24 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines Konversionselements
KR102079253B1 (ko) 2013-06-26 2020-02-20 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법
KR102094847B1 (ko) * 2013-07-03 2020-03-31 삼성디스플레이 주식회사 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
US9753590B2 (en) * 2014-06-13 2017-09-05 Lg Display Co., Ltd. Display device integrated with touch screen panel and method of fabricating the same
CN104637874A (zh) * 2015-03-16 2015-05-20 京东方科技集团股份有限公司 阵列基板及其制作方法
CN105161434A (zh) * 2015-06-29 2015-12-16 上海华虹宏力半导体制造有限公司 Pad刻蚀工艺方法
WO2017077994A1 (ja) * 2015-11-06 2017-05-11 シャープ株式会社 表示基板及び表示装置
JP2019101086A (ja) * 2017-11-29 2019-06-24 シャープ株式会社 液晶表示パネル及び液晶表示パネルの製造方法
WO2020143024A1 (zh) * 2019-01-11 2020-07-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4231811A (en) * 1979-09-13 1980-11-04 Intel Corporation Variable thickness self-aligned photoresist process
JPS57121226A (en) 1981-01-21 1982-07-28 Hitachi Ltd Photo mask
JPS61181130A (ja) 1985-02-06 1986-08-13 Fujitsu Ltd パタ−ン形成方法
JPS62281428A (ja) 1986-05-30 1987-12-07 Hitachi Micro Comput Eng Ltd 半導体装置の製造方法
JPH0772799B2 (ja) * 1986-08-13 1995-08-02 ソニー株式会社 レジスト材料
NL194848C (nl) * 1992-06-01 2003-04-03 Samsung Electronics Co Ltd Vloeibaar-kristalindicatorinrichting.
KR950010858B1 (ko) * 1992-10-20 1995-09-25 현대전자산업주식회사 반도체 소자의 금속콘택 형성방법
US5821622A (en) * 1993-03-12 1998-10-13 Kabushiki Kaisha Toshiba Liquid crystal display device
KR0169356B1 (ko) 1995-01-06 1999-03-20 김광호 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법
US5618643A (en) 1995-12-15 1997-04-08 Intel Corporation Embedded phase shifting mask with improved relative attenuated film transmission
KR100212288B1 (ko) * 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US6682961B1 (en) * 1995-12-29 2004-01-27 Samsung Electronics Co., Ltd. Thin film transistor array panel used for a liquid crystal display and a manufacturing method thereof
US5895266A (en) * 1996-02-26 1999-04-20 Applied Materials, Inc. Titanium nitride barrier layers
US5986729A (en) * 1996-07-10 1999-11-16 Matsushita Electric Industrial Co., Ltd. Liquid crystal display device and method of manufacturing the same
KR100201040B1 (ko) * 1996-08-26 1999-06-15 다니구찌 이찌로오; 기타오카 다카시 위상 쉬프트 마스크 및 그 제조 방법
JP3513371B2 (ja) * 1996-10-18 2004-03-31 キヤノン株式会社 マトリクス基板と液晶装置とこれらを用いた表示装置
JP3410617B2 (ja) * 1996-11-29 2003-05-26 シャープ株式会社 薄膜のパターニング方法
US6133977A (en) * 1997-10-21 2000-10-17 Samsung Electronics Co., Ltd. Liquid crystal displays having common electrode overlap with one or more data lines
US6215541B1 (en) * 1997-11-20 2001-04-10 Samsung Electronics Co., Ltd. Liquid crystal displays and manufacturing methods thereof
KR100528883B1 (ko) 1998-06-13 2006-02-28 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
KR100303446B1 (ko) * 1998-10-29 2002-10-04 삼성전자 주식회사 액정표시장치용박막트랜지스터기판의제조방법
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
KR100333274B1 (ko) * 1998-11-24 2002-04-24 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
KR100321925B1 (ko) * 1998-11-26 2002-10-25 삼성전자 주식회사 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6258715B1 (en) * 1999-01-11 2001-07-10 Taiwan Semiconductor Manufacturing Company Process for low-k dielectric with dummy plugs
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6759281B1 (en) * 1999-04-26 2004-07-06 Samsung Electronics Co., Ltd. Method of making a display switch having a contact hole through a passivation layer and a color filter
KR100333983B1 (ko) * 1999-05-13 2002-04-26 윤종용 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법
KR100301667B1 (ko) * 1999-05-21 2001-09-26 구본준, 론 위라하디락사 액정표시소자와 그 제조 방법
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
KR100338011B1 (ko) * 1999-06-30 2002-05-24 윤종용 액정 표시 장치용 기판의 제조 방법
KR100333271B1 (ko) * 1999-07-05 2002-04-24 구본준, 론 위라하디락사 배선의 단락 및 단선 테스트를 위한 박막트랜지스터-액정표시장치의 어레이기판과 그 제조방법.
JP2001021919A (ja) * 1999-07-07 2001-01-26 Matsushita Electric Ind Co Ltd 液晶表示装置
KR100348995B1 (ko) * 1999-09-08 2002-08-17 엘지.필립스 엘시디 주식회사 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자
KR100654158B1 (ko) * 1999-10-25 2006-12-05 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100582599B1 (ko) * 1999-10-25 2006-05-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100632216B1 (ko) * 1999-12-16 2006-10-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
US6289899B1 (en) * 1999-12-30 2001-09-18 Maryann Giordano Kit for holding and applying nail primer
US6678018B2 (en) * 2000-02-10 2004-01-13 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display and the method for fabricating the same
KR100686228B1 (ko) * 2000-03-13 2007-02-22 삼성전자주식회사 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
KR100751177B1 (ko) * 2000-08-08 2007-08-22 엘지.필립스 엘시디 주식회사 액정 표시소자 및 그의 제조방법
KR100730066B1 (ko) * 2000-12-29 2007-06-20 엘지.필립스 엘시디 주식회사 엑스-선 검출소자 및 그 제조방법
KR100685946B1 (ko) * 2001-03-02 2007-02-23 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그 제조방법
KR100437475B1 (ko) * 2001-04-13 2004-06-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자 제조 방법
KR100433805B1 (ko) * 2001-10-11 2004-06-02 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
US7179398B2 (en) * 2001-10-23 2007-02-20 Samsung Electronics Co., Ltd. Etchant for wires, a method for manufacturing the wires using the etchant, a thin film transistor array substrate and a method for manufacturing the same including the method
US7102168B2 (en) * 2001-12-24 2006-09-05 Samsung Electronics Co., Ltd. Thin film transistor array panel for display and manufacturing method thereof
US6933568B2 (en) * 2002-05-17 2005-08-23 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
TW535296B (en) * 2002-05-31 2003-06-01 Chunghwa Picture Tubes Ltd Method for producing thin film transistor
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100503129B1 (ko) * 2002-12-28 2005-07-22 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
KR20040061195A (ko) * 2002-12-30 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조방법
KR100872494B1 (ko) * 2002-12-31 2008-12-05 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판의 제조 방법
KR100598737B1 (ko) * 2003-05-06 2006-07-10 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100997964B1 (ko) * 2003-06-16 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR100724478B1 (ko) * 2003-06-30 2007-06-04 엘지.필립스 엘시디 주식회사 액정표시소자 제조방법
KR100938885B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7279370B2 (en) * 2003-10-11 2007-10-09 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
KR101127218B1 (ko) * 2005-05-19 2012-03-30 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101166842B1 (ko) * 2005-12-29 2012-07-19 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조 방법 및 이를 이용한박막 트랜지스터 어레이 기판
JP4921997B2 (ja) * 2006-02-07 2012-04-25 三星電子株式会社 薄膜トランジスタ表示パネル及びその製造方法
KR101248003B1 (ko) * 2006-05-09 2013-03-27 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101282893B1 (ko) * 2006-06-30 2013-07-05 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101297358B1 (ko) * 2006-06-30 2013-08-14 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101242032B1 (ko) * 2006-06-30 2013-03-12 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101257811B1 (ko) * 2006-06-30 2013-04-29 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101284697B1 (ko) * 2006-06-30 2013-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101235106B1 (ko) * 2006-06-30 2013-02-20 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
US8031312B2 (en) * 2006-11-28 2011-10-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI470344B (zh) * 2005-08-23 2015-01-21 Samsung Display Co Ltd 光阻組合物及使用其製備薄膜電晶體基材之方法

Also Published As

Publication number Publication date
US7888677B2 (en) 2011-02-15
US20090283769A1 (en) 2009-11-19
US6621545B2 (en) 2003-09-16
US20040067445A1 (en) 2004-04-08
US7202502B2 (en) 2007-04-10
CN1255740A (zh) 2000-06-07
US6335276B1 (en) 2002-01-01
US20060011921A1 (en) 2006-01-19
JP2000164584A (ja) 2000-06-16
CN1516244A (zh) 2004-07-28
US20070152224A1 (en) 2007-07-05
US7537977B2 (en) 2009-05-26
CN1155058C (zh) 2004-06-23
CN1293609C (zh) 2007-01-03
US20020028411A1 (en) 2002-03-07

Similar Documents

Publication Publication Date Title
TW413844B (en) Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
US6531392B2 (en) Method of forming a thin film transistor array panel using photolithography techniques
US6429057B1 (en) Method for manufacturing thin film transistor array panel for liquid crystal display
TW451447B (en) Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
JP4433480B2 (ja) 液晶表示装置及びその製造方法
TW544934B (en) A vertically aligned mode liquid crystal display
TWI272419B (en) Thin film transistor array panels
JP2001005038A (ja) 表示装置用薄膜トランジスタ基板及びその製造方法
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20110079853A1 (en) Liquid crystal display and fabrication method thereof
KR20070002497A (ko) 박막트랜지스터 기판 및 그 제조 방법
TWI252955B (en) Array substrate of liquid crystal display device and manufacturing method thereof
TW578240B (en) Contact portion of semiconductor device and method for manufacturing the same, thin film transistor array panel for display device including the contact portion, and method for manufacturing the same
TWI374327B (en) Method of manufacturing thin film transistor array panel and liquid crystal display
KR100623977B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100312757B1 (ko) 박막 트랜지스터 기판의 제조 방법 및 박막의 사진 식각 방법
KR100560969B1 (ko) 액정표시장치용광마스크의제조방법
KR100623975B1 (ko) 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
KR100601174B1 (ko) 박막 트랜지스터 기판용 광마스크 제작 방법
KR101451574B1 (ko) 박막트랜지스터 기판 및 그의 제조방법
KR100667137B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20020013308A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20080062124A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20050061197A (ko) 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent