KR100606963B1 - 액정 디스플레이 패널 및 그의 제조방법 - Google Patents

액정 디스플레이 패널 및 그의 제조방법 Download PDF

Info

Publication number
KR100606963B1
KR100606963B1 KR1020000083102A KR20000083102A KR100606963B1 KR 100606963 B1 KR100606963 B1 KR 100606963B1 KR 1020000083102 A KR1020000083102 A KR 1020000083102A KR 20000083102 A KR20000083102 A KR 20000083102A KR 100606963 B1 KR100606963 B1 KR 100606963B1
Authority
KR
South Korea
Prior art keywords
gate
electrode
drain electrode
liquid crystal
width
Prior art date
Application number
KR1020000083102A
Other languages
English (en)
Other versions
KR20020053460A (ko
Inventor
곽동영
임병호
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000083102A priority Critical patent/KR100606963B1/ko
Priority to US10/026,479 priority patent/US7312111B2/en
Publication of KR20020053460A publication Critical patent/KR20020053460A/ko
Application granted granted Critical
Publication of KR100606963B1 publication Critical patent/KR100606963B1/ko
Priority to US11/640,981 priority patent/US7687835B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정 디스플레이 패널 및 그의 제조방법을 제공하기 위한 것으로서, 기판 상에 다수 개로 형성된 게이트 배선 및 게이트 전극; 상기 게이트 배선 및 전극을 포함한 기판 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 소정 영역에 형성된 반도체층; 상기 반도체층 상에 형성된 오믹콘택층; 상기 게이트 배선과 교차하게 패터닝되어 형성된 다수 개의 데이터 배선; 상기 데이터 배선과 함께 패터닝되어 상기 오믹콘택층 상에 형성된 소스 전극; 상기 게이트 배선과 데이터 배선에 의해 정의된 화소 내에 형성된 화소 전극; 상기 오믹콘택층 상에 상기 화소 전극과 연결되도록 상기 데이터 배선과 함께 패터닝되어 형성되고, 그 폭이 균일하지 않게 형성된 드레인 전극을 포함하여 구성되며, 상기 게이트 전극과 중첩하는 영역의 경계부 주위에 형성된 드레인 전극의 폭이 상기 경계부 주위를 제외한 드레인 전극의 폭보다 좁게 형성함으로써 게이트 전극에 연결된 드레인 전극 사이의 중첩 면적의 변동을 줄여 용량(Cgd) 변동을 최소화하여 액정 디스플레이 패널의 화질을 개선할 수 있다.
드레인 전극

Description

액정 디스플레이 패널 및 그의 제조방법{Liquid Crystal Display Panel and Method for manufacturing the same}
도1은 일반적인 TFT-LCD 어레이 중 단위 화소의 등가회로도
도2a는 본 발명에 따른 제1실시예로, 박막트랜지스터의 드레인 전극의 면적의 변동을 줄인 액정 디스플레이 패널의 구조 평면도
도2b는 본 발명에 따른 제2실시예로, 박막트랜지스터의 드레인 전극의 면적의 변동을 줄인 액정 디스플레이 패널의 구조 평면도
*도면의 주요부분에 대한 부호의 설명
10 : 게이트 배선 10a :게이트 전극
20 : 반도체층 30 : 데이터 배선
30a :소스 전극 30b : 드레인 전극
40 : 화소 전극 50 : 박막트랜지스터
본 발명은 액정 디스플레이 패널에 관한 것으로, 특히 기생용량의 변동이 적은 박막트랜지스터 구조를 이용하여 화질을 개선한 액정 디스플레이 패널 및 그의 제조방법에 관한 것이다.
도 1은 일반적인 TFT-LCD(Thin Film Transistor-Liquid Crystal Display) 어레이 중 단위 화소의 등가회로이다.
도 1에 도시한 바와 같이, 게이트 신호전압이 인가되면 박막트랜지스터(TFT)가 턴온 상태가 되어 이 시간동안 화상에 관한 정보를 가진 데이터 전압이 TFT를 통과하여 액정에 인가되는데, 이때 커패시터인 액정을 충전시키기 위한 전류(ION)는 액정(CLC)에 의한 커패시터 및 후속 신호 인가시까지 액정의 위상을 유지시키기 위한 스토리지 커패시터(Csto)의 합(CTOT)에 액정에 인가되는 전압(VLC)을 곱한 값을 게이트의 턴온 시간(τg)으로 나눈 값으로 수학식1과 같다.
Figure 112005000282562-pat00007
삭제
이상적으로는 액정에 의한 커패시터 및 스토리지 커패시터에 충전된 총전하량은 게이트가 턴오프(turn-off)되어 다음 신호가 들어올 때까지 유지가 되나, 실제의 경우에는 박막트랜지스터의 채널층의 저항(Roff)으로 인해 누설전류(IOFF)가 존재하여(값을 수학식2와 같음) 이 누설전류가 충분히 작지 않으면 액정인가 전압의 왜곡 즉, 액정인가 전압(VLC)의 강하량인 δVg가 발생하여 플리커(flicker)의 주요원인이 된다.
여기서, δVg는 게이트 턴온시의 최대 전압값과 게이트 턴오프시의 최소 전압값의 차이를 의미한다.
Figure 112005000282562-pat00008
삭제
Ng는 총 게이트 수를 나타내며 τg·Ng는 하나의 프레임 시간을 나타낸다.
그리고 a-Si:H TFT에서는 게이트 전극(g)과 소스 전극(s), 게이트 전극(g)과 드레인 전극(d)사이에 중첩(overlap) 부분이 존재하여 각각 Cgs, Cgd의 기생용량(parasistic capacitance)을 갖게 된다.
상기 기생용량은 부품을 집적하여 회로를 구성하는 경우 사용하는 소자의 크기, 길이 및 배치 등에 따라 그 부품이 가지고 있는 기능 이외에 부가된 작용을 하는 인덕턴스 혹은 정전용량을 말하는 것으로 여기서는 정전용량을 말한다.
그리고 상기 Cgd는 TFT가 턴오프 될 때 용량성 커플링에 의해 액정 인가전압(VLC)에 전압 변동(ΔVp : 게이트가 턴온되었을 때 화소전극에 충전된 전압과 게이트가 턴오프되었을 때 화소전극에 충전된 전압과의 차이를 의미한다)을 주고, 이러한 액정 인가전압(VLC)의 변동은 액정 디스플레이 패널의 광투과율을 시간에 따라 변화시켜 화질에 중요한 영향을 끼치는 요인으로 작용한다. 게이트와 소오스/드레인 사이 용량성 커플링에 의한 전압 변동을 공통전극에 인가되는 전압(Vcom)으로 보정해 주지만 실제로 액정 용량이 데이터 전압의 함수이므로 모든 경우의 데이터 전압에 대해 보정할 수 없으므로 플리커가 발생한다.
상기와 같은 종래 기술에 따른 액정 디스플레이 패널은 게이트가 턴오프될 경우, 커패시터(Cst)의 작용으로 액정에 인가되어 있는 전압에 변동이 발생하지 않는다.
그러나 실제로는 게이트 전극(g)과 드레인 전극(d) 사이의 중첩부분으로 인해 용량(Cgd)이 생성되어, 그 만큼 액정에 인가되어 있는 전압이 강하되게 된다. 한편, 제조 공정 중에 마스크의 미스얼라인이 발생되면, 상기 Cgd가 변동되어 결국 액정에 인가되는 전압도 변동되게 되어 화상이 디스플레이 될 때 플리커(flicker) 현상이 발생되는 문제점이 있었다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 게이트 전극(g) 및 화소 전극에 연결된 드레인 전극(d) 사이의 중첩 면적의 변동을 줄여 용량(Cgd) 변동을 최소화하여 화질이 개선된 액정 디스플레이 패널 및 그의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정 디스플레이 패널의 특징은 기판 상에 다수 개로 형성된 게이트 배선 및 게이트 전극; 상기 게이트 배선 및 전극을 포함한 기판 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 소정 영역에 형성된 반도체층; 상기 반도체층 상에 형성된 오믹콘택층; 상기 게이트 배선과 교차하게 패터닝되어 형성된 다수 개의 데이터 배선; 상기 데이터 배선과 함께 패터닝되어 상기 오믹콘택층 상에 형성된 소스 전극; 상기 게이트 배선과 데이터 배선에 의해 정의된 화소 내에 형성된 화소 전극; 상기 오믹콘택층 상에 상기 화소 전극과 연결되도록 상기 데이터 배선과 함께 패터닝되어 형성되고, 그 폭이 균일하지 않게 형성된 드레인 전극을 포함하여 구성되는데 있다.
본 발명의 특징에 따른 작용은 상기 게이트 전극과 중첩하는 영역의 경계부 주위에 형성된 드레인 전극의 폭이 상기 경계부 주위를 제외한 드레인 전극의 폭보다 좁게 형성함으로써 마스크를 이용하여 데이터 배선 및 소스 전극과 함께 형성되는 드레인 전극의 오버레이(overlay)에 변동이 있을지라도 게이트 전극과 중첩되는 상기 드레인 전극의 면적의 변동량이 적으므로 게이트 전극과 드레인 전극의 중첩으로 인해 생기는 기생용량의 변동을 줄일 수 있다.
본 발명의 다른 목적, 특성 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
본 발명에 따른 액정 디스플레이 패널 및 그 제조방법의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 2a는 본 발명에 따른 제1실시예로, 박막트랜지스터의 드레인 전극의 면적의 변동을 줄인 액정 디스플레이 패널의 구조 평면도이다.
도 2a에 도시된 바와 같이 게이트배선(10) 및 데이터배선(30)이 종횡으로 배열되어 있다. 이 게이트배선(10)과 데이터배선(30)에 의해 화소 영역이 정의되고, 실제의 액정패널은 다수 개의 단위 화소 영역을 갖는 액티브 영역으로 구성되어 있다. 상기한 화소 영역 내에는 게이트배선(10)과 데이터배선(30)의 교차점에는 박막트랜지스터(50 : thin film transistor)가 형성되어 있다.
상기한 박막트랜지스터(50)는 제1기판 위에 게이트배선(10)과 동시에 형성된 게이트전극(10a), 게이트 전극(10a) 상부를 포함한 제1기판의 전면에 형성된 게이트절연막(도시하지 않음), 상기 게이트절연막 상부에 차례로 형성된 반도체층(20), 상기 데이터배선(30)과 동시에 상기 반도체층(20) 상부에 형성된 오믹콘택층(도시하지 않음), 상기 오믹콘택층 상부에 형성된 소스 전극(30a) 및 드레인 전극(30b)으로 구성되며, 상기한 게이트전극(10a) 및 소스 전극(30a)은 각각 게이트배선(10) 및 데이터배선(30)에 접속된다.
그리고 박막트랜지스터(50)를 포함한 전면에 보호막(도시하지 않음)이 형성되고, 상기 드레인 전극(30b) 상에 형성된 보호막의 소정 영역을 노출하여 콘택홀을 형성하고, 콘택홀에 의해 드레인 전극(30b)과 연결되어 화소 영역 상에 투명도전막으로 화소 전극(40)이 형성되어 있다.
한편, 액정 디스플레이 패널은 상기 박막트랜지스터가 형성된 제 1 기판과, 상기 제 1 기판과 대향하면서 블랙매트릭스와 칼라필터 등이 형성된 제 2 기판 및 상기 제 1 기판과 제 2 기판 사이에 형성된 액정층을 포함하여 이루어진다.
상기 박막트랜지스터의 제조방법을 설명하면 먼저, 기판 상에 금속 물질을 스퍼터링(Sputtering)법으로 형성하고 마스크를 이용하여 패터닝하여 다수 개로 게이트 배선(10) 및 게이트 전극(10a)을 형성한다.
이어, 상기 게이트 배선(10) 및 게이트 전극(10a)을 포함한 기판 전면에 실리콘질화물 또는 실리콘산화물 등을 CVD(Chemical Vapor Deposition)법으로 증착하여 게이트 절연막을 형성한 후, 박막트랜지스터(50)의 채널로 사용되는 반도체층(20) 및 오믹콘택층(도시하지 않음)을 형성한다.
이어, 상기 반도체층(20)을 포함한 게이트 절연막 전면에 Al, Mo, Cr, Ta 또는 Al합금 등과 같은 금속을 형성한 후 마스크를 이용하여 패터닝하여 상기 게이트 배선(10)과 교차하도록 단층으로 데이터 배선(30), 소스 전극(30a) 및 드레인 전극(30b)을 형성한다.
상기 게이트 전극(10a)과 중첩하는 영역의 경계부에서 상기 화소 전극(40)에 연결되는 부분에 이르는 드레인 전극의 A 부분의 폭을 상기 게이트 전극(10a)과 중첩하는 영역의 드레인 전극의 B 부분의 폭보다 좁게 형성한다.
즉, 드레인부에서 선폭을 얇게 하여 게이트전극(10a)과 소스/드레인 전극(30a, 30b)이 중첩되는 면적에 변동이 있을 시 Cgd의 변동량을 최소화하기 위함이다.
도 2b는 본 발명에 따른 제2실시예로, 박막트랜지스터의 드레인 전극의 면적의 변동을 줄인 액정 디스플레이 패널의 구조 평면도이다.
구성 및 제조 공정은 상기 제1실시예와 동일하다.
상기 게이트 전극(10a)과 중첩하는 영역의 경계부 주위에 형성된 드레인 전극에 해당하는 A 부분의 폭이 상기 경계부 주위를 제외한 드레인 전극에 해당하는 B 부분의 폭보다 좁게 형성되어 있다.
이상 제1실시예 및 제2실시예와 같이 게이트 전극(10a)과 중첩하지 않는 영역(도 2a의 A영역)의 드레인 전극의 폭을 좁게 형성함으로써, 게이트 배선(10)을 기준으로 상기 데이터 배선(30), 소스 전극(30a) 및 드레인 전극(30b)을 형성할 때 마스크의 미스얼라인이 등에 의해 게이트 전극(10a)과 소스 전극(30a), 게이트 전극(10a)과 드레인 전극(30b)의 중첩부분(도 2a의 B 영역)의 변동이 발생하더라도 상기 반도체층(20) 및 게이트 절연막 하부에 형성되어 있는 게이트 전극(10a)과 드레인 전극(30b)의 중첩되는 부분의 면적 변동을 줄일 수 있다.
도 1을 참고하여 중첩부분의 면적의 변동량이 줄면 게이트 전극(10a)과 드레인 전극(30b) 사이에 기생용량 Cgd 의 변동량이 줄어들므로 박막트랜지스터(50)가 턴오프(turn-off) 시에 용량성 커플링에 의한 액정 전압의 전압 변동(ΔVp)이 줄어들고, 이는 아래의 수학식3에서 증명된다.
Figure 112005000282562-pat00009
삭제
Csto : 스토리지 커패시터
CLC : 액정에 의한 커패시터
δVg : 게이트 전압 변동량
이상에서 설명한 바와 같은 본 발명에 따른 액정 디스플레이 패널 및 그의 제조방법은 다음과 같은 효과가 있다.
즉, 게이트 전극과 중첩하는 영역의 경계부 주위에 형성된 드레인 전극의 폭이 상기 경계부 주위를 제외한 드레인 전극의 폭보다 좁게 형성함으로써, 드레인 전극의 오버레이(overlay)에 변동이 있을지라도 게이트 전극과 중첩되는 상기 드레인 전극의 면적 변동량이 적으므로 게이트 전극과 드레인 전극의 중첩으로 인해 발생하는 용량의 변동을 줄일 수 있기 때문에 액정 디스플레이 패널의 화질을 개선할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (3)

  1. 기판 상에 다수 개로 형성된 게이트 배선 및 게이트 전극;
    상기 게이트 배선 및 전극을 포함한 기판 상에 형성된 게이트 절연막;
    상기 게이트 절연막 상에 소정 영역에 형성된 반도체층;
    상기 반도체층 상에 형성된 오믹콘택층;
    상기 게이트 배선과 교차하게 패터닝되어 형성된 다수 개의 데이터 배선;
    상기 데이터 배선과 함께 패터닝되어 상기 오믹콘택층 상에 형성된 소스 전극;
    상기 게이트 배선과 데이터 배선에 의해 정의된 화소 내에 형성된 화소 전극;
    상기 오믹콘택층 상에 상기 화소 전극과 연결되도록 상기 데이터 배선과 함께 패터닝되어 형성되고, 그 폭이 균일하지 않게 형성된 드레인 전극을 포함하여 구성되는 것을 특징으로 하는 액정 디스플레이 패널.
  2. 제1항에 있어서, 상기 게이트 전극과 중첩하는 영역의 경계부 주위에 형성된 드레인 전극의 폭이 상기 경계부 주위를 제외한 드레인 전극의 폭보다 좁게 형성되는 것을 특징으로 하는 액정 디스플레이 패널.
  3. 기판 상에 다수 개의 게이트 배선 및 게이트 전극을 형성하는 단계;
    상기 게이트 배선을 포함한 기판 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 소정 영역에 반도체층을 형성하는 단계;
    상기 반도체층 상에 오믹콘택층을 형성하는 단계;
    상기 게이트 배선과 교차하는 다수 개의 데이터 배선과 상기 오믹콘택층 상에 소스 전극 및 드레인 전극을 형성하고, 상기 드레인 전극은 상기 게이트 전극과 중첩하는 영역의 경계부 주위에 형성된 드레인 전극의 폭이 상기 경계부 주위를 제외한 드레인 전극의 폭보다 좁게 형성하는 단계;
    상기 소스 전극 및 드레인 전극을 포함한 기판의 전면에 보호막을 형성하는 단계;
    상기 게이트 배선 및 데이터 배선에 의해 정의된 화소영역에 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계를 포함하여 형성함을 특징으로 하는 액정 디스플레이 패널의 제조방법.
KR1020000083102A 2000-12-27 2000-12-27 액정 디스플레이 패널 및 그의 제조방법 KR100606963B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020000083102A KR100606963B1 (ko) 2000-12-27 2000-12-27 액정 디스플레이 패널 및 그의 제조방법
US10/026,479 US7312111B2 (en) 2000-12-27 2001-12-27 Liquid crystal display panel
US11/640,981 US7687835B2 (en) 2000-12-27 2006-12-19 Liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000083102A KR100606963B1 (ko) 2000-12-27 2000-12-27 액정 디스플레이 패널 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20020053460A KR20020053460A (ko) 2002-07-05
KR100606963B1 true KR100606963B1 (ko) 2006-08-01

Family

ID=19703701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000083102A KR100606963B1 (ko) 2000-12-27 2000-12-27 액정 디스플레이 패널 및 그의 제조방법

Country Status (2)

Country Link
US (2) US7312111B2 (ko)
KR (1) KR100606963B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3881160B2 (ja) * 2000-06-27 2007-02-14 株式会社アドバンスト・ディスプレイ Ｔｆｔアレイ基板およびこれを用いた液晶表示装置
JP4551049B2 (ja) * 2002-03-19 2010-09-22 三菱電機株式会社 表示装置
US20070229722A1 (en) * 2006-04-03 2007-10-04 Wen-Hsiung Liu Pixel structure and liquid crystal display panel thereof
TW201227874A (en) * 2010-12-17 2012-07-01 Chunghwa Picture Tubes Ltd Active device array substrate and method for reducing power consumption
KR102097024B1 (ko) 2013-01-04 2020-04-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN105116653B (zh) * 2015-09-14 2019-02-15 深超光电（深圳）有限公司 显示面板
CN106684125B (zh) * 2015-11-05 2020-05-08 群创光电股份有限公司 显示设备
CN108646489A (zh) * 2018-06-06 2018-10-12 深圳市华星光电半导体显示技术有限公司 液晶显示器及移动终端

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166085A (en) * 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
KR970008455B1 (en) * 1988-03-18 1997-05-24 Seiko Epson Corp Thin film transistor
US5473168A (en) * 1993-04-30 1995-12-05 Sharp Kabushiki Kaisha Thin film transistor
JP3322738B2 (ja) * 1993-12-08 2002-09-09 株式会社半導体エネルギー研究所 半導体装置及び集積回路ならびに表示装置
KR100495794B1 (ko) * 1997-10-17 2005-09-28 삼성전자주식회사 액정표시장치용박막트랜지스터
KR100223901B1 (ko) * 1996-10-11 1999-10-15 구자홍 액정 표시장치 및 제조방법
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
TW491959B (en) * 1998-05-07 2002-06-21 Fron Tec Kk Active matrix type liquid crystal display devices, and substrate for the same
JP3036513B2 (ja) * 1998-06-10 2000-04-24 日本電気株式会社 液晶表示装置
JP2000022156A (ja) * 1998-06-30 2000-01-21 Sanyo Electric Co Ltd 薄膜トランジスタ及びそのアレイ
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP2001296553A (ja) * 2000-04-14 2001-10-26 Advanced Display Inc 表示装置および表示装置の製造方法
KR100370800B1 (ko) * 2000-06-09 2003-02-05 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제작방법
KR100593314B1 (ko) * 2000-07-24 2006-06-26 엘지.필립스 엘시디 주식회사 액정 표시장치

Also Published As

Publication number Publication date
US7687835B2 (en) 2010-03-30
KR20020053460A (ko) 2002-07-05
US20070096102A1 (en) 2007-05-03
US7312111B2 (en) 2007-12-25
US20020113915A1 (en) 2002-08-22

Similar Documents

Publication Publication Date Title
KR100469342B1 (ko) 액정표시소자
US5563432A (en) Thin-film transistor and display device using the same
JP3062090B2 (ja) 液晶表示装置
US6781643B1 (en) Active matrix liquid crystal display device
US5796448A (en) Structure for a parasitic capacitor and a storage capacitor in a thin film transistor-liquid crystal display and a method for making the same
US7212255B2 (en) Liquid crystal display device and fabricating method thereof
JPH05307194A (ja) アクティブマトリクス表示装置およびその駆動方法
KR100474529B1 (ko) 반사형액정표시장치및그제조방법
US6191831B1 (en) LCD having a pair of TFTs in each unit pixel with a common source electrode
US7687835B2 (en) Liquid crystal display panel
KR19980041737A (ko) 액정디스플레이장치 및 그 제조방법
US5929489A (en) Display matrix structure with a parasitic transistor having a storage capacitor electrode and column electrode as source and drain regions
KR100498543B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
WO2005036653A1 (en) Thin film transistor, thin film transistor array panel, and display device
US6738106B1 (en) Liquid crystal display device
KR101085139B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7123331B2 (en) Array substrate for use in in-plane switching mode liquid crystal display device with particular overlaping pixel electrode and method of fabricating the same
US6816209B2 (en) Thin film transistor, liquid crystal display panel, and method of manufacturing thin film transistor
JP2005107526A (ja) Ｏｃｂモード液晶表示装置
US20030218699A1 (en) Liquid crystal display device having sunken gate electrode and fabricating method thereof
JPH04358129A (ja) 薄膜トランジスタ型液晶表示装置
KR20080110124A (ko) 액정표시패널 및 그 제조방법
KR100336885B1 (ko) 박막트랜지스터액정표시소자
JPH04318523A (ja) 薄膜トランジスタ型液晶表示装置
KR0120399Y1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 14