JP3062090B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3062090B2 JP3062090B2 JP19099496A JP19099496A JP3062090B2 JP 3062090 B2 JP3062090 B2 JP 3062090B2 JP 19099496 A JP19099496 A JP 19099496A JP 19099496 A JP19099496 A JP 19099496A JP 3062090 B2 JP3062090 B2 JP 3062090B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel electrode
- gate
- signal line
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＴＦＴをスイッチン
グ素子としてアクティブマトリクス液晶パネルを備える
液晶表示装置に関し、特に表示面内でのばらつきを抑制
して表示品質を高めた液晶表示装置に関する。
グ素子としてアクティブマトリクス液晶パネルを備える
液晶表示装置に関し、特に表示面内でのばらつきを抑制
して表示品質を高めた液晶表示装置に関する。
【０００２】
【従来の技術】基板表面上にマトリクス状に配置された
画素電極の各々にＴＦＴを付加したアクティブマトリク
ス型液晶パネルは、近年になり極性反転駆動の採用等に
より、コントラストや動画に対する応答速度等の表示品
質が向上したため、携帯型パソコンやデスクトップパソ
コンのモニタまたは投写型モニタ等幅広く利用されるよ
うになった。しかし、大画面化、高精細化及び高開口率
化が進むことで、ゲート配線幅縮小化、ゲート配線長増
大等が必然的となり、ゲート配線抵抗の増大は不可避と
なった。このようなゲート配線の抵抗値の増加が生じる
と、配線および画素電極には容量が存在しているため、
ゲートパルスが入力された際には波形のなまりを生ずる
が、ゲートパルスの入力端から離れるにしたがって抵抗
値が大きくなるために、パルス波形のなまりもゲートパ
ルスの入力端から離れるにしたがって大きくなる。例え
ば、図１のような液晶パネル１の図示左辺と下辺にそれ
ぞれ信号入力部２，３が配置され、左辺がゲート信号入
力部２として構成されている場合には、表示画面のｃ
点、ｂ点、ａ点の順、あるいはＣ点、Ｂ点、Ａ点の順で
ゲートパルスの入力端から離れることになり、抵抗値が
大きくなる。
画素電極の各々にＴＦＴを付加したアクティブマトリク
ス型液晶パネルは、近年になり極性反転駆動の採用等に
より、コントラストや動画に対する応答速度等の表示品
質が向上したため、携帯型パソコンやデスクトップパソ
コンのモニタまたは投写型モニタ等幅広く利用されるよ
うになった。しかし、大画面化、高精細化及び高開口率
化が進むことで、ゲート配線幅縮小化、ゲート配線長増
大等が必然的となり、ゲート配線抵抗の増大は不可避と
なった。このようなゲート配線の抵抗値の増加が生じる
と、配線および画素電極には容量が存在しているため、
ゲートパルスが入力された際には波形のなまりを生ずる
が、ゲートパルスの入力端から離れるにしたがって抵抗
値が大きくなるために、パルス波形のなまりもゲートパ
ルスの入力端から離れるにしたがって大きくなる。例え
ば、図１のような液晶パネル１の図示左辺と下辺にそれ
ぞれ信号入力部２，３が配置され、左辺がゲート信号入
力部２として構成されている場合には、表示画面のｃ
点、ｂ点、ａ点の順、あるいはＣ点、Ｂ点、Ａ点の順で
ゲートパルスの入力端から離れることになり、抵抗値が
大きくなる。
【０００３】この結果、ゲートパルスのなまりの違いに
対応してゲートパルスがオフになる際に生じる画素電極
の電位の変動、すなわちフィードスルー電圧成分が異な
るようになり、ゲートパルス入力側から離れるとともに
フィールドスルー値は小さくなる。このような、フィー
ルドスルー値の表示画面内での差が大きくなると、焼き
付け、シミ等が発生し画素劣化の原因となる。このた
め、従来は、表示画面内でフィードスルーの分布が最小
になるように、例えば表示画面中央部でフィードスルー
によるドレイン信号オフセット値の落ち込みに合わせて
対向電圧値を下げて調整を行っていたが、表示部中央で
調整しても表示部周辺では液晶に直流成分が印加される
ようになり、前記した画素劣化を有効に解消することは
困難である。
対応してゲートパルスがオフになる際に生じる画素電極
の電位の変動、すなわちフィードスルー電圧成分が異な
るようになり、ゲートパルス入力側から離れるとともに
フィールドスルー値は小さくなる。このような、フィー
ルドスルー値の表示画面内での差が大きくなると、焼き
付け、シミ等が発生し画素劣化の原因となる。このた
め、従来は、表示画面内でフィードスルーの分布が最小
になるように、例えば表示画面中央部でフィードスルー
によるドレイン信号オフセット値の落ち込みに合わせて
対向電圧値を下げて調整を行っていたが、表示部中央で
調整しても表示部周辺では液晶に直流成分が印加される
ようになり、前記した画素劣化を有効に解消することは
困難である。
【０００４】ここで、ゲートパルス波形のなまりにより
フィードスルー電圧が変化する理由を述べる。図１２に
画素部における等価回路図を示すように、フィードスル
ー電圧ＶFDは、ゲート信号線１１、ドレイン信号線１３
に接続されるＴＦＴ１２のゲート・ソース間容量Ｃ
GSと、液晶容量ＣLC、ストレージ容量ＣSC、及びゲート
パルス振幅ΔＶG を使って、近似的に以下のように表さ
れる。 ＶFD＝〔ＣGS ／（ＣLC＋ＣSC＋ＣGS）〕・ΔＶG …（１）
フィードスルー電圧が変化する理由を述べる。図１２に
画素部における等価回路図を示すように、フィードスル
ー電圧ＶFDは、ゲート信号線１１、ドレイン信号線１３
に接続されるＴＦＴ１２のゲート・ソース間容量Ｃ
GSと、液晶容量ＣLC、ストレージ容量ＣSC、及びゲート
パルス振幅ΔＶG を使って、近似的に以下のように表さ
れる。 ＶFD＝〔ＣGS ／（ＣLC＋ＣSC＋ＣGS）〕・ΔＶG …（１）
【０００５】一方、ゲート配線抵抗によりゲートパルス
の立ち下がりがなまると、ＴＦＴがオフになるまでの期
間に、ソース電極からドレイン配線に電流が流れ込む。
その総量∫ＩDSｄｔを考慮に入れるとすると、ＶFDは以
下のようになる。 ＶFD＝（ＣGS・ΔＶG −∫ＩDSｄｔ）／（ＣLC＋ＣSC＋ＣGS） …（２） ここで、∫ＩDSｄｔはゲートパルスなまりに比例するこ
とから、ゲートパルス入力側では∫ＩDSｄｔ≒０とな
る。よって、表示画面でゲートパルス入力側とその反対
側ではフィードスルー電圧成分が変化し、式（２）と式
（１）の差分として次に示すようなフィールドスルー面
内差電圧ΔＶFDが生じる。 ΔＶFD＝∫ＩDSｄｔ／（ＣLC＋ＣSC＋ＣGS） …（３）
の立ち下がりがなまると、ＴＦＴがオフになるまでの期
間に、ソース電極からドレイン配線に電流が流れ込む。
その総量∫ＩDSｄｔを考慮に入れるとすると、ＶFDは以
下のようになる。 ＶFD＝（ＣGS・ΔＶG −∫ＩDSｄｔ）／（ＣLC＋ＣSC＋ＣGS） …（２） ここで、∫ＩDSｄｔはゲートパルスなまりに比例するこ
とから、ゲートパルス入力側では∫ＩDSｄｔ≒０とな
る。よって、表示画面でゲートパルス入力側とその反対
側ではフィードスルー電圧成分が変化し、式（２）と式
（１）の差分として次に示すようなフィールドスルー面
内差電圧ΔＶFDが生じる。 ΔＶFD＝∫ＩDSｄｔ／（ＣLC＋ＣSC＋ＣGS） …（３）
【０００６】このようなフィードスルー電圧成分の表示
画面内均一化を実施する方法としては、まずゲートパル
スなまりを縮小する目的で、ゲート配線抵抗の低減化が
挙げられる。これを実現する方法としては、配線幅もし
くは膜厚の拡大、及び比抵抗値の低い配線材料（例え
ば、アルミニウム、金等）への変更が挙げられる。しか
し、配線膜厚の拡大及び材料の変更には製造プロセスの
変更が伴ない、また配線幅の拡大には開口率の低下を伴
うという問題が生じる。
画面内均一化を実施する方法としては、まずゲートパル
スなまりを縮小する目的で、ゲート配線抵抗の低減化が
挙げられる。これを実現する方法としては、配線幅もし
くは膜厚の拡大、及び比抵抗値の低い配線材料（例え
ば、アルミニウム、金等）への変更が挙げられる。しか
し、配線膜厚の拡大及び材料の変更には製造プロセスの
変更が伴ない、また配線幅の拡大には開口率の低下を伴
うという問題が生じる。
【０００７】このため、従来では、表示画面内の素子構
造を表示画面内で変化させることでフィードスルー電圧
成分が表示画面内で均一になるように補正する技術が提
案されている。例えば、特開平２−３０６２２１号公報
では、図１３に示すように、信号線１０１と画素電極１
０２との間に構成される二端子素子のアクティブマトリ
クス型素子のスイッチング素子１０３ａ〜１０３ｃの面
積をゲートパルス入力側から反対側へ大きくしている。
すなわち、図１のａ点、ｂ点、ｃ点の順に素子１０３ａ
〜１０３ｃの面積を大きくすることで、ゲートパルスな
まりによる電圧降下の補正を行っている。しかし、スイ
ッチング素子を大きくすると、ゲートパルスなまり時の
画素電極への書き込みには有利になるが、ＴＦＴリーク
も大きくなることで、補正効果は相殺されると考えられ
る。
造を表示画面内で変化させることでフィードスルー電圧
成分が表示画面内で均一になるように補正する技術が提
案されている。例えば、特開平２−３０６２２１号公報
では、図１３に示すように、信号線１０１と画素電極１
０２との間に構成される二端子素子のアクティブマトリ
クス型素子のスイッチング素子１０３ａ〜１０３ｃの面
積をゲートパルス入力側から反対側へ大きくしている。
すなわち、図１のａ点、ｂ点、ｃ点の順に素子１０３ａ
〜１０３ｃの面積を大きくすることで、ゲートパルスな
まりによる電圧降下の補正を行っている。しかし、スイ
ッチング素子を大きくすると、ゲートパルスなまり時の
画素電極への書き込みには有利になるが、ＴＦＴリーク
も大きくなることで、補正効果は相殺されると考えられ
る。
【０００８】
【発明が解決しようとする課題】このように、従来の液
晶表示装置におけるフィードスルー電圧の表面面内の均
一化を図るために、配線幅や配線膜厚の拡大や比抵抗の
低い配線材料を用いる場合には、製造プロセスの変更が
伴い、そのための製造設備の変更や製造工程管理の変更
が必要になるという問題が生じる。また、配線幅の拡大
は、液晶表示に利用される面積、すなわち開口率の低下
を伴うことになる。また、前記した公報に記載の技術で
は、スイッチング素子の面積を表示画面内で相違させる
ことでゲートパルスなまり時の画素電極への書き込みに
は有利になるが、ＴＦＴリークも大きくなるために補正
効果が相殺されることが考えられる。
晶表示装置におけるフィードスルー電圧の表面面内の均
一化を図るために、配線幅や配線膜厚の拡大や比抵抗の
低い配線材料を用いる場合には、製造プロセスの変更が
伴い、そのための製造設備の変更や製造工程管理の変更
が必要になるという問題が生じる。また、配線幅の拡大
は、液晶表示に利用される面積、すなわち開口率の低下
を伴うことになる。また、前記した公報に記載の技術で
は、スイッチング素子の面積を表示画面内で相違させる
ことでゲートパルスなまり時の画素電極への書き込みに
は有利になるが、ＴＦＴリークも大きくなるために補正
効果が相殺されることが考えられる。
【０００９】本発明の目的は、フィードスルー電圧成分
を表示画面内で均一化することで、液晶への直流成分印
加の表示面内ばらつきを抑え、液晶パネルの表示焼き付
け、シミ等を改善して表示品質を改善した液晶表示装置
を提供することである。
を表示画面内で均一化することで、液晶への直流成分印
加の表示面内ばらつきを抑え、液晶パネルの表示焼き付
け、シミ等を改善して表示品質を改善した液晶表示装置
を提供することである。
【００１０】
【課題を解決するための手段】本発明は、ゲート信号線
とドレイン信号線とがマトリクス状に配列され、これら
信号線の交差位置にそれぞれＴＦＴと画素電極とが形成
されたＴＦＴ基板と、このＴＦＴ基板に微小間隔で対向
される対向電極を有する対向電極基板と、前記ＴＦＴ基
板と対向電極基板との間隙に液晶材料が挟持された液晶
表示装置において、前記複数の画素電極のそれぞれに
は、先に駆動されるＴＦＴ側に隣接するゲート信号線が
対向配置され、このゲート信号線と前記画素電極の対向
面積により補助容量が付加され、かつ前記対向面積がゲ
ート信号線の入力端から離れるのに従って小さくされて
いることを特徴とする。あるいは、前記ゲート信号線に
沿って延長される透明導電膜で構成されかつ前記複数の
画素電極のそれぞれと対向して補助容量を構成する補助
容量線が設けられ、前記補助容量線はその延長方向と直
交する方向において前記画素電極内に含まれる幅寸法に
形成され、かつ前記画素電極と対向する面積がゲート信
号線の入力端から離れるのに従って小さくされた構成と
する。さらには、前記補助容量線はその延長方向と直交
する方向において前記画素電極内に含まれる幅寸法に形
成され、かつ前記画素電極の一部を遮光するための遮光
層の平面領域内における前記画素電極と補助容量線との
対向面積が、ゲート信号線の入力端から離れるのに従っ
て小さくされた構成とする。
とドレイン信号線とがマトリクス状に配列され、これら
信号線の交差位置にそれぞれＴＦＴと画素電極とが形成
されたＴＦＴ基板と、このＴＦＴ基板に微小間隔で対向
される対向電極を有する対向電極基板と、前記ＴＦＴ基
板と対向電極基板との間隙に液晶材料が挟持された液晶
表示装置において、前記複数の画素電極のそれぞれに
は、先に駆動されるＴＦＴ側に隣接するゲート信号線が
対向配置され、このゲート信号線と前記画素電極の対向
面積により補助容量が付加され、かつ前記対向面積がゲ
ート信号線の入力端から離れるのに従って小さくされて
いることを特徴とする。あるいは、前記ゲート信号線に
沿って延長される透明導電膜で構成されかつ前記複数の
画素電極のそれぞれと対向して補助容量を構成する補助
容量線が設けられ、前記補助容量線はその延長方向と直
交する方向において前記画素電極内に含まれる幅寸法に
形成され、かつ前記画素電極と対向する面積がゲート信
号線の入力端から離れるのに従って小さくされた構成と
する。さらには、前記補助容量線はその延長方向と直交
する方向において前記画素電極内に含まれる幅寸法に形
成され、かつ前記画素電極の一部を遮光するための遮光
層の平面領域内における前記画素電極と補助容量線との
対向面積が、ゲート信号線の入力端から離れるのに従っ
て小さくされた構成とする。
【００１１】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。図１は第１の実施形態の液晶
表示装置、ここでは液晶パネル１の平面図であり、図示
左辺と下辺にそれぞれ信号入力部２，３が設けられ、図
示左辺の信号入力部２からゲートパルスが入力されるも
のとする。図２（ａ）〜（ｃ）は、図１のＡ，Ｂ，Ｃの
各部位における画素部の拡大図であり、図３（ａ）〜
（ｃ）はそれぞれのＡ１−Ａ１’線，Ｂ１−Ｂ１’線、
Ｃ１−Ｃ１’線の拡大断面図である。
図面を参照して説明する。図１は第１の実施形態の液晶
表示装置、ここでは液晶パネル１の平面図であり、図示
左辺と下辺にそれぞれ信号入力部２，３が設けられ、図
示左辺の信号入力部２からゲートパルスが入力されるも
のとする。図２（ａ）〜（ｃ）は、図１のＡ，Ｂ，Ｃの
各部位における画素部の拡大図であり、図３（ａ）〜
（ｃ）はそれぞれのＡ１−Ａ１’線，Ｂ１−Ｂ１’線、
Ｃ１−Ｃ１’線の拡大断面図である。
【００１２】図２および図３において、ガラス基板１０
上にゲート信号線１１が所要のパターンに形成され、そ
の一部を覆う図外のゲート酸化膜が形成され、アモルフ
ァスシリコン等からなるソース・ドレインが形成されて
ＴＦＴ１２が形成される。そして、ドレインにはドレイ
ン信号線１３が接続され、かつこれを覆うように形成さ
れた層間絶縁膜１４上には画素電極１５が形成され、前
記ソースに接続される。この画素電極１５は、前段のＴ
ＦＴ及び画素電極１５に接続される画素のゲート信号線
１１とその一部において重なるようにパターン形成され
ており、保護膜１６により被覆される。また、対向する
ガラス基板１７には対向電極１８が形成されており、こ
の対向電極１８と前記保護膜１６の間の間隙内に液晶１
９が充填されている。
上にゲート信号線１１が所要のパターンに形成され、そ
の一部を覆う図外のゲート酸化膜が形成され、アモルフ
ァスシリコン等からなるソース・ドレインが形成されて
ＴＦＴ１２が形成される。そして、ドレインにはドレイ
ン信号線１３が接続され、かつこれを覆うように形成さ
れた層間絶縁膜１４上には画素電極１５が形成され、前
記ソースに接続される。この画素電極１５は、前段のＴ
ＦＴ及び画素電極１５に接続される画素のゲート信号線
１１とその一部において重なるようにパターン形成され
ており、保護膜１６により被覆される。また、対向する
ガラス基板１７には対向電極１８が形成されており、こ
の対向電極１８と前記保護膜１６の間の間隙内に液晶１
９が充填されている。
【００１３】この構成により、図４に示すように、各画
素においては、ＴＦＴ１２のソースには、ゲート・ソー
ス間容量ＣGSと、液晶容量ＣLC、ストレージ容量ＣSCが
形成される。特に、ストレージ容量は、層間絶縁膜１４
を介してゲート信号線１１と画素電極１５が容量結合す
ることで形成されている。そして、Ａ部からＣ部へとゲ
ートパルス入力部２から離れるに従ってゲート信号線１
１と画素電極１５のオーバラップ面積が小さくなるよう
に構成されており、この結果、Ａ部からＣ部に向けてス
トレージ容量が小さくされていることになる。
素においては、ＴＦＴ１２のソースには、ゲート・ソー
ス間容量ＣGSと、液晶容量ＣLC、ストレージ容量ＣSCが
形成される。特に、ストレージ容量は、層間絶縁膜１４
を介してゲート信号線１１と画素電極１５が容量結合す
ることで形成されている。そして、Ａ部からＣ部へとゲ
ートパルス入力部２から離れるに従ってゲート信号線１
１と画素電極１５のオーバラップ面積が小さくなるよう
に構成されており、この結果、Ａ部からＣ部に向けてス
トレージ容量が小さくされていることになる。
【００１４】この構成によれば、ゲートパルス入力部２
から離れるにしたがい、ゲートパルスのなまりによるＴ
ＦＴリークによりフィードスルー電圧成分は小さくなる
が、ストレージ容量ＣSCの大きさがゲート信号入力部２
から離れるにしたがって小さくされているため、このス
トレージ容量変化によって補正することができる。すな
わち、図１のＡ部のフィードスルー電圧成分ＶFDINおよ
びストレージ容量ＣSCと、図１のＣ部のフィードスルー
電圧成分ＶFDOUT およびストレージ容量ＣSC’のそれぞ
れについてみると、ＶFDIN及びＶFDOUT はそれぞれ
（４）式、（５）式で示される。 ＶFDIN＝〔ＣGS／（ＣLC＋ＣSC＋ＣGS）〕・ΔＶG …（４） ＶFDOUT ＝（ＣGS・ΔＶG −∫ＩDSｄｔ）／（ＣLC＋ＣSC´＋ＣGS）…（５） これら（４）式、（５）式において、ストレージ容量Ｃ
SC，ＣSC’が同じならば、ＶFDIN＞ＶFDOUT なので、Ｖ
FDIN及びＶFDOUT が等しくなるようにＣSC，ＣSC’を定
めれば、Ａ部とＣ部でフィードスルー成分は均一にでき
る。
から離れるにしたがい、ゲートパルスのなまりによるＴ
ＦＴリークによりフィードスルー電圧成分は小さくなる
が、ストレージ容量ＣSCの大きさがゲート信号入力部２
から離れるにしたがって小さくされているため、このス
トレージ容量変化によって補正することができる。すな
わち、図１のＡ部のフィードスルー電圧成分ＶFDINおよ
びストレージ容量ＣSCと、図１のＣ部のフィードスルー
電圧成分ＶFDOUT およびストレージ容量ＣSC’のそれぞ
れについてみると、ＶFDIN及びＶFDOUT はそれぞれ
（４）式、（５）式で示される。 ＶFDIN＝〔ＣGS／（ＣLC＋ＣSC＋ＣGS）〕・ΔＶG …（４） ＶFDOUT ＝（ＣGS・ΔＶG −∫ＩDSｄｔ）／（ＣLC＋ＣSC´＋ＣGS）…（５） これら（４）式、（５）式において、ストレージ容量Ｃ
SC，ＣSC’が同じならば、ＶFDIN＞ＶFDOUT なので、Ｖ
FDIN及びＶFDOUT が等しくなるようにＣSC，ＣSC’を定
めれば、Ａ部とＣ部でフィードスルー成分は均一にでき
る。
【００１５】これを信号波形図で説明する。図５（ａ）
は前記Ａ部の信号波形を示しており、図５（ｂ）はＣ部
の信号波形を示している。図示上側の波形は信号線に入
力されるゲートパルスＧＰ及びドレインパルスＤＰの波
形であり、図示下側の波形は画素電極に実際に書き込ま
れるソースパルスＳＰの波形である。Ａ部ではソースパ
ルスＳＰがゲートパルスＧＰの立ち下がりの影響を受け
るため、ソースパルスセンタＳＰＣは、ドレインパルス
センタＤＰＣに対し実行的にはＶFDINだけ低くなる。そ
れに対して、Ｃ部ではＴＦＴリークがあるためゲートパ
ルスＧＰの立ち下がりの影響が小さくなる。そこで前述
したように、ＴＦＴリーク分を見込んで、ゲートパルス
ＧＰ入力側のストレージ容量に対して、反対側のストレ
ージ容量を小さくすることで、ゲートパルスＧＰの立ち
下がりの影響を大きくし、ＶFDINとＶFDOUT を同じ値に
することができる。
は前記Ａ部の信号波形を示しており、図５（ｂ）はＣ部
の信号波形を示している。図示上側の波形は信号線に入
力されるゲートパルスＧＰ及びドレインパルスＤＰの波
形であり、図示下側の波形は画素電極に実際に書き込ま
れるソースパルスＳＰの波形である。Ａ部ではソースパ
ルスＳＰがゲートパルスＧＰの立ち下がりの影響を受け
るため、ソースパルスセンタＳＰＣは、ドレインパルス
センタＤＰＣに対し実行的にはＶFDINだけ低くなる。そ
れに対して、Ｃ部ではＴＦＴリークがあるためゲートパ
ルスＧＰの立ち下がりの影響が小さくなる。そこで前述
したように、ＴＦＴリーク分を見込んで、ゲートパルス
ＧＰ入力側のストレージ容量に対して、反対側のストレ
ージ容量を小さくすることで、ゲートパルスＧＰの立ち
下がりの影響を大きくし、ＶFDINとＶFDOUT を同じ値に
することができる。
【００１６】実際に補正するにあたっては、事前にシュ
ミレーションや実験を実施し、∫ＩDSｄｔを見積もった
上で、ストレージ容量の変化量を定め、ゲートパルス入
力側から離れるにしたがって、段階的にストレージ容量
を小さくしていく。以下にＣSCとＣSC’の関係を示す。 ＣSC’＝〔（ＣGS・ΔＶG −∫ＩDSｄｔ）（ＣLC＋ＣSC＋ＣGS）〕／（ＣGSΔＶG ）−（ＣLC−ＣGS） …（６） これにより、Ｃ部のストレージ容量値ＣSC’を求め、Ｃ
SCとＣSC’の差をゲートパルス入力側から反対側へ段階
的に縮めていく。具体的には図２に示したように、画素
電極１５と前段ゲート信号線１１のオーバラップ面積、
すなわちオーバラップ距離を段階的に小さくしていくこ
とで、ストレージ容量を小さくしていく。
ミレーションや実験を実施し、∫ＩDSｄｔを見積もった
上で、ストレージ容量の変化量を定め、ゲートパルス入
力側から離れるにしたがって、段階的にストレージ容量
を小さくしていく。以下にＣSCとＣSC’の関係を示す。 ＣSC’＝〔（ＣGS・ΔＶG −∫ＩDSｄｔ）（ＣLC＋ＣSC＋ＣGS）〕／（ＣGSΔＶG ）−（ＣLC−ＣGS） …（６） これにより、Ｃ部のストレージ容量値ＣSC’を求め、Ｃ
SCとＣSC’の差をゲートパルス入力側から反対側へ段階
的に縮めていく。具体的には図２に示したように、画素
電極１５と前段ゲート信号線１１のオーバラップ面積、
すなわちオーバラップ距離を段階的に小さくしていくこ
とで、ストレージ容量を小さくしていく。
【００１７】第１の実施形態の液晶パネルを実際に製造
して、表示画面内のフィードスルー変化について測定を
行った結果を図６に示す。従来品はゲートパルス入力側
から離れて行くほどフィールドスルー値は小さくなって
いるが、本発明の液晶パネルではゲートパルス入力側か
らの長さにかかわらずＡ部、Ｃ部で同一の値になってお
り、本発明の効果が見られることがわかる。
して、表示画面内のフィードスルー変化について測定を
行った結果を図６に示す。従来品はゲートパルス入力側
から離れて行くほどフィールドスルー値は小さくなって
いるが、本発明の液晶パネルではゲートパルス入力側か
らの長さにかかわらずＡ部、Ｃ部で同一の値になってお
り、本発明の効果が見られることがわかる。
【００１８】図７は本発明の第２の実施形態を示す図で
あり、図７（ａ）〜（ｃ）は、図１のＡ，Ｂ，Ｃの各部
に相当する拡大平面図、図８（ａ）〜（ｃ）はそれぞれ
Ａ２−Ａ２’線，Ｂ２−Ｂ２’線、Ｃ２−Ｃ２’線の拡
大断面図である。この実施形態では、層間絶縁膜１４の
下側に補助容量線２０を設け、これをゲートパルス入力
側から反対側に向けて延設している。そして、図９に回
路図を示すように、この容量補助線２０と層間絶縁膜１
４を挟んで対向される画素電極１５とでストレージ容量
ＣSCを形成した構成とされている。そして、Ａ部からＣ
部に向けて、補助容量線２０と画素電極１５とのオーバ
ラップ面積を小さくし、スレレージ容量が小さくなるよ
うな構造にしている。なお、この構成では、Ａ部、Ｂ
部、Ｃ部とで光が透過する面積が異ならないように補助
容量線２０を透明電極、例えばＩＴＯ等で形成してい
る。
あり、図７（ａ）〜（ｃ）は、図１のＡ，Ｂ，Ｃの各部
に相当する拡大平面図、図８（ａ）〜（ｃ）はそれぞれ
Ａ２−Ａ２’線，Ｂ２−Ｂ２’線、Ｃ２−Ｃ２’線の拡
大断面図である。この実施形態では、層間絶縁膜１４の
下側に補助容量線２０を設け、これをゲートパルス入力
側から反対側に向けて延設している。そして、図９に回
路図を示すように、この容量補助線２０と層間絶縁膜１
４を挟んで対向される画素電極１５とでストレージ容量
ＣSCを形成した構成とされている。そして、Ａ部からＣ
部に向けて、補助容量線２０と画素電極１５とのオーバ
ラップ面積を小さくし、スレレージ容量が小さくなるよ
うな構造にしている。なお、この構成では、Ａ部、Ｂ
部、Ｃ部とで光が透過する面積が異ならないように補助
容量線２０を透明電極、例えばＩＴＯ等で形成してい
る。
【００１９】なお、図１０（ａ）〜（ｃ）に図１のＡ，
Ｂ，Ｃの各部に相当する拡大平面図とそのＡ３−Ａ３’
線拡大断面図を図１１にそれぞれ示すように、、対向ガ
ラス基板に設けて液晶開口部２１を画成するための遮光
部２２の領域内だけで、補助容量線２０と画素電極１５
のオーバラップ面積を変化させて、開口部２１内では面
積が変化しないようにして表示面内の透過率変化を防ぐ
ようにしてもよい。
Ｂ，Ｃの各部に相当する拡大平面図とそのＡ３−Ａ３’
線拡大断面図を図１１にそれぞれ示すように、、対向ガ
ラス基板に設けて液晶開口部２１を画成するための遮光
部２２の領域内だけで、補助容量線２０と画素電極１５
のオーバラップ面積を変化させて、開口部２１内では面
積が変化しないようにして表示面内の透過率変化を防ぐ
ようにしてもよい。
【００２０】
【発明の効果】以上説明したように本発明の液晶表示装
置は、液晶パネルを構成するＴＦＴ基板に形成される複
数の画素電極のそれぞれに対して隣接するゲート信号が
対向配置されて、あるいは画素電極内に含まれる幅寸法
の補助容量線が対向配置されて、さらには当該補助容量
線が遮光層の平面領域内において対向配置される等して
付加的に補助容量が設けられており、この補助容量は各
画素電極に接続されるゲート信号線の入力端から離れる
に従って前記対向面積が低減されることでその容量値が
小さくなるように構成しているので、各画素電極におい
てはゲート信号入力部から離れるにしたがってストレー
ジ容量が小さくされることになり、これにより表示画面
内のフィードスルー電圧成分は均一化され、表示パネル
の全表示画面内における表示焼き付きやシミを抑えるこ
とができ、表示品質を改善することができる効果があ
る。
置は、液晶パネルを構成するＴＦＴ基板に形成される複
数の画素電極のそれぞれに対して隣接するゲート信号が
対向配置されて、あるいは画素電極内に含まれる幅寸法
の補助容量線が対向配置されて、さらには当該補助容量
線が遮光層の平面領域内において対向配置される等して
付加的に補助容量が設けられており、この補助容量は各
画素電極に接続されるゲート信号線の入力端から離れる
に従って前記対向面積が低減されることでその容量値が
小さくなるように構成しているので、各画素電極におい
てはゲート信号入力部から離れるにしたがってストレー
ジ容量が小さくされることになり、これにより表示画面
内のフィードスルー電圧成分は均一化され、表示パネル
の全表示画面内における表示焼き付きやシミを抑えるこ
とができ、表示品質を改善することができる効果があ
る。
【図１】本発明が適用される液晶パネルの平面図であ
る。
る。
【図２】図１のＡ，Ｂ，Ｃの各部における第１の実施形
態の内部構成を示す拡大平面図である。
態の内部構成を示す拡大平面図である。
【図３】図２（ａ）〜（ｃ）のＡ１−Ａ１’，Ｂ１−Ｂ
１’，Ｃ１−Ｃ１’線の拡大断面図である。
１’，Ｃ１−Ｃ１’線の拡大断面図である。
【図４】画素部の回路図である。
【図５】駆動波形なまりによるフィードスルーの変化を
説明するための図である。
説明するための図である。
【図６】水平方向のフィードスルー変化を示す図であ
る。
る。
【図７】図１のＡ，Ｂ，Ｃの各部における第２の実施形
態の内部構成を示す拡大平面図である。
態の内部構成を示す拡大平面図である。
【図８】図７（ａ）〜（ｃ）のＡ２−Ａ２’，Ｂ２−Ｂ
２’，Ｃ２−Ｃ２’線の拡大断面図である。
２’，Ｃ２−Ｃ２’線の拡大断面図である。
【図９】画素部の回路図である。
【図１０】図１のＡ，Ｂ，Ｃの各部における第３の実施
形態の内部構成を示す拡大平面図である。
形態の内部構成を示す拡大平面図である。
【図１１】図１０（ａ）のＡ３−Ａ３’線の拡大断面図
である。
である。
【図１２】従来の液晶パネルにおける画素部の等価回路
図である。
図である。
【図１３】従来の液晶パネルの一例の示すための図１の
ａ，ｂ，ｃの各部における拡大断面図である。
ａ，ｂ，ｃの各部における拡大断面図である。
１ 液晶パネル ２ ゲートパルス入力部 ３ 信号入力部 １０ ガラス基板 １１ ゲート信号線 １２ ＴＦＴ １３ ドレイン信号線 １４ 層間絶縁膜 １５ 画素電極 １７ ガラス基板 １８ 対向電極 １９ 液晶 ２０ 補助容量線 ２１ 開口部 ２２ 遮光膜 ＣGS ゲート・ソース間容量 ＣLC 液晶容量 ＣSC ストレージ容量
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡邊 貴彦 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 金子 若彦 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 助川 統 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 平５−232509（ＪＰ，Ａ) 特開 平４−166815（ＪＰ，Ａ) 特開 平２−184823（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/136 500
Claims (1)
- 【請求項１】ゲート信号線とドレイン信号線とがマトリ
クス状に配列され、これら信号線の交差位置にそれぞれ
ＴＦＴと画素電極とが形成されたＴＦＴ基板と、このＴ
ＦＴ基板に微小間隔で対向される対向電極を有する対向
電極基板と、前記ＴＦＴ基板と対向電極基板との間隙に
液晶材料が挟持された液晶表示装置において、前記ゲー
ト信号線に沿って延長される透明導電膜で構成されかつ
前記複数の画素電極のそれぞれと対向して補助容量を構
成する補助容量線が設けられ、前記補助容量線はその延
長方向と直交する方向において前記画素電極内に含まれ
る幅寸法に形成され、かつ前記画素電極の一部を遮光す
るための遮光層の平面領域内における前記画素電極と補
助容量線との対向面積が、ゲート信号線の入力端から離
れるのに従って小さくされていることを特徴とする液晶
表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19099496A JP3062090B2 (ja) | 1996-07-19 | 1996-07-19 | 液晶表示装置 |
| US08/896,609 US6028650A (en) | 1996-07-19 | 1997-07-18 | Liquid crystal display apparatus with uniform feed-through voltage in panel |
| TW086110237A TW432252B (en) | 1996-07-19 | 1997-07-18 | Liquid crystal display apparatus with uniform feed-through voltage in panel |
| KR1019970033842A KR100267136B1 (ko) | 1996-07-19 | 1997-07-19 | 패널내에균일한관통전압을갖는액정표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19099496A JP3062090B2 (ja) | 1996-07-19 | 1996-07-19 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1039328A JPH1039328A (ja) | 1998-02-13 |
| JP3062090B2 true JP3062090B2 (ja) | 2000-07-10 |
Family
ID=16267104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19099496A Expired - Fee Related JP3062090B2 (ja) | 1996-07-19 | 1996-07-19 | 液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6028650A (ja) |
| JP (1) | JP3062090B2 (ja) |
| KR (1) | KR100267136B1 (ja) |
| TW (1) | TW432252B (ja) |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100529572B1 (ko) * | 1998-05-13 | 2006-03-09 | 삼성전자주식회사 | 박막 트랜지스터 액정 표시 장치 |
| TW495635B (en) | 1997-07-11 | 2002-07-21 | Hitachi Ltd | Liquid crystal display device |
| JP3677160B2 (ja) * | 1998-11-17 | 2005-07-27 | 株式会社日立製作所 | 液晶表示装置 |
| JP2000338523A (ja) | 1999-05-25 | 2000-12-08 | Nec Corp | 液晶表示装置 |
| JP4384293B2 (ja) * | 1999-07-06 | 2009-12-16 | エーユー オプトロニクス コーポレイション | 液晶表示パネル、表示装置、識別マーク検出装置、検出表示システム、ｔｆｔアレイ・リペア装置及び識別マーク検出方法 |
| WO2001004695A1 (fr) * | 1999-07-07 | 2001-01-18 | Matsushita Electric Industrial Co., Ltd. | Dispositif d'affichage a cristaux liquides translucide |
| JP4088005B2 (ja) * | 1999-11-25 | 2008-05-21 | 三菱電機株式会社 | 液晶表示装置 |
| JP2002072250A (ja) * | 2000-04-24 | 2002-03-12 | Matsushita Electric Ind Co Ltd | 表示装置およびその駆動方法 |
| JP4058882B2 (ja) | 2000-04-24 | 2008-03-12 | 松下電器産業株式会社 | 液晶表示装置 |
| JP3723747B2 (ja) * | 2000-06-16 | 2005-12-07 | 松下電器産業株式会社 | 表示装置およびその駆動方法 |
| JP2002040480A (ja) | 2000-07-24 | 2002-02-06 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| KR20020012377A (ko) | 2000-08-07 | 2002-02-16 | 구자홍 | 엘시디 프로젝터용 조명계의 미러 위치 조정 장치 |
| TWI284240B (en) * | 2000-09-27 | 2007-07-21 | Matsushita Electric Ind Co Ltd | Liquid crystal display device |
| JP4884586B2 (ja) * | 2000-12-18 | 2012-02-29 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| KR100756666B1 (ko) * | 2000-12-30 | 2007-09-07 | 엘지.필립스 엘시디 주식회사 | 2-도트 인버젼 방식 액정 패널 구동장치 |
| EP1229379A3 (en) * | 2001-01-31 | 2007-02-07 | Matsushita Electric Industrial Co., Ltd. | Active matrix liquid crystal display element |
| JP2002303882A (ja) * | 2001-04-05 | 2002-10-18 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| KR100796749B1 (ko) * | 2001-05-16 | 2008-01-22 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판 |
| JP2003066488A (ja) * | 2001-08-30 | 2003-03-05 | Hitachi Ltd | 液晶表示装置 |
| TWI287132B (en) * | 2001-11-23 | 2007-09-21 | Chi Mei Optoelectronics Corp | A liquid crystal display having reduced flicker |
| US6897908B2 (en) * | 2001-11-23 | 2005-05-24 | Chi Mei Optoelectronics Corporation | Liquid crystal display panel having reduced flicker |
| KR20030075046A (ko) * | 2002-03-15 | 2003-09-22 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| KR100853209B1 (ko) * | 2002-03-28 | 2008-08-20 | 삼성전자주식회사 | 액정 표시 장치 및 그의 구동 장치 |
| CN100335951C (zh) * | 2003-06-20 | 2007-09-05 | 友达光电股份有限公司 | 具有电容补偿的平面显示器 |
| TWI251692B (en) * | 2003-11-19 | 2006-03-21 | Hannstar Display Corp | Method for improving flicker of liquid crystal display |
| TWI282541B (en) * | 2004-03-11 | 2007-06-11 | Au Optronics Corp | Liquid crystal array and liquid crystal panel |
| WO2006006376A1 (ja) | 2004-07-14 | 2006-01-19 | Sharp Kabushiki Kaisha | アクティブマトリクス基板およびその駆動回路 |
| EP1837842B1 (en) * | 2004-12-16 | 2014-01-22 | Sharp Kabushiki Kaisha | Active matrix substrate, method for manufacturing active matrix substrate, display, liquid crystal display and television system |
| TWI263082B (en) * | 2005-03-02 | 2006-10-01 | Chi Mei Optoelectronics Corp | Liquid crystal display, pixel array substrate and method for preventing flicker in display panel applied thereto |
| KR101136348B1 (ko) * | 2005-07-12 | 2012-04-18 | 삼성전자주식회사 | 어레이 기판 및 이를 갖는 표시장치 |
| CN1971910B (zh) * | 2005-11-22 | 2010-12-29 | 奇美电子股份有限公司 | 液晶显示装置、像素阵列基板及防止显示面板闪烁的方法 |
| WO2007063662A1 (ja) * | 2005-11-29 | 2007-06-07 | Kyocera Corporation | 画像表示装置 |
| KR101202530B1 (ko) * | 2005-12-27 | 2012-11-16 | 엘지디스플레이 주식회사 | 액정표시패널 및 그 제조방법 |
| KR101257380B1 (ko) * | 2006-04-04 | 2013-04-23 | 삼성디스플레이 주식회사 | 표시장치 |
| US20070273803A1 (en) * | 2006-05-25 | 2007-11-29 | Meng-Chi Liou | Active component array substrate and fabricating method thereof |
| TW200823522A (en) * | 2006-11-24 | 2008-06-01 | Chi Mei Optoelectronics Corp | Transflect liquid crystal display panel, liquid crystal display module, and liquid crystal display thereof |
| TWI366703B (en) * | 2006-12-15 | 2012-06-21 | Au Optronics Corp | A liquid crystal display panel and a producing method thereof |
| WO2008111490A1 (ja) * | 2007-03-15 | 2008-09-18 | Sharp Kabushiki Kaisha | 液晶表示装置 |
| KR20080086730A (ko) * | 2007-03-23 | 2008-09-26 | 삼성전자주식회사 | 표시 기판 및 이를 갖는 표시 장치 |
| JP5124297B2 (ja) * | 2008-01-30 | 2013-01-23 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板、及び表示装置 |
| KR101064425B1 (ko) * | 2009-01-12 | 2011-09-14 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 |
| TWI393974B (zh) * | 2009-06-25 | 2013-04-21 | Chunghwa Picture Tubes Ltd | 液晶顯示面板 |
| CN102053410B (zh) * | 2009-10-30 | 2012-11-21 | 群康科技(深圳)有限公司 | 触控显示面板、触控显示装置和平面显示面板 |
| US20120274889A1 (en) * | 2010-01-29 | 2012-11-01 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| JP2012083391A (ja) * | 2010-10-07 | 2012-04-26 | Casio Comput Co Ltd | 液晶表示装置 |
| CN102364387B (zh) * | 2011-10-12 | 2013-07-24 | 深圳市华星光电技术有限公司 | 液晶显示面板 |
| CN102621756A (zh) * | 2012-04-11 | 2012-08-01 | 深圳市华星光电技术有限公司 | 液晶显示装置及其显示面板 |
| JP2014130336A (ja) | 2012-11-30 | 2014-07-10 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| CN104464680B (zh) * | 2014-12-31 | 2018-01-23 | 深圳市华星光电技术有限公司 | 一种阵列基板和显示装置 |
| CN106896606A (zh) * | 2017-04-24 | 2017-06-27 | 武汉华星光电技术有限公司 | 一种显示面板及显示装置 |
| CN107037651A (zh) | 2017-04-26 | 2017-08-11 | 武汉华星光电技术有限公司 | 一种阵列基板及光罩、显示装置 |
| CN106896607A (zh) * | 2017-04-27 | 2017-06-27 | 武汉华星光电技术有限公司 | 一种阵列基板及显示装置 |
| CN107037658A (zh) * | 2017-06-16 | 2017-08-11 | 武汉华星光电技术有限公司 | 一种阵列基板 |
| CN107290913A (zh) * | 2017-07-31 | 2017-10-24 | 武汉华星光电技术有限公司 | 显示面板、阵列基板及其形成方法 |
| CN108681167B (zh) | 2018-06-22 | 2021-09-03 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
| CN112051692A (zh) * | 2020-05-30 | 2020-12-08 | 京东方科技集团股份有限公司 | 显示基板及其驱动方法、维修方法、显示面板、显示装置 |
| CN113097234A (zh) * | 2021-04-02 | 2021-07-09 | 江苏集萃有机光电技术研究所有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0713715B2 (ja) * | 1987-01-22 | 1995-02-15 | ホシデン株式会社 | カラ−液晶表示素子 |
| JPH01234831A (ja) * | 1988-03-15 | 1989-09-20 | Casio Comput Co Ltd | 信号蓄積キャパシタ付薄膜トランジスタ |
| JPH02184823A (ja) * | 1989-01-10 | 1990-07-19 | Fujitsu Ltd | アクティブマトリクス型液晶表示装置 |
| JPH02306221A (ja) * | 1989-05-22 | 1990-12-19 | Seiko Instr Inc | アクティブマトリックス型電気光学装置 |
| JPH04166815A (ja) * | 1990-10-31 | 1992-06-12 | Sanyo Electric Co Ltd | 液晶表示素子 |
| JPH05232509A (ja) * | 1992-02-21 | 1993-09-10 | Sanyo Electric Co Ltd | 液晶表示装置 |
| US5781262A (en) * | 1994-04-19 | 1998-07-14 | Nec Corporation | Liquid crystal display cell |
| KR0169386B1 (ko) * | 1995-05-31 | 1999-03-20 | 김광호 | 액정 표시 장치 및 이에 사용되는 박막 트랜지스터 기판 |
-
1996
- 1996-07-19 JP JP19099496A patent/JP3062090B2/ja not_active Expired - Fee Related
-
1997
- 1997-07-18 TW TW086110237A patent/TW432252B/zh not_active IP Right Cessation
- 1997-07-18 US US08/896,609 patent/US6028650A/en not_active Expired - Lifetime
- 1997-07-19 KR KR1019970033842A patent/KR100267136B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1039328A (ja) | 1998-02-13 |
| US6028650A (en) | 2000-02-22 |
| TW432252B (en) | 2001-05-01 |
| KR980010574A (ko) | 1998-04-30 |
| KR100267136B1 (ko) | 2000-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3062090B2 (ja) | 液晶表示装置 | |
| KR100713882B1 (ko) | Ｆｆｓ 모드 박막트랜지스터 액정표시장치 | |
| KR100235546B1 (ko) | 트랜지스터 매트릭스장치 및 그 구동방법 | |
| KR100375187B1 (ko) | 액정표시장치 | |
| JP2000338523A (ja) | 液晶表示装置 | |
| JP3127894B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2985838B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| US6927808B2 (en) | Liquid crystal display device | |
| KR100535531B1 (ko) | 박막 트랜지스터 액정 표시 장치 | |
| JP2002040480A (ja) | 液晶表示装置 | |
| JP2693513B2 (ja) | アクティブマトリクス型液晶表示素子 | |
| US20050151893A1 (en) | Multi-domain liquid crystal display and a thin film transistor substrate of the same | |
| KR100430376B1 (ko) | 액정디스플레이 | |
| JP4088005B2 (ja) | 液晶表示装置 | |
| JPH11212059A (ja) | 液晶表示装置 | |
| JP3845763B2 (ja) | 液晶表示装置 | |
| JP2001305565A (ja) | 液晶表示装置 | |
| KR100342123B1 (ko) | 액정 디스플레이 패널 | |
| KR100606963B1 (ko) | 액정 디스플레이 패널 및 그의 제조방법 | |
| KR100494694B1 (ko) | 박막트랜지스터 액정표시장치 | |
| KR100623443B1 (ko) | 멀티 도메인 액정 표시소자 | |
| JPH0990428A (ja) | Ｔｆｔ液晶表示素子 | |
| JPH06235938A (ja) | 液晶表示装置 | |
| JPH1184416A (ja) | 液晶表示素子 | |
| JPH0259729A (ja) | アクティブマトリクス型表示素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980922 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |