JP2002040480A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2002040480A JP2002040480A JP2000222274A JP2000222274A JP2002040480A JP 2002040480 A JP2002040480 A JP 2002040480A JP 2000222274 A JP2000222274 A JP 2000222274A JP 2000222274 A JP2000222274 A JP 2000222274A JP 2002040480 A JP2002040480 A JP 2002040480A
- Authority
- JP
- Japan
- Prior art keywords
- storage capacitor
- liquid crystal
- pixel
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Abstract
(57)【要約】
【課題】 画素エリアの一部に画素電極で覆われていな
い領域のある液晶表示装置で、蓄積容量の異なる画素を
設けた場合、蓄積容量部の面積変化が液晶層にかかる電
界を乱してしまい、表示特性が損なわれたり、画素ごと
に表示特性が異なるという課題が生じていた。 【解決手段】 蓄積容量を構成する複数の導電層のう
ち、少なくとも一方に開口部を設け、蓄積容量の外縁を
画素によらず同一形状となる構成とする。これにより、
蓄積容量の値を画素によって変化させても、開口率を一
定とし、表示部分の電界を等しく保つことができる。
い領域のある液晶表示装置で、蓄積容量の異なる画素を
設けた場合、蓄積容量部の面積変化が液晶層にかかる電
界を乱してしまい、表示特性が損なわれたり、画素ごと
に表示特性が異なるという課題が生じていた。 【解決手段】 蓄積容量を構成する複数の導電層のう
ち、少なくとも一方に開口部を設け、蓄積容量の外縁を
画素によらず同一形状となる構成とする。これにより、
蓄積容量の値を画素によって変化させても、開口率を一
定とし、表示部分の電界を等しく保つことができる。
Description
【０００１】
【発明の属する技術分野】本発明はアクティブマトリク
ス型の液晶表示装置に関する。
ス型の液晶表示装置に関する。
【０００２】
【従来の技術】液晶表示装置の大型化や高解像度化の進
展に伴って、表示むらが問題となっている。これは、走
査線の時定数により生ずる走査電圧波形の歪に起因する
ものである。即ち、走査配線の給電端では走査電圧パル
スにはほとんどなまりがないが、給電端から離れるにし
たがい、走査電圧パルスの波形がなまる。この結果、走
査パルスの立下り時に各画素に印加されるフィードスル
ー電圧に差が生じ、この差が液晶印加電圧のＤＣ成分と
して残るため、フリッカとして見えるものである。ま
た、このＤＣ電圧成分は表示の焼付き現象やシミなどの
課題も発生させている。
展に伴って、表示むらが問題となっている。これは、走
査線の時定数により生ずる走査電圧波形の歪に起因する
ものである。即ち、走査配線の給電端では走査電圧パル
スにはほとんどなまりがないが、給電端から離れるにし
たがい、走査電圧パルスの波形がなまる。この結果、走
査パルスの立下り時に各画素に印加されるフィードスル
ー電圧に差が生じ、この差が液晶印加電圧のＤＣ成分と
して残るため、フリッカとして見えるものである。ま
た、このＤＣ電圧成分は表示の焼付き現象やシミなどの
課題も発生させている。
【０００３】このフィードスルー電圧を画面内で均一化
し、上記の課題を解決する技術が特開平１０−３９３２
１１０号公報に開示されている。図１２と図１３は、そ
の構成を示すものである。図１２は液晶表示装置の平面
図であり、２１１は液晶パネル、２１２は走査側の駆動
回路、２１３は映像信号側の駆動回路である。図１３
（ａ）〜（ｃ）は、図１２のＡ，Ｂ，Ｃの各部における
画素部の拡大図である。層間絶縁膜の下に設けた補助容
量線２０４と画素電極２０３との間の重なり部の面積
を、Ｂ部に比べて、Ａ部で大きく、Ｃ部で小さくなるよ
うにしている。この結果、走査配線の給電端から離れる
にしたがって、上記の重なり部で形成される蓄積容量が
小さくなり、走査電圧波形のなまりに伴うフィードスル
ー電圧の差をなくすことができるとしている。また、補
助容量線２０４を透明電極で形成することにより、Ａ
部、Ｂ部、Ｃ部で光が透過する面積を等しくできるとし
ている。
し、上記の課題を解決する技術が特開平１０−３９３２
１１０号公報に開示されている。図１２と図１３は、そ
の構成を示すものである。図１２は液晶表示装置の平面
図であり、２１１は液晶パネル、２１２は走査側の駆動
回路、２１３は映像信号側の駆動回路である。図１３
（ａ）〜（ｃ）は、図１２のＡ，Ｂ，Ｃの各部における
画素部の拡大図である。層間絶縁膜の下に設けた補助容
量線２０４と画素電極２０３との間の重なり部の面積
を、Ｂ部に比べて、Ａ部で大きく、Ｃ部で小さくなるよ
うにしている。この結果、走査配線の給電端から離れる
にしたがって、上記の重なり部で形成される蓄積容量が
小さくなり、走査電圧波形のなまりに伴うフィードスル
ー電圧の差をなくすことができるとしている。また、補
助容量線２０４を透明電極で形成することにより、Ａ
部、Ｂ部、Ｃ部で光が透過する面積を等しくできるとし
ている。
【０００４】
【発明が解決しようとする課題】しかしながら、補助容
量線は抵抗値が高いと信号の遅延を引き起こすことか
ら、一般的に抵抗値の低い金属膜を使用する。このとき
金属膜が不透明体であることから、このような構成とす
ると共通電極の面積の差が画素毎に開口率の差となって
しまう。図１４に示したように開口率の差を遮光膜２０
５によってなくそうとすると、基板の張り合わせマージ
ンを考慮しなければならず、開口率が大きく低下する。
量線は抵抗値が高いと信号の遅延を引き起こすことか
ら、一般的に抵抗値の低い金属膜を使用する。このとき
金属膜が不透明体であることから、このような構成とす
ると共通電極の面積の差が画素毎に開口率の差となって
しまう。図１４に示したように開口率の差を遮光膜２０
５によってなくそうとすると、基板の張り合わせマージ
ンを考慮しなければならず、開口率が大きく低下する。
【０００５】また、上記のような構成を横電界型（たと
えば、ＩＰＳ型：イン・プレインスイッチング型）な
ど、画素エリアの一部に画素電極で覆われていない領域
のある液晶表示装置に適用した場合、蓄積容量部の面積
変化が液晶層にかかる電界を乱してしまい、表示特性が
損なわれたり、画素ごとに表示特性が異なるという課題
が生じる。
えば、ＩＰＳ型：イン・プレインスイッチング型）な
ど、画素エリアの一部に画素電極で覆われていない領域
のある液晶表示装置に適用した場合、蓄積容量部の面積
変化が液晶層にかかる電界を乱してしまい、表示特性が
損なわれたり、画素ごとに表示特性が異なるという課題
が生じる。
【０００６】
【課題を解決するための手段】上記問題を解決するため
に、本発明のアクティブマトリクス型液晶表示装置は、
蓄積容量を構成する複数の電極のうち、少なくとも一方
の電極に開口部を設けた構造を持つものである。
に、本発明のアクティブマトリクス型液晶表示装置は、
蓄積容量を構成する複数の電極のうち、少なくとも一方
の電極に開口部を設けた構造を持つものである。
【０００７】この構造によって、画素毎に蓄積容量の開
口部の面積を変えることで、画素開口率を一定に保った
まま蓄積容量値を変化させることができる。
口部の面積を変えることで、画素開口率を一定に保った
まま蓄積容量値を変化させることができる。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図を参照しながら説明する。
て、図を参照しながら説明する。
【０００９】（実施の形態１）図１は本発明の第1の実
施形態における液晶表示装置の構成を示す平面図であ
る。
施形態における液晶表示装置の構成を示す平面図であ
る。
【００１０】図１において、１は走査配線、２は映像信
号配線であり、その交点にスイッチング素子として薄膜
トランジスタ（ＴＦＴ：Thin Film Transistor）５が形
成されている。５０はＴＦＴのチャネルを形成するため
の半導体層であり、ゲート電極は走査配線に、ソース配
線は映像信号配線に、ドレイン電極は透明導電体よりな
る画素電極３にそれぞれ接続されている。
号配線であり、その交点にスイッチング素子として薄膜
トランジスタ（ＴＦＴ：Thin Film Transistor）５が形
成されている。５０はＴＦＴのチャネルを形成するため
の半導体層であり、ゲート電極は走査配線に、ソース配
線は映像信号配線に、ドレイン電極は透明導電体よりな
る画素電極３にそれぞれ接続されている。
【００１１】図２は図１を直線Ａ−Ａ’で切った断面図
である。アレイ基板１００上に対向電極８が形成され、
絶縁膜１０３を堆積した後、画素電極３が形成されてい
る。一方、対向基板１０１上には、透明導電体よりなる
共通電極４を形成し、画素電極との電位差により生じる
電界を液晶層１０２に印加することで、液晶分子の配向
を制御し表示を行っている。液晶表示装置には、このほ
か液晶を配向させる配向膜や基板間のギャップを保つス
ペーサ、さらにはカラーフィルタや遮光膜などが必要で
あるが、図示していない。
である。アレイ基板１００上に対向電極８が形成され、
絶縁膜１０３を堆積した後、画素電極３が形成されてい
る。一方、対向基板１０１上には、透明導電体よりなる
共通電極４を形成し、画素電極との電位差により生じる
電界を液晶層１０２に印加することで、液晶分子の配向
を制御し表示を行っている。液晶表示装置には、このほ
か液晶を配向させる配向膜や基板間のギャップを保つス
ペーサ、さらにはカラーフィルタや遮光膜などが必要で
あるが、図示していない。
【００１２】この構造において、画素電極と対向電極の
重なり部が蓄積容量７であり、液晶層に印加された電位
を保持することで、ＴＦＴのオフリーク電流による画素
電圧の変動に対する補償を行っている。本発明の液晶表
示装置は、蓄積容量を形成する対向電極部に開口部６を
設け、その面積を画素毎に変えることで蓄積容量値を変
化させている。具体的には、走査信号の給電側から終端
側へ向けて、開口部の面積を広げ、蓄積容量の値を徐々
に小さくすればよい。
重なり部が蓄積容量７であり、液晶層に印加された電位
を保持することで、ＴＦＴのオフリーク電流による画素
電圧の変動に対する補償を行っている。本発明の液晶表
示装置は、蓄積容量を形成する対向電極部に開口部６を
設け、その面積を画素毎に変えることで蓄積容量値を変
化させている。具体的には、走査信号の給電側から終端
側へ向けて、開口部の面積を広げ、蓄積容量の値を徐々
に小さくすればよい。
【００１３】対向電極を不透明導電体より形成する場合
には開口部６より光が透過するので、その面積により画
素開口率が変化する。画素開口率を一定とするためには
遮光膜が必要となるが、本実施例の構成によると蓄積容
量の開口部のみを遮蔽すればよいことになるので、従来
例に比べ開口率が大きく低下することはない。また、対
向電極が不透明導電体の時には、画素電極に開口部を設
け、開口部の面積を変えることにより蓄積容量値を変化
させることができる。このときには、蓄積容量部からは
光が透過しないので遮光膜を用いる必要がなくなるメリ
ットがある。
には開口部６より光が透過するので、その面積により画
素開口率が変化する。画素開口率を一定とするためには
遮光膜が必要となるが、本実施例の構成によると蓄積容
量の開口部のみを遮蔽すればよいことになるので、従来
例に比べ開口率が大きく低下することはない。また、対
向電極が不透明導電体の時には、画素電極に開口部を設
け、開口部の面積を変えることにより蓄積容量値を変化
させることができる。このときには、蓄積容量部からは
光が透過しないので遮光膜を用いる必要がなくなるメリ
ットがある。
【００１４】このとき、対向電極の外形が同一であれ
ば、蓄積容量値を画素毎に変化させても開口率を一定と
することができる。ここで、プロセスによる変形やサイ
ズの変化による形状の相違は、同一形状の範疇とする。
ば、蓄積容量値を画素毎に変化させても開口率を一定と
することができる。ここで、プロセスによる変形やサイ
ズの変化による形状の相違は、同一形状の範疇とする。
【００１５】（実施の形態２）図３，４は本発明の第２
の実施形態における横電界方式の液晶表示装置の構成を
示す平面図である。図３において画素電極３にハッチン
グを施していないが、この電極は映像信号配線２と同じ
導電層で形成されている。
の実施形態における横電界方式の液晶表示装置の構成を
示す平面図である。図３において画素電極３にハッチン
グを施していないが、この電極は映像信号配線２と同じ
導電層で形成されている。
【００１６】図３，４において、１は走査配線、２は映
像信号配線であり、その交点にはスイッチング素子とし
て薄膜トランジスタ５が形成されている。５０はＴＦＴ
のチャネルを形成するための半導体層であり、ゲート電
極は走査配線１に、ソース電極は映像信号配線２、ドレ
イン電極は画素電極３にそれぞれ接続されている。画素
電極３と共通電極４はともに櫛形形状をしており、これ
らの間にある液晶分子の配向を両電極間の電界により制
御し、表示を行っている。
像信号配線であり、その交点にはスイッチング素子とし
て薄膜トランジスタ５が形成されている。５０はＴＦＴ
のチャネルを形成するための半導体層であり、ゲート電
極は走査配線１に、ソース電極は映像信号配線２、ドレ
イン電極は画素電極３にそれぞれ接続されている。画素
電極３と共通電極４はともに櫛形形状をしており、これ
らの間にある液晶分子の配向を両電極間の電界により制
御し、表示を行っている。
【００１７】共通電極４は共通電極のバスバー４０によ
り、相互の導通が取られるようになっている。このバス
バー上に画素電極の一部がオーバーラップされ、画素電
極を形成する第1の導電層と共通電極を形成する第2の導
電層の間に層間絶縁膜を挟み込んで、蓄積容量７を形成
している。つまり、バスバー４０は蓄積容量７に対する
対向電極として機能している。
り、相互の導通が取られるようになっている。このバス
バー上に画素電極の一部がオーバーラップされ、画素電
極を形成する第1の導電層と共通電極を形成する第2の導
電層の間に層間絶縁膜を挟み込んで、蓄積容量７を形成
している。つまり、バスバー４０は蓄積容量７に対する
対向電極として機能している。
【００１８】オーバーラップ部の面積、すなわち蓄積容
量７の容量値は、蓄積容量を形成する画素電極部（図
３）もしくはバスバー（図４）のどちらかに開口部６を
設け、その開口面積を給電側から終端に向かって大きく
することで徐々に小さくなっている。
量７の容量値は、蓄積容量を形成する画素電極部（図
３）もしくはバスバー（図４）のどちらかに開口部６を
設け、その開口面積を給電側から終端に向かって大きく
することで徐々に小さくなっている。
【００１９】本実施形態においてはオーバーラップ部に
おいて、蓄積容量を形成する2つの導電層の内、画素電
極３が共通電極のバスバー４０の内側になるようにパタ
ーニングされている。このため、蓄積容量を構成する複
数の電極の外縁が画素によらず同一形状であり、開口率
が画素によらず一定である。また、この外縁は画素によ
らず同一の電極で構成されているので、蓄積容量近傍１
１０，１１１の液晶層に印加される電界も画素によらず
一定である。従って、表示ムラのない均一な表示を行う
ことができる。
おいて、蓄積容量を形成する2つの導電層の内、画素電
極３が共通電極のバスバー４０の内側になるようにパタ
ーニングされている。このため、蓄積容量を構成する複
数の電極の外縁が画素によらず同一形状であり、開口率
が画素によらず一定である。また、この外縁は画素によ
らず同一の電極で構成されているので、蓄積容量近傍１
１０，１１１の液晶層に印加される電界も画素によらず
一定である。従って、表示ムラのない均一な表示を行う
ことができる。
【００２０】これを図１１で説明する。この構成では、
共通電極のバスバー４０上に形成される画素電極３の幅
を画素毎に変えることで蓄積容量値を変化させている。
給電側では画素電極がバスバーの外側にはみ出している
が、終端側ではバスバーの内側で形成されている。この
ため、このような構成では、画素により開口率が異なる
ことになる。
共通電極のバスバー４０上に形成される画素電極３の幅
を画素毎に変えることで蓄積容量値を変化させている。
給電側では画素電極がバスバーの外側にはみ出している
が、終端側ではバスバーの内側で形成されている。この
ため、このような構成では、画素により開口率が異なる
ことになる。
【００２１】画素電極を透明導電体で形成したり、開口
面積の差が生じないようにブラックマトリクス等の遮光
膜で遮光することによって、開口率を一定とすることは
できるが、以下に示す課題が残る。すなわち、図におい
て斜線で示した蓄積容量近傍の液晶層１１０，１１１に
は、給電側では画素電極が、終端側では共通電極のバス
バーが蓄積容量の側からそれぞれ接している。通常画素
電極とバスバーの電位は異なっているため、これらの液
晶層に印加される電界も異なる。これにより、給電側と
終端側で液晶の配向が異なって表示輝度に差が生じ、表
示ムラとなって見える。遮光膜を用いてこの表示ムラを
解消すると、遮光膜が対向基板上に形成されることか
ら、基板の張り合わせマージンにより開口率が大幅に低
下することになる。
面積の差が生じないようにブラックマトリクス等の遮光
膜で遮光することによって、開口率を一定とすることは
できるが、以下に示す課題が残る。すなわち、図におい
て斜線で示した蓄積容量近傍の液晶層１１０，１１１に
は、給電側では画素電極が、終端側では共通電極のバス
バーが蓄積容量の側からそれぞれ接している。通常画素
電極とバスバーの電位は異なっているため、これらの液
晶層に印加される電界も異なる。これにより、給電側と
終端側で液晶の配向が異なって表示輝度に差が生じ、表
示ムラとなって見える。遮光膜を用いてこの表示ムラを
解消すると、遮光膜が対向基板上に形成されることか
ら、基板の張り合わせマージンにより開口率が大幅に低
下することになる。
【００２２】一方、本発明による図３の構成では、蓄積
容量近傍の液晶層１１０，１１１が蓄積容量７の側から
接している電極は、給電側でも終端側でも必ず共通電極
のバスバー４０である。このため、蓄積容量の面積（蓄
積容量値）を画素毎に変えても、表示に関わる部分の電
界は等しく保たれている。また、遮光膜を用いなくとも
画素の開口面積は等しい。
容量近傍の液晶層１１０，１１１が蓄積容量７の側から
接している電極は、給電側でも終端側でも必ず共通電極
のバスバー４０である。このため、蓄積容量の面積（蓄
積容量値）を画素毎に変えても、表示に関わる部分の電
界は等しく保たれている。また、遮光膜を用いなくとも
画素の開口面積は等しい。
【００２３】本実施形態では、走査配線上に蓄積容量が
ないので走査配線の時定数を低くでき、走査信号のなま
りによる画素の再充電を押さえられることによって、良
好な表示を得ることができる。
ないので走査配線の時定数を低くでき、走査信号のなま
りによる画素の再充電を押さえられることによって、良
好な表示を得ることができる。
【００２４】図３では、共通電極のバスバー４０上に開
口部６を設けているが、画素電極に十分な幅がなく、プ
ロセス上開口部を設けることが困難であるときに有効で
ある。また、図４に示すように画素電極３に開口部を設
けることでバスバーの抵抗値を下げることができるの
で、時定数を下げることができ高精細化に向いている。
口部６を設けているが、画素電極に十分な幅がなく、プ
ロセス上開口部を設けることが困難であるときに有効で
ある。また、図４に示すように画素電極３に開口部を設
けることでバスバーの抵抗値を下げることができるの
で、時定数を下げることができ高精細化に向いている。
【００２５】（実施の形態３）図５，６は本発明の第３
の実施形態における横電界方式の液晶表示装置の構成を
示す平面図である。図５において画素電極３にハッチン
グを施していないが、この電極は映像信号配線２と同じ
導電層から形成されている。
の実施形態における横電界方式の液晶表示装置の構成を
示す平面図である。図５において画素電極３にハッチン
グを施していないが、この電極は映像信号配線２と同じ
導電層から形成されている。
【００２６】第２の実施形態では共通電極のバスバー４
０上の一部に画素電極３を形成することで蓄積容量７を
構成しているが、本実施形態では画素電極が共通電極の
バスバーを完全に覆う形で形成し、蓄積容量を構成して
いる。また、図５では共通電極３に、図６では画素電極
４に開口部６を設け、給電側から終端側へ向けてその面
積を大きくすることで蓄積容量値を変化させている。
０上の一部に画素電極３を形成することで蓄積容量７を
構成しているが、本実施形態では画素電極が共通電極の
バスバーを完全に覆う形で形成し、蓄積容量を構成して
いる。また、図５では共通電極３に、図６では画素電極
４に開口部６を設け、給電側から終端側へ向けてその面
積を大きくすることで蓄積容量値を変化させている。
【００２７】本実施形態によれば、蓄積容量近傍の液晶
層１１０，１１１に蓄積容量７の側から接している電極
は、給電側も終端側も画素電極３である。このため第1
の実施形態で説明したのと同様の効果を得ることができ
る。すなわち、蓄積容量７の面積を画素毎に変えなが
ら、表示に関わる部分（画素電極３と共通電極４の間隙
部）の電界は等しく保たれている。
層１１０，１１１に蓄積容量７の側から接している電極
は、給電側も終端側も画素電極３である。このため第1
の実施形態で説明したのと同様の効果を得ることができ
る。すなわち、蓄積容量７の面積を画素毎に変えなが
ら、表示に関わる部分（画素電極３と共通電極４の間隙
部）の電界は等しく保たれている。
【００２８】本実施形態の他の特徴を以下に示す。
【００２９】第1に、走査配線上に蓄積容量を形成して
いないので走査配線の時定数を低くできる点と、第1の
実施形態と同じ蓄積容量値を設計したときにバスバーの
幅を狭くできることから、画素の開口部を広く取ること
ができるなど高精細化に適している。
いないので走査配線の時定数を低くできる点と、第1の
実施形態と同じ蓄積容量値を設計したときにバスバーの
幅を狭くできることから、画素の開口部を広く取ること
ができるなど高精細化に適している。
【００３０】第2に、歩留まりが向上することである。
蓄積容量を形成するためには、画素電極３を共通電極の
バスバー４０上に堆積する必要がある。図３，４の構成
では、バスバーの段差部位に画素電極の櫛形部分が乗り
あがるため、この段差で断線が生じ画素欠陥が発生する
場合がある。本実施形態の構成では、画素電極は蓄積容
量部の全幅を使って段差部に乗りあがっている。このた
め、断切れが生じにくく歩留まりが向上する。
蓄積容量を形成するためには、画素電極３を共通電極の
バスバー４０上に堆積する必要がある。図３，４の構成
では、バスバーの段差部位に画素電極の櫛形部分が乗り
あがるため、この段差で断線が生じ画素欠陥が発生する
場合がある。本実施形態の構成では、画素電極は蓄積容
量部の全幅を使って段差部に乗りあがっている。このた
め、断切れが生じにくく歩留まりが向上する。
【００３１】第3に、蓄積容量部では液晶層に近い側に
ある画素電極が、下層にあるバスバーを完全に覆ってお
り、バスバーの電界が液晶層に漏れるのを完全に防いで
いる。これにより、さらに均一な表示を行うことができ
る。
ある画素電極が、下層にあるバスバーを完全に覆ってお
り、バスバーの電界が液晶層に漏れるのを完全に防いで
いる。これにより、さらに均一な表示を行うことができ
る。
【００３２】また、図５では共通電極のバスバーに設け
た開口部６を画素電極に設ける（図６）ことで、バスバ
ーの抵抗値が下がり、時定数を低くすることができるこ
とから、高精細化に向いている。
た開口部６を画素電極に設ける（図６）ことで、バスバ
ーの抵抗値が下がり、時定数を低くすることができるこ
とから、高精細化に向いている。
【００３３】（実施の形態４）図７，８は本発明の第４
の実施形態における液晶表示装置の構成を示す平面図で
ある。図７において画素電極3はハッチングを施してい
ないが、この電極は映像信号配線２と同じ導電層より形
成されている。
の実施形態における液晶表示装置の構成を示す平面図で
ある。図７において画素電極3はハッチングを施してい
ないが、この電極は映像信号配線２と同じ導電層より形
成されている。
【００３４】第２および第３の実施形態では蓄積容量７
を共通電極のバスバー４０と画素電極３によって構成し
ているが、本実施形態では層間絶縁膜を介して形成して
いる走査配線１と画素電極３によって構成し、走査配線
（図７）もしくは画素電極（図８）に開口部６を設け、
その面積を画素毎に変化させることで、蓄積容量値を変
えている。また、画素電極は完全に走査配線上に乗り上
げた形で形成する。
を共通電極のバスバー４０と画素電極３によって構成し
ているが、本実施形態では層間絶縁膜を介して形成して
いる走査配線１と画素電極３によって構成し、走査配線
（図７）もしくは画素電極（図８）に開口部６を設け、
その面積を画素毎に変化させることで、蓄積容量値を変
えている。また、画素電極は完全に走査配線上に乗り上
げた形で形成する。
【００３５】本実施形態によれば、蓄積容量近傍の液晶
層１１０，１１１に蓄積容量の側から接している導電層
は給電側でも終端側でも必ず走査配線である。従って本
実施形態の構成でも、蓄積容量の面積を変化させても表
示に関わる部分の電界は等しく保たれており、良好な表
示を行うことができる。加えて、共通電極のバスバー４
０は蓄積容量を形成する導電層として使用されていない
ので、バスバーの幅を細くすることができ、画素の開口
面積を上げることができる。
層１１０，１１１に蓄積容量の側から接している導電層
は給電側でも終端側でも必ず走査配線である。従って本
実施形態の構成でも、蓄積容量の面積を変化させても表
示に関わる部分の電界は等しく保たれており、良好な表
示を行うことができる。加えて、共通電極のバスバー４
０は蓄積容量を形成する導電層として使用されていない
ので、バスバーの幅を細くすることができ、画素の開口
面積を上げることができる。
【００３６】図７では走査配線に開口部を設けている
が、この構成は画素電極に十分な幅がなく、プロセス上
開口部を設けることができないときに有効である。ま
た、図８の様に画素電極部に開口部を設けることで、走
査配線の抵抗値が下がり、配線の時定数を小さくするこ
とができることから、高精細化に向いている。
が、この構成は画素電極に十分な幅がなく、プロセス上
開口部を設けることができないときに有効である。ま
た、図８の様に画素電極部に開口部を設けることで、走
査配線の抵抗値が下がり、配線の時定数を小さくするこ
とができることから、高精細化に向いている。
【００３７】（実施の形態５）図９，１０は本発明の第
５の実施形態における液晶表示装置の構成を示す平面図
である。図９において画素電極３はハッチングを施して
いないが、この電極は映像信号配線2と同じ導電層より
形成されている。
５の実施形態における液晶表示装置の構成を示す平面図
である。図９において画素電極３はハッチングを施して
いないが、この電極は映像信号配線2と同じ導電層より
形成されている。
【００３８】第４の実施形態と同様に蓄積容量７を走査
配線１と画素電極３とで形成しているが、本実施形態で
は画素電極が完全に走査配線を覆う形で形成されてい
る。また、走査配線（図９）もしくは画素電極（図１
０）の蓄積容量部には開口部６を設けており、その面積
を給電側から終端側へと変化させることによって蓄積容
量値を徐々に小さくしている。
配線１と画素電極３とで形成しているが、本実施形態で
は画素電極が完全に走査配線を覆う形で形成されてい
る。また、走査配線（図９）もしくは画素電極（図１
０）の蓄積容量部には開口部６を設けており、その面積
を給電側から終端側へと変化させることによって蓄積容
量値を徐々に小さくしている。
【００３９】本実施形態によって、蓄積容量近傍の液晶
層１１０，１１１に接している導電層は、蓄積容量の面
積を変化させても必ず画素電極となり、表示に関わる部
分の電界は等しく保たれ良好な表示を行うことができ
る。
層１１０，１１１に接している導電層は、蓄積容量の面
積を変化させても必ず画素電極となり、表示に関わる部
分の電界は等しく保たれ良好な表示を行うことができ
る。
【００４０】また本実施形態によれば、蓄積容量部にお
いて画素電極が走査配線を完全に覆うように形成されて
いることから、走査信号による電界を画素電極で遮蔽で
きるので蓄積容量近傍の液晶層１１０，１１１に走査信
号による電界が漏れ込むことを完全に防ぐことができ、
良好な表示が可能である。
いて画素電極が走査配線を完全に覆うように形成されて
いることから、走査信号による電界を画素電極で遮蔽で
きるので蓄積容量近傍の液晶層１１０，１１１に走査信
号による電界が漏れ込むことを完全に防ぐことができ、
良好な表示が可能である。
【００４１】さらに、走査配線の段差によって画素電極
の櫛形部に断切れが生じることがなくなるので、画素欠
陥の発生が押さえられ歩留まりが向上する。
の櫛形部に断切れが生じることがなくなるので、画素欠
陥の発生が押さえられ歩留まりが向上する。
【００４２】図１０に示したように開口部を画素電極に
設けることで、走査配線の抵抗値が下がり時定数を低く
することができるので、高精細化に向いている。
設けることで、走査配線の抵抗値が下がり時定数を低く
することができるので、高精細化に向いている。
【００４３】
【発明の効果】以上説明したとおり本発明による液晶表
示装置によれば、蓄積容量値を画素毎に変化させなが
ら、一定の開口率を持たせることができる。また、横電
界方式の液晶表示装置に用いることで、画素開口率を一
定に保ったまま蓄積容量値を変えることができるほか
に、表示部分の液晶層に印加される電界を等しく保つこ
とができる。そのため、表示特性が損なわれたり、不均
一になることがない。また、コントラスト向上等のため
に遮光膜を用いる場合にも、従来構成に比べて幅の狭い
遮光膜を使用できるので、開口率を大幅に低下すること
もない。
示装置によれば、蓄積容量値を画素毎に変化させなが
ら、一定の開口率を持たせることができる。また、横電
界方式の液晶表示装置に用いることで、画素開口率を一
定に保ったまま蓄積容量値を変えることができるほか
に、表示部分の液晶層に印加される電界を等しく保つこ
とができる。そのため、表示特性が損なわれたり、不均
一になることがない。また、コントラスト向上等のため
に遮光膜を用いる場合にも、従来構成に比べて幅の狭い
遮光膜を使用できるので、開口率を大幅に低下すること
もない。
【図１】本発明の第1の実施形態を示す平面図
【図２】図1をＡ−Ａ’で切った断面図
【図３】本発明の第2の実施形態を示す平面図
【図４】本発明の第2の実施形態を示す平面図
【図５】本発明の第3の実施形態を示す平面図
【図６】本発明の第3の実施形態を示す平面図
【図７】本発明の第4の実施形態を示す平面図
【図８】本発明の第4の実施形態を示す平面図
【図９】本発明の第５の実施形態を示す平面図
【図１０】本発明の第５の実施形態を示す平面図
【図１１】比較に用いた液晶表示装置の平面図
【図１２】従来例の液晶表示装置を示す平面図
【図１３】従来例の液晶表示装置の画素構造を示す平面
図
図
【図１４】従来例の液晶表示装置を示す平面図
１ 走査配線 ２ 映像信号配線 ３ 画素電極 ４ 共通電極 ５ 薄膜トランジスタ ６，６０，６１ 開口部 ７ 蓄積容量 ８ 対向電極 １１０ 液晶層 １１１ 対向電極 ４０ 共通電極のバスバー ５０ 半導体層 １００，１０１ アレイ基板，対向基板 １０２ 液晶層 １０３ 絶縁膜 １１０，１１１ 蓄積容量近傍部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 雅典 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2H092 GA14 JA25 JA29 JA38 JA42 JA43 JA46 JB13 JB23 JB32 JB33 JB38 JB51 JB57 JB63 JB69 KA05 KA07 MA05 MA08 MA13 MA17 MA27 MA35 MA37 MA41 NA01 NA25 PA02 QA18 5C094 AA03 AA04 AA48 BA03 BA43 CA19 DA13 DB01 DB04 EA04 EA05 EA10 EB02 FA01
Claims (6)
- 【請求項１】 画素領域毎に蓄積容量をし、 前記蓄積容量を構成する複数の電極のうち少なくとも一
つに開口部を設けることにより前記蓄積容量の値を異な
らせた画素を有することを特徴とするアクティブマトリ
クス型液晶表示装置。 - 【請求項２】 前記蓄積容量の外形が画素によらず同一
であることを特徴とする請求項1記載のアクティブマト
リクス型液晶表示装置。 - 【請求項３】 画素領域毎に蓄積容量を有し、 前記蓄積容量を構成する複数の電極のうち少なくとも一
つに開口部を設けることにより前記蓄積容量の値を異な
らせた画素を有することを特徴とする横電界型のアクテ
ィブマトリクス型液晶表示装置。 - 【請求項４】 前記蓄積容量の外形が画素によらず同一
であることを特徴とする請求項３記載のアクティブマト
リクス型液晶表示装置。 - 【請求項５】 画素領域毎に第1の導電層と第２の導電
層より形成される蓄積容量を有し、前記第１の導電層が
前記第２の導電層の内側に入り組んだ構造を持つ横電界
型のアクティブマトリクス型液晶表示装置であって、 前記第１の導電層は前記蓄積容量部に開口部を有し、前
記開口部の面積により前記蓄積容量の値を異ならせた画
素を有するアクティブマトリクス型液晶表示装置。 - 【請求項６】 画素領域毎に第1の導電層と第2の導電層
より形成される蓄積容量を有し、前記第２の導電層は前
記第１の導電層の内側に入り組んだ構造を持つ横電界型
のアクティブマトリクス型液晶表示装置であって、 前記第１の導電層は前記蓄積容量部に開口部を有し、前
記開口部の面積により前記蓄積容量の値を異ならせた画
素を有するアクティブマトリクス型液晶表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000222274A JP2002040480A (ja) | 2000-07-24 | 2000-07-24 | 液晶表示装置 |
| US09/911,305 US6816208B2 (en) | 2000-07-24 | 2001-07-23 | Liquid crystal display device |
| KR10-2001-0044168A KR100409259B1 (ko) | 2000-07-24 | 2001-07-23 | 액정 표시 장치 |
| CNB011260009A CN1199080C (zh) | 2000-07-24 | 2001-07-24 | 液晶显示装置 |
| SG200104482A SG99925A1 (en) | 2000-07-24 | 2001-07-24 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000222274A JP2002040480A (ja) | 2000-07-24 | 2000-07-24 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002040480A true JP2002040480A (ja) | 2002-02-06 |
Family
ID=18716537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000222274A Pending JP2002040480A (ja) | 2000-07-24 | 2000-07-24 | 液晶表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6816208B2 (ja) |
| JP (1) | JP2002040480A (ja) |
| KR (1) | KR100409259B1 (ja) |
| CN (1) | CN1199080C (ja) |
| SG (1) | SG99925A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006080277A1 (ja) * | 2005-01-25 | 2006-08-03 | Matsushita Electric Industrial Co., Ltd. | 表示装置 |
| CN100395597C (zh) * | 2004-12-28 | 2008-06-18 | Lg.菲利浦Lcd株式会社 | 共平面开关模式液晶显示器件 |
| WO2012115000A1 (ja) * | 2011-02-23 | 2012-08-30 | シャープ株式会社 | アクティブマトリクス基板、表示装置及びテレビ受信装置 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100807582B1 (ko) * | 2001-07-30 | 2008-02-28 | 엘지.필립스 엘시디 주식회사 | 스토리지 커패시터 및 이를 구비한 액정 표시장치 |
| US7436473B2 (en) * | 2002-11-27 | 2008-10-14 | Samsung Electronics Co., Ltd. | Liquid crystal display and manufacturing method thereof |
| US7737928B2 (en) * | 2003-07-02 | 2010-06-15 | Kent Displays Incorporated | Stacked display with shared electrode addressing |
| KR100752215B1 (ko) | 2003-12-04 | 2007-08-27 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치 및 이의 제조방법 |
| JP4174428B2 (ja) * | 2004-01-08 | 2008-10-29 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置 |
| US8378930B2 (en) | 2004-05-28 | 2013-02-19 | Sony Corporation | Pixel circuit and display device having symmetric pixel circuits and shared voltage lines |
| TWI263082B (en) * | 2005-03-02 | 2006-10-01 | Chi Mei Optoelectronics Corp | Liquid crystal display, pixel array substrate and method for preventing flicker in display panel applied thereto |
| KR100860178B1 (ko) * | 2005-09-13 | 2008-09-24 | 엡슨 이미징 디바이스 가부시키가이샤 | 액정표시장치 및 그 제조 방법 |
| US20070273803A1 (en) * | 2006-05-25 | 2007-11-29 | Meng-Chi Liou | Active component array substrate and fabricating method thereof |
| CN101568876B (zh) * | 2007-01-17 | 2011-09-28 | 夏普株式会社 | 液晶显示面板和液晶显示装置 |
| KR20080086730A (ko) * | 2007-03-23 | 2008-09-26 | 삼성전자주식회사 | 표시 기판 및 이를 갖는 표시 장치 |
| CN101681070B (zh) * | 2007-09-20 | 2011-08-10 | 夏普株式会社 | 有源矩阵基板、液晶面板、液晶显示单元、液晶显示装置、电视接收机、和有源矩阵基板的制造方法 |
| CN101893774B (zh) * | 2009-05-22 | 2014-12-10 | 上海天马微电子有限公司 | 液晶显示面板及其制造方法 |
| CN104280950B (zh) * | 2009-08-21 | 2017-06-09 | 群创光电股份有限公司 | 液晶显示面板及应用其的液晶显示装置 |
| US8871590B2 (en) * | 2009-12-31 | 2014-10-28 | Lg Display Co., Ltd. | Thin film transistor array substrate, liquid crystal display device including the same and fabricating methods thereof |
| CN102402043A (zh) * | 2011-11-03 | 2012-04-04 | 深圳市华星光电技术有限公司 | 像素阵列及其制作方法 |
| JP5978001B2 (ja) | 2012-05-22 | 2016-08-24 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| CN103543562B (zh) * | 2012-07-12 | 2016-02-03 | 瀚宇彩晶股份有限公司 | 水平电场液晶显示器的像素结构 |
| JP5807191B2 (ja) * | 2012-09-24 | 2015-11-10 | パナソニックＩｐマネジメント株式会社 | 表示装置 |
| CN102929045B (zh) * | 2012-10-08 | 2016-03-16 | 京东方科技集团股份有限公司 | 高分子分散液晶面板及其制备方法、液晶显示装置 |
| CN104849923B (zh) * | 2015-05-07 | 2018-09-21 | 厦门天马微电子有限公司 | 一种像素单元阵列和液晶显示装置 |
| KR102406703B1 (ko) * | 2015-08-31 | 2022-06-08 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판 및 그를 가지는 액정 표시 패널 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5173687A (en) * | 1988-06-22 | 1992-12-22 | Seikosha Co., Ltd. | Method for improving the gradational display of an active type liquid crystal display unit |
| JPH03239229A (ja) | 1990-02-16 | 1991-10-24 | Sharp Corp | アクティブマトリクス液晶表示装置 |
| NL194848C (nl) * | 1992-06-01 | 2003-04-03 | Samsung Electronics Co Ltd | Vloeibaar-kristalindicatorinrichting. |
| KR960016796B1 (ko) * | 1993-03-19 | 1996-12-21 | 삼성전자 주식회사 | 액정표시장치 및 그 제조방법 |
| KR950003908A (ko) * | 1993-07-24 | 1995-02-17 | 이헌조 | 티에프티-엘시디(tft-lcd)의 저장 커패시터 구조 및 제조방법 |
| KR0150018B1 (ko) * | 1993-09-28 | 1998-10-01 | 엄길용 | 박막 트랜지스터의 축전 개패시터 형성방법 |
| JP3423380B2 (ja) * | 1993-11-18 | 2003-07-07 | キヤノン株式会社 | 液晶表示装置 |
| US5641974A (en) * | 1995-06-06 | 1997-06-24 | Ois Optical Imaging Systems, Inc. | LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween |
| JP3062090B2 (ja) | 1996-07-19 | 2000-07-10 | 日本電気株式会社 | 液晶表示装置 |
| JPH11125840A (ja) | 1997-10-24 | 1999-05-11 | Sharp Corp | 液晶表示装置の製造方法及び液晶表示装置 |
| JP2000338523A (ja) * | 1999-05-25 | 2000-12-08 | Nec Corp | 液晶表示装置 |
| JP3844913B2 (ja) * | 1999-06-28 | 2006-11-15 | アルプス電気株式会社 | アクティブマトリックス型液晶表示装置 |
-
2000
- 2000-07-24 JP JP2000222274A patent/JP2002040480A/ja active Pending
-
2001
- 2001-07-23 US US09/911,305 patent/US6816208B2/en not_active Expired - Lifetime
- 2001-07-23 KR KR10-2001-0044168A patent/KR100409259B1/ko active IP Right Grant
- 2001-07-24 CN CNB011260009A patent/CN1199080C/zh not_active Expired - Fee Related
- 2001-07-24 SG SG200104482A patent/SG99925A1/en unknown
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100395597C (zh) * | 2004-12-28 | 2008-06-18 | Lg.菲利浦Lcd株式会社 | 共平面开关模式液晶显示器件 |
| WO2006080277A1 (ja) * | 2005-01-25 | 2006-08-03 | Matsushita Electric Industrial Co., Ltd. | 表示装置 |
| WO2012115000A1 (ja) * | 2011-02-23 | 2012-08-30 | シャープ株式会社 | アクティブマトリクス基板、表示装置及びテレビ受信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1199080C (zh) | 2005-04-27 |
| SG99925A1 (en) | 2003-11-27 |
| KR20020008794A (ko) | 2002-01-31 |
| CN1335532A (zh) | 2002-02-13 |
| US20020012077A1 (en) | 2002-01-31 |
| KR100409259B1 (ko) | 2003-12-18 |
| US6816208B2 (en) | 2004-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002040480A (ja) | 液晶表示装置 | |
| US6707524B2 (en) | Fringe field switching mode liquid crystal display, and fabrication method therefor | |
| JP2907629B2 (ja) | 液晶表示パネル | |
| US5995176A (en) | Liquid crystal display apparatus having pixels of different orientation of liquid crystal capable of shielding leakage of light through the discontinuity of orientation | |
| US6784964B2 (en) | Liquid crystal display device | |
| US7626646B2 (en) | Substrate for display device and display device equipped therewith | |
| US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
| KR20100031084A (ko) | 액정 표시 장치 | |
| KR101109978B1 (ko) | 고개구율 액정표시소자 | |
| KR100593314B1 (ko) | 액정 표시장치 | |
| US6717628B2 (en) | Liquid crystal display device | |
| KR20000011952A (ko) | 액정디스플레이패널 | |
| JPH10293324A (ja) | 液晶表示素子 | |
| JP3332038B2 (ja) | 液晶表示装置 | |
| JPH04358127A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JP4467830B2 (ja) | 液晶表示パネル | |
| JPH04318523A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| KR100507280B1 (ko) | 프린지 필드 구동 액정 표시 장치 | |
| JP3207084B2 (ja) | 液晶表示装置 | |
| JP3935305B2 (ja) | 液晶装置用基板及び液晶装置 | |
| JP2004093734A (ja) | 表示装置用基板及びそれを備えた表示装置 | |
| JPH07234420A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR20020085234A (ko) | 프린지 필드 구동 액정표시장치 | |
| KR20040087591A (ko) | 횡전계방식 액정표시소자 | |
| KR20000015573A (ko) | 박막 트랜지스터 액정 표시 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060220 |