JPH10293324A - 液晶表示素子 - Google Patents
液晶表示素子Info
- Publication number
- JPH10293324A JPH10293324A JP9367425A JP36742597A JPH10293324A JP H10293324 A JPH10293324 A JP H10293324A JP 9367425 A JP9367425 A JP 9367425A JP 36742597 A JP36742597 A JP 36742597A JP H10293324 A JPH10293324 A JP H10293324A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bus line
- data bus
- insulating substrate
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
Abstract
(57)【要約】
【課題】 ゲートバスラインとデータバスライン間の短
絡を防止し、ゲートバスラインとデータバスライン間の
交差配線を減らせる液晶表示素子を提供する。 【解決手段】 下部絶縁基板と、下部絶縁基板上に複数
個が平行に形成され、選択信号が印加されるゲートバス
ラインと、下部絶縁基板上に形成される共通電極と、ゲ
ートバスラインと共通電極に接続される薄膜トランジス
タと、薄膜トランジスタの動作によって共通電極の電圧
が印加される画素電極と、下部絶縁基板と対向する上部
絶縁基板と、上部絶縁基板上に複数個が平行に配置さ
れ、映像信号が印加されるデータバスラインと、データ
バスラインを含む上部絶縁基板上に形成されるカラーフ
ィルターと、データバスラインとコンタクトし、カラー
フィルター上に配置される透明電極とを備える。
絡を防止し、ゲートバスラインとデータバスライン間の
交差配線を減らせる液晶表示素子を提供する。 【解決手段】 下部絶縁基板と、下部絶縁基板上に複数
個が平行に形成され、選択信号が印加されるゲートバス
ラインと、下部絶縁基板上に形成される共通電極と、ゲ
ートバスラインと共通電極に接続される薄膜トランジス
タと、薄膜トランジスタの動作によって共通電極の電圧
が印加される画素電極と、下部絶縁基板と対向する上部
絶縁基板と、上部絶縁基板上に複数個が平行に配置さ
れ、映像信号が印加されるデータバスラインと、データ
バスラインを含む上部絶縁基板上に形成されるカラーフ
ィルターと、データバスラインとコンタクトし、カラー
フィルター上に配置される透明電極とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示素子に係
り、より具体的には、対向する一対の絶縁基板と、絶縁
基板中のいずれか一つに形成される薄膜トランジスタ
と、薄膜トランジスタの動作によって駆動される画素電
極とを含む液晶表示素子に関する。
り、より具体的には、対向する一対の絶縁基板と、絶縁
基板中のいずれか一つに形成される薄膜トランジスタ
と、薄膜トランジスタの動作によって駆動される画素電
極とを含む液晶表示素子に関する。
【０００２】
【従来の技術】一般的に、液晶表示装置はテレビまたは
グラフィックディスプレイなどの表示素子として活発に
用いられている。その中、特にアクティブマトリックス
型液晶表示装置は高速応答性を有し、多くの画素数を有
することができる。また、ディスプレイ画面の高画質
化、大型化、カラー画面化などを実現するものとして期
待され、開発研究が進んでいる。
グラフィックディスプレイなどの表示素子として活発に
用いられている。その中、特にアクティブマトリックス
型液晶表示装置は高速応答性を有し、多くの画素数を有
することができる。また、ディスプレイ画面の高画質
化、大型化、カラー画面化などを実現するものとして期
待され、開発研究が進んでいる。
【０００３】このアクティブマトリックス型液晶表示装
置で、下部基板上にゲートバスラインとデータバスライ
ンが配置され、ゲートラインとデータラインが交差する
点には、それぞれダイオードやトランジスタのようなス
イッチング素子と画素電極が配置され設けられる。画素
電極はスイッチング素子によって駆動が独立的に制御さ
れるので、画素電極の高速駆動が可能であり、また高画
素数化や大面積化が可能である。
置で、下部基板上にゲートバスラインとデータバスライ
ンが配置され、ゲートラインとデータラインが交差する
点には、それぞれダイオードやトランジスタのようなス
イッチング素子と画素電極が配置され設けられる。画素
電極はスイッチング素子によって駆動が独立的に制御さ
れるので、画素電極の高速駆動が可能であり、また高画
素数化や大面積化が可能である。
【０００４】従来のアクティブマトリックス液晶表示素
子は図１に示されたように、下部絶縁基板１上に複数個
のゲートバスライン２が第１方向Ｐに互いに平行に配置
される。ゲート電極２Ａはゲートバスライン２と一体で
あって、ゲートバスライン２からゲートバスライン２と
垂直な方向に突出している。ゲート電極２Ａ上には非晶
質シリコン層４が配置される。複数個のデータバスライ
ン７はゲートバスライン２と垂直な第２方向Ｑに互いに
平行に配置し、格子形態の単位液晶セルの空間が形成さ
れる。この時、ゲートバスライン２とデータバスライン
７との間にはゲート絶縁膜（図示されず）が介在され絶
縁分離される。ソース電極７Ａはデータバスライン７と
一体であって、非晶質シリコン層４の一方の側とオーバ
ーラップするように所定の長さだけ突出している。ドレ
イン電極７Ｂは非晶質シリコン層４の他方の側とオーバ
ーラップするように形成され、薄膜トランジスタＴＦＴ
が形成される。画素電極８は格子形態の単位セルの空間
内に各々配置され、ドレイン電極７Ｂとコンタクトす
る。蓄積容量電極２Ｂは画素電極８下部に備えられ、画
素電極８と一緒に蓄積キャパシタをなす。この蓄積容量
電極２Ｂは不透明物質である。
子は図１に示されたように、下部絶縁基板１上に複数個
のゲートバスライン２が第１方向Ｐに互いに平行に配置
される。ゲート電極２Ａはゲートバスライン２と一体で
あって、ゲートバスライン２からゲートバスライン２と
垂直な方向に突出している。ゲート電極２Ａ上には非晶
質シリコン層４が配置される。複数個のデータバスライ
ン７はゲートバスライン２と垂直な第２方向Ｑに互いに
平行に配置し、格子形態の単位液晶セルの空間が形成さ
れる。この時、ゲートバスライン２とデータバスライン
７との間にはゲート絶縁膜（図示されず）が介在され絶
縁分離される。ソース電極７Ａはデータバスライン７と
一体であって、非晶質シリコン層４の一方の側とオーバ
ーラップするように所定の長さだけ突出している。ドレ
イン電極７Ｂは非晶質シリコン層４の他方の側とオーバ
ーラップするように形成され、薄膜トランジスタＴＦＴ
が形成される。画素電極８は格子形態の単位セルの空間
内に各々配置され、ドレイン電極７Ｂとコンタクトす
る。蓄積容量電極２Ｂは画素電極８下部に備えられ、画
素電極８と一緒に蓄積キャパシタをなす。この蓄積容量
電極２Ｂは不透明物質である。
【０００５】一方、前記下部絶縁基板１に対向する上部
絶縁基板は、図２に示されたように、下部絶縁基板１上
の画素電極８と同一な形状のカラーフィルター１１が、
前記画素電極８と対応するように配置される。ブラック
マトリックス１２はカラーフィルターら１１間の色の滲
むことを防止し、下部絶縁基板１から入射される光の漏
洩を防ぐために、カラーフィルター１１のそれぞれの外
郭を囲むように配置される。この時、ブラックマトリッ
クス１２は不透明素材である。透明電極（図示されず）
はカラーフィルター１１及びブラックマトリックス１２
上に被覆されており、この透明電極は蓄積容量電極２Ｂ
と一緒に接地される。
絶縁基板は、図２に示されたように、下部絶縁基板１上
の画素電極８と同一な形状のカラーフィルター１１が、
前記画素電極８と対応するように配置される。ブラック
マトリックス１２はカラーフィルターら１１間の色の滲
むことを防止し、下部絶縁基板１から入射される光の漏
洩を防ぐために、カラーフィルター１１のそれぞれの外
郭を囲むように配置される。この時、ブラックマトリッ
クス１２は不透明素材である。透明電極（図示されず）
はカラーフィルター１１及びブラックマトリックス１２
上に被覆されており、この透明電極は蓄積容量電極２Ｂ
と一緒に接地される。
【０００６】このような構成を有する従来の液晶表示素
子は、ゲートバスライン２らの中のいずれか一つにセル
選択信号が印加され、該当のデータバスライン７に映像
信号が伝送されれば、信号が伝送されたゲートバスライ
ン２とデータバスライン７との交差点の薄膜トランジス
タＴＦＴがターンオンされる。すると、データバスライ
ン７に載せた映像信号はソース電極７Ａからドレイン電
極７Ｂに流れるようになリ、ドレイン電極７Ｂとコンタ
クトする画素電極８にデータバスライン７の信号が印加
され、画素電極８が駆動される。画素電極８と上部絶縁
基板の共通信号の印加される透明電極（図示されず）間
に所定の電界が形成され、液晶分子らが動作する。
子は、ゲートバスライン２らの中のいずれか一つにセル
選択信号が印加され、該当のデータバスライン７に映像
信号が伝送されれば、信号が伝送されたゲートバスライ
ン２とデータバスライン７との交差点の薄膜トランジス
タＴＦＴがターンオンされる。すると、データバスライ
ン７に載せた映像信号はソース電極７Ａからドレイン電
極７Ｂに流れるようになリ、ドレイン電極７Ｂとコンタ
クトする画素電極８にデータバスライン７の信号が印加
され、画素電極８が駆動される。画素電極８と上部絶縁
基板の共通信号の印加される透明電極（図示されず）間
に所定の電界が形成され、液晶分子らが動作する。
【０００７】
【発明が解決しようとする課題】しかし、前記のような
従来の液晶表示素子は、ゲートバスライン２とデータバ
スライン７とが交差する地点（図１のＸ部分）には、ゲ
ートバスライン２とデータバスライン７との間にゲート
絶縁膜（図示されず）のみが備えられている。これによ
って、ゲート絶縁膜（図示されず）に多少の損傷が発生
すれば、ゲートバスライン２とデータバスライン７間に
短絡が発生しやすい。また、ゲートバスライン２とデー
タバスライン７、データバスライン７と蓄積容量電極２
Ｂのように、交差する部分の数が増加することにより、
寄生キャパシタンスが増加する。したがって、信号遅延
時間（Ｔ＝ＲＣ）が長くなる問題点が存在した。しか
も、蓄積容量電極２Ｂは画素電極８面に形成されてい
て、光の透過面積を一部遮るようになって、液晶表示素
子の開口率が減少する問題点もやはり発生した。
従来の液晶表示素子は、ゲートバスライン２とデータバ
スライン７とが交差する地点（図１のＸ部分）には、ゲ
ートバスライン２とデータバスライン７との間にゲート
絶縁膜（図示されず）のみが備えられている。これによ
って、ゲート絶縁膜（図示されず）に多少の損傷が発生
すれば、ゲートバスライン２とデータバスライン７間に
短絡が発生しやすい。また、ゲートバスライン２とデー
タバスライン７、データバスライン７と蓄積容量電極２
Ｂのように、交差する部分の数が増加することにより、
寄生キャパシタンスが増加する。したがって、信号遅延
時間（Ｔ＝ＲＣ）が長くなる問題点が存在した。しか
も、蓄積容量電極２Ｂは画素電極８面に形成されてい
て、光の透過面積を一部遮るようになって、液晶表示素
子の開口率が減少する問題点もやはり発生した。
【０００８】本発明の目的は、ゲートバスラインとデー
タバスライン間の短絡が防止できる液晶表示素子を提供
することにある。また、本発明の他の目的は、液晶表示
素子で、金属配線間の交差部分の数を最少化して寄生キ
ャパシタンスを減らせる液晶表示素子を提供することに
ある。また、本発明のもう一つの目的は、液晶表示素子
の開口率を向上させることができる液晶表示素子を提供
することにある。
タバスライン間の短絡が防止できる液晶表示素子を提供
することにある。また、本発明の他の目的は、液晶表示
素子で、金属配線間の交差部分の数を最少化して寄生キ
ャパシタンスを減らせる液晶表示素子を提供することに
ある。また、本発明のもう一つの目的は、液晶表示素子
の開口率を向上させることができる液晶表示素子を提供
することにある。
【０００９】
【課題を解決するための手段】前記の本発明の目的を達
成するため、本発明は、下部絶縁基板と、下部絶縁基板
上に複数個が平行に形成され、選択信号が印加されるゲ
ートバスラインと、前記下部絶縁基板上に形成される共
通電極と、前記ゲートバスラインと共通電極に接続され
る薄膜トランジスタと、前記薄膜トランジスタの動作に
よって前記共通電極の電圧が印加される画素電極と、前
記下部絶縁基板と対向する上部絶縁基板と、前記上部絶
縁基板上に複数個が平行に配置され、映像信号が印加さ
れるデータバスラインと、前記データバスラインを含む
上部絶縁基板上に形成されるカラーフィルターと、前記
データバスラインとコンタクトし、カラーフィルター上
に配置される透明電極とを含むことを特徴とする。
成するため、本発明は、下部絶縁基板と、下部絶縁基板
上に複数個が平行に形成され、選択信号が印加されるゲ
ートバスラインと、前記下部絶縁基板上に形成される共
通電極と、前記ゲートバスラインと共通電極に接続され
る薄膜トランジスタと、前記薄膜トランジスタの動作に
よって前記共通電極の電圧が印加される画素電極と、前
記下部絶縁基板と対向する上部絶縁基板と、前記上部絶
縁基板上に複数個が平行に配置され、映像信号が印加さ
れるデータバスラインと、前記データバスラインを含む
上部絶縁基板上に形成されるカラーフィルターと、前記
データバスラインとコンタクトし、カラーフィルター上
に配置される透明電極とを含むことを特徴とする。
【００１０】前記ゲートバスラインと共通電極は同一方
向に平行に配置され、前記共通電極はゲートバスライン
らの間に配置されることを特徴とする。
向に平行に配置され、前記共通電極はゲートバスライン
らの間に配置されることを特徴とする。
【００１１】また、前記共通電極は、共通電極から延長
され、共通電極と垂直な方向に引出された複数個の蓄積
容量電極を含むことを特徴とする。
され、共通電極と垂直な方向に引出された複数個の蓄積
容量電極を含むことを特徴とする。
【００１２】また、前記画素電極は蓄積容量電極と所定
部分オーバーラップするように配置されることを特徴と
する。
部分オーバーラップするように配置されることを特徴と
する。
【００１３】また、前記データバスラインと前記蓄積容
量電極は互いに対応する位置に配置されることを特徴と
する。
量電極は互いに対応する位置に配置されることを特徴と
する。
【００１４】また、前記データバスラインは前記ゲート
バスラインと垂直な方向に配置されることを特徴とす
る。
バスラインと垂直な方向に配置されることを特徴とす
る。
【００１５】また、前記データバスラインは、下部絶縁
基板のゲートバスラインまたは共通電極と対応する位置
に、それらと同一方向に引出された複数個の突出部を有
することを特徴とする。
基板のゲートバスラインまたは共通電極と対応する位置
に、それらと同一方向に引出された複数個の突出部を有
することを特徴とする。
【００１６】また、前記透明電極は前記データバスライ
ンの突出部とコンタクトすることを特徴とする。
ンの突出部とコンタクトすることを特徴とする。
【００１７】また、前記透明電極は、前記隣接して平行
な一対のデータバスラインの両側縁とオーバーラップす
るように、前記データバスラインと平行に配置されるこ
とを特徴とする。
な一対のデータバスラインの両側縁とオーバーラップす
るように、前記データバスラインと平行に配置されるこ
とを特徴とする。
【００１８】また、前記カラーフィルターは前記隣接し
て平行な一対のデータバスラインの両側縁とオーバーラ
ップすることを特徴とする。
て平行な一対のデータバスラインの両側縁とオーバーラ
ップすることを特徴とする。
【００１９】また、前記薄膜トランジスタは、前記ゲー
トバスラインから該当の共通電極に向けて所定の長さだ
け引出されたゲート電極と、前記ゲート電極上部に置か
れた非晶質シリコン層と、前記非晶質シリコン層の一方
の側とオーバーラップし前記共通電極とコンタクトする
ソース電極と、前記非晶質シリコン層の他方の側とオー
バーラップし前記画素電極とコンタクトするドレイン電
極とを備えることを特徴とする。
トバスラインから該当の共通電極に向けて所定の長さだ
け引出されたゲート電極と、前記ゲート電極上部に置か
れた非晶質シリコン層と、前記非晶質シリコン層の一方
の側とオーバーラップし前記共通電極とコンタクトする
ソース電極と、前記非晶質シリコン層の他方の側とオー
バーラップし前記画素電極とコンタクトするドレイン電
極とを備えることを特徴とする。
【００２０】また、本発明は、下部絶縁基板と、 前記下
部絶縁基板表面に形成され、セル選択信号が印加され、
一定等間隔に平行に形成される複数個のゲートバスライ
ンと、前記下部絶縁基板上に形成され、前記ゲートバス
ラインと平行に前記ゲートバスラインら間に配置される
複数個の共通電極と、前記共通電極からゲートバスライ
ンに向けて一定等間隔に引出され、単位セル当たり一つ
ずつ配置される蓄積容量電極と、前記ゲートバスライン
及び前記蓄積容量電極と接続される薄膜トランジスタ
と、前記薄膜トランジスタに各々接続されて前記共通電
極の電圧が印加され、前記蓄積容量電極と所定部分オー
バーラップする画素電極と、前記下部絶縁基板と対向す
る上部絶縁基板と、前記上部絶縁基板に形成され、前記
ゲートバスラインと交差する方向に複数個が平行に配置
されるデータバスラインと、前記データバスラインを含
む上部絶縁基板上に形成されるカラーフィルターと、前
記カラーフィルター上に配置され前記データバスライン
とコンタクトする透明電極とを含むことを特徴とする。
部絶縁基板表面に形成され、セル選択信号が印加され、
一定等間隔に平行に形成される複数個のゲートバスライ
ンと、前記下部絶縁基板上に形成され、前記ゲートバス
ラインと平行に前記ゲートバスラインら間に配置される
複数個の共通電極と、前記共通電極からゲートバスライ
ンに向けて一定等間隔に引出され、単位セル当たり一つ
ずつ配置される蓄積容量電極と、前記ゲートバスライン
及び前記蓄積容量電極と接続される薄膜トランジスタ
と、前記薄膜トランジスタに各々接続されて前記共通電
極の電圧が印加され、前記蓄積容量電極と所定部分オー
バーラップする画素電極と、前記下部絶縁基板と対向す
る上部絶縁基板と、前記上部絶縁基板に形成され、前記
ゲートバスラインと交差する方向に複数個が平行に配置
されるデータバスラインと、前記データバスラインを含
む上部絶縁基板上に形成されるカラーフィルターと、前
記カラーフィルター上に配置され前記データバスライン
とコンタクトする透明電極とを含むことを特徴とする。
【００２１】前記薄膜トランジスタは、ゲートバスライ
ンから所定の長さだけ引出されたゲート電極と、前記ゲ
ート電極上部に置かれた非晶質シリコン層と、前記非晶
質シリコン層の一方の側とオーバーラップし前記蓄積容
量電極とコンタクトするソース電極と、前記非晶質シリ
コン層の他方の側とオーバーラップし前記画素電極とコ
ンタクトするドレイン電極とを含むことを特徴とする。
ンから所定の長さだけ引出されたゲート電極と、前記ゲ
ート電極上部に置かれた非晶質シリコン層と、前記非晶
質シリコン層の一方の側とオーバーラップし前記蓄積容
量電極とコンタクトするソース電極と、前記非晶質シリ
コン層の他方の側とオーバーラップし前記画素電極とコ
ンタクトするドレイン電極とを含むことを特徴とする。
【００２２】また、前記データバスラインと前記蓄積容
量電極は上、下絶縁基板で互いに対応する位置に配置さ
れることを特徴とする。
量電極は上、下絶縁基板で互いに対応する位置に配置さ
れることを特徴とする。
【００２３】また、前記データバスラインは、前記下部
絶縁基板のゲートバスラインまたは共通電極と対応する
位置に、それらと同一方向に引出された複数個の突出部
を有することを特徴とする。
絶縁基板のゲートバスラインまたは共通電極と対応する
位置に、それらと同一方向に引出された複数個の突出部
を有することを特徴とする。
【００２４】また、前記透明電極は前記データバスライ
ンの突出部とコンタクトすることを特徴とする。
ンの突出部とコンタクトすることを特徴とする。
【００２５】また、前記透明電極は、前記隣接して平行
な一対のデータバスラインの両側縁とオーバーラップす
るように、前記データバスラインと平行に配置されるこ
とを特徴とする。
な一対のデータバスラインの両側縁とオーバーラップす
るように、前記データバスラインと平行に配置されるこ
とを特徴とする。
【００２６】また、前記カラーフィルターは前記隣接し
て平行な一対のデータバスラインの両側縁とオーバーラ
ップすることを特徴とする。
て平行な一対のデータバスラインの両側縁とオーバーラ
ップすることを特徴とする。
【００２７】また、本発明は、下部絶縁基板と、前記下
部絶縁基板表面に一定等間隔に平行に形成され、 これと
垂直な方向に突出するゲート電極を含み、セル選択信号
が印加される複数個のゲートバスラインと、前記下部絶
縁基板上に形成され、前記ゲートバスラインと平行に前
記ゲートバスラインら間に配置される複数個の共通電極
と、前記共通電極から一方の側のゲートバスラインに向
けて一定間隔に引出され、単位セル当たり一つずつ配置
される蓄積容量電極と、前記ゲートバスラインと前記蓄
積容量電極と接続され、前記ゲート電極、ゲート電極上
の非晶質シリコン層、前記非晶質シリコン層の一方の側
とオーバーラップして前記蓄積容量電極とコンタクトす
るソース電極、前記非晶質シリコン層の他方の側と接続
されるドレイン電極を含む薄膜トランジスタと、前記薄
膜トランジスタのドレインと各々接続され、前記蓄積容
量電極と所定部分オーバーラップする画素電極と、前記
下部絶縁基板と対向する上部絶縁基板と、前記上部絶縁
基板に形成され、前記ゲートバスラインと交差する方向
に配置され、前記ゲートバスライン及び共通電極と対応
する位置にこれと垂直な方向に延長される突出部を含む
データバスラインと、前記データバスラインを含む上部
絶縁基板上に形成されるカラーフィルターと、前記カラ
ーフィルター上に配置され、前記隣接して平行な一対の
データバスラインらの両側縁とオーバーラップするよう
に形成され、前記データバスラインの突出部中のいずれ
か一つとコンタクトする透明電極とを備えることを特徴
とする。
部絶縁基板表面に一定等間隔に平行に形成され、 これと
垂直な方向に突出するゲート電極を含み、セル選択信号
が印加される複数個のゲートバスラインと、前記下部絶
縁基板上に形成され、前記ゲートバスラインと平行に前
記ゲートバスラインら間に配置される複数個の共通電極
と、前記共通電極から一方の側のゲートバスラインに向
けて一定間隔に引出され、単位セル当たり一つずつ配置
される蓄積容量電極と、前記ゲートバスラインと前記蓄
積容量電極と接続され、前記ゲート電極、ゲート電極上
の非晶質シリコン層、前記非晶質シリコン層の一方の側
とオーバーラップして前記蓄積容量電極とコンタクトす
るソース電極、前記非晶質シリコン層の他方の側と接続
されるドレイン電極を含む薄膜トランジスタと、前記薄
膜トランジスタのドレインと各々接続され、前記蓄積容
量電極と所定部分オーバーラップする画素電極と、前記
下部絶縁基板と対向する上部絶縁基板と、前記上部絶縁
基板に形成され、前記ゲートバスラインと交差する方向
に配置され、前記ゲートバスライン及び共通電極と対応
する位置にこれと垂直な方向に延長される突出部を含む
データバスラインと、前記データバスラインを含む上部
絶縁基板上に形成されるカラーフィルターと、前記カラ
ーフィルター上に配置され、前記隣接して平行な一対の
データバスラインらの両側縁とオーバーラップするよう
に形成され、前記データバスラインの突出部中のいずれ
か一つとコンタクトする透明電極とを備えることを特徴
とする。
【００２８】
【作用】本発明によれば、データバスラインが上部絶縁
基板上に形成されることにより、ゲートバスラインとデ
ータバスラインとの短絡が防止される。また、同一基板
上部でゲートバスラインと交差する配線が減少すること
で、寄生キャパシタンスが減少する。したがって、信号
遅延時間が減るようになる。また、光の開口領域を遮る
蓄積容量用電極が単位液晶セル境界部分に配置され、開
口率が改善される。さらに、上部絶縁基板に形成される
データバスラインが下部基板から印加される光の漏洩を
防止するブラックマトリックスにも用いるので、原価節
減の効果もある。
基板上に形成されることにより、ゲートバスラインとデ
ータバスラインとの短絡が防止される。また、同一基板
上部でゲートバスラインと交差する配線が減少すること
で、寄生キャパシタンスが減少する。したがって、信号
遅延時間が減るようになる。また、光の開口領域を遮る
蓄積容量用電極が単位液晶セル境界部分に配置され、開
口率が改善される。さらに、上部絶縁基板に形成される
データバスラインが下部基板から印加される光の漏洩を
防止するブラックマトリックスにも用いるので、原価節
減の効果もある。
【００２９】
【発明の実施の形態】以下、添付した図面の図３，図４
により本発明の望ましい一実施の形態を詳細に説明す
る。
により本発明の望ましい一実施の形態を詳細に説明す
る。
【００３０】図３は本発明による液晶表示素子の下部絶
縁基板の平面図であり、図４は本発明による液晶表示素
子の上部絶縁基板の平面図である。本発明の液晶表示素
子は、ゲートラインとデータラインとが交差する部分に
発生する短絡現象を防止するために、本発明ではデータ
ラインを上部絶縁基板に形成することにする。まず、図
３を参照して、複数個（図３では２つのみを示す）のゲ
ートバスライン２１−１、２１−２、は下部絶縁基板２
０上に一定間隔を有し、互いに平行に第１方向Ｐに配置
される。ゲート電極２１Ａはゲートバスライン２１と一
体であって、ゲートバスライン２１と垂直な方向に所定
の長さだけ突出している。この時、ゲートバスライン２
１は不透明金属、例えばＡｌ、Ｔａ、Ｔｉ、Ｍｏ、Ｃｒ
などのような金属が用いられる。
縁基板の平面図であり、図４は本発明による液晶表示素
子の上部絶縁基板の平面図である。本発明の液晶表示素
子は、ゲートラインとデータラインとが交差する部分に
発生する短絡現象を防止するために、本発明ではデータ
ラインを上部絶縁基板に形成することにする。まず、図
３を参照して、複数個（図３では２つのみを示す）のゲ
ートバスライン２１−１、２１−２、は下部絶縁基板２
０上に一定間隔を有し、互いに平行に第１方向Ｐに配置
される。ゲート電極２１Ａはゲートバスライン２１と一
体であって、ゲートバスライン２１と垂直な方向に所定
の長さだけ突出している。この時、ゲートバスライン２
１は不透明金属、例えばＡｌ、Ｔａ、Ｔｉ、Ｍｏ、Ｃｒ
などのような金属が用いられる。
【００３１】共通電極２２はゲートバスライン２１−
１、２１−２ら間の空間に、ゲートバスライン２１−
１、２１−２と平行に配置される。この時、共通電極２
２は単位液晶セルを形成するためのゲートバスライン２
１−１とは所定距離に離隔し、他の液晶セルをなすゲー
トバスライン２１−２とは隣接して配置される。ここ
で、それぞれの単位液晶セルの共通電極２２らはすべて
が連結される。蓄積容量電極２２Ａは共通電極２２か
ら、該当のゲート電極２１Ａに向かって引出されてお
り、蓄積容量電極２２Ａは共通電極２２及びゲートバス
ライン２１−１、２１−２と垂直に配置される。ここ
で、ゲートバスライン２１とゲート電極２１Ａ、共通電
極２２、及び蓄積容量電極２２Ａに囲まれた個々の空間
が単位液晶セルＣになる。チャンネルの役割をする非晶
質シリコン層２３はゲート電極２１Ａの上部に形成され
る。
１、２１−２ら間の空間に、ゲートバスライン２１−
１、２１−２と平行に配置される。この時、共通電極２
２は単位液晶セルを形成するためのゲートバスライン２
１−１とは所定距離に離隔し、他の液晶セルをなすゲー
トバスライン２１−２とは隣接して配置される。ここ
で、それぞれの単位液晶セルの共通電極２２らはすべて
が連結される。蓄積容量電極２２Ａは共通電極２２か
ら、該当のゲート電極２１Ａに向かって引出されてお
り、蓄積容量電極２２Ａは共通電極２２及びゲートバス
ライン２１−１、２１−２と垂直に配置される。ここ
で、ゲートバスライン２１とゲート電極２１Ａ、共通電
極２２、及び蓄積容量電極２２Ａに囲まれた個々の空間
が単位液晶セルＣになる。チャンネルの役割をする非晶
質シリコン層２３はゲート電極２１Ａの上部に形成され
る。
【００３２】画素電極２４は単位液晶セルＣの各々に配
置され、それぞれの画素電極２４は該当の蓄積容量電極
２２Ａと所定部分オーバーラップする部分ＣＡＰを有す
る。この時、ゲートバスライン２１と共通電極２２は下
部絶縁基板２０表面に形成され、ゲートバスライン２１
及び共通電極２２と、画素電極２４はゲート絶縁膜を挟
んで絶縁される。ここで、蓄積容量電極２２Ａと画素電
極２４がオーバーラップした部分ＣＡＰは液晶表示素子
で次のセレクト信号が印加される時まで、液晶分子らが
持続的に駆動されるようにする蓄積キャパシタの役割を
する。
置され、それぞれの画素電極２４は該当の蓄積容量電極
２２Ａと所定部分オーバーラップする部分ＣＡＰを有す
る。この時、ゲートバスライン２１と共通電極２２は下
部絶縁基板２０表面に形成され、ゲートバスライン２１
及び共通電極２２と、画素電極２４はゲート絶縁膜を挟
んで絶縁される。ここで、蓄積容量電極２２Ａと画素電
極２４がオーバーラップした部分ＣＡＰは液晶表示素子
で次のセレクト信号が印加される時まで、液晶分子らが
持続的に駆動されるようにする蓄積キャパシタの役割を
する。
【００３３】ソース電極２５は蓄積容量電極２２Ａとコ
ンタクトし、非晶質シリコン層２３の一方の側とオーバ
ーラップするように形成される。したがって、ソース電
極２５は共通電極２２と一体である蓄積容量電極２２Ａ
とコンタクトするので、 共通電極電圧が印加される。ド
レイン電極２６は画素電極２４とコンタクトし、非晶質
シリコン層２３の他方の側とオーバーラップするように
形成される。
ンタクトし、非晶質シリコン層２３の一方の側とオーバ
ーラップするように形成される。したがって、ソース電
極２５は共通電極２２と一体である蓄積容量電極２２Ａ
とコンタクトするので、 共通電極電圧が印加される。ド
レイン電極２６は画素電極２４とコンタクトし、非晶質
シリコン層２３の他方の側とオーバーラップするように
形成される。
【００３４】一方、液晶表示素子の上部絶縁基板３０の
構造を図４によって説明する。図４に示すように複数個
のデータバスライン３１は上部基板３０で下部絶縁基板
２０上のゲートバスライン２１と垂直な第２方向Ｑに平
行に配列される。この場合、データバスライン３１は下
部絶縁基板２０上の蓄積容量電極２２Ａ部分と対応する
ように配置されることが望ましい。また、データバスラ
イン３１は一定等間隔に配置され、データバスライン３
１と垂直な方向に延長された突出部３１Ａを含む。この
突出部３１Ａはデータバスライン３１と一体であり、隣
接したデータバスライン３１とは離隔し、単位液晶セル
Ｃを限定する。これら突出部３１Ａはゲートバスライン
２１または共通電極２２と対応するように配置される。
データバスライン３１と突出部３１Ａは不透明金属膜、
例えばＣｒ、Ａｌ、Ｔａ、Ｔｉ金属膜で形成でき、この
データバスライン３１と突出部３１Ａは下部絶縁基板２
０から入射される光を遮断するブラックマトリックスの
役割をする。このように、データバスライン３１が上部
絶縁基板３０に形成されれば、このデータバスライン３
１は液晶層（図示されず）を挟んでゲートバスライン２
１と蓄積容量電極２２Ａと絶縁される。したがって、短
絡のおそれはない。また、ゲートバスライン２１及び蓄
積容量電極２２Ａとデータバスライン３１が液晶層を挟
んで交差しても、液晶層（図示されず）の厚さが充分厚
いので、寄生キャパシタンスが非常に少なくなる。
構造を図４によって説明する。図４に示すように複数個
のデータバスライン３１は上部基板３０で下部絶縁基板
２０上のゲートバスライン２１と垂直な第２方向Ｑに平
行に配列される。この場合、データバスライン３１は下
部絶縁基板２０上の蓄積容量電極２２Ａ部分と対応する
ように配置されることが望ましい。また、データバスラ
イン３１は一定等間隔に配置され、データバスライン３
１と垂直な方向に延長された突出部３１Ａを含む。この
突出部３１Ａはデータバスライン３１と一体であり、隣
接したデータバスライン３１とは離隔し、単位液晶セル
Ｃを限定する。これら突出部３１Ａはゲートバスライン
２１または共通電極２２と対応するように配置される。
データバスライン３１と突出部３１Ａは不透明金属膜、
例えばＣｒ、Ａｌ、Ｔａ、Ｔｉ金属膜で形成でき、この
データバスライン３１と突出部３１Ａは下部絶縁基板２
０から入射される光を遮断するブラックマトリックスの
役割をする。このように、データバスライン３１が上部
絶縁基板３０に形成されれば、このデータバスライン３
１は液晶層（図示されず）を挟んでゲートバスライン２
１と蓄積容量電極２２Ａと絶縁される。したがって、短
絡のおそれはない。また、ゲートバスライン２１及び蓄
積容量電極２２Ａとデータバスライン３１が液晶層を挟
んで交差しても、液晶層（図示されず）の厚さが充分厚
いので、寄生キャパシタンスが非常に少なくなる。
【００３５】カラーフィルター３２は隣接する一対のデ
ータバスライン３１−１、３１−２の縁部分とオーバー
ラップするように配置される。透明電極３３はカラーフ
ィルター３２上部に形成される。この時、透明電極３３
はストライプ形状に、平行に配置される一対のデータバ
スライン３１−１、３１−２らの間の空間及びデータバ
スライン３１−１、３１−２の縁を含むように形成され
る。また、透明電極３３の幅は、カラーフィルターの幅
より大きいことも可能である。透明電極３３は下部のデ
ータバスライン３１の突出部３１Ａ中のいずれか一つと
コンタクトし、データバスライン３１によって制御され
る。
ータバスライン３１−１、３１−２の縁部分とオーバー
ラップするように配置される。透明電極３３はカラーフ
ィルター３２上部に形成される。この時、透明電極３３
はストライプ形状に、平行に配置される一対のデータバ
スライン３１−１、３１−２らの間の空間及びデータバ
スライン３１−１、３１−２の縁を含むように形成され
る。また、透明電極３３の幅は、カラーフィルターの幅
より大きいことも可能である。透明電極３３は下部のデ
ータバスライン３１の突出部３１Ａ中のいずれか一つと
コンタクトし、データバスライン３１によって制御され
る。
【００３６】このような構成を有する本発明による液晶
表示素子は、複数個のゲートバスライン２１中のいずれ
か一つのラインが選択され、データバスライン３１には
所定の映像信号が印加される。すると、選択されたゲー
トバスライン２１に接続された薄膜トランジスタらＴＦ
Ｔはすべてがターンオンされ、薄膜トランジスタＴＦＴ
に接続された画素電極２４らのそれぞれには共通電極２
２電圧が印加され、一つの行(row) に該当する画素電極
２４らに共通電極電圧（データバスラインに印加される
電圧と所定の電位差を有する）が印加される。
表示素子は、複数個のゲートバスライン２１中のいずれ
か一つのラインが選択され、データバスライン３１には
所定の映像信号が印加される。すると、選択されたゲー
トバスライン２１に接続された薄膜トランジスタらＴＦ
Ｔはすべてがターンオンされ、薄膜トランジスタＴＦＴ
に接続された画素電極２４らのそれぞれには共通電極２
２電圧が印加され、一つの行(row) に該当する画素電極
２４らに共通電極電圧（データバスラインに印加される
電圧と所定の電位差を有する）が印加される。
【００３７】一方、映像信号が印加されたデータバスラ
イン３１とコンタクトする透明電極３３には映像信号電
圧が印加される。すなわち、一つの列(column)に該当す
る透明電極３３に映像信号電圧が印加されるのである。
すると、ゲートバスライン２１とデータバスライン３１
とが交差するセルで、映像信号電圧の印加された透明電
極３３と接地電圧の印加された画素電極２４間に電圧差
が発生して電界が形成される。したがって、この電界に
より、上下部の絶縁基板２０、３０間に介在された液晶
（図示されず）内の分子らが一定の方向に動作し、光を
透過または遮断させるようになる。
イン３１とコンタクトする透明電極３３には映像信号電
圧が印加される。すなわち、一つの列(column)に該当す
る透明電極３３に映像信号電圧が印加されるのである。
すると、ゲートバスライン２１とデータバスライン３１
とが交差するセルで、映像信号電圧の印加された透明電
極３３と接地電圧の印加された画素電極２４間に電圧差
が発生して電界が形成される。したがって、この電界に
より、上下部の絶縁基板２０、３０間に介在された液晶
（図示されず）内の分子らが一定の方向に動作し、光を
透過または遮断させるようになる。
【００３８】
【発明の効果】以上で詳しく説明したとおりに、本発明
によれば、データバスラインが上部絶縁基板上に形成さ
れることにより、ゲートバスラインとデータバスライン
との短絡が防止される。また、同一基板の上部でゲート
バスラインと交差する配線が減少することで、寄生キャ
パシタンスが減少する。したがって、信号遅延時間が減
るようになる。また、光の開口領域を遮る蓄積容量電極
が単位液晶セルの境界部分に配置されて開口率が改善さ
れる。さらに、上部絶縁基板に形成されるデータバスラ
インが下部基板から入射される光の漏洩を防止するブラ
ックマトリックスでも用いられるので、原価節減の効果
もある。
によれば、データバスラインが上部絶縁基板上に形成さ
れることにより、ゲートバスラインとデータバスライン
との短絡が防止される。また、同一基板の上部でゲート
バスラインと交差する配線が減少することで、寄生キャ
パシタンスが減少する。したがって、信号遅延時間が減
るようになる。また、光の開口領域を遮る蓄積容量電極
が単位液晶セルの境界部分に配置されて開口率が改善さ
れる。さらに、上部絶縁基板に形成されるデータバスラ
インが下部基板から入射される光の漏洩を防止するブラ
ックマトリックスでも用いられるので、原価節減の効果
もある。
【００３９】本発明の原理と精神に反しない範囲での色
々な実施の形態はこの技術に属する当業者に自明なだけ
でなく、容易に発明することが可能である。したがっ
て、前記の請求範囲は先に説明されたのに限定しない。
前記の請求範囲はこの発明に内在している特許性のある
新規の全てのものを含み、合わせてこの発明が属する技
術分野で通常の知識を有する人により均等に処理される
あらゆる特徴を含む。
々な実施の形態はこの技術に属する当業者に自明なだけ
でなく、容易に発明することが可能である。したがっ
て、前記の請求範囲は先に説明されたのに限定しない。
前記の請求範囲はこの発明に内在している特許性のある
新規の全てのものを含み、合わせてこの発明が属する技
術分野で通常の知識を有する人により均等に処理される
あらゆる特徴を含む。
【図１】従来のアクティブマトリックス型液晶表示素子
の下部絶縁基板の平面図である。
の下部絶縁基板の平面図である。
【図２】従来のアクティブマトリックス型液晶表示素子
の上部絶縁基板の平面図である。
の上部絶縁基板の平面図である。
【図３】本発明による液晶表示素子の下部絶縁基板の平
面図である。
面図である。
【図４】本発明による液晶表示素子の上部絶縁基板の平
面図である。
面図である。
２０、３０ 絶縁基板 ２１−１、２１−２ ゲートバスライン ２１Ａ ゲート電極 ２２ 共通電極 ２２Ａ 蓄積容量電極 ２３ 非晶質シリコン層 ２４ 画素電極 ２５ ソース電極 ２６ ドレイン電極 ３１−１、３１−２ データバスライン ３１Ａ 突出部 ３２ カラーフィルター ３３ 透明電極
Claims (20)
- 【請求項１】 下部絶縁基板と、下部絶縁基板上に複数
個が平行に形成され、選択信号が印加されるゲートバス
ラインと、前記下部絶縁基板上に形成される共通電極
と、前記ゲートバスラインと共通電極に接続される薄膜
トランジスタと、前記薄膜トランジスタの動作によって
前記共通電極の電圧が印加される画素電極と、前記下部
絶縁基板と対向する上部絶縁基板と、前記上部絶縁基板
上に複数個が平行に配置され、映像信号が印加されるデ
ータバスラインと、前記データバスラインを含む上部絶
縁基板上に形成されるカラーフィルターと、前記データ
バスラインとコンタクトし、カラーフィルター上に配置
される透明電極とを含むことを特徴とする液晶表示素
子。 - 【請求項２】 前記ゲートバスラインと共通電極は同一
方向に平行に配置され、前記共通電極はゲートバスライ
ンらの間に配置されることを特徴とする請求項１記載の
液晶表示素子。 - 【請求項３】 前記共通電極は、共通電極から延長さ
れ、共通電極と垂直な方向に引出された複数個の蓄積容
量電極を含むことを特徴とする請求項１記載の液晶表示
素子。 - 【請求項４】 前記画素電極は蓄積容量電極と所定部分
オーバーラップするように配置されることを特徴とする
請求項３記載の液晶表示素子。 - 【請求項５】 前記データバスラインと前記蓄積容量電
極は互いに対応する位置に配置されることを特徴とする
請求項３記載の液晶表示素子。 - 【請求項６】 前記データバスラインは前記ゲートバス
ラインと垂直な方向に配置されることを特徴とする請求
項１記載の液晶表示素子。 - 【請求項７】 前記データバスラインは、下部絶縁基板
のゲートバスラインまたは共通電極と対応する位置に、
それらと同一方向に引出された複数個の突出部を有する
ことを特徴とする請求項１記載の液晶表示素子。 - 【請求項８】 前記透明電極は前記データバスラインの
突出部とコンタクトすることを特徴とする請求項７記載
の液晶表示素子。 - 【請求項９】 前記透明電極は、前記隣接して平行な一
対のデータバスラインの両側縁とオーバーラップするよ
うに、前記データバスラインと平行に配置されることを
特徴とする請求項１記載の液晶表示素子。 - 【請求項１０】 前記カラーフィルターは前記隣接して
平行な一対のデータバスラインの両側縁とオーバーラッ
プすることを特徴とする請求項１記載の液晶表示素子。 - 【請求項１１】 前記薄膜トランジスタは、前記ゲート
バスラインから該当の共通電極に向けて所定の長さだけ
引出されたゲート電極と、前記ゲート電極上部に置かれ
た非晶質シリコン層と、前記非晶質シリコン層の一方の
側とオーバーラップし前記共通電極とコンタクトするソ
ース電極と、前記非晶質シリコン層の他方の側とオーバ
ーラップし前記画素電極とコンタクトするドレイン電極
とを含むことを特徴とする請求項１記載の液晶表示素
子。 - 【請求項１２】 下部絶縁基板と、 前記下部絶縁基板表
面に形成され、セル選択信号が印加される一定等間隔に
平行に形成される複数個のゲートバスラインと、前記下
部絶縁基板上に形成され、前記ゲートバスラインと平行
に前記ゲートバスラインら間に配置される複数個の共通
電極と、前記共通電極からゲートバスラインに向けて一
定等間隔に引出され、単位セル当たり一つずつ配置され
る蓄積容量電極と、前記ゲートバスライン及び前記蓄積
容量電極と接続される薄膜トランジスタと、前記薄膜ト
ランジスタに各々接続されて前記共通電極の電圧が印加
され、前記蓄積容量電極と所定部分オーバーラップする
画素電極と、前記下部絶縁基板と対向する上部絶縁基板
と、前記上部絶縁基板に形成され、前記ゲートバスライ
ンと交差する方向に複数個が平行に配置されるデータバ
スラインと、前記データバスラインを含む上部絶縁基板
上に形成されるカラーフィルターと、前記カラーフィル
ター上に配置され前記データバスラインとコンタクトす
る透明電極とを含むことを特徴とする液晶表示素子。 - 【請求項１３】 前記薄膜トランジスタは、ゲートバス
ラインから所定の長さだけ引出されたゲート電極と、前
記ゲート電極上部に置かれた非晶質シリコン層と、前記
非晶質シリコン層の一方の側とオーバーラップし前記蓄
積容量電極とコンタクトするソース電極と、前記非晶質
シリコン層の他方の側とオーバーラップし前記画素電極
とコンタクトするドレイン電極とを含むことを特徴とす
る請求項１２記載の液晶表示素子。 - 【請求項１４】 前記データバスラインと前記蓄積容量
電極は上下の絶縁基板で互いに対応する位置に配置され
ることを特徴とする請求項１２記載の液晶表示素子。 - 【請求項１５】 前記データバスラインは、前記下部絶
縁基板のゲートバスラインまたは共通電極と対応する位
置に、それらと同一方向に引出された複数個の突出部を
有することを特徴とする請求項１２記載の液晶表示素
子。 - 【請求項１６】 前記透明電極は前記データバスライン
の突出部とコンタクトすることを特徴とする請求項１５
記載の液晶表示素子。 - 【請求項１７】 前記透明電極は、前記隣接して平行な
一対のデータバスラインの両側縁とオーバーラップする
ように、前記データバスラインと平行に配置されること
を特徴とする請求項１６記載の液晶表示素子。 - 【請求項１８】 前記カラーフィルターは前記隣接して
平行な一対のデータバスラインの両側縁とオーバーラッ
プすることを特徴とする請求項１２記載の液晶表示素
子。 - 【請求項１９】 下部絶縁基板と、前記下部絶縁基板表
面に一定等間隔に平行に形成され、 これと垂直な方向に
突出するゲート電極を含み、セル選択信号が印加される
複数個のゲートバスラインと、前記下部絶縁基板上に形
成され、前記ゲートバスラインと平行に前記ゲートバス
ラインらの間に配置される複数個の共通電極と、前記共
通電極から一方の側のゲートバスラインに向けて一定間
隔に引出され、単位セル当たり一つずつ配置される蓄積
容量電極と、前記ゲートバスラインと前記蓄積容量電極
と接続され、前記ゲート電極、ゲート電極上の非晶質シ
リコン層、前記非晶質シリコン層の一方の側とオーバー
ラップして前記蓄積容量電極とコンタクトするソース電
極、前記非晶質シリコン層の他方の側と接続されるドレ
イン電極を含む薄膜トランジスタと、前記薄膜トランジ
スタのドレインと各々接続され、前記蓄積容量電極と所
定部分オーバーラップする画素電極と、前記下部絶縁基
板と対向する上部絶縁基板と、前記上部絶縁基板に形成
され、前記ゲートバスラインと交差する方向に配置さ
れ、前記ゲートバスライン及び共通電極と対応する位置
にこれと垂直な方向に延長される突出部を含むデータバ
スラインと、前記データバスラインを含む上部絶縁基板
上に形成されるカラーフィルターと、前記カラーフィル
ター上に配置され、前記隣接して平行な一対のデータバ
スラインらの両側縁とオーバーラップするように形成さ
れ、前記データバスラインの突出部中のいずれか一つと
コンタクトする透明電極とを含むことを特徴とする液晶
表示素子。 - 【請求項２０】 前記カラーフィルターは前記隣接して
平行な一対のデータバスラインの両側縁とオーバーラッ
プすることを特徴とする請求項１９記載の液晶表示素
子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996P77739 | 1996-12-30 | ||
| KR1019960077739A KR100228431B1 (ko) | 1996-12-30 | 1996-12-30 | 액정 표시 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10293324A true JPH10293324A (ja) | 1998-11-04 |
| JP3156179B2 JP3156179B2 (ja) | 2001-04-16 |
Family
ID=19492675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36742597A Expired - Lifetime JP3156179B2 (ja) | 1996-12-30 | 1997-12-25 | 液晶表示素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5886756A (ja) |
| JP (1) | JP3156179B2 (ja) |
| KR (1) | KR100228431B1 (ja) |
| TW (1) | TW590236U (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100209281B1 (ko) * | 1996-10-16 | 1999-07-15 | 김영환 | 액정 표시 소자 및 그 제조방법 |
| JPH10221704A (ja) * | 1997-02-07 | 1998-08-21 | Sharp Corp | 反射型液晶表示装置およびその製造方法 |
| KR100312753B1 (ko) * | 1998-10-13 | 2002-04-06 | 윤종용 | 광시야각액정표시장치 |
| TW575775B (en) * | 2001-01-29 | 2004-02-11 | Hitachi Ltd | Liquid crystal display device |
| KR20030075046A (ko) * | 2002-03-15 | 2003-09-22 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| KR101012786B1 (ko) * | 2003-07-23 | 2011-02-08 | 삼성전자주식회사 | 액정 표시 장치 |
| KR20070031620A (ko) | 2005-09-15 | 2007-03-20 | 삼성전자주식회사 | 액정 표시 장치 |
| KR102497784B1 (ko) * | 2015-10-06 | 2023-02-09 | 삼성디스플레이 주식회사 | 표시장치 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0376329B1 (en) * | 1988-12-28 | 1995-03-08 | Sony Corporation | Liquid crystal display device |
| FR2662290B1 (fr) * | 1990-05-15 | 1992-07-24 | France Telecom | Procede de realisation d'un ecran d'affichage a matrice active et a condensateurs de stockage et ecran obtenu par ce procede. |
| NL194848C (nl) * | 1992-06-01 | 2003-04-03 | Samsung Electronics Co Ltd | Vloeibaar-kristalindicatorinrichting. |
| KR0173692B1 (ko) * | 1993-10-06 | 1999-03-20 | 모리시타 요이찌 | 박막트랜지스터의 제조방법 |
| TW321731B (ja) * | 1994-07-27 | 1997-12-01 | Hitachi Ltd | |
| KR0163933B1 (ko) * | 1995-01-27 | 1999-01-15 | 김광호 | 박막트랜지스터 액정 디스플레이의 기생용량 및 축적용량의 구조 및 그 제조 방법 |
-
1996
- 1996-12-30 KR KR1019960077739A patent/KR100228431B1/ko active IP Right Grant
-
1997
- 1997-12-13 TW TW089217012U patent/TW590236U/zh not_active IP Right Cessation
- 1997-12-25 JP JP36742597A patent/JP3156179B2/ja not_active Expired - Lifetime
- 1997-12-26 US US08/998,532 patent/US5886756A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100228431B1 (ko) | 1999-11-01 |
| JP3156179B2 (ja) | 2001-04-16 |
| US5886756A (en) | 1999-03-23 |
| KR19980058415A (ko) | 1998-10-07 |
| TW590236U (en) | 2004-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100209281B1 (ko) | 액정 표시 소자 및 그 제조방법 | |
| JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| US4783147A (en) | Active matrix display screen without spurious transistor | |
| US7626646B2 (en) | Substrate for display device and display device equipped therewith | |
| JPS6265017A (ja) | 冗長な導体構造を持つ薄膜ｆｅｔ駆動形液晶表示装置 | |
| JP2003195330A (ja) | 液晶表示装置 | |
| JP2002014363A (ja) | フリンジフィールドスイッチングモード液晶表示装置 | |
| US6819385B2 (en) | Transflective pixel structure | |
| JPH10123573A (ja) | 液晶表示素子 | |
| US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
| JP2002151699A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2002040480A (ja) | 液晶表示装置 | |
| JPH06281959A (ja) | アクティブマトリックス液晶表示装置 | |
| KR20030025999A (ko) | 어레이 기판 및 이를 이용한 액정 표시 장치 | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| KR20020009144A (ko) | 액정 표시장치 | |
| JP3156179B2 (ja) | 液晶表示素子 | |
| JP2828981B2 (ja) | 液晶ディスプレイパネル | |
| JPH10228031A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH08262495A (ja) | 薄膜トランジスタパネル | |
| JP2541446B2 (ja) | アクティブマトリックスパネル | |
| JP2001119032A (ja) | アクティブマトリクス型表示装置 | |
| KR100569271B1 (ko) | 박막 트랜지스터 액정표시장치 | |
| JP2000206565A (ja) | 表示装置用半導体素子及びこれを用いた液晶表示装置 | |
| JPH10133234A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |