KR0173692B1 - 박막트랜지스터의 제조방법 - Google Patents

박막트랜지스터의 제조방법 Download PDF

Info

Publication number
KR0173692B1
KR0173692B1 KR1019940025397A KR19940025397A KR0173692B1 KR 0173692 B1 KR0173692 B1 KR 0173692B1 KR 1019940025397 A KR1019940025397 A KR 1019940025397A KR 19940025397 A KR19940025397 A KR 19940025397A KR 0173692 B1 KR0173692 B1 KR 0173692B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
insulating film
interlayer insulating
forming
Prior art date
Application number
KR1019940025397A
Other languages
English (en)
Inventor
마모루 후루타
테츠야 카와무라
시게키 마에가와
유타카 미야타
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시기가이샤 filed Critical 모리시타 요이찌
Application granted granted Critical
Publication of KR0173692B1 publication Critical patent/KR0173692B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막트랜지스터를 스위칭소자에 사용한 액정표시장치 혹은 이미지 센서등의 입출력장치의 기술에 관한 것으로서, 고수율인 박막트랜지스터의 제조방법을 제공하고, 또, 본 발명을 사용함으로써 박막트랜지스터어레이를 사용한 액정 표시장치의 개구율의 향상 등의 특성향상을 실현가능한 박막트랜지스터의 제조방법을 제공하는 것을 목적으로 한 것이며, 그 구성에 있어서, 먼저 투광성기판(11)위에 반도체박막(14)을 형성하고, 박막트랜지스터의 활성층의 형상으로 가공한다. 상기 반도체박막위에 게이트절연막(15)을 형성하고, 상기 절연막(15)위에 게이트전극(16)을 형성한다. 게이트전극(16)의 형성후, 상기 게이트전극(16)을 마스크로해서 불순물주입을 행하여 박막트랜지스터의 소스 및 드레인영역을 형성한다. 주입한 불순물의 활성화처리를 행한 후, 제1층간절연막(17a)을 형성한다. 제1층간절연막(17a)위에 산화물도전성박막(indium thin oxide)을 형성하고 표시전극(12)의 형상으로 가공한다. 표시전극(12)위에 제2층간절연막(17a)을 형성한다. 제2층간절연막(17b)위에 금속박막을 형성하고, 데이터배선(18)의 형상으로 가공하는 것을 특징으로 한 것이다.

Description

박막트랜지스터의 제조방법
제1도는 본 발명의 제조방법을 사용한 액정표시장치에 사용하는 박막트랜지스터어레이의 공정단면도의 제1실시예를 표시한 도면.
제2도는 본 발명의 제조방법을 사용한 액정표시장치에 사용하는 박막트랜지스터어레이의 공정단면도의 제2실시예를 표시한 도면.
제3도는 본 발명의 실시예에서 사용한 박막트랜지스터에 의한 액정표시장치용 박막트랜지스터어레이의 평면도의 일예를 표시한 도면.
제4도는 제3도 B-B`단면에서의 구성단면도의 일예이고, 제4도(a)는 제8도의 박막트랜지스터를 사용한 경우를 표시한 도면, 제4도(b)는 제1도의 박막트랜지스터를 사용한 경우를 표시한 도면, 제4도(c)는 제2도의 박막트랜지스터를 사용한 경우를 표시한 도면.
제5도는 본 발명의 박막트랜지스터어레이를 사용한 액정표시장치의 일예를 표시한 도면.
제6도는 종래예인 상부게이트구성의 박막트랜지스터어레이의 구성단면도의 일예를 표시한 도면.
제7도는 제6도중에 표시한 반도체박막과 화소전극과의 접촉부(콘택트홀부)의 확대도의 일예를 표시한 도면.
제8도는 제6도에 도시된 박막트랜지스터를 사용한 액정표시장치용 박막트랜지스터어레이의 평면도의 일예를 표시한 도면.
* 도면의 주요부분에 대한 부호의 설명
11 : 투광성기판 12 : 표시전극
14 : 다결정실리콘박막 15 : 게이트절연막
16 : 게이트전극 17 : 층간절연막
18 : 데이터배선 17a : 제1층간절연막
17b : 제2층간절연막 22 : 칼라필터층
23 : 블랙매트릭스 24 : 오버코트층
25 : 대향전극(ITO막)
본 발명은 박막트랜지스터를 스위칭소자에 사용한 액정표시장치 혹은 이미지 센서 등의 입출력장치에 관한 기술이다.
종래의 기술을 액정표시장치에 사용하는 박막트랜지스터를 예로 들어서 설명한다.
제6도는 액티브매트릭스형 액정표시장치에 사용되고 있는 상부게이트형 다결정실리콘박막트랜지스터어레이의 공정단면도의 일예이다. 먼저 제6도(a)에 표시한 바와 같이 투광성기판(11)위에 다결정실리콘박막(14)을 형성하고 상기 다결정실리콘박막을 박막트랜지스터의 형상으로 가공한다. 다결정실리콘박막을 피복하도록 산화실리콘박막으로 이루어진 게이트절연막(15)을 형성한다. 게이트절연막 위에 게이트전극(16)을 형성한다. 게이트전극을 형성한 후, 박막트랜지스터의 소스 및 드레인영역에 불순물을 주입한다. 불순물주입에는 이온주입법을 사용하고, 게이트전극을 마스크로서 게이트절연막을 통해서 다결정실리콘막에 불순물을 주입한다. 다음에 도입한 불순물의 활성화처리를 행한 후, 제6도(b)에 표시한 바와 같이 산화규소막으로 이루어진 층간절연막(17)을 형성한다. 박막트랜지스터의 소스 및 드레인영역위의 절연막에 콘택트홀을 개구한다. 그후 제6도(c)에 표시한 바와 같이 ITO(Indium Tin Oxide)막에 의해 표시전극(12)을 형성한다. 마지막으로 데이터배선(18)을 형성해서 박막트랜지스터가 완성된다.
제6도에 표시한 박막트랜지스터의 제조방법에 있어서의 과제에 관해서 설명한다.
제1의 과제는 표시전극의 단선에 관한 불량이다.
제7도는 제6도(c)의 영역A에 표시한 콘택트홀부의 확대도나, 콘택크홀부에서는 게이트절연막과 층간절연막의 적층막의 단차가 존재한다. 제7도에서는 콘택트홀부의 단차는 400㎚(게이트절연막 200㎚+층간절연막200㎚)인데 대하여, 표시전극이 되는 ITO 막은 100㎚이므로 콘택트홀단차부에서의 ITO막의 피복성(Step Coverage)이 악화되고, 단선등의 불량이 발생하는 확률이 증대한다. 종래 전기콘택트홀부에서의 표시전극의 단선을 방지하기 위해서는, 콘택트홀단차부의 에칭형상을 제어하고 적절한 데이퍼형상을 형성함으로써 스텝커버리지의 악화를 방지하는 기법이 사용되는 일이 많다.
제2과제는 표시전극과 배선간의 단락에 관한 것이다.
제8도는 제6도에 표시한 박막트랜지스터를 사용한 액정표시장치용 박막트랜지스터어레이의 구성도(평면도)의 일예이다. 제8도의 A-A'부가 박막트랜지스터이고, 구성단면도는 제6도(c)에 표시한 것과 동일하다. 제8도의 박막트랜지스터어레이에서는 데이터배선(18)과 표시전극(12)이 제3도의 B-B'영역에서 인접해서 형성되어 있다. 제8도의 B-B'의 구성단면도를 제4도(a)에 표시하였으나, 데이터배선과 표시전극간에는 절연막이 존재하지 않기 때문에 패턴형성공정에서 이물질등에 의해 데이터배선과 표시전극간이 전기적으로 단락하는 쇼트의 발생확률이 높다. 상기 쇼트확률은 데이터배선과 표시전극간의 거리가 짧을수록 증대하기 때문에 적절한 간격이 필요하게 되고 액정표시장치의 개구율이 감소된다.
제3과제는 패턴화공정에서의 부식이다.
제6도(c)에 표시한 데이터배선(A1)막의 패턴화공정에서는 A1막과 ITO막이 동일평면상에 형성되는(대면적에서 직접적으로 접촉하는 )구성 때문에, 포지티브형 포토레지스트를 사용한 포토리소그래피의 현상공정에서 A1막의 부식이 발생한다. 이 때문에 데이터배선의 패턴화공정만 네가티비형 포토레지스트를 사용할 필요가 있었다. 또한 상기 포토리소그래피 공정에서 A1/ITO간의 부식에 관해서는, 예를 들면 일본국 특원평 5-111439를 참고하면 된다.
본 발명의 목적은 고수율인 박막트랜지스터의 제조방법을 제공하는 데 있다. 또, 본 발명을 사용함으로써 박막트랜지스터어레이를 사용한 액정표시장치의 개구율을 향상하는 특성향상이 실현가능하다.
본 발명의 제조방법은 먼저 투광성기판위에 반도체박막을 형성하고, 박막트랜지스터의 활성층의 형성으로 가공한다. 상기 반도체박막위에 게이트절연막을 형성하고, 상기 절연막위에 게이트전극을 형성한다. 게이트전극을 형성한 후, 상기 게이트전극을 마스크로서 불순물주입을 행하여 박막트랜지스터의 소스 및 드레인영역을 형성한다. 주입한 불순물의 활성화처리를 행한 후, 제1층간절연막을 형성한다. 제1층간절연막위에 산화물도전성박막(Indium thin oxide)을 형성하고 표시전극의 형상으로 가공한다. 표시전극위에 제2층간절연막을 형성한다. 제2층간절연막위에 금속박막을 형성하고, 데이터배선의 형상으로 가공함으로써 박막트랜지스터가 완성된다.
본 발명의 제조방법을 사용함으로써, 산화물도전성박막(표시전극)과 반도체 박막과의 접속부에서 단선 등의 불량을 방지할 수 있다. 또, 액정표시장치를 제작하는 경우에는 표시전극과 박막트랜지스터의 데이터배선사이는 절연막에 의해 절연·분리되어 있기 때문에 이물질 등에 의한 쇼트확률(액정표시장치의 화상결함)을 대폭으로 저감할 수 있다. 또 박막트랜지스터의 데이터배선과 표시전극과의 간격을 저감해도 쇼트의 발생확률이 증대하지 않기 때문에 박막트랜지스터어레이의 개구율이 향상된다.
이하에 본 발명의 실시예를 액티브매트릭스형 액정표시장치에 사용하는 박막트랜지스터의 제조방법을 예로 설명한다. 이하의 실시예중에서는 박막트랜지스터의 표시전극쪽을 드레인전극으로 규정해서 설명하고 있다.
[실시예1]
본 발명의 제1실시예에 대하여 제1도의 제조공정단면도를 사용해서 설명한다.
먼저 제1도(a)에 표시한 바와 같이 투광성기판(11)위에 두께 100㎚의 다결정실리콘박막(14)을 형성한다. 다결정실리콘의 형성은, 먼저 실란(SiH4) 및 수소(H2)가스를 사용한 플라즈마CVD법으로 비정실실리콘박막을 형성하고, 질소속에서의 열처리(450℃, 120분)에 의해 비정질실리콘막속의 수소농도를 저감한다. 그후 비정질실리콘박막에 XeCl엑사이머레이저(파장 308㎚)를 조사하고, 비정실실리콘박막을 결정화함으로써 다결정실리콘박막을 형성한다. 형성한 다결정실리콘박막을 박막트랜지스터의 형상으로 가공한 후, 다결정실리콘박막위에 게이트절연막(15)으로 되는 두께 100㎚의 산화실리콘박막을 형성한다. 산화실리콘박막위에 두께 200㎚의 탄탈(Ta)박막을 형성하고, 게이트전극(16)의 형상으로 가공한다. 게이트전극의 형성 후, 상기 게이트전극을 마스크로해서 인이온 산화실리콘박막을 통해서 다결정실리콘박막에 주입하여 박막트랜지스터의 소스 및 드레인영역을 형성한다. 인이온의 주입조건은 가속전압 80KV, 주입총량 1×1015㎝-2이다. 주입한 불순물은 600℃, 24시간의 질소분위기에서 열처리에 의해 활성화하였다. 다음에 제1도(b)에 표시한 바와 같이 표시전극(12)을 막두께 100㎚의 산화물도전성박막(ITO막)에 의해서 형성한다. 표시전극의 형성후, 막두께 400㎚의 산화실리콘박막으로 이루어진 층간절연막(17)을 형성한다. 층간절연막의 형성후, 다결정실리콘박막의 미결합수(댕그링본드)를 종단(터미네이트)하고 특성을 향상시키기 위해 수소플라즈마 처리를 행한다. 수소플라즈마처리는 평행평판형 플라즈마 CVD장치를 사용하고, 조건은 수소가스압 1Torr, RF전력 300W, 기판온도 300℃, 처리시간 2시간이다. 수소플라즈마 처리후, 산화실리콘박막에 콘택트홀을 개구한다. 마지막으로 막두께 70㎚의 Al막에 의해서 데이터배선(18)을 형성하여 박막트랜지스터가 완성된다[제1도(c)].
[실시예 2]
본 발명의 제2실시예에 대하여 제2도의 제조공정단면도를 사용해서 설명한다.
먼저 제2도(a)에 표시한 바와 같이 투과성기판(11)위에 두께 100㎚의 다결정실리콘박막을 형성한다. 다결정실리콘의 형성은, 먼저 실란(SiH4) 및 질소(H2)가스를 사용한 감압 CVD 법을 사용하여 기판온도 550℃에서 비정질실리콘박막을 형성한다. 비정실실리콘박막을 질소속에서 열처리(600℃, 10시간)에 의해 결정화하여 다결정실리콘박막을 형성한다. 형성한 다결정실리콘박막을 박막트랜지스터의 형상(14)으로 가공한 후, 다결정실리콘박막위에 게이트절연막(15)으로 되는 두께 100㎚의 산화실리콘박막을 형성한다. 산화실리콘박막위에 두께 200㎚의 탄탈(Ta)박막을 형성하고, 게이트전극(16)의 형상으로 가공한다. 게이트전극의 형성후, 상기 게이트전극을 마스크로 해서 인이온산화실리콘박막을 통해서 다결정실리콘박막에 주입하여 박막트랜지스터의 소스 및 드레인영역을 형성한다. 인이온의 주입 조건은 가속전압 80KV, 주입총량 1×1015㎝-2이다. 주입한 불순물은 600℃, 24시간의 질소분위기에서의 열처리에 의해 활성화하였다. 다음에 제2도(b)에 표시한 바와 같이 제1층간절연막(17a)이 되는 산화실리콘박막을 300㎚형성한다. 제1층간절연막위에, 산화물도전성박막(ITO막)을 사용해서 표시전극(12)을 형성한다. 표시전극의 형성후, 막두께 200㎚의 산화실리콘박막으로 이루어진 제2층간절연막(17b)을 형성한다. 층간절연막의 형성후, 다결정실리콘박막의 미결합수(댕그링본드)를 종단(터미네이트)하고 특성을 향상시키기 위해 수소플라즈마처리를 행한다. 수소플라즈마처리는 평행평판형 플라즈마CVD장치를 사용하고, 조건은 수소가스압 1Torr, RF 전력 300W, 기판온도 300℃, 처리시간 2시간이다. 수소플라즈마의 처리후, 산화실리콘박막의 콘택트홀을 개구한다. 마지막으로 막두께 70㎚의 Al박막에 의해서 데이터배선(18)을 형성한다. 데이터배선의 형성후, 질화실리콘박막을 500㎚형성하고, 포토리소그래피법을 사용해서 표시전극위의 절연막(질화실리콘 및 산화실리콘박막)을 제거하여 박막트랜지스터가 완성된다. 표시전극위의 절연막의 제거하기 위해 4불화탄소(CF4)와 산소(O2)의 혼합가스를 사용한 반응에칭법을 사용하였다.
본 실시예 2중에서는 제1및 제2층간절연막으로서 산화실리콘박막을 사용하였으나, 산화실리콘박막이외에 예를 들면 질화실리콘박막 혹은 산화실리콘박막과 질화실리콘박막의 적층막을 사용해도 마찬가지의 효과를 얻을 수 있다.
상기 실시예1 및 실시예2에서 설명한 바와 같이 본 발명의 제조방법을 사용함으로써, 종래 직접 접촉하고 있던 박막트랜지스터의 드레인영역과 표시전극이 데이터배선(18)을 통해서 접속되게 되어, 드레인영역에서의 콘택트불량이나 단선이 대폭으로 감소하여 수율이 향상되었다.
제3도에서 본 실시예에 표시한 박막트랜지스터를 사용한 액정표시장치용 액티브매트릭스어레이의 구성도(평면도)를 표시한다. 제4도에 제3도 및 제8도의 B-B`단면에서의 데이터배선과 표시전극의 구성단면도를 표시한다. 종래예에서는 제6도(c)에 표시한 바와 같이 표시전극(12)과 데이터배선(18)이 동일평면상에 존재하고 있으며 상기 전극간의 쇼트를 저감하기 위하여 배선간에는 적절한 간격이 필요한 반면에, 본 발명의 박막트랜지스터어레이의 표시전극과 데이터배선간은 층간절연막에 의해 절연·분리되기 때문에, 공정중의 더스트등에 의한 표시전극 및 데이터배선간의 인접쇼트를 대폭으로 감소시킬 수 있고 제조수율이 향상되는 동시에 데이터배선과 표시전극간의 간격을 작게 설계할 수 있어 액정표시장치의 개구율이 향상되고 콘트라스트가 증대하였다. 또, 데이터배선과 표시전극인 ITO막이 층간절연막에 의해 절연분리되어 있기 때문에, 데이터배선의 형성시에 포토리소그래피 공정에서 Al의 부식도 방지할 수 있었다.
[실시예 3]
제5도에 본 발명의 박막트랜지스터어레이를 사용한 액정표시장치에 있어서의 일화소의 단면도의 일예를 표시한다. 액정층은 대향하는 2매의 유리기판(11)에 끼워져서 존재하고 있다. 한쪽의 기판위에는 칼라필터층(22)과 블랙매트릭스(23)가 형성되어 있고, 오버코트층(24)을 통해서 대향전극(ITO막)(25)이 형성되어 있다. 또, 다른쪽의 기판에는 박막트랜지스터가 집적화되어 있다. 제5도에 표시한 박막트랜지스터부는 실시예1 또는 실시예 2에서 설명한 제조방법을 사용해서 제작되어 있으며, 또한 표시전극위의 절연막은 제거되어 있다. 본 박막트랜지스터는 다결정실리콘으로 형성되어 있고, 동일기판의 외주부에는 박막트랜지스터어레이를 구동하는 주변회로가 다결정실리콘박막트랜지스터에 의해 형성되어 있다.

Claims (4)

  1. 반도체활성층이 다결정실리콘박막으로 이루어진 상부게이트형 박막트랜지스터어레이에 있어서, 표시전극이 게이트전극의 위쪽 또한 데이터배선의 아래쪽에 형성되어 있고, 상기 표시전극과 게이트전극 및 데이터배선의 각 사이에 층간절연막을 가진 것을 특징으로 하는 박막트랜지스터.
  2. 투광성기판위에 다결정실리콘박막을 형성하고, 소정의 형상으로 가공하는 스텝과, 상기 다결정실리콘박막을 피복하도록 게이트절연막을 형성하는 스텝과, 게이트절연막위에 게이트전극을 형성하는 스텝과, 상기 게이트전극을 마스크로 해서 다결정실리콘박막에 불순물주입을 행하고 박막트랜지스터의 소스 및 드레인 영역을 형성하는 스텝과, 박막트랜지스터의 소스 및 드레인영역의 형성후, 상기 게이트전극을 피복하도록 제1층간절연막을 형성하는 스텝과, 상기 제1층간절연막위에 산화물도전성박막으로 이루어진 표시전극을 형성하는 스텝과, 상기 표시전극을 피복하도록 제 층간절연막을 형성하는 스텝과, 상기 제2층간절연막의 형성후, 박막트랜지스터의 소스 및 드레인영역위 및 표시전극의 일부에 콘택트홀을 개구하는 스텝과, 콘택트홀의 개구후에 박막트랜지스터의 소스 및 드레인배선을 형성하는 스텝과, 상기 소스 및 드레인배선을 피복하도록 절연막을 형성하는 스텝으로 이루어진 것을 특징으로 하는 박막트랜지스터의 제조방법.
  3. 제2항에 있어서, 상기 제1 및 제2절연막으로서 산화실리콘박막 혹은 질화실리콘박막을 적어도 가지고, 또한 소스 및 드레인배선위에 형성하는 절연막으로서 질화실리콘박막을 가진 것을 특징으로 하는 박막트랜지스터의 제조방법.
  4. 1쌍의 유리기판사이에 끼워져서 액정이 존재하고, 한쪽의 유리기판위에는, 제1항에 기재된 박막트랜지스터를 사용한 박막트랜지스터어레이를 가지고 있고, 상기 박막트랜지스터어레이의 표시전극위의 절연막의 일부가 제거되어 있고, 상기 표시전극을 개재해서 액정을 스위칭하는 것을 특징으로 하는 액정표시장치.
KR1019940025397A 1993-10-06 1994-10-05 박막트랜지스터의 제조방법 KR0173692B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-250680 1993-10-06
JP25068093 1993-10-06

Publications (1)

Publication Number Publication Date
KR0173692B1 true KR0173692B1 (ko) 1999-03-20

Family

ID=17211454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940025397A KR0173692B1 (ko) 1993-10-06 1994-10-05 박막트랜지스터의 제조방법

Country Status (3)

Country Link
US (1) US5523865A (ko)
KR (1) KR0173692B1 (ko)
TW (1) TW358988B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08122768A (ja) * 1994-10-19 1996-05-17 Sony Corp 表示装置
JPH0943628A (ja) * 1995-08-01 1997-02-14 Toshiba Corp 液晶表示装置
JPH09105952A (ja) * 1995-10-11 1997-04-22 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示装置
JPH09311342A (ja) * 1996-05-16 1997-12-02 Semiconductor Energy Lab Co Ltd 表示装置
US6288764B1 (en) 1996-06-25 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device or electronic device having liquid crystal display panel
KR100228431B1 (ko) * 1996-12-30 1999-11-01 김영환 액정 표시 소자 및 그 제조방법
US6215541B1 (en) * 1997-11-20 2001-04-10 Samsung Electronics Co., Ltd. Liquid crystal displays and manufacturing methods thereof
KR100271043B1 (ko) * 1997-11-28 2000-11-01 구본준, 론 위라하디락사 액정표시장치의 기판 및 그 제조방법(liquid crystal display and method of manufacturing the same)
FR2815143B1 (fr) * 2000-10-11 2005-11-18 Lg Philips Lcd Co Ltd Substrat reseau pour un affichage a cristaux liquides et methode de fabrication de celui-ci
JP3736513B2 (ja) * 2001-10-04 2006-01-18 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP4021194B2 (ja) * 2001-12-28 2007-12-12 シャープ株式会社 薄膜トランジスタ装置の製造方法
JP2003202593A (ja) * 2002-01-04 2003-07-18 Fujitsu Display Technologies Corp 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法
JP3938112B2 (ja) * 2002-11-29 2007-06-27 セイコーエプソン株式会社 電気光学装置並びに電子機器
KR20140081413A (ko) 2012-12-21 2014-07-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103879954B (zh) * 2014-03-20 2017-04-12 浙江工业大学 一种硅基上非晶硅与玻璃的阳极键合方法及其应用
JP6677114B2 (ja) * 2016-07-19 2020-04-08 豊田合成株式会社 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414278A (en) * 1991-07-04 1995-05-09 Mitsushibi Denki Kabushiki Kaisha Active matrix liquid crystal display device
US5403756A (en) * 1991-11-20 1995-04-04 Sharp Kabushiki Kaisha Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor
US5317433A (en) * 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
JPH05158069A (ja) * 1991-12-04 1993-06-25 Seiko Epson Corp 液晶表示装置
JPH05206462A (ja) * 1991-12-25 1993-08-13 Seiko Epson Corp 液晶表示装置

Also Published As

Publication number Publication date
US5523865A (en) 1996-06-04
TW358988B (en) 1999-05-21

Similar Documents

Publication Publication Date Title
KR0173692B1 (ko) 박막트랜지스터의 제조방법
KR100386204B1 (ko) 반도체 장치
US7102164B2 (en) Semiconductor device having a conductive layer with a light shielding part
JP3274081B2 (ja) 薄膜トランジスタの製造方法および液晶表示装置の製造方法
KR100355713B1 (ko) 탑 게이트 방식 티에프티 엘시디 및 제조방법
USRE43557E1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US4918504A (en) Active matrix cell
KR100466582B1 (ko) 평면표시장치 및 그 제조방법
KR960010931B1 (ko) 반도체 집접회로 및 그 제작방법
KR100250389B1 (ko) 박막트랜지스터와 그 제조방법 및 액정표시장치
KR100697262B1 (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법
KR100928490B1 (ko) 액정표시패널 및 그 제조 방법
KR100697263B1 (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
KR100343307B1 (ko) 박막 트랜지스터의 제조방법
KR20020001733A (ko) 박막 트랜지스터와 그 제조 방법
US6534350B2 (en) Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step
JPH09139503A (ja) 逆スタガ型薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置
JP3438178B2 (ja) 薄膜トランジスタアレイとこれを用いた液晶表示装置
JP3776183B2 (ja) 絶縁ゲイト型電界効果トランジスタの作製方法
JPH10200121A (ja) 薄膜トランジスタ基板の製造方法
JP3358284B2 (ja) 薄膜トランジスタの製造方法
JPH08181319A (ja) 薄膜トランジスタとその製造方法
JP2921816B2 (ja) アクティブマトリクス基板およびその製造方法
KR100212270B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR100687331B1 (ko) 박막 트랜지스터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061031

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee