JP3938112B2 - 電気光学装置並びに電子機器 - Google Patents

電気光学装置並びに電子機器 Download PDF

Info

Publication number
JP3938112B2
JP3938112B2 JP2003202639A JP2003202639A JP3938112B2 JP 3938112 B2 JP3938112 B2 JP 3938112B2 JP 2003202639 A JP2003202639 A JP 2003202639A JP 2003202639 A JP2003202639 A JP 2003202639A JP 3938112 B2 JP3938112 B2 JP 3938112B2
Authority
JP
Japan
Prior art keywords
insulating film
electro
protective insulating
pixel electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003202639A
Other languages
English (en)
Other versions
JP2004226954A (ja
Inventor
研一 高原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003202639A priority Critical patent/JP3938112B2/ja
Priority to US10/704,569 priority patent/US7075109B2/en
Priority to TW092132324A priority patent/TWI247252B/zh
Priority to CNB2003101157280A priority patent/CN1215450C/zh
Priority to KR1020030085903A priority patent/KR20040048348A/ko
Publication of JP2004226954A publication Critical patent/JP2004226954A/ja
Application granted granted Critical
Publication of JP3938112B2 publication Critical patent/JP3938112B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133357Planarisation layers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、例えば液晶装置等の電気光学装置及びその製造方法、並びにそのような電気光学装置を具備してなる例えば液晶プロジェクタ等の電子機器の技術分野に属する。
【0002】
【背景技術】
この種の電気光学装置では、一対の基板間に、液晶等の電気光学物質が挟持されてなり、これらのうち一方の基板上において、液晶等に面して各画素に画素電極を備える形式のものが一般的である。この場合、複数の画素電極は、通常は、一定ピッチ(以下適宜、“画素ピッチ”と称する)でマトリクス状に配列される。画素電極の表面或いは液晶等に接触する基板表面には、液晶の配向状態等の電気光学物質の動作状態を規定する配向膜が設けられる。更に、画素電極をスイッチング制御するための薄膜トランジスタ(以下適宜、“TFT”と称する)が各画素電極に対して設けられ、このTFTには、走査信号を供給するための走査線及び画像信号を供給するためのデータ線が設けられる。また、一対の基板のうち他方の基板たる対向基板には、対向電極が設けられる。そして、動作時には、TFTによりスイッチング制御される画素電極と対向電極との間で、液晶等に対して駆動電界が印加され、液晶等の駆動が画素単位で行われる。
【0003】
この種の電気光学装置では、液晶等に面する基板面に凹凸或いは段差があると、液晶の配向状態など、電気光学物質の動作状態に乱れが生じる。しかるに、基板上には、画素電極の下層側に、走査線、データ線、TFT等が作り込まれており、何らの対策も施さねば、これら各種の配線や電子素子の存在に起因して、係る凹凸或いは段差が生じてしまう。
【0004】
そこで、基板に凹部を掘っておき、これに各種の配線や電子素子を埋め込むことにより、液晶等に面する基板面に発生する凹凸或いは段差を低減する技術が開発されている(特許文献1参照)。更に、画素電極の下地層となる最上に位置する層間絶縁膜の表面をCMP(Chemical Mechanical Polishing:化学的機械研磨)処理を施す技術も開発されている(特許文献1参照)。
【0005】
他方、この種の電気光学装置では、液晶等に直流電圧が印加されるのを避ける目的やフリッカを防止する目的で、複数の画素電極の駆動電位極性を、例えばフィールト単位で、画素行毎に反転させる行方向反転駆動方式(以下適宜、“1H反転駆動方式”と称する)や、画素列毎に反転駆動する列方向反転駆動方式(以下適宜、“1S反転駆動方式”と称する)が採用されている。係る反転駆動方式を採用すると、相隣接する画素電極間に横電界が発生する。このため、基板面に垂直な縦電界で駆動されることが予定されている当該電気光学装置においては、係る横電界の強さに応じて表示画像に乱れが生じる。そこで、従来は、基板に凹部を掘っておき、これに各種の配線や電子素子を部分的に埋め込み且つ部分的に埋め込まないことにより、横電界を低減させるための保護用絶縁膜を、横電界が生じる領域である走査線又はデータ線に沿った各画素の非開口領域に形成する技術が開発されている(特許文献2参照)。
【0006】
【特許文献1】
特開2000−258796号公報
【特許文献2】
特開2001−142414号公報
【0007】
【発明が解決しようとする課題】
しかしながら、特許文献1又は特許文献2の技術では、画素電極自体の存在による段差については、対処できない。即ち、間隙をおいて平面配列された複数の画素電極における各縁には、画素電極の膜厚に応じた段差が生じてしまう。更に、通常は、画素電極を薄膜トランジスタに直接又は間接に接続するためのコンタクトホールの開孔に応じて画素電極の表面に生じる窪みについても、これら特許文献1又は特許文献2の技術では、対処できない。
【0008】
そして、このような画素電極の縁付近における段差或いはコンタクトホール付近の窪みによって、当該画素電極上にポリイミド等から形成された配向膜をラビングする際に、ポリイミド等のカスが発生したり、溜まったりする。これに代えて又は加えて、ラビング後の諸工程で、当該カスが液晶等中に浮遊してしまう場合もある。これらの配向膜の材料カスによって、最終的に表示される画像中に輝度ムラ或いは表示ムラが生じるという技術的問題点が生じる。
【0009】
特に、表示画像の高精細化という一般的要請に応えるべく画素ピッチを微細化し、更に基板間ギャップを狭めて行くに連れて、このような画素電極自体の存在に起因する段差やコンタクトホール付近の窪みは、相対的に大きくなる。他方で、画素ピッチの微細化によって、ポリイミド等のカスの大きさについても相対的に大きくなる。よって、表示画像を高品位にすべく画素ピッチを微細化する程に、このような画素電極の縁付近やコンタクトホール付近で発生した又は溜まったカスや、電気光学物質中に浮遊したカスによる技術的問題は、深刻さを増してしまうのである。
【0010】
本発明は上述の問題点に鑑みなされたものであり、例えば画素電極の縁付近やコンタクトホール付近で配向膜の材料カス等の不純物の存在が低減され、これにより電気光学物質中に浮遊する不純物についても低減されており、輝度ムラ或いは表示ムラが低減された高品位の画像表示が可能な電気光学装置及びその製造方法、並びにそのような電気光学装置を具備してなる電子機器を提供することを課題とする。
【0011】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、一対の基板間に電気光学物質が挟持されてなり、該一対の基板のうち一方の基板上に、平面的に見て相互に間隙を隔てて配列された複数の画素電極と、該画素電極の下地となる下地層と、該下地層の下方に形成されると共に上記画素電極に接続された配線及び電子素子の少なくとも一方と、上記間隙において上記下地層上に少なくとも部分的に形成されると共に上記画素電極の縁部分上に重ねて形成されることで上記画素電極の縁部分における端面を覆う保護用絶縁膜と、該保護用絶縁膜及び上記画素電極の中央部分を含む一面に塗布されると共に所定ラビング方向のラビング処理が施された配向膜とを備える。
【0012】
本発明の電気光学装置によれば、その動作時には、電子素子の一例たる薄膜トランジスタに、例えば配線の一例たるデータ線を介して画像信号が供給され、例えば配線の他の例たる走査線を介して走査信号が供給される。すると、例えば薄膜トランジスタに接続された画素電極を、薄膜トランジスタによりスイッチング制御することによって、アクティブマトリクス駆動方式による駆動を行なえる。このような基板に対向する他方の基板たる対向基板には、液晶等の電気光学物質を介して、画素電極に対向配置された対向電極が設けられて、これと画素電極との間で電圧印加が行われる。また、横電界駆動方式の場合には、このような対向電極は不要であり、相隣接する画素電極間で電圧印加が行われる。若しくは、画素電極を、電子素子の他の例たる薄膜ダイオード(以下適宜、TFDと称する)によりアクティブマトリクス駆動を行うように構成してもよいし、又は、電子素子を介することなく、画像信号等を、アイランド状、ストライプ状、セグメント状等の各種形状の画素電極に供給するように構成してもよい。
【0013】
本実施形態では特に、保護用絶縁膜が、画素電極の間隙において下地層上に少なくとも部分的に形成されると共に画素電極の縁部分上に重ねて形成される。これらにより、保護用絶縁膜は、画素電極の縁部分における端面を覆うように設けられている。尚、このような保護用絶縁膜は、例えば、酸化シリコン、窒化シリコン等の透明な絶縁膜がパターニングされてなる。そして、配向膜は、保護用絶縁膜及び画素電極の中央部分を含む一面に塗布されると共に所定ラビング方向のラビング処理が施されている。よって、画素電極の縁が絶縁膜で覆われているので、画素電極の縁付近における段差が低減されることになる。従って、ポリイミド等の配向膜をラビング処理する際に発生する、画素電極の縁付近における配向膜の材料カスの発生量を効率的に低減できる。更に、画素電極の縁やその上の配向膜が、ラビング時に局所的に剥がれる或いは微視的に見て剥がれる事態をも効果的に未然防止でき、この剥がれに伴って発生する配向膜の材料カスについても、結果として低減できることになる。或いは、この剥がれに伴って発生するラビング不良についても、結果として低減できることになる。加えて、例えば液晶等の電気光学物質内に、このようにして発生した材料カスが浮遊することも効果的に防止し得る。
【0014】
しかも、保護用絶縁膜は、画素電極の間隙や画素電極の縁部分上に重ねて形成され、表示に係る各画素の開口領域を占める画素電極の中央部分に形成しないで済む。従って、当該保護用絶縁膜の存在により、表示が行われる開口領域内では、表示画像の焼き付き現象は起こらない。
【0015】
以上の結果、本発明の電気光学装置によれば、例えば画素電極の縁付近で配向膜の材料カス等の不純物の存在が低減され、これにより電気光学物質中に浮遊する不純物についても低減されており、輝度ムラ或いは表示ムラが低減された高品位の画像表示が可能となる。特に、画素ピッチを狭めることで、画素電極の端面における段差やコンタクトホールに起因した窪み等が相対的に大きくなっても、或いは配向膜の材料カスのサイズが相対的に大きくなっても、これらによる悪影響を、本発明の電気光学装置では効率的に低減できる。従って、表示画像の高精細化を進める上で大変有利である。
【0016】
本発明の電気光学装置の一態様では、上記下地層には、平坦化処理が施されている。
【0017】
この態様によれば、平坦化処理が施された下地層上に、画素電極が形成され、更にその上に保護用絶縁膜が形成されている。従って、電気光学物質に接触する配向膜表面の平坦度を全体に渡って高めることができ、これにより液晶の配向不良等の電気光学物質の動作不良を低減できる。しかも、このように平坦度が高められた画素電極の縁付近における画素電極自体の存在に起因した段差についても、前述の如く保護用絶縁膜によって低減可能であるので、最終的に、配向膜の材料カスを一層低減できる。
【0018】
本発明の電気光学装置の一態様では、上記保護用絶縁膜には、平坦化処理が施されている。
【0019】
この態様によれば、平坦化処理が施された保護用絶縁膜上に、配向膜が形成されている。従って、電気光学物質に接触する配向膜表面の平坦度を全体に渡って高めることができ、これにより液晶の配向不良等の電気光学物質の動作不良を低減できる。しかも、このように平坦度が高められた画素電極の縁付近における画素電極自体の存在に起因した段差についても、前述の如く保護用絶縁膜によって低減可能であるので、最終的に、配向膜の材料カスを一層低減できる。
【0020】
本発明の電気光学装置の他の態様では、上記画素電極は、上記配線及び電子素子の少なくとも一方にコンタクトホールを介して接続されており、上記保護用絶縁膜は、上記端面を覆うのに加えて、上記コンタクトホールの開孔に対応する上記画素電極の窪み部分を覆うように形成されている。
【0021】
この態様によれば、画素電極は、配線及び電子素子の少なくとも一方にコンタクトホールを介して接続されている。よって、このコンタクトホールの開孔に応じて、画素電極の表面には、窪みが生じる。仮に、この窪みの上に配向膜を直接形成したのでは、そのラビング時に、配向膜の材料カスが窪み付近で、即ち窪みによる段差付近或いは凹凸付近で発生したり溜まったりしてしまう。しかるに、この態様では、保護用絶縁膜は、画素電極の縁部分のみならず、この窪み部分を覆うように形成されている。従って、配向膜の材料カスがコンタクトホールの開孔付近で発生したり、溜まったりする事態を効果的に未然防止できる。
【0022】
本発明の電気光学装置の他の態様では、上記一対の基板の少なくとも一方上に、上記間隙に加えて上記保護用絶縁膜が形成された平面領域を各画素の非開口領域として覆う遮光膜を更に備える。
【0023】
この態様によれば、画素電極間の間隙の全部又は一部を占める保護用絶縁膜は、遮光膜によって覆われ、各画素の非開口領域内に配置される。よって、保護用絶縁膜に直接的に面することによって、電気光学物質のうちその動作状態が局所的に劣化する部分については、実際の表示とは殆ど関係なくなるので、表示品位の劣化を招かないようにできる。例えば、保護用絶縁膜の存在による直流電圧の印加によって劣化する電気光学物質部分については、実際の表示上は見えなくできる。更に、保護用絶縁膜の存在により透過率が低下するとしても、若しくは透明でない又は遮光性の保護用絶縁膜を用いたとしても、実際の表示上は見えないので、特に支障は生じないで済む。
【0024】
尚、このように各画素の非開口領域を規定する遮光膜は、一対の基板のうち一方の基板に設けてもよいし、他方の基板に設けてもよい。また、遮光膜の一部を一方の基板に設け、残りの部分を他方の基板に設けてもよい。更に、このような遮光膜を、両方の基板に冗長的に設けてもよいし、大きさを多少変えて、両方の基板に重ねて形成してもよい。特に、画素電極等が設けられた基板に、遮光膜を設ける場合には、配線や電子素子と遮光膜とを少なくとも部分的に共用することも可能であり、所謂内蔵遮光膜として構築することも可能である。
【0025】
本発明の電気光学装置の他の態様では、上記保護用絶縁膜の縁部分は、その縁において45度以下のテーパ角を有するテーパが設けられている。
【0026】
この態様によれば、保護用絶縁膜の縁部分は、その縁において45度以下のテーパ角を有するテーパが設けられている。即ち、保護用絶縁膜の縁部分或いは端面は、相対的に緩やかな段差とされている。従って、保護用絶縁膜上において、配向膜が形成され且つそれにラビング処理が施されても、当該テーパが設けられた段差の緩やかさに応じて、配向膜の材料カスが発生したり溜まったりする量を低減できる。また、この段差の緩やかさに応じて、ラビング時に配向膜が剥がれる事態も低減できる。
【0027】
このテーパに係る態様では、好ましくは、上記テーパ角は、30度以下である。
【0028】
このように構成すれば、保護用絶縁膜の縁部分或いは端面は、非常に緩やかな段差とされているので、その上で配向膜が形成され且つそれにラビング処理が施されても、配向膜の材料カスが発生したり溜まったりする量を顕著に低減できる。
【0029】
上述のテーパに係る態様では、上記テーパは、上記保護用絶縁膜の縁部分のうち上記所定ラビング方向に交差する方向に延びる部分に設けられてよい。
【0030】
このように構成すれば、配向膜のラビング時に、擦り上げ或いは擦り下げとなる保護用絶縁膜の縁部分については、テーパが設けられていることになる。従って、当該段差に起因して配向膜の材料カスが発生したり溜まったりする量を顕著に低減できる。
【0031】
本発明の電気光学装置の他の態様では、上記保護用絶縁膜は、上記画素電極の中央部分上に重ねて形成されていない。
【0032】
この態様によれば、保護用絶縁膜は、画素電極の縁部分に重ねて形成されており、画素電極の中央部分上に重ねて形成されていない。従って、画素電極の中央部分では、即ち実際に表示が行われる開口領域内では、当該保護用絶縁膜の存在による表示画像の焼き付き現象は起こらないようにできる。
【0033】
本発明の電気光学装置の他の態様では、上記配線及び電子素子の少なくとも一方は、相交差する走査線及びデータ線と、これらから走査信号及び画像信号が夫々供給されると共に上記画素電極をスイッチング制御する薄膜トランジスタとを含み、上記保護用絶縁膜は、平面形状が、上記走査線及び上記データ線に対応する上記間隙に沿ってストライプ状又は格子状に延びる構成である。
【0034】
この態様によれば、その動作時には、薄膜トランジスタに、データ線を介して画像信号が供給され、走査線を介して走査信号が供給され、TFTアクティブマトリクス駆動方式による駆動を行なわれる。ここで特に、保護用絶縁膜は、その平面形状が、間隙に沿ってストライプ状又は格子状に延び、他方の基板側に突出した保護用絶縁膜を構成する。この態様では特に、下地層に対して平坦化処理を施すことによって、当該保護用絶縁膜を除く構成要素により下地層上に凹凸が生じない構成を採れば、概ね当該保護用絶縁膜の存在のみによって、高い信頼性で前述の如く配向膜の材料カスが発生したり溜まったりする事態を防止できる。
【0035】
尚、上記保護絶縁膜は、基準電位に対して互いに異なる極性で上記電気光学物質を駆動する隣合う上記画素電極の間隙に沿ってストライプ状に延びる。又は該ストライプ状に延びる領域が、その他領域より上記画素電極からの高さが高い。又は、上記保護絶縁膜は、基準電位に対して互いに異なる極性で上記電気光学物質を駆動する隣合う上記画素電極の間隙の近傍領域に設けられている。又は上記保護用絶縁膜の該近傍領域が、その他領域より画素電極からの高さが高い。
【0036】
例えば上記電気光学装置の駆動方法が画素行毎に反転させる行方向反転駆動方式である1H反転駆動の場合、上記保護用絶縁膜は、上記走査線及び上記データ線に対応する上記間隙に沿って格子状に延びると共に、上記走査線に対応してX方向に延設された保護用絶縁膜の、画素電極からの高さが、上記データ線に対応してY方向に延設された保護用絶縁膜の、画素電極からの高さより高い。尚、上記格子状の交差領域の画素電極からの高さは、どちらの高さに揃っていても良い。
【0037】
また、上記電気光学装置の駆動方法が画素列毎に反転駆動する列方向反転駆動方式である1S反転駆動の場合、上記保護用絶縁膜は、上記走査線及び上記データ線に対応する上記間隙に沿って格子状に延びると共に、上記走査線に対応してX方向に延設された保護用絶縁膜の画素電極からの高さが、上記データ線に対応してY方向に延設された保護用絶縁膜の高さより低い。尚、上記格子状の交差領域の画素電極からの高さは、どちらの高さに揃っていても良い。
【0038】
さらに、上記電気光学装置の駆動方法が画素毎に反転駆動するドット反転駆動の場合、上記保護用絶縁膜は、上記走査線及び上記データ線に対応する上記間隙に沿って格子状に延設されると共に、上記走査線に対応してX方向に延設された保護用絶縁膜の高さと、上記データ線に対応してY方向に延設された保護用絶縁膜の高さとが、略同一高さである。
【0039】
これらの構成によれば、隣合う該画素電極間の駆動極性が反転することによ該間隙に発生する横電界が、電気光学物質に及ぼす影響を、上記保護用絶縁膜により低減でき、さらに横電界とは関係のない部分の保護用絶縁膜の画素電極表面からの高さを相対的に低くすることにより、余分な高さの保護用絶縁膜があることによるラビング時の配向膜の材料カスが発生するのを防ぐことができる。
【0040】
この態様では、上記画素電極は、上記薄膜トランジスタを介して行方向に延びる配列毎又は列方向に延びる配列毎に反転駆動され、上記保護用絶縁膜は、上記間隙のうち上記画素電極間で横電界が生じる間隙に沿ってストライプ状に延びるように構成してもよい。
【0041】
このように構成すれば、当該TFTアクティブマトリクス駆動方式において、前述した1H反転駆動方式を採用する場合には、保護用絶縁膜から、走査線に沿ったストライプ状の保護用絶縁膜を形成すれば、横電界が電気光学物質に及ぼす影響を当該保護用絶縁膜の存在によって低減できる。即ち、横電界の電気力線が保護用絶縁膜を通過する分だけ、電気光学物質を通過する分が減少し、これに応じて横電界の悪影響が低減される。或いは、前述した1S反転駆動方式を採用する場合には、保護用絶縁膜から、データ線に沿ったストライプ状の保護用絶縁膜を形成すれば、横電界が電気光学物質に及ぼす影響を当該保護用絶縁膜の存在によって低減できる。更に、画素毎に駆動電位極性を反転させる所謂“ドット反転駆動方式”を採用する場合には、走査線及びデータ線の両者に沿った格子状の保護用絶縁膜を形成すれば、横電界が電気光学物質に及ぼす影響を当該保護用絶縁膜の存在によって低減できる。このように構成する際には特に、下地層に対して平坦化処理を施すことによって、当該保護用絶縁膜を除く構成要素により下地層上に凹凸が生じない構成を採れば、概ね当該保護用絶縁膜の存在のみによって、高精度で横電界を低減できる。
【0042】
本発明の電気光学装置の他の態様では、上記保護用絶縁膜の膜厚は、上記縁部分に重ねて形成される個所において、上記一対の基板の間隙の1/10以上且つ1/4以下である。
【0043】
この態様によれば、保護用絶縁膜の膜厚は、縁部分に重ねて形成される個所において、基板の間隙、即ち基板間ギャップの1/10以上且つ1/4以下であるので、液晶の配向不良等の電気光学物質の動作不良を低減できる。しかも、配向膜の材料カスが発生したり溜まったりするのを効率的に防止できる。加えて、前述の如く反転駆動方式を採用した際には特に、当該保護用絶縁膜からなる適当な高さの保護用絶縁膜の存在によって、横電界の影響を効率良く低減できる。
【0044】
本発明の電気光学装置の製造方法は上記課題を解決するために、基板上に、配線及び電子素子の少なくとも一方を形成する工程と、該配線及び電子素子の少なくとも一方上に、下地層を形成する工程と、該下地層上に、平面的に見て相互に間隙を隔てて配列されると共に上記配線及び電子素子の少なくとも一方に接続された複数の画素電極を形成する工程と、上記画素電極の縁部分における端面を覆うように、上記間隙において上記下地層上に少なくとも部分的に且つ上記画素電極の縁部分上に重ねて保護用絶縁膜を形成する工程と、該保護用絶縁膜及び上記画素電極の中央部分を含む一面に配向膜を塗布する工程と、該配向膜に所定ラビング方向のラビング処理を施す工程とを備える。
【0045】
本発明の電気光学装置の製造方法によれば、基板上に、走査線、データ線、薄膜トランジスタ、蓄積容量、中継層等の各種配線や電子素子を形成する。そして、この上に、スパッタリング、CVD(Chemical Vapor Deposition)等の成膜技術によって、シリケートガラス膜或いは酸化シリコン膜や窒化シリコン膜等からなる下地層を形成する。更に、この下地層上に、例えばコンタクトホールを介して配線や電子素子に接続された複数の画素電極を形成する。係る画素電極は、例えば、ITO(Indium Tin Oxide)膜をスパッタリング等により成膜し、これをパターニングすることで形成する。更に、画素電極の縁部分における端面を覆うように、画素電極の縁部分上に重ねて保護用絶縁膜を形成する。このような保護用絶縁膜は、例えば、スパッタリングやCVDによって酸化シリコン、窒化シリコン膜等を形成後に、パターニングにより形成する。その後、保護用絶縁膜が形成された後における基板表面の一面に、例えばポリイミド等からなる配向膜を塗布し、更にこれにラビング処理を施す。このように、上述した本発明の電気光学装置を比較的効率良く製造できる。
【0046】
そして本発明では特に、画素電極の縁部分における端面を覆うように画素電極の縁部分上に重ねて保護用絶縁膜を形成してから、配向膜を塗布し、ラビング処理を施すので、当該ラビング処理中に、配向膜の材料カスが、画素電極の縁付近の段差で発生したり溜まったりすることを効果的に防止できる。
【0047】
本発明の電気光学装置の製造方法の一態様では、上記下地層を形成する工程の後に、上記下地層に平坦化処理を施す工程を更に備える。
【0048】
この態様によれば、下地層を平坦化後に、その上に画素電極及び保護用絶縁膜を形成する。従って、画素電極の縁部分等の画素電極の存在に起因する段差を除けば、画素電極上やその間隙の露出した下地層上には、段差が殆ど無くなる。このため、これらの上に保護用絶縁膜を形成することで、配向膜の材料カスが、画素電極の縁付近の段差で発生したり溜まったりすることを効果的に防止できる。これと共に、前述の如き反転駆動方式を採用した場合に、横電界の悪影響を低減するのに適した高さ及び形状を有する保護用絶縁膜を、殆ど平坦な表面上に、保護用絶縁膜を利用して高精度で形成できる。
【0049】
本発明の電気光学装置の製造方法の他の態様では、上記下地層に平坦化処理を施す工程の後に、上記画素電極を上記配線及び電子素子の少なくとも一方に接続するためのコンタクトホールを開孔する工程を更に備え、上記保護用絶縁膜を形成する工程は、上記保護用絶縁膜が、上記コンタクトホールの開孔に対応する上記画素電極の窪み部分を覆うように形成する。
【0050】
この態様によれば、下地層の平坦化処理後に、コンタクトホールを開孔する。そして、このコンタクトホールにより、その上に形成される画素電極と、その下方に作り込まれている配線又は電子素子とを接続する。従って、コンタクトホールの開孔に対応して画素電極の表面には、窪みが生じる。ここで仮に、この窪みの上に配向膜を直接形成したのでは、そのラビング時に、配向膜の材料カスが窪み付近で、即ち窪みによる段差付近或いは凹凸付近で発生したり溜まったりしてしまう。しかるに、この態様では、保護用絶縁膜を、画素電極の縁部分のみならず、この窪み部分を覆うように形成する。従って、配向膜の材料カスがコンタクトホールの開孔付近で発生したり、溜まったりする事態を効果的に未然防止できる。
【0051】
本発明の電気光学装置の製造方法の他の態様では、上記保護用絶縁膜を形成する工程は、上記画素電極上及び上記間隙から露出した上記下地層上の一面に絶縁膜を形成する工程と、絶縁膜に平坦化処理を施す工程と、該平坦化処理が施された絶縁膜に、エッチングによるパターニングを施すことで上記保護用絶縁膜を形成する工程とを含む。
【0052】
この態様によれば、画素電極を形成した後における基板表面の一面に、絶縁膜を形成し、これを平坦化処理した後にエッチングによるパターニングを施すことで、保護用絶縁膜を形成する。従って、表面が平坦化された保護用絶縁膜を、所定領域に精度良く形成できる。
【0053】
この態様では、上記エッチングは、ウエットエッチングを含んでよい。
【0054】
このように製造すれば、表面が平坦化された保護用絶縁膜における端面を緩やかな傾斜を持った端面として形成できる。言い換えれば、例えば45度以下或いは30度以下といった適当なテーパ角のテーパ状に形成できる。尚、ウエットエッチングのみでエッチングしてもよいし、ウエットエッチングとドライエッチングとを組み合わせてエッチングしてもよい。
【0055】
本発明の電気光学装置の製造方法の他の態様では、上記保護用絶縁膜を形成する工程は、上記配線及び電子素子の少なくとも一方に対しダメージを与えない所定温度以下で行われる。
【0056】
この態様によれば、例えば、CVDやスパッタリング、エッチングを用いての保護用絶縁膜の形成は、例えば摂氏400度下など、所定温度以下で行う。これによって、下地層の下方に既に作り込んだ、例えばTFT、蓄積容量、データ線、走査線等の各種配線や電子素子に対し、ダメージを与えないようにできる。即ち、半導体層中で高温により拡散を起こして半導体層の性質を変化させたり、導電膜や絶縁膜に熱応力による変形が生じたりクラックが入ったりしないようにできる。具体的には、低温CVD、低温スパッタリング等の、所謂低温処理によって、係る保護用絶縁膜の形成を行う。
【0057】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備してなる。
【0058】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、輝度ムラや表示ムラが低減されており、高品位の画像表示が可能な、投射型表示装置、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置を実現することも可能である。
【0059】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【0060】
【発明の実施の形態】
以下では、本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を、TFTアクティブマトリクス駆動方式の液晶装置に適用したものである。
【0061】
(画素部における構成)
本発明の実施形態における電気光学装置の画素部における構成について、図1から図7を参照して説明する。
【0062】
先ず、図1を参照して、その電気的な回路構成について説明する。ここに図1は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。
【0063】
図1において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極9aと当該画素電極9aをスイッチング制御するためのTFT30とが形成されており、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。
【0064】
また、TFT30のゲートにゲート電極が電気的に接続されており、所定のタイミングで、走査線11a及びゲート電極にパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。
【0065】
画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。
【0066】
ここで保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70を付加する。この蓄積容量70は、走査線11aに並んで設けられ、固定電位側容量電極を含むとともに定電位に固定された容量電極300を含んでいる。
【0067】
次に、図2から図4を参照して、画素部において、TFTアレイ基板の最上層に形成される配向膜の材料カスが発生したり溜まったりするのを防止する構成について説明する。ここに、図2は、本実施形態に係る画素電極、保護用絶縁膜、画素電極を中継電極に接続するためのコンタクトホール及び該中継電極を抜粋して示す、これらが形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。図3は、図2のE−E’断面図である。図4は、比較例における図2のE−E’断面に対応する個所の断面図である。なお、図3及び図4においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【0068】
図2及び図3に示すように、画素部において、アクティブマトリクス基板であるTFTアレイ基板10上には、その最上層に、配向膜16が形成されている。配向膜16は、例えばポリイミド等が塗布された後、所定ラビング方向のラビング処理が施されることで形成されている。尚、図2には、配向膜16の存在は図示されていないが、TFTアレイ基板上の最上層として全面に透明な膜として形成されている。
【0069】
画素電極9aは、図2に示すように、マトリクス状に平面配列されている。各画素電極9aは、図2中、点線9a’により輪郭が示されているように、矩形の平面形状を有する。
【0070】
各画素電極9aは、本発明に係る「下地層」の一例としての層間絶縁膜44に開孔されたコンタクトホール89を介して、中継電極402に接続されている。中継電極402は、後述するように、その下方における積層構造600内に作り込まれた各種配線・電子素子601と接続されている。尚、各種配線・電子素子601の具体的な構成については、後に詳述する(図5から図7参照)。
【0071】
本実施形態では特に、図2中、ハッチングで示した格子状の平面領域に、保護用絶縁膜501が形成されている。そして、図3に示したように、保護用絶縁膜501は、画素電極9aと配向膜16との間に積層されている。保護用絶縁膜501は、例えば、酸化シリコン、窒化シリコン等の透明な絶縁膜がパターニングされてなる。そして、保護用絶縁膜501は、画素電極9aの縁部分における端面を覆うように設けられている。
【0072】
ここで図4の比較例の如く、本実施形態の構成から保護用絶縁膜501を取り除いた構成について考察を加える。この比較例の場合、図中破線の円で示すように、画素電極9aの端面付近における、画素電極9a及び層間絶縁膜44の表面の凹凸に応じて、配向膜16の表面に凹凸551が形成されている。更に、画素電極9aのコンタクトホール89付近における、画素電極9aの表面の凹凸に応じて、配向膜16の表面に凹凸552が形成されている。従って、図中矢印で示したラビング方向550のラビング処理を配向膜16に対して施した場合、これら端面付近の凹凸551及びコンタクトホール89付近の凹凸552で、配向膜16の材料カスが発生したり、溜まったりしてしまうのである。或いは、このような凹凸551及び552の存在により、ラビング時に配向膜16の表面が部分的に剥がれて、これが更に配向膜16の材料カスの発生を助長したり、ラビング不良を発生させたりする。この結果、図5に示した比較例におけるTFTアレイ基板10を用いた電気光学装置においては、輝度ムラや表示ムラが生じてしまう。加えて、このように発生した材料カスは、当該TFTアレイ基板10を一方の基板として液晶等の電気光学物質を挟持する構成を採用した場合に、電気光学物質中に浮遊して、係る輝度ムラや表示ムラを更に増大させかねない。
【0073】
これに対して図2及び図3に示したように本実施形態によれば、画素電極9aの端面付近及びコンタクトホール89付近が保護用絶縁膜501で覆われている。しかも、後に製造プロセスのところで詳述するように、層間絶縁膜44の上面に対して及び保護用絶縁膜501の上面に対して、CMP処理、エッチバック処理、スピンコート処理等による平坦化処理が施されている。更に、保護用絶縁膜501の縁付近には、緩やかなテーパ501tが設けられている。
【0074】
従って本実施形態によれば、保護用絶縁膜501の存在により、配向膜16表面における画素電極9aの縁付近の段差が低減される。よって、当該電気光学装置の製造中に、配向膜16をラビング処理する際に発生する、画素電極9aの縁付近における配向膜16の材料カスの発生量を効率的に低減できる。更に、画素電極9aの縁やその上の配向膜16が、ラビング時に部分的に剥がれる或いは微視的に見て剥がれる事態をも効果的に未然防止できる。よって、この剥がれに伴って発生する配向膜16の材料カスについても、結果として低減できる。或いは、この剥がれに伴って発生するラビング不良についても、結果として低減できる。加えて、例えば液晶等の電気光学物質内に、このようにして発生した材料カスが浮遊することも効果的に防止し得る。
【0075】
しかも本実施形態によれば、保護用絶縁膜501は、画素電極9aの間隙付近に形成すれば十分であり、各画素の開口領域を占める画素電極9aの中央部分に形成しないで済む。従って、保護用絶縁膜501の存在により、表示画像の焼き付き現象は起こらないので実用上大変有利である。言い換えれば、保護用絶縁膜501は、各画素の非開口領域内に設けられており、保護用絶縁膜501が設けられた領域(即ち、図2中のハッチング領域)には、後に詳述する如きTFTアレイ基板10上の各種内蔵遮光膜が設けられており、若しくはこれに代えて又は加えて、対向基板上に遮光膜が設けられている。
【0076】
本実施形態では、テーパ501tにおけるテーパ角は、好ましくは、保護用絶縁膜501の縁において、45度以下であり、更に好ましくは、30度以下である。このように緩やかなテーパ501を設けることにより、配向膜16が形成され且つそれにラビング処理が施されても、当該テーパ501が設けられた段差の緩やかさに応じて、配向膜16の材料カスが発生したり溜まったりする量を顕著に低減できる。但し、係るテーパ角度については、このような角度範囲に限らず、画素電極9aの端面と比較して多少なりとも緩やかなテーパ角であれば、相応の効果が得られる。加えて、テーパ501tは、保護用絶縁膜501の縁部分のうち、所定ラビング方向(図4の矢印550参照)に交差する方向に延びる部分に設けられており、それ以外の縁部分に設けられないように構成することも可能である。即ち、配向膜16のラビング時に、擦り上げ或いは擦り下げとなる保護用絶縁膜501の縁部分についてテーパ501tが設けられていれば、配向膜の材料カスが発生したり溜まったりする量を効率的に低減できる。
【0077】
次に、上記データ線6a、走査線11a及びゲート電極、TFT30等による、上述のような回路動作が実現される電気光学装置の、実際の構成について、図5から図7を参照して説明する。ここに、図5は、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。図6は、図5のうち要部、具体的には、データ線、シールド層及び画素電極間の配置関係を示すために、主にこれらのみを抜き出した平面図である。図7は、図5のA−A´断面図である。なお、図7においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【0078】
まず、図5において、画素電極9aは、TFTアレイ基板10上に、マトリクス状に複数設けられており(点線部により輪郭が示されている)、画素電極9aの縦横の境界に各々沿ってデータ線6a及び走査線11aが設けられている。データ線6aは、後述するようにアルミニウム膜等を含む積層構造からなり、走査線11aは、例えば導電性の金属膜、ポリシリコン膜等からなる。また、走査線11aは、半導体層1aのうち図中右上がりの斜線領域で示したチャネル領域1a´に対向するゲート電極3aに電気的に接続されており、該ゲート電極3aは該走査線11aに含まれる形となっている。すなわち、ゲート電極3aとデータ線6aとの交差する箇所にはそれぞれ、チャネル領域1a´に走査線11aに含まれるゲート電極3aが対向配置された画素スイッチング用のTFT30が設けられている。換言すれば、TFT30(ゲート電極を除く。)は、ゲート電極3aと走査線11aとの間に存在するような形態となっている。
【0079】
次に、電気光学装置は、図5のA−A´線断面図たる図7に示すように、例えば、石英基板、ガラス基板、シリコン基板からなるTFTアレイ基板10と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板20とを備えている。
【0080】
TFTアレイ基板10の側には、図7に示すように、上記の画素電極9aが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。画素電極9aは、例えばITO膜等の透明導電性膜からなる。他方、対向基板20の側には、その全面に渡って対向電極21が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。このうち対向電極21は、上述の画素電極9aと同様に、例えばITO膜等の透明導電性膜からなり、上記の配向膜16及び22は、例えば、ポリイミド膜等の透明な有機膜からなる。
【0081】
図7に示すように、対向基板20には、各画素の開口領域以外の領域に遮光膜23が格子状又はストライプ状に形成される。このような構成を採ることで、後述の如くTFTアレイ基板10側に作り込まれたデータ線6a、容量線300等からなる内蔵遮光膜と共に当該遮光膜23の遮光作用により、対向基板20側からの入射光がチャネル領域1a’及びその隣接領域に侵入するのを、より確実に阻止できる。更に、遮光膜23は、少なくとも入射光が照射される面を高反射な膜で形成することにより、電気光学装置の温度上昇を防ぐ働きをするように構成してもよい。遮光膜23は好ましくは、平面的に見てTFTアレイ基板10側の内蔵遮光膜の遮光領域内に位置するように、即ち遮光膜としては一回り小さいように形成する。これにより、遮光膜23により、各画素の開口率を低めることなく、このような遮光及び温度上昇防止の効果が得られる。
【0082】
このように対向配置されたTFTアレイ基板10及び対向基板20間には、後述のシール材(図10及び図11参照)により囲まれた空間に液晶等の電気光学物質が封入され、液晶層50が形成される。液晶層50は、画素電極9aからの電界が印加されていない状態で配向膜16及び22により所定の配向状態をとる。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した電気光学物質からなる。シール材は、TFT基板10及び対向基板20をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【0083】
一方、TFTアレイ基板10上には、上記の画素電極9a及び配向膜16の他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図7に示すように、下から順に、走査線11aを含む第1層、ゲート電極3aを含むTFT30等を含む第2層、蓄積容量70を含む第3層、データ線6a等を含む第4層、シールド層400等を含む第5層、上記の画素電極9a及び配向膜16等を含む第6層(最上層)からなる。また、第1層及び第2層間には下地絶縁膜12が、第2層及び第3層間には第1層間絶縁膜41が、第3層及び第4層間には第2層間絶縁膜42が、第4層及び第5層間には第3層間絶縁膜43が、第5層及び第6層間には第4層間絶縁膜44が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜12、41、42、43及び44には、例えば、TFT30の半導体層1a中の高濃度ソース領域1dとデータ線6aとを電気的に接続するコンタクトホール等もまた設けられている。以下では、これらの各要素について、下から順に説明を行う。
【0084】
まず、第1層には、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線11aが設けられている。この走査線11aは、平面的にみて、図5のX方向に沿うように、ストライプ状にパターニングされている。より詳しく見ると、ストライプ状の走査線11aは、図5のX方向に沿うように延びる本線部と、データ線6a或いはシールド層400が延在する図5のY方向に延びる突出部とを備えている。なお、隣接する走査線11aから延びる突出部は相互に接続されることはなく、したがって、該走査線11aは1本1本分断された形となっている。
【0085】
これにより、走査線11aは、同一行に存在するTFT30のON・OFFを一斉に制御する機能を有することになる。また、該走査線11aは、画素電極9aが形成されない領域を略埋めるように形成されていることから、TFT30に下側から入射しようとする光を遮る機能をも有している。これにより、TFT30の半導体層1aにおける光リーク電流の発生を抑制的にし、フリッカ等のない高品質な画像表示が可能となる。
【0086】
次に、第2層として、ゲート電極3aを含むTFT30が設けられている。TFT30は、図7に示すように、LDD(Lightly Doped Drain)構造を有しており、その構成要素としては、上述したゲート電極3a、例えばポリシリコン膜からなりゲート電極3aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a´、ゲート電極3aと半導体層1aとを絶縁するゲート絶縁膜を含む絶縁膜2、半導体層1aにおける低濃度ソース領域1b及び低濃度ドレイン領域1c並びに高濃度ソース領域1d及び高濃度ドレイン領域1eを備えている。
【0087】
そして、本実施形態においては特に、この第2層には、上述のゲート電極3aと同一膜として中継電極719が形成されている。この中継電極719は、平面的に見て、図5に示すように、各画素電極9aの一辺の略中央に位置するように、島状に形成されている。中継電極719とゲート電極3aとは同一膜として形成されているから、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。
【0088】
なお、上述のTFT30は、好ましくは図7に示したようにLDD構造をもつが、低濃度ソース領域1b及び低濃度ドレイン領域1cに不純物の打ち込みを行わないオフセット構造をもってよいし、ゲート電極3aをマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のTFTであってもよい。また、本実施形態では、画素スイッチング用TFT30のゲート電極を、高濃度ソース領域1d及び高濃度ドレイン領域1e間に1個のみ配置したシングルゲート構造としたが、これらの間に2個以上のゲート電極を配置してもよい。このようにデュアルゲート、あるいはトリプルゲート以上でTFTを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。さらに、TFT30を構成する半導体層1aは非単結晶層でも単結晶層でも構わない。単結晶層の形成には、貼り合わせ法等の公知の方法を用いることができる。半導体層1aを単結晶層とすることで、特に周辺回路の高性能化を図ることができる。
【0089】
以上説明した走査線11aの上、かつ、TFT30の下には、例えばシリコン酸化膜等からなる下地絶縁膜12が設けられている。下地絶縁膜12は、走査線11aからTFT30を層間絶縁する機能のほか、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のTFT30の特性変化を防止する機能を有する。
【0090】
この下地絶縁膜12には、平面的にみて半導体層1aの両脇に、後述するデータ線6aに沿って延びる溝12cvが掘られており、この溝12cvに対応して、その上方に積層されるゲート電極3aは下側に凹状に形成された部分を含んでいる。また、この溝12cv全体を埋めるようにして、ゲート電極3aが形成されていることにより、該ゲート電極3aには、これと一体的に形成された側壁部3bが延設されるようになっている。これにより、TFT30の半導体層1aは、図5によく示されているように、平面的にみて側方から覆われるようになっており、少なくともこの部分からの光の入射が抑制されるようになっている。
【0091】
また、この側壁部3bは、上記の溝12cvを埋めるように形成されているとともに、その下端が上記の走査線11aと接するようにされている。ここで走査線11aは、上述のようにストライプ状に形成されていることから、ある行に存在するゲート電極3a及び走査線11aは、当該行に着目する限り、常に同電位となる。
【0092】
ここで本発明においては、走査線11aに平行するようにして、ゲート電極3aを含む別の走査線を形成するような構造を採用してもよい。この場合においては、該走査線11aと該別の走査線とは、冗長的な配線構造をとることになる。これにより、例えば、該走査線11aの一部に何らかの欠陥があって、正常な通電が不可能となったような場合においても、当該走査線11aと同一の行に存在する別の走査線が健全である限り、それを介してTFT30の動作制御を依然正常に行うことができることになる。
【0093】
さて、前述の第2層に続けて第3層には、蓄積容量70が設けられている。蓄積容量70は、TFT30の高濃度ドレイン領域1e及び画素電極9aに接続された画素電位側容量電極としての下側電極71と、固定電位側容量電極としての容量電極300とが、誘電体膜75を介して対向配置されることにより形成されている。この蓄積容量70によれば、画素電極9aにおける電位保持特性を顕著に高めることが可能となる。また、本実施形態に係る蓄積容量70は、図5の平面図を見るとわかるように、画素電極9aの形成領域にほぼ対応する光透過領域には至らないように形成されているため(換言すれば、遮光領域内に収まるように形成されているため)、電気光学装置全体の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが可能となる。
【0094】
より詳細には、下側電極71は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、下側電極71は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下側電極71は、画素電位側容量電極としての機能のほか、画素電極9aとTFT30の高濃度ドレイン領域1eとを中継接続する機能をもつ。
【0095】
容量電極300は、蓄積容量70の固定電位側容量電極として機能する。本実施形態において、容量電極300を固定電位とするためには、固定電位とされたシールド層400と電気的接続が図られることによりなされている。
【0096】
誘電体膜75は、図7に示すように、例えば膜厚5〜200nm程度の比較的薄いHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量70を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜75は薄いほどよい。そして、本実施形態においては特に、この誘電体膜75は、図7に示すように、下層に酸化シリコン膜75a、上層に窒化シリコン膜75bというように二層構造を有するものとなっている。これにより、比較的誘電率の大きい窒化シリコン膜75bが存在することにより、蓄積容量70の容量値を増大させることが可能となる他、それにもかかわらず、酸化シリコン膜75aが存在することにより、蓄積容量70の耐圧性を低下せしめることがない。このように、誘電体膜75を二層構造とすることにより、相反する二つの作用効果を享受することが可能となる。また、窒化シリコン膜75bが存在することにより、TFT30に対する水の浸入を未然に防止することが可能となっている。これにより、本実施形態では、TFT30におけるスレッショルド電圧の上昇という事態を招来することがなく、比較的長期の装置運用が可能となる。なお、本実施形態では、誘電体膜75は、二層構造を有するものとなっているが、場合によっては、例えば酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というような三層構造や、あるいはそれ以上の積層構造を有するように構成してもよい。
【0097】
以上説明したTFT30ないしゲート電極3a及び中継電極719の上、かつ、蓄積容量70の下には、例えば、NSG(ノンシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはNSGからなる第1層間絶縁膜41が形成されている。そして、この第1層間絶縁膜41には、TFT30の高濃度ソース領域1dと後述するデータ線6aとを電気的に接続するコンタクトホール81が、後記第2層間絶縁膜42を貫通しつつ開孔されている。また、第1層間絶縁膜41には、TFT30の高濃度ドレイン領域1eと蓄積容量70を構成する下側電極71とを電気的に接続するコンタクトホール83が開孔されている。
【0098】
さらに、この第1層間絶縁膜41には、蓄積容量70を構成する画素電位側容量電極としての下側電極71と中継電極719とを電気的に接続するためのコンタクトホール881が開孔されている。更に加えて、第1層間絶縁膜41には、中継電極719と後述する第2中継電極6a2とを電気的に接続するコンタクトホール882が、後記第2層間絶縁膜を貫通しつつ開孔されている。
【0099】
なお、これら四つのコンタクトホールのうち、コンタクトホール81及び882の形成部分では、前述の誘電体膜75が形成されないように、換言すれば、該誘電体膜75に開口部が形成されるようになっている。これは、コンタクトホール81においては、下側電極71を介して、高濃度ソース領域1b及びデータ線6a間の電気的導通を図る必要があるためであり、コンタクトホール882においては、該コンタクトホール882を第1及び第2層間絶縁膜41及び42を貫通させるためである。ちなみに、このような開口部が誘電体膜75に設けられていれば、TFT30の半導体層1aに対する水素化処理を行うような場合において、該処理に用いる水素を、該開口部を通じて半導体層1aにまで容易に到達させることが可能となるという作用効果を得ることも可能となる。
【0100】
また、本実施形態では、第1層間絶縁膜41に対しては、約1000℃の焼成を行うことにより、半導体層1aやゲート電極3aを構成するポリシリコン膜に注入したイオンの活性化を図ってもよい。
【0101】
さて、前述の第3層に続けて第4層には、データ線6aが設けられている。このデータ線6aは、TFT30の半導体層1aの延在する方向に一致するように、すなわち図5中Y方向に重なるようにストライプ状に形成されている。このデータ線6aは、図7に示すように、下層にアルミニウムからなる層、上層に窒化チタンからなる層(図7における符号401参照)の二層構造を有する膜として形成されている。このうちデータ線6aが、比較的低抵抗な材料たるアルミニウムを含むことにより、TFT30、画素電極9aに対する画像信号の供給を滞りなく実現することができる。他方、該データ線6aが、水分の浸入をせき止める作用に比較的優れた窒化チタンを含むことにより、TFT30の耐湿性向上を図ることができ、その寿命長期化を実現することができる。
【0102】
また、この第4層には、データ線6aと同一膜として、シールド層用中継層6a1及び第2中継電極6a2が形成されている。これらは、図5に示すように、平面的に見ると、データ線6aと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。すなわち、図5中最左方に位置するデータ線6aに着目すると、その直右方に略四辺形状を有するシールド層用中継層6a1、更にその右方にシールド層用中継層6a1よりも若干大きめの面積をもつ略四辺形状を有する第2中継電極6a2が形成されている。
【0103】
以上説明した蓄積容量70の上、かつ、データ線6aの下には、例えばNSG、PSG,BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはTEOSガスを用いたプラズマCVD法によって形成された第2層間絶縁膜42が形成されている。この第2層間絶縁膜42には、TFT30の高濃度ソース領域1dとデータ線6aとを電気的に接続する、上記のコンタクトホール81が開孔されているとともに、上記シールド層用中継層6a1と蓄積容量70の上部電極たる容量電極300とを電気的に接続するコンタクトホール801が開孔されている。さらに、第2層間絶縁膜42には、第2中継電極6a2と中継電極719とを電気的に接続するための、上記のコンタクトホール882が形成されている。
【0104】
さて、前述の第4層に続けて第5層には、シールド層400が形成されている。このシールド層400は、平面的にみると、図5及び図6に示すように、図中X方向及びY方向それぞれに延在するように、格子状に形成されている。該シールド層400のうち図中Y方向に延在する部分については特に、データ線6aを覆うように、且つ、該データ線6aよりも幅広に形成されている。また、図中X方向に延在する部分については、後述の第3中継電極402を形成する領域を確保するために、各画素電極9aの一辺の中央付近に切り欠き部を有している。
【0105】
さらには、図5又は図6中、XY方向それぞれに延在するシールド層400の交差部分の隅部においては、該隅部を埋めるようにして、略三角形状の部分が設けられている。シールド層400に、この略三角形状の部分が設けられていることにより、TFT30の半導体層1aに対する光の遮蔽を効果的に行うことができる。すなわち、半導体層1aに対して、斜め上から進入しようとする光は、この三角形状の部分で反射又は吸収されることになり半導体層1aには至らないことになる。したがって、光リーク電流の発生を抑制的にし、フリッカ等のない高品質な画像を表示することが可能となる。
【0106】
このシールド層400は、画素電極9aが配置された画像表示領域10aからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。なお、ここに述べた「定電位源」としては、データ線駆動回路101に供給される正電源や負電源の定電位源でもよいし、対向基板20の対向電極21に供給される定電位源でも構わない。
【0107】
このように、データ線6aの全体を覆うように形成されているとともに(図6参照)、固定電位とされたシールド層400の存在によれば、該データ線6a及び画素電極9a間に生じる容量カップリングの影響を排除することが可能となる。すなわち、データ線6aへの通電に応じて、画素電極9aの電位が変動するという事態を未然に回避することが可能となり、画像上に該データ線6aに沿った表示ムラ等を発生させる可能性を低減することができる。本実施形態においては特に、シールド層400は格子状に形成されているから、走査線11aが延在する部分についても無用な容量カップリングが生じないように、これを抑制することが可能となっている。
【0108】
また、第4層には、このようなシールド層400と同一膜として、本発明にいう「中継層」の一例たる第3中継電極402が形成されている。この第3中継電極402は、後述のコンタクトホール89を介して、第2中継電極6a2及び画素電極9a間の電気的接続を中継する機能を有する。なお、これらシールド層400及び第3中継電極402間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。
【0109】
他方、上述のシールド層400及び第3中継電極402は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の二層構造を有している。これにより、まず、窒化チタンによる水分防止作用の発揮が期待される。また、第3中継電極402において、下層のアルミニウムからなる層は、第2中継電極6a2と接続され、上層の窒化チタンからなる層は、ITO等からなる画素電極9aと接続されるようになっている。この場合、とりわけ後者の接続は良好に行われることになる。この点、仮に、アルミニウムとITOとを直接に接続してしまう形態をとると、両者間において電食が生じてしまい、アルミニウムの断線、あるいはアルミナの形成による絶縁等のため、好ましい電気的接続が実現されないこととは対照的である。このように、本実施形態では、第3中継電極402と画素電極9aとの電気的接続を良好に実現することができることにより、該画素電極9aに対する電圧印加、あるいは該画素電極9aにおける電位保持特性を良好に維持することが可能となる。
【0110】
さらには、シールド層400及び第3中継電極402は、光反射性能に比較的優れたアルミニウムを含み、且つ、光吸収性能に比較的優れた窒化チタンを含むことから、遮光層として機能し得る。すなわち、これらによれば、TFT30の半導体層1aに対する入射光(図7参照)の進行を、その上側で遮ることが可能である。なお、このようなことについては、既に述べたように、上述の容量電極300及びデータ線6aについても同様にいえる。本実施形態においては、これらシールド層400、第3中継電極402、容量電極300及びデータ線6aが、TFTアレイ基板10上に構築される積層構造の一部をなしつつ、TFT30に対する上側からの光入射を遮る上側遮光膜(あるいは、「積層構造の一部」を構成しているという点に着目すれば「内蔵遮光膜」)として機能しうる。なお、この「上側遮光膜」ないし「内蔵遮光膜」なる概念によれば、上述の構成のほか、ゲート電極3aや下側電極71等もまた、それに含まれるものとして考えることができる。要は、最も広義に解する前提の下、TFTアレイ基板10上に構築される不透明な材料からなる構成であれば、「上側遮光膜」ないし「内蔵遮光膜」と呼びうる。
【0111】
以上説明した前述のデータ線6aの上、かつ、シールド層400の下には、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくは、TEOSガスを用いたプラズマCVD法で形成された第3層間絶縁膜43が形成されている。この第3層間絶縁膜43には、上記のシールド層400とシールド層用中継層6a1とを電気的に接続するためのコンタクトホール803、及び、第3中継電極402と第2中継電極6a2とを電気的に接続するためのコンタクトホール804がそれぞれ開孔されている。
【0112】
なお、第2層間絶縁膜42に対しては、第1層間絶縁膜41に関して前述したような焼成を行わないことにより、容量電極300の界面付近に生じるストレスの緩和を図るようにしてもよい。
【0113】
最後に、第6層には、上述したように画素電極9aがマトリクス状に形成され、該画素電極9a上に配向膜16が形成されている。そして、この画素電極9a下には、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはBPSGからなる第4層間絶縁膜44が形成されている。この第4層間絶縁膜44には、画素電極9a及び上記の第3中継電極402間を電気的に接続するためのコンタクトホール89が開孔されている。また、本実施形態では特に、第4層間絶縁膜44の表面は、CMP(Chemical Mechanical Polishing)処理等により平坦化されており、その下方に存在する各種配線や素子等による段差に起因する液晶層50の配向不良を低減する。ただし、このように第4層間絶縁膜44に平坦化処理を施すのに代えて、又は加えて、TFTアレイ基板10、下地絶縁膜12、第1層間絶縁膜41、第2層間絶縁膜42及び第3層間絶縁膜43のうち少なくとも一つに溝を掘って、データ線6a等の配線やTFT30等を埋め込むことにより、平坦化処理を行ってもよい。
【0114】
尚、上述においては、蓄積容量70は、下から順に画素電位側容量電極、誘電体膜及び固定電位側容量電極という三層構造を構成していたが、場合によっては、これとは逆の構造を構成するようにしてもよい。この場合においては例えば、上部電極たる画素電位側容量電極を、固定電位側容量電極の面積よりも大きめの面積をもつように、すなわち前者が後者に対して平面的に余剰の面をもつように形成するとともに、該余剰の面を、中継電極719へと通ずるコンタクトホールの形成位置に対応するように配置するとよい。これによれば、中継電極719と画素電位側容量電極の電気的接続は、このコンタクトホールを介することによって容易に実現することができる。このように、本発明にいう「画素電位側容量電極」が、蓄積容量70における「下部」電極71を構成するのではなく(上記実施形態参照)、その上部電極を構成するようにしてもよい。
【0115】
本実施形態では特に、既に図2から図4を参照して詳述した保護用絶縁膜501が、図7に図示したように、画素電極9aと配向膜16との間に形成されている。尚、保護用絶縁膜501の平面レイアウトについては図2に示した通りであり、図5或いは図6では、説明の便宜上その図示を省略してある。
【0116】
従って、本実施形態の電気光学装置によれば、画素電極9aの縁付近で配向膜16の材料カス等の不純物の存在が低減され、これにより液晶層50中に浮遊する不純物についても低減されている。よって、輝度ムラ或いは表示ムラが低減された高品位の画像表示が可能となる。特に、画素ピッチを狭めることで、画素電極9aの端面における段差やコンタクトホール89に起因した窪み等が相対的に大きくなっても、或いは配向膜16の材料カスのサイズが相対的に大きくなっても、これらによる悪影響を、本発明の電気光学装置では効率的に低減できる。これらの結果、本実施形態の電気光学装置は、表示画像の高精細化を進める上で大変有利である。
【0117】
加えて、本実施形態の電気光学装置によれば、第4層間絶縁膜44の上面には、CMP処理等の平坦化処理が施されている。このため、第4層間絶縁膜44の下層側に作り込まれた各種配線・電子素子の存在によらずに、液晶層50に接触する配向膜16表面の平坦度を全体に渡って高めることができるので、或いは、液晶層50に接触する配向膜16表面の凹凸形状を保護用絶縁膜501の存在によって高精度で所望の形状に制御できるので、これにより液晶の配向不良を低減できる。
【0118】
例えば、本実施形態の電気光学装置は、前述の1H反転駆動により液晶駆動が行われる。この場合、より具体的には、例えば図5においてX方向に配列された複数の画素電極9aからなる各画素行については夫々、駆動電位極性が同一とされ、第2n(但し、nは自然数)行目の画素行と第2n−1行目の画素行については、駆動電位極性が反転するように、且ついずれの画素行についてもフィールド単位或いはフレーム単位で、駆動電位極性が反転するように駆動される。従って、図5において、Y方向に相隣接する任意の二つの画素電極9aは、常時反対の駆動電位極性で駆動されるので、両者には横電界が生じる。
【0119】
このように1H反転駆動を採用する場合、本実施形態では好ましくは、平坦化された第4層間絶縁膜44上に形成される保護用絶縁膜501によって、画素電極9aの間隙のうち画素電極9a間で横電界が生じる間隙に沿って、即ち、図5中X方向に沿ってストライプ状に延びる土手形状が形成される。
または、図13における本発明の実施形態に係る保護用絶縁膜を示す第1の斜視図で示されるように、画素電極の表面からの高さの比較において、保護用絶縁膜の走査線に対応して延設される箇所の高さが、データ線に対応して延設される箇所の高さより高い構成となっている。横電界低減用にX方向に沿ってストライプ状に延びるX方向の保護絶縁膜501bの高さが相対的に高く、且つ横電界とは殆ど関係ないY方向に沿ってストライプ状に延びるY方向の保護絶縁膜501aの高さが相対的に低くなるように形成される。即ち、横電界とは関係ない保護用絶縁膜501aの部分については、専ら配向膜16の材料カスを低減する目的に十分な程度の高さ或いは形状となるように構成する。
【0120】
同様に、前述した1S反転駆動を採用する場合、本実施形態では好ましくは、平坦化された第4層間絶縁膜44上に形成される保護用絶縁膜501によって、図5中Y方向に沿ってストライプ状に延びる土手形状が形成される。
または、図14における本発明の実施形態に係る保護用絶縁膜を示す第2の斜視図に示されるように、画素電極の表面からの高さの比較において、保護用絶縁膜の走査線に対応して延設される箇所の高さが、データ線に対応して延設される箇所の高さより低い構成となっている。横電界低減用にY方向に沿ってストライプ状に延びるY方向の保護絶縁膜501aの高さが相対的に高く、且つ横電界とは殆ど関係ないX方向に沿ってストライプ状に延びるX方向の保護絶縁膜501bの高さが相対的に低くなるように形成される。
【0121】
また、図15は、本発明の実施形態に係る保護用絶縁膜を示す第3の斜視図である。図13と異なる点は、上記格子状である保護用絶縁膜の交差領域の画素電極からの高さが、低い方すなわちデータ線に対応して延設される箇所の高さに揃っている構成である。横電界のかかっていない領域は、上記交差領域も含めて全領域について、画素電極からの高さを低くしておき、ラビング時における配向膜16の材料カスの発生を最小限に抑える。
【0122】
また、図16は、本発明の実施形態に係る保護用絶縁膜を示す第4の斜視図である。図14と異なる点は、図15と同様に上記格子状である保護用絶縁膜の交差領域の画素電極からの高さが、低い方すなわち走査線に対応して延設される箇所の高さに揃っている構成である。
【0123】
更に、画素毎に反転駆動するドット反転駆動を採用する場合、本実施形態では好ましくは、平坦化された第4層間絶縁膜44上に形成される保護用絶縁膜501によって、図5中Y方向及びX方向に夫々沿って格子状に延びる土手形状が形成される。
【0124】
このように保護用絶縁膜501を用いて保護用絶縁膜を形成することにより、概ね当該保護用絶縁膜の存在のみによって、高精度で横電界を低減できる。
【0125】
尚、液晶層50の表面における凹凸或いは段差により液晶層50に引き起こされる配向不良を適度に低減し、上述のように横電界の悪影響を低減し、しかも、配向膜16の材料カスを低減するためには、保護用絶縁膜501の膜厚は、好ましくは、画素電極9aの縁部分に重ねて形成される個所において、基板間ギャップ(即ち、液晶層50の層厚)の1/10以上且つ1/4以下に設定される。より具体的には、例えば、基板間ギャップが、2〜4μm程度であれば、保護用絶縁膜501の膜厚は、0.2μm〜1μm程度とされる。但し、最低限、配向膜16の材料カスを低減する目的からは、係る保護用絶縁膜501の膜厚は、この範囲より小さくてもよいし、大きくてもよい。
【0126】
(製造プロセス)
次に以上のように構成された電気光学装置の製造プロセスについて、図2から図4を参照して説明した保護絶縁膜501に関するプロセス部分を中心として、図8及び図9を参照して説明する。ここに、図8及び図9は、本実施形態に係る電気光学装置の製造プロセスを、図3に示したコンタクトホール付近であるAe断面部分について順を追って示す一連の工程図である。
【0127】
先ず図8の工程(1)では、石英基板、ハードガラス、シリコン基板等のTFTアレイ基板10を用意し、その上に、プレーナ技術を用いて、各種配線・電子素子601を積層構造600内に構築する。具体的には、走査線11a、TFT30、蓄積容量70、データ線6a、中継電極等を、導電膜や半導体膜の成膜処理、ドーピング処理、パターニング処理、アニーリング処理等によって、順次形成する。これにより、TFTアレイ基板10上に、各種配線・電子素子600を含む積層構造が構築され、この上に第3中継電極402が形成され、更にその上に絶縁膜44bが形成された状態となる。
【0128】
ここに、第3中継電極402は、例えば、スパッタリング法、或いはプラズマCVD法等により多層構造の導電膜から形成される。より具体的には、積層構造600の最上層(例えば、第3層間絶縁膜43)上に、例えばアルミニウム等の低抵抗な材料から第1層を形成し、続けて、該第1層上に、例えば窒化チタン等その他後述の画素電極9aを構成するITOと電食を生じない材料から第2層を形成し、最後に、第1層及び第2層をともにパターニングすることで、二層構造を有する第3中継電極402を形成する。尚、この第3中継電極402の形成と同時にシールド層400(図5から図7参照)を形成可能である。
【0129】
他方、層絶縁膜44bは、例えば、常圧又は減圧CVD法等によりTEOS(テトラ・エチル・オルソ・シリケート)ガス、TEB(テトラ・エチル・ボートレート)ガス、TMOP(テトラ・メチル・オキシ・フォスレート)ガス等を用いて、NSG(ノンシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等から形成する。この絶縁膜44bの膜厚は、例えば約500〜2000nm程度とする。この段階では、絶縁膜44bの表面には、積層構造600内に構築された各種配線・電子素子の影響で、凹凸が存在している。
【0130】
次に図8の工程(2)では、CMP処理により、絶縁膜44bの表面を平坦化することにより、第4層間絶縁膜44とする。具体的には、例えば研磨プレート上に固定された研磨パッド上に、シリカ粒を含んだ液状のスラリー(化学研磨液)を流しつつ、スピンドルに固定した基板表面(絶縁膜44bの側)を、回転接触させることにより、絶縁膜44bの表面を研磨する。そして、時間管理により或いは適当なストッパ層を所定位置に形成しておくことにより、研磨処理を停止する。これにより、例えば約500〜1500nm程度の膜厚の平坦化された第4層間絶縁膜44とする。
【0131】
次に図8の工程(3)では、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、第3中継電極402に至るコンタクトホール89を開孔する。但し、ウエットエッチング若しくは、ドライエッチングとウエットエッチングとの組合せにより、コンタクトホール89の側壁に多少のテーパを設けるように開孔してもよい。
【0132】
次に図8の工程(4)では、第4層間絶縁膜44上に、スパッタ処理等により、ITO膜等の透明導電性膜を、約50〜200nmの厚さに堆積する。そして、フォトリソグラフィ及びエッチングにより、画素電極9aを形成する。なお、当該電気光学装置を、反射型として用いる場合には、Al等の反射率の高い不透明な材料によって画素電極9aを形成してもよい。
【0133】
次に図9の工程(5)では、画素電極9a及び画素電極9aの間隙から露出した第4層間絶縁膜44の一面に、例えば、TEOSガス、TEBガス、TMOPガス等を用いた常圧又は減圧CVD法等により、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜からなる絶縁膜501bを形成する。この第1層間絶縁膜41の膜厚は、例えば約50〜500nm程度とする。絶縁膜501bを形成する際のプロセス温度は、画素電極9aの材質等に応じて、画素電極9aを含む既にTFTアレイ基板10上に形成された各種電極、配線、電子素子等にダメージを与えない所定温度以下で行うことが好ましい。ここで例えば400℃程度の低温で、アニール処理し、絶縁膜501bの膜質を向上させてもよい。
【0134】
次に図9の工程(6)では、絶縁膜501bの上面に対して、CMP処理、エッチバック処理等の平坦化処理を施すことによって、上面が平坦化された絶縁膜501cとする。尚、スピンコートによって、平坦化された絶縁膜501cを形成することも可能である。
【0135】
次に図9の工程(7)では、フォトリソグラフィ技術によって、図2でハッチングにより示した領域に、フォトレジスト602を形成し、これをマスクとして、エッチングにより、保護用絶縁膜501のパターニングを行う。この際、ウエットエッチングを用いることによって、好ましくは45度以下、更に好ましくは30度以下の緩やかなテーパ角を端面に有する保護用絶縁膜501を形成する。
【0136】
次に図9の工程(8)では、フォトレジスト602を剥離することによって、保護用絶縁膜501を露出させる。そして、この上の一面に、ポリイミド系の配向膜の塗布液を塗布した後、所定ラビング方向に且つ所定のプレティルト角をもつように、ラビング処理を施すことで、配向膜16を完成させる(図3及び図7参照)。
【0137】
以上により、電気光学装置のうち、図2及び図3に示した如き保護用絶縁膜501が設けられてなるTFTアレイ基板10側が完成する。
【0138】
他方、対向基板20については、ガラス基板等がまず用意され、額縁としての遮光膜が、例えば金属クロムをスパッタした後、フォトリソグラフィ及びエッチングを経て形成される。その後、対向基板20の全面にスパッタ処理等により、ITO等の透明導電性膜を、約50〜200nmの厚さに堆積することにより、対向電極21を形成する。さらに、対向電極21の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角をもつように、かつ所定方向でラビング処理を施すこと等により、配向膜22が形成される。
【0139】
最後に、上述のように、各層が形成されたTFTアレイ基板10と対向基板20とは、配向膜16及び22が対面するようにシール材により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種のネマテッィク液晶を混合してなる液晶が吸引されて、所定層厚の液晶層50が形成される。
【0140】
以上説明した製造プロセスにより、前述した実施形態の電気光学装置を製造できる。
【0141】
以上詳細に説明したように、本実施形態に係る製造プロセスによれば、TFTアレイ基板10上に、図9の工程(5)から(8)を経て、画素電極9aの縁部分における端面を覆うように、画素電極9aの縁部分上に重ねて、保護用絶縁膜501を形成する。これと並行して、コンタクトホール89付近を覆うように、保護用絶縁膜501を形成する。その後、配向膜16を塗布し、ラビング処理を施す。従って、当該ラビング処理中に、ポリイミドカスなど、配向膜16の材料カスが、画素電極9aの縁付近やコンタクトホール89の付近の段差で発生したり溜まったりすることを効果的に防止できる。
【0142】
(電気光学装置の全体構成)
以下では、以上のように構成された本実施形態における電気光学装置の全体構成を図10及び図11を参照して説明する。なお、図10は、TFTアレイ基板をその上に形成された各構成要素とともに対向基板20の側からみた平面図であり、図11は図10のH−H´断面図である。
【0143】
図10及び図11において、本実施形態に係る電気光学装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間には、液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
【0144】
シール材52は、両基板を貼り合わせるため、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、紫外線、加熱等により硬化させられたものである。また、このシール材52中には、本実施形態における電気光学装置を、液晶装置がプロジェクタ用途のように小型で拡大表示を行う液晶装置に適用するのであれば、両基板間の距離(基板間ギャップ)を所定値とするためのグラスファイバ、あるいはガラスビーズ等のギャップ材(スペーサ)が散布されている。あるいは、当該電気光学装置を液晶ディスプレイや液晶テレビのように大型で等倍表示を行う液晶装置に適用するのであれば、このようなギャップ材は、液晶層50中に含まれてよい。
【0145】
シール材52の外側の領域には、データ線6aに画像信号を所定のタイミングで供給することにより該データ線6aを駆動するデータ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられており、走査線11a及びゲート電極3aに走査信号を所定のタイミングで供給することにより、ゲート電極3aを駆動する走査線駆動回路104が、この一辺に隣接する二辺に沿って設けられている。
【0146】
なお、走査線11a及びゲート電極3aに供給される走査信号遅延が問題にならないのならば、走査線駆動回路104は片側だけでもよいことは言うまでもない。また、データ線駆動回路101を画像表示領域10aの辺に沿って両側に配列してもよい。
【0147】
TFTアレイ基板10の残る一辺には、画像表示領域10aの両側に設けられた走査線駆動回路104間をつなぐための複数の配線105が設けられている。また、対向基板20のコーナ部の少なくとも一箇所においては、TFTアレイ基板10と対向基板20との間で電気的に導通をとるための導通材106が設けられている。
【0148】
図11において、TFTアレイ基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が形成された後の画素電極9a上に、配向膜が形成されている。他方、対向基板20上には、対向電極21のほか、最上層部分に配向膜が形成されている。また、液晶層50は、例えば一種又は数種類のネマテッィク液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【0149】
なお、TFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104等に加えて、複数のデータ線6aに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線6aに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【0150】
また、上述した各実施形態においては、データ線駆動回路101及び走査線駆動回路104をTFTアレイ基板10上に設ける代わりに、例えばTAB(Tape Automated Bonding)基板上に実装された駆動用LSIに、TFTアレイ基板10の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板20の投射光が入射する側及びTFTアレイ基板10の出射光が出射する側には、それぞれ、例えばTN(Twisted Nematic)モード、VA(Vertically Aligned)モード、PDLC(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード・ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が所定の方向で配置される。
【0151】
(電子機器)
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに、図12は、投射型カラー表示装置の図式的断面図である。
【0152】
図12において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ1100は、駆動回路がTFTアレイ基板上に搭載された液晶装置を含む液晶モジュールを3個用意し、それぞれRGB用のライトバルブ100R、100G及び100Bとして用いたプロジェクタとして構成されている。液晶プロジェクタ1100では、メタルハライドランプ等の白色光源のランプユニット1102から投射光が発せられると、3枚のミラー1106及び2枚のダイクロックミラー1108によって、RGBの三原色に対応する光成分R、G及びBに分けられ、各色に対応するライトバルブ100R、100G及び100Bにそれぞれ導かれる。この際特に、B光は、長い光路による光損失を防ぐために、入射レンズ1122、リレーレンズ1123及び出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G及び100Bによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム1112により再度合成された後、投射レンズ1114を介してスクリーン1120にカラー画像として投射される。
【0153】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその製造方法並びに電子機器もまた、本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図1】 本発明の実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路を示す回路図である。
【図2】 本発明の実施形態に係る画素電極、保護用絶縁膜等を抜粋して示す。これらが形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。
【図3】 図3は、図2のE−E’断面図である。
【図4】 比較例における図2のE−E’断面に対応する個所の断面図である。
【図5】 本発明の実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。
【図6】 図5のうち要部のみを抜き出した平面図である。
【図7】 図5のA−A´断面図である。
【図8】 本発明の実施形態の電気光学装置の製造方法を、順を追って示す工程断面図(その1)である。
【図9】 本発明の実施形態の電気光学装置の製造方法を、順を追って示す工程断面図(その2)である。
【図10】 本発明の実施形態の電気光学装置におけるTFTアレイ基板を、その上に形成された各構成要素とともに対向基板の側から見た平面図である。
【図11】 図10のH−H´断面図である。
【図12】 本発明の電子機器の実施形態である投射型カラー表示装置の一例たるカラー液晶プロジェクタを示す図式的断面図である。
【図13】 本発明の実施形態に係る保護用絶縁膜を示す第1の斜視図である。
【図14】 本発明の実施形態に係る保護用絶縁膜を示す第2の斜視図である。
【図15】 本発明の実施形態に係る保護用絶縁膜を示す第3の斜視図である。
【図16】 本発明の実施形態に係る保護用絶縁膜を示す第4の斜視図である。
【符号の説明】
3a…ゲート電極
6a…データ線
9a…画素電極
10…TFTアレイ基板
11a…走査線
16…配向膜
30…TFT
44…第4層間絶縁膜
89…コンタクトホール
300…容量電極
501…保護用絶縁膜
501a…Y方向の保護用絶縁膜
501b…X方向の保護用絶縁膜

Claims (13)

  1. 一対の基板間に電気光学物質が挟持されてなり、
    該一対の基板のうち一方の基板上に、
    平面的に見て相互に間隙を隔てて配列された複数の画素電極と、
    該画素電極の下地となる下地層と、
    該下地層の下方に形成されると共に前記画素電極に接続された配線及び電子素子の少なくとも一方と、
    前記間隙において前記下地層上に少なくとも部分的に形成されると共に前記画素電極の縁部分上に重ねて形成されることで前記画素電極の縁部分における端面を覆う保護用絶縁膜と、
    該保護用絶縁膜及び前記画素電極の中央部分を含む一面に塗布されると共に所定ラビング方向のラビング処理が施された配向膜とを備え、
    前記画素電極は、平面的に見て当該画素電極の縁近傍に設けられたコンタクトホールを介して、前記配線及び電子素子の少なくとも一方に接続されており、
    前記保護用絶縁膜は、前記端面を覆うのに加えて、前記コンタクトホールの開孔に対応する前記画素電極の窪み部分を覆うように形成されると共に、平坦化処理が施されてなり、且つ前記保護用絶縁膜の縁部分は45度以下のテーパ角を有するテーパが設けられ、
    前記一対の基板の少なくとも一方上に、前記間隙に加えて前記保護用絶縁膜が形成された平面領域を各画素の非開口領域として覆う遮光膜を備えることを特徴とする電気光学装置。
  2. 前記下地層には、平坦化処理が施されていることを特徴とする請求項1に記載の電気光学装置。
  3. 前記テーパ角は、30度以下であることを特徴とする請求項1又は2に記載の電気光学装置。
  4. 前記テーパは、前記保護用絶縁膜の縁部分のうち前記所定ラビング方向に交差する方向に延びる部分に設けられていることを特徴とする請求項1乃至3のいずれか一項に記載の電気光学装置。
  5. 前記保護用絶縁膜は、前記画素電極の中央部分上に重ねて形成されていないことを特徴とする請求項1乃至4のいずれか一項に記載の電気光学装置。
  6. 前記配線及び電子素子の少なくとも一方は、相交差する走査線及びデータ線と、これらから走査信号及び画像信号が夫々供給されると共に前記画素電極をスイッチング制御する薄膜トランジスタとを含み、
    前記保護用絶縁膜は、平面形状が、前記走査線及び前記データ線に対応する前記間隙に沿ってストライプ状又は格子状に延びる構成であることを特徴とする請求項1乃至5のいずれか一項に記載の電気光学装置。
  7. 前記保護絶縁膜は、基準電位に対して互いに異なる極性で前記電気光学物質を駆動する隣合う前記画素電極の間隙に沿ってストライプ状に延びることを特徴とする請求項1記載の電気光学装置。
  8. 前記保護絶縁膜は、基準電位に対して互いに異なる極性で前記電気光学物質を駆動する隣合う前記画素電極の間隙に沿ってストライプ状に延びる領域が、その他領域より前記画素電極からの高さが高いことを特徴とする請求項7記載の電気光学装置。
  9. 前記保護絶縁膜は、基準電位に対して互いに異なる極性で前記電気光学物質を駆動する隣合う前記画素電極の間隙の近傍領域に設けられることを特徴とする請求項1記載の電気光学装置。
  10. 前記保護絶縁膜は、基準電位に対して互いに異なる極性で前記電気光学物質を駆動する隣合う前記画素電極の間隙の近傍領域が、その他領域より前記画素電極からの高さが高いことを特徴とする請求項9記載の電気光学装置。
  11. 前記画素電極は、前記薄膜トランジスタを介して行方向に延びる配列毎又は列方向に延びる配列毎に反転駆動され、
    前記保護用絶縁膜は、前記間隙のうち前記画素電極間で横電界が生じる間隙に沿ってストライプ状に延びることを特徴とする請求項6に記載の電気光学装置。
  12. 前記保護用絶縁膜の膜厚は、前記縁部分に重ねて形成される個所において、前記一対の基板の間隙の1/10以上且つ1/4以下であることを特徴とする請求項1乃至11のいずれか一項に記載の電気光学装置。
  13. 請求項1から12のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
JP2003202639A 2002-11-29 2003-07-28 電気光学装置並びに電子機器 Expired - Lifetime JP3938112B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003202639A JP3938112B2 (ja) 2002-11-29 2003-07-28 電気光学装置並びに電子機器
US10/704,569 US7075109B2 (en) 2002-11-29 2003-11-12 Electro-optical having a configuration to prevent generation and trapping of material residues
TW092132324A TWI247252B (en) 2002-11-29 2003-11-18 RFID tags which are physically activated and/or deactivated
CNB2003101157280A CN1215450C (zh) 2002-11-29 2003-11-28 电光装置、其制造方法以及电子设备
KR1020030085903A KR20040048348A (ko) 2002-11-29 2003-11-29 전기 광학 장치 및 그 제조 방법, 및 전자기기

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002348046 2002-11-29
JP2003202639A JP3938112B2 (ja) 2002-11-29 2003-07-28 電気光学装置並びに電子機器

Publications (2)

Publication Number Publication Date
JP2004226954A JP2004226954A (ja) 2004-08-12
JP3938112B2 true JP3938112B2 (ja) 2007-06-27

Family

ID=32599241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003202639A Expired - Lifetime JP3938112B2 (ja) 2002-11-29 2003-07-28 電気光学装置並びに電子機器

Country Status (5)

Country Link
US (1) US7075109B2 (ja)
JP (1) JP3938112B2 (ja)
KR (1) KR20040048348A (ja)
CN (1) CN1215450C (ja)
TW (1) TWI247252B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4998763B2 (ja) * 2005-03-31 2012-08-15 地方独立行政法人青森県産業技術センター 配線付基板およびその製造方法並びに表示装置
JP4306654B2 (ja) * 2005-07-26 2009-08-05 カシオ計算機株式会社 トランジスタアレイパネル
JP4386025B2 (ja) * 2005-11-16 2009-12-16 セイコーエプソン株式会社 液晶装置およびプロジェクタ
US7843624B2 (en) 2006-03-08 2010-11-30 E Ink Corporation Electro-optic displays, and materials and methods for production thereof
TW200809353A (en) * 2006-07-07 2008-02-16 Hitachi Displays Ltd Optically isotropic liquid crystal materials and display apparatus using the same
WO2009006170A1 (en) * 2007-06-29 2009-01-08 E Ink Corporation Electro-optic displays, and materials and testing methods therefor
EP2741168B1 (en) * 2007-11-29 2019-09-25 Samsung Electronics Co., Ltd. Electronic apparatus comprising collapsible display with non-deformable active areas
JP5178379B2 (ja) * 2008-07-31 2013-04-10 株式会社ジャパンディスプレイイースト 表示装置
JP5117473B2 (ja) * 2009-11-06 2013-01-16 株式会社ジャパンディスプレイセントラル 有機el装置
KR101274715B1 (ko) * 2009-12-22 2013-06-12 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
US9425221B2 (en) * 2014-01-31 2016-08-23 Sharp Laboratories Of America, Inc. Circuit-on-wire
JP6603577B2 (ja) * 2015-12-25 2019-11-06 株式会社ジャパンディスプレイ 液晶表示装置
US11211582B2 (en) 2016-01-15 2021-12-28 Samsung Display Co., Ltd. Organic light-emitting display apparatus with protection layer surrounding the pixel electrode
KR102556162B1 (ko) * 2016-08-31 2023-07-19 엘지디스플레이 주식회사 평판 표시장치용 박막 트랜지스터 기판
US11508584B2 (en) * 2019-06-17 2022-11-22 Applied Materials, Inc. Deuterium-containing films
CN110707109B (zh) * 2019-11-28 2022-12-02 京东方科技集团股份有限公司 显示面板、驱动背板及其制造方法
US11586067B2 (en) 2020-11-20 2023-02-21 Applied Materials, Inc. Structure and method of advanced LCoS back-plane having robust pixel via metallization
US11573452B2 (en) 2020-11-20 2023-02-07 Applied Materials, Inc. Method for LCoS DBR multilayer stack protection via sacrificial hardmask for RIE and CMP processes
US11881539B2 (en) 2020-11-20 2024-01-23 Applied Materials, Inc. Structure and method of advanced LCoS back-plane having highly reflective pixel via metallization
US11880052B2 (en) 2020-11-20 2024-01-23 Applied Materials, Inc. Structure and method of mirror grounding in LCoS devices
US12055821B2 (en) 2020-11-20 2024-08-06 Applied Materials, Inc. Structure and method of bi-layer pixel isolation in advanced LCOS back-plane
US11908678B2 (en) 2021-01-14 2024-02-20 Applied Materials, Inc. Method of CMP integration for improved optical uniformity in advanced LCOS back-plane

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3966305A (en) * 1974-10-10 1976-06-29 American Micro-Systems, Inc. Liquid crystal cell with improved alignment
US5422293A (en) * 1991-12-24 1995-06-06 Casio Computer Co., Ltd. Method for manufacturing a TFT panel
KR0173692B1 (ko) * 1993-10-06 1999-03-20 모리시타 요이찌 박막트랜지스터의 제조방법
US6545653B1 (en) * 1994-07-14 2003-04-08 Matsushita Electric Industrial Co., Ltd. Method and device for displaying image signals and viewfinder
JP3332773B2 (ja) * 1996-03-15 2002-10-07 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板の製造方法
JP2897828B2 (ja) 1997-04-14 1999-05-31 日本電気株式会社 薄膜トランジスタアレイ基板及びその製造方法
JP4302194B2 (ja) * 1997-04-25 2009-07-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6433841B1 (en) * 1997-12-19 2002-08-13 Seiko Epson Corporation Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same
KR100485232B1 (ko) * 1998-02-09 2005-04-25 세이코 엡슨 가부시키가이샤 액정 패널, 이를 구비한 전자 기기 및 박막 트랜지스터 어레이 기판
JP3777857B2 (ja) 1999-03-08 2006-05-24 セイコーエプソン株式会社 電気光学装置の製造方法
JP3714022B2 (ja) 1999-04-23 2005-11-09 セイコーエプソン株式会社 アクティブマトリクス基板、表示装置、及び電子機器
JP3733813B2 (ja) 1999-11-15 2006-01-11 セイコーエプソン株式会社 電気光学装置の製造方法
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same

Also Published As

Publication number Publication date
JP2004226954A (ja) 2004-08-12
US20040119071A1 (en) 2004-06-24
TWI247252B (en) 2006-01-11
CN1215450C (zh) 2005-08-17
CN1504973A (zh) 2004-06-16
US7075109B2 (en) 2006-07-11
TW200415550A (en) 2004-08-16
KR20040048348A (ko) 2004-06-09

Similar Documents

Publication Publication Date Title
JP3938112B2 (ja) 電気光学装置並びに電子機器
JP4088190B2 (ja) 電気光学装置及び電子機器
JP3767590B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP3700697B2 (ja) 電気光学装置及び電子機器
JP3736513B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP4016955B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP3821067B2 (ja) 電気光学装置及び電子機器
JP3743291B2 (ja) 電気光学装置及びプロジェクタ
JP3778195B2 (ja) 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器
JP5299065B2 (ja) 電気光学装置及び電子機器
JP4438312B2 (ja) 電気光学装置及び電子機器
JP2003280020A (ja) 電気光学装置及びその製造方法並びに電子機器
JP3873814B2 (ja) 電気光学装置及び電子機器
JP3925549B2 (ja) 電気光学装置及び電子機器
JP3700679B2 (ja) 電気光学装置及び電子機器
JP5141536B2 (ja) 電気光学装置及び電子機器
JP4214741B2 (ja) 電気光学装置及び電子機器
JP3965935B2 (ja) 電気光学装置及び投射型表示装置
JP4211517B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2007057847A (ja) 電気光学装置及びその製造方法、並びに電子機器及び接続構造
JP4023107B2 (ja) 電気光学装置及びこれを具備する電子機器
JP4075691B2 (ja) 電気光学装置の製造方法並びに基板装置の製造方法
JP4462128B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP2002182238A (ja) 電気光学装置及びその製造方法並びに基板装置及びその製造方法
JP4284950B2 (ja) 電気光学装置及びその製造方法並びに電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070319

R150 Certificate of patent or registration of utility model

Ref document number: 3938112

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140406

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250