JP2921816B2 - アクティブマトリクス基板およびその製造方法 - Google Patents
アクティブマトリクス基板およびその製造方法Info
- Publication number
- JP2921816B2 JP2921816B2 JP14403693A JP14403693A JP2921816B2 JP 2921816 B2 JP2921816 B2 JP 2921816B2 JP 14403693 A JP14403693 A JP 14403693A JP 14403693 A JP14403693 A JP 14403693A JP 2921816 B2 JP2921816 B2 JP 2921816B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- thin film
- film transistor
- substrate
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
駆動方式の液晶表示装置に好適に用いられるドライバモ
ノリシック型のアクティブマトリクス基板およびその製
造方法に関する。
駆動方式の液晶表示装置に好適に用いられるドライバモ
ノリシック型のアクティブマトリクス基板およびその製
造方法に関する。
【０００２】
【従来の技術】上述の液晶表示装置は、原理的に、表示
部に光を照射して表示を得るものである。このため、そ
の光の一部は、表示部に形成されている表示用薄膜トラ
ンジスタ（以下、ＴＦＴと称する）の多結晶半導体層に
到達し、半導体層中に光起電力が生じて電子と正孔が発
生する。これらが半導体層中を拡散してＰ−Ｎ接合部分
まで達すると、Ｐ−Ｎ接合部にリーク電流が流れてしま
う。この光起電力によるリーク電流が生じると、画像が
ちらついたり消えたりして正しい表示が得られない。従
って、この光起電力によるリーク電流を押さえるため
に、表示用ＴＦＴは移動度を小さくする必要がある。
部に光を照射して表示を得るものである。このため、そ
の光の一部は、表示部に形成されている表示用薄膜トラ
ンジスタ（以下、ＴＦＴと称する）の多結晶半導体層に
到達し、半導体層中に光起電力が生じて電子と正孔が発
生する。これらが半導体層中を拡散してＰ−Ｎ接合部分
まで達すると、Ｐ−Ｎ接合部にリーク電流が流れてしま
う。この光起電力によるリーク電流が生じると、画像が
ちらついたり消えたりして正しい表示が得られない。従
って、この光起電力によるリーク電流を押さえるため
に、表示用ＴＦＴは移動度を小さくする必要がある。
【０００３】これに対して、表示部を駆動する駆動回路
部に形成される駆動用ＴＦＴは、高周波動作を行う必要
があるので、高い移動度が要求される。
部に形成される駆動用ＴＦＴは、高周波動作を行う必要
があるので、高い移動度が要求される。
【０００４】上記表示用ＴＦＴおよび駆動用ＴＦＴに要
求される異なった移動度特性を満足させるために、例え
ば、特開平５５−９７９０号公報および特開平２−６１
３０２号公報には、駆動用ＴＦＴのみにレーザーアニー
ル加工を行って、表示用ＴＦＴに比べて移動度を高くす
る方法が開示されている。
求される異なった移動度特性を満足させるために、例え
ば、特開平５５−９７９０号公報および特開平２−６１
３０２号公報には、駆動用ＴＦＴのみにレーザーアニー
ル加工を行って、表示用ＴＦＴに比べて移動度を高くす
る方法が開示されている。
【０００５】具体的には、以下のように行う。まず、ホ
ウケイ酸ガラスからなる基板上に、６２５℃の減圧ＣＶ
Ｄ（化学気相成長）法により多結晶シリコン膜を形成
し、素子領域（表示用および駆動用ＴＦＴ形成領域）を
残してパターニングする。次に、ＣＷ励起ＹＡＧレーザ
ーを光源として、ビーム径２００μｍ、線速度５０ｃｍ
／ｓｅｃでビームを左右の方向にスキャンさせながら、
駆動回路部のみにレーザービームを照射してアニール加
工を行う。その後、ＣＶＤ法により基板全面にＳiＯ2膜
からなるゲート絶縁膜を２０００オングストローム堆積
し、その上に多結晶シリコンからなるゲート電極を形成
する。
ウケイ酸ガラスからなる基板上に、６２５℃の減圧ＣＶ
Ｄ（化学気相成長）法により多結晶シリコン膜を形成
し、素子領域（表示用および駆動用ＴＦＴ形成領域）を
残してパターニングする。次に、ＣＷ励起ＹＡＧレーザ
ーを光源として、ビーム径２００μｍ、線速度５０ｃｍ
／ｓｅｃでビームを左右の方向にスキャンさせながら、
駆動回路部のみにレーザービームを照射してアニール加
工を行う。その後、ＣＶＤ法により基板全面にＳiＯ2膜
からなるゲート絶縁膜を２０００オングストローム堆積
し、その上に多結晶シリコンからなるゲート電極を形成
する。
【０００６】次に、その状態の基板表面に１×１０15の
リンイオンを照射し、５５０℃のフォーミングガス中で
１時間のアニールを行って、拡散層を形成する。その
後、ＣＶＤ法によりＳiＯ2膜からなる層間絶縁膜を形成
し、コンタクトホールを開孔する。引き続いて電極を形
成して、アクティブマトリクス基板を完成する。
リンイオンを照射し、５５０℃のフォーミングガス中で
１時間のアニールを行って、拡散層を形成する。その
後、ＣＶＤ法によりＳiＯ2膜からなる層間絶縁膜を形成
し、コンタクトホールを開孔する。引き続いて電極を形
成して、アクティブマトリクス基板を完成する。
【０００７】
【発明が解決しようとする課題】上記従来の方法では、
駆動用ＴＦＴのみにレーザーアニール加工を行っている
ので、表示用ＴＦＴに比べて移動度を高くすることがで
きる。しかし、レーザーアニール加工を行う場合には、
以下のような問題点があり、実用的ではない。
駆動用ＴＦＴのみにレーザーアニール加工を行っている
ので、表示用ＴＦＴに比べて移動度を高くすることがで
きる。しかし、レーザーアニール加工を行う場合には、
以下のような問題点があり、実用的ではない。
【０００８】（１）レーザーを用いているので、大面積
を一度にアニール処理することができず、基板上をレー
ザーでスキャンする必要がある。このため、スループッ
トが非常に小さく、生産性が悪い。
を一度にアニール処理することができず、基板上をレー
ザーでスキャンする必要がある。このため、スループッ
トが非常に小さく、生産性が悪い。
【０００９】（２）（１）に記載したようにレーザーを
スキャンする必要があるので、結晶性改善効果を均一に
することが困難であり、駆動用ＴＦＴの特性のバラツキ
が大きい。
スキャンする必要があるので、結晶性改善効果を均一に
することが困難であり、駆動用ＴＦＴの特性のバラツキ
が大きい。
【００１０】本発明は、上記問題点を解決するためにな
されたものであり、光起電力によるリーク電流が小さい
表示用ＴＦＴと、高移動度でバラツキの少ない駆動用Ｔ
ＦＴとを備え、生産性よく製造することができるアクテ
ィブマトリクス基板およびその製造方法を提供すること
を目的とする。
されたものであり、光起電力によるリーク電流が小さい
表示用ＴＦＴと、高移動度でバラツキの少ない駆動用Ｔ
ＦＴとを備え、生産性よく製造することができるアクテ
ィブマトリクス基板およびその製造方法を提供すること
を目的とする。
【００１１】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、基板上の表示部に、マトリクス状に配設
された絵素電極と、該絵素電極の近傍を通って相互に交
差して設けられたデータ線およびゲート線と、該絵素電
極、走査線および信号線にそれぞれ電気的に接続された
表示用薄膜トランジスタとが形成され、該基板の表示部
以外の部分上に、該表示部を駆動すべく駆動用薄膜トラ
ンジスタを有する駆動回路部が形成されたアクティブマ
トリクス基板において、該表示用薄膜トランジスタおよ
び該駆動用薄膜トランジスタが、共に多結晶半導体層を
有し、該駆動用薄膜トランジスタの多結晶半導体層は水
素化処理が施され、該表示用薄膜トランジスタの多結晶
半導体層は水素化処理が施されておらず、そのことによ
り上記目的が達成される。
リクス基板は、基板上の表示部に、マトリクス状に配設
された絵素電極と、該絵素電極の近傍を通って相互に交
差して設けられたデータ線およびゲート線と、該絵素電
極、走査線および信号線にそれぞれ電気的に接続された
表示用薄膜トランジスタとが形成され、該基板の表示部
以外の部分上に、該表示部を駆動すべく駆動用薄膜トラ
ンジスタを有する駆動回路部が形成されたアクティブマ
トリクス基板において、該表示用薄膜トランジスタおよ
び該駆動用薄膜トランジスタが、共に多結晶半導体層を
有し、該駆動用薄膜トランジスタの多結晶半導体層は水
素化処理が施され、該表示用薄膜トランジスタの多結晶
半導体層は水素化処理が施されておらず、そのことによ
り上記目的が達成される。
【００１２】本発明のアクティブマトリクス基板の製造
方法は、基板上の表示部に、マトリクス状に配設された
絵素電極と、該絵素電極の近傍を通って相互に交差して
設けられたデータ線およびゲート線と、該絵素電極、走
査線および信号線にそれぞれ電気的に接続された表示用
薄膜トランジスタとが形成され、該基板の表示部以外の
部分上に、該表示部を駆動すべく駆動用薄膜トランジス
タを有する駆動回路部が形成されたアクティブマトリク
ス基板の製造方法において、表示用および駆動用の薄膜
トランジスタを、その一部に多結晶半導体層を有する状
態で形成する工程と、駆動用薄膜トランジスタの多結晶
半導体層の上に、水素を含む絶縁膜を形成する工程と、
該絶縁膜が形成された基板に熱処理を施して、該絶縁膜
中に含まれる該水素を駆動用薄膜トランジスタの多結晶
半導体層中に拡散させる工程とを含み、そのことにより
上記目的が達成される。
方法は、基板上の表示部に、マトリクス状に配設された
絵素電極と、該絵素電極の近傍を通って相互に交差して
設けられたデータ線およびゲート線と、該絵素電極、走
査線および信号線にそれぞれ電気的に接続された表示用
薄膜トランジスタとが形成され、該基板の表示部以外の
部分上に、該表示部を駆動すべく駆動用薄膜トランジス
タを有する駆動回路部が形成されたアクティブマトリク
ス基板の製造方法において、表示用および駆動用の薄膜
トランジスタを、その一部に多結晶半導体層を有する状
態で形成する工程と、駆動用薄膜トランジスタの多結晶
半導体層の上に、水素を含む絶縁膜を形成する工程と、
該絶縁膜が形成された基板に熱処理を施して、該絶縁膜
中に含まれる該水素を駆動用薄膜トランジスタの多結晶
半導体層中に拡散させる工程とを含み、そのことにより
上記目的が達成される。
【００１３】本発明のアクティブマトリクス基板の製造
方法は、基板上の表示部に、マトリクス状に配設された
絵素電極と、該絵素電極の近傍を通って相互に交差して
設けられたデータ線およびゲート線と、該絵素電極、走
査線および信号線にそれぞれ電気的に接続された表示用
トランジスタとが形成され、該基板の表示部以外の部分
上に、該表示部を駆動すべく駆動用薄膜トランジスタを
有する駆動回路部が形成されたアクティブマトリクス基
板の製造方法において、表示用および駆動用の薄膜トラ
ンジスタを、その一部に多結晶半導体層を有する状態で
形成する工程と、表示部上に、水素阻止用マスクを形成
する工程と、該マスクが形成された基板を、水素を含有
するガスの放電中に曝し、該マスクにより表示用薄膜ト
ランジスタの他結晶半導体層中に該水素が拡散されるの
を阻止して、該水素を駆動用薄膜トランジスタの多結晶
半導体層中に拡散させる工程とを含み、そのことにより
上記目的が達成される。
方法は、基板上の表示部に、マトリクス状に配設された
絵素電極と、該絵素電極の近傍を通って相互に交差して
設けられたデータ線およびゲート線と、該絵素電極、走
査線および信号線にそれぞれ電気的に接続された表示用
トランジスタとが形成され、該基板の表示部以外の部分
上に、該表示部を駆動すべく駆動用薄膜トランジスタを
有する駆動回路部が形成されたアクティブマトリクス基
板の製造方法において、表示用および駆動用の薄膜トラ
ンジスタを、その一部に多結晶半導体層を有する状態で
形成する工程と、表示部上に、水素阻止用マスクを形成
する工程と、該マスクが形成された基板を、水素を含有
するガスの放電中に曝し、該マスクにより表示用薄膜ト
ランジスタの他結晶半導体層中に該水素が拡散されるの
を阻止して、該水素を駆動用薄膜トランジスタの多結晶
半導体層中に拡散させる工程とを含み、そのことにより
上記目的が達成される。
【００１４】
【作用】多結晶半導体層に水素化処理を行うことによ
り、多結晶半導体層中に水素が拡散されて、多結晶半導
体層中に存在する不対原子（ダングリングボンド）と結
合するので、多結晶半導体層中の欠陥を減少させて移動
度を向上させることができる。
り、多結晶半導体層中に水素が拡散されて、多結晶半導
体層中に存在する不対原子（ダングリングボンド）と結
合するので、多結晶半導体層中の欠陥を減少させて移動
度を向上させることができる。
【００１５】本発明においては、駆動用薄膜トランジス
タの多結晶半導体層のみに水素化処理が施され、表示用
薄膜トランジスタの多結晶半導体層は水素化処理が施さ
れていない。このため、駆動用薄膜トランジスタを高移
動度とし、表示用薄膜トランジスタの移動度は小さくす
ることができる。
タの多結晶半導体層のみに水素化処理が施され、表示用
薄膜トランジスタの多結晶半導体層は水素化処理が施さ
れていない。このため、駆動用薄膜トランジスタを高移
動度とし、表示用薄膜トランジスタの移動度は小さくす
ることができる。
【００１６】具体的には、（１）駆動用薄膜トランジス
タの多結晶半導体層の上に、水素を含む絶縁膜を形成
し、基板全体に熱処理を施して、絶縁膜中に含まれる水
素を駆動用薄膜トランジスタの多結晶半導体層中に拡散
させる；または、（２）表示部上に、水素阻止用マスク
を形成し、基板全体を水素を含有するガスの放電中に曝
して、該水素を駆動用薄膜トランジスタの多結晶半導体
層中に拡散させる：ことにより、基板全体を均一に処理
することができる。
タの多結晶半導体層の上に、水素を含む絶縁膜を形成
し、基板全体に熱処理を施して、絶縁膜中に含まれる水
素を駆動用薄膜トランジスタの多結晶半導体層中に拡散
させる；または、（２）表示部上に、水素阻止用マスク
を形成し、基板全体を水素を含有するガスの放電中に曝
して、該水素を駆動用薄膜トランジスタの多結晶半導体
層中に拡散させる：ことにより、基板全体を均一に処理
することができる。
【００１７】水素の拡散は、デバイス表面から多結晶半
導体層まで、深さ方向で１μｍ程度拡散させればよい。
一方、駆動回路部と表示部との間隔は通常数１００μｍ
程度であるので、駆動用ＴＦＴの特性を充分改善できる
条件で水素化処理を行っても、駆動回路部から表示部ま
で水素が拡散することはなく、表示用ＴＦＴに水素化処
理の影響が及ぶことはない。
導体層まで、深さ方向で１μｍ程度拡散させればよい。
一方、駆動回路部と表示部との間隔は通常数１００μｍ
程度であるので、駆動用ＴＦＴの特性を充分改善できる
条件で水素化処理を行っても、駆動回路部から表示部ま
で水素が拡散することはなく、表示用ＴＦＴに水素化処
理の影響が及ぶことはない。
【００１８】
【実施例】以下に本発明の実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１９】図３に、本発明のアクティブマトリクス基
板を用いた液晶表示装置の概略構成図を示す。この液晶
表示装置は、絶縁性基板１上に、表示部２０と、表示部
２０を駆動する駆動回路部１０とが形成されている。
板を用いた液晶表示装置の概略構成図を示す。この液晶
表示装置は、絶縁性基板１上に、表示部２０と、表示部
２０を駆動する駆動回路部１０とが形成されている。
【００２０】表示部２０には、データ線２１およびゲー
ト線２２が交差して形成され、その交差部近傍には、各
配線２１、２２と液晶層２４とに接続された表示用ＴＦ
Ｔ２３が形成されて、液晶層２４を選択的に駆動する構
成となっている。一方、駆動回路部１０は、データ線２
１またはゲート線２２に接続された駆動用ＴＦＴが形成
されて、表示部２０を駆動する構成となっている。上記
各ＴＦＴは、多結晶シリコン半導体層から構成されてい
る。
ト線２２が交差して形成され、その交差部近傍には、各
配線２１、２２と液晶層２４とに接続された表示用ＴＦ
Ｔ２３が形成されて、液晶層２４を選択的に駆動する構
成となっている。一方、駆動回路部１０は、データ線２
１またはゲート線２２に接続された駆動用ＴＦＴが形成
されて、表示部２０を駆動する構成となっている。上記
各ＴＦＴは、多結晶シリコン半導体層から構成されてい
る。
【００２１】図１に、上記液晶表示装置における各ＴＦ
Ｔ部分の断面図を示す。この液晶表示装置において、駆
動回路部１０に形成される駆動用ＴＦＴは、ＣＭＯＳト
ランジスタであり、ｐチャネルＴＦＴ１３ｐおよびｎチ
ャネルＴＦＴ１３ｎを備えている。ｐチャネルＴＦＴ１
３ｐは、絶縁性基板１上にソース領域・ドレイン領域１
１ｐ（ｐ+領域）およびチャネル領域１２ｐを有する多
結晶シリコン半導体層２ｐが形成され、その上に基板１
のほぼ全面を覆うようにＳｉＯ2膜が形成されてゲート
絶縁膜３となっている。その上にチャネル領域１２ｐと
対向するように、ゲート線２２と接続されたゲート電極
４ｐが形成され、ゲート電極４ｐを覆って層間絶縁膜５
が形成されている。さらに、データ線２３と接続された
ソース電極６およびドレイン電極６が形成され、ゲート
絶縁膜３および層間絶縁膜５に形成されたコンタクトホ
ールを介してソース領域およびドレイン領域と電気的に
接続されている。
Ｔ部分の断面図を示す。この液晶表示装置において、駆
動回路部１０に形成される駆動用ＴＦＴは、ＣＭＯＳト
ランジスタであり、ｐチャネルＴＦＴ１３ｐおよびｎチ
ャネルＴＦＴ１３ｎを備えている。ｐチャネルＴＦＴ１
３ｐは、絶縁性基板１上にソース領域・ドレイン領域１
１ｐ（ｐ+領域）およびチャネル領域１２ｐを有する多
結晶シリコン半導体層２ｐが形成され、その上に基板１
のほぼ全面を覆うようにＳｉＯ2膜が形成されてゲート
絶縁膜３となっている。その上にチャネル領域１２ｐと
対向するように、ゲート線２２と接続されたゲート電極
４ｐが形成され、ゲート電極４ｐを覆って層間絶縁膜５
が形成されている。さらに、データ線２３と接続された
ソース電極６およびドレイン電極６が形成され、ゲート
絶縁膜３および層間絶縁膜５に形成されたコンタクトホ
ールを介してソース領域およびドレイン領域と電気的に
接続されている。
【００２２】ｎチャネルＴＦＴ１３ｎは、絶縁性基板１
上にソース領域・ドレイン領域１１ｎ（ｎ+領域）およ
びチャネル領域１２ｎを有する多結晶シリコン半導体層
２ｎが形成され、その上に基板１のほぼ全面を覆うよう
に形成された上記ＳｉＯ2膜がゲート絶縁膜３となって
いる。その上にチャネル領域１２ｎと対向するように、
ゲート線２２と接続されたゲート電極４ｎが形成され、
ゲート電極４ｎを覆って上記層間絶縁膜５が形成されて
いる。さらに、データ線２３と接続されたソース電極６
およびドレイン電極６が形成され、ゲート絶縁膜３およ
び層間絶縁膜５に形成されたコンタクトホールを介して
ソース領域およびドレイン領域と電気的に接続されてい
る。
上にソース領域・ドレイン領域１１ｎ（ｎ+領域）およ
びチャネル領域１２ｎを有する多結晶シリコン半導体層
２ｎが形成され、その上に基板１のほぼ全面を覆うよう
に形成された上記ＳｉＯ2膜がゲート絶縁膜３となって
いる。その上にチャネル領域１２ｎと対向するように、
ゲート線２２と接続されたゲート電極４ｎが形成され、
ゲート電極４ｎを覆って上記層間絶縁膜５が形成されて
いる。さらに、データ線２３と接続されたソース電極６
およびドレイン電極６が形成され、ゲート絶縁膜３およ
び層間絶縁膜５に形成されたコンタクトホールを介して
ソース領域およびドレイン領域と電気的に接続されてい
る。
【００２３】表示部２０に形成される表示用ＴＦＴ２３
はｐチャネルＴＦＴであり、絶縁性基板１上にソース領
域・ドレイン領域１１（ｎ+領域）およびチャネル領域
１２を有する多結晶シリコン半導体層２が形成されてい
る。その上に基板１のほぼ全面を覆うように形成された
上記ＳｉＯ2膜がゲート絶縁膜３となっている。その上
にチャネル領域１２と対向するように、ゲート線２２と
接続されたゲート電極４が形成され、ゲート電極４を覆
って上記層間絶縁膜５が形成されている。さらに、デー
タ線２３と接続されたソース電極６およびドレイン電極
６が形成され、ゲート絶縁膜３および層間絶縁膜５に形
成されたコンタクトホールを介してソース領域およびド
レイン領域と電気的に接続されている。
はｐチャネルＴＦＴであり、絶縁性基板１上にソース領
域・ドレイン領域１１（ｎ+領域）およびチャネル領域
１２を有する多結晶シリコン半導体層２が形成されてい
る。その上に基板１のほぼ全面を覆うように形成された
上記ＳｉＯ2膜がゲート絶縁膜３となっている。その上
にチャネル領域１２と対向するように、ゲート線２２と
接続されたゲート電極４が形成され、ゲート電極４を覆
って上記層間絶縁膜５が形成されている。さらに、デー
タ線２３と接続されたソース電極６およびドレイン電極
６が形成され、ゲート絶縁膜３および層間絶縁膜５に形
成されたコンタクトホールを介してソース領域およびド
レイン領域と電気的に接続されている。
【００２４】以下に、上記液晶表示装置の製造方法を図
１を参照しながら説明する。
１を参照しながら説明する。
【００２５】まず、絶縁性基板１の上に、ジシランを原
料ガスとして、減圧ＣＶＤ法によりアモルファスシリコ
ン膜を１０００オングストローム堆積し、これをＮ2ガ
ス中、６００℃で２４時間熱処理することにより多結晶
シリコン膜とする。この多結晶シリコン膜を、素子領域
（表示用および駆動用ＴＦＴ形成領域）のみを残してパ
ターニングして、図１に示す駆動用ＴＦＴの多結晶シリ
コン半導体層２ｎ、２ｐおよび表示用ＴＦＴの多結晶シ
リコン半導体層２とする。
料ガスとして、減圧ＣＶＤ法によりアモルファスシリコ
ン膜を１０００オングストローム堆積し、これをＮ2ガ
ス中、６００℃で２４時間熱処理することにより多結晶
シリコン膜とする。この多結晶シリコン膜を、素子領域
（表示用および駆動用ＴＦＴ形成領域）のみを残してパ
ターニングして、図１に示す駆動用ＴＦＴの多結晶シリ
コン半導体層２ｎ、２ｐおよび表示用ＴＦＴの多結晶シ
リコン半導体層２とする。
【００２６】次に、ＣＶＤ法により、各ＴＦＴのゲート
絶縁膜３として基板のほぼ全面に厚み８５０オングスト
ロームのＳｉＯ2膜を堆積し、その後、リンドープ多結
晶シリコン膜により、ゲート線２２と各ＴＦＴのゲート
電極４ｎ、４ｐおよび４とを形成する。
絶縁膜３として基板のほぼ全面に厚み８５０オングスト
ロームのＳｉＯ2膜を堆積し、その後、リンドープ多結
晶シリコン膜により、ゲート線２２と各ＴＦＴのゲート
電極４ｎ、４ｐおよび４とを形成する。
【００２７】続いて、イオン注入法により、表示用ＴＦ
Ｔのソース領域・ドレイン領域１１６および駆動用ＴＦ
Ｔのソース領域・ドレイン領域１１ｎにリンを注入し、
駆動用ＴＦＴのソース領域・ドレイン領域１１ｐにほう
素を注入する。この時、ゲート電極４ｎ、４ｐ、４下の
半導体層部分には不純物イオンが注入されずにチャネル
領域１２ｎ、１２ｐ、１２となる。
Ｔのソース領域・ドレイン領域１１６および駆動用ＴＦ
Ｔのソース領域・ドレイン領域１１ｎにリンを注入し、
駆動用ＴＦＴのソース領域・ドレイン領域１１ｐにほう
素を注入する。この時、ゲート電極４ｎ、４ｐ、４下の
半導体層部分には不純物イオンが注入されずにチャネル
領域１２ｎ、１２ｐ、１２となる。
【００２８】その後、ＣＶＤ法により厚み５０００オン
グストロームのＳｉＯ2膜を層間絶縁膜５として堆積
し、ゲート絶縁膜３および層間絶縁膜５の所定部分を除
去して、ソース領域・ドレイン領域１１ｎ、１１ｐ、１
１に達するようにコンタクトホールを形成する。さら
に、Ａｌにより、ソース電極・ドレイン電極６および配
線を形成する。
グストロームのＳｉＯ2膜を層間絶縁膜５として堆積
し、ゲート絶縁膜３および層間絶縁膜５の所定部分を除
去して、ソース領域・ドレイン領域１１ｎ、１１ｐ、１
１に達するようにコンタクトホールを形成する。さら
に、Ａｌにより、ソース電極・ドレイン電極６および配
線を形成する。
【００２９】次に、駆動用ＴＦＴの多結晶シリコン半導
体層２ｎ、２ｐに対して水素化処理を行う。この工程
は、以下のようにして行う。まず、ＳｉＨ4（シラン）
とＮＨ3（アンモニア）とを原料ガスとして、プラズマ
ＣＶＤ法により基板温度３６０℃でシリコン窒化膜を２
０００オングストローム堆積し、これを駆動回路部上の
みを残してエッチング除去して、図１に示すようなシリ
コン窒化膜７とする。この実施例では、上記エッチング
をＳＦ6（六弗化イオウ）と酸素ガスとを用いたドライ
エッチング法により行った。このようにして得られるシ
リコン窒化膜７は、原料ガスとして水素を含んだＳｉＨ
4、Ｓｉ2Ｈ6（ジシラン）やＮＨ3等を用い、４５０℃以
下の低温で形成することができるので、水素を含むもの
とすることができる。よって、このシリコン窒化膜７
は、水素の拡散源として用いることができる。このよう
な水素を含んだシリコン窒化膜７は、上記プラズマＣＶ
Ｄ法以外に、上記と同様の原料ガスを用いたＥＣＲ（El
ectron Cycrotron Resonance）−ＣＶＤ法や光ＣＶＤ法
等により形成することもできる。
体層２ｎ、２ｐに対して水素化処理を行う。この工程
は、以下のようにして行う。まず、ＳｉＨ4（シラン）
とＮＨ3（アンモニア）とを原料ガスとして、プラズマ
ＣＶＤ法により基板温度３６０℃でシリコン窒化膜を２
０００オングストローム堆積し、これを駆動回路部上の
みを残してエッチング除去して、図１に示すようなシリ
コン窒化膜７とする。この実施例では、上記エッチング
をＳＦ6（六弗化イオウ）と酸素ガスとを用いたドライ
エッチング法により行った。このようにして得られるシ
リコン窒化膜７は、原料ガスとして水素を含んだＳｉＨ
4、Ｓｉ2Ｈ6（ジシラン）やＮＨ3等を用い、４５０℃以
下の低温で形成することができるので、水素を含むもの
とすることができる。よって、このシリコン窒化膜７
は、水素の拡散源として用いることができる。このよう
な水素を含んだシリコン窒化膜７は、上記プラズマＣＶ
Ｄ法以外に、上記と同様の原料ガスを用いたＥＣＲ（El
ectron Cycrotron Resonance）−ＣＶＤ法や光ＣＶＤ法
等により形成することもできる。
【００３０】その後、この状態の基板に対して、窒素雰
囲気中、４２０℃で６０分間の熱処理を施して、シリコ
ン窒化膜７に含有される水素を、駆動用ＴＦＴの多結晶
シリコン半導体層２ｎ、２ｐにのみ拡散させる。この
時、表示用ＴＦＴの多結晶シリコン半導体層２には、水
素は拡散されない。
囲気中、４２０℃で６０分間の熱処理を施して、シリコ
ン窒化膜７に含有される水素を、駆動用ＴＦＴの多結晶
シリコン半導体層２ｎ、２ｐにのみ拡散させる。この
時、表示用ＴＦＴの多結晶シリコン半導体層２には、水
素は拡散されない。
【００３１】さらに、表示部に、絵素電極用ＩＴＯ膜を
堆積し、これをパターニングして、絵素電極（図示せ
ず）を形成する。
堆積し、これをパターニングして、絵素電極（図示せ
ず）を形成する。
【００３２】以上のようにして、駆動用ＴＦＴの多結晶
半導体層は水素化処理され、表示用ＴＦＴの多結晶半導
体層は水素化処理されていないアクティブマトリクス基
板が得られる。
半導体層は水素化処理され、表示用ＴＦＴの多結晶半導
体層は水素化処理されていないアクティブマトリクス基
板が得られる。
【００３３】さらに、上記アクティブマトリクス基板
と、対向電極が形成された対向基板とを貼り合わせた
後、それらの基板間に液晶を注入することにより液晶表
示装置を作製する。
と、対向電極が形成された対向基板とを貼り合わせた
後、それらの基板間に液晶を注入することにより液晶表
示装置を作製する。
【００３４】この実施例の液晶表示装置において、駆動
用ＴＦＴは多結晶半導体層の水素化処理により高移動度
化して、高周波特性に優れたものとすることができた。
また、表示用ＴＦＴは多結晶半導体層の水素化処理を行
っていないので移動度が低いままであり、光起電力によ
るリーク電流を小さくすることができた。また、基板全
体を均一に処理して、生産性よくアクティブマトリクス
基板を製造することができた。
用ＴＦＴは多結晶半導体層の水素化処理により高移動度
化して、高周波特性に優れたものとすることができた。
また、表示用ＴＦＴは多結晶半導体層の水素化処理を行
っていないので移動度が低いままであり、光起電力によ
るリーク電流を小さくすることができた。また、基板全
体を均一に処理して、生産性よくアクティブマトリクス
基板を製造することができた。
【００３５】（実施例２）本発明の他の実施例を、図２
を参照しながら説明する。
を参照しながら説明する。
【００３６】この実施例においては、駆動用ＴＦＴの多
結晶半導体層２ｎ、２ｐの水素化処理を以下のようにし
て行った。
結晶半導体層２ｎ、２ｐの水素化処理を以下のようにし
て行った。
【００３７】まず、実施例１と同様にしてソース電極・
ドレイン電極６および配線が形成された基板の表示部の
みを覆って、水素の下方への拡散を阻害するマスク８を
形成する。このマスク８の材料としては、ポリイミド等
の高耐熱性樹脂を用いることができる。
ドレイン電極６および配線が形成された基板の表示部の
みを覆って、水素の下方への拡散を阻害するマスク８を
形成する。このマスク８の材料としては、ポリイミド等
の高耐熱性樹脂を用いることができる。
【００３８】その後、この状態の基板を水素プラズマ中
に曝す。この時の水素プラズマ処理の条件は、駆動用Ｔ
ＦＴの多結晶半導体層２ｎ、２ｐに水素を拡散させ、マ
スク８が形成された表示用ＴＦＴの多結晶半導体層２に
は水素を拡散させないものであり、例えば、以下のよう
にすることができる。
に曝す。この時の水素プラズマ処理の条件は、駆動用Ｔ
ＦＴの多結晶半導体層２ｎ、２ｐに水素を拡散させ、マ
スク８が形成された表示用ＴＦＴの多結晶半導体層２に
は水素を拡散させないものであり、例えば、以下のよう
にすることができる。
【００３９】ガス：水素および窒素、 圧力：１Ｔｏｒ
ｒ、 温度：３００℃、パワー：１Ｗ／ｃｍ2（１３．
５６ＭＨｚ）、 時間：６０分間。
ｒ、 温度：３００℃、パワー：１Ｗ／ｃｍ2（１３．
５６ＭＨｚ）、 時間：６０分間。
【００４０】この実施例の液晶表示装置においても、実
施例１と同様に、駆動用ＴＦＴを高移動度化し、表示用
ＴＦＴは光起電力によるリーク電流を小さくすることが
できた。また、基板全体を均一に処理して、生産性よく
アクティブマトリクス基板を製造することができた。
施例１と同様に、駆動用ＴＦＴを高移動度化し、表示用
ＴＦＴは光起電力によるリーク電流を小さくすることが
できた。また、基板全体を均一に処理して、生産性よく
アクティブマトリクス基板を製造することができた。
【００４１】
【発明の効果】以上の説明から明らかなように、本発明
によれば、駆動用ＴＦＴの多結晶半導体層に水素化処理
を施すことにより、多結晶半導体層中の欠陥を減少させ
て移動度を向上させることができる。表示用ＴＦＴは、
水素化処理を施していないので、移動度を小さくして光
起電力によるリーク電流を小さくすることができる。ま
た、この水素化処理工程は、基板全体を一度に均一に処
理することができる。よって、各ＴＦＴに要求される特
性を同時に満足させるドライバモノリシック型のアクテ
ィブマトリクス基板を生産性よく得ることができる。
によれば、駆動用ＴＦＴの多結晶半導体層に水素化処理
を施すことにより、多結晶半導体層中の欠陥を減少させ
て移動度を向上させることができる。表示用ＴＦＴは、
水素化処理を施していないので、移動度を小さくして光
起電力によるリーク電流を小さくすることができる。ま
た、この水素化処理工程は、基板全体を一度に均一に処
理することができる。よって、各ＴＦＴに要求される特
性を同時に満足させるドライバモノリシック型のアクテ
ィブマトリクス基板を生産性よく得ることができる。
【００４２】このアクティブマトリクス基板を用いて、
画質の優れた表示部と、高周波特性に優れ、高速動作が
可能な駆動回路部とを備えた高性能な液晶表示装置を製
造することができる。
画質の優れた表示部と、高周波特性に優れ、高速動作が
可能な駆動回路部とを備えた高性能な液晶表示装置を製
造することができる。
【図１】実施例１のアクティブマトリクス基板を示す断
面図である。
面図である。
【図２】実施例２のアクティブマトリクス基板を示す断
面図である。
面図である。
【図３】本発明のアクティブマトリクス基板を用いて作
製した液晶表示装置の概略構成図である。
製した液晶表示装置の概略構成図である。
１ 絶縁性基板 ２、２ｎ、２ｐ 多結晶シリコン半導体層 ３ ゲート絶縁膜 ４、４ｎ、４ｐ ゲート電極 ５ 層間絶縁膜 ６ ソース電極・ドレイン電極 ７ シリコン窒化膜 ８ マスク（ポリイミド） １１、１１ｎ、１１ｐ ソース領域・ドレイン領域 １２、１２ｎ、１２ｐ チャネル領域 １３ｎ ｎチャネルＴＦＴ（駆動用ＴＦＴ） １３ｐ ｐチャネルＴＦＴ（駆動用ＴＦＴ） ２３ 表示用ＴＦＴ １０ 駆動回路部 ２０ 表示部 ２１ データ線 ２２ ゲート線 ２４ 液晶層
Claims (3)
- 【請求項１】 基板上の表示部に、マトリクス状に配設
された絵素電極と、該絵素電極の近傍を通って相互に交
差して設けられたデータ線およびゲート線と、該絵素電
極、走査線および信号線にそれぞれ電気的に接続された
表示用薄膜トランジスタとが形成され、該基板の表示部
以外の部分上に、該表示部を駆動すべく駆動用薄膜トラ
ンジスタを有する駆動回路部が形成されたアクティブマ
トリクス基板において、 該表示用薄膜トランジスタおよび該駆動用薄膜トランジ
スタが、共に多結晶半導体層を有し、該駆動用薄膜トラ
ンジスタの多結晶半導体層は水素化処理が施され、該表
示用薄膜トランジスタの多結晶半導体層は水素化処理が
施されていないアクティブマトリクス基板。 - 【請求項２】 基板上の表示部に、マトリクス状に配設
された絵素電極と、該絵素電極の近傍を通って相互に交
差して設けられたデータ線およびゲート線と、該絵素電
極、走査線および信号線にそれぞれ電気的に接続された
表示用薄膜トランジスタとが形成され、該基板の表示部
以外の部分上に、該表示部を駆動すべく駆動用薄膜トラ
ンジスタを有する駆動回路部が形成されたアクティブマ
トリクス基板の製造方法において、 表示用および駆動用の薄膜トランジスタを、その一部に
多結晶半導体層を有する状態で形成する工程と、 駆動用薄膜トランジスタの多結晶半導体層の上に、水素
を含む絶縁膜を形成する工程と、 該絶縁膜が形成された基板に熱処理を施して、該絶縁膜
中に含まれる該水素を駆動用薄膜トランジスタの多結晶
半導体層中に拡散させる工程と、 を含むアクティブマトリクス基板の製造方法。 - 【請求項３】 基板上の表示部に、マトリクス状に配設
された絵素電極と、該絵素電極の近傍を通って相互に交
差して設けられたデータ線およびゲート線と、該絵素電
極、走査線および信号線にそれぞれ電気的に接続された
表示用トランジスタとが形成され、該基板の表示部以外
の部分上に、該表示部を駆動すべく駆動用薄膜トランジ
スタを有する駆動回路部が形成されたアクティブマトリ
クス基板の製造方法において、 表示用および駆動用の薄膜トランジスタを、その一部に
多結晶半導体層を有する状態で形成する工程と、 表示部の上に、水素阻止用マスクを形成する工程と、 該マスクが形成された基板を、水素を含有するガスの放
電中に曝し、該マスクにより表示用薄膜トランジスタの
他結晶半導体層中に該水素が拡散されるのを阻止して、
該水素を駆動用薄膜トランジスタの多結晶半導体層中に
拡散させる工程と、 を含むアクティブマトリクス基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14403693A JP2921816B2 (ja) | 1993-06-15 | 1993-06-15 | アクティブマトリクス基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14403693A JP2921816B2 (ja) | 1993-06-15 | 1993-06-15 | アクティブマトリクス基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0720488A JPH0720488A (ja) | 1995-01-24 |
| JP2921816B2 true JP2921816B2 (ja) | 1999-07-19 |
Family
ID=15352832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14403693A Expired - Fee Related JP2921816B2 (ja) | 1993-06-15 | 1993-06-15 | アクティブマトリクス基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2921816B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102297652B1 (ko) * | 2015-03-31 | 2021-09-07 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN108987265A (zh) * | 2018-06-26 | 2018-12-11 | 武汉华星光电半导体显示技术有限公司 | 显示器件制造方法及装置 |
-
1993
- 1993-06-15 JP JP14403693A patent/JP2921816B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0720488A (ja) | 1995-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3409542B2 (ja) | 半導体装置の製造方法 | |
| KR100280171B1 (ko) | 비단결정반도체장치(박막트랜지스터)와 이것을 이용한 액정표시장치 및 그 제조방법 | |
| EP1102111B1 (en) | Liquid crystal display device having improved TFTs and a fabrication method thereof | |
| KR0173692B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPH06124890A (ja) | 薄膜状半導体装置の作製方法。 | |
| US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
| JP2921816B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH0677252A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JP3622492B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2717233B2 (ja) | 絶縁ゲイト型電界効果半導体装置およびその作製方法 | |
| KR100509660B1 (ko) | 피막제조방법 | |
| JP3361670B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11160736A (ja) | アクティブマトリクス装置 | |
| JPH07169973A (ja) | 薄膜トランジスタアレイとその製造方法およびこれを用いた液晶表示装置 | |
| JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JP3210568B2 (ja) | 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 | |
| JP2776411B2 (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
| JPH09133928A (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| JPH07321337A (ja) | 半導体集積回路およびその作製方法 | |
| JP2001036097A (ja) | 半導体装置 | |
| JP3357038B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 | |
| JP2715282B2 (ja) | 絶縁ゲイト型電界効果半導体装置およびその作製方法 | |
| JPH08186262A (ja) | 薄膜トランジスタの製造方法 | |
| JP3133861B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990415 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |