JP2715282B2 - 絶縁ゲイト型電界効果半導体装置およびその作製方法 - Google Patents

絶縁ゲイト型電界効果半導体装置およびその作製方法

Info

Publication number
JP2715282B2
JP2715282B2 JP33555295A JP33555295A JP2715282B2 JP 2715282 B2 JP2715282 B2 JP 2715282B2 JP 33555295 A JP33555295 A JP 33555295A JP 33555295 A JP33555295 A JP 33555295A JP 2715282 B2 JP2715282 B2 JP 2715282B2
Authority
JP
Japan
Prior art keywords
field effect
semiconductor device
film
insulated gate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33555295A
Other languages
English (en)
Other versions
JPH08250748A (ja
Inventor
舜平 山崎
晃 間瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP33555295A priority Critical patent/JP2715282B2/ja
Publication of JPH08250748A publication Critical patent/JPH08250748A/ja
Application granted granted Critical
Publication of JP2715282B2 publication Critical patent/JP2715282B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜トランジスタ
に関するものであり、特に液晶表示装置や完全密着型イ
メージセンサ装置等に適用可能なものである。
【0002】
【従来の技術】従来より知られた絶縁ゲイト型電界効果
半導体装置は、様々な分野で幅広く使用されている。こ
の半導体装置はシリコン基板上に形成されたものであ
り、多数の半導体素子を機能的に集積させて、ICまた
はLSIとして利用されている。
【0003】一方、同様の絶縁ゲイト型電界効果半導体
装置ながら、絶縁基板上等シリコン基板以外に薄膜を積
層して形成された薄膜型の絶縁ゲイト型電界効果半導体
装置(以下TFTという)が液晶表示装置の画素のスイ
ッチング素子部分、駆動回路部分あるいは密着型イメー
ジセンサの読み取り回路部分等に積極的に使用されはじ
めている。
【0004】このTFTは前述のように絶縁性基板上に
気相法により薄膜を積層して形成するので、その作製雰
囲気温度が最高で500℃程度と低温で形成でき、安価
なソーダガラス、ホウケイ酸ガラス等を基板として用い
ることができる。
【0005】このように、安価な基板上に作製でき、そ
の作製する最大寸法は薄膜を気相法にて形成する装置の
寸法にのみ限定されるもので、容易に大面積基板上にト
ランジスタを形成できる利点を持ち、このため、多量の
画素を持つマトリクス構造の液晶表示装置や一次元また
は二次元のイメージセンサへの利用を期待され、一部実
現されている。
【0006】このTFTの代表的な構造を図2に概略的
に示す。
【0007】図2において、1はガラスよりなる絶縁性
基板であり、2は非晶質半導体よりなる薄膜半導体、3
はソース、ドレイン領域で、7はソース、ドレイン電
極、11はゲイト電極である。
【0008】前述のように、このようなTFTに使用さ
れる半導体層は気相法により形成されるものであるた
め、従来のICやLSIに使用されていた半導体層に比
べ、ホール及び電子の移動度は相当小さく、通常は熱処
理を行い半導体層2を結晶化させる工夫を行なってい
た。
【0009】
【発明が解決しようとする課題】図2に示した従来例の
ように、通常はゲイト電極上に比較的厚い窒化珪素膜、
酸化珪素膜等の層間絶縁膜4を設けてゲイト電極11を
おおい、フォトリソ法によってこの層間絶縁膜にコンタ
クトホールを設け、このコンタクトホール部分にて、ソ
ース、ドレイン電極7とソース、ドレイン領域3とを電
気的に接続する。このような位置にソースまたはドレイ
ンへの給電点を設けた場合、各給電点とチャネル端部ま
での距離Lが相当長くなる。
【0010】前述のように、薄膜低温プロセスによって
作られるTFTでは、本来キャリアの移動度が低いの
で、不純物をドープしても、やはり導電率が低いため、
抵抗がこの距離Lの部分に生じる。この為にTFTの周
波数特性の低下やON抵抗の増加を招いていた。また、
この距離Lが長くなると当然一つのTFTに要する面積
が増し、限られた基板寸法中に所定の数のTFTを設け
ることが、難しくなっていた。
【0011】したがって、本発明は絶縁ゲイト型電界効
果半導体装置のチャネル領域に隣接したソースまたはド
レイン領域への給電点とチャネル端部までの距離Lを短
くするためにTFTを改良したものである。
【0012】
【課題を解決するための手段】本発明のTFTはゲイト
電極としてアルミニウムを使用し、前記ゲイト電極の少
なくとも側面がアルミニウムの酸化物で覆われているこ
とを特徴とするものであります。また、このゲイト電極
側面のアルミニウムの酸化物の端面と概略一致して、ソ
ースまたはドレイン領域の取り出し電極用のコンタクト
ホールが設けられていることを特徴とするものである。
【0013】さらに、半導体層のキャリアの移動度を増
すために、必要があれば、基板上に水素を含んだシリコ
ンを主成分とする半導体被膜を形成した後に前記シリコ
ンを主成分とする半導体被膜に対して、熱処理すること
により結晶性を有する構造に変性させることにより、こ
の移動度の値を改善する。また、給電点からの距離Lを
最小にするために、ゲイト電極をアルミニウムで形成
し、このゲイト電極の周囲を酸化させて、少なくとも側
面に酸化アルミニウムを形成することを特徴とするもの
である。
【0014】さらにまた、このゲイト電極とその周囲に
存在する酸化アルミニウム膜を利用して、ゲイト電極お
よび酸化アルミニウムの端部と概略一致させてソースま
たはドレイン領域の取り出し電極用のコンタクトホール
をセルファライン的に形成することを特徴とするもので
ある。
【0015】すなわち、図1に示すTFTの概略断面図
にあるように、ゲイト電極8の少なくとも側面には酸化
アルミニウム10が設けられており、この酸化アルミニ
ウムの端面に概略一致してソース、ドレイン用の電極7
がソース、ドレイン領域3と接続されている。この様な
構成により、前述の電極の給電点からチャネル領域まで
の距離Lを短くすることを実現したものである。
【0016】この距離Lを完全にゼロにすることが、抵
抗を減らすことに関しては理想であるが(図ではほぼゼ
ロになっている)プロセス技術上の問題で、例えばソー
ス、ドレイン領域が若干ゲイト電極下に回り込んだりす
る為、完全にゼロにはできないが、短くするだけで相当
の効果を期待できる。
【0017】さらに、ゲイト電極周辺の酸化アルミニウ
ム膜は図1では側面と上面つまり外部に露呈している部
分に形成されているが、本発明では特に全ての周囲に酸
化アルミニウムが設けられている必要は必ずしもなく、
距離Lを短くする為に少なくとも側面付近を覆って存在
させるだけでよい、一方このように全部に設けられてい
る場合、コンタクトホールを作製する場合にこの酸化ア
ルミニウムはエッチングされにくいので、こののままマ
スクの一部として利用することができる。さらに、この
酸化アルミニウム膜上を他の配線、例えばソース電極の
配線を交差させて、立体的な配線を容易に行えるので、
集積化の際のレイアウトが簡単になる。
【0018】また、本発明でいうゲイト電極および酸化
アルミニウムの端部とソースまたはドレイン領域の取り
出し電極用のコンタクトホールを概略一致させるとは、
ゲイト電極および酸化アルミニウムの端部を利用して、
セルファラインでコンタクトホールを形成した結果形成
される構造は当然含み、また他の方法によりフォトマス
クを使用し位置合わせでできるマスクのズレで形成され
る範囲も含まれる。すなわち、後者の場合、図1に示す
ように絶縁膜5にコンタクト部分のみを形成する場合、
絶縁膜9の端部と酸化アルミニウムの端部とがマスク合
わせの際にずれることがあるがそのような場合も含む。
また前者の場合のように酸化アルミニウムをマスクとし
て積極的に利用する、すなわち絶縁膜をエッチングする
範囲をゲイト電極上まで含めるとゲイト電極上に絶縁膜
9は存在せず、ソースまたはドレイン領域の端は確実に
酸化アルミニウム10となり、距離Lを短くすることが
できる。
【0019】このゲイト電極の周囲に酸化アルミニウム
を形成する方法としては、このゲイト電極を陽極酸化し
て、形成することが考えられる。この陽極酸化とは、酸
溶液中にて、電流を流すことにより、アルミニウムのゲ
イト電極を電気化学反応により、酸化させるものである
が、形成された酸化膜が緻密で酸化速度の早いものであ
れば、他の方法でも当然利用できる。
【0020】以下に本発明の発明の実施の形態に基づ
き、本発明を説明する。
【0021】
【発明の実施の形態】この実施の形態では図5に示すよ
うな回路を持つ液晶電気光学装置に本発明のTFTを適
用した例を示す。この図において、液晶装置の各画素に
はNチャネル型薄膜トランジスタ22とPチャネル型薄
膜トランジスタ21とが相補型構成となって設けられて
おり、各々のTFTはゲイト電極を共通の信号線50に
接続し、NTFT22とPTFT21との出力端子は共
通の画素電極43に接続され、各々の他方の出力端子2
8、35は別の信号線52、53に接続されていて、イ
ンバーター構成となっている。また、このPTFTとN
TFTとの位置を入れ換えてバッファ型の構成として、
相補型のTFTを各々の画素電極に設けてもよい。
【0022】このような構成の液晶電気光学装置に使用
される本発明のTFTをガラス基板に相補型TFTとし
て作る時の製造工程を図3及び図4に基づき示す。
【0023】図3(A) において、ANガラス、ネオセラ
ガラス等の結晶化ガラス、バイコ−ル7913(コ−ニング
製)等の700 ℃以下、例えば約600 ℃の熱処理に耐え得
る石英ガラス等の高価でないガラス1上にマグネトロン
RF(高周波) スパッタ法を用いてブロッキング層24と
しての酸化珪素膜を1000〜3000Åの厚さに作製した。
【0024】プロセス条件は酸素100%雰囲気、成膜温度
150 ℃、出力400 〜800W、圧力0.5Pa とした。タ−ゲッ
ト材料として、石英または単結晶シリコンを用い、その
時の成膜速度は30〜100 Å/分であった。
【0025】この上にシリコン膜をLPCVD(減圧気相)
法、スパッタ法またはプラズマCVD 法により形成した。
減圧気相法で形成する場合、結晶化温度よりも100 〜20
0 ℃低い450 〜550 ℃、例えば530 ℃でジシラン(Si
2H6) またはトリシラン(Si3H8) をCVD 装置に供給して
成膜した。反応炉内圧力は30〜300 Paとした。成膜速度
は50〜250 Å/分であった。NTFTとPTFTとのス
レッシュホ−ルド電圧(Vth)を概略同一に制御するた
め、ホウ素をジボランを用いて1×1015〜1×1018cm-3
の濃度として成膜中に添加してもよい。
【0026】スパッタ法で行う場合、スパッタ前の背圧
を1×10-5Pa以下とし、単結晶シリコンをタ−ゲットと
して、アルゴンに水素を20〜80%混入した雰囲気で行っ
た。例えばアルゴン20%、水素80%とした。成膜温度は
150 ℃、周波数は13.56MHz、スパッタ出力は400 〜800W
とした。圧力は0.5Pa であった。
【0027】プラズマCVD 法により珪素膜を作製する場
合、温度は例えば300 ℃とし、モノシラン(SiH4)または
ジシラン(Si2H6) を用いた。これらをPCVD装置内に導入
し、13.56MHzの高周波電力を加えて成膜した。
【0028】これらの方法によって形成された被膜は、
酸素が7×1020cm-3以下であることが好ましい。この酸
素濃度が高いと、半導体層を結晶化させにくく、そのた
め熱アニ−ル温度を高くするかまたは熱アニ−ル時間を
長くしなければならない。また少なすぎると、液晶電気
光学装置に使用するバックライトにより半導体層が光照
射された際にオフ状態のリ−ク電流が増加してしまう。
そのため4×1019〜4×1021cm-3の範囲であれば、中温
(600℃以下)の熱アニールで容易に結晶化可能であ
る。一方、膜中の水素量は4×1020cm-3であり、珪素の
4×1022cm-3として比較するとおよそ1原子%であっ
た。
【0029】また、ソ−ス、ドレイン領域に対してより
結晶化を助長させるため、酸素濃度を7×1020cm-3
下、好ましくは7×1019cm-3以下とし、ピクセル構成す
るTFTのチャネル形成領域の一部のみに酸素、炭素又
は窒素をイオン注入法により5×1019〜5×1021cm-3
なるように添加して光に対する敏感性を弱くすることも
有効である。このようにした場合、特に周辺回路を構成
するTFTには、この酸素の混入をより少なくし、より
大きいキャリア移動度を有せしめることができ、高周波
動作を容易にさせることができ、画素周辺のスイッチン
グのTFTはオフ状態でリーク電流を減らすことが可能
となった。
【0030】かくして、アモルファス状態の珪素膜を50
0 〜5000Å、例えば1500Åの厚さに作製の後、450 〜70
0 ℃の温度にて12〜70時間非酸化物雰囲気にて中温の加
熱処理した。例えば窒素または水素雰囲気にて600 ℃の
温度で保持した。
【0031】珪素膜の下の基板表面にアモルファス構造
の酸化珪素膜が形成されているため、この熱処理で特定
の核が存在せず、全体が均一に加熱アニ−ルされる。即
ち、成膜時はアモルファス構造を有し、また水素は単に
混入しているのみである。
【0032】アニ−ルにより、珪素膜はアモルファス構
造から秩序性の高い状態に移り、一部は結晶状態を呈す
る。特にシリコンの成膜時に比較的秩序性の高い領域は
特に結晶化をして結晶状態となろうとする。しかしこれ
らの領域間に存在する珪素により互いの結合がなされる
ため、珪素同志は互いにひっぱりあう。レ−ザラマン分
光により測定すると単結晶の珪素のピ−ク522 cm-1より
低周波側にシフトしたピ−クが観察される。それの見掛
け上の粒径は半値巾から計算すると、50〜500Åとマイ
クロクリスタルのようになっているが、実際はこの結晶
性の高い領域は多数あってクラスタ構造を有し、各クラ
スタ間は互いに珪素同志で結合(アンカリング) がされ
たセミアモルファス構造の被膜を形成させることができ
た。
【0033】このような被膜において、例えばSIMS
(二次イオン質量分析)法により深さ方向の分布測定を
行った時、添加物(不純物)として最低領域(表面また
は表面より離れた位置(内部))において酸素が3. 4
×1019cm -3 、窒素4×1017cm -3 を得た。また水
素は4×1020cm -3 であり、珪素4×1022cm -3
して比較すると1原子%であった。
【0034】この結晶化は酸素濃度が例えば3. 5×1
19cm -3 においては1000Åの膜厚で600℃(4
8時間)の熱処理で可能である。これを3×1020cm
-3 にすると膜厚を0. 3〜0. 5μmと厚くすれば6
00℃でのアニ−ルによる結晶化が可能であったが、
0. 1μmの厚さでは650℃での熱処理が結晶化のた
めには必要であった。即ちより膜厚を厚くするほど、よ
り酸素等の不純物濃度を減少させるほど、結晶化がしや
すかった。
【0035】結果として、被膜は実質的にグレインバウ
ンダリ(GB という) がないといってもよい状態を呈す
る。キャリアは各クラスタ間をアンカリングされた個所
を通じ互いに容易に移動し得るため、いわゆるGBの明確
に存在する多結晶珪素よりも高いキャリア移動度とな
る。即ちホ−ル移動度(μh)=10〜200cm2/Vsec 、電
子移動度(μe )=15〜300 cm2/Vsecが得られる。
【0036】他方、上記の如き中温でのアニ−ルではな
く、900 〜1200℃の高温アニ−ルにより被膜を多結晶化
すると、核からの固相成長により被膜中の不純物の偏析
がおきて、GBには酸素、炭素、窒素等の不純物が多くな
り、結晶中の移動度は大きいが、GBでのバリア(障壁)
を作ってそこでのキャリアの移動を阻害してしまう。結
果として10cm2/Vsec以上の移動度がなかなか得られない
のが実情である。
【0037】よって、本発明の実施例ではかくの如き理
由により、セミアモルファスまたはキャリアの移動度を
高くできるなら多結晶構造を有するシリコン半導体を用
いることができる。
【0038】図3(A) において、珪素膜を第1のフォト
マスクにてフォトエッチングを施し、PTFT用の領
域21(チャネル巾20μm)を図面の右側に、NTFT用
の領域22を左側に作製した。
【0039】この上に酸化珪素膜をゲイト絶縁膜27と
して500 〜2000Å例えば1000Åの厚さに形成した。これ
はブロッキング層としての酸化珪素膜の作製と同一条件
とした。この成膜中に弗素等のハロゲン元素を少量添加
し、ナトリウムイオンの固定化をさせてもよい。
【0040】さらにこの後、この上側にアルミニウム膜
を0.3μmの厚さに形成した。これを第2のフォトマ
スクにてパタ−ニングした。そしてPTFT用のゲイ
ト電極26, NTFT用のゲイト電極25を図3(B)
に示すように形成した。例えばチャネル長10μmとし
た。
【0041】図3(C)において、フォトレジスト31
をフォトマスクを用いて形成し、PTFT用のソ−ス
28、ドレイン30に対し、ホウ素を1×1015cm -2
のド−ズ量をイオン注入法により添加した。
【0042】次に図3(D)の如く、フォトレジスト3
2をフォトマスクを用いて形成した。そしてNTFT
用のソ−ス35、ドレイン33に対してリンを1×10
15cm-2 のドーズ量でイオン注入法により添加した。
【0043】これらはゲイト絶縁膜27を通じて行っ
た。しかし図3(B)において、ゲイト電極26、25
をマスクとしてシリコン膜上の酸化珪素を除去し、その
後、ホウ素、リンを直接珪素膜中にイオン注入してもよ
い。
【0044】次に、このフォトレジスト32を除去した
後、650℃にて10〜50時間再び加熱アニ−ルを行
った。そしてPTFTのソ−ス28、ドレイン30、N
TFTのソ−ス35、ドレイン33領域の不純物を活性
化してp+ 、n+ として作製した。
【0045】またゲイト電極25、26下にはチャネル
形成領域34、29がセミアモルファス半導体として形
成されている。
【0046】かくすると、セルファライン方式でありな
がらも、すべての工程において700℃以上に温度を加
えることがなく相補型TFTを作ることができる。その
ため、基板材料として、石英等の高価な基板を用いなく
てもよく、本発明の大画素の液晶表示装置にきわめて適
しているプロセスである。
【0047】熱アニ−ルは図3(A), (D)で2回行
った。しかし図3(A)のアニ−ルは求める特性により
省略し、双方を図3(D)の熱アニ−ルにより兼ねさせ
て製造時間の短縮を図ってもよい。
【0048】本発明においては、ゲイト電極としてアル
ミニウムを使用しているので、図3(D)の工程でのア
ニールにより、ゲイト絶縁膜中に多数存在する水素分子
をアルミニウムの持つ作用により、水素原子に変換し
て、ゲイト絶縁膜の界面準位密度を減少させ、不要なキ
ャリアの消滅を減らすことも同時に達成できた。
【0049】図4(A)において、ゲート電極25、2
6を陽極酸化をもちいて、その周囲に酸化アルミニウム
を作成した。具体的には浴組成として、13.7%の硫
酸溶液中に、陰極として炭素を用い、該当基板から30
cm程離した状態で、1mA/cm2 の電流密度にて行
った。酸化アルミニウムの厚みを0.2〜1μm例えば
0.5μmとして、本実施例では作成した。
【0050】この陽極酸化に使用する溶液としては、代
表的には硫酸、硝酸、燐酸等の強酸溶液や酒石酸、クエ
ン酸にエチレングリコールやプロピレングリコール等を
混合した混合酸等が使用できる。また、必要に応じて、
この溶液のpHを調整するために、塩やアルカリ溶液を
混合することも可能である。
【0051】まず、3%の酒石酸水溶液1に対して、9
の割合でプロピレングリコールを添加したAGW電解溶
液にこの基板を浸し、アルミニウムのゲイト電極を電源
の陽極に接続し、対する陰極として炭素を使用して直流
電力を印加した。
【0052】陽極酸化の条件は最初、定電流モードで電
流密度1mA/cm2 で20分電流を流した後、定電圧
モードで5分処理し、厚さ5000Åの酸化アルミニウ
ムをゲイト電極の側面付近に形成した。この酸化処理と
同条件で作製した試料を用いて、この酸化アルミニウム
の絶縁性を調べたところ、比抵抗は109 Ωmで、絶縁
耐圧は2×105 V/cmの特性を持つ酸化アルミニウ
ム膜であった。
【0053】また、この試料の表面を走査型電子顕微鏡
にて観察したところ、約8000倍にまで拡大してその
表面の凹凸が観察できたが、微小な穴は観察できず、良
好な絶縁被膜であった。
【0054】図4(B)において、層間絶縁物41を前
記したスパッタ法により酸化珪素膜の形成として行っ
た。この酸化珪素膜の形成はLPCVD 法、光CVD 法を用い
てもよい。例えば0.2〜1.0μmの厚さに形成し
た。その後、図4(B)に示す如く、フォトマスクを
用いて電極用の窓42を形成した。その際、RIE方法
を用い、ゲート電極25、26およびその周囲の酸化ア
ルミニウム40を利用してセルファライン的にコンタク
トホール42の位置をチャネル近傍にまで極力接近さ
せ、ソース、ドレインへの給電点とチャネル領域との距
離Lを極力減らしたことに、本発明の特徴を有する。
【0055】さらにこれら全体上にはアルミニウムを
0.5〜1μmの厚さにスパッタ法により形成し、リー
ド52、53をフォトマクスを用いて形成し、PTF
T、NTFTのソース領域28、35の電極として図4
(C)の如く作製した。
【0056】さらに表面を平坦化用有機樹脂44例えば
透光性ポリイミド樹脂を塗布形成し、再度の電極穴あけ
をフォトマスクにて行った。
【0057】図4(B)に示す如く2つのTFTを相補
型構成とし、かつその出力端を液晶装置の一方の画素の
電極を透明電極としてそれに連結するため、スパッタ法
によりITO(インジューム・スズ酸化膜)を形成した。そ
れをフォトマスクによりエッチングし、電極43を構
成させた。このITO は室温〜150 ℃で成膜し、200 〜40
0 ℃の酸素または大気中のアニールにより成就した。
【0058】かくの如くにしてPTFT21とNTFT
22と透明導電膜の電極43を同一ガラス基板1上に作
製した。
【0059】かかるTFTの特性はPTFTの移動度は
20cm2/Vsec、Vthは−5.9VでNTFTの移動度は
40cm2/Vsec、Vthは+5.0Vであった。
【0060】かかる半導体を用いることにより、一般に
不可能とされていたTFTでも大きな移動度を作ること
ができた。そのため、初めて液晶電気光学装置の各ピク
セルに相補型TFTを構成させるアクティブ型液晶表示
装置を作ることができた。また周辺回路もオンガラス化
( 同一基板上に同様のTFTの製造プロセスで形成する
方法) が可能となった。
【0061】本実施例では液晶電気光学装置に本発明の
TFTを適用した、そのためTFTの周波数特性がよい
ので、容易に動画表示を行うことができ、プロジェクシ
ョンTV、ビデオムービーのビューファインダー、壁掛
けTV等への応用が可能である。また、その他の応用と
して、周波数特性の良いことを利用して、1次元あるい
は2次元のイメージセンサの駆動素子として利用でき、
その読み取りスピードはG4規格にも十分に対応できる
ものである。
【0062】前述のように、形成されたガラス基板と他
方のガラス基板上にストライプ状の透明電極による対向
電極が形成された基板とを使用して、公知の方法にて液
晶電気光学装置用セルを作製する。この液晶電気光学装
置用セル中には液晶材料が充填されており、液晶材料に
TN液晶を用いるならば、その間隔を約10μm程度とし、
透明導電膜双方に配向膜をラビング処理して形成させる
必要がある。
【0063】また液晶材料にFLC(強誘電性) 液晶を用い
る場合は、動作電圧を±20Vとし、セルの間隔を1.5 〜
3.5 μm例えば2.3 μmとし、対向電極上にのみ配向膜
を設けラビング処理を施せばよい。
【0064】分散型液晶またはポリマ−液晶を用いる場
合には、配向膜は不用であり、スイッチング速度を大と
するため、動作電圧は±10〜±15Vとし、セル間隔は1
〜10μmと薄くした。
【0065】特に分散型液晶を用いる場合には、偏光板
も不用のため、反射型としても、また透過型としても光
量を大きくすることができる。そしてその液晶はスレッ
シュホ−ルドがないため、本発明の明確なスレッシュホ
−ルド電圧が規定されるC/TFT型とすることによ
り、大きなコントラストとクロスト−ク(隣の画素との
悪干渉)を除くことができた。
【0066】
【発明の効果】本発明は、ゲート電極材料にアルミニウ
ムを用いることで、アルミニウムの陽極酸化法による酸
化アルミニウムをその表面に設けて、その上に立体交差
を有する3次元的な配線を設けることを特徴としてい
る。また、該ゲート電極および電極周囲の酸化アルミニ
ウムによって、ソース・ドレインのコンタクトホールを
設けて給電点をチャネルに近づけることで、装置の周波
数特性の低下、ON抵抗の増加を防ぐことができた。
【0067】また本発明ではゲート電極にアルミニウム
を用いている為、素子形成工程中のアニール時にゲート
酸化膜中の水素を、アルミニウムの持つ触媒効果によっ
て、H2 →Hにして、より減少させることが出来、界面
準位密度(QSS)をシリコンゲートを用いた場合と比較
して、減少させることが出来、素子特性を向上させるこ
とができた。
【0068】また、TFTのソース、ドレイン領域をセ
ルファラインとし、さらにソース、ドレイン領域へ給電
する電極のコンタクト部分もセルファライン的に一を定
めたため、TFTに要する素子の面積が減り、集積度を
工場させることができる。また液晶電気光学装置のアク
ティブ素子として使用した場合には液晶パネルの開口率
を上げることができた。
【0069】本発明においてかかるC/TFTに対し、
半導体としてセミアモルファスまたはセミクリスタルを
用いた。しかし同じ目的のために可能であるならば他の
結晶構造の半導体を用いてもよい。またセルファライン
型のC/TFTにより高速処理を行った。しかしイオン
注入法を用いずに非セルファライン方式によりTFTを
作ってもよい。またスタガー型でなく逆スタガー型のT
FTまたはその他の方式のTFTであってもよいことは
いうまでもない。
【図面の簡単な説明】
【図1】図1は本発明の絶縁ゲイト型電界効果型半導体
装置の概略断面図。
【図2】図2は従来の絶縁ゲイト型電界効果型半導体装
置の概略断面図。
【図3】図3は本発明の絶縁ゲイト型電界効果型半導体
装置の作製工程。
【図4】図4は本発明の絶縁ゲイト型電界効果型半導体
装置の作製工程。
【図5】図5は本発明の絶縁ゲイト型電界効果型半導体
装置を応用した液晶電気光学装置の回路図。
【符号の説明】 1 基板 2 半導体層 3 ソース、ドレイン領域 6 ゲイト絶縁膜 7 ソース、ドレイン電極 8 ゲイト電極 10 酸化アルミニウム
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−178560(JP,A) 特開 昭58−23479(JP,A) 特開 昭59−21067(JP,A) 特開 昭62−214669(JP,A) 特開 平1−183845(JP,A) 特開 昭62−131575(JP,A)

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項1】 (a)絶縁表面を有する基板上に形成さ
    れたソース領域、ドレイン領域及びこれらの領域にはさ
    まれたチャネル形成領域を含む半導体と、(b)前記半導体膜上に形成された絶縁膜と、 (c)前記チャネル形成領域上に前記絶縁膜を介して
    けられたアルミニウムよりなるゲイト電極と、(d) 前記ゲイト電極の少なくとも側面に形成された前
    記アルミニウムの陽極酸化物層と、(e) 前記半導体及び前記ゲイト電極上面を覆って設
    けられた層間絶縁膜と、(f) 前記層間絶縁膜上に設けられた平坦な有機樹脂被
    膜とを有し、前記ソース領域および前記ドレイン領域上の前記絶縁膜
    には前記ソース領域及び前記ドレイン領域と同じ不純物
    が添加されている ことを特徴とする絶縁ゲイト型電界効
    果半導体装置。
  2. 【請求項2】 請求項1において、前記有機樹脂被膜が
    透光性樹脂であることを特徴とする絶縁ゲイト型電界効
    果半導体装置。
  3. 【請求項3】 請求項1において、前記有機樹脂被膜が
    ポリイミドであることを特徴とする絶縁ゲイト型電界効
    果半導体装置。
  4. 【請求項4】 請求項1において、前記有機樹脂被膜上
    液晶装置の画素電極が設けられていることを特徴とす
    る絶縁ゲイト型電界効果半導体装置。
  5. 【請求項5】 請求項1乃至4において、前記ゲイト電
    極側面の前記陽極酸化物層の端面と概略一致して前記ソ
    ース領域または前記ドレイン領域からの取出電極用のコ
    ンタクトホールとをさらに設けたことを特徴とする絶縁
    ゲイト型電界効果半導体装置。
  6. 【請求項6】 請求項5において、前記コンタクトホー
    ルは前記ゲイト電極及び前記陽極酸化物層を利用したセ
    ルフアラインで形成された構造であることを特徴とする
    絶縁ゲイト型電界効果半導体装置。
  7. 【請求項7】 請求項1乃至6において、前記半導体膜
    が多結晶シリコンであることを特徴とする絶縁ゲイト型
    電界効果半導体装置。
  8. 【請求項8】 請求項1乃至7において、前記絶縁表面
    を有する基板がガラス基板であることを特徴とする絶縁
    ゲイト型電界効果半導体装置。
  9. 【請求項9】 請求項1乃至8に記載の絶縁ゲイト型電
    界効果半導体装置を用いた液晶電気光学装置又はイメー
    ジセンサ。
  10. 【請求項10】 (a)絶縁表面を有する基板上に半導
    体島領域を形成する工程と、 (b)前記半導体島領域上にアルミニウムよりなるゲイ
    ト電極をゲイト絶縁膜を介して形成する工程と、 (c)前記ゲイト電極をマスクとして前記半導体島領域
    内に不純物イオンを注入して不純物領域を形成する工程
    と、(d)前記不純物領域中の不純物を活性化する工程と、 (e)前記(d)の工程の後に前記ゲイト電極を陽極酸
    化して 前記ゲイト電極の少なくとも側面を覆う陽極酸化
    物層を形成する工程と、(f) 前記半導体島領域を覆う層間絶縁膜を形成する工
    程と、(g) 前記層間絶縁膜を覆う有機樹脂被膜を平坦に形成
    する工程とを有することを特徴とする絶縁ゲイト型電界
    効果半導体装置の作製方法。
  11. 【請求項11】 請求項10において、前記陽極酸化物
    層の端面と概略一致して前記不純物領域からの取出電極
    用のコンタクトホールを設ける工程とをさらに有するこ
    とを特徴とする絶縁ゲイト型電界効果半導体装置の作製
    方法。
  12. 【請求項12】 請求項10において、(c)の工程に
    おいて前記半導体島領域に不純物を注入するのは前記絶
    縁膜を介して行われることを特徴とする絶縁ゲイト型電
    界効果半導体装置の作製方法。
  13. 【請求項13】 請求項10乃至12において、液晶装
    置の画素電極が前記有機樹脂被膜上に形成される工程を
    さらに含むことを特徴とする絶縁ゲイト型電界効果半導
    体装置の作製方法。
JP33555295A 1995-12-22 1995-12-22 絶縁ゲイト型電界効果半導体装置およびその作製方法 Expired - Fee Related JP2715282B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33555295A JP2715282B2 (ja) 1995-12-22 1995-12-22 絶縁ゲイト型電界効果半導体装置およびその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33555295A JP2715282B2 (ja) 1995-12-22 1995-12-22 絶縁ゲイト型電界効果半導体装置およびその作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP3065418A Division JP2717233B2 (ja) 1991-02-16 1991-03-06 絶縁ゲイト型電界効果半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JPH08250748A JPH08250748A (ja) 1996-09-27
JP2715282B2 true JP2715282B2 (ja) 1998-02-18

Family

ID=18289864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33555295A Expired - Fee Related JP2715282B2 (ja) 1995-12-22 1995-12-22 絶縁ゲイト型電界効果半導体装置およびその作製方法

Country Status (1)

Country Link
JP (1) JP2715282B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103439821A (zh) * 2013-08-26 2013-12-11 南京中电熊猫液晶显示科技有限公司 一种液晶显示器阵列基板及液晶显示器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823479A (ja) * 1981-08-05 1983-02-12 Fujitsu Ltd 半導体装置の製造方法
JPS62131575A (ja) * 1985-12-03 1987-06-13 Seiko Instr & Electronics Ltd 薄膜トランジスタ
JPS62214669A (ja) * 1986-03-14 1987-09-21 Nec Corp 自己整合型非晶質シリコン薄膜トランジスタ及びその製造方法
JPH01183845A (ja) * 1988-01-19 1989-07-21 Seiko Epson Corp 固体撮像装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103439821A (zh) * 2013-08-26 2013-12-11 南京中电熊猫液晶显示科技有限公司 一种液晶显示器阵列基板及液晶显示器
CN103439821B (zh) * 2013-08-26 2017-03-01 南京中电熊猫液晶显示科技有限公司 一种液晶显示器阵列基板及液晶显示器

Also Published As

Publication number Publication date
JPH08250748A (ja) 1996-09-27

Similar Documents

Publication Publication Date Title
KR960001611B1 (ko) 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
US6614052B1 (en) Semiconductor display devices and applications
JP2717237B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
JP2873632B2 (ja) 半導体装置
US5572047A (en) Electro-Optic device having pairs of complementary transistors
KR100474790B1 (ko) 반도체장치의제작방법,표시장치,및전계발광표시장치
JP2717233B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP2715282B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP2652364B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP2717234B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
KR100726129B1 (ko) 다결정실리콘 박막트랜지스터 소자 및 그 제조방법
JP3381184B2 (ja) 絶縁ゲイト型電界効果半導体装置
JP3114964B2 (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
CN108231693B (zh) 阵列基板及其制作方法、显示装置
KR0138874B1 (ko) 박막 트랜지스터의 제조방법
JP3114963B2 (ja) 絶縁ゲイト型電界効果半導体装置
JP3161701B2 (ja) 液晶電気光学装置の作製方法
JPH08186262A (ja) 薄膜トランジスタの製造方法
JP3057049B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JPH1065173A (ja) 薄膜トランジスタとその製造方法
JPH10213819A (ja) 液晶電気光学装置およびその作製方法
JPH0817238B2 (ja) 半導体装置の作製方法
JPH07231097A (ja) 薄膜トランジスタの製造方法
JPH09186346A (ja) 電気光学装置および絶縁ゲイト型電界効果半導体装置
JP2000200916A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees