JP3114963B2 - 絶縁ゲイト型電界効果半導体装置 - Google Patents

絶縁ゲイト型電界効果半導体装置

Info

Publication number
JP3114963B2
JP3114963B2 JP33555095A JP33555095A JP3114963B2 JP 3114963 B2 JP3114963 B2 JP 3114963B2 JP 33555095 A JP33555095 A JP 33555095A JP 33555095 A JP33555095 A JP 33555095A JP 3114963 B2 JP3114963 B2 JP 3114963B2
Authority
JP
Japan
Prior art keywords
source
gate
drain
insulating film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33555095A
Other languages
English (en)
Other versions
JPH08250747A (ja
Inventor
舜平 山崎
敏次 浜谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP33555095A priority Critical patent/JP3114963B2/ja
Publication of JPH08250747A publication Critical patent/JPH08250747A/ja
Priority to JP25108998A priority patent/JP3381184B2/ja
Application granted granted Critical
Publication of JP3114963B2 publication Critical patent/JP3114963B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜トランジスタ
に関するものであり、特に液晶電気光学装置や完全密着
型イメージセンサ装置等に適用可能なものである。
【0002】
【従来の技術】従来より知られた絶縁ゲイト型電界効果
半導体装置は、様々な分野で幅広く使用されている。こ
の半導体装置はシリコン基板上に形成されたものであ
り、多数の半導体素子を機能的に集積させて、ICまた
はLSIとして利用されている。
【0003】一方、同様の絶縁ゲイト型電界効果半導体
装置ながら、絶縁基板上等に薄膜を積層して形成された
薄膜型の絶縁ゲイト型電界効果半導体装置(以下TFT
という)が液晶電気光学装置の画素のスイッチング素子
部分、駆動回路部分あるいは密着型イメージセンサの読
み取り回路部分等に積極的に使用されはじめている。
【0004】このTFTは前述のように絶縁性基板上に
気相法により薄膜を積層して形成するので、その作製雰
囲気温度が最高で500℃程度と低温で形成でき、安価
なソーダガラス、ホウケイ酸ガラス等を基板として用い
ることができる。
【0005】このように、安価な基板上に作製でき、そ
の作製する最大寸法は薄膜を気相法にて形成する装置の
寸法にのみ限定されるもので、容易に大面積基板上にト
ランジスタを形成できる利点を持ち、このため、多量の
画素を持つマトリクス構造の液晶電気光学装置や一次元
または二次元のイメージセンサへの利用を期待され、一
部実現されている。
【0006】この従来のTFTの代表的な構造を図2に
概略的に示す。
【0007】図2において、1はガラスよりなる絶縁性
基板であり、2は非晶質半導体よりなる薄膜半導体、3
はソース、ドレイン領域で、7はソース、ドレイン電
極、8はゲイト電極である。
【0008】このようなTFTは一般に、まず基板上に
半導体被膜を形成し、第1のマスクを使用して、必要部
分に島状にこの半導体領域2をパターニングして形成す
る。次にこのゲイト絶縁膜6を形成し、この上にゲイト
電極材料を形成し、第2のマスクを使用して、ゲイト電
極8とゲイト絶縁膜6とをパターニングする。
【0009】この後、第3のマスクにより形成したフォ
トレジストのマスクとゲイト電極8とをマスクとしてセ
ルファラインに半導体領域2にソース、ドレイン領域3
を形成する。この後、層間絶縁膜4を形成する。この層
間絶縁膜に対してソース、ドレイン領域3への電極接続
の為にコンタクトホールを第4のマスクを使用して形成
する。この後電極材料形成後第5のマスクによりこの電
極材料をパターニングして電極7を形成して、TFTを
完成する。
【0010】
【発明が解決しようとする課題】このように、一般的な
TFTは5枚のマスクを使用し、相補型のTFTの場合
は6枚のマスクが必要とされていた。当然、複雑な集積
回路とする場合にはこの枚数以上のマスクが必要とな
る。このように多数のマスクを使用することはTFT素
子を作製するプロセスにおいて、複雑な工程が必要とな
り、かつマスク合わせの回数も当然増える。これらは、
TFT素子製造の歩留り、生産性の低下を引き起こして
いる。さらに、TFT素子を使用した電子装置の大型化
やTFT素子自身の小型化、パターンの微細化がこれら
をさらに低下させる要因となっていた。その為にTFT
作製プロセスにおいて、複雑な工程を必要としないプロ
セス、TFT作製に必要なマスクの数を減らす新規なT
FTの構造が望まれていた。
【0011】したがって、本発明は絶縁ゲイト型電界効
果半導体装置の新規な構造と簡単な製造プロセスに関す
るものであり、従来に比較して、少ないマスク数でTF
Tを作製できることを特徴とするものである。
【0012】
【課題を解決するための手段】本発明のTFTのゲイト
電極の側面付近にはゲイト電極を構成する材料の陽極酸
化膜が設けられ、ソース、ドレイン領域に接続する電極
は前記ソース、ドレイン領域の上面と側面に接してお
り、前記ソース、ドレインに接続された電極は前記ゲイ
ト電極の側面付近に設けられた絶縁膜の上方にまでわた
って延在している。
【0013】すなわち、図1に示す本発明のTFTの概
略断面図にあるように、ゲイト電極8の少なくとも側面
付近には陽極酸化膜10が設けられており、この陽極酸
化膜の端面よりソース、ドレイン領域3の上面と側面と
が少しはみ出ており、このはみ出た部分で電極7がソー
ス、ドレイン領域3と接続されており、接続の面積を大
きく取っている。さらに、この電極7はゲイト電極8上
の絶縁膜11の上方にまで延在しており、この部分でパ
ターニングされ、個々の電極に分離されている。
【0014】
【発明の実施の形態】この図1のような構造のTFTを
作製する工程を図3、図4に概略的に示す。本明細書に
記載の図面においては、説明のために概略を示したにす
ぎないので、実際の寸法、形状とは若干異なっている。
以後、図3、図4に基づいて、本発明のTFTの製造工
程の一例を説明する。
【0015】先ず、図3(A)のように、ガラス基板、
例えば耐熱性を持つ結晶化ガラス1のように絶縁表面を
有する基板上に半導体層2を形成する。この半導体層と
しては、アモルファス半導体、多結晶半導体等幅広い種
類の半導体を使用することができる。また、形成方法と
しては採用する半導体の種類によりプラズマCVD法、
スパッタリング法、熱CVD法等を選択することができ
る。ここでは、多結晶シリコン半導体を例として以下の
工程を説明して行く。
【0016】次にゲイト絶縁膜となる酸化珪素膜6をこ
の半導体層2上に形成する。さらにこの上にゲイト電極
となる電極材料、ここでは電極材料として、アルミニウ
ムを形成する。さらに、この上面に絶縁膜11として酸
化珪素膜をスパッタリング法により形成する。この後、
第1のマスクを使用して、この絶縁膜11およびゲイ
ト電極8をパターニングする。この後、陽極酸化用の電
解溶液中にて、このゲイト電極8の側面付近を陽極酸化
して、無孔質性の酸化アルミニウム10を少なくとも、
チヤネル領域付近のゲイト電極の側面付近に図3(B)
のように形成する。
【0017】この陽極酸化に使用する溶液としては、代
表的には硫酸、硝酸、燐酸等の強酸溶液や酒石酸、クエ
ン酸にエチレングリコールやプロピレングリコール等を
混合した混合酸等が使用できる。また、必要に応じて、
この溶液のpHを調整するために、塩やアルカリ溶液を
混合することも可能である。
【0018】まず、3%の酒石酸水溶液1に対して、9
の割合でプロピレングリコールを添加したAGW電解溶
液にこの基板を浸し、アルミニウムのゲイト電極を電源
の陽極に接続し、対する陰極として白金を使用して直流
電力を印加した。
【0019】陽極酸化の条件は最初、定電流モードで電
流密度2.5mA/cm2 で30分電流を流した後、定
電圧モードで5分処理し、厚さ2500Åの酸化アルミ
ニウムをゲイト電極の側面付近に形成した。この酸化処
理と同条件で作製した試料を用いて、この酸化アルミニ
ウムの絶縁性を調べたところ、比抵抗は109 Ωmで、
絶縁耐圧は2×105 V/cmの特性を持つ酸化アルミ
ニウム膜であった。
【0020】また、この試料の表面を走査型電子顕微鏡
にて観察したところ、約8000倍にまで拡大してその
表面の凹凸が観察できたが、微小な穴は観察できず、良
好な絶縁被膜であった。
【0021】次にこの上面にプラズマCVD法により酸
化珪素膜12を形成した後、この状態から基板に対して
ほぼ垂直方向に異方性エッチング処理を行い、図3
(D)のように絶縁膜11、ゲイト電極8および陽極酸
化膜10で構成される凸状部の側壁位置に酸化珪素13
を残す。
【0022】この酸化珪素膜12は絶縁膜11よりエッ
チング速度が速くなるようにその作製時の雰囲気温度を
200℃と通常より低い温度で形成する。また、この膜
としては酸化珪素膜だけではく、有機樹脂膜やその他の
被膜が使用できる。つぎにこの残った酸化珪素13と凸
状部の絶縁膜11、ゲイト電極8および陽極酸化膜10
とをマスクとして、この下の半導体層2をセルファライ
ンでエッチング除去する。この時の様子を図4(A)に
示す。
【0023】またこの時の上面の様子を図5(A)に示
す。さらに図5におけるA−A' に対応する断面が図4
に示されている。次にこの状態から、酸化珪素膜13と
ゲイト絶縁膜6とを凸状部をマスクとして酸化珪素のみ
選択エッチング除去し、図4(F)および図5(B)の
ように半導体層2の一部をゲイト電極の端部より露呈さ
せる。
【0024】次にこの露呈された部分に対して、ソー
ス、ドレイン領域となるように不純物のドーピングを行
う。図4(B)にあるように、ゲイトの陽極酸化膜10
をマスクとして基板の上面より、リンイオンをイオン打
ち込み処理する。この結果、陽極酸化膜10の外端部が
ソース、ドレイン領域の内端部とほぼ一致する。このよ
うにしてソース、ドレイン領域3を形成する。この後、
領域の活性化処理のため、レーザをこの部分に照射し、
レーザアニール処理によりソース、ドレイン領域の活性
化を行う。この活性化処理としてはこの他に熱アニール
処理等を採用することができる。
【0025】次にこの上面にソース、ドレインの電極と
なるアルミニウムを形成し、第2のマスクを使用し
て、所定のパターンにソース、ドレインの電極をエッチ
ングしてソースとドレインの電極を分断する。この状態
を図4(C)に示す。最後にこのソースとドレインの電
極7および凸状部をマスクとして、周辺にはみでている
半導体層2をエッチング除去し、図4(C)および図6
(B)に示すようなTFTを完成する。
【0026】上記の説明において、説明したTFTの製
造工程は一例であり、この説明で示された製造工程のみ
に制限されるものではない、例えば、ソース、ドレイン
領域の不純物のドーピング工程は上記の説明においては
図4(B)に示すように、半導体層2のパターニング後
に行ったが、図3(B)の状態でゲイト上の絶縁膜11
をマスクとしてイオン打ち込み処理を行うことも可能で
ある。
【0027】 このように本発明によると、たった2〜3
枚のマスクにより、TFTを作製することが可能となっ
た。また、このTFTを相補型構成とする時には、さら
にマスクを1〜2枚追加することで達成できる。
【0028】 また、ゲイト電極への外部からの接続は陽
極酸化処理の際にゲイト電極の一部を陽極酸化用電解液
に接触させないようにして陽極酸化膜を形成するか、最
後の不要な半導体層をエッチングした後にソース、ドレ
インの電極と陽極酸化膜との選択エッチングにて、外部
に露出している陽極酸化膜を除去することで、接続する
ことができる。無論、新たに別のマスクを使用して、特
定の場所の絶縁膜にコンタクト用の穴をあけて接続する
ことも可能である。
【0029】
【実施例】「実施例1」 本実施例では図に示すよう
な回路構成を持つアクティブマトリクス型の液晶電気光
学装置に対して本発明のTFTを応用した例を示す。図
11から明らかなように本実施例のアクティブ素子は相
補型構成となっており、一つの画素電極に対してPTF
TとNTFTとが設けられている。
【0030】 この回路構成に対応する実際の電極等の配
置構成を図11に示している。これらは説明を簡単にす
る為2×2に相当する部分のみ記載している。
【0031】 まず、本実施例で使用する液晶電気光学装
置用の基板の作製方法を図〜図10を使用して説明す
る。図(A)において、石英ガラス等の高価でない7
00℃以下、例えば約600℃の熱処理に耐え得るガラ
ス50上にマグネトロンRF(高周波) スパッタ法を用
いてブロッキング層51としての酸化珪素膜を1000
〜3000Åの厚さに作製する。プロセス条件は酸素1
00%雰囲気、成膜温度15℃、出力400〜800
W、圧力0.5Paとした。タ−ゲットに石英または単
結晶シリコンを用いた成膜速度は30〜100Å/分で
あった。
【0032】 この上に、後にソース、ドレイン、チャネ
ル形成領域となるシリコン膜52をLPCVD(減圧気
相)法、スパッタ法またはプラズマCVD法により形成
した。減圧気相法で形成する場合、結晶化温度よりも1
00〜200℃低い450〜550℃、例えば530℃
でジシラン(Si2H6) またはトリシラン(Si3H8) をCVD
装置に供給して成膜した。反応炉内圧力は30〜300
Paとした。成膜速度は50〜250Å/ 分であった。
PTFTとNTFTとのスレッシュホ−ルド電圧(Vt
h)に概略同一に制御するため、ホウ素をジボランを用
いて1×1015〜1×1018cm-3の濃度として成膜中に添加
してもよい。
【0033】 スパッタ法で行う場合、スパッタ前の背圧
を1×10-5Pa以下とし、単結晶シリコンをタ−ゲット
として、アルゴンに水素を20〜80%混入した雰囲気
で行った。例えばアルゴン20%、水素80%とした。
成膜温度は150℃、周波数は13.56MHz、スパ
ッタ出力は400〜800W、圧力は0.5Paであっ
た。
【0034】 プラズマCVD法により珪素膜を作製する
場合、温度は例えば300℃とし、モノシラン(SiH4)ま
たはジシラン(Si2H6) を用いた。これらをPCVD装置
内に導入し、13.56MHzの高周波電力を加えて成
膜した。
【0035】 これらの方法によって形成された被膜は、
酸素が5×1021cm-3以下であることが好ましい。この酸
素濃度が高いと、結晶化させにくく、熱アニ−ル温度を
高くまたは熱アニ−ル時間を長くしなければならない。
また少なすぎると、バックライトによりオフ状態のリ−
ク電流が増加してしまう。そのため4×1019〜4×1021
cm-3の範囲とした。水素は4×1020cm-3であり、珪素4
×1022cm-3として比較すると1原子%であった。また、
ソ−ス、ドレインに対してより結晶化を助長させるた
め、酸素濃度を7×1019cm-3以下、好ましくは1×1019
cm-3以下とし、ピクセル構成するTFTのチャネル形成
領域のみに酸素をイオン注入法により5×1020〜5×10
21cm-3となるように添加してもよい。その時周辺回路を
構成するTFTには光照射がなされないため、この酸素
の混入をより少なくし、より大きいキャリア移動度を有
せしめることは、高周波動作をさせるために有効であ
る。
【0036】 上記方法によって、アモルファス状態の珪
素膜を500〜3000Å、例えば1500Åの厚さに
作製の後、450〜700℃の温度にて12〜70時間
非酸化物雰囲気にて中温の加熱処理、例えば水素雰囲気
下にて600℃の温度で保持した。珪素膜の下の基板表
面にアモルファス構造の酸化珪素膜が形成されているた
め、この熱処理で特定の核が存在せず、全体が均一に加
熱アニ−ルされる。
【0037】 アニ−ルにより、珪素膜はアモルファス構
造から秩序性の高い状態に移り、一部は結晶状態を呈し
得られるキャリアの移動度はホ−ル移動度(μh)=1
0〜200cm2 /VSec、電子移動度(μe )=15
〜300cm2 /VSecが得られる。
【0038】(A) において、珪素膜を第1のフォト
マスクにてフォトエッチングを施し、PTFT用の領
域30(チャネル巾20μm)を図面の左側に、NTFT
用の領域40を右側に作製した。
【0039】 この上に酸化珪素膜をゲイト絶縁膜53と
して500〜2000Å例えば700Åの厚さに形成し
た。これはブロッキング層としての酸化珪素膜51の作
製と同一条件とした。この成膜中に弗素を少量添加し、
ナトリウムイオンの固定化をさせてもよい。また、本実
施例ではこの上面に形成されるゲイト電極とゲイト絶縁
膜との反応を抑える役目を持つブロッキング層としてこ
の酸化珪素膜上に50〜200Å例えば100Åの窒化
珪素膜54を形成した。
【0040】 この後、この上側にゲイト電極用の材料と
して、公知のスパッタリング法にてアルミニウムを30
00Å〜1.5μm例えば1μmの厚さに形成した。
【0041】 このゲイト電極材料としてはアルミニウム
の他にモリブデン(Mo)、タングステン(W)、チタ
ン(Ti)、タンタル(Ta)やこれらの材料にシリコ
ンを混合した合金やシリコンと金属被膜の積層配線等を
使用することができる。
【0042】 本実施例のようにゲイト電極として、金属
材料を使用すると特にアルニウム等の低抵抗材料の場合
は、基板の大面積、高精細化に伴い発生するゲイト遅延
(ゲイト配線を伝播する電圧パルスの遅延と波形の歪
み)の増大をおさえることができ、容易に基板の大面積
化をすすめることができる。
【0043】 さらに、このゲイト電極材料上に絶縁膜4
9として酸化珪素膜を厚さ3000Å〜1μm、ここで
は6000Åにスパッタ法により形成した後、この絶縁
膜49とゲイト電極材料とを第2のフォトマスクにて
パタ−ニングして図12(B)のようにPTFT用のゲ
イト電極55、NTFT用のゲイト電極56を形成し
た。このゲイト電極はいずれも同じゲイト配線57に接
続されている。
【0044】 次にこの基板を3%の酒石酸水溶液1に対
して、9の割合でプロピレングリコールを添加したAG
W電解溶液に浸し、アルミニウムのゲイト電極を電源の
陽極に接続し、対する陰極として白金を使用して直流電
力を印加した。このときゲイト電極はゲイト配線ごとに
接続されているが、基板の端部付近で全てのゲイト配線
をはさみこんで接続するように接続端子を設けて陽極酸
化を行ない図12(C)のようにゲイト電極の側面付近
に陽極酸化膜58、59を形成した。
【0045】 陽極酸化の条件は最初、定電流モードで電
流密度4mA/cm2 で20分電流を流した後、定電圧
モードで15分処理し、厚さ2500Åの酸化アルミニ
ウムをゲイト電極の側面付近に形成した。この陽極酸化
膜はできるだけ厚く形成するほうが良く、プロセス条件
の許すかぎり厚く形成した。
【0046】 次に図(A)のように半導体上の窒化膜
54と酸化珪素膜53をエッチング除去した後に、基板
全面に対してPTFT用の不純物としてホウ素を1〜5
×1015cm-2のドーズ量でイオン注入法により添加し
た。このドープ濃度は1019cm-3程度としてPTFTの
ソース60、ドレイン61を形成する。本実施例では、
イオンドーピングを表面の絶縁膜を除去した後に行った
が、イオン打ち込みの条件を変えればこの半導体膜上の
絶縁膜53、54をとおしてもドーピングすることは可
能である。
【0047】 次に図(B)のようにフォトレジスト6
1を第3のフォトマスクを用いて形成し、PTFT領
域を覆った後、NTFT用のソ−ス62ドレイン63に
対し、リンを1〜5×1015cm-2のド−ズ量でイオン注
入法により添加し、ドープ濃度が1020cm-3程度となる
ようにした。
【0048】 次に、600℃にて10〜50時間再び加
熱アニ−ルを行い不純物領域の活性化処理を行った。P
TFTのソ−ス60、ドレイン61、NTFTのソ−ス
62、ドレイン63を不純物を活性化してP+ 、N+
して作製した。またゲイト電極55、56下にはチャネ
ル形成領域64、65が形成されている。本実施例では
この活性化処理として熱によるアニールを採用したがこ
の方法以外にレーザ光をソース、ドレイン領域に照射し
て活性化処理する方法も採用可能である。この場合、瞬
間的に活性化処理を行うので、ゲイト電極に使用してい
る金属材料の拡散のことを考慮する必要がなく、本実施
例で採用したゲイト絶縁膜上のブロッキングの役目の為
の窒化珪素膜54を省略するこも可能となる。
【0049】 次に此の上面に絶縁性被膜を前記したスパ
ッタ法により酸化珪素膜として形成した。この被膜の厚
みは成るべく厚く、例えば0.5〜2.0μm本実施例
では1.2μmの厚さに形成し、その後、この上面より
異方性エッチング処理を行い絶縁膜、ゲイト電極および
陽極酸化膜で構成される凸状部の側壁付近に残存領域6
6を形成する。その様子を図(C)に示す。
【0050】 次にこの凸状部と残存領域66とをマスク
として、半導体膜52の不要部分をエッチング除去し
て、凸状部の側面付近に存在する残存領域66を除去
し、凸状部の外側に各々のTFTのソース、ドレイン領
域となる半導体膜52を露呈させた。この状態を図10
(A)に示す。
【0051】 さらに、これら全体にアルミニウムをスパ
ッタ法により形成し、リ−ド67、68および、コンタ
クト部分69、70を第4のマスクによりパターニン
グした後、電極67、68、69、70およびゲイト電
極55、56上の絶縁膜49およびその側面付近の陽極
酸化膜58、59よりはみでている半導体膜をエッチン
グ除去して、完全な素子分離を行いTFTを完成させ
る。このような製造方法により、相補型構成のTFTを
4枚のマスクで作製することができた。この様子を図
(B)に示す。
【0052】 このTFTはゲイト電極の側周辺が陽極酸
化膜でくるまれており、ソース、ドレイン領域はゲイト
電極部より電極接続部分のみはみだしているがそれ以外
の部分はすべてゲイト電極下に存在する。また、ソー
ス、ドレイン電極はソース、ドレイン領域の上面と側面
の2ヵ所で接触しており、十分なオーミック接続が保証
さる。
【0053】 かくすると、セルファライン方式でありな
がらも、700℃以上にすべての工程で温度を加えるこ
とがなくC/TFTを作ることができる。そのため、基
板材料として、石英等の高価な基板を用いなくてもよ
く、本発明の大画素の液晶電気光学装置にきわめて適し
たプロセスである。
【0054】 本実施例では熱アニ−ルは図(A)、図
(B)で2回行った。しかし図(A)のアニ−ルは
求める特性により省略し、双方を図(B)のアニ−ル
により兼ね製造時間の短縮を図ってもよい。また、本実
施例ではゲイト電極としてアルミニウムを使用している
がその下に窒化珪素膜54を設けているので、アルミニ
ウムが下のゲイト絶縁膜と反応することが無く良好な界
面特性を実現することができた。
【0055】 次に図10(C)に示す如く2つのTFT
を相補型構成とし、かつその出力端を液晶装置の一方の
画素の電極を透明電極としてそれに連結するため、スパ
ッタ法によりITO(インジュ−ム・スズ酸化膜)を形
成した。それを第5のフォトマスクによりエッチング
し、画素電極71を構成させた。このITOは室温〜1
50℃で成膜し、200〜400℃の酸素または大気中
のアニ−ルにより成就した。かくの如くにしてPTFT
30とNTFT40と透明導電膜の電極71とを同一ガ
ラス基板50上に作製した。得られたTFTの電気的な
特性はPTFTで移動度は20(cm2/Vs)、Vthは−
5.9(V)で、NTFTで移動度は40(cm2/Vs)、
Vthは5.0(V)であった。
【0056】 この液晶電気光学装置の電極等の配置の様
子を図11に示している。図11(A)のC−C’線断
面が図〜図10の製造工程の断面に対応する。PTF
T30を第1の信号線72と第3の信号線57との交差
部に設け、第1の信号線72と右隣の第3の信号線76
との交差部にも他の画素用のPTFTが同様に設けられ
ている。一方NTFTは第2の信号線75と第3の信号
線57との交差部に設けられている。また、隣接した他
の第1の信号線74と第3の信号線57との交差部に
は、他の画素用のPTFTが設けられている。このよう
なC/TFTを用いたマトリクス構成を有せしめた。P
TFT30は、ドレイン61の電極で第1の信号線72
に連結され、ゲイト55は信号線57に連結されてい
る。ソ−ス60の出力端はコンタクトを介して画素の電
極71に連結している。
【0057】 他方、NTFT40はソース62の電極で
第2の信号線73に連結され、ゲイト56は信号線57
に、ドレイン63の出力端はコンタクトを介してPTF
Tと同様に画素電極71に連結している。また、同じ第
3の信号線に接続され、かつとなりに設けられた他のC
/TFTはPTFT31が第1の信号線74にNTFT
41が第2の信号線75に接続されている。かくして一
対の信号線72、73に挟まれた間(内側) に、透明導
電膜よりなる画素電極71とC/TFTとにより1つの
ピクセル80を構成せしめた。かかる構造を左右、上下
に繰り返すことにより、2×2のマトリクスをそれを拡
大した640×480、1280×960といった大画
素の液晶電気光学装置とすることができる。なお、ここ
でTFTの不純物領域をソース、ドレインと呼んだのは
説明の為であり、実際に駆動する際にはその呼び名の機
能とは異なる場合がある。
【0058】 本実施例においては、半導体膜52を第1
のフォトマスクを使用して島状にエッチング除去して、
各々のTFTの素子分離をおこなっている。これによ
り、TFTの領域以外のゲイト配線の下側には半導体膜
が存在せず、このゲイト配線の下は基板か基板上の絶縁
膜であり、この部分でゲイト入力側の容量を形成するこ
とが無いため、高速の応答が可能となる。
【0059】 さらに、図11(A)のD−D’断面に対
応する断面図を図11(B)に示す。このように本発明
ではゲイト電極配線57、76と配線72との交差部に
おいてゲイト電極配線上に必ず絶縁膜49が設けられる
ので、この部分での配線による容量の発生を防止でき、
たった4枚のマスクで多層配線構造を有するTFTの集
積回路も作製することが可能となった。
【0060】 この様に作製したアクティブ素子が設けら
れた基板を使用して、液晶電気光学装置とする。先ずこ
の基板上に紫外線硬化特性を有する、エポキシ変成アク
リル樹脂中に50重量%のネマチック液晶を分散させた
樹脂を、スクリーン法を用いて形成した。使用したスク
リーンのメッシュ密度は1インチ当り125メシュと
し、エマルジョン厚は15μmとした。またスキージー
圧は1.5kg/cm2とした。
【0061】 次に10分間のレベリングの後236nm
を中心とした発光波長を有する高圧水銀ランプにて、1
000mJのエネルギーを与え、樹脂を硬化させ、12
μm厚の調光層を形成した。
【0062】 その後、直流スパッタ法を用いて、Mo
(モリブデン)を2500Å成膜し、第二の電極とし
た。
【0063】 その後、黒色のエポキシ樹脂を、スクリー
ン法を用いて印刷を行い、50℃で30分仮焼成の後、
180℃で30分本焼成を行い、50μmの保護膜を形
成した。
【0064】 基板上のリードにTAB形状の駆動ICを
接続し、ただひとつの基板で構成される反射型の液晶表
示装置を完成させた。
【0065】 本実施例ではアクティブ素子として相補型
構成のTFTを各画素に1組づつ設けたが、特にこの構
成に限定されることはなく、複数組の相補型構成のTF
Tを設けてもよく、さらに複数組の相補型構成のTFT
を複数に分割された画素電極に設けてもよい。
【0066】 この様にして、分散型液晶にアクティブ素
子を設けた液晶電気光学装置を完成した。本実施例の分
散型液晶は基板が1枚しか必要としないため、軽くて薄
い液晶電気光学装置を安価で実現することができ、偏向
板を使用せず、配向膜も必要とせず、一枚のみの基板で
液晶電気光学効果を実現できるので、非常に明るい液晶
電気光学装置を実現できた。また、その他の液晶電気光
学装置の基板の一方としても本発明を応用することは可
能である。
【0067】 「実施例2」 本実施例では図12に示す
ような、一つの画素に対して、相補型構成の変形トラン
スファーゲイトTFTを設けた液晶電気光学装置に本発
明を採用した。本実施例におけるTFTの作製は基本的
に実施例1と同様であり、その工程はほぼ図12〜図1
4と同様に進行する。ただし、本実施例では変形トラン
スファーゲイトのC/TFTを採用しているので、図
〜図10とはその配置が異なる、実際の配置は図15
示すような位置にTFTは配置接続されている。
【0068】12にあるように、共通のゲイト配線9
1にPTFT95とNTFT96とがゲイトを接続して
いるこれらはソース、ドレイン領域を接続して、他方の
信号線93に接続しており、他方のソース、ドレイン領
域も共通に画素電極に接続されている。
【0069】 まず、ガラス98上にマグネトロンRF
(高周波) スパッタ法を用いてブロッキング層99とし
ての酸化珪素膜を1000〜3000Åの厚さに作製す
る。プロセス条件は酸素100%雰囲気、成膜温度15
℃、出力400〜800W、圧力0.5Paとした。タ
−ゲットに石英または単結晶シリコンを用いた成膜速度
は30〜100Å/分であった。
【0070】 この上にシリコン膜97をLPCVD(減
圧気相)法、スパッタ法またはプラズマCVD法により
形成した。
【0071】13(A)において、珪素膜を第1のフ
ォトマスクにてフォトエッチングを施し、PTFT用
の領域を図面の左側に、NTFT用の領域を右側に作製
した。本実施例の場合は実施例1の場合と異なり、この
半導体領域はTFTの領域になるように確定させる。一
方実施例1の場合は後の工程で再度異方性エッチングに
よりTFTの領域を確定するので、1回目マスクはラフ
に位置合わせを行っていた。
【0072】 この上に酸化珪素膜をゲイト絶縁膜103
として500〜2000Å例えば700Åの厚さに形成
した。これはブロッキング層としての酸化珪素膜99の
作製と同一条件とした。
【0073】 この後、この上側にゲイト電極107用の
材料として、公知のスパッタリング法にてアルミニウム
とシリコンの合金を3000Å〜1.5μm例えば1μ
mの厚さに形成した。
【0074】 このゲイト電極材料としてはアルミニウム
シリサイドの他にモリブデン(Mo)、タングステン
(W)、チタン(Ti)、タンタル(Ta)、クロム
(Cr)やこれらの材料にシリコンを混合した合金やこ
れらの材料自身の合金やシリコンと金属被膜の積層配線
等を使用することができる。
【0075】 さらに、このゲイト電極材料上に絶縁膜1
06として酸化珪素膜を厚さ3000Å〜1μm、ここ
では6000Åにスパッタ法により形成した後、この絶
縁膜106とゲイト電極107とを第2のフォトマスク
にてパタ−ニングして図13(B)のようにゲイト電
極107と絶縁膜106とを形成した。
【0076】 次にこの基板を3%の酒石酸水溶液1に対
して、9の割合でプロピレングリコールを添加したAG
W電解溶液に浸し、アルミニウムシリサイドのゲイト電
極を電源の陽極に接続し、対する陰極として白金を使用
して直流電力を印加した。このときゲイト電極はゲイト
配線ごとに接続されているが、基板の端部付近で全ての
ゲイト配線をはさみこんで接続するように接続端子を設
けて陽極酸化を行ない図13(C)のようにゲイト電極
の側面付近に陽極酸化膜100を形成した。
【0077】 次に図13(D)のように半導体上の絶縁
膜103をエッチング除去した後に、基板全面に対して
PTFT用の不純物としてホウ素を1〜5×1015cm-2
のドーズ量でイオン注入法により添加した。このドープ
濃度は1019cm-3程度としてPTFTのソース、ドレイ
ン領域を形成する。本実施例では、イオンドーピングを
表面の絶縁膜を除去した後に行ったが、イオン打ち込み
の条件を変えればこの半導体膜上の絶縁膜103をとお
してもドーピングすることは可能である。
【0078】 次に図14(A)のようにフォトレジスト
110を第3のフォトマスクを用いて形成し、PTF
T領域を覆った後、NTFT用のソ−ス、ドレイン領域
に対し、リンを1〜5×1015cm-2のド−ズ量でイオン
注入法により添加し、ドープ濃度が1020cm-3程度とな
るようにした。
【0079】 次に、レーザ光をソース、ドレイン領域に
照射して活性化処理した、この場合、瞬間的に活性化処
理を行うので、ゲイト電極に使用している金属材料の拡
散のことを考慮する必要がなく、信頼性の高いTFTを
作製することができた。
【0080】 さらに、これら全体にアルミニウムをスパ
ッタ法により形成し、電極リード102をを第4のマス
クによりパターニングした後、電極102およびゲイ
ト電極107上の絶縁膜106およびその側面付近の陽
極酸化膜100よりはみでている半導体膜をエッチング
除去して、完全な素子分離を行いTFTを完成させる。
このような製造方法により、相補型構成のTFTを4枚
のマスクで作製することができた。この様子を図14
(B)に示す。
【0081】 次に図14(C)に示す如く2つのTFT
を相補型構成とし、かつその出力端を液晶装置の一方の
画素の電極を透明電極としてそれに連結するため、スパ
ッタ法によりITO(インジュ−ム・スズ酸化膜)を形
成した。それを第5のフォトマスクによりエッチング
し、画素電極108を構成させた。
【0082】 上記のようにして、図15(A)、
(B)、(C)に示すような配置と構造を持つ変形トラ
ンスファーゲイトのTFTを完成した。図15(B)は
15(A)のF−F’断面に対応する断面図であり、
15(C)は図15(A)のE−E’断面に対応する
断面図である。図15(B)、(C)より明らかなよう
に、ゲイト電極107上には必ず層間絶縁膜106が存
在し、同図(A)で示されるようなゲイト配線107の
リード部分とソース、ドレイン配線102のリード部分
との交差部分で十分な層間絶縁機能を発揮しこの交差部
分での配線容量の発生を抑えることができた。
【0083】 このように、本実施例においては実施例1
と同じ枚数のマスクで、異方性エッチングという高度な
プロセス技術を用いることなく、配線付近の容量がより
少ない、ゲイト絶縁膜付近でのショートの可能性のより
少ない、素子構造のTFTを持つアクティブ素子基板を
完成することができた。
【0084】 この基板を第1の基板として、対向基板に
対向電極、配向処理層が形成された第2の基板を使用し
て、張り合わせ公知の技術により、STN型液晶をこの
基板間に注入してアクティブマトリクス型のSTN液晶
電気光学装置を完成した。
【0085】 以上の例においてはいずれも液晶電気光学
装置に応用した例を示したが、この例に限定されること
はなく、他の装置や三次元集積回路素子等に適用可能な
ことは言うまでもない。
【0086】
【発明の効果】本発明の構成により、従来に比べ非常に
少ない枚数のマスクを使用して、TFT素子を製造する
ことが可能となった。この構造の素子を応用して、半導
体製品を作製すると、マスクの数の減少にともない、製
造工程の簡略化と製造歩留りの向上を図ることができ、
より、製造コストの安い半導体応用装置を提供すること
ができた。
【0087】 本発明は、ゲイト電極材料に金属材料を用
いることで、この金属材料の陽極酸化法による酸化膜を
その表面に設けて、その上に立体交差を有する3次元的
な配線を設けることを特徴としている。また、該ゲイト
電極および電極側面付近の酸化膜によって、ソース・ド
レインのコンタクト部分のみをゲイト電極より露出して
設けて給電点をチャネルに近づけることで、装置の周波
数特性の低下、ON抵抗の増加を防ぐことができた。
【0088】 また本発明ではゲイト電極材料にアルミニ
ウムを用いた場合、素子形成工程中のアニール時にゲイ
ト酸化膜中の水素を、アルミニウムの持つ触媒効果によ
って、H2 →Hにして、より減少させることが出来、界
面準位密度(QSS)をシリコンゲイトを用いた場合と比
較して、減少させることが出来、素子特性を向上させる
ことができた。
【0089】 また、TFTのソース、ドレイン領域をセ
ルファラインとし、さらにソース、ドレイン領域へ給電
する電極のコンタクト部分もセルファライン的に一を定
めたため、TFTに要する素子の面積が減り、集積度を
向上させることができる。また液晶電気光学装置のアク
ティブ素子として使用した場合には液晶パネルの開口率
を上げることができた。
【0090】 また、ゲイト電極の側面付近の陽極酸化膜
を積極的に利用し、特徴のある構造のTFTを提案し、
かつこのTFT製造の為のマスクは最低で2枚と非常に
少ないマスク数で製造することができた。
【図面の簡単な説明】
【図1】本発明のTFTの素子構造の一例を示す。
【図2】従来のTFTの素子構造を示す。
【図3】本発明のTFTの製造工程の概略断面図を示
す。
【図4】本発明のTFTの製造工程の概略断面図を示
す。
【図5】本発明のTFTの製造工程の上面図を示す。
【図6】本発明のTFTの製造工程の上面図を示す。
【図7】 本発明のTFTを相補型として液晶電気化学装
置に応用した際の回路の概略図を示す。
【図8】 本発明のTFTを相補型として液晶電気光学装
置に応用した際の製造工程の概略断面図を示す。
【図9】 本発明のTFTを相補型として液晶電気光学装
置に応用した際の製造工程の概略断面図を示す。
【図10】 本発明のTFTを相補型として液晶電気光学
装置に応用した際の製造工程の概略断面図を示す。
【図11】 本発明のTFTを相補型として液晶電気光学
装置に応用した際の基板上の配置の様子を示す概略図。
【図12】 本発明のTFTを相補型として液晶電気光学
装置に応用した際の回路の概略図を示す。
【図13】 本発明のTFTを相補型として液晶電気光学
装置に応用した際の製造工程の概略断面図を示す。
【図14】 本発明のTFTを相補型として液晶電気光学
装置に応用した際の製造工程の概略断面図を示す。
【図15】 本発明のTFTを相補型として液晶電気光学
装置に応用した際の基板上の配置の様子を示す概略図。
【符号の説明】
1 基板 2 半導体層 3 ソース、ドレイン領域 6 ゲイト絶縁膜 7 ソース、ドレイン電極 8 ゲイト電極 10 陽極酸化膜 11 絶縁膜 13 残存領域 49 絶縁膜 55 ゲイト電極 56 ゲイト電極 60 ソース 61 ドレイン 62 ソース 63 ドレイン 66 残存領域 71 画素電極 100 陽極酸化膜
フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 27/092 G02F 1/136 500 H01L 27/08 321E (56)参考文献 特開 平6−196500(JP,A) 特開 平6−53509(JP,A) 特開 平3−42868(JP,A) 特開 昭63−197376(JP,A) 特開 昭58−23479(JP,A)

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁表面を有する基板上に島状に形成さ
    れたpチャネル薄膜トランジスタ及びnチャネル薄膜ト
    ランジスタを有し、 それぞれのトランジスタはソース・ドレイン及びチャネ
    ル領域を含む半導体層と、 前記半導体層上にゲイト絶縁膜を介して形成され、側面
    が陽極酸化膜で被覆され、上面が前記陽極酸化膜とは異
    なる絶縁膜で被覆された金属又は金属珪化物からなるゲ
    イト電極とを含み、前記陽極酸化膜の外端部が前記ソース領域及び前記ドレ
    イン領域の内端部とほぼ一致する ことを特徴とする絶縁
    ゲイト型半導体装置。
  2. 【請求項2】 請求項1において、前記金属又は金属珪
    化物はアルミニウム、モリブデン、タングステン、チタ
    ン、タンタルおよびこれらのシリサイドから選ばれた材
    料よりなることを特徴とする絶縁ゲイト型電界効果半導
    体装置。
  3. 【請求項3】 絶縁表面を有する基板上に島状に形成さ
    れた第1薄膜トランジスタと第2薄膜トランジスタとを
    有し、 それぞれのトランジスタはソース・ドレイン及びチャネ
    ル領域を含む半導体層と、 前記半導体層上にゲイト絶縁膜を介して形成され、側面
    が陽極酸化膜で被覆され、上面が前記陽極酸化膜とは異
    なる絶縁膜で被覆された金属又は金属珪化物からなるゲ
    イト電極とを含み、 前記第1薄膜トランジスタの前記ソース・ドレイン領域
    にはp型及びn型の両方の不純物が導入され、前記第2
    薄膜トランジスタの前記ソース・ドレイン領域にはp型
    とn型の不純物の一方のみが導入され、 前記陽極酸化膜の外端部が前記ソース領域及び前記ドレ
    イン領域の内端部とほぼ一致することを特徴とする絶縁
    ゲイト型半導体装置。
  4. 【請求項4】 請求項3において、前記第2薄膜トラン
    ジスタのソース・ドレイン領域に含まれるp型とn型の
    不純物の濃度は、前記第1薄膜トランジスタのソース・
    ドレイン領域に含まれる他方の不純物濃度よりも小さい
    ことを特徴とする絶縁ゲイト型電界効果半導体装置。
  5. 【請求項5】 (a)絶縁表面を有する基板上に形成さ
    れた半導体層と、 (b)前記半導体層中に設けられたソース領域、ドレイ
    ン領域及びチャネル形成領域と、 (c)前記半導体層上に形成されたゲイト絶縁膜と、 (d)前記ゲイト絶縁膜上に形成されたブロッキング層
    と、 (e)前記チャネル形成領域上に前記ゲイト絶縁膜と前
    記ブロッキング層とを介して形成され、側面が陽極酸化
    膜で被覆され、上面が前記陽極酸化膜とは異なる絶縁膜
    で被覆された金属又は金属珪化物からなるゲイト電極と
    を有し、 前記陽極酸化膜の外端部が前記ソース領域及び前記ドレ
    イン領域の内端部とほぼ一致することを特徴とする絶縁
    ゲイト型電界効果半導体装置。
  6. 【請求項6】 請求項5において、前記ブロッキング層
    が窒化珪素膜であることを特徴とする絶縁ゲイト型電界
    効果半導体装置。
JP33555095A 1991-05-16 1995-12-22 絶縁ゲイト型電界効果半導体装置 Expired - Fee Related JP3114963B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP33555095A JP3114963B2 (ja) 1991-05-16 1995-12-22 絶縁ゲイト型電界効果半導体装置
JP25108998A JP3381184B2 (ja) 1991-05-16 1998-09-04 絶縁ゲイト型電界効果半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33555095A JP3114963B2 (ja) 1991-05-16 1995-12-22 絶縁ゲイト型電界効果半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP3174269A Division JP2717237B2 (ja) 1991-05-16 1991-05-16 絶縁ゲイト型半導体装置およびその作製方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP25108998A Division JP3381184B2 (ja) 1991-05-16 1998-09-04 絶縁ゲイト型電界効果半導体装置
JP2000038749A Division JP2000200916A (ja) 2000-01-01 2000-02-16 半導体装置

Publications (2)

Publication Number Publication Date
JPH08250747A JPH08250747A (ja) 1996-09-27
JP3114963B2 true JP3114963B2 (ja) 2000-12-04

Family

ID=18289841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33555095A Expired - Fee Related JP3114963B2 (ja) 1991-05-16 1995-12-22 絶縁ゲイト型電界効果半導体装置

Country Status (1)

Country Link
JP (1) JP3114963B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001311965A (ja) * 2000-04-28 2001-11-09 Nec Corp アクティブマトリクス基板及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823479A (ja) * 1981-08-05 1983-02-12 Fujitsu Ltd 半導体装置の製造方法
JPS63197376A (ja) * 1987-02-12 1988-08-16 Fujitsu Ltd 半導体装置の製造方法
JP2850251B2 (ja) * 1989-07-11 1999-01-27 株式会社リコー C―mos薄膜トランジスタ装置とその製造方法
JP2717234B2 (ja) * 1991-05-11 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP2717237B2 (ja) * 1991-05-16 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法

Also Published As

Publication number Publication date
JPH08250747A (ja) 1996-09-27

Similar Documents

Publication Publication Date Title
JP2717237B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
US6323528B1 (en) Semiconductor device
JP3202362B2 (ja) 半導体装置の作製方法
JP2873632B2 (ja) 半導体装置
EP0490640A1 (en) Electronic devices, particularly for use as electro-optic devices
JP2717234B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JPH11233791A (ja) 薄膜トランジスタ及びアクティブマトリクス型表示装置
JP3114964B2 (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JP3114963B2 (ja) 絶縁ゲイト型電界効果半導体装置
JP3381184B2 (ja) 絶縁ゲイト型電界効果半導体装置
JP3161701B2 (ja) 液晶電気光学装置の作製方法
JP3057049B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP3232050B2 (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
KR950013793B1 (ko) 전기광학장치, 상보형 박막 트랜지스터쌍 및 그의 제조방법
JP3512784B2 (ja) 薄膜トランジスタの作製方法
JPH10213819A (ja) 液晶電気光学装置およびその作製方法
JPH08248445A (ja) 絶縁ゲイト型電界効果半導体装置
JP2000200916A (ja) 半導体装置
JP2001144304A (ja) 半導体装置
JP2000208781A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JP2004031967A (ja) 薄膜トランジスタ及びその作製方法
JP2715282B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP4087363B2 (ja) 半導体装置
JP2652364B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP2000164888A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080929

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080929

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees