JP2004031967A - 薄膜トランジスタ及びその作製方法 - Google Patents
薄膜トランジスタ及びその作製方法 Download PDFInfo
- Publication number
- JP2004031967A JP2004031967A JP2003186168A JP2003186168A JP2004031967A JP 2004031967 A JP2004031967 A JP 2004031967A JP 2003186168 A JP2003186168 A JP 2003186168A JP 2003186168 A JP2003186168 A JP 2003186168A JP 2004031967 A JP2004031967 A JP 2004031967A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- tft
- gate electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】少ないマスク数で作製することができ、製造歩留まり、生産性の向上を可能とする薄膜トランジスタを提供する。
【解決手段】本発明の薄膜トランジスタは、絶縁表面を有する基板上に形成された、ソース領域、ドレイン領域及びチャネル領域を有する半導体膜と、
前記半導体膜上にゲイト絶縁膜を介して形成されたゲイト電極とを有する薄膜トランジスタであって、
前記ソース領域及び前記ドレイン領域は、前記ゲイト絶縁膜の端部よりも外側にはみ出ており、一部が前記ゲイト絶縁膜の下部に回り込んで形成されていることを特徴とするものである。
【選択図】 図1
【解決手段】本発明の薄膜トランジスタは、絶縁表面を有する基板上に形成された、ソース領域、ドレイン領域及びチャネル領域を有する半導体膜と、
前記半導体膜上にゲイト絶縁膜を介して形成されたゲイト電極とを有する薄膜トランジスタであって、
前記ソース領域及び前記ドレイン領域は、前記ゲイト絶縁膜の端部よりも外側にはみ出ており、一部が前記ゲイト絶縁膜の下部に回り込んで形成されていることを特徴とするものである。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、薄膜トランジスタに関するものであり、特に液晶電気光学装置や完全密着型イメージセンサ装置等に適用可能なものである。
【0002】
【従来の技術】
従来より知られた絶縁ゲイト型電界効果半導体装置は、様々な分野で幅広く使用されている。この半導体装置はシリコン基板上に形成されたものであり、多数の半導体素子を機能的に集積させて、ICまたはLSIとして利用されている。
【0003】
一方、同様の絶縁ゲイト型電界効果半導体装置ながら、絶縁基板上等に薄膜を積層して形成された薄膜型の絶縁ゲイト型電界効果半導体装置(以下TFTという)が液晶電気光学装置の画素のスイッチング素子部分、駆動回路部分あるいは密着型イメージセンサの読み取り回路部分等に積極的に使用されはじめている。
【0004】
このTFTは前述のように絶縁性基板上に気相法により薄膜を積層して形成するので、その作製雰囲気温度が最高で500℃程度と低温で形成でき、安価なソーダガラス、ホウケイ酸ガラス等を基板として用いることができる。
【0005】
このように、安価な基板上に作製でき、その作製する最大寸法は薄膜を気相法にて形成する装置の寸法にのみ限定されるもので、容易に大面積基板上にトランジスタを形成できる利点を持ち、このため、多量の画素を持つマトリクス構造の液晶電気光学装置や一次元または二次元のイメージセンサへの利用を期待され、一部実現されている。
【0006】
この従来のTFTの代表的な構造を図2に概略的に示す。
【0007】
図2において、1はガラスよりなる絶縁性基板であり、2は非晶質半導体よりなる薄膜半導体、3はソース、ドレイン領域で、7はソース、ドレイン電極、8はゲイト電極である。
【0008】
このようなTFTは一般に、まず基板上に半導体被膜を形成し、第1のマスクを使用して、必要部分に島状にこの半導体領域2をパターニングして形成する。次にこのゲイト絶縁膜6を形成し、この上にゲイト電極材料を形成し、第2のマスクを使用して、ゲイト電極8とゲイト絶縁膜6とをパターニングする。
【0009】
この後、第3のマスクにより形成したフォトレジストのマスクとゲイト電極8とをマスクとしてセルファラインに半導体領域2にソース、ドレイン領域3を形成する。この後、層間絶縁膜4を形成する。この層間絶縁膜に対してソース、ドレイン領域3への電極接続の為にコンタクトホールを第4のマスクを使用して形成する。この後電極材料形成後第5のマスクによりこの電極材料をパターニングして電極7を形成して、TFTを完成する。
【0010】
【発明が解決しようとする課題】
このように、一般的なTFTは5枚のマスクを使用し、相補型のTFTの場合は6枚のマスクが必要とされていた。当然、複雑な集積回路とする場合にはこの枚数以上のマスクが必要となる。このように多数のマスクを使用することはTFT素子を作製するプロセスにおいて、複雑な工程が必要となり、かつマスク合わせの回数も当然増える。これらは、TFT素子製造の歩留り、生産性の低下を引き起こしている。さらに、TFT素子を使用した電子装置の大型化やTFT素子自身の小型化、パターンの微細化がこれらをさらに低下させる要因となっていた。その為にTFT作製プロセスにおいて、複雑な工程を必要としないプロセス、TFT作製に必要なマスクの数を減らす新規なTFTの構造が望まれていた。
【0011】
したがって、本発明は絶縁ゲイト型電界効果半導体装置の新規な構造と簡単な製造プロセスに関するものであり、従来に比較して、少ないマスク数でTFTを作製できることを特徴とするものである。
【0012】
【課題を解決するための手段】
本発明のTFTのゲイト電極の側面付近にはゲイト電極を構成する材料の陽極酸化膜が設けられ、ソース、ドレイン領域に接続する電極は前記ソース、ドレイン領域の上面と側面に接しており、前記ソース、ドレインに接続された電極は前記ゲイト電極の側面付近に設けられた絶縁膜の上方にまでわたって延在している。
【0013】
すなわち、図1に示す本発明のTFTの概略断面図にあるように、ゲイト電極8の少なくとも側面付近には陽極酸化膜10が設けられており、この陽極酸化膜の端面よりソース、ドレイン領域3の上面と側面とが少しはみ出ており、このはみ出た部分で電極7がソース、ドレイン領域3と接続されており、接続の面積を大きく取っている。さらに、この電極7はゲイト電極8上の絶縁膜11の上方にまで延在しており、この部分でパターニングされ、個々の電極に分離されている。
【0014】
【発明の実施の形態】
この図1のような構造のTFTを作製する工程を図3、図4に概略的に示す。本明細書に記載の図面においては、説明のために概略を示したにすぎないので、実際の寸法、形状とは若干異なっている。以後、図3、図4に基づいて、本発明のTFTの製造工程の一例を説明する。
【0015】
先ず、図3(A)のように、ガラス基板、例えば耐熱性を持つ結晶化ガラス1上に半導体層2を形成する。この半導体層としては、アモルファス半導体、多結晶半導体等幅広い種類の半導体を使用することができる。また、形成方法としては採用する半導体の種類によりプラズマCVD法、スパッタリング法、熱CVD法等を選択することができる。ここでは、多結晶シリコン半導体を例として以下の工程を説明して行く。
【0016】
次にゲイト絶縁膜となる酸化珪素膜6をこの半導体層2上に形成する。さらにこの上にゲイト電極となる電極材料、ここでは電極材料として、アルミニウムを形成する。さらに、この上面に絶縁膜11として酸化珪素膜をスパッタリング法により形成する。この後、第1のマスク▲1▼を使用して、この絶縁膜11およびゲイト電極8をパターニングする。この後、陽極酸化用の電解溶液中にて、このゲイト電極8の側面付近を陽極酸化して、無孔質性の酸化アルミニウム10を少なくとも、チヤネル領域付近のゲイト電極の側面付近に図3(B)のように形成する。
【0017】
この陽極酸化に使用する溶液としては、代表的には硫酸、硝酸、燐酸等の強酸溶液や酒石酸、クエン酸にエチレングリコールやプロピレングリコール等を混合した混合酸等が使用できる。また、必要に応じて、この溶液のpHを調整するために、塩やアルカリ溶液を混合することも可能である。
【0018】
まず、3%の酒石酸水溶液1に対して、9の割合でプロピレングリコールを添加したAGW電解溶液にこの基板を浸し、アルミニウムのゲイト電極を電源の陽極に接続し、対する陰極として白金を使用して直流電力を印加した。
【0019】
陽極酸化の条件は最初、定電流モードで電流密度2.5mA/cm2 で30分電流を流した後、定電圧モードで5分処理し、厚さ2500Åの酸化アルミニウムをゲイト電極の側面付近に形成した。この酸化処理と同条件で作製した試料を用いて、この酸化アルミニウムの絶縁性を調べたところ、比抵抗は109 Ωmで、絶縁耐圧は2×105 V/cmの特性を持つ酸化アルミニウム膜であった。
【0020】
また、この試料の表面を走査型電子顕微鏡にて観察したところ、約8000倍にまで拡大してその表面の凹凸が観察できたが、微小な穴は観察できず、良好な絶縁被膜であった。
【0021】
次にこの上面にプラズマCVD法により酸化珪素膜12を形成した後、この状態から基板に対してほぼ垂直方向に異方性エッチング処理を行い、図3(D)のように絶縁膜11、ゲイト電極8および陽極酸化膜10で構成される凸状部の側壁位置に酸化珪素13を残す。
【0022】
この酸化珪素膜12は絶縁膜11よりエッチング速度が速くなるようにその作製時の雰囲気温度を200℃と通常より低い温度で形成する。また、この膜としては酸化珪素膜だけではく、有機樹脂膜やその他の被膜が使用できる。
【0023】
つぎにこの残った酸化珪素13と凸状部の絶縁膜11、ゲイト電極8および陽極酸化膜10とをマスクとして、この下の半導体層2をセルファラインでエッチング除去する。この時の様子を図4(A)に示す。
【0024】
またこの時の上面の様子を図5(A)に示す。さらに図5におけるA−A’ に対応する断面が図4に示されている。
【0025】
次にこの状態から、酸化珪素膜13とゲイト絶縁膜6とを凸状部をマスクとして酸化珪素のみ選択エッチング除去し、図4(F)および図5(B)のように半導体層2の一部をゲイト電極の端部より露呈させる。
【0026】
次にこの露呈された部分に対して、ソース、ドレイン領域となるように不純物のドーピングを行う。図4(B)にあるように、ゲイトの陽極酸化膜10をマスクとして基板の上面より、リンイオンをイオン打ち込み処理する。このようにしてソース、ドレイン領域3を形成する。この後、領域の活性化処理のため、レーザをこの部分に照射し、レーザアニール処理によりソース、ドレイン領域の活性化を行う。この活性化処理としてはこの他に熱アニール処理等を採用することができる。
【0027】
次にこの上面にソース、ドレインの電極となるアルミニウムを形成し、第2のマスク▲2▼を使用して、所定のパターンにソース、ドレインの電極をエッチングしてソースとドレインの電極を分断する。この状態を図4(C)に示す。最後にこのソースとドレインの電極7および凸状部をマスクとして、周辺にはみでている半導体層2をエッチング除去し、図4(C)および図6(B)に示すようなTFTを完成する。
【0028】
上記の説明において、説明したTFTの製造工程は一例であり、この説明で示された製造工程のみに制限されるものではない、例えば、ソース、ドレイン領域の不純物のドーピング工程は上記の説明においては図4(B)に示すように、半導体層2のパターニング後に行ったが、図3(B)の状態でゲイト上の絶縁膜11をマスクとしてイオン打ち込み処理を行うことも可能である。
【0029】
また、図1に示されたTFTの別の作製方法の例として、図7にその製造工程の概略図を示す。この図に示されたTFTの作製工程においては図3、図4の作製工程で採用したような、異方性エッチング技術という特殊な技術は使用せず、一般的なプロセス技術にて構成されている。
【0030】
絶縁性基板1上に図3の場合と同様にシリコン半導体被膜を全面に形成した後にTFT素子のソース、ドレイン領域とチャネル形成領域を含むようにこの半導体被膜を島状に1枚目のマスクを使用してパターニングしTFT素子に対応する部分の半導体膜2を形成する。この時の上面図を図9(A)に示し、このTFT領域のソース、ドレイン、ゲイト付近の断面図を図7(A)に示す。
【0031】
次にこの上面をおおって、ゲイト絶縁膜6、ゲイト電極材料のアルミニウム8及びその上に絶縁膜11を図7(B)に示すように形成する。
【0032】
次に2枚目のマスクを使用して、半導体膜2の所定の位置にゲイト部を形成するようにこれらの膜をエッチングして図7(C)のように凸状部を完成し半導体膜2を凸状部より露出させる。またこの時の上面の様子を図9(B)に示す。
【0033】
この状態で図3の(B)の工程のようにゲイト電極8の側面付近に陽極酸化膜10を形成して、図7(C)の状態を得る。次にこの露出している半導体膜2にソース、ドレイン用に不純物イオンをドーピングして、ソース、ドレイン領域3を図8(A)に示すように形成する。
【0034】
このイオンのドーピングはイオンの打ち込む方向を斜めから行ったり、不純物の拡散処理を行う等の処理を施し、ソースまたはドレインとチャネル領域半導体との境界をゲイト電極8の端付近、すなわち、陽極酸化膜10の端より中側になるようにする。これにより、陽極酸化膜10とゲイト絶縁膜6の接する付近にソース、ドレインの電極が重なって設けられても、ショートすることがなく、陽極酸化膜10だけで十分な絶縁性を確保することができる。
【0035】
次にこれらの全面をおおって、金属被膜を形成した後、3枚目のマスクを使用して、絶縁膜11上にまでこの電極を延在させて、ソースドレイン電極7を分断し、図8(B)の様な構造を得る。次にこのソース、ドレイン電極7からはみ出ている半導体膜を除去するため、ソース、ドレイン電極7をマスクとしてエッチング処理を行い、図10(A)の状態を得て、本発明のTFTを完成する。
【0036】
図3に示した製造方法にくらべて、半導体層2を形成後でゲイト電極形成前の工程において、新たにフォトマスクを使用して、TFT領域付近のみ半導体層を島状にパターニングすると、図9、図10に示すように、ゲイト電極のリード配線部分の下には半導体層2が存在せず基板または基板上の絶縁膜が存在するのみであり、この部分において、ゲイト電極配線とコンデンサーを構成しないようにできる。この構成により、より高速に応答可能なTFTを3枚のマスクにより作製することが可能となる。この様子を図10(A)の上面図のB−B’断面図を図10(B)に示す。
【0037】
このように本発明によると、たった2〜3枚のマスクにより、TFTを作製することが可能となった。また、このTFTを相補型構成とする時には、さらにマスクを1〜2枚追加することで達成できる。
【0038】
また、ゲイト電極への外部からの接続は陽極酸化処理の際にゲイト電極の一部を陽極酸化用電解液に接触させないようにして陽極酸化膜を形成するか、最後の不要な半導体層をエッチングした後にソース、ドレインの電極と陽極酸化膜との選択エッチングにて、外部に露出している陽極酸化膜を除去することで、接続することができる。無論、新たに別のマスクを使用して、特定の場所の絶縁膜にコンタクト用の穴をあけて接続することも可能である。
【0039】
【実施例】
「実施例1」 本実施例では図11に示すような回路構成を持つアクティブマトリクス型の液晶電気光学装置に対して本発明のTFTを応用した例を示す。図11から明らかなように本実施例のアクティブ素子は相補型構成となっており、一つの画素電極に対してPTFTとNTFTとが設けられている。
【0040】
この回路構成に対応する実際の電極等の配置構成を図15に示している。これらは説明を簡単にする為2×2に相当する部分のみ記載している。
【0041】
まず、本実施例で使用する液晶電気光学装置用の基板の作製方法を図12〜図14を使用して説明する。図12(A)において、石英ガラス等の高価でない700℃以下、例えば約600℃の熱処理に耐え得るガラス50上にマグネトロンRF(高周波) スパッタ法を用いてブロッキング層51としての酸化珪素膜を1000〜3000Åの厚さに作製する。プロセス条件は酸素100%雰囲気、成膜温度15℃、出力400〜800W、圧力0.5Paとした。タ−ゲットに石英または単結晶シリコンを用いた成膜速度は30〜100Å/分であった。
【0042】
この上に、後にソース、ドレイン、チャネル形成領域となるシリコン膜52をLPCVD(減圧気相)法、スパッタ法またはプラズマCVD法により形成した。減圧気相法で形成する場合、結晶化温度よりも100〜200℃低い450〜550℃、例えば530℃でジシラン(Si2H6) またはトリシラン(Si3H8) をCVD装置に供給して成膜した。反応炉内圧力は30〜300Paとした。成膜速度は50〜250Å/ 分であった。PTFTとNTFTとのスレッシュホ−ルド電圧(Vth)に概略同一に制御するため、ホウ素をジボランを用いて1×1015〜1×1018cm−3の濃度として成膜中に添加してもよい。
【0043】
スパッタ法で行う場合、スパッタ前の背圧を1×10−5Pa以下とし、単結晶シリコンをタ−ゲットとして、アルゴンに水素を20〜80%混入した雰囲気で行った。例えばアルゴン20%、水素80%とした。成膜温度は150℃、周波数は13.56MHz、スパッタ出力は400〜800W、圧力は0.5Paであった。
【0044】
プラズマCVD法により珪素膜を作製する場合、温度は例えば300℃とし、モノシラン(SiH4)またはジシラン(Si2H6) を用いた。これらをPCVD装置内に導入し、13.56MHzの高周波電力を加えて成膜した。
【0045】
これらの方法によって形成された被膜は、酸素が5×1021cm−3以下であることが好ましい。この酸素濃度が高いと、結晶化させにくく、熱アニ−ル温度を高くまたは熱アニ−ル時間を長くしなければならない。また少なすぎると、バックライトによりオフ状態のリ−ク電流が増加してしまう。そのため4×1019〜4×1021cm−3の範囲とした。水素は4×1020cm−3であり、珪素4×1022cm−3として比較すると1原子%であった。また、ソ−ス、ドレインに対してより結晶化を助長させるため、酸素濃度を7×1019cm−3以下、好ましくは1×1019cm−3以下とし、ピクセル構成するTFTのチャネル形成領域のみに酸素をイオン注入法により5×1020〜5×1021cm−3となるように添加してもよい。その時周辺回路を構成するTFTには光照射がなされないため、この酸素の混入をより少なくし、より大きいキャリア移動度を有せしめることは、高周波動作をさせるために有効である。
【0046】
上記方法によって、アモルファス状態の珪素膜を500〜3000Å、例えば1500Åの厚さに作製の後、450〜700℃の温度にて12〜70時間非酸化物雰囲気にて中温の加熱処理、例えば水素雰囲気下にて600℃の温度で保持した。珪素膜の下の基板表面にアモルファス構造の酸化珪素膜が形成されているため、この熱処理で特定の核が存在せず、全体が均一に加熱アニ−ルされる。
【0047】
アニ−ルにより、珪素膜はアモルファス構造から秩序性の高い状態に移り、一部は結晶状態を呈し得られるキャリアの移動度はホ−ル移動度(μh)=10〜200cm2 /VSec、電子移動度(μe )=15〜300cm2 /VSecが得られる。
【0048】
図12(A) において、珪素膜を第1のフォトマスク▲1▼にてフォトエッチングを施し、PTFT用の領域30(チャネル巾20μm)を図面の左側に、NTFT用の領域40を右側に作製した。
【0049】
この上に酸化珪素膜をゲイト絶縁膜53として500〜2000Å例えば700Åの厚さに形成した。これはブロッキング層としての酸化珪素膜51の作製と同一条件とした。この成膜中に弗素を少量添加し、ナトリウムイオンの固定化をさせてもよい。また、本実施例ではこの上面に形成されるゲイト電極とゲイト絶縁膜との反応を抑える役目を持つブロッキング層としてこの酸化珪素膜上に50〜200Å例えば100Åの窒化珪素膜54を形成した。
【0050】
この後、この上側にゲイト電極用の材料として、公知のスパッタリング法にてアルミニウムを3000Å〜1.5μm例えば1μmの厚さに形成した。
【0051】
このゲイト電極材料としてはアルミニウムの他にモリブデン(Mo)、タングステン(W)、チタン(Ti)、タンタル(Ta)やこれらの材料にシリコンを混合した合金やシリコンと金属被膜の積層配線等を使用することができる。
【0052】
本実施例のようにゲイト電極として、金属材料を使用すると特にアルニウム等の低抵抗材料の場合は、基板の大面積、高精細化に伴い発生するゲイト遅延(ゲイト配線を伝播する電圧パルスの遅延と波形の歪み)の増大をおさえることができ、容易に基板の大面積化をすすめることができる。
【0053】
さらに、このゲイト電極材料上に絶縁膜49として酸化珪素膜を厚さ3000Å〜1μm、ここでは6000Åにスパッタ法により形成した後、この絶縁膜49とゲイト電極材料とを第2のフォトマスク▲2▼にてパタ−ニングして図12(B)のようにPTFT用のゲイト電極55、NTFT用のゲイト電極56を形成した。このゲイト電極はいずれも同じゲイト配線57に接続されている。
【0054】
次にこの基板を3%の酒石酸水溶液1に対して、9の割合でプロピレングリコールを添加したAGW電解溶液に浸し、アルミニウムのゲイト電極を電源の陽極に接続し、対する陰極として白金を使用して直流電力を印加した。このときゲイト電極はゲイト配線ごとに接続されているが、基板の端部付近で全てのゲイト配線をはさみこんで接続するように接続端子を設けて陽極酸化を行ない図12(C)のようにゲイト電極の側面付近に陽極酸化膜58、59を形成した。
【0055】
陽極酸化の条件は最初、定電流モードで電流密度4mA/cm2 で20分電流を流した後、定電圧モードで15分処理し、厚さ2500Åの酸化アルミニウムをゲイト電極の側面付近に形成した。この陽極酸化膜はできるだけ厚く形成するほうが良く、プロセス条件の許すかぎり厚く形成した。
【0056】
次に図13(A)のように半導体上の窒化膜54と酸化珪素膜53をエッチング除去した後に、基板全面に対してPTFT用の不純物としてホウ素を1〜5×1015cm−2のドーズ量でイオン注入法により添加した。このドープ濃度は1019cm−3程度としてPTFTのソース60、ドレイン61を形成する。本実施例では、イオンドーピングを表面の絶縁膜を除去した後に行ったが、イオン打ち込みの条件を変えればこの半導体膜上の絶縁膜53、54をとおしてもドーピングすることは可能である。
【0057】
次に図13(B)のようにフォトレジスト61を第3のフォトマスク▲3▼を用いて形成し、PTFT領域を覆った後、NTFT用のソ−ス62ドレイン63に対し、リンを1〜5×1015cm−2のド−ズ量でイオン注入法により添加し、ドープ濃度が1020cm−3程度となるようにした。以上のようなイオンのドーピング工程において、イオンの打ち込む方向を基板に対して斜めにして、ゲイト電極側面付近の陽極酸化膜の下の方向に不純物が回り込むようにしてソース、ドレイン領域の端部をゲイト電極の端部と概略一致するようにした。これにより、陽極酸化膜が後の工程で形成される電極配線に対して、十分な絶縁作用を持つことになり、新たな絶縁膜の形成を行う必要がなくなる。
【0058】
次に、600℃にて10〜50時間再び加熱アニ−ルを行い不純物領域の活性化処理を行った。PTFTのソ−ス60、ドレイン61、NTFTのソ−ス62、ドレイン63を不純物を活性化してP+ 、N+ として作製した。またゲイト電極55、56下にはチャネル形成領域64、65が形成されている。本実施例ではこの活性化処理として熱によるアニールを採用したがこの方法以外にレーザ光をソース、ドレイン領域に照射して活性化処理する方法も採用可能である。この場合、瞬間的に活性化処理を行うので、ゲイト電極に使用している金属材料の拡散のことを考慮する必要がなく、本実施例で採用したゲイト絶縁膜上のブロッキングの役目の為の窒化珪素膜54を省略するこも可能となる。
【0059】
次に此の上面に絶縁性被膜を前記したスパッタ法により酸化珪素膜として形成した。この被膜の厚みは成るべく厚く、例えば0.5〜2.0μm本実施例では1.2μmの厚さに形成し、その後、この上面より異方性エッチング処理を行い絶縁膜、ゲイト電極および陽極酸化膜で構成される凸状部の側壁付近に残存領域66を形成する。その様子を図13(C)に示す。
【0060】
次にこの凸状部と残存領域66とをマスクとして、半導体膜52の不要部分をエッチング除去して、凸状部の側面付近に存在する残存領域66を除去し、凸状部の外側に各々のTFTのソース、ドレイン領域となる半導体膜52を露呈させた。この状態を図14(A)に示す。
【0061】
さらに、これら全体にアルミニウムをスパッタ法により形成し、リ−ド67、68および、コンタクト部分69、70を第4のマスク▲4▼によりパターニングした後、電極67、68、69、70およびゲイト電極55、56上の絶縁膜49およびその側面付近の陽極酸化膜58、59よりはみでている半導体膜をエッチング除去して、完全な素子分離を行いTFTを完成させる。このような製造方法により、相補型構成のTFTを4枚のマスクで作製することができた。この様子を図14(B)に示す。
【0062】
このTFTはゲイト電極の側周辺が陽極酸化膜でくるまれており、ソース、ドレイン領域はゲイト電極部より電極接続部分のみはみだしているがそれ以外の部分はすべてゲイト電極下に存在する。また、ソース、ドレイン電極はソース、ドレイン領域の上面と側面の2ヵ所で接触しており、十分なオーミック接続が保証さる。
【0063】
かくすると、セルファライン方式でありながらも、700℃以上にすべての工程で温度を加えることがなくC/TFTを作ることができる。そのため、基板材料として、石英等の高価な基板を用いなくてもよく、本発明の大画素の液晶電気光学装置にきわめて適したプロセスである。
【0064】
本実施例では熱アニ−ルは図12(A)、図13(B)で2回行った。しかし図12(A)のアニ−ルは求める特性により省略し、双方を図13(B)のアニ−ルにより兼ね製造時間の短縮を図ってもよい。また、本実施例ではゲイト電極としてアルミニウムを使用しているがその下に窒化珪素膜54を設けているので、アルミニウムが下のゲイト絶縁膜と反応することが無く良好な界面特性を実現することができた。
【0065】
次に図14(C)に示す如く2つのTFTを相補型構成とし、かつその出力端を液晶装置の一方の画素の電極を透明電極としてそれに連結するため、スパッタ法によりITO(インジュ−ム・スズ酸化膜)を形成した。それを第5のフォトマスク▲5▼によりエッチングし、画素電極71を構成させた。このITOは室温〜150℃で成膜し、200〜400℃の酸素または大気中のアニ−ルにより成就した。かくの如くにしてPTFT30とNTFT40と透明導電膜の電極71とを同一ガラス基板50上に作製した。得られたTFTの電気的な特性はPTFTで移動度は20(cm2/Vs)、Vthは−5.9(V)で、NTFTで移動度は40(cm2/Vs)、Vthは5.0(V)であった。
【0066】
この液晶電気光学装置の電極等の配置の様子を図15に示している。図15(A)のC−C’線断面が図12〜図14の製造工程の断面に対応する。PTFT30を第1の信号線72と第3の信号線57との交差部に設け、第1の信号線72と右隣の第3の信号線76との交差部にも他の画素用のPTFTが同様に設けられている。一方NTFTは第2の信号線75と第3の信号線57との交差部に設けられている。また、隣接した他の第1の信号線74と第3の信号線57との交差部には、他の画素用のPTFTが設けられている。このようなC/TFTを用いたマトリクス構成を有せしめた。PTFT30は、ドレイン61の電極で第1の信号線72に連結され、ゲイト55は信号線57に連結されている。ソ−ス60の出力端はコンタクトを介して画素の電極71に連結している。
【0067】
他方、NTFT40はソース62の電極で第2の信号線73に連結され、ゲイト56は信号線57に、ドレイン63の出力端はコンタクトを介してPTFTと同様に画素電極71に連結している。また、同じ第3の信号線に接続され、かつとなりに設けられた他のC/TFTはPTFT31が第1の信号線74にNTFT41が第2の信号線75に接続されている。かくして一対の信号線72、73に挟まれた間(内側) に、透明導電膜よりなる画素電極71とC/TFTとにより1つのピクセル80を構成せしめた。かかる構造を左右、上下に繰り返すことにより、2×2のマトリクスをそれを拡大した640×480、1280×960といった大画素の液晶電気光学装置とすることができる。なお、ここでTFTの不純物領域をソース、ドレインと呼んだのは説明の為であり、実際に駆動する際にはその呼び名の機能とは異なる場合がある。
【0068】
本実施例においては、半導体膜52を第1のフォトマスクを使用して島状にエッチング除去して、各々のTFTの素子分離をおこなっている。これにより、TFTの領域以外のゲイト配線の下側には半導体膜が存在せず、このゲイト配線の下は基板か基板上の絶縁膜であり、この部分でゲイト入力側の容量を形成することが無いため、高速の応答が可能となる。
【0069】
さらに、図15(A)のD−D’断面に対応する断面図を図15(B)に示す。このように本発明ではゲイト電極配線57、76と配線72との交差部においてゲイト電極配線上に必ず絶縁膜49が設けられるので、この部分での配線による容量の発生を防止でき、たった4枚のマスクで多層配線構造を有するTFTの集積回路も作製することが可能となった。
【0070】
この様に作製したアクティブ素子が設けられた基板を使用して、液晶電気光学装置とする。先ずこの基板上に紫外線硬化特性を有する、エポキシ変成アクリル樹脂中に50重量%のネマチック液晶を分散させた樹脂を、スクリーン法を用いて形成した。使用したスクリーンのメッシュ密度は1インチ当り125メシュとし、エマルジョン厚は15μmとした。またスキージー圧は1.5kg/cm2 とした。
【0071】
次に10分間のレベリングの後236nmを中心とした発光波長を有する高圧水銀ランプにて、1000mJのエネルギーを与え、樹脂を硬化させ、12μm厚の調光層を形成した。
【0072】
その後、直流スパッタ法を用いて、Mo(モリブデン)を2500Å成膜し、第二の電極とした。
【0073】
その後、黒色のエポキシ樹脂を、スクリーン法を用いて印刷を行い、50℃で30分仮焼成の後、180℃で30分本焼成を行い、50μmの保護膜を形成した。
【0074】
基板上のリードにTAB形状の駆動ICを接続し、ただひとつの基板で構成される反射型の液晶表示装置を完成させた。
【0075】
本実施例ではアクティブ素子として相補型構成のTFTを各画素に1組づつ設けたが、特にこの構成に限定されることはなく、複数組の相補型構成のTFTを設けてもよく、さらに複数組の相補型構成のTFTを複数に分割された画素電極に設けてもよい。
【0076】
この様にして、分散型液晶にアクティブ素子を設けた液晶電気光学装置を完成した。本実施例の分散型液晶は基板が1枚しか必要としないため、軽くて薄い液晶電気光学装置を安価で実現することができ、偏向板を使用せず、配向膜も必要とせず、一枚のみの基板で液晶電気光学効果を実現できるので、非常に明るい液晶電気光学装置を実現できた。また、その他の液晶電気光学装置の基板の一方としても本発明を応用することは可能である。
【0077】
「実施例2」 本実施例では図16に示すような、一つの画素に対して、相補型構成の変形トランスファーゲイトTFTを設けた液晶電気光学装置に本発明を採用した。本実施例におけるTFTの作製は基本的に実施例1と同様であり、その工程はほぼ図12〜図14と同様に進行する。ただし、本実施例では変形トランスファーゲイトのC/TFTを採用しているので、図12〜図14とはその配置が異なる、実際の配置は図19に示すような位置にTFTは配置接続されている。
【0078】
図16にあるように、共通のゲイト配線91にPTFT95とNTFT96とがゲイトを接続しているこれらはソース、ドレイン領域を接続して、他方の信号線93に接続しており、他方のソース、ドレイン領域も共通に画素電極に接続されている。
【0079】
まず、ガラス98上にマグネトロンRF(高周波) スパッタ法を用いてブロッキング層99としての酸化珪素膜を1000〜3000Åの厚さに作製する。プロセス条件は酸素100%雰囲気、成膜温度15℃、出力400〜800W、圧力0.5Paとした。タ−ゲットに石英または単結晶シリコンを用いた成膜速度は30〜100Å/分であった。
【0080】
この上にシリコン膜97をLPCVD(減圧気相)法、スパッタ法またはプラズマCVD法により形成した。
【0081】
図17(A)において、珪素膜を第1のフォトマスク▲1▼にてフォトエッチングを施し、PTFT用の領域を図面の左側に、NTFT用の領域を右側に作製した。本実施例の場合は実施例1の場合と異なり、この半導体領域はTFTの領域になるように確定させる。一方実施例1の場合は後の工程で再度異方性エッチングによりTFTの領域を確定するので、1回目マスクはラフに位置合わせを行っていた。
【0082】
この上に酸化珪素膜をゲイト絶縁膜103として500〜2000Å例えば700Åの厚さに形成した。これはブロッキング層としての酸化珪素膜99の作製と同一条件とした。
【0083】
この後、この上側にゲイト電極107用の材料として、公知のスパッタリング法にてアルミニウムとシリコンの合金を3000Å〜1.5μm例えば1μmの厚さに形成した。
【0084】
このゲイト電極材料としてはアルミニウムシリサイドの他にモリブデン(Mo)、タングステン(W)、チタン(Ti)、タンタル(Ta)、クロム(Cr)やこれらの材料にシリコンを混合した合金やこれらの材料自身の合金やシリコンと金属被膜の積層配線等を使用することができる。
【0085】
さらに、このゲイト電極材料上に絶縁膜106として酸化珪素膜を厚さ3000Å〜1μm、ここでは6000Åにスパッタ法により形成した後、この絶縁膜106とゲイト電極107とを第2のフォトマスク▲2▼にてパタ−ニングして図17(B)のようにゲイト電極107と絶縁膜106とを形成した。
【0086】
次にこの基板を3%の酒石酸水溶液1に対して、9の割合でプロピレングリコールを添加したAGW電解溶液に浸し、アルミニウムシリサイドのゲイト電極を電源の陽極に接続し、対する陰極として白金を使用して直流電力を印加した。このときゲイト電極はゲイト配線ごとに接続されているが、基板の端部付近で全てのゲイト配線をはさみこんで接続するように接続端子を設けて陽極酸化を行ない図17(C)のようにゲイト電極の側面付近に陽極酸化膜100を形成した。
【0087】
次に図17(D)のように半導体上の絶縁膜103をエッチング除去した後に、基板全面に対してPTFT用の不純物としてホウ素を1〜5×1015cm−2のドーズ量でイオン注入法により添加した。このドープ濃度は1019cm−3程度としてPTFTのソース、ドレイン領域を形成する。本実施例では、イオンドーピングを表面の絶縁膜を除去した後に行ったが、イオン打ち込みの条件を変えればこの半導体膜上の絶縁膜103をとおしてもドーピングすることは可能である。
【0088】
次に図18(A)のようにフォトレジスト110を第3のフォトマスク▲3▼を用いて形成し、PTFT領域を覆った後、NTFT用のソ−ス、ドレイン領域に対し、リンを1〜5×1015cm−2のド−ズ量でイオン注入法により添加し、ドープ濃度が1020cm−3程度となるようにした。以上のようなイオンのドーピング工程において、イオンの打ち込む方向を基板に対して斜めにして、ゲイト電極側面付近の陽極酸化膜の下の方向に不純物が回り込むようにしてソース、ドレイン領域104、105の端部をゲイト電極の端部と概略一致するようにした。これにより、陽極酸化膜100が後の工程で形成される電極配線に対して、十分な絶縁作用を持つことになり、新たな絶縁膜の形成を行う必要がなくなる。
【0089】
次に、レーザ光をソース、ドレイン領域に照射して活性化処理した、この場合、瞬間的に活性化処理を行うので、ゲイト電極に使用している金属材料の拡散のことを考慮する必要がなく、信頼性の高いTFTを作製することができた。
【0090】
さらに、これら全体にアルミニウムをスパッタ法により形成し、電極リード102をを第4のマスク▲4▼によりパターニングした後、電極102およびゲイト電極107上の絶縁膜106およびその側面付近の陽極酸化膜100よりはみでている半導体膜をエッチング除去して、完全な素子分離を行いTFTを完成させる。このような製造方法により、相補型構成のTFTを4枚のマスクで作製することができた。この様子を図18(B)に示す。
【0091】
次に図18(C)に示す如く2つのTFTを相補型構成とし、かつその出力端を液晶装置の一方の画素の電極を透明電極としてそれに連結するため、スパッタ法によりITO(インジュ−ム・スズ酸化膜)を形成した。それを第5のフォトマスク▲5▼によりエッチングし、画素電極108を構成させた。
【0092】
上記のようにして、図19(A)、(B)、(C)に示すような配置と構造を持つ変形トランスファーゲイトのTFTを完成した。図19(B)は図19(A)のF−F’断面に対応する断面図であり、図19(C)は図19(A)のE−E’断面に対応する断面図である。図19(B)、(C)より明らかなように、ゲイト電極107上には必ず層間絶縁膜106が存在し、同図(A)で示されるようなゲイト配線107のリード部分とソース、ドレイン配線102のリード部分との交差部分で十分な層間絶縁機能を発揮しこの交差部分での配線容量の発生を抑えることができた。
【0093】
このように、本実施例においては実施例1と同じ枚数のマスクで、異方性エッチングという高度なプロセス技術を用いることなく、配線付近の容量がより少ない、ゲイト絶縁膜付近でのショートの可能性のより少ない、素子構造のTFTを持つアクティブ素子基板を完成することができた。
【0094】
この基板を第1の基板として、対向基板に対向電極、配向処理層が形成された第2の基板を使用して、張り合わせ公知の技術により、STN型液晶をこの基板間に注入してアクティブマトリクス型のSTN液晶電気光学装置を完成した。
【0095】
以上の例においてはいずれも液晶電気光学装置に応用した例を示したが、この例に限定されることはなく、他の装置や三次元集積回路素子等に適用可能なことは言うまでもない。
【0096】
【発明の効果】
本発明の構成により、従来に比べ非常に少ない枚数のマスクを使用して、TFT素子を製造することが可能となった。この構造の素子を応用して、半導体製品を作製すると、マスクの数の減少にともない、製造工程の簡略化と製造歩留りの向上を図ることができ、より、製造コストの安い半導体応用装置を提供することができた。
【0097】
本発明は、ゲイト電極材料に金属材料を用いることで、この金属材料の陽極酸化法による酸化膜をその表面に設けて、その上に立体交差を有する3次元的な配線を設けることを特徴としている。また、該ゲイト電極および電極側面付近の酸化膜によって、ソース・ドレインのコンタクト部分のみをゲイト電極より露出して設けて給電点をチャネルに近づけることで、装置の周波数特性の低下、ON抵抗の増加を防ぐことができた。
【0098】
また本発明ではゲイト電極材料にアルミニウムを用いた場合、素子形成工程中のアニール時にゲイト酸化膜中の水素を、アルミニウムの持つ触媒効果によって、H2 →Hにして、より減少させることが出来、界面準位密度(QSS)をシリコンゲイトを用いた場合と比較して、減少させることが出来、素子特性を向上させることができた。
【0099】
また、TFTのソース、ドレイン領域をセルファラインとし、さらにソース、ドレイン領域へ給電する電極のコンタクト部分もセルファライン的に位置を定めたため、TFTに要する素子の面積が減り、集積度を向上させることができる。また液晶電気光学装置のアクティブ素子として使用した場合には液晶パネルの開口率を上げることができた。
【0100】
また、ゲイト電極の側面付近の陽極酸化膜を積極的に利用し、特徴のある構造のTFTを提案し、かつこのTFT製造の為のマスクは最低で2枚と非常に少ないマスク数で製造することができた。
【図面の簡単な説明】
【図1】本発明のTFTの素子構造の一例を示す。
【図2】従来のTFTの素子構造を示す。
【図3】本発明のTFTの製造工程の概略断面図を示す。
【図4】本発明のTFTの製造工程の概略断面図を示す。
【図5】本発明のTFTの製造工程の上面図を示す。
【図6】本発明のTFTの製造工程の上面図を示す。
【図7】本発明のTFTの他の製造工程の概略断面図を示す。
【図8】本発明のTFTの他の製造工程の概略断面図を示す。
【図9】本発明のTFTの他の製造工程の上面図を示す。
【図10】本発明のTFTの他の製造工程の上面図を示す。
【図11】本発明のTFTを相補型として液晶電気化学装置に応用した際の回路の概略図を示す。
【図12】本発明のTFTを相補型として液晶電気光学装置に応用した際の製造工程の概略断面図を示す。
【図13】本発明のTFTを相補型として液晶電気光学装置に応用した際の製造工程の概略断面図を示す。
【図14】本発明のTFTを相補型として液晶電気光学装置に応用した際の製造工程の概略断面図を示す。
【図15】本発明のTFTを相補型として液晶電気光学装置に応用した際の基板上の配置の様子を示す概略図。
【図16】本発明のTFTを相補型として液晶電気光学装置に応用した際の回路の概略図を示す。
【図17】本発明のTFTを相補型として液晶電気光学装置に応用した際の製造工程の概略断面図を示す。
【図18】本発明のTFTを相補型として液晶電気光学装置に応用した際の製造工程の概略断面図を示す。
【図19】本発明のTFTを相補型として液晶電気光学装置に応用した際の基板上の配置の様子を示す概略図。
【符号の説明】
1 基板
2 半導体層
3 ソース、ドレイン領域
6 ゲイト絶縁膜
7 ソース、ドレイン電極
8 ゲイト電極
10 陽極酸化膜
11 絶縁膜
13 残存領域
49 絶縁膜
55 ゲイト電極
56 ゲイト電極
60 ソース
61 ドレイン
62 ソース
63 ドレイン
66 残存領域
71 画素電極
100 陽極酸化膜
【発明の属する技術分野】
本発明は、薄膜トランジスタに関するものであり、特に液晶電気光学装置や完全密着型イメージセンサ装置等に適用可能なものである。
【0002】
【従来の技術】
従来より知られた絶縁ゲイト型電界効果半導体装置は、様々な分野で幅広く使用されている。この半導体装置はシリコン基板上に形成されたものであり、多数の半導体素子を機能的に集積させて、ICまたはLSIとして利用されている。
【0003】
一方、同様の絶縁ゲイト型電界効果半導体装置ながら、絶縁基板上等に薄膜を積層して形成された薄膜型の絶縁ゲイト型電界効果半導体装置(以下TFTという)が液晶電気光学装置の画素のスイッチング素子部分、駆動回路部分あるいは密着型イメージセンサの読み取り回路部分等に積極的に使用されはじめている。
【0004】
このTFTは前述のように絶縁性基板上に気相法により薄膜を積層して形成するので、その作製雰囲気温度が最高で500℃程度と低温で形成でき、安価なソーダガラス、ホウケイ酸ガラス等を基板として用いることができる。
【0005】
このように、安価な基板上に作製でき、その作製する最大寸法は薄膜を気相法にて形成する装置の寸法にのみ限定されるもので、容易に大面積基板上にトランジスタを形成できる利点を持ち、このため、多量の画素を持つマトリクス構造の液晶電気光学装置や一次元または二次元のイメージセンサへの利用を期待され、一部実現されている。
【0006】
この従来のTFTの代表的な構造を図2に概略的に示す。
【0007】
図2において、1はガラスよりなる絶縁性基板であり、2は非晶質半導体よりなる薄膜半導体、3はソース、ドレイン領域で、7はソース、ドレイン電極、8はゲイト電極である。
【0008】
このようなTFTは一般に、まず基板上に半導体被膜を形成し、第1のマスクを使用して、必要部分に島状にこの半導体領域2をパターニングして形成する。次にこのゲイト絶縁膜6を形成し、この上にゲイト電極材料を形成し、第2のマスクを使用して、ゲイト電極8とゲイト絶縁膜6とをパターニングする。
【0009】
この後、第3のマスクにより形成したフォトレジストのマスクとゲイト電極8とをマスクとしてセルファラインに半導体領域2にソース、ドレイン領域3を形成する。この後、層間絶縁膜4を形成する。この層間絶縁膜に対してソース、ドレイン領域3への電極接続の為にコンタクトホールを第4のマスクを使用して形成する。この後電極材料形成後第5のマスクによりこの電極材料をパターニングして電極7を形成して、TFTを完成する。
【0010】
【発明が解決しようとする課題】
このように、一般的なTFTは5枚のマスクを使用し、相補型のTFTの場合は6枚のマスクが必要とされていた。当然、複雑な集積回路とする場合にはこの枚数以上のマスクが必要となる。このように多数のマスクを使用することはTFT素子を作製するプロセスにおいて、複雑な工程が必要となり、かつマスク合わせの回数も当然増える。これらは、TFT素子製造の歩留り、生産性の低下を引き起こしている。さらに、TFT素子を使用した電子装置の大型化やTFT素子自身の小型化、パターンの微細化がこれらをさらに低下させる要因となっていた。その為にTFT作製プロセスにおいて、複雑な工程を必要としないプロセス、TFT作製に必要なマスクの数を減らす新規なTFTの構造が望まれていた。
【0011】
したがって、本発明は絶縁ゲイト型電界効果半導体装置の新規な構造と簡単な製造プロセスに関するものであり、従来に比較して、少ないマスク数でTFTを作製できることを特徴とするものである。
【0012】
【課題を解決するための手段】
本発明のTFTのゲイト電極の側面付近にはゲイト電極を構成する材料の陽極酸化膜が設けられ、ソース、ドレイン領域に接続する電極は前記ソース、ドレイン領域の上面と側面に接しており、前記ソース、ドレインに接続された電極は前記ゲイト電極の側面付近に設けられた絶縁膜の上方にまでわたって延在している。
【0013】
すなわち、図1に示す本発明のTFTの概略断面図にあるように、ゲイト電極8の少なくとも側面付近には陽極酸化膜10が設けられており、この陽極酸化膜の端面よりソース、ドレイン領域3の上面と側面とが少しはみ出ており、このはみ出た部分で電極7がソース、ドレイン領域3と接続されており、接続の面積を大きく取っている。さらに、この電極7はゲイト電極8上の絶縁膜11の上方にまで延在しており、この部分でパターニングされ、個々の電極に分離されている。
【0014】
【発明の実施の形態】
この図1のような構造のTFTを作製する工程を図3、図4に概略的に示す。本明細書に記載の図面においては、説明のために概略を示したにすぎないので、実際の寸法、形状とは若干異なっている。以後、図3、図4に基づいて、本発明のTFTの製造工程の一例を説明する。
【0015】
先ず、図3(A)のように、ガラス基板、例えば耐熱性を持つ結晶化ガラス1上に半導体層2を形成する。この半導体層としては、アモルファス半導体、多結晶半導体等幅広い種類の半導体を使用することができる。また、形成方法としては採用する半導体の種類によりプラズマCVD法、スパッタリング法、熱CVD法等を選択することができる。ここでは、多結晶シリコン半導体を例として以下の工程を説明して行く。
【0016】
次にゲイト絶縁膜となる酸化珪素膜6をこの半導体層2上に形成する。さらにこの上にゲイト電極となる電極材料、ここでは電極材料として、アルミニウムを形成する。さらに、この上面に絶縁膜11として酸化珪素膜をスパッタリング法により形成する。この後、第1のマスク▲1▼を使用して、この絶縁膜11およびゲイト電極8をパターニングする。この後、陽極酸化用の電解溶液中にて、このゲイト電極8の側面付近を陽極酸化して、無孔質性の酸化アルミニウム10を少なくとも、チヤネル領域付近のゲイト電極の側面付近に図3(B)のように形成する。
【0017】
この陽極酸化に使用する溶液としては、代表的には硫酸、硝酸、燐酸等の強酸溶液や酒石酸、クエン酸にエチレングリコールやプロピレングリコール等を混合した混合酸等が使用できる。また、必要に応じて、この溶液のpHを調整するために、塩やアルカリ溶液を混合することも可能である。
【0018】
まず、3%の酒石酸水溶液1に対して、9の割合でプロピレングリコールを添加したAGW電解溶液にこの基板を浸し、アルミニウムのゲイト電極を電源の陽極に接続し、対する陰極として白金を使用して直流電力を印加した。
【0019】
陽極酸化の条件は最初、定電流モードで電流密度2.5mA/cm2 で30分電流を流した後、定電圧モードで5分処理し、厚さ2500Åの酸化アルミニウムをゲイト電極の側面付近に形成した。この酸化処理と同条件で作製した試料を用いて、この酸化アルミニウムの絶縁性を調べたところ、比抵抗は109 Ωmで、絶縁耐圧は2×105 V/cmの特性を持つ酸化アルミニウム膜であった。
【0020】
また、この試料の表面を走査型電子顕微鏡にて観察したところ、約8000倍にまで拡大してその表面の凹凸が観察できたが、微小な穴は観察できず、良好な絶縁被膜であった。
【0021】
次にこの上面にプラズマCVD法により酸化珪素膜12を形成した後、この状態から基板に対してほぼ垂直方向に異方性エッチング処理を行い、図3(D)のように絶縁膜11、ゲイト電極8および陽極酸化膜10で構成される凸状部の側壁位置に酸化珪素13を残す。
【0022】
この酸化珪素膜12は絶縁膜11よりエッチング速度が速くなるようにその作製時の雰囲気温度を200℃と通常より低い温度で形成する。また、この膜としては酸化珪素膜だけではく、有機樹脂膜やその他の被膜が使用できる。
【0023】
つぎにこの残った酸化珪素13と凸状部の絶縁膜11、ゲイト電極8および陽極酸化膜10とをマスクとして、この下の半導体層2をセルファラインでエッチング除去する。この時の様子を図4(A)に示す。
【0024】
またこの時の上面の様子を図5(A)に示す。さらに図5におけるA−A’ に対応する断面が図4に示されている。
【0025】
次にこの状態から、酸化珪素膜13とゲイト絶縁膜6とを凸状部をマスクとして酸化珪素のみ選択エッチング除去し、図4(F)および図5(B)のように半導体層2の一部をゲイト電極の端部より露呈させる。
【0026】
次にこの露呈された部分に対して、ソース、ドレイン領域となるように不純物のドーピングを行う。図4(B)にあるように、ゲイトの陽極酸化膜10をマスクとして基板の上面より、リンイオンをイオン打ち込み処理する。このようにしてソース、ドレイン領域3を形成する。この後、領域の活性化処理のため、レーザをこの部分に照射し、レーザアニール処理によりソース、ドレイン領域の活性化を行う。この活性化処理としてはこの他に熱アニール処理等を採用することができる。
【0027】
次にこの上面にソース、ドレインの電極となるアルミニウムを形成し、第2のマスク▲2▼を使用して、所定のパターンにソース、ドレインの電極をエッチングしてソースとドレインの電極を分断する。この状態を図4(C)に示す。最後にこのソースとドレインの電極7および凸状部をマスクとして、周辺にはみでている半導体層2をエッチング除去し、図4(C)および図6(B)に示すようなTFTを完成する。
【0028】
上記の説明において、説明したTFTの製造工程は一例であり、この説明で示された製造工程のみに制限されるものではない、例えば、ソース、ドレイン領域の不純物のドーピング工程は上記の説明においては図4(B)に示すように、半導体層2のパターニング後に行ったが、図3(B)の状態でゲイト上の絶縁膜11をマスクとしてイオン打ち込み処理を行うことも可能である。
【0029】
また、図1に示されたTFTの別の作製方法の例として、図7にその製造工程の概略図を示す。この図に示されたTFTの作製工程においては図3、図4の作製工程で採用したような、異方性エッチング技術という特殊な技術は使用せず、一般的なプロセス技術にて構成されている。
【0030】
絶縁性基板1上に図3の場合と同様にシリコン半導体被膜を全面に形成した後にTFT素子のソース、ドレイン領域とチャネル形成領域を含むようにこの半導体被膜を島状に1枚目のマスクを使用してパターニングしTFT素子に対応する部分の半導体膜2を形成する。この時の上面図を図9(A)に示し、このTFT領域のソース、ドレイン、ゲイト付近の断面図を図7(A)に示す。
【0031】
次にこの上面をおおって、ゲイト絶縁膜6、ゲイト電極材料のアルミニウム8及びその上に絶縁膜11を図7(B)に示すように形成する。
【0032】
次に2枚目のマスクを使用して、半導体膜2の所定の位置にゲイト部を形成するようにこれらの膜をエッチングして図7(C)のように凸状部を完成し半導体膜2を凸状部より露出させる。またこの時の上面の様子を図9(B)に示す。
【0033】
この状態で図3の(B)の工程のようにゲイト電極8の側面付近に陽極酸化膜10を形成して、図7(C)の状態を得る。次にこの露出している半導体膜2にソース、ドレイン用に不純物イオンをドーピングして、ソース、ドレイン領域3を図8(A)に示すように形成する。
【0034】
このイオンのドーピングはイオンの打ち込む方向を斜めから行ったり、不純物の拡散処理を行う等の処理を施し、ソースまたはドレインとチャネル領域半導体との境界をゲイト電極8の端付近、すなわち、陽極酸化膜10の端より中側になるようにする。これにより、陽極酸化膜10とゲイト絶縁膜6の接する付近にソース、ドレインの電極が重なって設けられても、ショートすることがなく、陽極酸化膜10だけで十分な絶縁性を確保することができる。
【0035】
次にこれらの全面をおおって、金属被膜を形成した後、3枚目のマスクを使用して、絶縁膜11上にまでこの電極を延在させて、ソースドレイン電極7を分断し、図8(B)の様な構造を得る。次にこのソース、ドレイン電極7からはみ出ている半導体膜を除去するため、ソース、ドレイン電極7をマスクとしてエッチング処理を行い、図10(A)の状態を得て、本発明のTFTを完成する。
【0036】
図3に示した製造方法にくらべて、半導体層2を形成後でゲイト電極形成前の工程において、新たにフォトマスクを使用して、TFT領域付近のみ半導体層を島状にパターニングすると、図9、図10に示すように、ゲイト電極のリード配線部分の下には半導体層2が存在せず基板または基板上の絶縁膜が存在するのみであり、この部分において、ゲイト電極配線とコンデンサーを構成しないようにできる。この構成により、より高速に応答可能なTFTを3枚のマスクにより作製することが可能となる。この様子を図10(A)の上面図のB−B’断面図を図10(B)に示す。
【0037】
このように本発明によると、たった2〜3枚のマスクにより、TFTを作製することが可能となった。また、このTFTを相補型構成とする時には、さらにマスクを1〜2枚追加することで達成できる。
【0038】
また、ゲイト電極への外部からの接続は陽極酸化処理の際にゲイト電極の一部を陽極酸化用電解液に接触させないようにして陽極酸化膜を形成するか、最後の不要な半導体層をエッチングした後にソース、ドレインの電極と陽極酸化膜との選択エッチングにて、外部に露出している陽極酸化膜を除去することで、接続することができる。無論、新たに別のマスクを使用して、特定の場所の絶縁膜にコンタクト用の穴をあけて接続することも可能である。
【0039】
【実施例】
「実施例1」 本実施例では図11に示すような回路構成を持つアクティブマトリクス型の液晶電気光学装置に対して本発明のTFTを応用した例を示す。図11から明らかなように本実施例のアクティブ素子は相補型構成となっており、一つの画素電極に対してPTFTとNTFTとが設けられている。
【0040】
この回路構成に対応する実際の電極等の配置構成を図15に示している。これらは説明を簡単にする為2×2に相当する部分のみ記載している。
【0041】
まず、本実施例で使用する液晶電気光学装置用の基板の作製方法を図12〜図14を使用して説明する。図12(A)において、石英ガラス等の高価でない700℃以下、例えば約600℃の熱処理に耐え得るガラス50上にマグネトロンRF(高周波) スパッタ法を用いてブロッキング層51としての酸化珪素膜を1000〜3000Åの厚さに作製する。プロセス条件は酸素100%雰囲気、成膜温度15℃、出力400〜800W、圧力0.5Paとした。タ−ゲットに石英または単結晶シリコンを用いた成膜速度は30〜100Å/分であった。
【0042】
この上に、後にソース、ドレイン、チャネル形成領域となるシリコン膜52をLPCVD(減圧気相)法、スパッタ法またはプラズマCVD法により形成した。減圧気相法で形成する場合、結晶化温度よりも100〜200℃低い450〜550℃、例えば530℃でジシラン(Si2H6) またはトリシラン(Si3H8) をCVD装置に供給して成膜した。反応炉内圧力は30〜300Paとした。成膜速度は50〜250Å/ 分であった。PTFTとNTFTとのスレッシュホ−ルド電圧(Vth)に概略同一に制御するため、ホウ素をジボランを用いて1×1015〜1×1018cm−3の濃度として成膜中に添加してもよい。
【0043】
スパッタ法で行う場合、スパッタ前の背圧を1×10−5Pa以下とし、単結晶シリコンをタ−ゲットとして、アルゴンに水素を20〜80%混入した雰囲気で行った。例えばアルゴン20%、水素80%とした。成膜温度は150℃、周波数は13.56MHz、スパッタ出力は400〜800W、圧力は0.5Paであった。
【0044】
プラズマCVD法により珪素膜を作製する場合、温度は例えば300℃とし、モノシラン(SiH4)またはジシラン(Si2H6) を用いた。これらをPCVD装置内に導入し、13.56MHzの高周波電力を加えて成膜した。
【0045】
これらの方法によって形成された被膜は、酸素が5×1021cm−3以下であることが好ましい。この酸素濃度が高いと、結晶化させにくく、熱アニ−ル温度を高くまたは熱アニ−ル時間を長くしなければならない。また少なすぎると、バックライトによりオフ状態のリ−ク電流が増加してしまう。そのため4×1019〜4×1021cm−3の範囲とした。水素は4×1020cm−3であり、珪素4×1022cm−3として比較すると1原子%であった。また、ソ−ス、ドレインに対してより結晶化を助長させるため、酸素濃度を7×1019cm−3以下、好ましくは1×1019cm−3以下とし、ピクセル構成するTFTのチャネル形成領域のみに酸素をイオン注入法により5×1020〜5×1021cm−3となるように添加してもよい。その時周辺回路を構成するTFTには光照射がなされないため、この酸素の混入をより少なくし、より大きいキャリア移動度を有せしめることは、高周波動作をさせるために有効である。
【0046】
上記方法によって、アモルファス状態の珪素膜を500〜3000Å、例えば1500Åの厚さに作製の後、450〜700℃の温度にて12〜70時間非酸化物雰囲気にて中温の加熱処理、例えば水素雰囲気下にて600℃の温度で保持した。珪素膜の下の基板表面にアモルファス構造の酸化珪素膜が形成されているため、この熱処理で特定の核が存在せず、全体が均一に加熱アニ−ルされる。
【0047】
アニ−ルにより、珪素膜はアモルファス構造から秩序性の高い状態に移り、一部は結晶状態を呈し得られるキャリアの移動度はホ−ル移動度(μh)=10〜200cm2 /VSec、電子移動度(μe )=15〜300cm2 /VSecが得られる。
【0048】
図12(A) において、珪素膜を第1のフォトマスク▲1▼にてフォトエッチングを施し、PTFT用の領域30(チャネル巾20μm)を図面の左側に、NTFT用の領域40を右側に作製した。
【0049】
この上に酸化珪素膜をゲイト絶縁膜53として500〜2000Å例えば700Åの厚さに形成した。これはブロッキング層としての酸化珪素膜51の作製と同一条件とした。この成膜中に弗素を少量添加し、ナトリウムイオンの固定化をさせてもよい。また、本実施例ではこの上面に形成されるゲイト電極とゲイト絶縁膜との反応を抑える役目を持つブロッキング層としてこの酸化珪素膜上に50〜200Å例えば100Åの窒化珪素膜54を形成した。
【0050】
この後、この上側にゲイト電極用の材料として、公知のスパッタリング法にてアルミニウムを3000Å〜1.5μm例えば1μmの厚さに形成した。
【0051】
このゲイト電極材料としてはアルミニウムの他にモリブデン(Mo)、タングステン(W)、チタン(Ti)、タンタル(Ta)やこれらの材料にシリコンを混合した合金やシリコンと金属被膜の積層配線等を使用することができる。
【0052】
本実施例のようにゲイト電極として、金属材料を使用すると特にアルニウム等の低抵抗材料の場合は、基板の大面積、高精細化に伴い発生するゲイト遅延(ゲイト配線を伝播する電圧パルスの遅延と波形の歪み)の増大をおさえることができ、容易に基板の大面積化をすすめることができる。
【0053】
さらに、このゲイト電極材料上に絶縁膜49として酸化珪素膜を厚さ3000Å〜1μm、ここでは6000Åにスパッタ法により形成した後、この絶縁膜49とゲイト電極材料とを第2のフォトマスク▲2▼にてパタ−ニングして図12(B)のようにPTFT用のゲイト電極55、NTFT用のゲイト電極56を形成した。このゲイト電極はいずれも同じゲイト配線57に接続されている。
【0054】
次にこの基板を3%の酒石酸水溶液1に対して、9の割合でプロピレングリコールを添加したAGW電解溶液に浸し、アルミニウムのゲイト電極を電源の陽極に接続し、対する陰極として白金を使用して直流電力を印加した。このときゲイト電極はゲイト配線ごとに接続されているが、基板の端部付近で全てのゲイト配線をはさみこんで接続するように接続端子を設けて陽極酸化を行ない図12(C)のようにゲイト電極の側面付近に陽極酸化膜58、59を形成した。
【0055】
陽極酸化の条件は最初、定電流モードで電流密度4mA/cm2 で20分電流を流した後、定電圧モードで15分処理し、厚さ2500Åの酸化アルミニウムをゲイト電極の側面付近に形成した。この陽極酸化膜はできるだけ厚く形成するほうが良く、プロセス条件の許すかぎり厚く形成した。
【0056】
次に図13(A)のように半導体上の窒化膜54と酸化珪素膜53をエッチング除去した後に、基板全面に対してPTFT用の不純物としてホウ素を1〜5×1015cm−2のドーズ量でイオン注入法により添加した。このドープ濃度は1019cm−3程度としてPTFTのソース60、ドレイン61を形成する。本実施例では、イオンドーピングを表面の絶縁膜を除去した後に行ったが、イオン打ち込みの条件を変えればこの半導体膜上の絶縁膜53、54をとおしてもドーピングすることは可能である。
【0057】
次に図13(B)のようにフォトレジスト61を第3のフォトマスク▲3▼を用いて形成し、PTFT領域を覆った後、NTFT用のソ−ス62ドレイン63に対し、リンを1〜5×1015cm−2のド−ズ量でイオン注入法により添加し、ドープ濃度が1020cm−3程度となるようにした。以上のようなイオンのドーピング工程において、イオンの打ち込む方向を基板に対して斜めにして、ゲイト電極側面付近の陽極酸化膜の下の方向に不純物が回り込むようにしてソース、ドレイン領域の端部をゲイト電極の端部と概略一致するようにした。これにより、陽極酸化膜が後の工程で形成される電極配線に対して、十分な絶縁作用を持つことになり、新たな絶縁膜の形成を行う必要がなくなる。
【0058】
次に、600℃にて10〜50時間再び加熱アニ−ルを行い不純物領域の活性化処理を行った。PTFTのソ−ス60、ドレイン61、NTFTのソ−ス62、ドレイン63を不純物を活性化してP+ 、N+ として作製した。またゲイト電極55、56下にはチャネル形成領域64、65が形成されている。本実施例ではこの活性化処理として熱によるアニールを採用したがこの方法以外にレーザ光をソース、ドレイン領域に照射して活性化処理する方法も採用可能である。この場合、瞬間的に活性化処理を行うので、ゲイト電極に使用している金属材料の拡散のことを考慮する必要がなく、本実施例で採用したゲイト絶縁膜上のブロッキングの役目の為の窒化珪素膜54を省略するこも可能となる。
【0059】
次に此の上面に絶縁性被膜を前記したスパッタ法により酸化珪素膜として形成した。この被膜の厚みは成るべく厚く、例えば0.5〜2.0μm本実施例では1.2μmの厚さに形成し、その後、この上面より異方性エッチング処理を行い絶縁膜、ゲイト電極および陽極酸化膜で構成される凸状部の側壁付近に残存領域66を形成する。その様子を図13(C)に示す。
【0060】
次にこの凸状部と残存領域66とをマスクとして、半導体膜52の不要部分をエッチング除去して、凸状部の側面付近に存在する残存領域66を除去し、凸状部の外側に各々のTFTのソース、ドレイン領域となる半導体膜52を露呈させた。この状態を図14(A)に示す。
【0061】
さらに、これら全体にアルミニウムをスパッタ法により形成し、リ−ド67、68および、コンタクト部分69、70を第4のマスク▲4▼によりパターニングした後、電極67、68、69、70およびゲイト電極55、56上の絶縁膜49およびその側面付近の陽極酸化膜58、59よりはみでている半導体膜をエッチング除去して、完全な素子分離を行いTFTを完成させる。このような製造方法により、相補型構成のTFTを4枚のマスクで作製することができた。この様子を図14(B)に示す。
【0062】
このTFTはゲイト電極の側周辺が陽極酸化膜でくるまれており、ソース、ドレイン領域はゲイト電極部より電極接続部分のみはみだしているがそれ以外の部分はすべてゲイト電極下に存在する。また、ソース、ドレイン電極はソース、ドレイン領域の上面と側面の2ヵ所で接触しており、十分なオーミック接続が保証さる。
【0063】
かくすると、セルファライン方式でありながらも、700℃以上にすべての工程で温度を加えることがなくC/TFTを作ることができる。そのため、基板材料として、石英等の高価な基板を用いなくてもよく、本発明の大画素の液晶電気光学装置にきわめて適したプロセスである。
【0064】
本実施例では熱アニ−ルは図12(A)、図13(B)で2回行った。しかし図12(A)のアニ−ルは求める特性により省略し、双方を図13(B)のアニ−ルにより兼ね製造時間の短縮を図ってもよい。また、本実施例ではゲイト電極としてアルミニウムを使用しているがその下に窒化珪素膜54を設けているので、アルミニウムが下のゲイト絶縁膜と反応することが無く良好な界面特性を実現することができた。
【0065】
次に図14(C)に示す如く2つのTFTを相補型構成とし、かつその出力端を液晶装置の一方の画素の電極を透明電極としてそれに連結するため、スパッタ法によりITO(インジュ−ム・スズ酸化膜)を形成した。それを第5のフォトマスク▲5▼によりエッチングし、画素電極71を構成させた。このITOは室温〜150℃で成膜し、200〜400℃の酸素または大気中のアニ−ルにより成就した。かくの如くにしてPTFT30とNTFT40と透明導電膜の電極71とを同一ガラス基板50上に作製した。得られたTFTの電気的な特性はPTFTで移動度は20(cm2/Vs)、Vthは−5.9(V)で、NTFTで移動度は40(cm2/Vs)、Vthは5.0(V)であった。
【0066】
この液晶電気光学装置の電極等の配置の様子を図15に示している。図15(A)のC−C’線断面が図12〜図14の製造工程の断面に対応する。PTFT30を第1の信号線72と第3の信号線57との交差部に設け、第1の信号線72と右隣の第3の信号線76との交差部にも他の画素用のPTFTが同様に設けられている。一方NTFTは第2の信号線75と第3の信号線57との交差部に設けられている。また、隣接した他の第1の信号線74と第3の信号線57との交差部には、他の画素用のPTFTが設けられている。このようなC/TFTを用いたマトリクス構成を有せしめた。PTFT30は、ドレイン61の電極で第1の信号線72に連結され、ゲイト55は信号線57に連結されている。ソ−ス60の出力端はコンタクトを介して画素の電極71に連結している。
【0067】
他方、NTFT40はソース62の電極で第2の信号線73に連結され、ゲイト56は信号線57に、ドレイン63の出力端はコンタクトを介してPTFTと同様に画素電極71に連結している。また、同じ第3の信号線に接続され、かつとなりに設けられた他のC/TFTはPTFT31が第1の信号線74にNTFT41が第2の信号線75に接続されている。かくして一対の信号線72、73に挟まれた間(内側) に、透明導電膜よりなる画素電極71とC/TFTとにより1つのピクセル80を構成せしめた。かかる構造を左右、上下に繰り返すことにより、2×2のマトリクスをそれを拡大した640×480、1280×960といった大画素の液晶電気光学装置とすることができる。なお、ここでTFTの不純物領域をソース、ドレインと呼んだのは説明の為であり、実際に駆動する際にはその呼び名の機能とは異なる場合がある。
【0068】
本実施例においては、半導体膜52を第1のフォトマスクを使用して島状にエッチング除去して、各々のTFTの素子分離をおこなっている。これにより、TFTの領域以外のゲイト配線の下側には半導体膜が存在せず、このゲイト配線の下は基板か基板上の絶縁膜であり、この部分でゲイト入力側の容量を形成することが無いため、高速の応答が可能となる。
【0069】
さらに、図15(A)のD−D’断面に対応する断面図を図15(B)に示す。このように本発明ではゲイト電極配線57、76と配線72との交差部においてゲイト電極配線上に必ず絶縁膜49が設けられるので、この部分での配線による容量の発生を防止でき、たった4枚のマスクで多層配線構造を有するTFTの集積回路も作製することが可能となった。
【0070】
この様に作製したアクティブ素子が設けられた基板を使用して、液晶電気光学装置とする。先ずこの基板上に紫外線硬化特性を有する、エポキシ変成アクリル樹脂中に50重量%のネマチック液晶を分散させた樹脂を、スクリーン法を用いて形成した。使用したスクリーンのメッシュ密度は1インチ当り125メシュとし、エマルジョン厚は15μmとした。またスキージー圧は1.5kg/cm2 とした。
【0071】
次に10分間のレベリングの後236nmを中心とした発光波長を有する高圧水銀ランプにて、1000mJのエネルギーを与え、樹脂を硬化させ、12μm厚の調光層を形成した。
【0072】
その後、直流スパッタ法を用いて、Mo(モリブデン)を2500Å成膜し、第二の電極とした。
【0073】
その後、黒色のエポキシ樹脂を、スクリーン法を用いて印刷を行い、50℃で30分仮焼成の後、180℃で30分本焼成を行い、50μmの保護膜を形成した。
【0074】
基板上のリードにTAB形状の駆動ICを接続し、ただひとつの基板で構成される反射型の液晶表示装置を完成させた。
【0075】
本実施例ではアクティブ素子として相補型構成のTFTを各画素に1組づつ設けたが、特にこの構成に限定されることはなく、複数組の相補型構成のTFTを設けてもよく、さらに複数組の相補型構成のTFTを複数に分割された画素電極に設けてもよい。
【0076】
この様にして、分散型液晶にアクティブ素子を設けた液晶電気光学装置を完成した。本実施例の分散型液晶は基板が1枚しか必要としないため、軽くて薄い液晶電気光学装置を安価で実現することができ、偏向板を使用せず、配向膜も必要とせず、一枚のみの基板で液晶電気光学効果を実現できるので、非常に明るい液晶電気光学装置を実現できた。また、その他の液晶電気光学装置の基板の一方としても本発明を応用することは可能である。
【0077】
「実施例2」 本実施例では図16に示すような、一つの画素に対して、相補型構成の変形トランスファーゲイトTFTを設けた液晶電気光学装置に本発明を採用した。本実施例におけるTFTの作製は基本的に実施例1と同様であり、その工程はほぼ図12〜図14と同様に進行する。ただし、本実施例では変形トランスファーゲイトのC/TFTを採用しているので、図12〜図14とはその配置が異なる、実際の配置は図19に示すような位置にTFTは配置接続されている。
【0078】
図16にあるように、共通のゲイト配線91にPTFT95とNTFT96とがゲイトを接続しているこれらはソース、ドレイン領域を接続して、他方の信号線93に接続しており、他方のソース、ドレイン領域も共通に画素電極に接続されている。
【0079】
まず、ガラス98上にマグネトロンRF(高周波) スパッタ法を用いてブロッキング層99としての酸化珪素膜を1000〜3000Åの厚さに作製する。プロセス条件は酸素100%雰囲気、成膜温度15℃、出力400〜800W、圧力0.5Paとした。タ−ゲットに石英または単結晶シリコンを用いた成膜速度は30〜100Å/分であった。
【0080】
この上にシリコン膜97をLPCVD(減圧気相)法、スパッタ法またはプラズマCVD法により形成した。
【0081】
図17(A)において、珪素膜を第1のフォトマスク▲1▼にてフォトエッチングを施し、PTFT用の領域を図面の左側に、NTFT用の領域を右側に作製した。本実施例の場合は実施例1の場合と異なり、この半導体領域はTFTの領域になるように確定させる。一方実施例1の場合は後の工程で再度異方性エッチングによりTFTの領域を確定するので、1回目マスクはラフに位置合わせを行っていた。
【0082】
この上に酸化珪素膜をゲイト絶縁膜103として500〜2000Å例えば700Åの厚さに形成した。これはブロッキング層としての酸化珪素膜99の作製と同一条件とした。
【0083】
この後、この上側にゲイト電極107用の材料として、公知のスパッタリング法にてアルミニウムとシリコンの合金を3000Å〜1.5μm例えば1μmの厚さに形成した。
【0084】
このゲイト電極材料としてはアルミニウムシリサイドの他にモリブデン(Mo)、タングステン(W)、チタン(Ti)、タンタル(Ta)、クロム(Cr)やこれらの材料にシリコンを混合した合金やこれらの材料自身の合金やシリコンと金属被膜の積層配線等を使用することができる。
【0085】
さらに、このゲイト電極材料上に絶縁膜106として酸化珪素膜を厚さ3000Å〜1μm、ここでは6000Åにスパッタ法により形成した後、この絶縁膜106とゲイト電極107とを第2のフォトマスク▲2▼にてパタ−ニングして図17(B)のようにゲイト電極107と絶縁膜106とを形成した。
【0086】
次にこの基板を3%の酒石酸水溶液1に対して、9の割合でプロピレングリコールを添加したAGW電解溶液に浸し、アルミニウムシリサイドのゲイト電極を電源の陽極に接続し、対する陰極として白金を使用して直流電力を印加した。このときゲイト電極はゲイト配線ごとに接続されているが、基板の端部付近で全てのゲイト配線をはさみこんで接続するように接続端子を設けて陽極酸化を行ない図17(C)のようにゲイト電極の側面付近に陽極酸化膜100を形成した。
【0087】
次に図17(D)のように半導体上の絶縁膜103をエッチング除去した後に、基板全面に対してPTFT用の不純物としてホウ素を1〜5×1015cm−2のドーズ量でイオン注入法により添加した。このドープ濃度は1019cm−3程度としてPTFTのソース、ドレイン領域を形成する。本実施例では、イオンドーピングを表面の絶縁膜を除去した後に行ったが、イオン打ち込みの条件を変えればこの半導体膜上の絶縁膜103をとおしてもドーピングすることは可能である。
【0088】
次に図18(A)のようにフォトレジスト110を第3のフォトマスク▲3▼を用いて形成し、PTFT領域を覆った後、NTFT用のソ−ス、ドレイン領域に対し、リンを1〜5×1015cm−2のド−ズ量でイオン注入法により添加し、ドープ濃度が1020cm−3程度となるようにした。以上のようなイオンのドーピング工程において、イオンの打ち込む方向を基板に対して斜めにして、ゲイト電極側面付近の陽極酸化膜の下の方向に不純物が回り込むようにしてソース、ドレイン領域104、105の端部をゲイト電極の端部と概略一致するようにした。これにより、陽極酸化膜100が後の工程で形成される電極配線に対して、十分な絶縁作用を持つことになり、新たな絶縁膜の形成を行う必要がなくなる。
【0089】
次に、レーザ光をソース、ドレイン領域に照射して活性化処理した、この場合、瞬間的に活性化処理を行うので、ゲイト電極に使用している金属材料の拡散のことを考慮する必要がなく、信頼性の高いTFTを作製することができた。
【0090】
さらに、これら全体にアルミニウムをスパッタ法により形成し、電極リード102をを第4のマスク▲4▼によりパターニングした後、電極102およびゲイト電極107上の絶縁膜106およびその側面付近の陽極酸化膜100よりはみでている半導体膜をエッチング除去して、完全な素子分離を行いTFTを完成させる。このような製造方法により、相補型構成のTFTを4枚のマスクで作製することができた。この様子を図18(B)に示す。
【0091】
次に図18(C)に示す如く2つのTFTを相補型構成とし、かつその出力端を液晶装置の一方の画素の電極を透明電極としてそれに連結するため、スパッタ法によりITO(インジュ−ム・スズ酸化膜)を形成した。それを第5のフォトマスク▲5▼によりエッチングし、画素電極108を構成させた。
【0092】
上記のようにして、図19(A)、(B)、(C)に示すような配置と構造を持つ変形トランスファーゲイトのTFTを完成した。図19(B)は図19(A)のF−F’断面に対応する断面図であり、図19(C)は図19(A)のE−E’断面に対応する断面図である。図19(B)、(C)より明らかなように、ゲイト電極107上には必ず層間絶縁膜106が存在し、同図(A)で示されるようなゲイト配線107のリード部分とソース、ドレイン配線102のリード部分との交差部分で十分な層間絶縁機能を発揮しこの交差部分での配線容量の発生を抑えることができた。
【0093】
このように、本実施例においては実施例1と同じ枚数のマスクで、異方性エッチングという高度なプロセス技術を用いることなく、配線付近の容量がより少ない、ゲイト絶縁膜付近でのショートの可能性のより少ない、素子構造のTFTを持つアクティブ素子基板を完成することができた。
【0094】
この基板を第1の基板として、対向基板に対向電極、配向処理層が形成された第2の基板を使用して、張り合わせ公知の技術により、STN型液晶をこの基板間に注入してアクティブマトリクス型のSTN液晶電気光学装置を完成した。
【0095】
以上の例においてはいずれも液晶電気光学装置に応用した例を示したが、この例に限定されることはなく、他の装置や三次元集積回路素子等に適用可能なことは言うまでもない。
【0096】
【発明の効果】
本発明の構成により、従来に比べ非常に少ない枚数のマスクを使用して、TFT素子を製造することが可能となった。この構造の素子を応用して、半導体製品を作製すると、マスクの数の減少にともない、製造工程の簡略化と製造歩留りの向上を図ることができ、より、製造コストの安い半導体応用装置を提供することができた。
【0097】
本発明は、ゲイト電極材料に金属材料を用いることで、この金属材料の陽極酸化法による酸化膜をその表面に設けて、その上に立体交差を有する3次元的な配線を設けることを特徴としている。また、該ゲイト電極および電極側面付近の酸化膜によって、ソース・ドレインのコンタクト部分のみをゲイト電極より露出して設けて給電点をチャネルに近づけることで、装置の周波数特性の低下、ON抵抗の増加を防ぐことができた。
【0098】
また本発明ではゲイト電極材料にアルミニウムを用いた場合、素子形成工程中のアニール時にゲイト酸化膜中の水素を、アルミニウムの持つ触媒効果によって、H2 →Hにして、より減少させることが出来、界面準位密度(QSS)をシリコンゲイトを用いた場合と比較して、減少させることが出来、素子特性を向上させることができた。
【0099】
また、TFTのソース、ドレイン領域をセルファラインとし、さらにソース、ドレイン領域へ給電する電極のコンタクト部分もセルファライン的に位置を定めたため、TFTに要する素子の面積が減り、集積度を向上させることができる。また液晶電気光学装置のアクティブ素子として使用した場合には液晶パネルの開口率を上げることができた。
【0100】
また、ゲイト電極の側面付近の陽極酸化膜を積極的に利用し、特徴のある構造のTFTを提案し、かつこのTFT製造の為のマスクは最低で2枚と非常に少ないマスク数で製造することができた。
【図面の簡単な説明】
【図1】本発明のTFTの素子構造の一例を示す。
【図2】従来のTFTの素子構造を示す。
【図3】本発明のTFTの製造工程の概略断面図を示す。
【図4】本発明のTFTの製造工程の概略断面図を示す。
【図5】本発明のTFTの製造工程の上面図を示す。
【図6】本発明のTFTの製造工程の上面図を示す。
【図7】本発明のTFTの他の製造工程の概略断面図を示す。
【図8】本発明のTFTの他の製造工程の概略断面図を示す。
【図9】本発明のTFTの他の製造工程の上面図を示す。
【図10】本発明のTFTの他の製造工程の上面図を示す。
【図11】本発明のTFTを相補型として液晶電気化学装置に応用した際の回路の概略図を示す。
【図12】本発明のTFTを相補型として液晶電気光学装置に応用した際の製造工程の概略断面図を示す。
【図13】本発明のTFTを相補型として液晶電気光学装置に応用した際の製造工程の概略断面図を示す。
【図14】本発明のTFTを相補型として液晶電気光学装置に応用した際の製造工程の概略断面図を示す。
【図15】本発明のTFTを相補型として液晶電気光学装置に応用した際の基板上の配置の様子を示す概略図。
【図16】本発明のTFTを相補型として液晶電気光学装置に応用した際の回路の概略図を示す。
【図17】本発明のTFTを相補型として液晶電気光学装置に応用した際の製造工程の概略断面図を示す。
【図18】本発明のTFTを相補型として液晶電気光学装置に応用した際の製造工程の概略断面図を示す。
【図19】本発明のTFTを相補型として液晶電気光学装置に応用した際の基板上の配置の様子を示す概略図。
【符号の説明】
1 基板
2 半導体層
3 ソース、ドレイン領域
6 ゲイト絶縁膜
7 ソース、ドレイン電極
8 ゲイト電極
10 陽極酸化膜
11 絶縁膜
13 残存領域
49 絶縁膜
55 ゲイト電極
56 ゲイト電極
60 ソース
61 ドレイン
62 ソース
63 ドレイン
66 残存領域
71 画素電極
100 陽極酸化膜
Claims (7)
- 絶縁表面を有する基板上に形成された、ソース領域、ドレイン領域及びチャネル領域を有する半導体膜と、
前記半導体膜上にゲイト絶縁膜を介して形成されたゲイト電極とを有する薄膜トランジスタであって、
前記ソース領域及び前記ドレイン領域は、前記ゲイト絶縁膜の端部よりも外側にはみ出ており、一部が前記ゲイト絶縁膜の下部に回り込んで形成されていることを特徴とする薄膜トランジスタ。 - 絶縁表面を有する基板上に形成された、ソース領域、ドレイン領域及びチャネル領域を有する半導体膜と、
前記半導体膜上に形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜上にブロッキング層を介して形成されたゲイト電極とを有する薄膜トランジスタであって、
前記ソース領域及び前記ドレイン領域は、前記ゲイト絶縁膜及び前記ブロッキング層の端部よりも外側にはみ出ており、一部が前記ゲイト絶縁膜及び前記ブロッキング層の下部に回り込んで形成されていることを特徴とする薄膜トランジスタ。 - 請求項2において、前記ブロッキング層は、窒化珪素膜であることを特徴とする薄膜トランジスタ。
- 絶縁表面を有する基板上に半導体膜を形成し、
前記半導体膜上に絶縁膜を形成し、
前記絶縁膜上にゲイト電極を形成し、
前記半導体膜の上面の一部が露出するように、前記絶縁膜の一部をエッチング除去し、
イオン注入法により前記基板に対して斜め方向から不純物を前記半導体膜上面の露出した領域に添加することを特徴とする薄膜トランジスタの作製方法。 - 絶縁表面を有する基板上に半導体膜を形成し、
前記半導体膜上に絶縁膜を形成し、
前記絶縁膜上にブロッキング層を形成し、
前記ブロッキング層上にゲイト電極を形成し、
前記半導体膜の上面の一部が露出するように、前記絶縁膜及び前記ブロッキング層の一部をエッチング除去し、
イオン注入法により前記基板に対して斜め方向から不純物を前記半導体膜上面の露出した領域に添加することを特徴とする薄膜トランジスタの作製方法。 - 請求項5において、前記ブロッキング層は、窒化珪素膜であることを特徴とする薄膜トランジスタの作製方法。
- 請求項4乃至6において、前記不純物はリンであり、1〜5×1015cm−2のドーズ量で前記半導体膜に添加することを特徴とする薄膜トランジスタの作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003186168A JP2004031967A (ja) | 2003-06-30 | 2003-06-30 | 薄膜トランジスタ及びその作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003186168A JP2004031967A (ja) | 2003-06-30 | 2003-06-30 | 薄膜トランジスタ及びその作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002299726A Division JP3512784B2 (ja) | 2002-10-11 | 2002-10-11 | 薄膜トランジスタの作製方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004031967A true JP2004031967A (ja) | 2004-01-29 |
Family
ID=31185454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003186168A Withdrawn JP2004031967A (ja) | 2003-06-30 | 2003-06-30 | 薄膜トランジスタ及びその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004031967A (ja) |
-
2003
- 2003-06-30 JP JP2003186168A patent/JP2004031967A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2717237B2 (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
US6323528B1 (en) | Semiconductor device | |
JP3202362B2 (ja) | 半導体装置の作製方法 | |
TWI400804B (zh) | 多層薄膜,包含該多層薄膜之薄膜電晶體陣列面板,以及該面板之製造方法 | |
EP2819155B1 (en) | Thin film transistor array substrate and producing method thereof | |
JPH0832079A (ja) | 半導体装置およびその作製方法 | |
JP2717234B2 (ja) | 絶縁ゲイト型電界効果半導体装置およびその作製方法 | |
JPH11233791A (ja) | 薄膜トランジスタ及びアクティブマトリクス型表示装置 | |
JP3114964B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
JP3381184B2 (ja) | 絶縁ゲイト型電界効果半導体装置 | |
JP3114963B2 (ja) | 絶縁ゲイト型電界効果半導体装置 | |
JP3161701B2 (ja) | 液晶電気光学装置の作製方法 | |
JP3512784B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3057049B2 (ja) | 絶縁ゲイト型電界効果半導体装置およびその作製方法 | |
JP2004031967A (ja) | 薄膜トランジスタ及びその作製方法 | |
JP3232050B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
JPH10213819A (ja) | 液晶電気光学装置およびその作製方法 | |
JPH08248445A (ja) | 絶縁ゲイト型電界効果半導体装置 | |
JP2000200916A (ja) | 半導体装置 | |
JP2000208781A (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
KR950013793B1 (ko) | 전기광학장치, 상보형 박막 트랜지스터쌍 및 그의 제조방법 | |
JP2001144304A (ja) | 半導体装置 | |
JP2000164888A (ja) | 半導体装置 | |
JP4087363B2 (ja) | 半導体装置 | |
KR20040051075A (ko) | 다결정 실리콘의 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040116 |