JP2717234B2 - 絶縁ゲイト型電界効果半導体装置およびその作製方法 - Google Patents

絶縁ゲイト型電界効果半導体装置およびその作製方法

Info

Publication number
JP2717234B2
JP2717234B2 JP13556991A JP13556991A JP2717234B2 JP 2717234 B2 JP2717234 B2 JP 2717234B2 JP 13556991 A JP13556991 A JP 13556991A JP 13556991 A JP13556991 A JP 13556991A JP 2717234 B2 JP2717234 B2 JP 2717234B2
Authority
JP
Japan
Prior art keywords
gate electrode
gate
substrate
field effect
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13556991A
Other languages
English (en)
Other versions
JPH0653509A (ja
Inventor
舜平 山崎
晃 間瀬
敏次 浜谷
Original Assignee
株式会社 半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 半導体エネルギー研究所 filed Critical 株式会社 半導体エネルギー研究所
Priority to JP13556991A priority Critical patent/JP2717234B2/ja
Priority to US07/846,164 priority patent/US5289030A/en
Priority to KR1019920003608A priority patent/KR960001611B1/ko
Priority to EP92301951A priority patent/EP0502749B1/en
Priority to DE69224310T priority patent/DE69224310T2/de
Priority to US08/037,162 priority patent/US5468987A/en
Priority to US08/147,580 priority patent/US5474945A/en
Publication of JPH0653509A publication Critical patent/JPH0653509A/ja
Priority to US08/209,063 priority patent/US5913112A/en
Priority to US08/268,446 priority patent/US5854494A/en
Priority to US08/413,885 priority patent/US5821559A/en
Priority to US08/620,857 priority patent/USRE36314E/en
Priority to US08/684,394 priority patent/US6028333A/en
Priority to US08/841,638 priority patent/US5879969A/en
Priority to US08/841,644 priority patent/US7569408B1/en
Application granted granted Critical
Publication of JP2717234B2 publication Critical patent/JP2717234B2/ja
Priority to US09/124,111 priority patent/US6323528B1/en
Priority to US09/978,720 priority patent/US6822261B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜トランジスタに関
するものであり、特に液晶電気光学装置や完全密着型イ
メージセンサ装置等に適用可能なものである。
【0002】
【従来の技術】従来より知られた絶縁ゲイト型電界効果
半導体装置は、様々な分野で幅広く使用されている。こ
の半導体装置はシリコン基板上に形成されたものであ
り、多数の半導体素子を機能的に集積させて、ICまた
はLSIとして利用されている。
【0003】一方、同様の絶縁ゲイト型電界効果半導体
装置ながら、絶縁基板上等シリコン基板以外に薄膜を積
層して形成された薄膜型の絶縁ゲイト型電界効果半導体
装置(以下TFTという)が液晶電気光学装置の画素の
スイッチング素子部分、駆動回路部分あるいは密着型イ
メージセンサの読み取り回路部分等に積極的に使用され
はじめている。
【0004】このTFTは前述のように絶縁性基板上に
気相法により薄膜を積層して形成するので、その作製雰
囲気温度が最高で500℃程度と低温で形成でき、安価
なソーダガラス、ホウケイ酸ガラス等を基板として用い
ることができる。
【0005】このように、安価な基板上に作製でき、そ
の作製する最大寸法は薄膜を気相法にて形成する装置の
寸法にのみ限定されるもので、容易に大面積基板上にト
ランジスタを形成できる利点を持ち、このため、多量の
画素を持つマトリクス構造の液晶電気光学装置や一次元
または二次元のイメージセンサへの利用を期待され、一
部実現されている。
【0006】この従来のTFTの代表的な構造を図2に
概略的に示す。
【0007】図2において、1はガラスよりなる絶縁性
基板であり、2は非晶質半導体よりなる薄膜半導体、3
はソース、ドレイン領域で、7はソース、ドレイン電
極、11はゲイト電極であります。
【0008】このようなTFTは一般に、まず基板上に
半導体被膜を形成し、第1のマスクを使用して、必要部
分に島状にこの半導体領域2をパターニングして形成す
る。次にこのゲイト絶縁膜6を形成し、この上にゲイト
電極材料を形成し、第2のマスクを使用して、ゲイト電
極11とゲイト絶縁膜6とをパターニングする。この
後、第3のマスクにより形成したフォトレジストのマス
クとゲイト電極11とをマスクとしてセルファラインに
半導体領域2にソース、ドレイン領域3を形成する。こ
の後、層間絶縁膜4を形成する。この層間絶縁膜にソー
ス、ドレイン領域3への電極接続の為にコンタクトホー
ルを第4のマスクを使用して形成する。この後電極材料
形成後第5のマスクによりこの電極材料をパターニング
して電極7を形成して、TFTを完成する。
【0009】
【発明が解決しようとする問題点】このように、一般的
なTFTは5枚のマスクを使用し、相補型のTFTの場
合は6枚のマスクが必要とされていた。当然、複雑な集
積回路とする場合にはこの枚数以上のマスクが必要とな
る。このように多数のマスクを使用することはTFT素
子を作製するプロセスにおいて、複雑な工程が必要とな
り、かつマスク合わせの回数も当然増える。これらは、
TFT素子製造の歩留り、生産性の低下を引き起こして
いる。さらに、TFT素子を使用した電子装置の大型化
やTFT素子自身の小型化、パターンの微細化がこれら
をさらに低下させる要因となっていた。その為にTFT
作製プロセスにおいて、複雑な工程を必要としないプロ
セス、TFT作製に必要なマスクの数を減らす新規なT
FTの構造が望まれていた。
【0010】したがって、本発明は絶縁ゲイト型電界効
果半導体装置の新規な構造と簡単な製造プロセスに関す
るものであり、従来に比較して、少ないマスク数でTF
Tを作製できることを特徴とするものであります。
【0011】
【課題を解決するための手段】本発明のTFTのゲイト
電極の周囲にはゲイト電極を構成する材料の陽極酸化膜
が設けられ、ソース、ドレイン領域に接続する電極は前
記ソース、ドレイン領域の上面と側面に接しており、前
記ソース、ドレインに接続された電極は前記ゲイト電極
の周囲に設けられた前記酸化膜の上方にまでわたって延
在していることを特徴とする絶縁ゲイト型電界効果型半
導体装置であります。
【0012】すなわち、図1に示す本発明のTFTの概
略断面図にあるように、ゲイト電極8の少なくとも周囲
には陽極酸化膜10が設けられており、この陽極酸化膜
の端面よりソース、ドレイン領域3の上面と側面が少し
はみ出ており、このはみ出た部分で電極7がソース、ド
レイン領域と接続されており、接続の面積を大きく取っ
ている。さらに、この電極7は陽極酸化膜10上方にま
で延在しており、この部分でパターニングされて、個々
の電極に分離されている。
【0013】この図1のような構造のTFTを作製する
工程を図3に概略的に示す。本明細書に記載の図面にお
いては、説明のために概略を示したにすぎないので、実
際の寸法、形状とは若干異なっている。以後、図3に基
づいて、本発明のTFTの製造工程の一例を説明する。
【0014】先ず、同図(A)のように、硝子基板、例
えば耐熱性を持つ結晶化ガラス1上に半導体層2を形成
する。この珪素半導体層としては、アモルファス半導
体、多結晶半導体等幅広い種類の半導体を使用すること
ができる。また、形成方法としては採用する半導体の種
類によりプラズマCVD法、スパッタリング法、熱CV
D法等を選択することができる。ここでは、多結晶シリ
コン半導体を例として以下の工程を説明して行く。
【0015】次にゲイト絶縁膜となる酸化珪素膜6をこ
の半導体層2上に形成する。さらにこの上にゲイト電極
となる電極材料、ここでは電極材料として、アルミニウ
ムを形成する。この後、第1のマスクを使用して、こ
のゲイト電極8をパターニングする。この後、陽極酸化
用の電解溶液中にて、このゲイト電極8の周囲を陽極酸
化して、無孔質性の酸化アルミニウム10を少なくと
も、チヤネル領域付近のゲイト電極の周囲に図3(B)
のように形成する。
【0016】この陽極酸化に使用する溶液としては、代
表的には硫酸、硝酸、燐酸等の強酸溶液や酒石酸、クエ
ン酸にエチレングリコールやプロピレングリコール等を
混合した混合酸等が使用できる。また、必要に応じて、
この溶液のpHを調整するために、塩やアルカリ溶液を
混合することも可能である。
【0017】まず、3%の酒石酸水溶液1に対して、9
の割合でプロピレングリコールを添加したAGW電解溶
液にこの基板を浸し、アルミニウムのゲイト電極を電源
の陽極に接続し、対する陰極として白金を使用して直流
電力を印加した。
【0018】陽極酸化の条件は最初、定電流モードで電
流密度3mA/cm2 で20分電流を流した後、定電圧
モードで5分処理し、厚さ1500Åの酸化アルミニウ
ムをゲイト電極の周囲に形成した。この酸化処理と同条
件で作製した試料を用いて、この酸化アルミニウムの絶
縁性を調べたところ、比抵抗は1015Ωで、絶縁耐圧は
3×106V/cmの特性を持つ酸化アルミニウム膜で
あった。
【0019】また、この試料の表面を走査型電子顕微鏡
にて観察したところ、約10000倍にまで拡大してそ
の表面の凹凸が観察できたが、微小な穴は観察できず、
良好な絶縁被膜であった。
【0020】次にこの上面にプラズマCVD法により酸
化珪素膜12を形成した後、この状態から基板に対して
ほぼ垂直方向に異方性エッチング処理を行い、図3
(D)のようにゲイト電極および陽極酸化膜で構成され
る凸状部の側壁位置に酸化珪素13を残す。つぎにこの
残った酸化珪素13と凸状部のゲイト電極8および陽極
酸化膜10とをマスクとして、この下の半導体層2をセ
ルファラインでエッチング除去する。この時の様子を図
3(E)に示す。またこの時の上面の様子を図4(A)
に示す。図4におけるA−A' の断面が図3に示されて
いる。
【0021】次にこの状態から、酸化珪素膜13とゲイ
ト絶縁膜とをゲイト電極8およびその陽極酸化膜10と
をマスクとして酸化珪素のみ選択エッチング除去し、図
3(F)および図4(B)のように半導体層2の一部を
ゲイト電極の端部より露呈させる。
【0022】次にこの露呈された部分に対して、ソー
ス、ドレイン領域となるように不純物のドーピングを行
う。図3(F)にあるように、ゲイトの陽極酸化膜10
をマスクとして基板の上面より、リンイオンをイオン打
ち込み処理する。このようにしてソース、ドレイン領域
3を形成する。この後、領域の活性化処理のため、レー
ザをこの部分に照射し、レーザアニール処理によりソー
ス、ドレイン領域の活性化を行う。この活性化処理とし
てはこの他に熱アニール処理等を採用することができ
る。
【0023】次にこの上面にソース、ドレインの電極と
なるアルミニウムを形成し、第2のマスクを使用し
て、所定のパターンにソース、ドレインの電極をエッチ
ングしてソースとドレインの電極を分断する。この状態
を図4(C)に示す。最後にこのソースとドレインの電
極7およびゲイト電極の陽極酸化膜10をマスクとし
て、周辺にはみでている半導体層2をエッチング除去
し、図3(G)および図4(D)に示すようなTFTを
完成する。このように本発明によると、たった2枚のマ
スクにより、TFTを作製することが可能となった。ま
た、このTFTを相補型構成とする時には、さらにマス
クを1〜2枚追加することで達成できる。
【0024】また、ゲイト電極への外部からの接続は陽
極酸化処理の際にゲイト電極の一部を陽極酸化用電解液
に接触させないようにして陽極酸化膜を形成するか、最
後の不要な半導体層をエッチングした後にソース、ドレ
インの電極と陽極酸化膜との選択エッチングにて、外部
に露出している陽極酸化膜を除去することで、接続する
ことができる。無論、第3のマスクを使用して、特定の
陽極酸化膜にコンタクト用の穴をあけて接続することも
可能である。
【0025】上記の説明において、説明したTFTの製
造工程は一例であり、この説明で示された製造工程のみ
に制限されるものではない、例えば、ソース、ドレイン
領域の不純物のドーピング工程は上記の説明においては
図3(F)に示すように、半導体層2のパターニング後
におこなったが、図3(B)の状態でゲイトの陽極酸化
膜10をマスクとしてイオン打ち込み処理を行うことも
可能である。
【0026】また、半導体層2を形成後でゲイト電極形
成前の工程において、新たにフォトマスクを使用して、
TFT領域付近のみ半導体層を島状にパターニングする
と、図5に示すように、ゲイト電極のリード配線部分の
下には半導体層2が存在せず基板または基板上の絶縁膜
が存在するのみであり、この部分において、ゲイト電極
配線とコンデンサーを構成しないようにできる。この構
成により、より高速に応答可能なTFTを3枚のマスク
により作製する子とが可能となる。この様子を図5
(A)にその上面図、図5(B)に上面図のB−B’断
面を示す。
【0027】
【実施例】『実施例1』 本実施例では図6に示すよう
な回路構成を持つアクティブマトリクス型の液晶電気光
学装置に対して本発明のTFTを応用した例を示す。図
6から明らかなように本実施例のアクティブ素子は相補
型構成となっており、一つの画素電極に対してPTFT
とNTFTとが設けられている。この回路構成に対応す
る実際の電極等の配置構成を図8に示している。これら
は説明を簡単にする為2×2に相当する部分のみ記載し
ている。
【0028】まず、本実施例で使用する液晶電気光学装
置用の基板の作製方法を図7を使用して説明する。図7
(A)において、石英ガラス等の高価でない700℃以
下、例えば約600℃の熱処理に耐え得るガラス50上
にマグネトロンRF(高周波) スパッタ法を用いてブロ
ッキング層51としての酸化珪素膜を1000〜300
0Åの厚さに作製する。プロセス条件は酸素100%雰
囲気、成膜温度15℃、出力400〜800W、圧力
0.5Paとした。タ−ゲットに石英または単結晶シリ
コンを用いた成膜速度は30〜100Å/分であった。
【0029】この上にシリコン膜52をLPCVD(減
圧気相)法、スパッタ法またはプラズマCVD法により
形成した。減圧気相法で形成する場合、結晶化温度より
も100〜200℃低い450〜550℃、例えば53
0℃でジシラン(Si2H6) またはトリシラン(Si3H8) をC
VD装置に供給して成膜した。反応炉内圧力は30〜3
00Paとした。成膜速度は50〜250Å/ 分であっ
た。PTFTとNTFTとのスレッシュホ−ルド電圧
(Vth)に概略同一に制御するため、ホウ素をジボラン
を用いて1×1015〜1×1018cm-3の濃度として成膜中に
添加してもよい。
【0030】スパッタ法で行う場合、スパッタ前の背圧
を1×10-5Pa以下とし、単結晶シリコンをタ−ゲット
として、アルゴンに水素を20〜80%混入した雰囲気
で行った。例えばアルゴン20%、水素80%とした。
成膜温度は150℃、周波数は13.56MHz、スパ
ッタ出力は400〜800W、圧力は0.5Paであっ
た。
【0031】プラズマCVD法により珪素膜を作製する
場合、温度は例えば300℃とし、モノシラン(SiH4)ま
たはジシラン(Si2H6) を用いた。これらをPCVD装置
内に導入し、13.56MHzの高周波電力を加えて成
膜した。
【0032】これらの方法によって形成された被膜は、
酸素が5×1021cm-3以下であることが好ましい。この酸
素濃度が高いと、結晶化させにくく、熱アニ−ル温度を
高くまたは熱アニ−ル時間を長くしなければならない。
また少なすぎると、バックライトによりオフ状態のリ−
ク電流が増加してしまう。そのため4×1019〜4×10 21
cm-3の範囲とした。水素は4×1020cm-3であり、珪素4
×1022cm-3として比較すると1原子%であった。また、
ソ−ス、ドレインに対してより結晶化を助長させるた
め、酸素濃度を7×1019cm-3以下、好ましくは1×1019
cm-3以下とし、ピクセル構成するTFTのチャネル形成
領域のみに酸素をイオン注入法により5×1020〜5×10
21cm-3となるように添加してもよい。その時周辺回路を
構成するTFTには光照射がなされないため、この酸素
の混入をより少なくし、より大きいキャリア移動度を有
せしめることは、高周波動作をさせるためる有効であ
る。
【0033】上記方法によって、アモルファス状態の珪
素膜を500〜3000Å、例えば1500Åの厚さに
作製の後、450〜700℃の温度にて12〜70時間
非酸化物雰囲気にて中温の加熱処理、例えば水素雰囲気
下にて600℃の温度で保持した。珪素膜の下の基板表
面にアモルファス構造の酸化珪素膜が形成されているた
め、この熱処理で特定の核が存在せず、全体が均一に加
熱アニ−ルされる。即ち、成膜時はアモルファス構造を
有し、また水素は単に混入しているのみである。
【0034】アニ−ルにより、珪素膜はアモルファス構
造から秩序性の高い状態に移り、一部は結晶状態を呈し
得られるキャリアの移動度はホ−ル移動度(μh)=1
0〜200cm2 /VSec、電子移動度(μe )=15
〜300cm2 /VSecが得られる。
【0035】図7(A) において、珪素膜を第1のフォト
マスクにてフォトエッチングを施し、PTFT用の領
域30(チャネル巾20μm)を図面の左側に、NTFT
用の領域40を右側に作製した。
【0036】この上に酸化珪素膜をゲイト絶縁膜53と
して500〜2000Å例えば700Åの厚さに形成し
た。これはブロッキング層としての酸化珪素膜51の作
製と同一条件とした。この成膜中に弗素を少量添加し、
ナトリウムイオンの固定化をさせてもよい。また、本実
施例ではこの上面に形成されるゲイト電極とゲイト絶縁
膜との反応を抑える役目を持つブロッキング層としてこ
の酸化珪素膜上に50〜200Å例えば100Åの窒化
珪素膜54を形成した。
【0037】この後、この上側にゲイト電極用の材料と
して、公知のスパッタリング法にてアルミニウムを30
00Å〜1.5μm例えば1μmの厚さに形成した。こ
のゲイト電極材料としてはアルミニウムの他にモリブデ
ン(Mo)、タングステン(W)、チタン(Ti)、タ
ンタル(Ta)やこれらの材料にシリコンを混合した合
金やシリコンと金属被膜の積層配線等を使用することが
できる。
【0038】本実施例のようにゲイト電極として、金属
材料を使用すると特にアルニウム等の低抵抗材料の場合
は、基板の大面積、高精細化に伴い発生するゲイト遅延
(ゲイト配線を伝播する電圧パルスの遅延と波形の歪
み)の増大をおさえることができ、容易に基板の大面積
化をすすめることができる。
【0039】これを第2のフォトマスクにてパタ−ニ
ングして図7(B) を得た。PTFT用のゲイト電極5
5、NTFT用のゲイト電極56を形成した。このゲイ
ト電極はいずれも同じゲイト配線57に接続されてい
る。
【0040】次にこの基板を3%の酒石酸水溶液1に対
して、9の割合でプロピレングリコールを添加したAG
W電解溶液に浸し、アルミニウムのゲイト電極を電源の
陽極に接続し、対する陰極として白金を使用して直流電
力を印加した。このときゲイト電極はゲイト配線ごとに
接続されているが、基板の端部付近で全てのゲイト配線
をはさみこんで接続するように接続端子を設けて陽極酸
化を行ない図7(C)のようにゲイト電極の周囲に陽極
酸化膜58、59を形成した。
【0041】陽極酸化の条件は最初、定電流モードで電
流密度4mA/cm2 で20分電流を流した後、定電圧
モードで15分処理し、厚さ2500Åの酸化アルミニ
ウムをゲイト電極の周囲に形成した。この陽極酸化膜は
できるだけ厚く形成するほうが良く、プロセス条件の許
すかぎり厚く形成した。
【0042】次に図7(D)のように半導体上の窒化膜
54酸化珪素膜53をエッチング除去した後に、基板全
面に対してPTFT用の不純物としてホウ素を1〜5×
1015cm-2のドーズ量でイオン注入法により添加した。
このドープ濃度は1019cm-3程度としてPTFTのソー
ス60、ドレイン61を形成する。本実施例では、イオ
ンドーピングを表面の絶縁膜を除去した後に行ったが、
イオン打ち込みの条件を変えればこの半導体膜上の絶縁
膜53、54をとおしてもドーピングすることは可能で
ある。
【0043】次に図7(E)のようにフォトレジスト6
1を第3のフォトマスクを用いて形成し、PTFT領
域を覆った後、NTFT用のソ−ス62ドレイン63に
対し、リンを1〜5×1015cm-2のド−ズ量でイオン注
入法により添加し、ドープ濃度が1020cm-3程度となる
ようにした。以上のようなイオンのドーピング工程にお
いて、イオンの打ち込む方向を基板に対して斜めにし
て、ゲイト電極周囲の陽極酸化膜の下の方向に不純物が
回り込むようにしてソース、ドレイン領域の端部をゲイ
ト電極の反歩と概略一致するようにした。これにより、
陽極酸化膜が後の工程で形成される電極配線に対して、
十分な絶縁作用を持つことになり、新たな絶縁膜の形成
を行う必要がなくなる。
【0044】次に、600℃にて10〜50時間再び加
熱アニ−ルを行い不純物領域の活性化勝利を行った。P
TFTのソ−ス60、ドレイン61、NTFTのソ−ス
62、ドレイン63を不純物を活性化してP+ 、N+
して作製した。またゲイト電極55、56下にはチャネ
ル形成領域64、65が形成されている。本実施例では
この活性化処理として熱によるアニールを採用したがこ
の方法以外にレーザ光をソース、ドレイン領域に照射し
て活性化処理する方法も採用可能である。この場合、瞬
間的に活性化処理を行うので、ゲイト電極に使用してい
る金属材料の拡散のことを考慮する必要がなく、本実施
例で採用したゲイト絶縁膜上のブロッキングの役目の為
の窒化珪素膜54を書略するこも可能となる。
【0045】次に此の上面に絶縁性被膜を前記したスパ
ッタ法により酸化珪素膜として形成した。この被膜の厚
みは成るべく厚く、例えば0.5〜2.0μm本実施例
では1.2μmの厚さに形成し、その後、この上面より
異方性エッチング処理を行いゲイト電極および陽極酸化
膜で構成される凸状部の側壁付近に残存領域66を形成
する。その様子を図7(F)に示す。
【0046】次に此の凸状部と残存領域66とをマスク
として、半導体膜52の不要部分をエッチング除去し
て、凸状部の周囲に存在する残存領域66を除去し、凸
状部の外側に各々のTFTのソース、ドレイン領域とな
る半導体膜52を露呈させた。この状態を図7(G)に
示す。
【0047】さらに、これら全体にアルミニウムをスパ
ッタ法により形成し、リ−ド67、68および、コンタ
クト部分69、70を第4のマスクによりパターニン
グした後、電極67、68、69、70およびゲイト電
極55、56およびその周囲の陽極酸化膜58、59よ
りはみでている半導体膜をエッチング除去して、完全な
素子分離を行いTFTを完成させる。このような製造方
法により、相補型構成のTFTを4枚のマスクで作製す
ることができた。この様子を図7(H)に示す。
【0048】このTFTはゲイト電極の周辺が陽極酸化
膜でくるまれており、ソース、ドレイン領域はゲイト電
極部より電極接続部分のみはみだしているがそれ以外の
部分はすべてゲイト電極下に存在する。また、ソース、
ドレイン電極はソース、ドレイン領域の上面と側面の2
ヵ所で接触しており、十分なオーミック接続が保証さ
る。
【0050】かくすると、セルフアライン方式でありな
がらも、700℃以上にすべての工程で温度を加えるこ
とがなくC/TFTを作ることができる。そのため、基
板材料として、石英等の高価な基板を用いなくてもよ
く、本発明の大画素の液晶電気光学装置にきわめて適し
たプロセスである。
【0051】本実施例では熱アニ−ルは図7(A)、
(E)で2回行った。しかし図7(A)のアニ−ルは求
める特性により省略し、双方を図7(E)のアニ−ルに
より兼ね製造時間の短縮を図ってもよい。また、本実施
例ではゲイト電極としてアルミニウムを使用しているが
その下に窒化珪素膜54を設けているので、アルミニウ
ムが下のゲイト絶縁膜と反応することが無く良好な界面
特性を実現することができた。
【0052】次に図7(I)に示す如く2つのTFTを
相補型構成とし、かつその出力端を液晶装置の一方の画
素の電極を透明電極としてそれに連結するため、スパッ
タ法によりITO(インジュ−ム・スズ酸化膜)を形成
した。それを第5のフォトマスクによりエッチング
し、画素電極71を構成させた。このITOは室温〜1
50℃で成膜し、200〜400℃の酸素または大気中
のアニ−ルにより成就した。かくの如くにしてPTFT
30とNTFT40と透明導電膜の電極71とを同一ガ
ラス基板50上に作製した。得られたTFTの電気的な
特性はPTFTで移動度は20(cm2/Vs)、Vthは−
5.9(V)で、NTFTで移動度は40(cm2/Vs)、
Vthは5.0(V)であった。
【0053】この液晶電気光学装置の電極等の配置の様
子を図8に示している。図8のC−C’線断面が図7の
製造工程の断面に対応する。PTFT30を第1の信号
線72と第3の信号線57との交差部に設け、第1の信
号線72と右隣の第3の信号線76との交差部にも他の
画素用のPTFTが同様に設けられている。一方NTF
Tは第2の信号線75と第3の信号線57との交差部に
設けられている。また、隣接した他の第1の信号線74
と第3の信号線57との交差部には、他の画素用のPT
FTが設けられている。このようなC/TFTを用いた
マトリクス構成を有せしめた。PTFT30は、ドレイ
ン61の電極で第1の信号線72に連結され、ゲイト5
5は信号線57に連結されている。ソ−ス60の出力端
はコンタクトを介して画素の電極71に連結している。
【0054】他方、NTFT40はソース62の電極で
第2の信号線73に連結され、ゲイト56は信号線57
に、ドレイン63の出力端はコンタクトを介してPTF
Tと同様に画素電極71に連結している。また、同じ第
3の信号線に接続され、かつとなりに設けられた他のC
/TFTはPTFT31が第1の信号線74にNTFT
41が第2の信号線75に接続されている。かくして一
対の信号線72、73に挟まれた間(内側) に、透明導
電膜よりなる画素電極71とC/TFTとにより1つの
ピクセル80を構成せしめた。かかる構造を左右、上下
に繰り返すことにより、2×2のマトリクスをそれを拡
大した640×480、1280×960といった大画
素の液晶電気光学装置とすることができる。なお、ここ
でTFTの不純物領域をソース、ドレインと呼んだのは
説明の為であり、実際に駆動する際にはその呼び名の機
能とは異なる場合がある。
【0055】本実施例においては、半導体膜52を第1
のフォトマスクを使用して島状にエッチング除去して、
各々のTFTの素子分離をおこなっている。これによ
り、TFTの領域以外のゲイト配線の下側には半導体膜
が存在せず、このゲイト配線のしたは基板か基板上の絶
縁膜であり、この部分でゲイト入力側の容量を形成する
ことが無いため、高速の応答が可能となる。
【0056】この様に作製したアクティブ素子が設けら
れた基板を使用して、液晶電気光学装置とする。先ずこ
の基板上に紫外線硬化特性を有する、エポキシ変成アク
リル樹脂中に50重量%のネマチック液晶を分散させた
樹脂を、スクリーン法を用いて形成した。
【0057】使用したスクリーンのメッシュ密度は1イ
ンチ当り125メシュとし、エマルジョン厚は15μm
とした。またスキージー圧は1.5kg/cm2 とし
た。
【0058】次に10分間のレベリングの後236nm
を中心とした発光波長を有する高圧水銀ランプにて、1
000mJのエネルギーを与え、樹脂を硬化させ、12
μm厚の調光層を形成した。
【0059】その後、直流スパッタ法を用いて、Mo
(モリブデン)を2500Å成膜し、第二の電極とし
た。
【0060】その後、黒色のエポキシ樹脂を、スクリー
ン法を用いて印刷を行い、50℃で30分仮焼成の後、
180℃で30分本焼成を行い、50μmの保護膜を形
成した。
【0061】基板上のリードにTAB形状の駆動ICを
接続し、ただひとつの基板で構成される反射型の液晶表
示装置を完成させた。本実施例ではアクティブ素子とし
て相補型構成のTFTを各画素に1組づつ設けたが、特
にこの構成に限定されることはなく、複数組の相補型構
成のTFTを設けてもよく、さらに複数組の相補型構成
のTFTを複数に分割された画素電極に設けてもよい。
【0062】この様にして、分散型液晶にアクティブ素
子を設けた液晶電気光学装置を完成した。本実施例の分
散型液晶は基板が1枚しか必要としないため、軽くて薄
い液晶電気光学装置を安価で実現することができ、偏向
板を使用せず、配向膜も必要とせず、一枚のみの基板で
液晶電気光学効果を実現できるので、非常に明るい液晶
電気光学装置を実現できた。
【0063】「実施例2」 本実施例では図9に示すよ
うな、一つの画素に対して、相補型構成の変形トランス
ファーゲイトTFTを設けた液晶電気光学装置に本発明
を採用した。本実施例におけるTFTの作製は基本的に
実施例1と同様であり、その工程はほぼ図7と同様に進
行する。ただし、本実施例では変形トランスファーゲイ
トのC/TFTを採用しているので、図7とはその配置
が異なる、実際の配置は図10に示すような位置にTF
Tは配置接続されている。
【0064】図9にあるように、共通のゲイト配線91
にPTFT95とNTFT96とがゲイトを接続してい
るこれらはソース、ドレイン領域を接続して、他方の信
号線93に接続しており、他方のソース、ドレイン領域
も共通に画素電極に接続されている。
【0065】実施例1と同様の工程で図7(G)工程ま
で進行する。次にこれらの上面に窒化珪素膜100を厚
さ500〜2000Åに形成する。次にこの窒化珪素膜
100を基板に垂直方向に異方性エッチング処理し、ゲ
イトの陽極酸化膜101の側壁部分にこの窒化珪素膜を
残す。この際、側壁に均一に残す必要はなく、ゲイト電
極107と半導体の接近するゲイト絶縁膜部分に少なく
とも残っていればよい、この窒化珪素膜100により、
この後の工程で、ソース、ドレインの電極102を形成
した際にゲイト絶縁膜103の端付近でこの金属配線1
02とソース、ドレイン領域104、105がショート
することを防止する役目を持つ。
【0066】次にこの上面に層間絶縁膜と酸化珪素膜1
06を1000Å〜2μmここでは6000Å形成す
る。この上面にフォトレジストを形成後、基板から光を
露光しゲイト電極をマスクとしてゲイト電極107上に
マスクを形成し、エッチング処理してゲイト電極上に層
間絶縁膜106を形成する。
【0067】この後に、図7(H)、(I)の工程を進
め、図10(A)、(B)、(C)に示すような配置と
構造を持つ変形トランスファーゲイトのTFTを完成し
た。相間絶縁膜106を形成する。図10(B)、
(C)より明らかなように、ゲイト電極107上には必
ず層間絶縁膜106が存在し、同図(A)で示されるよ
うなゲイト配線107のリード部分とソース、ドレイン
配線102のリード部分との交差部分で十分な層間絶縁
機能を発揮しこの交差部分での配線容量の発生を抑える
ことができた。
【0068】このように、本実施例においては実施例1
と同じ枚数のマスクで、配線付近の容量がより少なく、
ゲイト絶縁膜付近でのショートの可能性のより少ない、
素子構造のTFTを持つアクティブ素子基板を完成する
ことができた。
【0069】この基板を第1の基板として、対向基板に
対向電極、配向処理層が形成された第2の基板を使用し
て、張り合わせ公知の技術により、STN型液晶をこの
基板間に注入してアクティブマトリクス型のSTN液晶
電気光学装置を完成した。
【0070】以上の例においてはいずれも液晶電気光学
装置に応用した例を示したが、この例に限定されること
はなく、他の装置や三次元集積回路素子等に適用可能な
ことは言うまでもない。
【0071】本発明の構成により、従来に比べ非常に少
ない枚数のマスクを使用して、TFT素子を製造するこ
とが可能となった。この構造の素子を応用して、半導体
製品を作製すると、マスクの数の減少にともない、製造
工程の簡略化と製造歩留りの向上を図ることができ、よ
り、製造コストの安い半導体応用装置を提供することが
できた。
【0072】本発明は、ゲート電極材料に金属材料を用
いることで、この金属材料の陽極酸化法による酸化膜を
その表面に設けて、その上に立体交差を有する3次元的
な配線を設けることを特徴としている。また、該ゲート
電極および電極周囲の酸化膜によって、ソース・ドレイ
ンのコンタクト部分のみをゲイト電極より露出して設け
て給電点をチャネルに近づけることで、装置の周波数特
性の低下、ON抵抗の増加を防ぐことができた。
【0073】また本発明ではゲート電極にアルミニウム
を用いた場合、素子形成工程中のアニール時にゲート酸
化膜中の水素を、アルミニウムの持つ触媒効果によっ
て、H2 →Hにして、より減少させることが出来、界面
準位密度(QSS)をシリコンゲートを用いた場合と比較
して、減少させることが出来、素子特性を向上させるこ
とができた。
【0074】また、TFTのソース、ドレイン領域をセ
ルファラインとし、さらにソース、ドレイン領域へ給電
する電極のコンタクト部分もセルファライン的に一を定
めたため、TFTに要する素子の面積が減り、集積度を
向上させることができる。また液晶電気光学装置のアク
ティブ素子として使用した場合には液晶パネルの開口率
を上げることができた。
【0075】また、ゲイト電極首位の陽極酸化膜を積極
的に利用し、特徴のある構造のTFTを提案し、かつこ
のTFT製造の為のマスクは最低で2枚と非常に少ない
マスク数で製造することができた。
【図面の簡単な説明】
【図1】 本発明のTFTの素子構造の一例。
【図2】 従来のTFTの素子構造。
【図3】 本発明のTFTの製造工程の概略断面図。
【図4】 本発明のTFTの製造工程の概略断面図。
【図5】 本発明のTFTの製造工程の上面図。
【図6】 本発明のTFTの製造工程の上面図。
【図7】 本発明のTFTの他の例。
【図8】 本発明のTFTを相補型として液晶電気光学
装置に応用した際の回路の概略図。
【図9】 本発明のTFTを相補型として液晶電気光学
装置に応用した際の製造工程の概略断面図。
【図10】 本発明のTFTを相補型として液晶電気光
学装置に応用した際の製造工程の概略断面図。
【図11】 本発明のTFTを相補型として液晶電気光
学装置に応用した際の基板上の配置の様子を示す概略
図。
【図12】 本発明のTFTを相補型として液晶電気光
学装置に応用した際の回路の概略図。
【図13】 本発明のTFTを相補型として液晶電気光
学装置に応用した際の基板上の配置の様子を示す概略
図。
【符号の説明】
1・・・・基板 2・・・・半導体層 3・・・・ソース、ドレイン領域 6・・・・ゲイト絶縁膜 7・・・・ソース、ドレイン電極 8・・・・ゲイト電極 10・・・陽極酸化膜 13・・・残存領域 55・・・ゲイト電極 56・・・ゲイト電極 60・・・ソース 61・・・ドレイン 62・・・ソース 63・・・ドレイン 66・・・残存領域 71・・・画素電極
フロントページの続き (72)発明者 浜谷 敏次 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内 (56)参考文献 特開 昭59−21067(JP,A) 特開 昭58−23479(JP,A) 特開 昭62−73660(JP,A) 特開 昭62−73658(JP,A) 特開 昭61−241976(JP,A) 特開 平3−24735(JP,A)

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁表面を有する基板上に形成されたソ
    ース領域、ドレイン領域及びこれらの領域にはさまれた
    チャネル形成領域を含む半導体層と、 前記チャネル領域上にゲイト絶縁膜を介して形成され上
    面と側面とが陽極酸化膜で覆われた金属又は金属珪化物
    からなるゲイト電極とを有していることを特徴とする絶
    縁ゲイト型電界効果半導体装置。
  2. 【請求項2】 絶縁表面を有する基板上に形成されたソ
    ース領域、ドレイン領域及びこれらの領域にはさまれた
    チャネル形成領域を含む半導体層と、 前記チャネル領域上にゲイト絶縁膜を介して形成され上
    面と側面とが陽極酸化膜で覆われた金属又は金属珪化物
    からなるゲイト電極とを有しており、 前記陽極酸化膜側面と前記ゲイト絶縁膜端面とがほぼ同
    一側面となっていることを特徴とする絶縁ゲイト型電界
    効果半導体装置。
  3. 【請求項3】 絶縁表面を有する基板上に形成されたソ
    ース領域、ドレイン領域及びこれらの領域にはさまれた
    チャネル形成領域を含む半導体層と、 前記チャネル領域上にゲイト絶縁膜を介して形成され上
    面と側面とが陽極酸化膜で覆われた金属又は金属珪化物
    からなるゲイト電極と、 前記ゲイト電極から延在し、上面と側面とが陽極酸化膜
    で覆われた金属又は金属珪化物からなる第1の信号線
    と、 前記ソース領域またはドレイン領域に電気的に接続され
    た第2の信号線とを有し、 前記第1の信号線の上方で前記第2の信号線が交差して
    いることを特徴とする絶縁ゲイト型電界効果半導体装
    置。
  4. 【請求項4】 請求項1乃至3において、前記金属又は
    金属珪化物はアルミニウム、モリブデン、タングステ
    ン、チタン、タンタルおよびこれらのシリサイドから選
    ばれた材料よりなることを特徴とする絶縁ゲイト型電界
    効果半導体装置。
  5. 【請求項5】 請求項1乃至3において、前記陽極酸化
    膜は前記金属又は金属珪化物を陽極酸化して形成したこ
    とを特徴とする絶縁ゲイト型電界効果半導体装置。
  6. 【請求項6】 請求項1乃至3において、前記半導体層
    が多結晶シリコンであることを特徴とする絶縁ゲイト型
    電界効果半導体装置。
  7. 【請求項7】 請求項1乃至3において、前記絶縁表面
    を有する基板がガラス基板であることを特徴とする絶縁
    ゲイト型電界効果半導体装置。
  8. 【請求項8】 請求項1乃至7に記載の絶縁ゲイト型電
    界効果半導体装置を用いた液晶電気光学装置。
  9. 【請求項9】 (a)絶縁表面を有する基板上に半導体
    層を形成する工程と、 (b)前記半導体層上にゲイト絶縁膜を形成する工程
    と、 (c)前記ゲイト絶縁膜上に金属又は金属珪化物からな
    るゲイト電極を形成する工程と、 (d)前記ゲイト電極の上面及び側面を陽極酸化し前記
    ゲイト電極の上面及び側面に陽極酸化膜を形成する工程
    と、 (e)前記ゲイト電極及び前記陽極酸化膜をマスクとし
    て前記半導体層の一部に不純物イオンを導入し、一対の
    不純物領域を形成する工程とを有する、 ことを特徴とする絶縁ゲイト型電界効果半導体装置の作
    製方法。
  10. 【請求項10】 請求項9において、前記工程(c)と
    前記工程(d)との間に、前記ゲイト電極及び前記陽極
    酸化膜とをマスクとして前記ゲイト絶縁膜の一部を除去
    する工程を有することを特徴とする絶縁ゲイト型電界効
    果半導体装置の作製方法。
  11. 【請求項11】 請求項9乃至10において、前記金属
    又は金属珪化物からなるゲイト電極を3000Å〜1.
    5μmの厚さで形成することを特徴とする絶縁ゲイト型
    電界効果半導体装置の作製方法。
JP13556991A 1991-02-16 1991-05-11 絶縁ゲイト型電界効果半導体装置およびその作製方法 Expired - Fee Related JP2717234B2 (ja)

Priority Applications (16)

Application Number Priority Date Filing Date Title
JP13556991A JP2717234B2 (ja) 1991-05-11 1991-05-11 絶縁ゲイト型電界効果半導体装置およびその作製方法
US07/846,164 US5289030A (en) 1991-03-06 1992-03-05 Semiconductor device with oxide layer
KR1019920003608A KR960001611B1 (ko) 1991-03-06 1992-03-05 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
EP92301951A EP0502749B1 (en) 1991-03-06 1992-03-06 Gate structure of field effect device and method for forming the same
DE69224310T DE69224310T2 (de) 1991-03-06 1992-03-06 Gatestruktur einer Feldeffektanordnung und Verfahren zur Herstellung
US08/037,162 US5468987A (en) 1991-03-06 1993-03-25 Semiconductor device and method for forming the same
US08/147,580 US5474945A (en) 1991-03-06 1993-11-05 Method for forming semiconductor device comprising metal oxide
US08/209,063 US5913112A (en) 1991-03-06 1994-03-11 Method of manufacturing an insulated gate field effect semiconductor device having an offset region and/or lightly doped region
US08/268,446 US5854494A (en) 1991-02-16 1994-06-30 Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
US08/413,885 US5821559A (en) 1991-02-16 1995-03-30 Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
US08/620,857 USRE36314E (en) 1991-03-06 1996-06-04 Insulated gate field effect semiconductor devices having a LDD region and an anodic oxide film of a gate electrode
US08/684,394 US6028333A (en) 1991-02-16 1996-07-19 Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
US08/841,638 US5879969A (en) 1991-03-06 1997-04-30 Semiconductor device and method for forming the same
US08/841,644 US7569408B1 (en) 1991-03-06 1997-04-30 Semiconductor device and method for forming the same
US09/124,111 US6323528B1 (en) 1991-03-06 1998-07-29 Semiconductor device
US09/978,720 US6822261B2 (en) 1991-03-06 2001-10-18 Semiconductor device and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13556991A JP2717234B2 (ja) 1991-05-11 1991-05-11 絶縁ゲイト型電界効果半導体装置およびその作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP7335554A Division JPH08248445A (ja) 1995-12-22 1995-12-22 絶縁ゲイト型電界効果半導体装置

Publications (2)

Publication Number Publication Date
JPH0653509A JPH0653509A (ja) 1994-02-25
JP2717234B2 true JP2717234B2 (ja) 1998-02-18

Family

ID=15154883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13556991A Expired - Fee Related JP2717234B2 (ja) 1991-02-16 1991-05-11 絶縁ゲイト型電界効果半導体装置およびその作製方法

Country Status (1)

Country Link
JP (1) JP2717234B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2717237B2 (ja) * 1991-05-16 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP3114963B2 (ja) * 1991-05-16 2000-12-04 株式会社半導体エネルギー研究所 絶縁ゲイト型電界効果半導体装置
TW297142B (ja) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US6891227B2 (en) * 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
JP4817946B2 (ja) * 2005-04-15 2011-11-16 株式会社半導体エネルギー研究所 表示装置の作製方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823479A (ja) * 1981-08-05 1983-02-12 Fujitsu Ltd 半導体装置の製造方法
JPS5921067A (ja) * 1982-07-27 1984-02-02 Fujitsu Ltd 半導体装置およびその製造方法
JPS61241976A (ja) * 1985-04-18 1986-10-28 Matsushita Electric Ind Co Ltd 電界効果トランジスタ−の製造方法
JP2779492B2 (ja) * 1985-09-26 1998-07-23 セイコーインスツルメンツ株式会社 薄膜トランジスタ装置とその製造方法
JPH0650779B2 (ja) * 1985-09-26 1994-06-29 セイコー電子工業株式会社 薄膜トランジスタ装置とその製造方法
JPH0766972B2 (ja) * 1989-06-22 1995-07-19 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0653509A (ja) 1994-02-25

Similar Documents

Publication Publication Date Title
JP2717237B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
US6323528B1 (en) Semiconductor device
JPH10198292A (ja) 半導体装置およびその作製方法
JPH0832079A (ja) 半導体装置およびその作製方法
JP2717234B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JPH11233791A (ja) 薄膜トランジスタ及びアクティブマトリクス型表示装置
JP3161701B2 (ja) 液晶電気光学装置の作製方法
JP3114964B2 (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JP3057049B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP3114963B2 (ja) 絶縁ゲイト型電界効果半導体装置
JP3381184B2 (ja) 絶縁ゲイト型電界効果半導体装置
JPH10213819A (ja) 液晶電気光学装置およびその作製方法
JPH08248445A (ja) 絶縁ゲイト型電界効果半導体装置
JP3232050B2 (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JP3512784B2 (ja) 薄膜トランジスタの作製方法
KR950013793B1 (ko) 전기광학장치, 상보형 박막 트랜지스터쌍 및 그의 제조방법
JP2000200916A (ja) 半導体装置
JP2000208781A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JP2001144304A (ja) 半導体装置
JP2715282B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP2004031967A (ja) 薄膜トランジスタ及びその作製方法
JP2652364B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP2000310951A (ja) 表示装置
JP2000294797A (ja) 半導体装置の作製方法
JP2000307124A (ja) 電気光学装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101114

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101114

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees