JP4817946B2 - 表示装置の作製方法 - Google Patents

表示装置の作製方法 Download PDF

Info

Publication number
JP4817946B2
JP4817946B2 JP2006110404A JP2006110404A JP4817946B2 JP 4817946 B2 JP4817946 B2 JP 4817946B2 JP 2006110404 A JP2006110404 A JP 2006110404A JP 2006110404 A JP2006110404 A JP 2006110404A JP 4817946 B2 JP4817946 B2 JP 4817946B2
Authority
JP
Japan
Prior art keywords
layer
electrode layer
conductive layer
conductive
impurity region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006110404A
Other languages
English (en)
Other versions
JP2006317926A (ja
JP2006317926A5 (ja
Inventor
健吾 秋元
久 大谷
美佐子 廣末
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006110404A priority Critical patent/JP4817946B2/ja
Publication of JP2006317926A publication Critical patent/JP2006317926A/ja
Publication of JP2006317926A5 publication Critical patent/JP2006317926A5/ja
Application granted granted Critical
Publication of JP4817946B2 publication Critical patent/JP4817946B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、表示装置、及び表示装置の作製方法に関する。
近年、ガラス基板上に薄膜トランジスタ(以下、「TFT」ともいう。)を集積化してなる液晶表示装置やエレクトロルミネセンス(Electro Luminescence)表示装置の開発が進んでいる。これらの表示装置は、いずれもガラス基板上に薄膜形成技術を用いて薄膜トランジスタを作り込み、その薄膜トランジスタで構成された様々な回路上に表示素子として液晶素子や発光素子(エレクトロルミネセンス(以下、「EL」ともいう。)素子)を形成して表示装置として機能させる。
TFTと表示素子との電気的な接続は、表示素子を構成する画素電極と、TFTのソース領域又はドレイン領域と接続する配線とが積層することで行っている(例えば、特許文献1参照。)。
特開2002−57162号公報
本発明では、工程、装置を複雑化することなく、高い信頼性や優れた電気特性を有する表示装置を歩留まり良く製造することができる技術を提供することを目的とする。
本発明の表示装置においては、薄膜トランジスタが有する一導電型の不純物領域(ソース領域及びドレイン領域)と接する配線層(ソース電極層又はドレイン電極層)と、発光素子が有する第1の電極層とを、ゲート電極層と同一材料、同工程で形成される導電層を介して電気的に接続する。配線層(ソース電極層又はドレイン電極層)は、半導体層及びゲート電極層上に設けられる絶縁層に形成される開口部において、半導体層の一導電型の不純物領域(ソース領域又はドレイン領域)、及び導電層と接する。絶縁層上に形成される第1の電極層も開口部において導電層と接するため、配線層(ソース電極層又はドレイン電極層)と、第1の電極層とは開口部において導電層を介して電気的に接続する。
また、発光素子を構成する第1の電極層は透光性を有しており、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、又は酸化チタンを含むインジウム錫酸化物などにより形成される。従って、本発明の表示装置は発光素子より放射される光を第1の電極層を通過させ、外部に放射する構成となる。
本発明を用いることのできる表示装置には、エレクトロルミネセンスと呼ばれる発光を発現する有機物、無機物、若しくは有機物と無機物の混合物を含む媒体を、電極間に介在させた発光素子とTFTとが接続された発光表示装置がある。
本発明の表示装置の一は、一導電型の不純物領域を含む半導体層と、半導体層上にゲート絶縁層と、ゲート電極層と、一導電型の不純物領域と接する配線層と、ゲート絶縁層上に設けられ、配線層と接する導電層と、導電層と接する第1の電極層と、第1の電極層上に電界発光層と、第2の電極層とを有し、配線層は導電層を介して第1の電極層と電気的に接続している。
本発明の表示装置の一は、一導電型の不純物領域を含む半導体層と、半導体層上にゲート絶縁層と、ゲート電極層と、半導体層、ゲート絶縁層及びゲート電極層上に、開口部を有する絶縁層と、一導電型の不純物領域と接する配線層と、ゲート絶縁層上に設けられ、配線層と接する導電層と、導電層と接する第1の電極層と、第1の電極層上に電界発光層と、第2の電極層とを有し、配線層は、開口部において導電層を介して第1の電極層と電気的に接続している。
本発明の表示装置の一は、一導電型の不純物領域を含む半導体層と、半導体層上にゲート絶縁層と、ゲート電極層と、一導電型の不純物領域と接する配線層と、半導体層及びゲート絶縁層上に設けられ、配線層と接する導電層と、導電層と接する第1の電極層と、第1の電極層上に電界発光層と、第2の電極層とを有し、配線層は導電層を介して第1の電極層と電気的に接続している。
本発明の表示装置の一は、一導電型の不純物領域を含む半導体層と、半導体層上にゲート絶縁層と、ゲート電極層と、半導体層、ゲート絶縁層及びゲート電極層上に、開口部を有する絶縁層と、一導電型の不純物領域と接する配線層と、半導体層及びゲート絶縁層上に設けられ、配線層と接する導電層と、導電層と接する第1の電極層と、第1の電極層上に電界発光層と、第2の電極層とを有し、配線層は、開口部において導電層を介して第1の電極層と電気的に接続している。
本発明の表示装置の作製方法の一は、半導体層を形成し、半導体層上にゲート絶縁層を形成し、ゲート絶縁層上にゲート電極層及び導電層を形成し、半導体層に一導電型の不純物領域を形成し、一導電型の不純物領域、及び導電層と接する配線層を形成し、導電層に接する第1の電極層を形成し、第1の電極層上に電界発光層を形成し、電界発光層上に第2の電極層を形成し、配線層は導電層を介して第1の電極層と電気的に接続する。
本発明の表示装置の作製方法の一は、半導体層を形成し、半導体層上にゲート絶縁層を形成し、ゲート絶縁層上にゲート電極層及び導電層を形成し、半導体層に一導電型の不純物領域を形成し、半導体層、ゲート絶縁層、及びゲート電極層上に絶縁層を形成し、絶縁層に一導電型の不純物領域、及び導電層に達する開口部を形成し、開口部に一導電型の不純物領域、及び導電層に接する配線層を形成し、開口部に導電層に接する第1の電極層を形成し、第1の電極層上に電界発光層を形成し、電界発光層上に第2の電極層を形成し、配線層は導電層を介して第1の電極層と電気的に接続する。
本発明の表示装置の作製方法の一は、半導体層を形成し、半導体層上にゲート絶縁層を形成し、ゲート絶縁層上に導電膜を形成し、導電膜を加工してゲート電極層及び導電層を形成し、半導体層に一導電型の不純物領域を形成し、一導電型の不純物領域、及び導電層と接する配線層を形成し、導電層に接する第1の電極層を形成し、第1の電極層上に電界発光層を形成し、電界発光層上に第2の電極層を形成し、配線層は導電層を介して第1の電極層と電気的に接続する。
本発明の表示装置の作製方法の一は、半導体層を形成し、半導体層上にゲート絶縁層を形成し、ゲート絶縁層上に導電膜を形成し、導電膜を加工してゲート電極層及び導電層を形成し、半導体層に一導電型の不純物領域を形成し、半導体層、ゲート絶縁層、及びゲート電極層上に絶縁層を形成し、絶縁層に一導電型の不純物領域、及び導電層に達する開口部を形成し、開口部に一導電型の不純物領域、及び導電層に接する配線層を形成し、開口部に導電層に接する第1の電極層を形成し、第1の電極層上に電界発光層を形成し、電界発光層上に第2の電極層を形成し、配線層は導電層を介して第1の電極層と電気的に接続する。
本発明を用いると、信頼性の高い表示装置を作製することができる。よって、高精細、高画質な表示装置を歩留まり良く製造することができる。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態における表示装置を図1乃至図2を用いて説明する。
図1に示すように本実施の形態で示す表示装置は、薄膜トランジスタを有する基板を通過して光を取り出す、下面放射型の表示装置である。
図1の表示装置は、基板600上に、下地膜601a、下地膜601b、薄膜トランジスタ605、ゲート絶縁層602、絶縁層603、絶縁層606、隔壁として機能する絶縁層609、第1の電極層610、電界発光層611、第2の電極層612、保護膜613を有して構成されている。薄膜トランジスタ605は、ソース領域及びドレイン領域として機能する一導電型の不純物領域を有する半導体層618、ゲート絶縁層602、2層の積層構造である第1のゲート電極層614、第2のゲート電極層616、配線層であるソース電極層及びドレイン電極層604を有している。配線層であるソース電極層又はドレイン電極層604は、半導体層618の一導電型の不純物領域と、第1の導電層615、第2の導電層617とに接し、電気的に接続している。第1の導電層615は、第1のゲート電極層614と、第2の導電層617は第2のゲート電極層616と、それぞれ同材料、同工程で作製される。第2の導電層617は第1の電極層に接して電気的に接続しているので、半導体層618及びソース電極層又はドレイン電極層604は、第1の導電層615、第2の導電層617を介して第1の電極層610と電気的に接続している。また、図1の表示装置は、ゲート絶縁層602、絶縁層603、絶縁層606に設けられた開口部619にて、半導体層618の不純物領域、ソース電極層又はドレイン電極層604、第1の導電層615、第2の導電層617、第1の電極層610がそれぞれ電気的に接続している。
本実施の形態の表示装置は、第2の電極層612に反射性を有する反射電極層を用いて、発光素子608より放射される光を反射する。よって、光は、透光性を有する第1の電極層610側から矢印の方向に放射される。なお、第2の電極層612として透光性を有する電極層を用いる場合は、発光素子608より放射される光は、第1の電極層610及び第2の電極層612両方を通過して、両面から光を放射する構成となる。本明細書において、透光性とは少なくとも可視光の波長の領域の光を透過する性質のことである。
本発明においては、透光性電極層である第1の電極層610に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化ケイ素を添加したインジウム錫酸化物(ITSO)なども用いることができる。
各透光性を有する導電性材料の、組成比の一例を述べる。酸化タングステンを含むインジウム酸化物の組成比は、酸化タングステン1.0wt%、インジウム酸化物99.0wt%とすればよい。酸化タングステンを含むインジウム亜鉛酸化物の組成比は、酸化タングステン1.0wt%、酸化亜鉛0.5wt%、インジウム酸化物98.5wt%とすればよい。酸化チタンを含むインジウム酸化物は、酸化チタン1.0wt%〜5.0wt%、インジウム酸化物99.0wt%〜95.0wt%とすればよい。インジウム錫酸化物(ITO)の組成比は、酸化錫10.0wt%、インジウム酸化物90.0wt%とすればよい。インジウム亜鉛酸化物(IZO)の組成比は、酸化亜鉛10.7wt%、インジウム酸化物89.3wt%とすればよい。酸化チタンを含むインジウム錫酸化物の組成比は、酸化チタン5.0wt%、酸化錫10.0wt%、インジウム酸化物85.0wt%とすればよい。上記組成比は例であり、適宜その組成比の割合は設定すればよい。
また、透光性を有さない金属膜のような材料であっても膜厚を薄く(好ましくは、5nm〜30nm程度の厚さ)して光を透過可能な状態としておくことで、第1の電極層610から光を放射することが可能となる。また、第1の電極層610に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。
第1の電極層610は、蒸着法、スパッタ法、CVD法、印刷法または液滴吐出法などを用いて形成することができる。本実施の形態では、第1の電極層610として、酸化タングステンを含むインジウム亜鉛酸化物を用いてスパッタリング法によって作製する。本実施の形態では、酸化亜鉛が1.7wt%未満添加された酸化タングステンを含むインジウム亜鉛酸化物のターゲットを用い、成膜ガスとしてアルゴン(Ar)、酸素(O)に水分(HO)を添加したものを用いる。第1の電極層610への形状の加工方法はドライエッチングでもウェットエッチングでもよいが、本実施の形態では、成膜した酸化タングステンを含むインジウム亜鉛酸化物膜を、有機弱酸を用いたエッチングにより、所望の形状に加工する。また、第1の電極層610は、隔壁として機能する絶縁層609を形成するために、加工する際にエッチングストッパーとしても機能する。
ソース電極層又はドレイン電極層604は、PVD法、CVD法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電界メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。ソース電極層又はドレイン電極層の材料は、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr、Ba等の金属又は、前記金属同士、前記金属とSi、Geの合金、若しくはその金属窒化物を用いて形成する。また、これらの積層構造としても良い。本実施の形態では、チタン(Ti)を膜厚100nm形成し、アルミニウムとシリコンの合金(Al−Si)を膜厚700nm形成し、チタン(Ti)を膜厚200nm形成し、所望な形状に加工する。よって、本実施の形態におけるソース電極層又はドレイン電極層604は、順にチタン膜、アルミニウムとシリコンの合金膜、チタン膜の積層構造となる。
下地膜601a、下地膜601b、ゲート絶縁層602、絶縁層603、絶縁層606、絶縁層609、保護膜613としては酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム(AlN)、酸化窒化アルミニウム(AlON)、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム(AlNO)または酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素膜(CN)、PSG(リンガラス)、BPSG(リンボロンガラス)、アルミナ膜、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Si−O−Si結合を含む樹脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、感光性、非感光性どちらでも良く、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、低誘電率であるLow k材料を用いることができる。作製方法としては、蒸着法、スパッタ法、CVD法、塗布法、ディップ法、印刷法(スクリーン印刷やオフセット印刷など)または液滴吐出法などを用いて形成することができる。液滴吐出法を用いた場合には材料液を節約することができる。
本実施の形態において、基板600はガラス基板、下地膜601aは窒化酸化珪素膜、下地膜601bは酸化窒化珪素膜、ゲート絶縁層602は酸化窒化珪素膜、絶縁層603は窒化酸化珪素膜、絶縁層606は酸化珪素膜、隔壁として機能する絶縁層609はポリイミド、保護膜613は窒化酸化珪素膜で構成されている。
本発明の表示装置においては、薄膜トランジスタのソース電極層又はドレイン電極層604と、画素電極層である発光素子の第1の電極層610とが直接積層して電気的接続を行うのではなく、第1の導電層615及び第2の導電層617を介してソース電極層又はドレイン電極層604と第1の電極層610とが電気的接続を行う。このような構造であると、ソース電極層又はドレイン電極層と、第1の電極層とが直接接触では電気的接続を行いにくい(双方間における導電性が低くコンタクトがとりにくい)材料同士、また接すると電触などの劣化が起こる材料同士であっても、間に導電層を介するので用いることができる。よって、ソース電極層又はドレイン電極層、第1の電極層に用いることができる材料の選択性が広がる。
配線として用いられるソース電極層又はドレイン電極層は、電気信号又は電力を供給する目的から低抵抗化する必要がある。一方画素電極として用いられる第1の電極層は、発光素子より放射された光を透過する目的から、透光性を有する必要がある。よって、ソース電極層又はドレイン電極層と、第1の電極層とではそれぞれ上記のような要求される特性がある。本発明の構造では、ソース電極層又はドレイン電極層と第1の電極層との積層によって生じる問題を考慮しなくてよいので、ソース電極層又はドレイン電極層、第1の電極層のそれぞれに要求される特性を備えた材料を自由に選択することができる。
また、ソース電極層又はドレイン電極層604と、第1の電極層610とが第2の導電層617上でコンタクトする構造なので、断線の心配がなく、また接触抵抗が低下する。結果、ソース電極層又はドレイン電極層604と、第1の電極層610とのコンタクト抵抗も低下する。さらに、上記利点を備えながら、半導体層のソース領域又はドレイン領域に電気的に接続するソース電極層又はドレイン電極層と、第1の電極層とを電気的に接続する機能を有する第1の導電層615及び第2の導電層617を、第1のゲート電極層614及び第2のゲート電極層616と同材料、同工程で形成し、絶縁層に第1の導電層615及び第2の導電層617に達する開口部を形成する工程も、半導体層のソース領域又はドレイン領域に達する開口部を形成する工程と同時に行うので、工程数の増加を招かない。複雑な工程を行わずに、表示装置の構造のレイアウトの自由度が広がる。従って、より高信頼性の表示装置を作製することができる。
本実施の形態で適用することができる発光素子608の構成を、図18を用いて詳細に説明する。なお図18において第1の電極層870は、図1における第1の電極層610に対応し、電界発光層860は、電界発光層611に対応し、第2の電極層850は第2の電極層612に対応する。
図18は発光素子の素子構造であり、第1の電極層870と第2の電極層850との間に、有機化合物と無機化合物を混合してなる電界発光層860が狭持されている発光素子である。電界発光層860は、図示した通り、第1の層804、第2の層803、第3の層802から構成されており、特に第1の層804および第3の層802に大きな特徴を有する。
まず、第1の層804は、第2の層803にホールを輸送する機能を担う層であり、少なくとも第1の有機化合物と、第1の有機化合物に対して電子受容性を示す第1の無機化合物とを含む構成である。重要なのは、単に第1の有機化合物と第1の無機化合物が混ざり合っているのではなく、第1の無機化合物が第1の有機化合物に対して電子受容性を示す点である。このような構成とすることで、本来内在的なキャリアをほとんど有さない第1の有機化合物に多くのホールキャリアが発生し、極めて優れたホール注入性及びホール輸送性を示す。
したがって第1の層804は、無機化合物を混合することによって得られると考えられている効果(耐熱性の向上など)だけでなく、優れた導電性(第1の層804においては特に、ホール注入性および輸送性)をも得ることができる。このことは、互いに電子的な相互作用を及ぼさない有機化合物と無機化合物を単に混合した従来のホール輸送層では、得られない効果である。この効果により、従来よりも駆動電圧を低くすることができる。また、駆動電圧の上昇を招くことなく第1の層804を厚くすることができるため、ゴミ等に起因する素子の短絡も抑制することができる。
ところで、上述したように、第1の有機化合物にはホールキャリアが発生するため、第1の有機化合物としてはホール輸送性の有機化合物が好ましい。ホール輸送性の有機化合物としては、例えば、フタロシアニン(略称:HPc)、銅フタロシアニン(略称:CuPc)、バナジルフタロシアニン(略称:VOPc)、4,4’,4’’−トリス(N,N−ジフェニルアミノ)トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニルアミノ]トリフェニルアミン(略称:MTDATA)、1,3,5−トリス[N,N−ジ(m−トリル)アミノ]ベンゼン(略称:m−MTDAB)、N,N’−ジフェニル−N,N’−ビス(3−メチルフェニル)−1,1’−ビフェニル−4,4’−ジアミン(略称:TPD)、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(略称:NPB)、4,4’−ビス{N−[4−ジ(m−トリル)アミノ]フェニル−N−フェニルアミノ}ビフェニル(略称:DNTPD)、4,4’,4’’−トリス(N−カルバゾリル)トリフェニルアミン(略称:TCTA)などが挙げられるが、これらに限定されることはない。また、上述した化合物の中でも、TDATA、MTDATA、m−MTDAB、TPD、NPB、DNTPD、TCTAなどに代表される芳香族アミン化合物は、ホールキャリアを発生しやすく、第1の有機化合物として好適な化合物群である。
一方、第1の無機化合物は、第1の有機化合物から電子を受け取りやすいものであれば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、周期表第4族乃至第12族のいずれかの遷移金属酸化物が電子受容性を示しやすく好適である。具体的には、酸化チタン、酸化ジルコニウム、酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウム、酸化ルテニウム、酸化亜鉛などが挙げられる。また、上述した金属酸化物の中でも、周期表第4族乃至第8族のいずれかの遷移金属酸化物は電子受容性の高いものが多く、好ましい一群である。特に酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウムは真空蒸着が可能で扱いやすいため、好適である。
なお、第1の層804は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。
次に、第3の層802について説明する。第3の層802は、第2の層803に電子を輸送する機能を担う層であり、少なくとも第3の有機化合物と、第3の有機化合物に対して電子供与性を示す第3の無機化合物とを含む構成である。重要なのは、単に第3の有機化合物と第3の無機化合物が混ざり合っているのではなく、第3の無機化合物が第3の有機化合物に対して電子供与性を示す点である。このような構成とすることで、本来内在的なキャリアをほとんど有さない第3の有機化合物に多くの電子キャリアが発生し、極めて優れた電子注入性及び電子輸送性を示す。
したがって第3の層802は、無機化合物を混合することによって得られると考えられている効果(耐熱性の向上など)だけでなく、優れた導電性(第3の層802においては特に、電子注入性および輸送性)をも得ることができる。このことは、互いに電子的な相互作用を及ぼさない有機化合物と無機化合物を単に混合した従来の電子輸送層では、得られない効果である。この効果により、従来よりも駆動電圧を低くすることができる。また、駆動電圧の上昇を招くことなく第3の層802を厚くすることができるため、ゴミ等に起因する素子の短絡も抑制することができる。
ところで、上述したように、第3の有機化合物には電子キャリアが発生するため、第3の有機化合物としては電子輸送性の有機化合物が好ましい。電子輸送性の有機化合物としては、例えば、トリス(8−キノリノラト)アルミニウム(略称:Alq)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq)、ビス(2−メチル−8−キノリノラト)(4−フェニルフェノラト)アルミニウム(略称:BAlq)、ビス[2−(2’−ヒドロキシフェニル)ベンズオキサゾラト]亜鉛(略称:Zn(BOX))、ビス[2−(2’−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ))、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、2,2’,2’’−(1,3,5−ベンゼントリイル)−トリス(1−フェニル−1H−ベンゾイミダゾール)(略称:TPBI)、3−(4−ビフェニリル)−4−フェニル−5−(4−tert−ブチルフェニル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−ビフェニリル)−4−(4−エチルフェニル)−5−(4−tert−ブチルフェニル)−1,2,4−トリアゾール(略称:p−EtTAZ)などが挙げられるが、これらに限定されることはない。また、上述した化合物の中でも、Alq、Almq、BeBq、BAlq、Zn(BOX)、Zn(BTZ)などに代表される芳香環を含むキレート配位子を有するキレート金属錯体や、BPhen、BCPなどに代表されるフェナントロリン骨格を有する有機化合物や、PBD、OXD−7などに代表されるオキサジアゾール骨格を有する有機化合物は、電子キャリアを発生しやすく、第3の有機化合物として好適な化合物群である。
一方、第3の無機化合物は、第3の有機化合物に電子を与えやすいものであれば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、アルカリ金属酸化物、アルカリ土類金属酸化物、希土類金属酸化物、アルカリ金属窒化物、アルカリ土類金属窒化物、希土類金属窒化物が電子供与性を示しやすく好適である。具体的には、酸化リチウム、酸化ストロンチウム、酸化バリウム、酸化エルビウム、窒化リチウム、窒化マグネシウム、窒化カルシウム、窒化イットリウム、窒化ランタンなどが挙げられる。特に酸化リチウム、酸化バリウム、窒化リチウム、窒化マグネシウム、窒化カルシウムは真空蒸着が可能で扱いやすいため、好適である。
なお、第3の層802は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。
次に、第2の層803について説明する。第2の層803は発光機能を担う層であり、発光性の第2の有機化合物を含む。また、第2の無機化合物を含む構成であってもよい。第2の層803は、種々の発光性の有機化合物、無機化合物を用いて形成することができる。ただし、第2の層803は、第1の層804や第3の層802に比べて電流が流れにくいと考えられるため、その膜厚は10nm〜100nm程度が好ましい。
第2の有機化合物としては、発光性の有機化合物であれば特に限定されることはなく、例えば、9,10−ジ(2−ナフチル)アントラセン(略称:DNA)、9,10−ジ(2−ナフチル)−2−tert−ブチルアントラセン(略称:t−BuDNA)、4,4’−ビス(2,2−ジフェニルビニル)ビフェニル(略称:DPVBi)、クマリン30、クマリン6、クマリン545、クマリン545T、ペリレン、ルブレン、ペリフランテン、2,5,8,11−テトラ(tert−ブチル)ペリレン(略称:TBP)、9,10−ジフェニルアントラセン(略称:DPA)、5,12−ジフェニルテトラセン、4−(ジシアノメチレン)−2−メチル−[p−(ジメチルアミノ)スチリル]−4H−ピラン(略称:DCM1)、4−(ジシアノメチレン)−2−メチル−6−[2−(ジュロリジン−9−イル)エテニル]−4H−ピラン(略称:DCM2)、4−(ジシアノメチレン)−2,6−ビス[p−(ジメチルアミノ)スチリル]−4H−ピラン(略称:BisDCM)等が挙げられる。また、ビス[2−(4’,6’−ジフルオロフェニル)ピリジナト−N,C2’]イリジウム(ピコリナート)(略称:FIrpic)、ビス{2−[3’,5’−ビス(トリフルオロメチル)フェニル]ピリジナト−N,C2’}イリジウム(ピコリナート)(略称:Ir(CFppy)(pic))、トリス(2−フェニルピリジナト−N,C2’)イリジウム(略称:Ir(ppy))、ビス(2−フェニルピリジナト−N,C2’)イリジウム(アセチルアセトナート)(略称:Ir(ppy)(acac))、ビス[2−(2’−チエニル)ピリジナト−N,C3’]イリジウム(アセチルアセトナート)(略称:Ir(thp)(acac))、ビス(2−フェニルキノリナト−N,C2’)イリジウム(アセチルアセトナート)(略称:Ir(pq)(acac))、ビス[2−(2’−ベンゾチエニル)ピリジナト−N,C3’]イリジウム(アセチルアセトナート)(略称:Ir(btp)(acac))などの燐光を放出できる化合物用いることもできる。
第2の層803を一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。
また、第2の層803においては、上述した発光を示す第2の有機化合物だけでなく、さらに他の有機化合物が添加されていてもよい。添加できる有機化合物としては、例えば、先に述べたTDATA、MTDATA、m−MTDAB、TPD、NPB、DNTPD、TCTA、Alq、Almq、BeBq、BAlq、Zn(BOX)、Zn(BTZ)、BPhen、BCP、PBD、OXD−7、TPBI、TAZ、p−EtTAZ、DNA、t−BuDNA、DPVBiなどの他、4,4’−ビス(N−カルバゾリル)ビフェニル(略称:CBP)、1,3,5−トリス[4−(N−カルバゾリル)フェニル]ベンゼン(略称:TCPB)などを用いることができるが、これらに限定されることはない。なお、このように第2の有機化合物以外に添加する有機化合物は、第2の有機化合物を効率良く発光させるため、第2の有機化合物の励起エネルギーよりも大きい励起エネルギーを有し、かつ第2の有機化合物よりも多く添加されていることが好ましい(それにより、第2の有機化合物の濃度消光を防ぐことができる)。あるいはまた、他の機能として、第2の有機化合物と共に発光を示してもよい(それにより、白色発光なども可能となる)。
第2の層803は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、R(赤)、G(緑)、B(青)の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルターを設けた構成とすることで、色純度の向上や、画素部の鏡面化(映り込み)の防止を図ることができる。フィルターを設けることで、従来必要であるとされていた円偏光板などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素部(表示画面)を見た場合に起こる色調の変化を低減することができる。
第2の層803で用いることのできる材料は低分子系有機発光材料でも高分子系有機発光材料でもよい。高分子系有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。
発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。
ポリパラフェニレンビニレン系には、ポリ(パラフェニレンビニレン) [PPV] の誘導体、ポリ(2,5−ジアルコキシ−1,4−フェニレンビニレン) [RO−PPV]、ポリ(2−(2’−エチル−ヘキソキシ)−5−メトキシ−1,4−フェニレンビニレン)[MEH−PPV]、ポリ(2−(ジアルコキシフェニル)−1,4−フェニレンビニレン)[ROPh−PPV]等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン[PPP]の誘導体、ポリ(2,5−ジアルコキシ−1,4−フェニレン)[RO−PPP]、ポリ(2,5−ジヘキソキシ−1,4−フェニレン)等が挙げられる。ポリチオフェン系には、ポリチオフェン[PT]の誘導体、ポリ(3−アルキルチオフェン)[PAT]、ポリ(3−ヘキシルチオフェン)[PHT]、ポリ(3−シクロヘキシルチオフェン)[PCHT]、ポリ(3−シクロヘキシル−4−メチルチオフェン)[PCHMT]、ポリ(3,4−ジシクロヘキシルチオフェン)[PDCHT]、ポリ[3−(4−オクチルフェニル)−チオフェン][POPT]、ポリ[3−(4−オクチルフェニル)−2,2ビチオフェン][PTOPT]等が挙げられる。ポリフルオレン系には、ポリフルオレン[PF]の誘導体、ポリ(9,9−ジアルキルフルオレン)[PDAF]、ポリ(9,9−ジオクチルフルオレン)[PDOF]等が挙げられる。
前記第2の無機化合物としては、第2の有機化合物の発光を消光しにくい無機化合物であれば何であってもよく、種々の金属酸化物や金属窒化物を用いることができる。特に、周期表第13族または第14族の金属酸化物は、第2の有機化合物の発光を消光しにくいため好ましく、具体的には酸化アルミニウム、酸化ガリウム、酸化ケイ素、酸化ゲルマニウムが好適である。ただし、これらに限定されることはない。
なお、第2の層803は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極層を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。
上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光表示装置の信頼性を向上させることができる。また、デジタル駆動、アナログ駆動どちらでも適用可能である。
よって、封止基板にカラーフィルタ(着色層)を形成してもよい。カラーフィルタ(着色層)は、蒸着法や液滴吐出法によって形成することができ、カラーフィルタ(着色層)を用いると、高精細な表示を行うこともできる。カラーフィルタ(着色層)により、各RGBの発光スペクトルにおいてブロードなピークを鋭いピークとなるように補正できるからである。
単色の発光を示す材料を形成し、カラーフィルターや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ(着色層)や色変換層は、例えば第2の基板(封止基板)に形成し、基板へ張り合わせればよい。
もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの表示装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。
第1の電極層870及び第2の電極層850は仕事関数を考慮して材料を選択する必要があり、そして第1の電極層870及び第2の電極層850は、画素構成によりいずれも陽極、又は陰極となりうる。駆動用薄膜トランジスタの極性がpチャネル型である場合、図18(A)のように第1の電極層870を陽極、第2の電極層850を陰極とするとよい。また、駆動用薄膜トランジスタの極性がnチャネル型である場合、図18(B)のように、第1の電極層870を陰極、第2の電極層850を陽極とすると好ましい。第1の電極層870および第2の電極層850に用いることのできる材料について述べる。第1の電極層870、第2の電極層850が陽極として機能する場合は仕事関数の大きい材料(具体的には4.5eV以上の材料)が好ましく、第1の電極層、第2の電極層850が陰極として機能する場合は仕事関数の小さい材料(具体的には3.5eV以下の材料)が好ましい。しかしながら、第1の層804のホール注入特性及びホール輸送特性や、第3の層802の電子注入特性及び電子輸送特性が優れているため、第1の電極層870、第2の電極層850共に、ほとんど仕事関数の制限を受けることなく、種々の材料を用いることができる。
図18(A)、(B)における発光素子は、第1の電極層870より光を取り出す構造のため、第2の電極層850は、必ずしも光透光性を有する必要はない。第2の電極層850としては、Ti、TiN、TiSi、Ni、W、WSi、WN、WSi、NbN、Cr、Pt、Zn、Sn、In、Ta、Al、Cu、Au、Ag、Mg、Ca、LiまたはMoから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚100nm〜800nmの範囲で用いればよい。
第2の電極層850は、蒸着法、スパッタ法、CVD法、印刷法または液滴吐出法などを用いて形成することができる。
また、第2の電極層850に第1の電極層870で用いる材料のような透光性を有する導電性材料を用いると、第2の電極層850からも光を取り出す構造となり、発光素子から放射される光は、第1の電極層870と第2の電極層850との両方より放射される両面放射構造とすることができる。
なお、第1の電極層870や第2の電極層850の種類を変えることで、本発明の発光素子は様々なバリエーションを有する。
図18(B)は、電界発光層860が、第1の電極層870側から第3の層802、第2の層、第1の層804の順で構成されているケースである。
以上で述べたように、本発明の発光素子は、第1の電極層870と第2の電極層850との間に狭持された層が、有機化合物と無機化合物が複合された層を含む電界発光層860から成っている。そして、有機化合物と無機化合物を混合することにより、それぞれ単独では得られない高いキャリア注入性及びキャリア輸送性という機能が得られる層(すなわち、第1の層804および第3の層802)が設けられている有機及び無機複合型の発光素子である。また、上記第1の層804、第3の層802は、第1の電極層870側に設けられる場合、特に有機化合物と無機化合物が複合された層である必要があり、第2の電極層850側に設けられる場合、有機化合物、無機化合物のみであってもよい。
なお、電界発光層860は有機化合物と無機化合物が混合された層であるが、その形成方法としては種々の手法を用いることができる。例えば、有機化合物と無機化合物の両方を抵抗加熱により蒸発させ、共蒸着する手法が挙げられる。その他、有機化合物を抵抗加熱により蒸発させる一方で、無機化合物をエレクトロンビーム(EB)により蒸発させ、共蒸着してもよい。また、有機化合物を抵抗加熱により蒸発させると同時に、無機化合物をスパッタリングし、両方を同時に堆積する手法も挙げられる。その他、湿式法により成膜してもよい。
また、第1の電極層870および第2の電極層850に関しても同様に、抵抗加熱による蒸着法、EB蒸着法、スパッタリング、湿式法などを用いることができる。
図1の表示装置では、ゲート電極層が第1のゲート電極層614と第2のゲート電極層616との積層構造であり、それぞれテーパー形状を有する。実施の形態5で詳細するが、第1のゲート電極層614と第2のゲート電極層616の形状の異なるゲート電極層を利用して、半導体層618は、第2のゲート電極層616と重畳する領域にチャネル領域、第1のゲート電極層614のみに重畳する、チャネル領域の両側の領域に低濃度不純物領域、第1のゲート電極層614及び第1のゲート電極層616と重畳しない、低濃度不純物領域の両側の領域に高濃度不純物領域を形成している。ソース電極層又はドレイン電極層604と第1の電極層610の間に介在し、電気的に接続している第1の導電層615と第2の導電層617も、第1のゲート電極層614と第2のゲート電極層616と同様に、テーパー形状を有する積層構造である。これは、第1の導電層615と第1のゲート電極層614とが、第2のゲート電極層616と第2の導電層617とが、それぞれ同材料、同工程で形成されるからである。図1の表示装置において、第1の導電層615、第2の導電層617の一部は半導体層に形成されている。よって、第1のゲート電極層614と第2のゲート電極層616とがその形状により自己整合的に、半導体層618中に不純物領域を形成するように、第2の導電層617と重畳する半導体層618の領域は、不純物領域は形成されず、第1の導電層615のみと重畳する半導体層618の領域は、低濃度不純物領域となっている。
図2は、図1の表示装置において、ゲート電極層が単層構造であり、自己整合的に形成される半導体層の不純物領域が、チャネル形成領域を挟んでソース領域、ドレイン領域のみの例を示す。従って、半導体層698の不純物領域及びソース電極層又はドレイン電極層684と、第1の電極層690とを電気的に接続する導電層697の単層構造となる。また、図1の表示装置と同様に、導電層697と重畳する半導体層698の領域には、不純物は添加されず、不純物領域は形成されない。
図2の表示装置は、基板680上に、下地膜681a、下地膜681b、薄膜トランジスタ685、ゲート絶縁層682、絶縁層683、絶縁層686、隔壁として機能する絶縁層689、第1の電極層690、電界発光層691、第2の電極層692、保護膜693を有して構成されている。薄膜トランジスタ685は、ソース領域及びドレイン領域として機能する不純物領域を有する半導体層698、ゲート絶縁層682、単層構造であるゲート電極層696、ソース電極層及びドレイン電極層684を有している。ソース電極層又はドレイン電極層684は、半導体層698の不純物領域と、導電層697とに接し、電気的に接続している。導電層697はゲート電極層696と、それぞれ同材料、同工程で作製される。導電層697は第1の電極層690に接して電気的に接続しているので、半導体層698及びソース電極層又はドレイン電極層684は、導電層697を介して第1の電極層690と電気的に接続している。また、図2の表示装置は、ゲート絶縁層682、絶縁層683、絶縁層686に設けられた開口部699にて、半導体層698の不純物領域、ソース電極層又はドレイン電極層684、導電層697、第1の電極層690がそれぞれ電気的に接続している。
発光素子688は、図1の発光素子608と同様な構成であり、透光性を有する第1の電極層690より、光が放射される。図2の表示装置の他の構成物は、図1で示す表示装置と同材料で同様に形成することができる。
以上のように、本発明を用いると、信頼性の高い表示装置を作製することができる。よって、高精細、高画質な表示装置を歩留まり良く製造することができる。
(実施の形態2)
本実施の形態における表示装置を、図3を用いて説明する。
図3に示すように本実施の形態で示す表示装置は、薄膜トランジスタを有する基板を通過して発光素子628からの光を取り出す、下面放射型の表示装置である。本実施の形態では、第1の実施の形態において、薄膜トランジスタの有するソース電極層又はドレイン電極層、第1の導電層、第2の導電層、及び第1の電極層の構造が異なる例を示す。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
図3の表示装置は、基板620上に、下地膜621a、下地膜621b、薄膜トランジスタ625、ゲート絶縁層622、絶縁層623、絶縁層626、隔壁として機能する絶縁層629、第1の電極層630、電界発光層631、第2の電極層632、保護膜633を有して構成されている。薄膜トランジスタ625は、ソース領域及びドレイン領域として機能する不純物領域を有する半導体層638、ゲート絶縁層622、2層の積層構造である第1のゲート電極層634、第2のゲート電極層636、ソース電極層及びドレイン電極層624を有している。ソース電極層又はドレイン電極層624は、半導体層638の不純物領域と、第1の導電層635、第2の導電層637とに接し、電気的に接続している。第1の導電層635は、第1のゲート電極層634と、第2の導電層637は第2のゲート電極層636と、それぞれ同材料、同工程で作製される。第2の導電層637は第1の電極層630に接して電気的に接続しているので、半導体層638及びソース電極層又はドレイン電極層624は、第1の導電層635、第2の導電層637を介して第1の電極層630と電気的に接続している。また、図1の表示装置と同様に、第2の導電層637と重畳する半導体層638の領域には、不純物は添加されないので、不純物領域は形成されず、第1の導電層635のみと重畳する半導体層638の領域には低濃度不純物領域が形成されている。
実施の形態1の表示装置においては、半導体層、ソース電極層又はドレイン電極層、導電層、第1の電極層は、絶縁層に設けられた一個所の同じ開口部に形成される構造であるが、本実施の形態では、絶縁層に2個所の開口部を設ける構造である。図3の表示装置は、ゲート絶縁層622、絶縁層623、絶縁層626に設けられた開口部639aにて、半導体層638の不純物領域、ソース電極層又はドレイン電極層624、第1の導電層635、第2の導電層637が電気的に接続している。一方、絶縁層623、絶縁層626に設けられた開口部639bにて、第1の導電層635、第2の導電層637、第1の電極層630が電気的に接続している。このように、ソース電極層又はドレイン電極層と第1の電極層をそれぞれ別の開口部で第1の導電層及び第2の導電層と接するような構成としてもよい。
本発明の表示装置においては、薄膜トランジスタのソース電極層又はドレイン電極層624と、画素電極層である発光素子の第1の電極層630とが直接積層して電気的接続を行うのではなく、第1の導電層635及び第2の導電層637を介してソース電極層又はドレイン電極層624と第1の電極層630とが電気的接続を行う。このような構造であると、ソース電極層又はドレイン電極層と、第1の電極層とが直接接触では電気的接続を行いにくい(双方間における導電性が低くコンタクトがとりにくい)材料同士、また接すると電触などの劣化が起こる材料同士であっても、間に導電層を介するので用いることができる。よって、ソース電極層又はドレイン電極層、第1の電極層に用いることができる材料の選択性が広がる。
配線として用いられるソース電極層又はドレイン電極層は、電気信号又は電力を供給する目的から低抵抗化する必要がある。一方画素電極として用いられる第1の電極層は、発光素子より放射された光を透過する目的から、透光性を有する必要がある。よって、ソース電極層又はドレイン電極層と、第1の電極層とではそれぞれ上記のような要求される特性がある。本発明の構造では、ソース電極層又はドレイン電極層と第1の電極層との積層によって生じる問題を考慮しなくてよいので、ソース電極層又はドレイン電極層、第1の電極層のそれぞれに要求される特性を備えた材料を自由に選択することができる。
また、ソース電極層又はドレイン電極層624と、第1の電極層630とが第2の導電層637上でコンタクトする構造なので、断線の心配がなく、また接触抵抗が低下する。結果、ソース電極層又はドレイン電極層624と、第1の電極層630とのコンタクト抵抗も低下する。さらに、上記利点を備えながら、半導体層のソース領域又はドレイン領域に電気的に接続するソース電極層又はドレイン電極層と、第1の電極層とを電気的に接続する機能を有する第1の導電層635及び第2の導電層637を、第1のゲート電極層634及び第2のゲート電極層636と同材料、同工程で形成し、絶縁層に第1の導電層635及び第2の導電層637に達する開口部を形成する工程も、半導体層のソース領域又はドレイン領域に達する開口部を形成する工程と同時に行うので、工程数の増加を招かない。複雑な工程を行わずに、表示装置の構造のレイアウトの自由度が広がる。従って、より高信頼性の表示装置を歩留まり良く製造することができる。
(実施の形態3)
本実施の形態における表示装置を、図4を用いて説明する。
図4に示すように本実施の形態で示す表示装置は、薄膜トランジスタを有する基板を通過して発光素子648からの光を取り出す、下面放射型の表示装置である。本実施の形態では、第1の実施の形態において、薄膜トランジスタの有するソース電極層又はドレイン電極層、第1の導電層、第2の導電層、及び第1の電極層の構造が異なる例を示す。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
図4の表示装置は、基板640上に、下地膜641a、下地膜641b、薄膜トランジスタ645、ゲート絶縁層642、絶縁層643、絶縁層646、隔壁として機能する絶縁層649、第1の電極層650、電界発光層651、第2の電極層652、保護膜653を有して構成されている。薄膜トランジスタ645は、ソース領域及びドレイン領域として機能する不純物領域を有する半導体層658、ゲート絶縁層642、2層の積層構造である第1のゲート電極層654、第2のゲート電極層656、ソース電極層及びドレイン電極層644を有している。ソース電極層又はドレイン電極層644は、半導体層658の不純物領域と、第2の導電層657とに接している。よってソース電極層又はドレイン電極層644、半導体層658の不純物領域、第1の導電層655、及び第2の導電層657は電気的に接続している。第1の導電層655は、第1のゲート電極層654と、第2の導電層657は第2のゲート電極層656と、それぞれ同材料、同工程で作製される。第2の導電層657は第1の電極層650に接して形成され電気的に接続しているので、半導体層658及びソース電極層又はドレイン電極層644は、第1の導電層655、第2の導電層657を介して第1の電極層650と電気的に接続している。また、図1の表示装置と異なり、半導体層658上に、第1の導電層655及び第2の導電層657は形成されないため、半導体層の不純物元素を添加する際、第1の導電層655及び第2の導電層657がマスクとならない。よって、本実施の形態の図4の表示装置は、第1のゲート電極層654及び第2のゲート電極層656によって自己整合的に、半導体層658にチャネル形成領域、低濃度不純物領域、高濃度不純物領域が形成される。
本実施の形態でも、実施の形態2の図3の表示装置と同様、絶縁層に2個所の開口部を設ける構造である。実施の形態2の図3の表示装置では、半導体層638の不純物領域、ソース電極層又はドレイン電極層、第1の導電層635、及び第2の導電層637を開口部639aで、接するように形成し、第2の導電層637及び第1の電極層630を開口部639bで接するように形成する。本実施の形態では、半導体層638の不純物領域、及びソース電極層又はドレイン電極層の接続をゲート絶縁層642、絶縁層643、絶縁層646に設けられた開口部659aで行い、ソース電極層又はドレイン電極層644、及び第2の導電層657の接続、第2の導電層657及び第1の電極層650の接続をそれぞれ絶縁層643、絶縁層646に設けられた開口部659bで行う。
半導体層658の不純物領域、ソース電極層又はドレイン電極層644は、第1の導電層655及び第2の導電層657を介して、第1の電極層650と電気的に接続する。このように、半導体層の不純物領域と接続したソース電極層又はドレイン電極層を絶縁層646上に引き回して、第1の導電層655と第2の導電層657との積層が露出された別の開口部659bで、第1の導電層655及び第2の導電層657と接するような構成とし、一方開口部659bで第1の導電層655及び第2の導電層657と第1の電極層650とを接するような構成としてもよい。
本発明の表示装置においては、薄膜トランジスタのソース電極層又はドレイン電極層644と、画素電極層である発光素子の第1の電極層650とが直接積層して電気的接続を行うのではなく、第1の導電層655及び第2の導電層657を介してソース電極層又はドレイン電極層644と第1の電極層650とが電気的接続を行う。このような構造であると、ソース電極層又はドレイン電極層と、第1の電極層とが直接接触では電気的接続を行いにくい(双方間における導電性が低くコンタクトがとりにくい)材料同士、また接すると電触などの劣化が起こる材料同士であっても、間に導電層を介するので用いることができる。よって、ソース電極層又はドレイン電極層、第1の電極層に用いることができる材料の選択性が広がる。
配線として用いられるソース電極層又はドレイン電極層は、電気信号又は電力を供給する目的から低抵抗化する必要がある。一方画素電極として用いられる第1の電極層は、発光素子より放射された光を透過する目的から、透光性を有する必要がある。よって、ソース電極層又はドレイン電極層と、第1の電極層とではそれぞれ上記のような要求される特性がある。本発明の構造では、ソース電極層又はドレイン電極層と第1の電極層との積層によって生じる問題を考慮しなくてよいので、ソース電極層又はドレイン電極層、第1の電極層のそれぞれに要求される特性を備えた材料を自由に選択することができる。
また、ソース電極層又はドレイン電極層644と、第1の電極層650とが第2の導電層657上でコンタクトする構造なので、断線の心配がなく、また接触抵抗が低下する。結果、ソース電極層又はドレイン電極層644と、第1の電極層650とのコンタクト抵抗も低下する。さらに、上記利点を備えながら、半導体層のソース領域又はドレイン領域に電気的に接続するソース電極層又はドレイン電極層と、第1の電極層とを電気的に接続する機能を有する第1の導電層655及び第2の導電層657を、第1のゲート電極層654及び第2のゲート電極層656と同材料、同工程で形成し、絶縁層に第1の導電層655及び第2の導電層657に達する開口部を形成する工程も、半導体層のソース領域又はドレイン領域に達する開口部を形成する工程と同時に行うので、工程数の増加を招かない。複雑な工程を行わずに、表示装置の構造のレイアウトの自由度が広がる。従って、より高信頼性の表示装置を歩留まり良く製造することができる。
(実施の形態4)
本実施の形態における表示装置を、図5を用いて説明する。
図5に示すように本実施の形態で示す表示装置は、薄膜トランジスタを有する基板を通過して発光素子668からの光を取り出す、下面放射型の表示装置である。本実施の形態では、第1の実施の形態において、薄膜トランジスタの有するソース電極層又はドレイン電極層、第1の導電層、第2の導電層、及び第1の電極層の構造が異なる例を示す。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
図5の表示装置は、基板660上に、下地膜661a、下地膜661b、薄膜トランジスタ665、ゲート絶縁層662、絶縁層663、絶縁層666、隔壁として機能する絶縁層669、第1の電極層670、電界発光層671、第2の電極層672、保護膜673を有して構成されている。薄膜トランジスタ665は、ソース領域及びドレイン領域として機能する不純物領域を有する半導体層678、ゲート絶縁層662、2層の積層構造である第1のゲート電極層674、第2のゲート電極層676、ソース電極層及びドレイン電極層664を有している。ソース電極層又はドレイン電極層664は、半導体層678の不純物領域と、第2の導電層677とに接している。よってソース電極層又はドレイン電極層664、半導体層678の不純物領域、第1の導電層675、及び第2の導電層677は電気的に接続している。第1の導電層675は、第1のゲート電極層674と、第2の導電層677は第2のゲート電極層676と、それぞれ同材料、同工程で作製される。第2の導電層677は第1の電極層670に接して形成され電気的に接続しているので、半導体層678及びソース電極層又はドレイン電極層664は、第1の導電層675、第2の導電層677を介して第1の電極層670と電気的に接続している。また、実施の形態3と同様、図1の表示装置と異なり、半導体層678上に、第1の導電層675及び第2の導電層677は形成されないため、半導体層の不純物元素を添加する際、第1の導電層675及び第2の導電層677がマスクとならない。よって、本実施の形態の図5の表示装置は、第1のゲート電極層674及び第2のゲート電極層676によって自己整合的に、半導体層678にチャネル形成領域、低濃度不純物領域、高濃度不純物領域が形成される。
本実施の形態は、絶縁層に3個所の開口部を設ける構造である。本実施の形態では、半導体層678の不純物領域、及びソース電極層又はドレイン電極層664の接続をゲート絶縁層662、絶縁層663、絶縁層666に設けられた開口部679aで行い、ソース電極層又はドレイン電極層664、及び第2の導電層677の接続を絶縁層663、絶縁層666に設けられた開口部679b、第2の導電層677及び第1の電極層670の接続をそれぞれ絶縁層663、絶縁層666に設けられた開口部679cで行う。
半導体層678の不純物領域、ソース電極層又はドレイン電極層664は、第1の導電層675及び第2の導電層677を介して、第1の電極層670と電気的に接続する。このように、半導体層の不純物領域と接続したソース電極層又はドレイン電極層664を絶縁層666上に引き回して、第1の導電層675と第2の導電層677との積層が露出された別の開口部679bで、第1の導電層675及び第2の導電層677と接続するような構成とし、一方第1の導電層675と第2の導電層677との積層が露出された別の開口部679cで第1の導電層675及び第2の導電層677と第1の電極層670とを接続するような構成としてもよい。
本発明の表示装置においては、薄膜トランジスタのソース電極層又はドレイン電極層664と、画素電極層である発光素子の第1の電極層670とが直接積層して電気的接続を行うのではなく、第1の導電層675及び第2の導電層677を介してソース電極層又はドレイン電極層664と第1の電極層670とが電気的接続を行う。このような構造であると、ソース電極層又はドレイン電極層と、第1の電極層とが直接接触では電気的接続を行いにくい(双方間における導電性が低くコンタクトがとりにくい)材料同士、また接すると電触などの劣化が起こる材料同士であっても、間に導電層を介するので用いることができる。よって、ソース電極層又はドレイン電極層、第1の電極層に用いることができる材料の選択性が広がる。
配線として用いられるソース電極層又はドレイン電極層は、電気信号又は電力を供給する目的から低抵抗化する必要がある。一方画素電極として用いられる第1の電極層は、発光素子より放射された光を透過する目的から、透光性を有する必要がある。よって、ソース電極層又はドレイン電極層と、第1の電極層とではそれぞれ上記のような要求される特性がある。本発明の構造では、ソース電極層又はドレイン電極層と第1の電極層との積層によって生じる問題を考慮しなくてよいので、ソース電極層又はドレイン電極層、第1の電極層のそれぞれに要求される特性を備えた材料を自由に選択することができる。
また、ソース電極層又はドレイン電極層664と、第1の電極層670とが第2の導電層677上でコンタクトする構造なので、断線の心配がなく、また接触抵抗が低下する。結果、ソース電極層又はドレイン電極層664と、第1の電極層670とのコンタクト抵抗も低下する。さらに、上記利点を備えながら、半導体層のソース領域又はドレイン領域と電気的に接続するソース電極層又はドレイン電極層と、第1の電極層とを電気的に接続する機能を有する第1の導電層675及び第2の導電層677を、第1のゲート電極層674及び第2のゲート電極層676と同材料、同工程で形成し、絶縁層に第2の導電層677に達する開口部を形成する工程も、半導体層のソース領域又はドレイン領域に達する開口部を形成する工程と同時に行うので、工程数の増加を招かない。複雑な工程を行わずに、表示装置の構造のレイアウトの自由度が広がる。従って、より高信頼性の表示装置を歩留まり良く製造することができる。
(実施の形態5)
本実施の形態における表示装置の作製方法を、図6乃至図10、図16、図17を用いて詳細に説明する。
図16(A)は本発明に係る表示パネルの構成を示す上面図であり、絶縁表面を有する基板2700上に画素2702をマトリクス上に配列させた画素部2701、走査線側入力端子2703、信号線側入力端子2704が形成されている。画素数は種々の規格に従って設ければ良く、XGAであれば1024×768×3(RGB)、UXGAであれば1600×1200×3(RGB)、フルスペックハイビジョンに対応させるのであれば1920×1080×3(RGB)とすれば良い。
画素2702は、走査線側入力端子2703から延在する走査線と、信号線側入力端子2704から延在する信号線とが交差することで、マトリクス状に配設される。画素2702のそれぞれには、スイッチング素子とそれに接続する画素電極層が備えられている。スイッチング素子の代表的な一例はTFTであり、TFTのゲート電極層側が走査線と、ソース若しくはドレイン側が信号線と接続されることにより、個々の画素を外部から入力する信号によって独立して制御可能としている。
TFTは、その主要な構成要素として、半導体層、ゲート絶縁層及びゲート電極層が挙げられ、半導体層に形成されるソース領域及びドレイン領域に接続する配線層がそれに付随する。構造的には基板側から半導体層、ゲート絶縁層及びゲート電極層を配設したトップゲート型と、基板側からゲート電極層、ゲート絶縁層及び半導体層を配設したボトムゲート型などが代表的に知られているが、本発明においてはそれらの構造のどのようなものを用いても良い。
図16(A)は、走査線及び信号線へ入力する信号を、外付けの駆動回路により制御する表示パネルの構成を示しているが、図17(A)に示すように、COG(Chip on Glass)方式によりドライバIC2751を基板2700上に実装しても良い。また他の実装形態として、図17(B)に示すようなTAB(Tape Automated Bonding)方式を用いてもよい。ドライバICは単結晶半導体基板に形成されたものでも良いし、ガラス基板上にTFTで回路を形成したものであっても良い。図17において、ドライバIC2751は、FPC(Flexible printed circuit)2750と接続している。
また、画素に設けるTFTを結晶性を有する半導体で形成する場合には、図16(B)に示すように走査線側駆動回路3702を基板3700上に形成することもできる。図16(B)において、画素部3701は、信号線側入力端子3704と接続した図16(A)と同様に外付けの駆動回路により制御する。画素に設けるTFTを移動度の高い、多結晶(微結晶)半導体、単結晶半導体などで形成する場合は、図16(C)は、画素部4701、走査線駆動回路4702と、信号線駆動回路4704を基板4700上に一体形成することもできる。
図6に示すように絶縁表面を有する基板100の上に下地膜として、スパッタリング法、PVD法(Physical Vapor Deposition)、減圧CVD法(LPCVD法)、またはプラズマCVD法等のCVD法(Chemical Vapor Deposition)などにより窒化酸化珪素膜(SiNO)を用いて下地膜101aを10〜200nm(好ましくは50〜100nm)形成し、酸化窒化珪素膜(SiON)を用いて下地膜101bを50〜200nm(好ましくは100〜150nm)積層する。又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド(polyimide)、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いてもよい。また、ベンゾシクロブテン、パリレン、ポリイミドなどの有機材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いてもよい。また、液滴吐出法や、印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)、スピンコート法などの塗布法、ディッピング法などを用いることもできる。本実施の形態では、プラズマCVD法を用いて下地膜101a、下地膜101bを形成する。基板100としてはガラス基板、石英基板やシリコン基板、金属基板、またはステンレス基板の表面に絶縁膜を形成したものを用いて良い。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよいし、フィルムのような可撓性基板を用いても良い。プラスチック基板としてはPET(ポリエチレンテレフタレート)、PEN(ポリエチレンナフタレート)、PES(ポリエーテルスルフォン)からなる基板、可撓性基板としてはアクリル等の合成樹脂を用いることができる。本実施の形態で作製する表示装置は、基板100を通過させて発光素子よりの光を取り出す構成であるので、基板100は透光性を有する必要がある。
下地膜としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを用いることができ、単層でも2層、3層といった積層構造でもよい。なお本明細書中において酸化窒化珪素とは酸素の組成比が窒素の組成比より大きい物質であり、窒素を含む酸化珪素とも言える。同様に、窒化酸化珪素とは、窒素の組成比が酸素の組成比より大きい物質であり、酸素を含む窒化珪素とも言える。本実施の形態では、基板上にSiH、NH、NO、N及びHを反応ガスとして窒化酸化珪素膜を膜厚50nm形成し、SiH及びNOを反応ガスとして酸化窒化珪素膜を膜厚100nmで形成する。また窒化酸化珪素膜の膜厚を140nm、積層する酸化窒化珪素膜の膜厚を100nmとしてもよい。
次いで、下地膜上に半導体膜を形成する。半導体膜は25〜200nm(好ましくは30〜150nm)の厚さで種種の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜すればよい。本実施の形態では、非晶質半導体膜を、レーザ結晶化し、結晶性半導体膜とするものを用いるのが好ましい。
半導体膜を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質半導体(以下「アモルファス半導体:AS」ともいう。)、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いはセミアモルファス(微結晶若しくはマイクロクリスタルとも呼ばれる。以下「SAS」ともいう。)半導体などを用いることができる。
SASは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、0.5〜20nmの結晶領域を観測することが出来、珪素を主成分とする場合にはL−Oフォノンに由来するラマンスペクトルが520cm−1よりも低波数側にシフトしている。X線回折では珪素結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。未結合手(ダングリングボンド)の終端化するために水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。SASは、珪素を含む気体をグロー放電分解(プラズマCVD)して形成する。珪素を含む気体としては、SiH、その他にもSi、SiHCl、SiHCl、SiCl、SiFなどを用いることが可能である。またF、GeFを混合させても良い。この珪素を含む気体をH、又は、HとHe、Ar、Kr、Neから選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は2〜1000倍の範囲、圧力は概略0.1Pa〜133Paの範囲、電源周波数は1MHz〜120MHz、好ましくは13MHz〜60MHzである。基板加熱温度は300℃以下が好ましく、100〜200℃の基板加熱温度でも形成可能である。ここで、主に成膜時に取り込まれる不純物元素として、酸素、窒素、炭素などの大気成分に由来する不純物は1×1020cm−3以下とすることが望ましく、特に、酸素濃度は5×1019cm−3以下、好ましくは1×1019cm−3以下となるようにすることが好ましい。また、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なSASが得られる。また半導体膜としてフッ素を含む珪素を含む気体より形成されるSAS層に水素を含む珪素を含む気体より形成されるSAS層を積層してもよい。
非晶質半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコンなどがあげられる。ポリシリコン(多結晶シリコン)には、800℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、600℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを添加し結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、セミアモルファス半導体又は半導体膜の一部に結晶相を含む半導体を用いることもできる。
半導体膜に、結晶性半導体膜を用いる場合、その結晶性半導体膜の作製方法は、レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等を用いれば良い。また、SASである微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質半導体膜にレーザ光を照射する前に、窒素雰囲気下500℃で1時間加熱することによって非晶質半導体膜の含有水素濃度を1×1020atoms/cm以下にまで放出させる。これは水素を多く含んだ非晶質半導体膜にレーザ光を照射すると非晶質半導体膜が破壊されてしまうからである。結晶化のための加熱処理は、加熱炉、レーザ照射、若しくはランプから発する光の照射(ランプアニールともいう)などを用いることができる。加熱方法としてGRTA(Gas Rapid Thermal Anneal)法、LRTA(Lamp Rapid Thermal Anneal)法等のRTA法がある。
非晶質半導体膜への金属元素の導入の仕方としては、当該金属元素を非晶質半導体膜の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、CVD法、プラズマ処理法(プラズマCVD法も含む)、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体膜の表面のぬれ性を改善し、非晶質半導体膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのUV光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。
連続発振が可能な固体レーザを用い、基本波の第2高調波〜第4高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Nd:YVOレーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いるのが望ましい。具体的には、連続発振のYVOレーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力数W以上のレーザ光を得る。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体膜に照射する。このときのエネルギー密度は0.001〜100MW/cm程度(好ましくは0.1〜10MW/cm)が必要である。そして、走査速度を0.5〜2000cm/sec程度(好ましくは10〜200cm/sec)とし、照射する。
レーザのビーム形状は、線状とすると好ましい。その結果、スループットを向上させることができる。またさらにレーザは、半導体膜表面に対して入射角θ(0<θ<90度)を持たせて照射させるとよい。レーザの干渉を防止することができるからである。
このようなレーザと、半導体膜とを相対的に走査することにより、レーザ照射を行うことができる。またレーザ照射において、ビームを精度よく重ね合わせたり、レーザ照射開始位置やレーザ照射終了位置を制御したりするため、マーカーを形成することもできる。マーカーは非晶質半導体膜と同時に、基板上へ形成すればよい。
なおレーザは、連続発振またはパルス発振の気体レーザ、固体レーザ、銅蒸気レーザまたは金蒸気レーザなどを用いることができる。気体レーザとして、エキシマレーザ、Arレーザ、Krレーザ、He−Cdレーザなどがあり、固体レーザとして、YAGレーザ、YVOレーザ、YLFレーザ、YAlOレーザ、Yレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザなどが挙げられる。
また、パルス発振のレーザ光の発振周波数を0.5MHz以上とし、通常用いられている数十Hz〜数百Hzの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行っても良い。パルス発振でレーザ光を半導体膜に照射してから半導体膜が完全に固化するまでの時間は数十nsec〜数百nsecと言われている。よって上記周波数帯を用いることで、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。したがって、半導体膜中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜が形成される。具体的には、含まれる結晶粒の走査方向における幅が10〜30μm、走査方向に対して垂直な方向における幅が1〜5μm程度の結晶粒の集合を形成することができる。該走査方向に沿って長く延びた単結晶の結晶粒を形成することで、少なくとも薄膜トランジスタのチャネル方向には結晶粒界のほとんど存在しない半導体膜の形成が可能となる。
また、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光の照射により半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じるしきい値のばらつきを抑えることができる。
非晶質半導体膜の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。
本実施の形態では、下地膜101b上に、非晶質半導体膜を形成し、非晶質半導体膜を結晶化させることによって結晶性半導体膜を形成する。非晶質半導体膜としては、SiH、Hの反応ガスにより形成する非晶質珪素を用いる。本実施の形態において、下地膜101a、下地膜101b、非晶質半導体膜は、同チャンバー内で真空を破らずに330℃の同一温度下で、反応ガスを切り変えながら連続的に形成する。
非晶質半導体膜上に形成された酸化膜を除去した後、酸素雰囲気中でのUV光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を1nm〜5nm形成する。本実施の形態では、結晶化を助長する元素としてNiを用いる。Ni酢酸塩10ppmを含有した水溶液をスピンコーティング法により塗布する。
本実施の形態では、熱処理をRTA法により750℃で3分間行った後、半導体膜上に形成される酸化膜を除去し、レーザ光を照射する。非晶質半導体膜は以上の結晶化処理により結晶化し、結晶性半導体膜として形成される。
金属元素を用いた結晶化を行った場合、金属元素を低減、又は除去するためにゲッタリング工程を施す。本実施の形態では、非晶質半導体膜をゲッタリングシンクとして金属元素を捕獲する。まず、結晶性半導体膜上に酸素雰囲気中でのUV光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を形成する。酸化膜は加熱処理によって厚膜化することが望ましい。次いでプラズマCVD法(本実施の形態における条件350W、35Pa)を用いて、非晶質半導体膜を50nmの膜厚で形成する。
その後、RTA法により744℃で3分間熱処理を行い、金属元素を低減、又は除去する。熱処理は窒素雰囲気下で行ってもよい。そして、ゲッタリングシンクとなっていた非晶質半導体膜、及び非晶質半導体膜上に形成された酸化膜をフッ酸等により除去し、金属元素が低減、又は除去された結晶性半導体膜102を得ることができる(図6(A)参照。)。本実施の形態では、ゲッタリングシンクとなった非晶質半導体膜の除去をTMAH(Tetramethyl ammonium hydroxide)を用いて行う。
このようにして得られた半導体膜に対して、薄膜トランジスタのしきい値電圧を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。この不純物元素のドーピングは、結晶化工程の前の非晶質半導体膜に行ってもよい。非晶質半導体膜の状態で不純物元素をドーピングすると、その後の結晶化のための加熱処理によって、不純物の活性化も行うことができる。また、ドーピングの際に生じる欠陥等も改善することができる。
次に結晶性半導体膜102を、マスクを用いて所望の形状へ加工する。本実施の形態では結晶性半導体膜102上に形成された酸化膜を除去した後、新たに酸化膜を形成する。そして、フォトマスクを作製し、フォトリソグラフィ法を用いた加工処理により、半導体層103、半導体層104、半導体層105、及び半導体層106を形成する。
エッチング加工は、プラズマエッチング(ドライエッチング)又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、CF、NF、Cl、BClなどのフッ素を含むガス又は塩素を含むガスを用い、HeやArなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。
本発明において、配線層若しくは電極層を形成する導電層や、所定のパターンを形成するためのマスク層などを、液滴吐出法のような選択的にパターンを形成できる方法により形成してもよい。液滴吐出(噴出)法(その方式によっては、インクジェット法とも呼ばれる。)は、特定の目的に調合された組成物の液滴を選択的に吐出(噴出)して所定の構成物(導電層や絶縁層など)を形成することができる。この際、被形成領域にぬれ性や密着性を制御する処理を行ってもよい。また、パターンが転写、または描写できる方法、例えば印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)なども用いることができる。
本実施の形態において、用いるマスクは、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いることもできる。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。液滴吐出法を用いる場合、いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。
半導体層上の酸化膜を除去し、半導体層103、半導体層104、半導体層105、及び半導体層106を覆うゲート絶縁層107を形成する。ゲート絶縁層107はプラズマCVD法またはスパッタ法などを用い、厚さを10〜150nmとして珪素を含む絶縁膜で形成する。ゲート絶縁層107としては、窒化珪素、酸化珪素、酸化窒化珪素、窒化酸化珪素に代表される珪素の酸化物材料又は窒化物材料等の材料で形成すればよく、積層でも単層でもよい。また、絶縁層は窒化珪素膜、酸化珪素膜、窒化珪素膜の3層の積層、酸化窒化珪素膜の単層、2層からなる積層でも良い。好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。さらに半導体層とゲート絶縁層の間に、膜厚1〜100nm、好ましくは1〜10nm、さらに好ましくは2〜5nmである膜厚の薄い酸化珪素膜を形成してもよい。薄い酸化珪素膜の形成方法としては、GRTA法、LRTA法等を用いて半導体領域表面を酸化し、熱酸化膜を形成することで、膜厚の薄い酸化珪素膜を形成することができる。なお、低い成膜温度でゲートリーク電流に少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。本実施の形態では、ゲート絶縁層107として酸化窒化珪素膜を膜厚115nm形成する。
次いで、ゲート絶縁層107上にゲート電極層として用いる膜厚20〜100nmの第1の導電膜108と、膜厚100〜400nmの第2の導電膜109とを積層して形成する(図6(B)参照。)。第1の導電膜108及び第2の導電膜109は、スパッタリング法、蒸着法、CVD法等の手法により形成することができる。第1の導電膜108及び第2の導電膜109はタンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ネオジウム(Nd)から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、第1の導電膜108及び第2の導電膜109としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金を用いてもよい。また、2層構造に限定されず、例えば、第1の導電膜として膜厚50nmのタングステン膜、第2の導電膜として膜厚500nmのアルミニウムとシリコンの合金(Al−Si)膜、第3の導電膜として膜厚30nmの窒化チタン膜を順次積層した3層構造としてもよい。また、3層構造とする場合、第1の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第2の導電膜のアルミニウムとシリコンの合金(Al−Si)膜に代えてアルミニウムとチタンの合金膜(Al−Ti)を用いてもよいし、第3の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。本実施の形態では、第1の導電膜108として窒化タンタル(TaN)を膜厚30nm形成し、第2の導電膜109としてタングステン(W)を膜厚370nm形成する。
次に、フォトリソグラフィ法を用いてレジストからなるマスク110a、マスク110b、マスク110c、マスク110d、マスク110e、マスク110f及びマスク110gを形成し、第1の導電膜108及び第2の導電膜109を所望の形状へ加工し、第1のゲート電極層121、第1のゲート電極層122、第1のゲート電極層124、第1のゲート電極層125、第1のゲート電極層126、及び導電層157、並びに導電層111、導電層112、導電層114、導電層115、導電層116、及び導電層156を形成する(図6(C)参照。)。ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング条件(コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等)を適宜調節することにより、第1のゲート電極層121、第1のゲート電極層122、第1のゲート電極層124、第1のゲート電極層125、第1のゲート電極層126、及び第1の導電層157、並びに導電層111、導電層112、導電層114、導電層115、導電層116、及び導電層156を所望のテーパー形状を有するようにエッチングすることができる。また、テーパー形状は、マスク110a、マスク110b、マスク110d、マスク110e、マスク110f、及びマスク110gの形状によっても角度等を制御することができる。なお、エッチング用ガスとしては、Cl、BCl、SiClもしくはCClなどを代表とする塩素を含むガス、CF、CF、SFもしくはNFなどを代表とするフッ素を含むガス又はOを適宜用いることができる。本実施の形態では、CF、Cl、Oからなるエッチング用ガスを用いて第2の導電膜109のエッチングを行い、連続してCF、Clからなるエッチング用ガスを用いて第1の導電膜108をエッチングする。
次に、マスク110a、マスク110b、マスク110d、マスク110e、マスク110f、及びマスク110gを用いて、導電層111、導電層112、導電層114、導電層115、導電層116、及び導電層156を所望の形状へ加工する。このとき、導電層を形成する第2の導電膜109と、第1のゲート電極層を形成する第1の導電膜108との選択比の高いエッチング条件で、導電層をエッチングする。このエッチングによって、導電層111、導電層112、導電層114、導電層115、導電層116、及び導電層156をエッチングし、第2のゲート電極層131、第2のゲート電極層132、第2のゲート電極層134、第2のゲート電極層135、第2のゲート電極層136、及び第2の導電層158を形成する。本実施の形態では、第2のゲート電極層131、第2のゲート電極層132、第2のゲート電極層134、第2のゲート電極層135、第2のゲート電極層136、及び第2の導電層158もテーパー形状を有しているが、そのテーパー角度は、第1のゲート電極層121、第1のゲート電極層122、第1のゲート電極層124、第1のゲート電極層125、及び第1のゲート電極層126、第1の導電層157の有するテーパー角度より大きい。なおテーパー角度とは第1のゲート電極層、第2のゲート電極層、導電層表面に対する側面の角度である。よって、テーパー角度を大きくし、90度の場合導電層は垂直な側面を有しており、側面の角度が垂直に近い形状であってもよい。本実施の形態では、第2のゲート電極層を形成するためのエッチング用ガスとしてCl、SF、Oを用いる。
本実施の形態では第1のゲート電極層、導電層、及び第2のゲート電極層を、テーパー形状を有する様に形成するため、2層のゲート電極層両方がテーパー形状を有している。しかし、本発明はそれに限定されず、ゲート電極層の一層のみがテーパー形状を有し、他方は異方性エッチングによって垂直な側面を有していてもよい。本実施の形態のように、テーパー角度も積層するゲート電極層間で異なっていても良いし、同一でもよい。テーパー形状を有することによって、その上に積層する膜の被覆性が向上し、欠陥が軽減されるので信頼性が向上する。
ゲート電極層はその構成と形状によって様々な構造をとりうる。よって作製される表示装置も様々な構造を示す。半導体層中の不純物領域は、ゲート電極層をマスクとして自己整合的に形成される場合、ゲート電極層の構造によってその不純物領域の構造や濃度分布が変化する。以上のことも考慮して設計を行うと所望の機能を有する薄膜トランジスタを作製することができる。
以上の工程によって、周辺駆動回路領域204に第1のゲート電極層121及び第2のゲート電極層131からなるゲート電極層117、第1のゲート電極層122及び第2のゲート電極層132からなるゲート電極層118、画素領域206に第1のゲート電極層124及び第2のゲート電極層134からなるゲート電極層127、第1のゲート電極層125及び第2のゲート電極層135からなるゲート電極層128、第1のゲート電極層126及び第2のゲート電極層136からなるゲート電極層129、第1の導電層157及び第2の導電層158からなる導電層130を形成することができる(図6(D)参照。)。本実施の形態では、ゲート電極層の形成をドライエッチングで行うがウェットエッチングでもよい。
ゲート電極層を形成する際のエッチング工程によって、ゲート絶縁層107は多少エッチングされ、膜厚が減る(いわゆる膜減り)ことがある。
ゲート電極層を形成する際、ゲート電極層の幅を細くすることによって、高速動作が可能な薄膜トランジスタを形成することができる。ゲート電極層をチャネル方向の幅を細く形成する2つの方法を以下に示す。
第1の方法はゲート電極層のマスクを形成した後、マスクを幅方向にエッチング、アッシング等によりスリミングして、さらに幅の細いマスクを形成する。あらかじめ幅細い形状に形成されたマスクを用いることによって、ゲート電極層も幅細い形状に形成することができる。
次に、第2の方法は通常のマスクを形成し、そのマスクを用いてゲート電極層を形成する。次に得られたゲート電極層を幅方向にさらにサイドエッチングして細らせる。よって最終的に幅の細いゲート電極層を形成することができる。以上の工程を経ることによって、後にチャネル長の短い薄膜トランジスタを形成することが可能であり、高速度動作が可能な薄膜トランジスタで構成された回路を作製することが可能である。
次に、ゲート電極層117、ゲート電極層118、ゲート電極層127、ゲート電極層128、ゲート電極層129、導電層130をマスクとして、n型を付与する不純物元素151を添加し、第1のn型不純物領域140a、第1のn型不純物領域140b、第1のn型不純物領域141a、第1のn型不純物領域141b、第1のn型不純物領域142a、第1のn型不純物領域142b、第1のn型不純物領域142c、第1のn型不純物領域143a、第1のn型不純物領域143bを形成する(図7(A)参照。)。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン(PH)(Pの組成比率は5%)を用い、ガス流量80sccm、ビーム電流54μA/cm、加速電圧50kV、添加するドーズ量7.0×1013ions/cmでドーピングを行う。ここでは、第1のn型不純物領域140a、第1のn型不純物領域140b、第1のn型不純物領域141a、第1のn型不純物領域141b、第1のn型不純物領域142a、第1のn型不純物領域142b、第1のn型不純物領域142c、第1のn型不純物領域143a、第1のn型不純物領域143bに、n型を付与する不純物元素が1×1017〜5×1018/cm程度の濃度で含まれるように添加する。本実施の形態では、n型を付与する不純物元素としてリン(P)を用いる。
本実施の形態では、不純物領域がゲート絶縁層を介してゲート電極層と重なる領域をLov領域と示し、不純物領域がゲート絶縁層を介してゲート電極層と重ならない領域をLoff領域と示す。図7では、不純物領域においてハッチングと白地で示されているが、これは、白地部分に不純物元素が添加されていないということを示すのではなく、この領域の不純物元素の濃度分布がマスクやドーピング条件を反映していることを直感的に理解できるようにしたためである。なお、このことは本明細書の他の図面においても同様である。
次に半導体層103、半導体層105の一部、半導体層106を覆うマスク153a、マスク153b、マスク153c、及びマスク153dを形成する。マスク153a、マスク153b、マスク153c、マスク153d、第2のゲート電極層132をマスクとしてn型を付与する不純物元素152を添加し、第2のn型不純物領域144a、第2のn型不純物領域144b、第3のn型不純物領域145a、第3のn型不純物領域145b、第2のn型不純物領域147a、第2のn型不純物領域147b、第2のn型不純物領域147cが形成される(図7(B)参照。)。本実施の形態では、不純物元素を含むドーピングガスとしてPH(Pの組成比率は5%)を用い、ガス流量80sccm、ビーム電流540μA/cm、加速電圧70kV、添加するドーズ量5.0×1015ions/cmでドーピングを行う。ここでは、第2のn型不純物領域144a、第2のn型不純物領域144bにn型を付与する不純物元素が5×1019〜5×1020/cm程度の濃度で含まれるように添加する。第3のn型不純物領域145a、第3のn型不純物領域145bは、第3のn型不純物領域148a、第3のn型不純物領域148b、第3のn型不純物領域148c、第3のn型不純物領域148dと同程度、もしくは少し高めの濃度でn型を付与する不純物元素を含むように形成される。また、半導体層104にチャネル形成領域146、半導体層105にチャネル形成領域149a及びチャネル形成領域149bが形成される。
第2のn型不純物領域144a、第2のn型不純物領域144b、第2のn型不純物領域147a、第2のn型不純物領域147b、第2のn型不純物領域147cは高濃度n型不純物領域であり、ソース、ドレインとして機能する。一方、第3のn型不純物領域145a、第3のn型不純物領域145b、第3のn型不純物領域148a、第3のn型不純物領域148b、第3のn型不純物領域148c、第3のn型不純物領域148dは低濃度不純物領域であり、LDD(LightlyDoped Drain)領域となる。n型不純物領域145a、n型不純物領域145bは、ゲート絶縁層107を介して、第1のゲート電極層122に覆われているのでLov領域であり、ドレイン近傍の電界を緩和し、ホットキャリアによるオン電流の劣化を抑制することが可能である。この結果、高速動作が可能な薄膜トランジスタを形成することができる。一方、第3のn型不純物領域148a、第3のn型不純物領域148b、第3のn型不純物領域148c、第3のn型不純物領域148dはゲート電極層127、ゲート電極層128に覆われていないLoff領域に形成されるため、ドレイン近傍の電界を緩和してホットキャリア注入による劣化を防ぐとともに、オフ電流を低減する効果がある。この結果、信頼性の高く、低消費電力の半導体装置を作製することが可能である。
次に、マスク153a、マスク153b、マスク153c及びマスク153dを除去し、半導体層103、半導体層105を覆うマスク155a、マスク155bを形成する。マスク155a、マスク155b、ゲート電極層117、ゲート電極層129、及び導電層130をマスクとしてp型を付与する不純物元素154を添加し、第1のp型不純物領域160a、第1のp型不純物領域160b、第1のp型不純物領域163a、第1のp型不純物領域163b、第2のp型不純物領域161a、第2のp型不純物領域161b、第2のp型不純物領域164a、第2のp型不純物領域164b、第2のp型不純物領域164cが形成される(図7(C)参照。)。本実施の形態では、不純物元素としてボロン(B)を用いるため、不純物元素を含むドーピングガスとしてジボラン(B)(Bの組成比率は15%)を用い、ガス流量70sccm、ビーム電流180μA/cm、加速電圧80kV、添加するドーズ量2.0×1015ions/cmでドーピングを行う。ここでは、第1のp型不純物領域160a、第1のp型不純物領域160b、第1のp型不純物領域163a、第1のp型不純物領域163b、第2のp型不純物領域161a、第2のp型不純物領域161b、第2のp型不純物領域164a、第2のp型不純物領域164bにp型を付与する不純物元素が1×1020〜5×1021/cm程度の濃度で含まれるように添加する。本実施の形態では、第2のp型不純物領域161a、第2のp型不純物領域161b、第2のp型不純物領域164a、第2のp型不純物領域164bは、ゲート電極層117及びゲート電極層129の形状を反映し、自己整合的に第1のp型不純物領域160a、第1のp型不純物領域160b、第1のp型不純物領域163a、第1のp型不純物領域163bより低濃度となるように形成する。また、半導体層103にチャネル形成領域162、半導体層106にチャネル形成領域165が形成される。半導体層106上には、ゲート電極層129の他に、導電層130の一部も重畳している。よって、実施の形態1で示す表示装置の同様に、p型を付与する不純物元素154の添加の際に、導電層130もマスクとなり、第2の導電層158と重畳する半導体層106の領域は、p型を付与する不純物元素は添加されず領域159となり、第1の導電層157のみが重畳する半導体層106の領域は、第2のp型不純物領域164cとなる。
第1のp型不純物領域160a、第1のp型不純物領域160b、第1のp型不純物領域163a、第1のp型不純物領域163bは高濃度p型不純物領域であり、ソース、ドレインとして機能する。一方、第2のp型不純物領域161a、第2のp型不純物領域161b、第2のp型不純物領域164a、第2のp型不純物領域164bは低濃度不純物領域であり、LDD(LightlyDoped Drain)領域となる。第2のp型不純物領域161a、第2のp型不純物領域161b、第2のp型不純物領域164a、第2のp型不純物領域164bは、ゲート絶縁層107を介して、第1のゲート電極層121、第1のゲート電極層126に覆われているのでLov領域であり、ドレイン近傍の電界を緩和し、ホットキャリアによるオン電流の劣化を抑制することが可能である。
マスク155a、マスク155bをOアッシングやレジスト剥離液により除去し、酸化膜も除去する。その後、ゲート電極層の側面を覆うように、絶縁膜、いわゆるサイドウォールを形成してもよい。サイドウォールは、プラズマCVD法や減圧CVD(LPCVD)法を用いて、珪素を有する絶縁膜により形成することができる。
不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行ってもよい。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と半導体層との界面へのプラズマダメージを回復することができる。
次いで、ゲート電極層、ゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、絶縁膜167と絶縁膜168との積層構造とする(図8(A)参照。)。絶縁膜167として窒化酸化珪素膜を膜厚100nm形成し、絶縁膜168として酸化窒化珪素膜を膜厚900nm形成し、積層構造とする。また、ゲート電極層、ゲート絶縁層を覆って、酸化窒化珪素膜を膜厚30nm形成し、窒化酸化珪素膜を膜厚140nm形成し、酸化窒化珪素膜を膜厚800nm形成し、3層の積層構造としてもよい。本実施の形態では、絶縁膜167及び絶縁膜168を下地膜と同様にプラズマCVD法を用いて連続的に形成する。絶縁膜167と絶縁膜168は上記材料に限定されるものでなく、スパッタ法、またはプラズマCVDを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜でもよく、他の珪素を含む絶縁膜を単層または3層以上の積層構造として用いても良い。
さらに、窒素雰囲気中で、300〜550℃で1〜12時間の熱処理を行い、半導体層を水素化する工程を行う。好ましくは、400〜500℃で行う。この工程は層間絶縁層である絶縁膜167に含まれる水素により半導体層のダングリングボンドを終端する工程である。本実施の形態では、410度(℃)で1時間加熱処理を行う。
絶縁膜167、絶縁膜168としては他に窒化アルミニウム(AlN)、酸化窒化アルミニウム(AlON)、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム(AlNO)または酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素膜(CN)、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。シロキサン樹脂を用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、を用いることができる。平坦性のよい塗布法によってされる塗布膜を用いてもよい。
次いで、レジストからなるマスクを用いて絶縁膜167、絶縁膜168、ゲート絶縁層107に半導体層に達する開口部(コンタクトホール)210a、開口部210b、開口部211a、開口部211b、開口部212a、開口部212b、開口部213、開口部214を形成する(図8(B)参照。)。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。本実施の形態では、酸化窒化珪素膜である絶縁膜168と、窒化酸化珪素膜である絶縁膜167及びゲート絶縁層107と選択比が取れる条件で、第1のエッチングを行い、絶縁膜168を除去する。次に第2のエッチングによって、絶縁膜167及びゲート絶縁層107を除去し、ソース領域又はドレイン領域である第1のp型不純物領域160a、第1のp型不純物領域160b、第1のp型不純物領域163a、第1のp型不純物領域163b、第2のn型不純物領域144a、第2のn型不純物領域144b、第2のn型不純物領域147a、第2のn型不純物領域147b、第1の導電層157、第2の導電層158に達する開口部を形成する。本実施の形態では、第1のエッチングをウェットエッチングによって行い、第2のエッチングをドライエッチングによって行う。ウェットエッチングのエッチャントは、フッ素水素アンモニウム及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。エッチング用ガスとしては、Cl、BCl、SiClもしくはCClなどを代表とする塩素系ガス、CF、SFもしくはNFなどを代表とするフッ素系ガス又はOを適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。添加する不活性元素としては、He、Ne、Ar、Kr、Xeから選ばれた一種または複数種の元素を用いることができる。
開口部を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層169a、ソース電極層又はドレイン電極層169b、ソース電極層又はドレイン電極層170a、ソース電極層又はドレイン電極層170b、ソース電極層又はドレイン電極層171a、ソース電極層又はドレイン電極層171b、ソース電極層又はドレイン電極層172a、ソース電極層又はドレイン電極層172bを形成する。ソース電極層又はドレイン電極層172bは、開口部214に、第1のp型不純物領域163b、第1の導電層157、及び第2の導電層158と接する様に形成され、電気的に接続する。
ソース電極層又はドレイン電極層は、PVD法、CVD法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電界メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。ソース電極層又はドレイン電極層の材料は、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr、Ba等の金属又は、前記金属同士、前記金属とSi、Geの合金、若しくはその金属窒化物を用いて形成する。また、これらの積層構造としても良い。本実施の形態では、チタン(Ti)を膜厚100nm形成し、アルミニウムとシリコンの合金(Al−Si)を膜厚700nm形成し、チタン(Ti)を膜厚200nm形成し、所望な形状に加工する。
以上の工程で周辺駆動回路領域204にLov領域にp型不純物領域を有するpチャネル型薄膜トランジスタ173、Lov領域にnチャネル型不純物領域を有するnチャネル型薄膜トランジスタ174を、画素領域206にLoff領域にn型不純物領域を有するマルチチャネル型のnチャネル型薄膜トランジスタ175、Lov領域にp型不純物領域を有するpチャネル型薄膜トランジスタ176を有するアクティブマトリクス基板を作製することができる(図8(C)参照。)。
そして、アクティブマトリクス基板は、自発光素子を有する発光表示装置、液晶素子を有する液晶表示装置、その他の表示装置に用いることができる。
図9は、表示装置の作製工程を示しており、スクライブによる切り離しのための切り離し領域201、FPCの貼り付け部である外部端子接続領域202、周辺部の引き回し配線領域である配線領域203、周辺駆動回路領域204、画素領域206である。配線領域203には配線179a、配線179bが設けられ、外部端子接続領域202には、外部端子と接続する端子電極層178が設けられている。
次に、第2の導電層158と接するように、第1の電極層185(画素電極層ともいう。)を形成する(図9(A)参照。)。第2の導電層158はソース電極層又はドレイン電極層172bと電気的に接続しているので、第1の電極層185とソース電極層又はドレイン電極層172bとは、第1の導電層157及び第2の導電層158を介して電気的に接続する。
本実施の形態では、表示素子として発光素子を用い、発光素子からの光を第1の電極層185側から取り出す構造のため、第1の電極層185が透光性を有する。透光性を有する導電性材料を用いて第1の電極層185を形成する。
本発明においては、透光性電極層である第1の電極層185に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化ケイ素を添加したインジウム錫酸化物(ITSO)なども用いることができる。
各透光性を有する導電性材料の、組成比の一例を述べる。酸化タングステンを含むインジウム酸化物の組成比は、酸化タングステン1.0wt%、インジウム酸化物99.0wt%とすればよい。酸化タングステンを含むインジウム亜鉛酸化物の組成比は、酸化タングステン1.0wt%、酸化亜鉛0.5wt%、インジウム酸化物98.5wt%とすればよい。酸化チタンを含むインジウム酸化物は、酸化チタン1.0wt%〜5.0wt%、インジウム酸化物99.0wt%〜95.0wt%とすればよい。インジウム錫酸化物(ITO)の組成比は、酸化錫10.0wt%、インジウム酸化物90.0wt%とすればよい。インジウム亜鉛酸化物(IZO)の組成比は、酸化亜鉛10.7wt%、インジウム酸化物89.3wt%とすればよい。酸化チタンを含むインジウム錫酸化物の組成比は、酸化チタン5.0wt%、酸化錫10.0wt%、インジウム酸化物85.0wt%とすればよい。上記組成比は例であり、適宜その組成比の割合は設定すればよい。
また、透光性を有さない金属膜のような材料であっても膜厚を薄く(好ましくは、5nm〜30nm程度の厚さ)して光を透過可能な状態としておくことで、第1の電極層185から光を放射することが可能となる。また、第1の電極層185に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。
第1の電極層185は、蒸着法、スパッタ法、CVD法、印刷法または液滴吐出法などを用いて形成することができる。本実施の形態では、第1の電極層185として、酸化タングステンを含むインジウム亜鉛酸化物を用いてスパッタリング法によって作製する。第1の電極層185は、好ましくは総膜厚100nm〜800nmの範囲で用いればよく、本実施の形態では膜厚185nmとする。
第1の電極層185は、その表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またCMP法を用いた研磨後に、第1の電極層185の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。
第1の電極層185を形成後、加熱処理を行ってもよい。この加熱処理により、第1の電極層185中に含まれる水分は放出される。よって、第1の電極層185は脱ガスなどを生じないため、第1の電極層上に水分によって劣化しやすい発光材料を形成しても、発光材料は劣化せず、信頼性の高い表示装置を作製することができる。本実施の形態では、第1の電極層185に酸化タングステンを含むインジウム亜鉛酸化物膜を用いているので、ベークを行っても結晶化しにくく、アモルファス状態のままである。従って、平坦性が高く、有機化合物を含む層が薄くとも第2の電極層とのショートが生じにくい。
次に、第1の電極層185の端部、ソース電極層又はドレイン電極層を覆う絶縁層186(隔壁、障壁などとも呼ばれる)を形成する(図9(B)参照。)。また同工程で外部端子接続領域202に絶縁層187a、絶縁層187bを形成する。本実施の形態では、絶縁層186に感光性のポリイミドを用いる。
第1の電極層185と絶縁層186との材料の選択比が高ければ、第1の電極層185の一部を覆う隔壁として機能する絶縁層186を形成するためにエッチング工程を行う際、第1の電極層185はエッチングストッパーとして機能する。
絶縁層186は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド(polyimide)、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、又はシロキサン樹脂を用いて形成することができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成してもよい。絶縁層186は曲率半径が連続的に変化する形状が好ましく、上に形成される電界発光層188、第2の電極層189の被覆性が向上する。
図10(A)に示す接続領域205において、第2の電極層と同工程、同材料で形成される配線層はゲート電極層と同工程、同材料で形成される配線層と電気的に接続する。この接続のため、ゲート電極層と同工程、同材料で形成される配線層を露出する開口部を形成するが、この開口部周辺の段差を絶縁層186によって覆い、段差をなだらかにすることで、積層する第2の電極層189の被覆性を向上させることができる。
また、さらに信頼性を向上させるため、電界発光層188の形成前に真空加熱を行って脱気を行うことが好ましい。例えば、有機化合物材料の蒸着を行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で200〜400℃、好ましくは250〜350℃の加熱処理を行うことが望ましい。またそのまま大気に晒さずに電界発光層188を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。この熱処理で、第1の電極層となる導電膜や絶縁層(隔壁)に含有、付着している水分を放出することができる。この加熱処理は、真空を破らず、真空のチャンパー内を基板が輸送できるのであれば、先の加熱工程と兼ねることもでき、先の加熱工程を絶縁層(隔壁)形成後に、一度行えばよい。ここでは、層間絶縁膜と絶縁層(隔壁)とを高耐熱性を有する物質で形成すれば信頼性向上のための加熱処理工程を十分行うことができる。
第1の電極層185の上には電界発光層188が形成される。なお、図10では一画素しか図示していないが、本実施の形態ではR(赤)、G(緑)、B(青)の各色に対応した電界電極層を作り分けている。電界発光層188は、実施の形態1で示したように作製すればよく、第1の電極層185上に、有機化合物と無機化合物を混合することにより、それぞれ単独では得られない高いキャリア注入性及びキャリア輸送性という機能が得られる層が設けられている。
赤色(R)、緑色(G)、青色(B)の発光を示す材料(低分子または高分子材料など)は、液滴吐出法により形成することもできる。
次に、電界発光層188の上に導電膜からなる第2の電極層189が設けられる。第2の電極層189としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF、または窒化カルシウム)を用いればよい。こうして第1の電極層185、電界発光層188及び第2の電極層189からなる発光素子190が形成される(図10(B)参照。)。
図10に示した本実施の形態の表示装置において、発光素子190から発した光は、第1の電極層185側から、図10(B)中の矢印の方向に透過して射出される。
本実施の形態では、第2の電極層189上にパッシベーション膜(保護膜)として絶縁層180を設ける。このように第2の電極層189を覆うようにしてパッシベーション膜を設けることは有効である。絶縁層180としては、窒化珪素、酸化珪素、酸化窒化珪素(SiON)、窒化酸化珪素(SiNO)、窒化アルミニウム(AlN)、酸化窒化アルミニウム(AlON)、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム(AlNO)または酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素膜(CN)を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層を用いることができる。又はシロキサン樹脂を用いてもよい。
この際、カバレッジの良い膜を絶縁層180として用いることが好ましく、炭素膜、特にDLC膜を用いることは有効である。DLC膜は室温から100℃以下の温度範囲で成膜可能であるため、耐熱性の低い電界発光層188の上方にも容易に成膜することができる。DLC膜は、プラズマCVD法(代表的には、RFプラズマCVD法、マイクロ波CVD法、電子サイクロトロン共鳴(ECR)CVD法、熱フィラメントCVD法など)、燃焼炎法、スパッタ法、イオンビーム蒸着法、レーザ蒸着法などで形成することができる。成膜に用いる反応ガスは、水素ガスと、炭化水素系のガス(例えばCH、C、Cなど)とを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカソードにイオンを加速衝突させて成膜する。また、CN膜は反応ガスとしてCガスとNガスとを用いて形成すればよい。DLC膜は酸素に対するブロッキング効果が高く、電界発光層188の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に電界発光層188が酸化するといった問題を防止できる。
本実施の形態で作製した表示装置の画素領域に有する1画素の上面図を図26に示す。図26において、画素は、薄膜トランジスタ51、薄膜トランジスタ52、第1の電極層50、ゲート配線層53、ソース配線層又はドレイン配線層54、電源線55、導電層56a、導電層56b、導電層56c、導電層56dから構成されている。薄膜トランジスタ52の有するソース電極層又はドレイン電極層58は、ゲート配線層53と同材料、同工程で作製される導電層57を介して、第1の電極層50と電気的に接続している。導電層56a、導電層56b、導電層56c、導電層56dは、実施の形態8で詳述するが、ソース配線層又はドレイン配線層54、及び電源線55と同材料、同工程で形成されており、配線の積層による膜厚の急激な変化を緩和するために設けられている。この導電層56a、導電層56b、導電層56c、導電層56dは、他の配線とは電気的に絶縁されている。ゲート配線層53と、ソース配線層又はドレイン配線層54又は電源線55との交差する領域では配線層が積層するため、急激に膜厚が大きくなるが、周囲に導電層56a、導電層56b、導電層56c、導電層56dを設けることで、その上に形成される隔壁として機能する絶縁層の被覆性が向上し、膜厚の凹凸に起因する形成不良を防ぐことができる。よって、生産性も向上し、信頼性の高い表示装置を歩留まり良く作製することができる。
このように発光素子190が形成された基板100と、封止基板195とをシール材192によって固着し、発光素子を封止する(図10参照。)。本発明の表示装置においては、シール材192と絶縁層186とを接しないように離して形成する。このようにシール材と、絶縁層186とを離して形成すると、絶縁層186に吸湿性の高い有機材料を用いた絶縁材料を用いても、水分が侵入しにくく、発光素子の劣化が防止でき、表示装置の信頼性が向上する。シール材192としては、代表的には可視光硬化性、紫外線硬化性または熱硬化性の樹脂を用いるのが好ましい。例えば、ビスフェノールA型液状樹脂、ビスフェノールA型固形樹脂、含ブロムエポキシ樹脂、ビスフェノールF型樹脂、ビスフェノールAD型樹脂、フェノール型樹脂、クレゾール型樹脂、ノボラック型樹脂、環状脂肪族エポキシ樹脂、エピビス型エポキシ樹脂、グリシジルエステル樹脂、グリジシルアミン系樹脂、複素環式エポキシ樹脂、変性エポキシ樹脂等のエポキシ樹脂を用いることができる。なお、シール材で囲まれた領域には充填材193を充填してもよく、窒素雰囲気下で封止することによって、窒素等を封入してもよい。本実施の形態は、下面放射型のため、充填材193は透光性を有する必要はないが、充填材193を透過して光を取り出す構造の場合は、透光性を有する必要がある。代表的には可視光硬化、紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。以上の工程において、本実施の形態における、発光素子を用いた表示機能を有する表示装置が完成する。また充填材は、液状の状態で滴下し、表示装置内に充填することもできる。
ディスペンサ方式を採用した滴下注入法を図24を用いて説明する。図24の滴下注入法は、制御装置40、撮像手段42、ヘッド43、充填材33、マーカー35、マーカー45は、バリア層34、シール材32、TFT基板30、対向基板20からなる。シール材32で閉ループを形成し、その中にヘッド43より充填材33を1回若しくは複数回滴下する。充填材材料の粘性が高い場合は、連続的に吐出され、繋がったまま被形成領域に付着する。一方、充填材材料の粘性が低い場合には、図24のように間欠的に吐出され充填材が滴下される。そのとき、シール材32と充填材33とが反応することを防ぐため、バリア層34を設けてもよい。続いて、真空中で基板を貼り合わせ、その後紫外線硬化を行って、充填材が充填された状態とする。この充填剤として、乾燥剤などの吸湿性を含む物質を用いると、さらなる吸水効果が得られ、素子の劣化を防ぐことができる。
EL表示パネル内には素子の水分による劣化を防ぐため、乾燥剤を設置される。本実施の形態では、乾燥剤は、画素領域を取り囲むように封止基板に形成された凹部に設置され、薄型化を妨げない構成とする。また、ゲート配線層に対応する領域にも乾燥剤を形成し、吸水面積を広く取っているので、吸水効果が高い。また、直接発光しないゲート配線層上に乾燥剤を形成しているので、光取り出し効率を低下させることもない。
なお、本実施の形態では、ガラス基板で発光素子を封止した場合を示すが、封止の処理とは、発光素子を水分から保護するための処理であり、カバー材で機械的に封入する方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法のいずれかを用いる。カバー材としては、ガラス、セラミックス、プラスチックもしくは金属を用いることができるが、カバー材側に光を放射させる場合は透光性でなければならない。また、カバー材と上記発光素子が形成された基板とは熱硬化性樹脂又は紫外光硬化性樹脂等のシール材を用いて貼り合わせられ、熱処理又は紫外光照射処理によって樹脂を硬化させて密閉空間を形成する。この密閉空間の中に酸化バリウムに代表される吸湿材を設けることも有効である。この吸湿材は、シール材の上に接して設けても良いし、発光素子よりの光を妨げないような、隔壁の上や周辺部に設けても良い。さらに、カバー材と発光素子の形成された基板との空間を熱硬化性樹脂若しくは紫外光硬化性樹脂で充填することも可能である。この場合、熱硬化性樹脂若しくは紫外光硬化性樹脂の中に酸化バリウムに代表される吸湿材を添加しておくことは有効である。
本実施の形態では、外部端子接続領域202において、端子電極層178に異方性導電層196によってFPC194を接続し、外部と電気的に接続する構造とする。また表示装置の上面図である図10(A)で示すように、本実施の形態において作製される表示装置は信号線駆動回路を有する周辺駆動回路領域204、周辺駆動回路領域209のほかに、走査線駆動回路を有する周辺駆動回路領域207、周辺駆動回路領域208が設けられている。
本実施の形態に限定されず、薄膜トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、周辺駆動回路領域の薄膜トランジスタも、シングルゲート構造、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
なお、本実施の形態で示した薄膜トランジスタの作製方法に限らず、トップゲート型(順プレーナー型、順スタガ型)、ボトムゲート型(逆プレーナー型、逆スタガ型)、あるいはチャネル領域の上下にゲート絶縁膜を介して配置された2つのゲート電極層を有する、デュアルゲート型やその他の構造においても適用できる。
薄膜トランジスタを逆スタガ型薄膜トランジスタとした例を図27に示す。図27の表示装置は、基板400上に、薄膜トランジスタ420、薄膜トランジスタ421、絶縁層406、画素電極層である第1の電極層407、電界発光層408、第2の電極層409、充填材410、シール材411、封止基板401、端子電極層412、異方性導電層413、FPC414が設けられている。発光素子405より放射される光は矢印の方向に、透光性を有する第1の電極層407を通過して外部に放射される。図27における表示装置のように、層間絶縁層を形成せず、ゲート絶縁層上に第1の電極層407を設ける構造であってもよい。この場合、発光素子405より放射される光は層間絶縁層を通過しないため、光の取り出し効率が向上するという利点がある。
図27の表示装置において、薄膜トランジスタ421が有するソース電極層又はドレイン電極層422は、導電層423を介して、第1の電極層407と電気的接続を行っている。導電層423は、薄膜トランジスタ421のゲート電極層と同材料同工程で形成される。
本実施の形態では、上記のような回路で形成するが、本発明はこれに限定されず、周辺駆動回路としてICチップを前述したCOG方式やTAB方式によって実装したものでもよい。また、ゲート線駆動回路、ソース線駆動回路は複数であっても単数であっても良い。
また、本発明の表示装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、表示装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
さらに、ビデオ信号がデジタルの表示装置において、画素に入力されるビデオ信号が定電圧(CV)のものと、定電流(CC)のものとがある。ビデオ信号が定電圧のもの(CV)には、発光素子に印加される電圧が一定のもの(CVCV)と、発光素子に印加される電流が一定のもの(CVCC)とがある。また、ビデオ信号が定電流のもの(CC)には、発光素子に印加される電圧が一定のもの(CCCV)と、発光素子に印加される電流が一定のもの(CCCC)とがある。
本実施の形態は、実施の形態1乃至4とそれぞれ組み合わせて用いることが可能である。
本発明を用いると、信頼性の高い表示装置を作製することができる。よって、高精細、高画質な表示装置を歩留まり良く製造することができる。
(実施の形態6)
本実施の形態では、両面放射型の表示装置の例を、図23を用いて説明する。
図23に示す表示装置は、素子基板1300、薄膜トランジスタ1355、薄膜トランジスタ1365、薄膜トランジスタ1375、薄膜トランジスタ1385、第1の電極層1317、電界発光層1319、第2の電極層1320、保護層1321、充填材1322、シール材1325、ゲート絶縁層1310、絶縁層1311、絶縁層1312、絶縁層1314、封止基板1323、配線層1345、端子電極層1381、異方性導電層1382、FPC1383によって構成されている。表示装置は、切り離し領域221、外部端子接続領域222、配線領域223、周辺駆動回路領域224、画素領域226を有している。充填材1322は、図24の滴下法のように、液状の組成物にして、滴下法によって形成することができる。滴下法によって充填材が形成された素子基板1300と封止基板1323を張り合わして表示装置を封止する。
図23の表示装置は、両面放射型であり、矢印の方向に素子基板1300側からも、封止基板1323側からも光を放射する構造である。よって、第1の電極層1317及び第2の電極層1320として透光性電極層を用いる。
本発明においては、透光性電極層である第1の電極層1317及び第2の電極層1320に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化ケイ素を添加したインジウム錫酸化物(ITSO)なども用いることができる。
各透光性を有する導電性材料の、組成比の一例を述べる。酸化タングステンを含むインジウム酸化物の組成比は、酸化タングステン1.0wt%、インジウム酸化物99.0wt%とすればよい。酸化タングステンを含むインジウム亜鉛酸化物の組成比は、酸化タングステン1.0wt%、酸化亜鉛0.5wt%、インジウム酸化物98.5wt%とすればよい。酸化チタンを含むインジウム酸化物は、酸化チタン1.0wt%〜5.0wt%、インジウム酸化物99.0wt%〜95.0wt%とすればよい。インジウム錫酸化物(ITO)の組成比は、酸化錫10.0wt%、インジウム酸化物90.0wt%とすればよい。インジウム亜鉛酸化物(IZO)の組成比は、酸化亜鉛10.7wt%、インジウム酸化物89.3wt%とすればよい。酸化チタンを含むインジウム錫酸化物の組成比は、酸化チタン5.0wt%、酸化錫10.0wt%、インジウム酸化物85.0wt%とすればよい。上記組成比は例であり、適宜その組成比の割合は設定すればよい。
また、透光性を有さない金属膜のような材料であっても膜厚を薄く(好ましくは、5nm〜30nm程度の厚さ)して光を透過可能な状態としておくことで、第1の電極層1317及び第2の電極層1320から光を放射することが可能となる。また、第1の電極層1317及び第2の電極層1320に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。
以上のように、図23の表示装置は、発光素子1305より放射される光が、第1の電極層1317及び第2の電極層1320両方を通過して、両面から光を放射する構成となる。
本実施の形態は、実施の形態1乃至4とそれぞれ組み合わせて用いることが可能である。
本発明の表示装置においては、薄膜トランジスタのソース電極層又はドレイン電極層と、画素電極層である発光素子の第1の電極層とが直接積層して電気的接続を行うのではなく、導電層を介してソース電極層又はドレイン電極層と第1の電極層とが電気的接続を行う。このような構造であると、ソース電極層又はドレイン電極層と、第1の電極層とが直接接触では電気的接続を行いにくい材料同士、また接すると電触などの劣化が起こる材料同士であっても、間に導電層を介するので用いることができる。よって、ソース電極層又はドレイン電極層、第1の電極層に用いることができる材料の選択性が広がる。ソース電極層又はドレイン電極層と第1の電極層との積層によって生じる問題を考慮しなくてよいので、ソース電極層又はドレイン電極層、第1の電極層のそれぞれに要求される特性を備えた材料を自由に選択することができる。従って、より高機能、高信頼性の表示装置を歩留まり良く製造することができる。
(実施の形態7)
本発明の実施の形態を、図11乃至図13を用いて説明する。本実施の形態は、本発明を用いたアクティブマトリクス型表示装置の例を示す。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
図11、図12は、画素をストライプ状に配列したストライプ配列の画素領域の図である。図11の表示装置は、画素電極層である第1の電極層315までが形成された図であり、図12は、図11の表示装置に隔壁となる絶縁層314を形成した図である。
図11の表示装置は、基板300上に、下地膜301a、下地膜301bが設けられ、薄膜トランジスタ310、薄膜トランジスタ311、ゲート電極層304、ソース電極層又はドレイン電極層308a、ソース電極層又はドレイン電極層308b、電源線309a、電源線309b、第1の電極層315、導電層312、ゲート絶縁層302、絶縁層306、絶縁層307を有して構成されている。第1の電極層315は薄膜トランジスタ311と電気的に接続されており、開口部313において、薄膜トランジスタ311のソース電極層又はドレイン電極層と第1の電極層315とは、導電層312を介して電気的に接続されている。
図11の表示装置において、ゲート電極層304と、ソース電極層又はドレイン電極層308a、ソース電極層又はドレイン電極層308b、電源線309a、及び電源線309bとは格子状に交差して設けられている。よって、その交差領域においては、ゲート電極層とソース電極層又はドレイン電極層とが絶縁層を介して重なり、積層構造となるため総膜厚が周囲と比較して急激に大きくなる。このような不均一な凹凸を有する膜厚の大きな領域は、その上に形成される隔壁となる絶縁層314が十分に被覆できず、形成不良となる場合がある。絶縁性材料を含む液状の組成物を塗布して、絶縁層314を形成する場合、流動性を有する絶縁性材料を含む組成物が、膜厚の大きな領域から低い領域へ流れて移動してしまうことがあるからである。絶縁層314が十分にソース電極層又はドレイン電極層308a、電源線309aを被覆できないと、絶縁層上に形成される電極層とショートしてしまうなどの電気特性の不良を招くという問題が生じる。
よって、図11(A)の上面図で示すように、ゲート電極層304は、ソース電極層又はドレイン電極層308a、ソース電極層又はドレイン電極層308b、電源線309a、電源線309bとの交差領域周辺において、複数個所交差するような構造となっている。図11(B)は図11(A)における線Y−Zの断面図である。従来ならば、ソース電極層又はドレイン電極層308aの下には、第1のゲート電極層303b及び第2のゲート電極層304bのみしか形成されないが、本実施の形態では、ゲート電極層304が枝分かれして複数本交差する。よって、ソース電極層又はドレイン電極層308aの下には、第1のゲート電極層303b及び第2のゲート電極層304bの両側に、第1のゲート電極層303a及び第2のゲート電極層304aの積層、第1のゲート電極層303c及び第2のゲート電極層304cの積層が形成される。複数のゲート電極層とソース電極層又はドレイン電極層との積層が周囲に存在するため、ソース電極層又はドレイン電極層308aと第1のゲート電極層303b及び第2のゲート電極層304bとの積層による膜厚の変化は緩和され、絶縁性材料を含む組成物の流動を防ぐことができる。よって、図12のように絶縁層314の被覆性は向上し、形状不良なく形成することができる。
このように、積層による急激な膜厚変化による絶縁層の被覆性を向上させるための他の構成を図13に示す。図13も図12と同様に、第1の電極層365を形成する工程まで完了した表示装置の上面図と断面図である。図13(B)は図13(A)における線V−Xの断面図である。
図13の表示装置は、基板350上に、下地膜351a、下地膜351bが設けられ、薄膜トランジスタ360、薄膜トランジスタ361、ゲート電極層353、354、ソース電極層又はドレイン電極層358a、ソース電極層又はドレイン電極層358b、電源線359a、電源線359b、第1の電極層365、導電層362、ゲート絶縁層352、絶縁層356、絶縁層357を有して構成されている。第1の電極層365は薄膜トランジスタ361と電気的に接続されており、開口部363において、薄膜トランジスタ361のソース電極層又はドレイン電極層と第1の電極層365とは、導電層362を介して電気的に接続されている。
ゲート電極層353、354と、ソース電極層又はドレイン電極層358a、ソース電極層又はドレイン電極層358b、電源線359a、電源線359bとのそれぞれの交差領域の周囲に、ソース電極層又はドレイン電極層と同材料、同工程で作製された電気的に他の配線と接続されない導電層366a、導電層366b、導電層366c、導電層366d、導電層366e、導電層366f、導電層366g、導電層367a、導電層367b、導電層367c、導電層367d、導電層367e、導電層367f、導電層367gが形成されている。
ソース電極層又はドレイン電極層358a、ソース電極層又はドレイン電極層358b、電源線359a、電源線359bの周囲に、導電層366a、導電層366b、導電層366c、導電層366d、導電層366e、導電層366f、導電層366g、導電層367a、導電層367b、導電層367c、導電層367d、導電層367e、導電層367f、導電層367gが存在するために、ゲート電極層353、354と、ソース電極層又はドレイン電極層358a、ソース電極層又はドレイン電極層358b、電源線359a、電源線359bとの積層による膜厚の変化は緩和され、隔壁として上に形成される絶縁層の被覆性は向上し、形状不良なく形成することができる。
このように、配線同士が交差する領域において、その膜厚変化を均等化し緩和するために、同様な積層構造を形成すると、その上に形成される絶縁層の被覆性が向上する。よって、形状不良に起因する不良が防止でき、信頼性の高い表示装置を作製することができる。
本実施の形態は、実施の形態1乃至6とそれぞれ組み合わせて用いることが可能である。
(実施の形態8)
走査線側入力端子部と信号線側入力端子部とに保護ダイオードを設けた一態様について図15を参照して説明する。図15において画素2702にはTFT501、TFT502、容量素子504、発光素子503が設けられている。このTFTは実施の形態1と同様な構成を有している。
信号線側入力端子部には、保護ダイオード561と保護ダイオード562が設けられている。この保護ダイオードは、TFT501若しくはTFT502と同様な工程で作製され、ゲートとドレイン若しくはソースの一方とを接続することによりダイオードとして動作させている。図15で示す上面図の等価回路図を図14に示している。
保護ダイオード561は、ゲート電極層、半導体層、配線層から成っている。保護ダイオード562も同様な構造である。この保護ダイオードと接続する共通電位線554、共通電位線555はゲート電極層と同じ層で形成している。従って、配線層と電気的に接続するには、絶縁層にコンタクトホールを形成する必要がある。
絶縁層へのコンタクトホールは、マスク層を形成し、エッチング加工すれば良い。この場合、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。
信号配線層はTFT501におけるソース及びドレイン配線層505と同じ層で形成され、それに接続している信号配線層とソース又はドレイン側が接続する構造となっている。
走査信号線側の入力端子部も同様な構成である。保護ダイオード563は、ゲート電極層、半導体層、配線層から成っている。保護ダイオード564も同様な構造である。この保護ダイオードと接続する共通電位線556、共通電位線557はソース電極層及びドレイン電極層と同じ層で形成している。入力段に設けられる保護ダイオードを同時に形成することができる。なお、保護ダイオードを挿入する位置は、本実施の形態のみに限定されず、駆動回路と画素との間に設けることもできる。
本実施の形態は、実施の形態1乃至7とそれぞれ組み合わせて用いることが可能である。
(実施の形態9)
本発明によって形成される表示装置によって、テレビジョン装置を完成させることができる。図25はテレビジョン装置(本実施の形態ではELテレビジョン装置)の主要な構成を示すブロック図を示している。表示パネルには、図16(A)で示すような構成として画素部701のみが形成されて走査線側駆動回路703と信号線側駆動回路702とが、図17(B)のようなTAB方式により実装される場合と、図17(A)のようなCOG方式により実装される場合と、図16(B)に示すようにTFTを形成し、画素部701と走査線側駆動回路703を基板上に一体形成し信号線側駆動回路702を別途ドライバICとして実装する場合、また図16(C)に示すように画素部701と信号線側駆動回路702と走査線側駆動回路703を基板上に一体形成する場合などがあるが、どのような形態としても良い。
その他の外部回路の構成として、映像信号の入力側では、チューナ704で受信した信号のうち、映像信号を増幅する映像信号増幅回路705と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路706と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路707などからなっている。コントロール回路707は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路708を設け、入力デジタル信号をm個に分割して供給する構成としても良い。
チューナ704で受信した信号のうち、音声信号は、音声信号増幅回路709に送られ、その出力は音声信号処理回路710を経てスピーカ713に供給される。制御回路711は受信局(受信周波数)や音量の制御情報を入力部712から受け、チューナ704や音声信号処理回路710に信号を送出する。
表示モジュールを、図20(A)、(B)に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。FPCまで取り付けられた図10のような表示パネルのことを一般的にはEL表示モジュールともいう。よって図10のようなEL表示モジュールを用いると、ELテレビジョン装置を完成することができる。表示モジュールにより主画面2003が形成され、その他付属設備としてスピーカー部2009、操作スイッチなどが備えられている。このように、本発明によりテレビジョン装置を完成させることができる。
また、位相差板や偏光板を用いて、外部から入射する光の反射光を遮断するようにしてもよい。液滴吐出法によって、異なった材料を同領域に複数回吐出し、隔壁を形成してもよい。位相差板、位相差板としてはλ/4板とλ/2板とを用い、光を制御できるように設計すればよい。構成としては、TFT素子基板側から順に、発光素子、封止基板(封止材)、位相差板、位相差板(λ/4板、λ/2板)、偏光板という構成になり、発光素子から放射された光は、これらを通過し偏光板側より外部に放射される。この位相差板や偏光板は光が放射される側に設置すればよく、両面放射される両面放射型の表示装置であれば両方に設置することもできる。また、偏光板の外側に反射防止膜を有していても良い。これにより、より高繊細で精密な画像を表示することができる。
図20(A)に示すように、筐体2001に表示素子を利用した表示用パネル2002が組みこまれ、受信機2005により一般のテレビ放送の受信をはじめ、モデム2004を介して有線又は無線による通信ネットワークに接続することにより一方向(送信者から受信者)又は双方向(送信者と受信者間、又は受信者間同士)の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機2006により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部2007が設けられていても良い。
また、テレビジョン装置にも、主画面2003の他にサブ画面2008を第2の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面2003を視野角の優れたEL表示用パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面2003を液晶表示用パネルで形成し、サブ画面をEL表示用パネルで形成し、サブ画面は点滅可能とする構成としても良い。もちろん、主画面及びサブ画面両方を、本発明を適用したEL表示パネルで形成してもよい。本発明を用いると、このような大型基板を用いて、多くのTFTや電子部品を用いても、信頼性の高い表示装置とすることができる。
図20(B)は例えば20〜80インチの大型の表示部を有するテレビジョン装置であり、筐体2010、操作部であるキーボード部2012、表示部2011、スピーカー部2013等を含む。本発明は、表示部2011の作製に適用される。図20(B)の表示部は、わん曲可能な物質を用いているので、表示部がわん曲したテレビジョン装置となっている。このように表示部の形状を自由に設計することができるので、所望な形状のテレビジョン装置を作製することができる。
本発明により、簡略な工程で表示装置を形成できるため、コストダウンも達成できる。よって本発明を用いたテレビジョン装置では、大画面の表示部を有しても低いコストで形成できる。よって高性能、高信頼性のテレビジョン装置を歩留まりよく作製することができる。
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。
(実施の形態10)
本実施の形態を図21を用いて説明する。本実施の形態は、実施の形態1乃至9で作製する表示装置を有するパネルを用いたモジュールの例を示す。
図21(A)に示す情報端末のモジュールは、プリント配線基板946に、コントローラ901、中央処理装置(CPU)902、メモリ911、電源回路903、音声処理回路929及び送受信回路904や、その他、抵抗、バッファ、容量素子等の素子が実装されている。また、パネル900がフレキシブル配線基板(FPC)908を介してプリント配線基板946に接続されている。
パネル900には、発光素子が各画素に設けられた画素部905と、前記画素部905が有する画素を選択する第1の走査線駆動回路906a、第2の走査線駆動回路906bと、選択された画素にビデオ信号を供給する信号線駆動回路907とが設けられている。
プリント配線基板946に備えられたインターフェース(I/F)909を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート910が、プリント配線基板946に設けられている。
なお、本実施の形態ではパネル900にプリント配線基板946がFPC908を介して接続されているが、必ずしもこの構成に限定されない。COG(Chip on Glass)方式を用い、コントローラ901、音声処理回路929、メモリ911、CPU902または電源回路903をパネル900に直接実装させるようにしても良い。また、プリント配線基板946には、容量素子、バッファ等の各種素子が設けられ、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防いでいる。
図21(B)は、図21(A)に示したモジュールのブロック図を示す。このモジュール999は、メモリ911としてVRAM932、DRAM925、フラッシュメモリ926などが含まれている。VRAM932にはパネルに表示する画像のデータが、DRAM925には画像データまたは音声データが、フラッシュメモリには各種プログラムが記憶されている。
電源回路903では、パネル900、コントローラ901、CPU902、音声処理回路929、メモリ911、送受信回路931に与える電源電圧が生成される。またパネルの仕様によっては、電源回路903に電流源が備えられている場合もある。
CPU902は、制御信号生成回路920、デコーダ921、レジスタ922、演算回路923、RAM924、CPU用のインターフェース935などを有している。インターフェース935を介してCPU902に入力された各種信号は、一旦レジスタ922に保持された後、演算回路923、デコーダ921などに入力される。演算回路923では、入力された信号に基づき演算を行ない、各種命令を送る場所を指定する。一方デコーダ921に入力された信号はデコードされ、制御信号生成回路920に入力される。制御信号生成回路920は入力された信号に基づき、各種命令を含む信号を生成し、演算回路923において指定された場所、具体的にはメモリ911、送受信回路931、音声処理回路929、コントローラ901などに送る。
メモリ911、送受信回路931、音声処理回路929、コントローラ901は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
入力手段930から入力された信号は、インターフェース909を介してプリント配線基板946に実装されたCPU902に送られる。制御信号生成回路920は、ポインティングデバイスやキーボードなどの入力手段930から送られてきた信号に従い、VRAM932に格納してある画像データを所定のフォーマットに変換し、コントローラ901に送付する。
コントローラ901は、パネルの仕様に合わせてCPU902から送られてきた画像データを含む信号にデータ処理を施し、パネル900に供給する。またコントローラ901は、電源回路903から入力された電源電圧やCPU902から入力された各種信号をもとに、Hsync信号、Vsync信号、クロック信号CLK、交流電圧(AC Cont)、切り替え信号L/Rを生成し、パネル900に供給する。
送受信回路904では、アンテナ933において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、VCO(Voltage Controlled Oscillator)、LPF(Low Pass Filter)、カプラ、バランなどの高周波回路を含んでいる。送受信回路904において送受信される信号のうち音声情報を含む信号が、CPU902からの命令に従って、音声処理回路929に送られる。
CPU902の命令に従って送られてきた音声情報を含む信号は、音声処理回路929において音声信号に復調され、スピーカー928に送られる。またマイク927から送られてきた音声信号は、音声処理回路929において変調され、CPU902からの命令に従って、送受信回路904に送られる。
コントローラ901、CPU902、電源回路903、音声処理回路929、メモリ911を、本実施の形態のパッケージとして実装することができる。本実施の形態は、アイソレータ、バンドパスフィルタ、VCO(Voltage Controlled Oscillator)、LPF(Low Pass Filter)、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。
(実施の形態11)
本実施の形態を図21及び図22を用いて説明する。図22は、この実施の形態10で作製するモジュールを含む無線を用いた持ち運び可能な小型電話機(携帯電話)の一態様を示している。パネル900はハウジング1001に脱着自在に組み込める。ハウジング1001は組み入れる電子機器に合わせて、形状や寸法を適宜変更することができる。
パネル900を固定したハウジング1001はプリント配線基板946に嵌着されモジュールとして組み立てられる。プリント配線基板946には、コントローラ、CPU、メモリ、電源回路、その他、抵抗、バッファ、容量素子等が実装されている。さらに、マイクロフォン994及びスピーカー995を含む音声処理回路、送受信回路などの信号処理回路993が備えられている。パネル900はFPC908を介してプリント配線基板946に接続される。
このようなモジュール999、入力手段998、バッテリー997は筐体996に収納される。パネル900の画素部は筐体996に形成された開口窓から視認できように配置されている。
図22で示す筐体996は、電話機の外観形状を一例として示している。しかしながら、本実施の形態に係る電子機器は、その機能や用途に応じてさまざまな態様に変容し得る。以下に示す実施の形態で、その態様の一例を説明する。
(実施の形態12)
図19(A)は、コンピュータであり、本体2101、筐体2102、表示部2103、キーボード2104、外部接続ポート2105、ポインティングマウス2106等を含む。このコンピュータにおいて表示部2103は、実施の形態5の構成を含んでいる。それにより、コンピュータの表示部2103における欠陥の発生が抑えられ、また消費電力も減るので、長期に渡って使用することができる。また、信頼性が高く、高画質な画像を表示するコンピュータを提供することができる。
図19(B)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり、本体2201、筐体2202、表示部A2203、表示部B2204、記録媒体(DVD等)読み込み部2205、操作キー2206、スピーカー部2207等を含む。表示部A2203は主として画像情報を表示し、表示部B2204は主として文字情報を表示する。この記録媒体を備えた画像再生装置において表示部A2203及び表示部B2204は、実施の形態5の構成を含んでいる。それにより、記録媒体を備えた画像再生装置の表示部A2203及び表示部B2204における欠陥の発生が抑えられ、また消費電力も減るので、長期に渡って使用することができる。また、信頼性が高く、高画質な画像を表示する記録媒体を備えた画像再生装置を提供することができる。
図19(C)は携帯電話であり、本体2301、音声出力部2302、音声入力部2303、表示部2304、操作スイッチ2305、アンテナ2306等を含む。この携帯電話において表示部2304は、実施の形態5の構成を含んでいる。それにより、携帯電話の表示部2304における欠陥の発生が抑えられ、また消費電力も減るので、長期に渡って使用することができる。また、信頼性が高く、高画質な画像を表示する携帯電話を提供することができる。
図19(D)はビデオカメラであり、本体2401、表示部2402、筐体2403、外部接続ポート2404、リモコン受信部2405、受像部2406、バッテリー2407、音声入力部2408、接眼部2409、操作キー2410等を含む。このビデオカメラにおいて表示部2402は、実施の形態5の構成を含んでいる。それにより、ビデオカメラの表示部2402における欠陥の発生が抑えられ、また消費電力も減るので、長期に渡って使用することができる。また、信頼性が高く、高画質な画像を表示するビデオカメラを提供することができる。
(実施の形態13)
本発明の発光素子には本実施の形態では、本発明の発光素子に適用することのできる他の構成を、図28及び図29を用いて説明する。
エレクトロルミネセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。前者は、発光材料の粒子をバインダ中に分散させた電界発光層を有し、後者は、発光材料の薄膜からなる電界発光層を有している点に違いはあるが、高電界で加速された電子を必要とする点では共通である。なお、得られる発光のメカニズムとしては、ドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光と、金属イオンの内殻電子遷移を利用する局在型発光とがある。一般的に、分散型無機ELではドナー−アクセプター再結合型発光、薄膜型無機EL素子では局在型発光である場合が多い。
本発明で用いることのできる発光材料は、母体材料と発光中心となる不純物元素とで構成される。含有させる不純物元素を変化させることで、様々な色の発光を得ることができる。発光材料の作製方法としては、固相法や液相法(共沈法)などの様々な方法を用いることができる。また、噴霧熱分解法、複分解法、プレカーサーの熱分解反応による方法、逆ミセル法やこれらの方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相法なども用いることができる。
固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合、電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。焼成温度は、700〜1500℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要とするが、簡単な方法であるため、生産性がよく大量生産に適している。
液相法(共沈法)は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元素を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の粒子が均一に分布し、粒径が小さく低い焼成温度でも反応が進むことができる。
発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫化物としては、例えば、硫化亜鉛(ZnS)、硫化カドミウム(CdS)、硫化カルシウム(CaS)、硫化イットリウム(Y)、硫化ガリウム(Ga)、硫化ストロンチウム(SrS)、硫化バリウム(BaS)等を用いることができる。また、酸化物としては、例えば、酸化亜鉛(ZnO)、酸化イットリウム(Y)等を用いることができる。また、窒化物としては、例えば、窒化アルミニウム(AlN)、窒化ガリウム(GaN)、窒化インジウム(InN)等を用いることができる。さらに、セレン化亜鉛(ZnSe)、テルル化亜鉛(ZnTe)等も用いることができ、硫化カルシウム−ガリウム(CaGa)、硫化ストロンチウム−ガリウム(SrGa)、硫化バリウム−ガリウム(BaGa)、等の3元系の混晶であってもよい。
局在型発光の発光中心として、マンガン(Mn)、銅(Cu)、サマリウム(Sm)、テルビウム(Tb)、エルビウム(Er)、ツリウム(Tm)、ユーロピウム(Eu)、セリウム(Ce)、プラセオジウム(Pr)などを用いることができる。なお、電荷補償として、フッ素(F)、塩素(Cl)などのハロゲン元素が添加されていてもよい。
一方、ドナー−アクセプター再結合型発光の発光中心として、ドナー準位を形成する第1の不純物元素及びアクセプター準位を形成する第2の不純物元素を含む発光材料を用いることができる。第1の不純物元素は、例えば、フッ素(F)、塩素(Cl)、アルミニウム(Al)等を用いることができる。第2の不純物元素としては、例えば、銅(Cu)、銀(Ag)等を用いることができる。
ドナー−アクセプター再結合型発光の発光材料を固相法を用いて合成する場合、母体材料と、第1の不純物元素又は第1の不純物元素を含む化合物と、第2の不純物元素又は第2の不純物元素を含む化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成を行う。母体材料としては、上述した母体材料を用いることができ、第1の不純物元素又は第1の不純物元素を含む化合物としては、例えば、フッ素(F)、塩素(Cl)、硫化アルミニウム(Al)等を用いることができ、第2の不純物元素又は第2の不純物元素を含む化合物としては、例えば、銅(Cu)、銀(Ag)、硫化銅(CuS)、硫化銀(AgS)等を用いることができる。焼成温度は、700〜1500℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。
また、固相反応を利用する場合の不純物元素として、第1の不純物元素と第2の不純物元素で構成される化合物を組み合わせて用いてもよい。この場合、不純物元素が拡散されやすく、固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、余分な不純物元素が入らないため、純度の高い発光材料が得ることができる。第1の不純物元素と第2の不純物元素で構成される化合物としては、例えば、塩化銅(CuCl)、塩化銀(AgCl)等を用いることができる。
なお、これらの不純物元素の濃度は、母体材料に対して0.01〜10atom%であればよく、好ましくは0.05〜5atom%の範囲である。
薄膜型無機ELの場合、電界発光層は、上記発光材料を含む層であり、抵抗加熱蒸着法、電子ビーム蒸着(EB蒸着)法等の真空蒸着法、スパッタリング法等の物理気相成長法(PVD)、有機金属CVD法、ハイドライド輸送減圧CVD法等の化学気相成長法(CVD)、原子エピタキシ法(ALE)等を用いて形成することができる。
図28(A)乃至(C)に発光素子として用いることのできる薄膜型無機EL素子の一例を示す。図28(A)乃至(C)において、発光素子は、第1の電極層80、電界発光層81、第2の電極層83を含む。
図28(B)及び図28(C)に示す発光素子は、図28(A)の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図28(B)に示す発光素子は、第1の電極層80と電界発光層82との間に絶縁層84を有し、図28(C)に示す発光素子は、第1の電極層80と電界発光層82との間に絶縁層84a、第2の電極層83と電界発光層82との間に絶縁層84bとを有している。このように絶縁層は電界発光層を狭持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。
また、図28(B)では第1の電極層80に接するように絶縁層84が設けられているが、絶縁層と電界発光層の順番を逆にして、第2の電極層83に接するように絶縁層84を設けてもよい。
分散型無機ELの場合、粒子状の発光材料をバインダ中に分散させ膜状の電界発光層を形成する。粒子状に加工する。発光材料の作製方法によって、十分に所望の大きさの粒子が得られない場合は、乳鉢等で粉砕などによって粒子状に加工すればよい。バインダとは、粒状の発光材料を分散した状態で固定し、電界発光層としての形状に保持するための物質である。発光材料は、バインダによって電界発光層中に均一に分散し固定される。
分散型無機ELの場合、電界発光層の形成方法は、選択的に電界発光層を形成できる液滴吐出法や、印刷法(スクリーン印刷やオフセット印刷など)、スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。膜厚は特に限定されることはないが、好ましくは、10〜1000nmの範囲である。また、発光材料及びバインダを含む電界発光層において、発光材料の割合は50wt%以上80wt%以下とするよい。
図29(A)乃至(C)に発光素子として用いることのできる分散型無機EL素子の一例を示す。図29(A)における発光素子は、第1の電極層60、電界発光層62、第2の電極層63の積層構造を有し、電界発光層62中にバインダによって保持された発光材料61を含む。
本実施の形態に用いることのできるバインダとしては、絶縁材料を用いることができ、有機材料や無機材料を用いることができ、有機材料及び無機材料の混合材料を用いてもよい。有機絶縁材料としては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化ビニリデンなどの樹脂を用いることができる。また、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Si−O−Si結合を含む樹脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂(ポリベンゾオキサゾール)等の樹脂材料を用いてもよい。これらの樹脂に、チタン酸バリウム(BaTiO)やチタン酸ストロンチウム(SrTiO)などの高誘電率の微粒子を適度に混合して誘電率を調整することもできる。
バインダに含まれる無機絶縁材料としては、酸化珪素(SiO)、窒化珪素(SiN)、酸素及び窒素を含む珪素、窒化アルミニウム(AlN)、酸素及び窒素を含むアルミニウムまたは酸化アルミニウム(Al)、酸化チタン(TiO)、BaTiO、SrTiO、チタン酸鉛(PbTiO)、ニオブ酸カリウム(KNbO)、ニオブ酸鉛(PbNbO)、酸化タンタル(Ta)、タンタル酸バリウム(BaTa)、タンタル酸リチウム(LiTaO)、酸化イットリウム(Y)、酸化ジルコニウム(ZrO)、ZnSその他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。有機材料に、誘電率の高い無機材料を含ませる(添加等によって)ことによって、発光材料及びバインダよりなる電界発光層の誘電率をより制御することができ、より誘電率を大きくすることができる。
作製工程において、発光材料はバインダを含む溶液中に分散されるが本実施の形態に用いることのできるバインダを含む溶液の溶媒としては、バインダ材料が溶解し、電界発光層を形成する方法(各種ウエットプロセス)及び所望の膜厚に適した粘度の溶液を作製できるような溶媒を適宜選択すればよい。有機溶媒等を用いることができ、例えばバインダとしてシロキサン樹脂を用いる場合は、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート(PGMEAともいう)、3−メトシキ−3メチル−1−ブタノール(MMBともいう)などを用いることができる。
図29(B)及び図29(C)に示す発光素子は、図29(A)の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図29(B)に示す発光素子は、第1の電極層60と電界発光層62との間に絶縁層64を有し、図29(C)に示す発光素子は、第1の電極層60と電界発光層62との間に絶縁層64a、第2の電極層63と電界発光層62との間に絶縁層64bとを有している。このように絶縁層は電界発光層を狭持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。
また、図29(B)では第1の電極層60に接するように絶縁層64が設けられているが、絶縁層と電界発光層の順番を逆にして、第2の電極層63に接するように絶縁層64を設けてもよい。
図28における絶縁層84、図29における絶縁層64のような絶縁層は、特に限定されることはないが、絶縁耐性が高く、緻密な膜質であることが好ましく、さらには、誘電率が高いことが好ましい。例えば、酸化シリコン(SiO)、酸化イットリウム(Y)、酸化チタン(TiO)、酸化アルミニウム(Al)、酸化ハフニウム(HfO)、酸化タンタル(Ta)、チタン酸バリウム(BaTiO)、チタン酸ストロンチウム(SrTiO)、チタン酸鉛(PbTiO)、窒化シリコン(Si)、酸化ジルコニウム(ZrO)等やこれらの混合膜又は2種以上の積層膜を用いることができる。これらの絶縁膜は、スパッタリング、蒸着、CVD等により成膜することができる。また、絶縁層はこれら絶縁材料の粒子をバインダ中に分散して成膜してもよい。バインダ材料は、電界発光層に含まれるバインダと同様な材料、方法を用いて形成すればよい。膜厚は特に限定されることはないが、好ましくは10〜1000nmの範囲である。
本実施の形態で示す発光素子は、電界発光層を狭持する一対の電極層間に電圧を印加することで発光が得られるが、直流駆動又は交流駆動のいずれにおいても動作することができる。
本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
本実施の形態における発光素子の第1の電極層(例えば第1の電極層60、80)と薄膜トランジスタを電気的に接続する際、本発明を用いることができる。本発明を用いた表示装置においては、薄膜トランジスタのソース電極層又はドレイン電極層と、画素電極層である発光素子の第1の電極層とが直接積層して電気的接続を行うのではなく、導電層を介してソース電極層又はドレイン電極層と第1の電極層とが電気的接続を行う。
このような構造であると、ソース電極層又はドレイン電極層と、第1の電極層とが直接接触では電気的接続を行いにくい材料同士、また接すると電触などの劣化が起こる材料同士であっても、間に導電層を介するので用いることができる。よって、ソース電極層又はドレイン電極層、第1の電極層に用いることができる材料の選択性が広がる。ソース電極層又はドレイン電極層と第1の電極層との積層によって生じる問題を考慮しなくてよいので、ソース電極層又はドレイン電極層、第1の電極層のそれぞれに要求される特性を備えた材料を自由に選択することができる。従って、より高機能、高信頼性の表示装置を歩留まり良く製造することができる。
本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 図15で説明する表示装置の等価回路図。 本発明の表示装置を説明する上面図。 本発明の表示装置の上面図。 本発明の表示装置の上面図。 本発明に適用できる発光素子の構成を説明する図。 本発明が適用される電子機器を示す図。 本発明が適用される電子機器を示す図。 本発明が適用される電子機器を示す図。 本発明が適用される電子機器を示す図。 本発明の表示装置を説明する図。 本発明に適用することのできる滴下注入法を説明する図。 本発明が適用される電子機器の主要な構成を示すブロック図。 本発明の表示装置の上面図。 本発明の表示装置を説明する図。 本発明に適用できる発光素子の構成を説明する図。 本発明に適用できる発光素子の構成を説明する図。

Claims (7)

  1. 半導体層を形成し、
    前記半導体層上にゲート絶縁層を形成し、
    前記ゲート絶縁層上にゲート電極層及び導電層を形成し、
    前記半導体層に一導電型の不純物領域を形成し、
    前記ゲート電極層上及び前記導電層上に層間絶縁層を形成し、
    前記層間絶縁層に前記不純物領域及び前記導電層に達する開口部を形成し、
    前記層間絶縁層上に設けられ且つ前記開口部にて前記不純物領域及び前記導電層と接する配線層を形成し、
    前記層間絶縁層上に設けられ且つ前記開口部にて前記導電層と接する画素電極層を形成することを特徴とする表示装置の作製方法。
  2. 半導体層を形成し、
    前記半導体層上にゲート絶縁層を形成し、
    前記ゲート絶縁層上にゲート電極層及び導電層を形成し、
    前記半導体層に一導電型の不純物領域を形成し、
    前記ゲート電極層上及び前記導電層上に層間絶縁層を形成し、
    前記層間絶縁層に、前記不純物領域及び前記導電層に達する第1の開口部と、前記導電層に達する第2の開口部と、を形成し、
    前記層間絶縁層上に設けられ且つ前記第1の開口部にて前記不純物領域及び前記導電層と接する配線層を形成し、
    前記層間絶縁層上に設けられ且つ前記第2の開口部にて前記導電層と接する画素電極層を形成することを特徴とする表示装置の作製方法。
  3. 半導体層を形成し、
    前記半導体層上にゲート絶縁層を形成し、
    前記ゲート絶縁層上にゲート電極層及び導電層を形成し、
    前記半導体層に一導電型の不純物領域を形成し、
    前記ゲート電極層上及び前記導電層上に層間絶縁層を形成し、
    前記層間絶縁層に、前記不純物領域に達する第1の開口部と、前記導電層に達する第2の開口部と、を形成し、
    前記層間絶縁層上に設けられ前記第1の開口部にて前記不純物領域と接し且つ前記第2の開口部にて前記導電層と接する配線層を形成し、
    前記層間絶縁層上に設けられ且つ前記第2の開口部にて前記導電層と接する画素電極層を形成することを特徴とする表示装置の作製方法。
  4. 半導体層を形成し、
    前記半導体層上にゲート絶縁層を形成し、
    前記ゲート絶縁層上にゲート電極層及び導電層を形成し、
    前記半導体層に一導電型の不純物領域を形成し、
    前記ゲート電極層上及び前記導電層上に層間絶縁層を形成し、
    前記層間絶縁層に、前記不純物領域に達する第1の開口部と、前記導電層に達する第2の開口部と、前記導電層に達する第3の開口部と、を形成し、
    前記層間絶縁層上に設けられ前記第1の開口部にて前記不純物領域と接し且つ前記第2の開口部にて前記導電層と接する配線層を形成し、
    前記層間絶縁層上に設けられ且つ前記第3の開口部にて前記導電層と接する画素電極層を形成することを特徴とする表示装置の作製方法。
  5. 請求項1乃至請求項4のいずれか一項において、
    前記表示装置は、液晶表示装置又は自発光表示装置であることを特徴とする表示装置の作製方法。
  6. 請求項1乃至請求項4のいずれか一項において、
    前記画素電極層を形成した後に、
    前記画素電極層の端部及び前記配線層を覆う隔壁を、絶縁性材料を含む液状の組成物を塗布することによって形成し、
    前記ゲート電極層は、前記ゲート電極層と前記配線層との交差領域において枝分かれする形状を有することを特徴とする表示装置の作製方法。
  7. 請求項1乃至請求項4のいずれか一項において、
    前記画素電極層を形成した後に、
    前記画素電極層の端部及び前記配線層を覆う隔壁を、絶縁性材料を含む液状の組成物を塗布することによって形成し、
    前記配線層の形成時に、前記ゲート電極層と前記配線層との交差領域の周囲に配置され且つ前記配線層と電気的に接続しない複数の導電層を形成することを特徴とする表示装置の作製方法。

JP2006110404A 2005-04-15 2006-04-13 表示装置の作製方法 Expired - Fee Related JP4817946B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006110404A JP4817946B2 (ja) 2005-04-15 2006-04-13 表示装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005117723 2005-04-15
JP2005117723 2005-04-15
JP2006110404A JP4817946B2 (ja) 2005-04-15 2006-04-13 表示装置の作製方法

Publications (3)

Publication Number Publication Date
JP2006317926A JP2006317926A (ja) 2006-11-24
JP2006317926A5 JP2006317926A5 (ja) 2009-03-19
JP4817946B2 true JP4817946B2 (ja) 2011-11-16

Family

ID=37538617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006110404A Expired - Fee Related JP4817946B2 (ja) 2005-04-15 2006-04-13 表示装置の作製方法

Country Status (1)

Country Link
JP (1) JP4817946B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7369111B2 (en) 2003-04-29 2008-05-06 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same
KR101376073B1 (ko) * 2007-06-14 2014-03-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
JP2009037100A (ja) * 2007-08-03 2009-02-19 Sony Corp 表示装置
EP2261960B1 (en) * 2008-04-02 2018-10-10 NLT Technologies, Ltd. Semiconductor device, semiconductor device manufacturing method, liquid crystal display device and electronic apparatus
KR101629347B1 (ko) 2008-12-23 2016-06-13 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시장치
KR101540327B1 (ko) 2009-02-16 2015-07-30 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시장치
SG178057A1 (en) 2009-10-16 2012-03-29 Semiconductor Energy Lab Logic circuit and semiconductor device
KR101701779B1 (ko) 2010-11-19 2017-02-03 삼성디스플레이 주식회사 입체 영상 표시 방법 및 이를 수행하는 표시 장치
KR102008687B1 (ko) 2012-08-22 2019-08-09 삼성디스플레이 주식회사 커브드 액정표시패널 및 이를 갖는 커브드 표시장치
KR102175441B1 (ko) 2014-01-07 2020-11-09 삼성디스플레이 주식회사 게이트 회로의 보호 방법 및 이를 수행하는 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2717234B2 (ja) * 1991-05-11 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP2717233B2 (ja) * 1991-03-06 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP3641342B2 (ja) * 1997-03-07 2005-04-20 Tdk株式会社 半導体装置及び有機elディスプレイ装置
JP2002134756A (ja) * 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4739510B2 (ja) * 2000-12-15 2011-08-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP4338934B2 (ja) * 2001-03-27 2009-10-07 株式会社半導体エネルギー研究所 配線の作製方法
TWI221340B (en) * 2003-05-30 2004-09-21 Ind Tech Res Inst Thin film transistor and method for fabricating thereof
JP2006250985A (ja) * 2005-03-08 2006-09-21 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器

Also Published As

Publication number Publication date
JP2006317926A (ja) 2006-11-24

Similar Documents

Publication Publication Date Title
JP5674846B2 (ja) 表示装置
US8592861B2 (en) Display device and manufacturing method of the display device
US9419064B2 (en) Method for manufacturing display device
JP4817946B2 (ja) 表示装置の作製方法
KR101217111B1 (ko) 표시장치 및 그것의 제조방법
US7838347B2 (en) Display device and manufacturing method of display device
JP5057652B2 (ja) 薄膜トランジスタの作製方法
JP2006113568A (ja) 表示装置、及び表示装置の作製方法
JP4689439B2 (ja) 発光装置
JP2006013480A (ja) 薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
JP4860343B2 (ja) 表示装置の作製方法
JP5116212B2 (ja) 薄膜トランジスタの作製方法
JP5072202B2 (ja) 表示装置の作製方法
JP4954527B2 (ja) 表示装置の作製方法
JP5008357B2 (ja) 表示装置の作製方法
JP5201841B2 (ja) 表示装置の作製方法
JP5236903B2 (ja) 表示装置及び表示装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4817946

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees