JP5201841B2 - 表示装置の作製方法 - Google Patents

表示装置の作製方法 Download PDF

Info

Publication number
JP5201841B2
JP5201841B2 JP2007015503A JP2007015503A JP5201841B2 JP 5201841 B2 JP5201841 B2 JP 5201841B2 JP 2007015503 A JP2007015503 A JP 2007015503A JP 2007015503 A JP2007015503 A JP 2007015503A JP 5201841 B2 JP5201841 B2 JP 5201841B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
region
thin film
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007015503A
Other languages
English (en)
Other versions
JP2008182124A5 (ja
JP2008182124A (ja
Inventor
舜平 山崎
郁子 川俣
康行 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007015503A priority Critical patent/JP5201841B2/ja
Publication of JP2008182124A publication Critical patent/JP2008182124A/ja
Publication of JP2008182124A5 publication Critical patent/JP2008182124A5/ja
Application granted granted Critical
Publication of JP5201841B2 publication Critical patent/JP5201841B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、薄膜トランジスタを有する表示装置に関する。
表示装置に用いられる薄膜トランジスタは、その表示装置の目的や機能によって、要求される特性が異なる。この要求を満たすように、薄膜トランジスタの特性を制御することは重要であり、使用目的にあった特性を持たすように薄膜トランジスタを作製するための技術も研究されている（例えば、特許文献１参照。）。
特許文献１においては、サイドウォールを用いて、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造の不純物領域を具備した薄膜トランジスタを形成し、薄膜トランジスタのＯＦＦ時の漏洩電流を小さくしている。
特開平９−２７６２４号公報
特に画素領域及び駆動回路領域を同一基板上に設ける表示装置においては、画素領域及び駆動回路領域に設けられる薄膜トランジスタには、それぞれ用いられる用途によって要求される電気的特性や機能が様々に異なっている。よって、それぞれの必要とされる機能や電気特性を有する薄膜トランジスタを作製する必要がある。
本発明は、駆動回路領域においては、高速動作が可能で駆動電圧の低い薄膜トランジスタを、一方、画素領域においては、電圧に対して高耐圧で信頼性の高い薄膜トランジスタを有する表示装置を提供することを目的とする。従って、低消費電力かつ高信頼性を付与された表示装置を提供することを目的とする。
本発明の表示装置は、画素領域及び駆動回路領域にそれぞれ薄膜トランジスタを有しており、駆動回路領域に設けられた薄膜トランジスタの半導体層の膜厚は、画素領域に設けられた薄膜トランジスタの半導体層の膜厚より薄いことを特徴とする。従って、ゲート絶縁層においても、駆動回路領域に設けられた薄膜トランジスタは、画素領域に設けられた薄膜トランジスタより膜厚が薄い方が好ましい。
本発明の表示装置において、駆動回路領域に設けられる薄膜トランジスタの半導体層の膜厚は、５ｎｍ以上３０ｎｍ以下、より好ましくは１０ｎｍ以上２０ｎｍ以下とすればよい。一方、画素領域に設けられる薄膜トランジスタの半導体層の膜厚は、２５ｎｍ以上１００ｎｍ以下、より好ましくは５０ｎｍ以上６０ｎｍ以下とすればよい。
本発明の表示装置において、駆動回路領域に設けられる薄膜トランジスタのゲート絶縁層の膜厚は、１ｎｍ以上１０ｎｍ以下、より好ましくは５ｎｍ程度とすればよい。一方、画素領域に設けられる薄膜トランジスタのゲート絶縁層の膜厚は、５０ｎｍ以上１５０ｎｍ以下、より好ましくは６０ｎｍ以上８０ｎｍ以下とすればよい。
半導体層は結晶性半導体層を用いればよく、非晶質半導体層を熱や光で結晶化した結晶性半導体層でも、単結晶基板でもよい。また、半導体層としては珪素（シリコン）を用いることができる。
駆動回路領域に設けられた薄膜トランジスタは、半導体層（又は、さらにゲート絶縁層も）を薄膜化することによって、微細化できるため駆動回路領域の面積の縮小が可能となり狭額縁化が達成でき、かつより高速動作が可能となり、駆動電圧も低くすることができる。従って、表示装置を低消費電力とすることができる。
一方、画素領域に設けられた薄膜トランジスタは、半導体層（又は、さらにゲート絶縁層も）を駆動回路領域と比べ厚く保つことによって、電圧に対して耐圧性が高く、高信頼性とすることができる。
従って、本発明の表示装置は、低消費電力かつ高信頼性が付与された表示装置とすることができる。
本発明は表示機能を有する装置である表示装置に用いることができ、本発明を用いる表示装置には、エレクトロルミネセンス（以下「ＥＬ」ともいう。）と呼ばれる発光を発現する有機物、無機物、若しくは有機物と無機物の混合物を含む層を、電極間に介在させた発光素子とＴＦＴとが接続された発光表示装置や、液晶材料を有する液晶素子を表示素子として用いる液晶表示装置などがある。本発明において、表示装置とは、表示素子（液晶素子や発光素子など）を有する装置のことを言う。なお、基板上に液晶素子やＥＬ素子などの表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、フレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）が取り付けられたもの（ＩＣや抵抗素子や容量素子やインダクタやトランジスタなど）も含んでもよい。さらに、偏光板や位相差板などの光学シートを含んでいても良い。さらに、バックライト（導光板やプリズムシートや拡散シートや反射シートや光源（ＬＥＤや冷陰極管など）を含んでいても良い）を含んでいても良い。
なお、表示素子や表示装置は、様々な形態及び様々な素子を用いることができる。例えば、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）、電子放出素子、液晶素子、電子インク、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用によりコントラストが変化する表示媒体を適用することができる。なお、ＥＬ素子を用いた表示装置としてはＥＬディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）など、液晶素子を用いた表示装置としては液晶ディスプレイ、透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、電子インクを用いた表示装置としては電子ペーパーがある。
本発明の表示装置の一形態は、絶縁表面を有する基板上に設けられた画素領域及び駆動回路領域を有し、画素領域に、第１のゲート電極層、第１のソース領域及び第１のドレイン領域を含む第１の半導体層、並びに第１のゲート絶縁層を含む第１の薄膜トランジスタと、駆動回路領域に、第２のゲート電極層、第２のソース領域及び第２のドレイン領域を含み第１の半導体層より膜厚の薄い第２の半導体層、並びに第２のゲート絶縁層を含む第２の薄膜トランジスタとを有する。
本発明の表示装置の一形態は、絶縁表面を有する基板上に設けられた画素領域及び駆動回路領域を有し、画素領域に、第１のゲート電極層、第１のソース領域及び第１のドレイン領域を含む第１の半導体層、並びに第１のゲート絶縁層を含む第１の薄膜トランジスタと、駆動回路領域に、第２のゲート電極層、第２のソース領域及び第２のドレイン領域を含み第１の半導体層より膜厚の薄い第２の半導体層、並びに第１のゲート絶縁層より膜厚の薄い第２のゲート絶縁層を含む第２の薄膜トランジスタとを有する。
本発明の表示装置の一形態は、絶縁表面を有する基板上に設けられた画素領域及び駆動回路領域を有し、画素領域に、第１のゲート電極層、第１のソース領域及び第１のドレイン領域を含む第１の半導体層、並びに第１のゲート絶縁層を含む第１の薄膜トランジスタと、駆動回路領域に、第２のゲート電極層、第２のソース領域及び第２のドレイン領域を含み第１の半導体層より膜厚の薄い第２の半導体層、並びに第２のゲート絶縁層を含む第２の薄膜トランジスタとを有し、第１のゲート電極層及び第２のゲート電極層の側面にサイドウォール構造の絶縁層が設けられている。
本発明の表示装置の一形態は、画素領域に、絶縁表面を有する基板上に設けられた画素領域及び駆動回路領域を有し、第１のゲート電極層、第１のソース領域及び第１のドレイン領域を含む第１の半導体層、並びに第１のゲート絶縁層を含む第１の薄膜トランジスタと、駆動回路領域に、第２のゲート電極層、第２のソース領域及び第２のドレイン領域を含み第１の半導体層より膜厚の薄い第２の半導体層、並びに第１のゲート絶縁層より膜厚の薄い第２のゲート絶縁層を含む第２の薄膜トランジスタとを有し、第１のゲート電極層及び第２のゲート電極層の側面にサイドウォール構造の絶縁層が設けられている。
本発明の表示装置の一形態は、絶縁表面を有する基板上に設けられた画素領域及び駆動回路領域を有し、画素領域に、第１のゲート電極層、第１のソース領域及び第１のドレイン領域を含む第１の半導体層、並びに第１のゲート絶縁層を含む第１の薄膜トランジスタと、駆動回路領域に、第２のゲート電極層、第２のソース領域及び第２のドレイン領域を含み第１の半導体層より膜厚の薄い第２の半導体層、並びに第２のゲート絶縁層を含む第２の薄膜トランジスタとを有し、第１のゲート電極層及び第２のゲート電極層の側面にサイドウォール構造の絶縁層と、第１のソース領域、第１のドレイン領域、第２のソース領域、及び第２のドレイン領域の表面にシリサイドとが設けられている。
本発明の表示装置の一形態は、絶縁表面を有する基板上に設けられた画素領域及び駆動回路領域を有し、画素領域に、第１のゲート電極層、第１のソース領域及び第１のドレイン領域を含む第１の半導体層、並びに第１のゲート絶縁層を含む第１の薄膜トランジスタと、駆動回路領域に、第２のゲート電極層、第２のソース領域及び第２のドレイン領域を含み第１の半導体層より膜厚の薄い第２の半導体層、並びに第１のゲート絶縁層より膜厚の薄い第２のゲート絶縁層を含む第２の薄膜トランジスタとを有し、第１のゲート電極層及び第２のゲート電極層の側面にサイドウォール構造の絶縁層と、第１のソース領域、第１のドレイン領域、第２のソース領域、及び第２のドレイン領域の表面にシリサイドとが設けられている。
上記構成において、第１の半導体層及び第２の半導体層は側面にサイドウォール構造の絶縁層をしていてもよい。また、第１の半導体層、及び第２の半導体層のどちらか一方、又は両方は第１のソース領域、第１のドレイン領域、及びソース領域及びドレイン領域より低濃度の一導電型を有する不純物領域を含んでもよい。
本発明の表示装置は、画素領域及び駆動回路領域にそれぞれ薄膜トランジスタを有しており、駆動回路領域に設けられた薄膜トランジスタの半導体層の膜厚は、画素領域に設けられた薄膜トランジスタの半導体層の膜厚より薄い。
駆動回路領域に設けられた薄膜トランジスタは、半導体層（又は、さらにゲート絶縁層も）を薄膜化することによって、微細化できるため駆動回路領域の面積の縮小が可能となり狭額縁化が達成でき、かつより高速動作が可能となり、駆動電圧も低くすることができる。半導体層の薄膜化は、チャネル形成領域の全域を空乏層化するように作用する。従って、表示装置を低消費電力とすることができる。
一方、画素領域に設けられた薄膜トランジスタは、半導体層（又は、さらにゲート絶縁層も）を駆動回路領域と比べ厚く保つことによって、電圧に対する耐圧性が高く、高信頼性とすることができる。
従って、本発明の表示装置は、低消費電力かつ高信頼性が付与された表示装置とすることができる。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、低消費電力で、かつ高信頼性を付与することを目的とした表示装置、及び表示装置の作製方法を、図１乃至図４、図１５を用いて詳細に説明する。
図１５（Ａ）は本発明に係る表示パネルの構成を示す上面図であり、絶縁表面を有する基板３７００上に画素３７０５をマトリクス上に配列させた画素領域３７０１、信号線入力端子３７０４が形成されている。画素数は種々の規格に従って設ければ良く、ＸＧＡであれば１０２４×７６８×３（ＲＧＢ）、ＵＸＧＡであれば１６００×１２００×３（ＲＧＢ）、フルスペックハイビジョンに対応させるのであれば１９２０×１０８０×３（ＲＧＢ）とすれば良い。
画素３７０５は、走査線駆動回路３７０２から延在する走査線と、信号線入力端子３７０４から延在する信号線とが交差することで、マトリクス状に配設される。画素３７０５のそれぞれには、スイッチング素子とそれに接続する画素電極層が備えられている。スイッチング素子の代表的な一例はＴＦＴであり、ＴＦＴのゲート電極層側が走査線と、ソース若しくはドレイン側が信号線と接続されることにより、個々の画素を外部から入力する信号によって独立して制御可能としている。
ＴＦＴは、その主要な構成要素として、半導体層、ゲート絶縁層及びゲート電極層が挙げられ、半導体層に形成されるソース領域及びドレイン領域に接続する配線層がそれに付随する。構造的には基板側から半導体層、ゲート絶縁層及びゲート電極層を配設したトップゲート型を用いればよい。
図１５（Ａ）は、信号線へ入力する信号を、外付けの駆動回路により制御する表示パネルの構成を示している。外付けの駆動回路の実装方法としては、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式によりドライバＩＣを基板３７００上に実装しても良いし、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式を用いて実装してもよい。ドライバＩＣは単結晶半導体基板に形成されたものでも良いし、ガラス基板上にＴＦＴで回路を形成したものであっても良い。
また、図１５（Ｂ）のように、画素領域４７０１、走査線駆動回路４７０２、４７０３と、信号線駆動回路４７０４を基板４７００上に一体形成することもできる。
本発明においては、画素領域に設けられる薄膜トランジスタと、駆動回路領域に設けられる薄膜トランジスタとをそれぞれ必要とされる機能を有するような構造に作り分ける。駆動回路領域に設けられる薄膜トランジスタは、高速駆動が要求されるため、半導体層（又は、さらにゲート絶縁層も）を、より薄膜化し、一方、画素領域に設けられる薄膜トランジスタは、高電圧に対する耐性など高い信頼性が要求されるため、駆動回路領域の薄膜トランジスタより半導体層（又は、さらにゲート絶縁層も）を厚膜化する。よって発明の表示装置は、駆動回路領域に設けられる薄膜トランジスタと、画素領域に設けられる薄膜トランジスタとの半導体層（又は、さらにゲート絶縁層も）の膜厚が異なり、駆動回路領域の薄膜トランジスタの方が画素領域のトランジスタより半導体層（又は、さらにゲート絶縁層も）の膜厚が薄い。
図１５（Ａ）においては、走査線駆動回路３７０２に含まれる薄膜トランジスタの半導体層（又は、さらにゲート絶縁層も）を、画素領域３７０１に含まれる薄膜トランジスタの半導体層（又は、さらにゲート絶縁層も）より薄膜化して形成する。
図１５（Ｂ）においては、走査線駆動回路４７０２、４７０３、及び信号線駆動回路４７０４に含まれる薄膜トランジスタの半導体層（又は、さらにゲート絶縁層も）を、画素領域３７０１に含まれる薄膜トランジスタの半導体層（又は、さらにゲート絶縁層も）より薄膜化して形成する。薄膜トランジスタの半導体層の薄膜化は、走査線駆動回路４７０２、４７０３と、及び信号線駆動回路４７０４両方で行っても良いし、走査線駆動回路４７０２、４７０３と、又は信号線駆動回路４７０４のどちらか一方でもよい。駆動回路領域である走査線駆動回路４７０２、４７０３と、及び信号線駆動回路４７０４に含まれる複数の薄膜トランジスタにおいて、半導体層（又は、さらにゲート絶縁層も）とが薄膜化（画素領域より）した薄膜トランジスタが含まれていればよい。
駆動回路領域の薄膜トランジスタにおいて、ゲート電極のソースとドレイン間の距離として表されるチャネル長の長さを短くしてトランジスタのチャネルを流れるキャリアの走行距離を短くすることによって、高速化を行うことができる。
しかし、薄膜トランジスタの高性能化のため、チャネル長を短くするとしきい値電圧の変化、弱反転状態におけるソースドレイン間のリーク電流の増加など、いわゆる短チャネル効果と呼ばれる現象が顕在化する。
半導体層の薄膜化は、チャネル形成領域の全域を空乏層化するように作用し、短チャネル効果を抑制することができる。また、薄膜トランジスタのしきい値電圧を小さくすることができる。それにより、駆動回路領域に設けられた薄膜トランジスタにおいて、微細化と高性能化を実現することができる。よって、表示装置の低電圧駆動が可能となり低消費電力化を実現することができる。また、薄膜トランジスタは、半導体層（又は、さらにゲート絶縁層も）を薄膜化することによって、微細化できるため、駆動回路領域の面積の縮小が可能となり、表示装置の狭額縁化が達成できる。従って表示装置をより小型化することができる。
絶縁表面を有する基板１００の上に下地膜として、下地膜１０１を形成する。本実施の形態では、下地膜１０１として積層構造を用い、窒化酸化珪素膜を１０〜２００ｎｍ（好ましくは５０〜１５０ｎｍ）形成し、酸化窒化珪素膜を５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）形成する。本実施の形態では、プラズマＣＶＤ法を用いて下地膜１０１を形成する。下地膜は、単層でも２層、３層といった積層構造でもよい。
下地膜の材料は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などの無機材料、アクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いてもよい。また、ベンゾシクロブテン、パリレン、フッ化アリレンエーテル、ポリイミドなどの有機材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いてもよい。また、オキサゾール樹脂を用いることもでき、例えば光硬化型ポリベンゾオキサゾールなどを用いることができる。
下地膜は、スパッタリング法、ＰＶＤ法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などを用いて形成することができる。また、液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）、スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。
基板１００としてはガラス基板、石英基板を用いることができる。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよいし、フィルムのような可撓性基板を用いても良い。プラスチック基板としてはＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルサルフォン）からなる基板、可撓性基板としてはアクリル等の合成樹脂を用いることができる。本実施の形態で作製する表示装置は、基板１００を通過させて発光素子よりの光を取り出す構成であるので、基板１００は透光性を有する必要がある。
次いで、下地膜上に半導体膜を形成する。半導体膜は２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜すればよい。本発明では、非晶質半導体膜を、レーザ結晶化し、結晶性半導体膜とするものを用いるのが好ましい。
半導体膜を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質半導体（以下「アモルファス半導体：ＡＳ」ともいう。）を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いは単結晶半導体などを用いることができる。
非晶質半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコンなどがあげられる。ポリシリコン（多結晶シリコン）には、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを添加し結晶化させたポリシリコンなどを含んでいる。また、このような薄膜プロセスに換えて、絶縁表面に単結晶半導体層を設けたＳＯＩ基板を用いても良い。ＳＯＩ基板は、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）法や、Ｓｍａｒｔ−Ｃｕｔ法を用いて形成することができる。ＳＩＭＯＸ法は、単結晶シリコン基板に酸素イオンを注入し、所定の深さに酸素含有層を形成した後、熱処理を行い、表面から一定の深さで埋込絶縁層を形成し、埋込絶縁層の上に単結晶シリコン層を形成する方法である。また、Ｓｍａｒｔ−Ｃｕｔ法は、酸化された単結晶シリコン基板に水素イオン注入を行い、所望の深さに相当する所に水素含有層を形成し、他の支持基板（表面に貼り合わせ用の酸化シリコン膜を有する単結晶シリコン基板など）と貼り合わせる、加熱処理を行うことにより水素含有層にて単結晶シリコン基板を分断し、支持基板上に酸化シリコン膜と単結晶シリコン層との積層を形成する方法である。
結晶性半導体層の作製方法は、種々の方法（レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等）を用いれば良い。また微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質半導体層にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質半導体層の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで放出させる。これは水素を多く含んだ非晶質半導体層にレーザ光を照射すると非晶質半導体層が破壊されてしまうからである。結晶化のための加熱処理は、加熱炉、レーザ照射、若しくはランプから発する光の照射（ランプアニールともいう）などを用いることができる。加熱方法としてＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法等のＲＴＡ法がある。ＧＲＴＡとは高温のガスを用いて加熱処理を行う方法であり、ＬＲＴＡとはランプ光により加熱処理を行う方法である。
また、非晶質半導体層を結晶化し、結晶性半導体層を形成する結晶化工程で、非晶質半導体層に結晶化を促進する元素（触媒元素、金属元素とも示す）を添加し、熱処理（５５０℃〜７５０℃で３分〜２４時間）により結晶化を行ってもよい。結晶化を助長する元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスニウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いることができる。
非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体層の表面のぬれ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。
結晶化を促進する元素を結晶性半導体層から除去、又は軽減するため、結晶性半導体層に接して、不純物元素を含む半導体層を形成し、ゲッタリングシンクとして機能させる。不純物元素としては、ｎ型を付与する不純物元素、ｐ型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）から選ばれた一種または複数種を用いることができる。結晶化を促進する元素を含む結晶性半導体層に、希ガス元素を含む半導体層を形成し、熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。結晶性半導体層中に含まれる結晶化を促進する元素は、希ガス元素を含む半導体層中に移動し、結晶性半導体層中の結晶化を促進する元素は除去、又は軽減される。その後、ゲッタリングシンクとなった希ガス元素を含む半導体層を除去する。
レーザと、半導体層とを相対的に走査することにより、レーザ照射を行うことができる。またレーザ照射において、ビームを精度よく重ね合わせたり、レーザ照射開始位置やレーザ照射終了位置を制御するため、マーカーを形成することもできる。マーカーは非晶質半導体層と同時に、基板上へ形成すればよい。
レーザ照射を用いる場合、連続発振型のレーザビーム（ＣＷ（ＣＷ：ｃｏｎｔｉｎｕｏｕｓ−ｗａｖｅ）レーザビーム）やパルス発振型のレーザビーム（パルスレーザビーム）を用いることができる。ここで用いることができるレーザビームは、Ａｒレーザ、Ｋｒレーザ、エキシマレーザなどの気体レーザ、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このレーザは、ＣＷで射出することも、パルス発振で射出することも可能である。ＣＷで射出する場合は、レーザのパワー密度を０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。
なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、Ａｒイオンレーザ、またはＴｉ：サファイアレーザは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。パルス幅がピコ秒台、或いはフェムト秒（１０−１５秒）台のパルスレーザを用いてもよい。１０ＭＨｚ以上の発振周波数でレーザビームを発振させると、半導体層がレーザによって溶融してから固化するまでの間に、次のパルスが半導体層に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体層中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍの円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。
発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上ができる。
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、このような形状の媒質から射出されるレーザビームは射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように射出されたレーザビームを、光学系を用いて整形することによって、短辺の長さ１ｍｍ以下、長辺の長さ数ｍｍ〜数ｍの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。またさらにレーザは、半導体層に対して入射角θ（０＜θ＜９０度）を持たせて照射させるとよい。レーザの干渉を防止することができるからである。
この線状ビームを半導体層に照射することによって、半導体層の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。
また、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光の照射により半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じるしきい値のばらつきを抑えることができる。
非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。
本実施の形態では、下地膜１０１上に、非晶質半導体膜を形成し、非晶質半導体膜をレーザ結晶化させることによって結晶性半導体膜を形成する。
このようにして得られた半導体膜に対して、薄膜トランジスタのしきい値電圧を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを選択的に行う。この不純物元素のドーピングは、結晶化工程の前の非晶質半導体膜に行ってもよい。非晶質半導体膜の状態で不純物元素をドーピングすると、その後の結晶化のための加熱処理によって、不純物の活性化も行うことができる。また、ドーピングの際に生じる欠陥等も改善することができる。
半導体膜１０２を選択的に覆うマスク１５７を形成する。マスク１５７は後の工程により表示素子及び、表示素子と電気的に接続する薄膜トランジスタが設けられる画素領域２０６を覆っている。マスク１５７を用いて半導体膜１０２を選択的エッチングして薄膜化し、駆動回路領域２０４において半導体膜１５８を形成する。従って画素領域２０６における半導体膜１５９より膜厚の薄い駆動回路領域２０４における半導体膜１５８が形成される（図２（Ｂ）参照。）。
半導体層の薄膜化は、一回のエッチング工程で行ってもよいし、複数のエッチング工程によって薄膜化することもできる。また半導体層を直接エッチングガス（又はエッチング溶液）でエッチングしてもよいし、半導体層表面を部分的に処理して改質し、改質領域のみを選択的に除去してもよい。図１０に複数の工程で半導体層を薄膜化する例を示す。図１０（Ａ）において、基板１０上に下地膜１１が設けられ、半導体層１２が形成されている。半導体層１２上に選択的にマスク１３を形成する（図１０（Ｂ）参照。）。プラズマ処理１４によって半導体層１２を選択的に改質し（本実施の形態では酸化）、改質（本実施の形態では酸化）領域１５を形成する（図１０（Ｃ）参照。）。半導体層１２をエッチングせず、改質領域１５のみ除去できるエッチング条件（エッチングガス、エッチング溶液）で改質領域１５を除去し、部分的に薄膜化された半導体層１６を形成する（図１０（Ｄ）参照。）。この図１０（Ｃ）（Ｄ）を繰り返すことで半導体層は所望の膜厚まで薄膜化することができる。
マスク１５７を除去し、次に半導体膜１５８及び半導体膜１５９を、マスクを用いて所望の形状に加工する。本実施の形態では半導体膜１５８及び半導体膜１５９上に形成された酸化膜を除去した後、新たに酸化膜を形成する。そして、フォトマスクを作製し、フォトリソグラフィ法を用いた加工処理により、半導体層１０３、半導体層１０４、半導体層１０５、及び半導体層１０６を形成する（図２（Ｃ）参照。）。
駆動回路領域２０４に設けられる半導体層１０３、及び半導体層１０４の膜厚は、画素領域２０６に設けられる半導体層１０５、及び半導体層１０６より薄く、５ｎｍ以上３０ｎｍ以下、より好ましくは１０ｎｍ以上２０ｎｍ以下とすればよい。一方、画素領域２０６に設けられる半導体層１０５及び半導体層１０６の膜厚は、駆動回路領域２０４に設けられる半導体層１０３、及び半導体層１０４より厚く、２５ｎｍ以上１００ｎｍ以下、より好ましくは５０ｎｍ以上６０ｎｍ以下とすればよい。
半導体層を薄膜化することで、短チャネル効果を抑制しすることが可能となる。また、トランジスタのしきい値電圧を小さくすることが可能であり、低電圧駆動をすることができる。半導体層の端部には傾斜角（テーパー角）を設ける。その角度は４５度乃至９５度とすることが好ましい。この領域に半導体層１０３、１０４の中央部と特性が異なる寄生トランジスタが形成されることの影響を避けるため、その傾斜角は垂直に近い方が好ましい。
なお、本明細書において、半導体層の「端部」とは、島状に形成された半導体層の縁部分（エッジ部分）を示す。半導体層の「側面」とは、半導体層の縁部分の面を示す。
エッチング加工は、プラズマエッチング（ドライエッチング）又はウェットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３、Ｃｌ２、ＢＣｌ３、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスクを形成する必要はない。
本発明において、配線層若しくは電極層を形成する導電層や、所定のパターンを形成するためのマスクなどを、液滴吐出法のような選択的にパターンを形成できる方法により形成してもよい。液滴吐出（噴出）法（その方式によっては、インクジェット法とも呼ばれる。）は、特定の目的に調合された組成物の液滴を選択的に吐出（噴出）して所定のパターン（導電層や絶縁層など）を形成することができる。この際、被形成領域にぬれ性や密着性を制御する処理を行ってもよい。また、パターンが転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）なども用いることができる。
本実施の形態において、用いるマスクは、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フッ化アリレンエーテル、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いることもできる。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。液滴吐出法を用いる場合、いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整する、界面活性剤等を加えるなどによって適宜調整する。
半導体層１０３、１０４、１０５、１０６の側面と接する絶縁層１０７ａ乃至１０７ｈを形成する（図２（Ｄ）参照。）。半導体層１０３、１０４、１０５、１０６の側面と接する絶縁層１０７ａ乃至１０７ｈを形成することで、半導体層１０３、１０４、１０５、１０６の端部におけるゲート絶縁層の被覆性を良好にすることができる。よって、半導体層１０３、１０４、１０５、１０６の端部におけるゲート絶縁層の被覆不良に起因した不良、例えば半導体層とゲート電極層の短絡、リーク電流の発生、静電破壊等を防止することができる。
絶縁層１０７ａ乃至１０７ｈは、半導体層１０３、１０４、１０５、１０６を形成した後に、酸化シリコン膜又は窒化シリコン膜を堆積し、異方性エッチングにより加工することで自己整合的に形成することができる。
また、絶縁層１０７ａ乃至１０７ｈは、半導体層１０３乃至１０６の端部を酸化処理することによって選択的に絶縁化し形成することもできる。酸化処理は、酸素を含む雰囲気下でのプラズマ処理によって行うことができる。また、水溶液を用いて表面を酸化処理（ウェット酸化ともいう）してもよい。プラズマ処理の前に半導体層側端部にフッ素や塩素などのハロゲンを導入してから、プラズマ処理を行ってもよい。ハロゲン添加を行うと、酸化速度が速いため酸化が優先的に進み、半導体層側端部において膜厚の厚い絶縁層を形成することができる。
ゲート絶縁層により半導体層１０３、１０４、１０５、１０６の端部を十分に被覆する、好ましくは半導体層１０３、１０４、１０５、１０６の側面と接する領域の膜厚を厚くすることで、半導体層１０３、１０４、１０５、１０６の端部に掛かる電界を緩和することができ、リーク電流の発生等を防止することができる。
また、ゲート絶縁層１０８、１０９と比較して、絶縁層１０７ａ乃至１０７ｈの誘電率を小さくすることが好ましい。ゲート絶縁層１０８、１０９と比較して、絶縁層１０７ａ乃至１０７ｈの誘電率を小さくすることで、半導体層の端部、特にコーナー部（角部）に電界が集中することを緩和できる。例えば、絶縁層１０７ａ乃至１０７ｈを比誘電率が２．５以下の低誘電率材料で形成しても良い。低誘電率材料としては、ＣＶＤ法で作製される多孔質酸化シリコン、炭素若しくはフッ素含有酸化シリコンなどを用いることができる。絶縁層１０７ａ乃至１０７ｈを低誘電率材料で形成することで、膜厚を厚くした場合と同様な効果を得ることができる。ゲート絶縁層に局所的に過度な電界が掛かることを防止でき、ゲート絶縁層の絶縁不良を防止することができる。よって薄膜トランジスタを歩留まり良く製造することができ、完成する表示装置の信頼性を向上させることができる。
半導体層上の酸化膜を除去し、半導体層１０３、半導体層１０４、及び絶縁層１０７ａ乃至１０７ｄを覆うゲート絶縁層１０８、半導体層１０５、半導体層１０６、及び絶縁層１０７ｅ乃至１０７ｈを覆うゲート絶縁層１０９を形成する。ゲート絶縁層１０８及びゲート絶縁層１０９はプラズマＣＶＤ法またはスパッタ法などを用いて、絶縁膜を形成し、駆動回路領域２０４のみを選択的にエッチングして薄膜化して膜厚の異なるゲート絶縁層１０８、及びゲート絶縁層１０９を形成する。ゲート絶縁層１０８の薄膜化は、駆動回路領域２０７においてトランジスタを低電圧で高速に動作させる効果がある。また画素領域２０６においてはゲート絶縁層１０９の膜厚が厚いと、薄膜トランジスタの高電圧に対する耐性が高くすることができ、信頼性を高めることができる。
本発明の表示装置において、駆動回路領域２０４に設けられる薄膜トランジスタのゲート絶縁層１０８の膜厚は、１ｎｍ以上１０ｎｍ以下、より好ましくは５ｎｍ程度とすればよい。一方、画素領域２０６に設けられる薄膜トランジスタのゲート絶縁層１０９の膜厚は、５０ｎｍ以上１５０ｎｍ以下、より好ましくは６０ｎｍ以上８０ｎｍ以下とすればよい。
ゲート絶縁層１０８及び１０９は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すればよい。ゲート絶縁層１０８及び１０９は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。
プラズマ処理による固相酸化処理若しくは固相窒化処理として、マイクロ波（代表的には２．４５ＧＨｚ）で励起され、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用することが好ましい。固相酸化処理若しくは固相窒化処理において、５００℃以下の温度において、緻密な絶縁膜を形成すると共に実用的な反応速度を得るためである。
このプラズマ処理により半導体層の表面を酸化する場合には、酸素雰囲気下（例えば、酸素（Ｏ２）又は一酸化二窒素（Ｎ２Ｏ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、若しくは酸素又は一酸化二窒素と水素（Ｈ２）と希ガス雰囲気下）で行う。また、プラズマ処理により窒化をする場合には、窒素雰囲気下（例えば、窒素（Ｎ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、窒素と水素と希ガス雰囲気下、若しくはＮＨ３と希ガス雰囲気下）でプラズマ処理を行う。希ガスとしては、例えばＡｒを用いることができる。また、ＡｒとＫｒを混合したガスを用いてもよい。
なお、プラズマ処理とは、半導体層、絶縁層、導電層に対する酸化処理、窒化処理、酸窒化処理、水素化処理、表面改質処理を含んでいる。これらの処理は、その目的に応じて、供給するガスを選択すれば良い。
半導体層を酸化処理若しくは窒化処理を行うには以下のようにすれば良い。まず、処理室内を真空にし、ガス供給部から酸素又は窒素を含むプラズマ処理用ガスを導入する。基板は室温若しくは温度制御部により１００℃乃至５５０℃に加熱する。
次に、マイクロ波供給部からアンテナにマイクロ波を供給する。そしてマイクロ波をアンテナから誘電体板を通して処理室内に導入することによって、プラズマを生成する。マイクロ波の導入によりプラズマの励起を行うと、低電子温度（３ｅＶ以下、好ましくは１．５ｅＶ以下）で高電子密度（１×１０１１ｃｍ−３以上）のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）及び／又は窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体層の表面を酸化又は窒化することができる。プラズマ処理用ガスにアルゴンなどの希ガスを混合させると、希ガスの励起種により酸素ラジカルや窒素ラジカルを効率良く生成することができる。この方法は、プラズマで励起した活性なラジカルを有効に使うことにより、５００℃以下の低温で固相反応による酸化、窒化若しくは酸化と窒化の同時処理を行うことができる。
プラズマ処理により形成される好適なゲート絶縁層の一例は、酸化雰囲気下のプラズマ処理により半導体層を３ｎｍ乃至６ｎｍの厚さで酸化シリコン層を形成し、その後窒素雰囲気下でその酸化シリコン層の表面を窒化して窒化シリコン層を形成した積層構造である。半導体層の代表例としてのシリコン層の表面をプラズマ処理で酸化することで、界面に歪みのない緻密な酸化膜を形成することができる。また、当該酸化膜をプラズマ処理で窒化することで、表層部の酸素を窒素に置換して窒化層を形成すると、さらに緻密化することができる。それにより絶縁耐圧が高い絶縁層を形成することができる。
いずれにしても、上記のようなプラズマ処理による固相酸化処理若しくは固相窒化処理を用いることで、耐熱温度が７００℃以下のガラス基板を用いても、９５０℃乃至１０５０℃で形成される熱酸化膜と同等な絶縁層を得ることができる。すなわち、トランジスタのゲート絶縁層として信頼性の高い膜を形成することができる。
また、ゲート絶縁層１０８、１０９として、高誘電率材料を用いても良い。ゲート絶縁層１０８、１０９に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。高誘電率材料としては、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどを用いることができる。また、プラズマ処理による固相酸化により酸化シリコン層を形成しても良い。
また、薄い酸化珪素膜の形成方法としては、ＧＲＴＡ法、ＬＲＴＡ法等を用いて半導体領域表面を酸化し、熱酸化膜を形成することで、膜厚の薄い酸化珪素膜を形成することもできる。なお、低い成膜温度でゲートリーク電流の少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。
次いで、ゲート絶縁層１０８、１０９上にゲート電極層として用いる膜厚２０〜１００ｎｍの第１の導電膜と、膜厚１００〜４００ｎｍの第２の導電膜とを積層して形成する。第１の導電膜及び第２の導電膜は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。第１の導電膜及び第２の導電膜はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジウム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。また、２層構造に限定されず、例えば、第１の導電膜として膜厚５０ｎｍのタングステン膜、第２の導電膜として膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、第３の導電膜として膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。本実施の形態では、第１の導電膜として窒化タンタル（ＴａＮ）を膜厚３０ｎｍ形成し、第２の導電膜としてタングステン（Ｗ）を膜厚３７０ｎｍ形成する。
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、第１の導電膜及び第２の導電膜を所望の形状に加工し、第１のゲート電極層１１０、第１のゲート電極層１１１、第１のゲート電極層１１２ａ、第１のゲート電極層１１２ｂ、及び第１のゲート電極層１１３、並びに第２のゲート電極層１１４、第２のゲート電極層１１５、第２のゲート電極層１１６ａ、及び第２のゲート電極層１１７を形成する（図３（Ａ）参照。）。ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、第１のゲート電極層及び第２のゲート電極層を所望のテーパー形状を有するようにエッチングすることができる。また、テーパー形状は、マスクの形状によっても角度等を制御することができる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。
本実施の形態では第１のゲート電極層、第２のゲート電極層を垂直な側面を有して形成する例を示すが、本発明はそれに限定されず、第１のゲート電極層及び第２のゲート電極層両方がテーパー形状を有していてもよいし、どちらか一方のゲート電極層の一層のみがテーパー形状を有し、他方は異方性エッチングによって垂直な側面を有していてもよい。テーパー角度も積層するゲート電極層間で異なっていても良いし、同一でもよい。テーパー形状を有することによって、その上に積層する膜の被覆性が向上し、欠陥が軽減されるので信頼性が向上する。
ゲート電極層を形成する際のエッチング工程によって、ゲート絶縁層１０８、１０９は多少エッチングされ、膜厚が減る（いわゆる膜減り）ことがある。
本実施の形態では、駆動回路領域２０４に設けられる薄膜トランジスタを高速動作が可能とするために、ゲート電極層をチャネル方向の幅を細く形成する。
ゲート電極層をチャネル方向の幅を細く形成する２つの方法を以下に示す。
第１の方法はゲート電極層のマスクを形成した後、マスクを幅方向にエッチング、アッシング等により細らせ、さらに幅の細いマスクを形成する。あらかじめ幅細い形状に形成されたマスクを用いることによって、ゲート電極層も幅細い形状に形成することができる。
次に、第２の方法は通常のマスクを形成し、そのマスクを用いてゲート電極層を形成する。次に得られたゲート電極層を幅方向にさらにサイドエッチングして細らせる。よって最終的に幅の細いゲート電極層を形成することができる。以上の工程を経ることによって、後にチャネル長の短い薄膜トランジスタを形成することが可能であり、高速動作が可能な薄膜トランジスタを作製することが可能である。本実施の形態の駆動回路領域に設けられる薄膜トランジスタは、画素領域に設けられる薄膜トランジスタよりチャネル長が短い方が好ましい。本実施の形態の駆動回路領域に設けられる薄膜トランジスタのチャネル長は０．１μｍ〜１μｍが好ましい。また、画素領域に設けられる薄膜トランジスタのチャネル長の長さは１μｍ〜５μｍ（より好ましくは１μｍ〜３μｍ）が好ましい。
次に、第１のゲート電極層１１０、第１のゲート電極層１１１、第１のゲート電極層１１２ａ、第１のゲート電極層１１２ｂ、及び第１のゲート電極層１１３、並びに第２のゲート電極層１１４、第２のゲート電極層１１５、第２のゲート電極層１１６ａ、及び第２のゲート電極層１１７をマスクとして、ｎ型を付与する不純物元素１５１を添加し、第１のｎ型不純物領域１４０ａ、第１のｎ型不純物領域１４０ｂ、第１のｎ型不純物領域１４１ａ、第１のｎ型不純物領域１４１ｂ、第１のｎ型不純物領域１４２ａ、第１のｎ型不純物領域１４２ｂ、第１のｎ型不純物領域１４２ｃ、第１のｎ型不純物領域１４３ａ、第１のｎ型不純物領域１４３ｂを形成する（図３（Ｂ）参照。）。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）（ドーピングガスはＰＨ３を水素（Ｈ２）で希釈しており、ガス中のＰＨ３の比率は５％）を用い、ガス流量８０ｓｃｃｍ、ビーム電流５４μＡ／ｃｍ、加速電圧５０ｋＶ、添加するドーズ量７．０×１０１３ｉｏｎｓ／ｃｍ２でドーピングを行う。ここでは、第１のｎ型不純物領域１４０ａ、第１のｎ型不純物領域１４０ｂ、第１のｎ型不純物領域１４１ａ、第１のｎ型不純物領域１４１ｂ、第１のｎ型不純物領域１４２ａ、第１のｎ型不純物領域１４２ｂ、第１のｎ型不純物領域１４２ｃ、第１のｎ型不純物領域１４３ａ、第１のｎ型不純物領域１４３ｂに、ｎ型を付与する不純物元素が１×１０１７〜５×１０１８／ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、ｎ型を付与する不純物元素としてリン（Ｐ）を用いる。
本実施の形態では、不純物領域がゲート絶縁層を介してゲート電極層と重なる領域をＬｏｖ領域と示し、不純物領域がゲート絶縁層を介してゲート電極層と重ならない領域をＬｏｆｆ領域と示す。図３では、不純物領域においてハッチングと白地（または点々のハッチング）で示されているが、これは、白地（または点々のハッチング）部分に不純物元素が添加されていないということを示すのではなく、この領域の不純物元素の濃度分布がマスクやドーピング条件を反映していることを直感的に理解できるようにしたためである。なお、このことは本明細書の他の図面においても同様である。
次に半導体層１０３、半導体層１０５の一部、半導体層１０６を覆うマスク１５３ａ、マスク１５３ｂ、マスク１５３ｃ、及びマスク１５３ｄを形成する。マスク１５３ａ、マスク１５３ｂ、マスク１５３ｃ、マスク１５３ｄ、第１のゲート電極層１１１及び第２のゲート電極層１１５をマスクとしてｎ型を付与する不純物元素１５２を添加し、第２のｎ型不純物領域１４４ａ、第２のｎ型不純物領域１４４ｂ、第２のｎ型不純物領域１４７ａ、第２のｎ型不純物領域１４７ｂ、第２のｎ型不純物領域１４７ｃ、第３のｎ型不純物領域１４８ａ、第３のｎ型不純物領域１４８ｂ、第３のｎ型不純物領域１４８ｃ、第３のｎ型不純物領域１４８ｄが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてＰＨ３（ドーピングガスはＰＨ３を水素（Ｈ２）で希釈しており、ガス中のＰＨ３の比率は５％）を用い、ガス流量８０ｓｃｃｍ、ビーム電流５４０μＡ／ｃｍ、加速電圧７０ｋＶ、添加するドーズ量５．０×１０１５ｉｏｎｓ／ｃｍ２でドーピングを行う。ここでは、第２のｎ型不純物領域１４４ａ、第２のｎ型不純物領域１４４ｂ、第２のｎ型不純物領域１４７ａ、第２のｎ型不純物領域１４７ｂ、第２のｎ型不純物領域１４７ｃにｎ型を付与する不純物元素が５×１０１９〜５×１０２０／ｃｍ３程度の濃度で含まれるように添加する。また、半導体層１０４にチャネル形成領域１４６、半導体層１０５にチャネル形成領域１４９ａ及びチャネル形成領域１４９ｂが形成される（図３（Ｃ）参照。）。
第２のｎ型不純物領域１４４ａ、第２のｎ型不純物領域１４４ｂ、第２のｎ型不純物領域１４７ａ、第２のｎ型不純物領域１４７ｂ、第２のｎ型不純物領域１４７ｃは高濃度ｎ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｎ型不純物領域１４８ａ、第３のｎ型不純物領域１４８ｂ、第３のｎ型不純物領域１４８ｃ、第３のｎ型不純物領域１４８ｄは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域となる。一方、第３のｎ型不純物領域１４８ａ、第３のｎ型不純物領域１４８ｂ、第３のｎ型不純物領域１４８ｃ、第３のｎ型不純物領域１４８ｄはゲート電極層１２７、ゲート電極層１２８に覆われていないＬｏｆｆ領域に形成されるため、オフ電流を低減する効果がある。この結果、さらに信頼性の高く、低消費電力の表示装置を作製することが可能である。
次に、マスク１５３ａ、マスク１５３ｂ、マスク１５３ｃ及びマスク１５３ｄを除去し、半導体層１０４、半導体層１０５を覆うマスク１５５ａ、マスク１５５ｂを形成する。マスク１５５ａ、マスク１５５ｂ、第１のゲート電極層１１０、第２のゲート電極層１１４、第１のゲート電極層１１３及び第２のゲート電極層１１７をマスクとしてｐ型を付与する不純物元素１５４を添加し、ｐ型不純物領域１６０ａ、ｐ型不純物領域１６０ｂ、ｐ型不純物領域１６３ａ、ｐ型不純物領域１６３ｂが形成される。本実施の形態では、不純物元素としてボロン（Ｂ）を用いるため、不純物元素を含むドーピングガスとしてジボラン（Ｂ２Ｈ６）（ドーピングガスはＢ２Ｈ６を水素（Ｈ２）で希釈しており、ガス中のＢ２Ｈ６の比率は１５％）を用い、ガス流量７０ｓｃｃｍ、ビーム電流１８０μＡ／ｃｍ、加速電圧８０ｋＶ、添加するドーズ量２．０×１０１５ｉｏｎｓ／ｃｍ２でドーピングを行う。ここでは、ｐ型不純物領域１６０ａ、ｐ型不純物領域１６０ｂ、ｐ型不純物領域１６３ａ、ｐ型不純物領域１６３ｂにｐ型を付与する不純物元素が１×１０２０〜５×１０２１／ｃｍ３程度の濃度で含まれるように添加する。また、半導体層１０３にチャネル形成領域１６２、半導体層１０６にチャネル形成領域１６５が形成される（図４（Ａ）参照。）。
ｐ型不純物領域１６０ａ、ｐ型不純物領域１６０ｂ、ｐ型不純物領域１６３ａ、ｐ型不純物領域１６３ｂは高濃度ｐ型不純物領域であり、ソース、ドレインとして機能する。
マスク１５５ａ、マスク１５５ｂをＯ２アッシングやレジスト剥離液により除去し、酸化膜も除去する。その後、ゲート電極層の側面を覆うように、絶縁膜、いわゆるサイドウォールを形成してもよい。サイドウォールは、プラズマＣＶＤ法や減圧ＣＶＤ（ＬＰＣＶＤ）法を用いて、珪素を有する絶縁膜により形成することができる。
不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行ってもよい。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と半導体層との界面へのプラズマダメージを回復することができる。
次いで、ゲート電極層、ゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、絶縁膜１６７と絶縁膜１６８との積層構造とする（図４（Ｂ）参照。）。絶縁膜１６７と絶縁膜１６８は、スパッタ法、またはプラズマＣＶＤを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜でもよく、他の珪素を含む絶縁膜を単層または３層以上の積層構造として用いても良い。
さらに、窒素雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。好ましくは、４００〜５００℃で行う。この工程は層間絶縁層である絶縁膜１６７に含まれる水素により半導体層のダングリングボンドを終端する工程である。本実施の形態では、４１０度（℃）で１時間加熱処理を行う。
絶縁膜１６７、絶縁膜１６８としては他に窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜（ＣＮ）その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、ポリシラザンを用いることができる。平坦性のよい塗布法によってされる塗布膜を用いてもよい。
絶縁膜１６７、絶縁膜１６８は、ディップ、スプレー塗布、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、ＣＶＤ法、蒸着法等を採用することができる。液滴吐出法により絶縁膜１６７、絶縁膜１６８を形成してもよい。液滴吐出法を用いた場合には材料液を節約することができる。また、液滴吐出法のようにパターンが転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）なども用いることができる。
次いで、レジストからなるマスクを用いて絶縁膜１６７、絶縁膜１６８、ゲート絶縁層１０８、１０９に半導体層及びゲート電極層に達するコンタクトホール（開口部）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。エッチングによって、絶縁膜１６８、絶縁膜１６７及びゲート絶縁層１０８、１０９を除去し、ソース領域又はドレイン領域であるｐ型不純物領域１６０ａ、ｐ型不純物領域１６０ｂ、ｐ型不純物領域１６３ａ、ｐ型不純物領域１６３ｂ、第２のｎ型不純物領域１４４ａ、第２のｎ型不純物領域１４４ｂ、第２のｎ型不純物領域１４７ａ、第２のｎ型不純物領域１４７ｂに達する開口部を形成する。エッチングは、ウェットエッチングでもドライエッチングでもよく、両方用いてもよい。ウェットエッチングのエッチャントは、フッ素水素アンモニウム及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。
開口部を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層１６９ａ、ソース電極層又はドレイン電極層１６９ｂ、ソース電極層又はドレイン電極層１７０ａ、ソース電極層又はドレイン電極層１７０ｂ、ソース電極層又はドレイン電極層１７１ａ、ソース電極層又はドレイン電極層１７１ｂ、ソース電極層又はドレイン電極層１７２ａ、ソース電極層又はドレイン電極層１７２ｂを形成する。ソース電極層又はドレイン電極層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電界メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。ソース電極層又はドレイン電極層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、及びＳｉ、Ｇｅ、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。本実施の形態では、チタン（Ｔｉ）を膜厚６０ｎｍ形成し、窒化チタン膜を膜厚４０ｎｍ形成し、アルミニウムを膜厚７００ｎｍ形成し、チタン（Ｔｉ）を膜厚２００ｎｍ形成して積層構造とし、所望な形状に加工する。
以上の工程で駆動回路領域２０４にｐ型不純物領域を有するｐチャネル型薄膜トランジスタである薄膜トランジスタ１７３、ｎチャネル型不純物領域を有するｎチャネル型薄膜トランジスタである薄膜トランジスタ１７４を、画素領域２０６にＬｏｆｆ領域にｎ型不純物領域を有するマルチチャネル型のｎチャネル型薄膜トランジスタである薄膜トランジスタ１７５、ｐ型不純物領域を有するｐチャネル型薄膜トランジスタである薄膜トランジスタ１７６を有するアクティブマトリクス基板を作製することができる（図４（Ｃ）参照。）。アクティブマトリクス基板は、表示素子（液晶表示素子、または発光素子など）を有する表示装置に用いることができる。
本実施の形態の表示装置は、画素領域２０６及び駆動回路領域２０４にそれぞれ薄膜トランジスタを有しており、駆動回路領域２０４に設けられた薄膜トランジスタ１７３、１７４の半導体層１０３、１０４の膜厚は、画素領域２０６に設けられた薄膜トランジスタ１７５、１７６の半導体層１０５、１０６の膜厚より薄いことを特徴とする。従って、本実施の形態ではゲート絶縁層においても、駆動回路領域２０４に設けられた薄膜トランジスタ１７３、１７４は、画素領域２０６に設けられた薄膜トランジスタ１７５、１７６より膜厚が薄い。
本実施の形態の表示装置において、駆動回路領域２０４に設けられる薄膜トランジスタ１７３、１７４の半導体層１０３、１０４の膜厚は、５ｎｍ以上３０ｎｍ以下、より好ましくは１０ｎｍ以上２０ｎｍ以下とすればよい。一方、画素領域２０６に設けられる薄膜トランジスタ１７５、１７６の半導体層１０５、１０６の膜厚は、２５ｎｍ以上１００ｎｍ以下、より好ましくは５０ｎｍ以上６０ｎｍ以下とすればよい。
本発明の表示装置において、駆動回路領域２０４に設けられる薄膜トランジスタ１７３、１７４のゲート絶縁層１０８の膜厚は、１ｎｍ以上１０ｎｍ以下、より好ましくは５ｎｍ程度とすればよい。一方、画素領域２０６に設けられる薄膜トランジスタ１７５、１７６のゲート絶縁層１０９の膜厚は、５０ｎｍ以上１５０ｎｍ以下、より好ましくは６０ｎｍ以上８０ｎｍ以下とすればよい。
チャネル形成領域１６２、１４６の膜厚が厚いとチャネル長が短い場合には、ソース−ドレイン間の電界の影響により、ゲート電圧がしきい値電圧以下のサブスレッショルド領域でチャネル形成領域１６２、１４６中の下側を電流が流れる。そのため、サブスレッショルド値が上昇し、しきい値電圧が低下する。チャネル形成領域１６２、１４６の膜厚を薄くすることにより、チャネル形成領域１６２、１４６中の下側の電流が流れる経路が遮断されるために、漏れ電流が抑えられる。そのため、サブスレッショルド値の上昇が抑えられ、しきい値電圧の低下も抑えられる。そのため、チャネル形成領域１６２、１４６の膜厚を薄くすることにより、チャネル長の短い領域でのしきい値電圧のマイナスシフトが抑えられ、かつ、サブスレッショルド値が小さい薄膜トランジスタを作製することができる。サブスレッショルド値が小さくなっているため、ゲート電圧０Ｖでのソース−ドレイン間に流れる電流を抑えつつ、しきい値電圧を下げることができる。
駆動回路領域２０４における半導体層１０３、１０４の薄膜化は、チャネル形成領域１６２、１４６の全域を空乏層化するように作用し、短チャネル効果を抑制することができる。また、薄膜トランジスタのしきい値電圧を小さくすることができる。それにより、駆動回路領域に設けられた薄膜トランジスタにおいて、微細化と高性能化を実現することができる。よって、表示装置の低電圧駆動が可能となり低消費電力化を実現することができる。また、薄膜トランジスタは、半導体層（又は、さらにゲート絶縁層も）を薄膜化することによって、微細化できるため、駆動回路領域の面積の縮小が可能となり、表示装置の狭額縁化が達成できる。従って表示装置をより小型化することができる。なお、本明細書において、表示装置において画素領域以外の周辺領域を額縁という。
一方、画素領域２０６に設けられた薄膜トランジスタ１７５、１７６は、半導体層（又は、さらにゲート絶縁層も）を駆動回路領域と比べ厚く保つことによって、駆動電圧に対する耐圧性が高くすることができる、高信頼性とすることができる。
従って、本発明の表示装置は、低消費電力かつ高信頼性が付与された表示装置とすることができる。
本実施の形態に限定されず、薄膜トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、駆動回路領域の薄膜トランジスタも、シングルゲート構造、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
なお、本実施の形態で示した薄膜トランジスタの作製方法に限らず、トップゲート型（プレーナー型）、ボトムゲート型（逆スタガ型）、あるいはチャネル領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有する、デュアルゲート型やその他の構造においても適用できる。
図１は、本実施の形態の表示装置であり、ＦＰＣの貼り付け部である外部端子接続領域２０２、駆動回路領域２０４、画素領域２０６である。外部端子接続領域２０２には、外部端子と接続する端子電極層１７８が設けられている。
次に、ソース電極層又はドレイン電極層と接するように、第１の電極層１８５（画素電極層ともいう。）を形成する。第１の電極層１８５は陽極、または陰極として機能し、Ｔｉ、Ｎｉ、Ｗ、Ｃｒ、Ｐｔ、Ｚｎ、Ｓｎ、Ｉｎ、またはＭｏから選ばれた元素、またはＴｉＮ、ＴｉＳｉＸＮＹ、ＷＳｉＸ、ＷＮＸ、ＷＳｉＸＮＹ、ＮｂＮなどの前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚１００ｎｍ〜８００ｎｍの範囲で用いればよい。
本実施の形態では、表示素子として発光素子を用い、発光素子からの光を第１の電極層１８５側から取り出す構造のため、第１の電極層１８５が透光性を有する。第１の電極層１８５として、透明導電膜を形成し、所望の形状にエッチングすることで第１の電極層１８５を形成する。
本発明においては、透光性電極層である第１の電極層１８５に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。
また、透光性を有さない金属膜のような材料であっても膜厚を薄く（好ましくは、５ｎｍ〜３０ｎｍ程度の厚さ）して光を透過可能な状態としておくことで、第１の電極層１８５から光を放射することが可能となる。また、第１の電極層１８５に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。
第１の電極層１８５は、蒸着法、スパッタ法、ＣＶＤ法、印刷法、ディスペンサ法または液滴吐出法などを用いて形成することができる。本実施の形態では、第１の電極層１８５として、酸化タングステンを含むインジウム亜鉛酸化物を用いてスパッタリング法によって作製する。第１の電極層１８５は、好ましくは総膜厚１００ｎｍ〜８００ｎｍの範囲で用いればよい。
第１の電極層１８５は、その表面が平坦化されるように、ＣＭＰ法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またＣＭＰ法を用いた研磨後に、第１の電極層１８５の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。
第１の電極層１８５を形成後、加熱処理を行ってもよい。この加熱処理により、第１の電極層１８５中に含まれる水分は放出される。よって、第１の電極層１８５は脱ガスなどを生じないため、第１の電極層上に水分によって劣化しやすい発光材料を形成しても、発光材料は劣化せず、信頼性の高い表示装置を作製することができる。
次に、第１の電極層１８５の端部、ソース電極層又はドレイン電極層を覆う絶縁層１８６（隔壁、障壁などと呼ばれる）を形成する。また絶縁層１８６に絶縁膜１６８と同材料を用い、同方法で形成すると、製造コストを削減することができる。また、塗布成膜装置やエッチング装置などの装置の共通化によるコストダウンが図れる。
絶縁層１８６は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸素含有量が窒素含有量よりも多い酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。シロキサンを含む材料を用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、感光性、非感光性どちらでも良く、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテンを用いることができる。また、オキサゾール樹脂を用いることもでき、例えば光硬化型ポリベンゾオキサゾールなどを用いることができる。絶縁層１８６は曲率半径が連続的に変化する形状が好ましく、上に形成される電界発光層１８８、第２の電極層１８９の被覆性が向上する。
また、さらに信頼性を向上させるため、電界発光層１８８の形成前に真空加熱を行って脱気を行うことが好ましい。例えば、有機化合物材料の蒸着を行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で２００〜４００℃、好ましくは２５０〜３５０℃の加熱処理を行うことが望ましい。またそのまま大気に晒さずに電界発光層１８８を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。この熱処理で、第１の電極層となる導電膜や絶縁層（隔壁）に含有、付着している水分を放出することができる。この加熱処理は、真空を破らず、真空のチャンパー内を基板が輸送できるのであれば、先の加熱工程と兼ねることもでき、先の加熱工程を絶縁層（隔壁）形成後に、一度行えばよい。ここでは、層間絶縁膜と絶縁層（隔壁）とを高耐熱性を有する物質で形成すれば信頼性向上のための加熱処理工程を十分行うことができる。
第１の電極層１８５の上には電界発光層１８８が形成される。なお、図１では一画素しか図示していないが、本実施の形態ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した電界発光層を作り分けている。電界発光層１８８は、第１の電極層１８５上に、有機化合物と無機化合物を混合することにより、それぞれ単独では得られない高いキャリア注入性、キャリア輸送性という機能が得られる層が設けられている。
赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料（低分子または高分子材料など）は、液滴吐出法により形成することもできる。
次に、電界発光層１８８の上に導電膜からなる第２の電極層１８９が設けられる。第２の電極層１８９としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、または窒化カルシウム）を用いればよい。こうして第１の電極層１８５、電界発光層１８８及び第２の電極層１８９からなる発光素子１９０が形成される。
図１４に本実施の形態における画素の回路図の一例を示す。図１４において、画素はトランジスタ６１１０、６１１１、容量素子６１１２、発光素子６１１３を有する。トランジスタ６１１０は図１におけるマルチゲート型のｎチャネル型薄膜トランジスタである薄膜トランジスタ１７５に、トランジスタ６１１１はｐチャネル型薄膜トランジスタである薄膜トランジスタ１７６、発光素子６１１３は発光素子１９０にそれぞれ対応している。
トランジスタ６１１０のゲートは配線６１１６と接続し、ソース及びドレインの一方は配線６１１４と接続し、ソース及びドレインの他方はトランジスタ６１１１のゲート、及び容量素子６１１２の一方の端子と接続している。容量素子６１１２の一方の端子はトランジスタ６１１０及び６１１１と接続し、他方の端子は配線６１１５と接続している。トランジスタ６１１１のソース及びドレインの一方は配線６１１５と接続し、他方は発光素子６１１３と接続している。配線６１１６は走査（ゲート）線、配線６１１４は信号（ソース）線、配線６１１５は電源線として機能する。トランジスタ６１１０はスイッチング機能を有するスイッチング用トランジスタであり、トランジスタ６１１１は駆動用トランジスタである。
図１に示した本実施の形態の表示装置において、発光素子１９０から発した光は、第１の電極層１８５側から、図１中の矢印の方向に透過して射出される。
第２の電極層１８９を覆うようにしてパッシベーション膜を設けることは有効である。パッシベーション膜としては、窒化珪素、酸化珪素、酸化窒化珪素（ＳｉＯＮ）、窒化酸化珪素（ＳｉＮＯ）、窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜（ＣＮ）を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層を用いることができる。また、シロキサン樹脂を用いてもよい。
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低い電界発光層１８８の上方にも容易に成膜することができる。ＤＬＣ膜は、プラズマＣＶＤ法（代表的には、ＲＦプラズマＣＶＤ法、マイクロ波ＣＶＤ法、電子サイクロトロン共鳴（ＥＣＲ）ＣＶＤ法、熱フィラメントＣＶＤ法など）、燃焼炎法、スパッタ法、イオンビーム蒸着法、レーザ蒸着法などで形成することができる。成膜に用いる反応ガスは、水素ガスと、炭化水素系のガス（例えばＣＨ４、Ｃ２Ｈ２、Ｃ６Ｈ６など）とを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカソードにイオンを加速衝突させて成膜する。また、ＣＮ膜は反応ガスとしてＣ２Ｈ４ガスとＮ２ガスとを用いて形成すればよい。ＤＬＣ膜は酸素に対するブロッキング効果が高く、電界発光層１８８の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に電界発光層１８８が酸化するといった問題を防止できる。
このように発光素子１９０が形成された基板１００と、封止基板１９５とをシール材１９２によって固着し、発光素子を封止する（図１参照。）。本発明の表示装置においては、シール材１９２と絶縁層１８６とを接しないように離して形成する。このようにシール材と、絶縁層１８６とを離して形成すると、絶縁層１８６に吸湿性の高い有機材料を用いた絶縁材料を用いても、水分が侵入しにくく、発光素子の劣化が防止でき、表示装置の信頼性が向上する。シール材１９２としては、代表的には可視光硬化性、紫外線硬化性または熱硬化性の樹脂を用いるのが好ましい。例えば、ビスフェノールＡ型液状樹脂、ビスフェノールＡ型固形樹脂、含ブロムエポキシ樹脂、ビスフェノールＦ型樹脂、ビスフェノールＡＤ型樹脂、フェノール型樹脂、クレゾール型樹脂、ノボラック型樹脂、環状脂肪族エポキシ樹脂、エピビス型エポキシ樹脂、グリシジルエステル樹脂、グリジシルアミン系樹脂、複素環式エポキシ樹脂、変性エポキシ樹脂等のエポキシ樹脂を用いることができる。なお、シール材で囲まれた領域には充填材１９３を充填してもよく、窒素雰囲気下で封止することによって、窒素等を封入してもよい。本実施の形態は、下面射出型のため、充填材１９３は透光性を有する必要はないが、充填材１９３を透過して光を取り出す構造の場合は、透光性を有する必要がある。代表的には可視光硬化、紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。以上の工程において、本実施の形態における、発光素子を用いた表示機能を有する表示装置が完成する。また充填材は、液状の状態で滴下し、表示装置内に充填することもできる。
ＥＬ表示パネル内には素子の水分による劣化を防ぐため、乾燥剤を設置される。本実施の形態では、発光素子より放射される光を妨げないように、封止基板１９５側に乾燥剤を設ける。
なお、本実施の形態では、ガラス基板で発光素子を封止した場合を示すが、封止の処理とは、発光素子を水分から保護するための処理であり、カバー材で機械的に封入する方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法のいずれかを用いる。カバー材としては、ガラス、セラミックス、プラスチックもしくは金属を用いることができるが、カバー材側に光を放射させる場合は透光性でなければならない。また、カバー材と上記発光素子が形成された基板とは熱硬化性樹脂又は紫外光硬化性樹脂等のシール材を用いて貼り合わせられ、熱処理又は紫外光照射処理によって樹脂を硬化させて密閉空間を形成する。この密閉空間の中に酸化バリウムに代表される吸湿材を設けることも有効である。この吸湿材は、シール材の上に接して設けても良いし、発光素子よりの光を妨げないような、隔壁の上や周辺部に設けても良い。さらに、カバー材と発光素子の形成された基板との空間を熱硬化性樹脂若しくは紫外光硬化性樹脂で充填することも可能である。この場合、熱硬化性樹脂若しくは紫外光硬化性樹脂の中に酸化バリウムに代表される吸湿材を添加しておくことは有効である。
図１に示す本実施の形態の表示装置は、ソース電極層又はドレイン電極層１７２ｂと第１の電極層１８５とが直接接して電気的な接続を行う構成であるが、ソース電極層又はドレイン電極層と第１の電極層とを配線層とを他の配線層を介して電気的に接続する構成としてもよい。また、ソース電極層及びドレイン電極層を覆うように、絶縁膜１６８上にさらに層間絶縁層を形成してもよい。また、図１では、ソース電極層又はドレイン電極層１７２ｂの上に第１の電極層１８５が一部積層するように接続しているが、先に第１の電極層１８５を形成し、その第１の電極層１８５上に接するようにソース電極層又はドレイン電極層１７２ｂを形成する構成でもよい。
本実施の形態では、外部端子接続領域２０２において、端子電極層１７８に異方性導電層１９６によってＦＰＣ１９４を接続し、外部と電気的に接続する構造とする。また表示装置の上面図である図１（Ａ）で示すように、本実施の形態において作製される表示装置は信号線駆動回路を有する駆動回路領域２０４のほかに、走査線駆動回路を有する駆動回路領域２０８が設けられている。
本実施の形態では、上記のような回路で形成するが、本発明はこれに限定されず、駆動回路としてＩＣチップを前述したＣＯＧ方式やＴＡＢ方式によって実装したものでもよい。また、ゲート線駆動回路、ソース線駆動回路は複数であっても単数であっても良い。
また、本発明の表示装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、表示装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
さらに、ビデオ信号がデジタルの表示装置において、画素に入力されるビデオ信号が定電圧（ＣＶ）のものと、定電流（ＣＣ）のものとがある。ビデオ信号が定電圧のもの（ＣＶ）には、発光素子に印加される電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加される電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が定電流のもの（ＣＣ）には、発光素子に印加される電圧が一定のもの（ＣＣＣＶ）と、発光素子に印加される電流が一定のもの（ＣＣＣＣ）とがある。
本発明を用いると、低消費電力でかつ信頼性の高い表示装置を提供することができる。
（実施の形態２）
本実施の形態は、低消費電力で、かつ高信頼性を付与することを目的とした他の表示装置、及びその作製方法を、図５、６、１１、１２を用いて説明する。本実施の形態は、実施の形態１で作製した表示装置において、薄膜トランジスタのゲート電極層の側面にサイドウォール構造の絶縁層を設ける例を示す。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
図５（Ａ）は、作製工程にある表示装置であり、実施の形態１で示した図３（Ｂ）の表示装置と対応している。図５において、駆動回路領域２１４及び画素領域２１６に薄膜トランジスタ作製する。
半導体層１０４、半導体層１０５を覆うマスク７０２ａ、７０２ｂを形成する。マスク７０２ａ、７０２ｂ、第１のゲート電極層１１０、１１３、第２のゲート電極層１１４、１１７をマスクとして、ｐ型を付与する不純物元素７０１を添加し、ｐ型不純物領域７０３ａ、７０３ｂ、７０４ａ、７０４ｂを形成する。本実施の形態では不純物元素７０１としてボロン（Ｂ）を用いる。また、半導体層１０３にチャネル形成領域７０５、半導体層１０６にチャネル形成領域７０６が形成される（図５（Ｂ）参照。）。ｐ型不純物領域７０３ａ、７０３ｂ、７０４ａ、７０４ｂはソース、又はドレインとして機能する。
マスク７０２ａ、７０２ｂを除去し、第１のゲート電極層１１０乃至１１３、及び第２のゲート電極層１１４乃至１１７の側面にサイドウォール構造の絶縁層７０８ａ乃至７０８ｊを形成する（図５（Ｃ）参照。）。絶縁層７０８ａ乃至７０８ｊは、ゲート絶縁層１０８、１０９、第１のゲート電極層１１０乃至１１３、及び第２のゲート電極層１１４乃至１１７を覆う絶縁層を形成した後、これをＲＩＥ（Ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：反応性イオンエッチング）法による異方性のエッチングによって加工し、第１のゲート電極層１１０乃至１１３、及び第２のゲート電極層１１４乃至１１７の側壁に自己整合的にサイドウォール構造の絶縁層７０８ａ乃至７０８ｊを形成すればよい。ここで、絶縁層について特に限定はなく、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｓｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化珪素であることが好ましい。絶縁層は熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ、スパッタリング等の方法によって形成することができる。
また、本実施の形態では、絶縁層をエッチングする際、第２のゲート電極層上の絶縁層を除去し、第２のゲート電極層を露出させるが、絶縁層を第２のゲート電極層上に残すような形状に絶縁層７０８ａ乃至７０８ｊを形成してもよい。本実施の形態では、後工程で第２のゲート電極層上に保護膜として絶縁膜７１７を形成する。このように第２のゲート電極層を保護することによって、エッチング加工する際、第２のゲート電極層の膜減りを防ぐことができる。また、ソース領域及びドレイン領域にシリサイドを形成する場合、シリサイド形成時に成膜する金属膜とゲート電極層とが接しないので、金属膜の材料とゲート電極層の材料とが反応しやすい材料であっても、化学反応や拡散などの不良を防止することができる。エッチング方法は、ドライエッチング法でもウェットエッチング法でもよく、種々のエッチング方法を用いることができる。本実施の形態では、ドライエッチング法を用いる。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。
半導体層１０３、半導体層１０５の一部、半導体層１０６を覆うマスク７１０ａ、７１０ｂ、７１０ｃ、７１０ｄを形成する。マスク７１０ａ、７１０ｂ、７１０ｃ、７１０ｄ、第１のゲート電極層１１１及び第２のゲート電極層１１５をマスクとして、ｎ型を付与する不純物元素７０９を添加し、第２のｎ型不純物領域７１１ａ、第２のｎ型不純物領域７１１ｂ、第２のｎ型不純物領域７１２ａ、第２のｎ型不純物領域７１２ｂ、第２のｎ型不純物領域７１２ｃ、第３のｎ型不純物領域７１３ａ、第３のｎ型不純物領域７１３ｂ、第３のｎ型不純物領域７１４ａ、第３のｎ型不純物領域７１４ｂ、第３のｎ型不純物領域７１４ｃ、第３のｎ型不純物領域７１４ｄが形成される。本実施の形態では不純物元素７０９としてリン（Ｐ）を用いる。第２のｎ型不純物領域７１１ａ、第２のｎ型不純物領域７１１ｂ、第２のｎ型不純物領域７１２ａ、第２のｎ型不純物領域７１２ｂ、第２のｎ型不純物領域７１２ｃにｎ型を付与する不純物元素が５×１０１９〜５×１０２０／ｃｍ３程度の濃度で含まれるように添加する。また、半導体層１０４にチャネル形成領域７１５、半導体層１０５にチャネル形成領域７１６ａ及びチャネル形成領域７１６ｂが形成される（図６（Ａ）参照。）。
第２のｎ型不純物領域７１１ａ、第２のｎ型不純物領域７１１ｂ、第２のｎ型不純物領域７１２ａ、第２のｎ型不純物領域７１２ｂ、第２のｎ型不純物領域７１２ｃは高濃度ｎ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｎ型不純物領域７１３ａ、第３のｎ型不純物領域７１３ｂ、第３のｎ型不純物領域７１４ａ、第３のｎ型不純物領域７１４ｂ、第３のｎ型不純物領域７１４ｃ、第３のｎ型不純物領域７１４ｄは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域となる。第３のｎ型不純物領域７１３ａ、第３のｎ型不純物領域７１３ｂ、第３のｎ型不純物領域７１４ａ、第３のｎ型不純物領域７１４ｂ、第３のｎ型不純物領域７１４ｃ、第３のｎ型不純物領域７１４ｄは第１のゲート電極層１１１、１１２ａ、１１２ｂ、第２のゲート電極層１１５、１１６ａ、１１６ｂに覆われていないＬｏｆｆ領域に形成されるため、オフ電流を低減する効果がある。本実施の形態では駆動回路領域２１４の薄膜トランジスタのＬＤＤ領域はサイドウォール構造の絶縁層７０８ｃ、７０８ｄによって自己整合的に形成し、より駆動電圧に対する耐圧性が必要な画素領域２１６の薄膜トランジスタのＬＤＤ領域はマスク７１０ｂ、７１０ｃを用いてより広い領域となるように形成している。この結果、さらに信頼性の高く、低消費電力の表示装置を作製することが可能である。
ゲート絶縁層１０８、１０９、第１のゲート電極層１１０乃至１１３、第２のゲート電極層１１４乃至１１７、及び絶縁層７０８ａ乃至７０８ｊ上に絶縁膜７１７を形成し、絶縁膜７１７上に絶縁膜７１８を形成する（図６（Ｂ）参照。）。ゲート絶縁層１０８、１０９、絶縁膜７１７及び７１８に半導体層のソース領域又はドレイン領域に達する開口を形成し、開口にソース電極層又はドレイン電極層７１９ａ、７１９ｂ、ソース電極層又はドレイン電極層７２０ａ、７２０ｂ、ソース電極層又はドレイン電極層７２１ａ、７２１ｂ、ソース電極層又はドレイン電極層７２２ａ、７２２ｂを形成する。絶縁膜７１７、７１８、ソース電極層又はドレイン電極層７１９ａ、７１９ｂ、ソース電極層又はドレイン電極層７２０ａ、７２０ｂ、ソース電極層又はドレイン電極層７２１ａ、７２１ｂ、ソース電極層又はドレイン電極層７２２ａ、７２２ｂは実施の形態１で示した絶縁膜１６７、１６８、ソース電極層又はドレイン電極層１６９ａ、１６９ｂ、１７０ａ、１７０ｂ、１７１ａ、１７１ｂ、１７２ａ、１７２ｂとそれぞれ同様の材料及び工程で形成することができる。
以上の工程で駆動回路領域２１４にｐチャネル型薄膜トランジスタである薄膜トランジスタ７２４、Ｌｏｆｆ領域にｎチャネル型不純物領域を有するｎチャネル型薄膜トランジスタである薄膜トランジスタ７２５を、画素領域２１６にＬｏｆｆ領域にｎ型不純物領域を有するマルチチャネル型のｎチャネル型薄膜トランジスタである薄膜トランジスタ７２６、ｐチャネル型薄膜トランジスタである薄膜トランジスタ７２７を有するアクティブマトリクス基板を作製することができる（図６（Ｃ）参照。）。アクティブマトリクス基板は、表示素子（液晶表示素子、または発光素子など）を有する表示装置に用いることができる。
ソース電極層又はドレイン電極層７２２ｂに電気的に接続する表示素子を形成し、本実施の形態の表示装置を完成することができる。例えば実施の形態１のように画素電極として第１の電極層を形成し、第１の電極層上に発光材料を有するＥＬ層、第２の電極層を積層して発光素子を表示素子として形成すれば発光表示装置を作製することができる。また、画素電極層上に液晶材料を有する液晶表示素子を設ければ、液晶表示装置を作製することができる。
本実施の形態の表示装置は、画素領域２１６及び駆動回路領域２１４にそれぞれ薄膜トランジスタを有しており、駆動回路領域２１４に設けられた薄膜トランジスタ７２４、７２５の半導体層１０３、１０４の膜厚は、画素領域２１６に設けられた薄膜トランジスタ７２６、７２７の半導体層１０５、１０６の膜厚より薄いことを特徴とする。従って、本実施の形態ではゲート絶縁層においても、駆動回路領域２１４に設けられた薄膜トランジスタ７２４、７２５は、画素領域２１６に設けられた薄膜トランジスタ７２６、７２７より膜厚が薄い。
本実施の形態の表示装置において、駆動回路領域２１４に設けられる薄膜トランジスタ７２４、７２５の半導体層１０３、１０４の膜厚は、５ｎｍ以上３０ｎｍ以下、より好ましくは１０ｎｍ以上２０ｎｍ以下とすればよい。一方、画素領域２１６に設けられる薄膜トランジスタ７２６、７２７の半導体層１０５、１０６の膜厚は、２５ｎｍ以上１００ｎｍ以下、より好ましくは５０ｎｍ以上６０ｎｍ以下とすればよい。
本発明の表示装置において、駆動回路領域２１４に設けられる薄膜トランジスタ７２４、７２５のゲート絶縁層１０８の膜厚は、１ｎｍ以上１０ｎｍ以下、より好ましくは５ｎｍ程度とすればよい。一方、画素領域２１６に設けられる薄膜トランジスタ７２６、７２７のゲート絶縁層１０９の膜厚は、５０ｎｍ以上１５０ｎｍ以下、より好ましくは６０ｎｍ以上８０ｎｍ以下とすればよい。
チャネル形成領域７０５、７１５の膜厚が厚いとチャネル長が短い場合には、ソース−ドレイン間の電界の影響により、ゲート電圧がしきい値電圧以下のサブスレッショルド領域でチャネル形成領域７０５、７１５中の下側を電流が流れる。そのため、サブスレッショルド値が上昇し、しきい値電圧が低下する。チャネル形成領域７０５、７１５の膜厚を薄くすることにより、チャネル形成領域７０５、７１５中の下側の電流が流れる経路が遮断されるために、漏れ電流が抑えられる。そのため、サブスレッショルド値の上昇が抑えられ、しきい値電圧の低下も抑えられる。そのため、チャネル形成領域７０５、７１５の膜厚を薄くすることにより、チャネル長の短い領域でのしきい値電圧のマイナスシフトが抑えられ、かつ、サブスレッショルド値が小さい薄膜トランジスタを作製することができる。サブスレッショルド値が小さくなっているため、ゲート電圧０Ｖでのソース−ドレイン間に流れる電流を抑えつつ、しきい値電圧を下げることができる。
駆動回路領域２１４における半導体層１０３、１０４の薄膜化は、チャネル形成領域７０５、７１５の全域を空乏層化するように作用し、短チャネル効果を抑制することができる。また、薄膜トランジスタのしきい値電圧を小さくすることができる。それにより、駆動回路領域に設けられた薄膜トランジスタにおいて、微細化と高性能化を実現することができる。よって、表示装置の低電圧駆動が可能となり低消費電力化を実現することができる。また、薄膜トランジスタは、半導体層（又は、さらにゲート絶縁層も）を薄膜化することによって、微細化できるため、駆動回路領域の面積の縮小が可能となり、表示装置の狭額縁化が達成できる。従って表示装置をより小型化することができる。
また、本実施の形態の駆動回路領域に設けられる薄膜トランジスタは、画素領域に設けられる薄膜トランジスタよりチャネル長が短い方が好ましい。本実施の形態の駆動回路領域に設けられる薄膜トランジスタのチャネル長は０．１μｍ〜１μｍが好ましい。また、画素領域に設けられる薄膜トランジスタのチャネル長の長さは１μｍ〜５μｍ（より好ましくは１μｍ〜３μｍ）が好ましい。
一方、画素領域２１６に設けられた薄膜トランジスタ７２６、７２７は、半導体層（又は、さらにゲート絶縁層も）を駆動回路領域と比べ厚く保つことによって、駆動電圧に対する耐圧性が高くすることができる、高信頼性とすることができる。
従って、本発明の表示装置は、低消費電力かつ高信頼性が付与された表示装置とすることができる。
（実施の形態３）
本実施の形態は、低消費電力で、かつ高信頼性を付与することを目的とした他の表示装置、及びその作製方法を、図７、８を用いて説明する。本実施の形態は、実施の形態１及び２で作製した表示装置において、薄膜トランジスタのソース領域及びドレイン領域にシリサイドを設ける例を示す。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
図７（Ａ）は、作製工程にある表示装置であり、実施の形態２で示した図６（Ａ）の表示装置と対応している。図５において、駆動回路領域２２４及び画素領域２２６に薄膜トランジスタ作製する。
本実施の形態では、図７に示すように、第１のゲート電極層７５０乃至７５３と第２のゲート電極層７５４乃至７５７の形状が異なっており、第１のゲート電極層７５０乃至７５３と第２のゲート電極層７５４乃至７５７との端部は一致していない。第１のゲート電極層７５０乃至７５３の端部は第２のゲート電極層７５４乃至７５７の端部より外側に位置している。半導体層への不純物元素の添加は、第２のゲート電極層７５４乃至７５７をマスクとして行うので、第１のゲート電極層７５０乃至７５３において第２のゲート電極層７５４乃至７５７と積層していない領域に重なる半導体層には不純物領域が形成される。
従って、第１のゲート電極層７５０と一部重なってｐ型不純物領域７５８ａ、７５８ｂが、第１のゲート電極層７５１と一部重なって第２のｎ型不純物領域７５９ａ、７５９ｂが、第１のゲート電極層７５２ａと一部重なって第２のｎ型不純物領域７６０ａ、７６０ｂが、第１のゲート電極層７５２ｂと一部重なって第２のｎ型不純物領域７６０ｃ、７６０ｄが、第１のゲート電極層７５３と一部重なってｐ型不純物領域７６１ａ、７６１ｂがそれぞれ形成されている。このようにゲート絶縁層を介してゲート電極層が不純物領域を一部覆っているＬｏｖ領域は、ドレイン近傍の電界を緩和し、ホットキャリアによるオン電流の劣化を抑制することができる。この結果、高速動作が可能な薄膜トランジスタを形成することができる。
絶縁層７０８ａ乃至７０８ｊ、第１のゲート電極層７５０乃至７５３、及び第２のゲート電極層７５４乃至７５７をマスクとしてゲート絶縁層１０８及びゲート絶縁層１０９をエッチングし、半導体層１０３乃至１０６のソース領域及びドレイン領域を露出させる。ゲート絶縁層１０８及びゲート絶縁層１０９は選択的にエッチングされ、ゲート絶縁層７６２乃至７６５となる（図７（Ｂ）参照。）。本実施の形態では、半導体層への不純物元素の添加（ドーピング）は、ゲート絶縁層を介して行う例をしめすが、第１のゲート電極層及び第２のゲート電極層の側面を覆う絶縁層７０８ａ乃至７０８ｊを形成する際に、ゲート絶縁層１０８及び１０９もエッチングし、半導体層を露出した状態で不純物元素を添加しても良い。
半導体層１０３乃至１０６、絶縁層７０８ａ乃至７０９ｊ、第２のゲート電極層７５４乃至７５７上に導電膜７６６を形成する（図７（Ｃ）参照。）。導電膜７６６の材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、Ｈａ（ハフニウム）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｂ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等を有する膜を成膜する。ここでは、スパッタリング法により、ニッケル膜を成膜する。
次に、加熱処理、ＧＲＴＡ法、ＬＲＴＡ法等により、露出されたソース領域及びドレイン領域の半導体層中の珪素と導電膜７６６とを反応させて、シリサイド７６７ａ、７６７ｂ、シリサイド７６８ａ、７６８ｂ、シリサイド７６９ａ、７６９ｂ、７６９ｃ、シリサイド７７０ａ、７７０ｂ、シリサイド７７１ａ、７７１ｂ、７７１ｃ、７７１ｄを形成する。また、レーザ照射やランプによる光照射によってシリサイドを形成しても良い。この後、半導体層と反応しなかった導電膜７６６を除去する（図７（Ｄ）参照。）。
次いで、パッシベーション膜として水素を含む絶縁膜７７２を形成する。この絶縁膜７７２としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成すればよく、実施の形態１で示す絶縁膜１６７と同様な材料及び工程で形成することができる。
さらに、窒素雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。好ましくは、４００〜５００℃で行う。この工程は絶縁膜７７２に含まれる水素により半導体層のダングリングボンドを終端する工程である。
次いで、層間絶縁膜となる絶縁膜７７３を形成する（図８（Ａ）参照。）。本発明において、平坦化のために設ける層間絶縁膜としては、耐熱性および絶縁性が高く、且つ、平坦化率の高いものが好ましい。絶縁膜７７３は、実施の形態１で示す絶縁膜１６８と同様な材料及び工程で形成することができる。
レジストからなるマスクを用いて絶縁膜７７２、絶縁膜７７３に半導体層１０３乃至１０６に達するコンタクトホール（開口部）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。エッチングによってソース領域又はドレイン領域であるシリサイド７６７ａ、７６７ｂ、シリサイド７６８ａ、７６８ｂ、シリサイド７６９ａ、７６９ｂ、シリサイド７７０ａ、７７０ｂに達する開口部を形成する。
導電膜を形成し、導電膜をエッチングして各シリサイド７６７ａ、７６７ｂ、シリサイド７６８ａ、７６８ｂ、シリサイド７６９ａ、７６９ｂ、シリサイド７７０ａ、７７０ｂとそれぞれ電気的に接続するソース電極層又はドレイン電極層７７４ａ、７７４ｂ、７７５ａ、７７５ｂ、７７６ａ、７７６ｂ、７７７ａ、７７７ｂを形成する。ソース電極層又はドレイン電極層７７４ａ、７７４ｂ、７７５ａ、７７５ｂ、７７６ａ、７７６ｂ、７７７ａ、７７７ｂは、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電界メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。ソース電極層又はドレイン電極層７７４ａ、７７４ｂ、７７５ａ、７７５ｂ、７７６ａ、７７６ｂ、７７７ａ、７７７ｂの材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、Ｓｉ、Ｇｅ、又はその合金、若しくはその金属窒化物を用いて形成する。また、Ｔｉ／Ａｌ／Ｔｉのようなこれらの積層構造としても良い。
以上の工程で駆動回路領域２２４にＬｏｖ領域にｐ型不純物領域を有するｐチャネル型薄膜トランジスタである薄膜トランジスタ７７８、Ｌｏｖ領域にｎ型不純物領域を有するｎチャネル型薄膜トランジスタである薄膜トランジスタ７７９を、画素領域２２６にＬｏｖ領域及びＬｏｆｆ領域にｎ型不純物領域を有するマルチチャネル型のｎチャネル型薄膜トランジスタである薄膜トランジスタ７８０、Ｌｏｖ領域にｐ型不純物領域を有するｐチャネル型薄膜トランジスタである薄膜トランジスタ７８１を有するアクティブマトリクス基板を作製することができる（図８（Ｂ）参照。）。アクティブマトリクス基板は、表示素子（液晶表示素子、または発光素子など）を有する表示装置に用いることができる。さらに、薄膜トランジスタ７７８乃至７８１はシリサイド構造であるため、ソース領域及びドレイン領域の低抵抗化が可能であり、表示装置の高速化が可能である。また、低電圧での動作が可能であるため、消費電力を低減することが可能である。
ソース電極層又はドレイン電極層７７７ｂに電気的に接続する表示素子を形成し、本実施の形態の表示装置を完成することができる。例えば実施の形態１のように画素電極として第１の電極層を形成し、第１の電極層上に発光材料を有するＥＬ層、第２の電極層を積層して発光素子を表示素子として形成すれば発光表示装置を作製することができる。また、画素電極層上に液晶材料を有する液晶表示素子を設ければ、液晶表示装置を作製することができる。
本実施の形態の表示装置は、画素領域２２６及び駆動回路領域２２４にそれぞれ薄膜トランジスタを有しており、駆動回路領域２２４に設けられた薄膜トランジスタ７７８、７７９の半導体層１０３、１０４の膜厚は、画素領域２２６に設けられた薄膜トランジスタ７８０、７８１の半導体層１０５、１０６の膜厚より薄いことを特徴とする。従って、本実施の形態ではゲート絶縁層においても、駆動回路領域２２４に設けられた薄膜トランジスタ７７８、７７９は、画素領域２２６に設けられた薄膜トランジスタ７８０、７８１より膜厚が薄い。
本実施の形態の表示装置において、駆動回路領域２２４に設けられる薄膜トランジスタ７７８、７７９の半導体層１０３、１０４の膜厚は、５ｎｍ以上３０ｎｍ以下、より好ましくは１０ｎｍ以上２０ｎｍ以下とすればよい。一方、画素領域２２６に設けられる薄膜トランジスタ７８０、７８１の半導体層１０５、１０６の膜厚は、２５ｎｍ以上１００ｎｍ以下、より好ましくは５０ｎｍ以上６０ｎｍ以下とすればよい。
本発明の表示装置において、駆動回路領域２２４に設けられる薄膜トランジスタ７７８、７７９のゲート絶縁層１０８の膜厚は、１ｎｍ以上１０ｎｍ以下、より好ましくは５ｎｍ程度とすればよい。一方、画素領域２２６に設けられる薄膜トランジスタ７８０、７８１のゲート絶縁層１０９の膜厚は、５０ｎｍ以上１５０ｎｍ以下、より好ましくは６０ｎｍ以上８０ｎｍ以下とすればよい。
チャネル形成領域７０５、７１５の膜厚が厚いとチャネル長が短い場合には、ソース−ドレイン間の電界の影響により、ゲート電圧がしきい値電圧以下のサブスレッショルド領域でチャネル形成領域７０５、７１５中の下側を電流が流れる。そのため、サブスレッショルド値が上昇し、しきい値電圧が低下する。チャネル形成領域７０５、７１５の膜厚を薄くすることにより、チャネル形成領域７０５、７１５中の下側の電流が流れる経路が遮断されるために、漏れ電流が抑えられる。そのため、サブスレッショルド値の上昇が抑えられ、しきい値電圧の低下も抑えられる。そのため、チャネル形成領域７０５、７１５の膜厚を薄くすることにより、チャネル長の短い領域でのしきい値電圧のマイナスシフトが抑えられ、かつ、サブスレッショルド値が小さい薄膜トランジスタを作製することができる。サブスレッショルド値が小さくなっているため、ゲート電圧０Ｖでのソース−ドレイン間に流れる電流を抑えつつ、しきい値電圧を下げることができる。
駆動回路領域２２４における半導体層１０３、１０４の薄膜化は、チャネル形成領域７０５、７１５の全域を空乏層化するように作用し、短チャネル効果を抑制することができる。また、薄膜トランジスタのしきい値電圧を小さくすることができる。それにより、駆動回路領域に設けられた薄膜トランジスタにおいて、微細化と高性能化を実現することができる。よって、表示装置の低電圧駆動が可能となり低消費電力化を実現することができる。また、薄膜トランジスタは、半導体層（又は、さらにゲート絶縁層も）を薄膜化することによって、微細化できるため、駆動回路領域の面積の縮小が可能となり、表示装置の狭額縁化が達成できる。従って表示装置をより小型化することができる。
また、本実施の形態の駆動回路領域に設けられる薄膜トランジスタは、画素領域に設けられる薄膜トランジスタよりチャネル長が短い方が好ましい。本実施の形態の駆動回路領域に設けられる薄膜トランジスタのチャネル長は０．１μｍ〜１μｍが好ましい。また、画素領域に設けられる薄膜トランジスタのチャネル長の長さは１μｍ〜５μｍ（より好ましくは１μｍ〜３μｍ）が好ましい。
一方、画素領域２２６に設けられた薄膜トランジスタ７８０、７８１は、半導体層（又は、さらにゲート絶縁層も）を駆動回路領域と比べ厚く保つことによって、駆動電圧に対する耐圧性が高くすることができる、高信頼性とすることができる。
従って、本発明の表示装置は、低消費電力かつ高信頼性が付与された表示装置とすることができる。
（実施の形態４）
本発明を適用して発光素子を有する表示装置を形成することができるが、該発光素子から発せられる光は、下面放射、上面放射、両面放射のいずれかを行う。本実施の形態では、両面放射型、上面放射型の高コントラストで視認性の優れた高画質の表示機能を有し、かつ高信頼性を付与することを目的とした表示装置の例を、図１１、図１２及び図２４を用いて説明する。
図１２に示す表示装置は、素子基板１６００、薄膜トランジスタ１６５５、薄膜トランジスタ１６６５、薄膜トランジスタ１６７５、薄膜トランジスタ１６８５、第１の電極層１６１７、発光層１６１９、第２の電極層１６２０、充填材１６２２、シール材１６３２、絶縁膜１６０１、ゲート絶縁層１６１０、絶縁膜１６１１、絶縁膜１６１２、絶縁層１６１４、封止基板１６２５、配線層１６３３、端子電極層１６８１、異方性導電層１６８２、ＦＰＣ１６８３によって構成されている。表示装置は、外部端子接続領域２３２、封止領域２３３、駆動回路領域２３４、画素領域２３６を有している。充填材１６２２は、液状の組成物の状態で、滴下法によって形成することができる。滴下法によって充填材が形成された素子基板１６００と封止基板１６２５を張り合わして発光表示装置を封止する。画素領域２４６の薄膜トランジスタ１６５５、１６６５の半導体層より、駆動回路領域２４４の薄膜トランジスタ１６７５、１６８５の半導体層は薄膜化されており、ゲート絶縁層１６１０も画素領域より駆動回路領域の方が薄膜化されている。
図１２の表示装置は、両面放射型であり、矢印の方向に素子基板１６００側からも、封止基板１６２５側からも光を放射する構造である。よって、第１の電極層１６１７及び第２の電極層１６２０として透光性電極層を用いる。
本実施の形態においては、透光性電極層である第１の電極層１６１７及び第２の電極層１６２０に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。
また、透光性を有さない金属膜のような材料であっても膜厚を薄く（好ましくは、５ｎｍ〜３０ｎｍ程度の厚さ）して光を透過可能な状態としておくことで、第１の電極層１６１７及び第２の電極層１６２０から光を放射することが可能となる。また、第１の電極層１６１７及び第２の電極層１６２０に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。
以上のように、図１２の表示装置は、発光素子１６０５より放射される光が、第１の電極層１６１７及び第２の電極層１６２０両方を通過して、両面から光を放射する構成となる。
図１１及び図２４の表示装置は、矢印の方向に上面射出する構造である。図１１に示す表示装置は、素子基板１３００、薄膜トランジスタ１３５５、薄膜トランジスタ１３６５、薄膜トランジスタ１３７５、薄膜トランジスタ１３８５、配線層１３２４、第１の電極層１３１７、発光層１３１９、第２の電極層１３２０、充填材１３２２、シール材１３３２、絶縁膜１３０１、ゲート絶縁層１３１０、絶縁膜１３１１、絶縁膜１３１２、絶縁層１３１４、封止基板１３２５、配線層１３３３、端子電極層１３８１、異方性導電層１３８２、ＦＰＣ１３８３によって構成されている。画素領域２３６の薄膜トランジスタ１３５５、１３６５の半導体層より、駆動回路領域２３４の薄膜トランジスタ１３７５、１３８５の半導体層は薄膜化されている。また、ゲート絶縁層１３１０も画素領域より駆動回路領域の方が薄膜化されていてもよい。
図２４に示す表示装置は、図１１に示す表示装置において、薄膜トランジスタの構造が異なる例であり、画素領域２３６に薄膜トランジスタ１５５５、１５６５を、駆動回路領域２３４に薄膜トランジスタ１５７５、１５８５が設けられている。画素領域２３６の薄膜トランジスタ１５５５、１５６５の半導体層より、駆動回路領域２３４の薄膜トランジスタ１５７５、１５８５の半導体層は薄膜化されている。また、ゲート絶縁層１５１０も画素領域より駆動回路領域の方が薄膜化されていてもよい。薄膜トランジスタ１５５５、１５６５、１５７５、１５８５はソース領域及びドレイン領域にシリサイドを有している。シリサイドはソース領域及びドレイン領域全体にわたって形成されてもよいし、部分的に形成されてもよい。薄膜トランジスタ１５５５、１５６５、１５７５、１５８５は、実施の形態３で示す薄膜トランジスタと同様に作製することができる。
また、薄膜トランジスタ１５５５、１５６５、１５７５、１５８５は、ゲート電極層側面にサイドウォール構造の絶縁層を有しており、さらにゲート電極層上にも絶縁層を有している構造である。このようにゲート電極層を絶縁層で保護することによって、サイドウォール構造の絶縁層をエッチング加工により形成する際、ゲート電極層の膜減りを防ぐことができる。また、ソース領域及びドレイン領域にシリサイドを形成する場合、シリサイド形成時に成膜する金属膜とゲート電極層とが接しないので、金属膜の材料とゲート電極層の材料とが反応しやすい材料であっても、化学反応や拡散などの不良を防止することができる。
図１２及び図１１における表示装置において、端子電極層に積層していた絶縁層はエッチングによって除去されている。このように端子電極層の周囲に透湿性を有する絶縁層を設けない構造であると信頼性がより向上する。図１１において表示装置は、外部端子接続領域２３２、封止領域２３３、駆動回路領域２３４、画素領域２３６を有している。図１１の表示装置は、前述の図１２で示した両面射出型の表示装置において、第１の電極層１３１７の下に、反射性を有する金属層である配線層１３２４を形成する。配線層１３２４の上に透明導電膜である第１の電極層１３１７を形成する。配線層１３２４としては、反射性を有すればよいので、チタン、タングステン、ニッケル、金、白金、銀、銅、タンタル、モリブデン、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いればよい。好ましくは、可視光の領域で反射性が高い物質を用いることがよく、本実施の形態では、ＴｉＮ膜を用いる。また、第１の電極層１３１７にも導電膜を用いてもよく、その場合、反射性を有する配線層１３２４は設けなくてもよい。
第１の電極層１３１７及び第２の電極層１３２０に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。
また、透光性を有さない金属膜のような材料であっても膜厚を薄く（好ましくは、５ｎｍ〜３０ｎｍ程度の厚さ）して光を透過可能な状態としておくことで、第２の電極層１３２０から光を放射することが可能となる。また、第２の電極層１３２０に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。
発光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。また、デジタル駆動、アナログ駆動どちらでも適用可能である。
封止基板にカラーフィルタ（着色層）を形成してもよい。カラーフィルタ（着色層）は、蒸着法や液滴吐出法によって形成することができ、カラーフィルタ（着色層）を用いると、高精細な表示を行うこともできる。カラーフィルタ（着色層）により、各ＲＧＢの発光スペクトルにおいてブロードなピークが鋭いピークになるように補正できるからである。
単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ（着色層）や色変換層は、例えば封止基板に形成し、素子基板へ張り合わせればよい。
もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの表示装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。
図１１及び図１２に示す本実施の形態の表示装置に設けられるトランジスタは、実施の形態２で示したトランジスタと同様に作製することができる。実施形態２における駆動回路領域２１４が、本実施の形態において図１１の駆動回路領域２３４、図１２の駆動回路領域２４４に対応し、実施形態２における画素領域２１６が、本実施の形態において図１１の画素領域２３６、図１２の画素領域２４６にそれぞれ対応している。しかし本実施の形態はこれに限定されず、実施の形態１又は実施の形態３で示す薄膜トランジスタ、及びアクティブマトリクス基板も適用し、発光素子を有する表示装置を作製することができる。
結晶性半導体膜を用いることにより、画素領域と駆動回路領域を同一基板上に一体形成することができる。その場合、画素領域のトランジスタと、駆動回路領域のトランジスタとは同時に形成される。
本実施の形態の表示装置は、画素領域２３６、２４６及び駆動回路領域２３４、２４４にそれぞれ薄膜トランジスタを有しており、駆動回路領域２３４、２４４に設けられた薄膜トランジスタ１３７５、１３８５、１６７５、１６８５の半導体層の膜厚は、画素領域２３６、２４６に設けられた薄膜トランジスタ１３５５、１３６５、１６５５、１６６５の半導体層の膜厚より薄いことを特徴とする。従って、本実施の形態ではゲート絶縁層においても、駆動回路領域２３４、２４４に設けられた薄膜トランジスタ１３７５、１３８５、１６７５、１６８５は、画素領域２３６、２４６に設けられた薄膜トランジスタ１３５５、１３６５、１６５５、１６６５より膜厚が薄い。
本実施の形態の表示装置において、駆動回路領域２３４、２４４に設けられる薄膜トランジスタ１３７５、１３８５、１６７５、１６８５の半導体層の膜厚は、５ｎｍ以上３０ｎｍ以下、より好ましくは１０ｎｍ以上２０ｎｍ以下とすればよい。一方、画素領域２３６、２４６に設けられる薄膜トランジスタ１３５５、１３６５、１６５５、１６６５の半導体層の膜厚は、２５ｎｍ以上１００ｎｍ以下、より好ましくは５０ｎｍ以上６０ｎｍ以下とすればよい。
本発明の表示装置において、駆動回路領域２３４、２４４に設けられる薄膜トランジスタ１３７５、１３８５、１６７５、１６８５のゲート絶縁層の膜厚は、１ｎｍ以上１０ｎｍ以下、より好ましくは５ｎｍ程度とすればよい。一方、画素領域２３６、２４６に設けられる薄膜トランジスタ１３５５、１３６５、１６５５、１６６５のゲート絶縁層の膜厚は、５０ｎｍ以上１５０ｎｍ以下、より好ましくは６０ｎｍ以上８０ｎｍ以下とすればよい。
チャネル形成領域の膜厚が厚いとチャネル長が短い場合には、ソース−ドレイン間の電界の影響により、ゲート電圧がしきい値電圧以下のサブスレッショルド領域でチャネル形成領域中の下側を電流が流れる。そのため、サブスレッショルド値が上昇し、しきい値電圧が低下する。チャネル形成領域の膜厚を薄くすることにより、チャネル形成領域中の下側の電流が流れる経路が遮断されるために、漏れ電流が抑えられる。そのため、サブスレッショルド値の上昇が抑えられ、しきい値電圧の低下も抑えられる。そのため、チャネル形成領域の膜厚を薄くすることにより、チャネル長の短い領域でのしきい値電圧のマイナスシフトが抑えられ、かつ、サブスレッショルド値が小さい薄膜トランジスタを作製することができる。サブスレッショルド値が小さくなっているため、ゲート電圧０Ｖでのソース−ドレイン間に流れる電流を抑えつつ、しきい値電圧を下げることができる。
駆動回路領域２３４、２４４における半導体層の薄膜化は、チャネル形成領域の全域を空乏層化するように作用し、短チャネル効果を抑制することができる。また、薄膜トランジスタのしきい値電圧を小さくすることができる。それにより、駆動回路領域に設けられた薄膜トランジスタにおいて、微細化と高性能化を実現することができる。よって、表示装置の低電圧駆動が可能となり低消費電力化を実現することができる。また、薄膜トランジスタは、半導体層（又は、さらにゲート絶縁層も）を薄膜化することによって、微細化できるため、駆動回路領域の面積の縮小が可能となり、表示装置の狭額縁化が達成できる。従って表示装置をより小型化することができる。
一方、画素領域２３６、２４６に設けられた薄膜トランジスタ１３５５、１３６５、１６５５、１６６５は、半導体層（又は、さらにゲート絶縁層も）を駆動回路領域と比べ厚く保つことによって、駆動電圧に対する耐圧性が高くすることができる、高信頼性とすることができる。
従って、本発明の表示装置は、低消費電力かつ高信頼性が付与された表示装置とすることができる。
本実施の形態は、上記の実施の形態１乃至３と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、低消費電力であり、かつ高信頼性も付加することを目的した表示装置の例について説明する。詳しくは表示素子に発光素子を用いる発光表示装置について説明する。
本実施の形態では、本発明の表示装置の表示素子として適用することのできる発光素子の構成を、図１８を用いて説明する。
図１８は発光素子の素子構造であり、第１の電極層８７０と第２の電極層８５０との間に、ＥＬ層８６０が挟持されている発光素子である。ＥＬ層８６０は、図示した通り、第１の層８０４、第２の層８０３、第３の層８０２から構成されている。図１８において第２の層８０３は発光層であり、第１の層８０４及び第３の層８０２は機能層である。
第１の層８０４は、第２の層８０３に正孔（ホール）を輸送する機能を担う層である。図１８では第１の層８０４に含まれる正孔注入層は、正孔注入性の高い物質を含む層である。モリブデン酸化物（ＭｏＯｘ）やバナジウム酸化物（ＶＯｘ）、ルテニウム酸化物（ＲｕＯｘ）、タングステン酸化物（ＷＯｘ）、マンガン酸化物（ＭｎＯｘ）等を用いることができる。この他、フタロシアニン（略称：Ｈ２Ｐｃ）や銅フタロシアニン（ＣｕＰＣ）等のフタロシアニン系の化合物、４，４’−ビス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＤＰＡＢ）、４，４’−ビス（Ｎ−｛４−［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］フェニル｝−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）等の芳香族アミン化合物、或いはポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）（ＰＥＤＯＴ／ＰＳＳ）等の高分子等によっても第１の層８０４を形成することができる。
また、正孔注入層として、有機化合物と無機化合物とを複合してなる複合材料を用いることができる。特に、有機化合物と、有機化合物に対して電子受容性を示す無機化合物とを含む複合材料は、有機化合物と無機化合物との間で電子の授受が行われ、キャリア密度が増大するため、正孔注入性、正孔輸送性に優れている。
また、正孔注入層として有機化合物と無機化合物とを複合してなる複合材料を用いた場合、電極層とオーム接触をすることが可能となるため、仕事関数に関わらず電極層を形成する材料を選ぶことができる。
複合材料に用いる無機化合物としては、遷移金属の酸化物であることが好ましい。また元素周期表における第４族乃至第８族に属する金属の酸化物を挙げることができる。具体的には、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガン、酸化レニウムは電子受容性が高いため好ましい。中でも特に、酸化モリブデンは大気中で安定であり、吸湿性が低く、扱いやすいため好ましい。
複合材料に用いる有機化合物としては、芳香族アミン化合物、カルバゾール誘導体、芳香族炭化水素、高分子化合物（オリゴマー、デンドリマー、ポリマー等）など、種々の化合物を用いることができる。なお、複合材料に用いる有機化合物としては、正孔輸送性の高い有機化合物であることが好ましい。具体的には、１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質であることが好ましい。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。以下では、複合材料に用いることのできる有機化合物を具体的に列挙する。
例えば、芳香族アミン化合物としては、Ｎ，Ｎ’−ジ（ｐ−トリル）−Ｎ，Ｎ’−ジフェニル−ｐ−フェニレンジアミン（略称：ＤＴＤＰＰＡ）、４，４’−ビス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＤＰＡＢ）、４，４’−ビス（Ｎ−｛４−［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］フェニル｝−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）、１，３，５−トリス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ベンゼン（略称：ＤＰＡ３Ｂ）等を挙げることができる。
複合材料に用いることのできるカルバゾール誘導体としては、具体的には、３−［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ１）、３，６−ビス［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ２）、３−［Ｎ−（１−ナフチル）−Ｎ−（９−フェニルカルバゾール−３−イル）アミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＮ１）等を挙げることができる。
また、４，４’−ジ（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）、９−［４−（Ｎ−カルバゾリル）］フェニル−１０−フェニルアントラセン（略称：ＣｚＰＡ）、１，４−ビス［４−（Ｎ−カルバゾリル）フェニル］−２，３，５，６−テトラフェニルベンゼン等を用いることができる。
また、複合材料に用いることのできる芳香族炭化水素としては、例えば、２−ｔｅｒｔ−ブチル−９，１０−ジ（２−ナフチル）アントラセン（略称：ｔ−ＢｕＤＮＡ）、２−ｔｅｒｔ−ブチル−９，１０−ジ（１−ナフチル）アントラセン、９，１０−ビス（３，５−ジフェニルフェニル）アントラセン（略称：ＤＰＰＡ）、２−ｔｅｒｔ−ブチル−９，１０−ビス（４−フェニルフェニル）アントラセン（略称：ｔ−ＢｕＤＢＡ）、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、９，１０−ジフェニルアントラセン（略称：ＤＰＡｎｔｈ）、２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＡｎｔｈ）、９，１０−ビス（４−メチル−１−ナフチル）アントラセン（略称：ＤＭＮＡ）、２−ｔｅｒｔ−ブチル−９，１０−ビス［２−（１−ナフチル）フェニル］アントラセン、９，１０−ビス［２−（１−ナフチル）フェニル］アントラセン、２，３，６，７−テトラメチル−９，１０−ジ（１−ナフチル）アントラセン、２，３，６，７−テトラメチル−９，１０−ジ（２−ナフチル）アントラセン、９，９’−ビアントリル、１０，１０’−ジフェニル−９，９’−ビアントリル、１０，１０’−ビス（２−フェニルフェニル）−９，９’−ビアントリル、１０，１０’−ビス［（２，３，４，５，６−ペンタフェニル）フェニル］−９，９’−ビアントリル、アントラセン、テトラセン、ルブレン、ペリレン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン等が挙げられる。また、この他、ペンタセン、コロネン等も用いることができる。このように、１×１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有し、炭素数１４〜４２である芳香族炭化水素を用いることがより好ましい。
なお、複合材料に用いることのできる芳香族炭化水素は、ビニル骨格を有していてもよい。ビニル基を有している芳香族炭化水素としては、例えば、４，４’−ビス（２，２−ジフェニルビニル）ビフェニル（略称：ＤＰＶＢｉ）、９，１０−ビス［４−（２，２−ジフェニルビニル）フェニル］アントラセン（略称：ＤＰＶＰＡ）等が挙げられる。
また、ポリ（Ｎ−ビニルカルバゾール）（略称：ＰＶＫ）やポリ（４−ビニルトリフェニルアミン）（略称：ＰＶＴＰＡ）等の高分子化合物を用いることもできる。
図１８では第１の層８０４に含まれる正孔輸送層を形成する物質としては、正孔輸送性の高い物質、具体的には、芳香族アミン（すなわち、ベンゼン環−窒素の結合を有するもの）の化合物であることが好ましい。広く用いられている材料として、４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］ビフェニル、その誘導体である４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（以下、ＮＰＢと記す）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）トリフェニルアミン、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミンなどのスターバースト型芳香族アミン化合物が挙げられる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質である。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。なお、正孔輸送層は、単層のものだけでなく、上記物質の混合層、あるいは二層以上積層したものであってもよい。
第３の層８０２は、第２の層８０３に電子を輸送、注入する機能を担う層である。図１８では第３の層８０２に含まれる電子輸送層について説明する。電子輸送層は、電子輸送性の高い物質を用いることができる。例えば、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（略称：ＢＡｌｑ）など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる層である。また、この他ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体なども用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）や、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ビフェニリル）−４−フェニル−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）なども用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の電子移動度を有する物質である。なお、正孔よりも電子の輸送性の高い物質であれば、上記以外の物質を電子輸送層として用いても構わない。また、電子輸送層は、単層のものだけでなく、上記物質からなる層が二層以上積層したものとしてもよい。
図１８では第３の層８０２に含まれる電子注入層について説明する。電子注入層は、電子注入性の高い物質を用いることができる。電子注入層としては、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ２）等のようなアルカリ金属又はアルカリ土類金属又はそれらの化合物を用いることができる。例えば、電子輸送性を有する物質からなる層中にアルカリ金属又はアルカリ土類金属又はそれらの化合物を含有させたもの、例えばＡｌｑ中にマグネシウム（Ｍｇ）を含有させたもの等を用いることができる。なお、電子注入層として、電子輸送性を有する物質からなる層中にアルカリ金属又はアルカリ土類金属を含有させたものを用いることにより、電極層からの電子注入が効率良く行われるためより好ましい。
次に、発光層である第２の層８０３について説明する。発光層は発光機能を担う層であり、発光性の有機化合物を含む。また、無機化合物を含む構成であってもよい。発光層は、種々の発光性の有機化合物、無機化合物を用いて形成することができる。ただし、発光層は、膜厚は１０ｎｍ〜１００ｎｍ程度が好ましい。
発光層に用いられる有機化合物としては、発光性の有機化合物であれば特に限定されることはなく、例えば、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、９，１０−ジ（２−ナフチル）−２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＤＮＡ）、４，４’−ビス（２，２−ジフェニルビニル）ビフェニル（略称：ＤＰＶＢｉ）、クマリン３０、クマリン６、クマリン５４５、クマリン５４５Ｔ、ペリレン、ルブレン、ペリフランテン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン（略称：ＴＢＰ）、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）、５，１２−ジフェニルテトラセン、４−（ジシアノメチレン）−２−メチル−［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＤＣＭ１）、４−（ジシアノメチレン）−２−メチル−６−［２−（ジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＭ２）、４−（ジシアノメチレン）−２，６−ビス［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＢｉｓＤＣＭ）等が挙げられる。また、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ピコリナート）（略称：ＦＩｒｐｉｃ）、ビス｛２−［３’，５’−ビス（トリフルオロメチル）フェニル］ピリジナト−Ｎ，Ｃ２’｝イリジウム（ピコリナート）（略称：Ｉｒ（ＣＦ３ｐｐｙ）２（ｐｉｃ））、トリス（２−フェニルピリジナト−Ｎ，Ｃ２’）イリジウム（略称：Ｉｒ（ｐｐｙ）３）、ビス（２−フェニルピリジナト−Ｎ，Ｃ２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｐｐｙ）２（ａｃａｃ））、ビス［２−（２’−チエニル）ピリジナト−Ｎ，Ｃ３’］イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｔｈｐ）２（ａｃａｃ））、ビス（２−フェニルキノリナト−Ｎ，Ｃ２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｐｑ）２（ａｃａｃ））、ビス［２−（２’−ベンゾチエニル）ピリジナト−Ｎ，Ｃ３’］イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｂｔｐ）２（ａｃａｃ））などの燐光を放出できる化合物用いることもできる。
発光層を一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。
また、発光層においては、上述した発光を示す有機化合物だけでなく、さらに他の有機化合物が添加されていてもよい。添加できる有機化合物としては、例えば、先に述べたＴＤＡＴＡ、ＭＴＤＡＴＡ、ｍ−ＭＴＤＡＢ、ＴＰＤ、ＮＰＢ、ＤＮＴＰＤ、ＴＣＴＡ、Ａｌｑ３、Ａｌｍｑ３、ＢｅＢｑ２、ＢＡｌｑ、Ｚｎ（ＢＯＸ）２、Ｚｎ（ＢＴＺ）２、ＢＰｈｅｎ、ＢＣＰ、ＰＢＤ、ＯＸＤ−７、ＴＰＢＩ、ＴＡＺ、ｐ−ＥｔＴＡＺ、ＤＮＡ、ｔ−ＢｕＤＮＡ、ＤＰＶＢｉなどの他、４，４’−ビス（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）などを用いることができるが、これらに限定されることはない。なお、このように有機化合物以外に添加する有機化合物は、有機化合物を効率良く発光させるため、有機化合物の励起エネルギーよりも大きい励起エネルギーを有し、かつ有機化合物よりも多く添加されていることが好ましい（それにより、有機化合物の濃度消光を防ぐことができる）。あるいはまた、他の機能として、有機化合物と共に発光を示してもよい（それにより、白色発光なども可能となる）。
発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルターを設けた構成とすることで、色純度の向上や、画素領域の鏡面化（映り込み）の防止を図ることができる。フィルターを設けることで、従来必要であるとされていた円偏光板などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素領域（表示画面）を見た場合に起こる色調の変化を低減することができる。
発光層で用いることのできる材料は低分子系有機発光材料でも高分子系有機発光材料でもよい。高分子系有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。
発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。
ポリパラフェニレンビニレン系には、ポリ（パラフェニレンビニレン） ［ＰＰＶ］ の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン） ［ＲＯ−ＰＰＶ］、ポリ（２−（２’−エチル−ヘキソキシ）−５−メトキシ−１，４−フェニレンビニレン）［ＭＥＨ−ＰＰＶ］、ポリ（２−（ジアルコキシフェニル）−１，４−フェニレンビニレン）［ＲＯＰｈ−ＰＰＶ］等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレン）［ＲＯ−ＰＰＰ］、ポリ（２，５−ジヘキソキシ−１，４−フェニレン）等が挙げられる。ポリチオフェン系には、ポリチオフェン［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨＴ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨＴ］、ポリ（３−シクロヘキシル−４−メチルチオフェン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシルチオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−（４−オクチルフェニル）−２，２ビチオフェン］［ＰＴＯＰＴ］等が挙げられる。ポリフルオレン系には、ポリフルオレン［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレン）［ＰＤＯＦ］等が挙げられる。
発光層で用いられる無機化合物としては、有機化合物の発光を消光しにくい無機化合物であれば何であってもよく、種々の金属酸化物や金属窒化物を用いることができる。特に、周期表第１３族または第１４族の金属酸化物は、第２の有機化合物の発光を消光しにくいため好ましく、具体的には酸化アルミニウム、酸化ガリウム、酸化ケイ素、酸化ゲルマニウムが好適である。ただし、これらに限定されることはない。
なお、発光層は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、電子注入用の電極層を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。
上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光表示装置の信頼性を向上させることができる。また、デジタル駆動、アナログ駆動どちらでも適用可能である。
よって、封止基板にカラーフィルタ（着色層）を形成してもよい。カラーフィルタ（着色層）は、蒸着法や液滴吐出法によって形成することができ、カラーフィルタ（着色層）を用いると、高精細な表示を行うこともできる。カラーフィルタ（着色層）により、各ＲＧＢの発光スペクトルにおいてブロードなピークが鋭いピークになるように補正できるからである。
単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ（着色層）や色変換層は、例えば封止基板に形成し、素子基板へ張り合わせればよい。
もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの表示装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。
第１の電極層８７０及び第２の電極層８５０は仕事関数を考慮して材料を選択する必要があり、そして第１の電極層８７０及び第２の電極層８５０は、画素構成によりいずれも陽極（電位が高い電極層）、又は陰極（電位が低い電極層）となりうる。駆動用薄膜トランジスタの極性がｐチャネル型である場合、図１８（Ａ）のように第１の電極層８７０を陽極、第２の電極層８５０を陰極とするとよい。また、駆動用薄膜トランジスタの極性がｎチャネル型である場合、図１８（Ｂ）のように、第１の電極層８７０を陰極、第２の電極層８５０を陽極とすると好ましい。第１の電極層８７０および第２の電極層８５０に用いることのできる材料について述べる。第１の電極層８７０、第２の電極層８５０が陽極として機能する場合は仕事関数の大きい材料（具体的には４．５ｅＶ以上の材料）が好ましく、第１の電極層、第２の電極層８５０が陰極として機能する場合は仕事関数の小さい材料（具体的には３．５ｅＶ以下の材料）が好ましい。しかしながら、第１の層８０４の正孔注入、正孔輸送特性や、第３の層８０２の電子注入性、電子輸送特性が優れているため、第１の電極層８７０、第２の電極層８５０共に、ほとんど仕事関数の制限を受けることなく、種々の材料を用いることができる。
図１８（Ａ）、（Ｂ）における発光素子は、第１の電極層８７０より光を取り出す構造のため、第２の電極層８５０は、必ずしも光透光性を有する必要はない。第２の電極層８５０としては、Ｔｉ、Ｎｉ、Ｗ、Ｃｒ、Ｐｔ、Ｚｎ、Ｓｎ、Ｉｎ、Ｔａ、Ａｌ、Ｃｕ、Ａｕ、Ａｇ、Ｍｇ、Ｃａ、ＬｉまたはＭｏから選ばれた元素、またはＴｉＮ、ＴｉＳｉＸＮＹ、ＷＳｉＸ、ＷＮＸ、ＷＳｉＸＮＹ、ＮｂＮなどの前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚１００ｎｍ〜８００ｎｍの範囲で用いればよい。
また、第２の電極層８５０に第１の電極層８７０で用いる材料のような透光性を有する導電性材料を用いると、第２の電極層８５０からも光を取り出す構造となり、発光素子から放射される光は、第１の電極層８７０と第２の電極層８５０との両方より放射される両面放射構造とすることができる。
なお、第１の電極層８７０や第２の電極層８５０の種類を変えることで、本発明の発光素子は様々なバリエーションを有する。
図１８（Ｂ）は、ＥＬ層８６０が、第１の電極層８７０側から第３の層８０２、第２の層８０３、第１の層８０４の順で構成されているケースである。
図１８（Ｃ）は、図１８（Ａ）において、第１の電極層８７０に反射性を有する電極層を用い、第２の電極層８５０に透光性を有する電極層を用いており、発光素子より放射された光は第１の電極層８７０で反射され、第２の電極層８５０を透過して放射される。同様に図１８（Ｄ）は、図１８（Ｂ）において、第１の電極層８７０に反射性を有する電極層を用い、第２の電極層８５０に透光性を有する電極層を用いており、発光素子より放射された光は第１の電極層８７０で反射され、第２の電極層８５０を透過して放射される。
なお、ＥＬ層８６０に有機化合物と無機化合物が混合させて設ける場合、その形成方法としては種々の手法を用いることができる。例えば、有機化合物と無機化合物の両方を抵抗加熱により蒸発させ、共蒸着する手法が挙げられる。その他、有機化合物を抵抗加熱により蒸発させる一方で、無機化合物をエレクトロンビーム（ＥＢ）により蒸発させ、共蒸着してもよい。また、有機化合物を抵抗加熱により蒸発させると同時に、無機化合物をスパッタリングし、両方を同時に堆積する手法も挙げられる。その他、湿式法により成膜してもよい。
第１の電極層８７０および第２の電極層８５０の作製方法としては、抵抗加熱による蒸着法、ＥＢ蒸着法、スパッタリング法、ＣＶＤ法、スピンコート法、印刷法、ディスペンサ法または液滴吐出法などを用いることができる。
本実施の形態は、実施の形態１乃至４と適宜組み合わせることができる。
このように、本発明を用いると、低消費電力でかつ信頼性の高い発光素子を有する表示装置を提供することができる。
（実施の形態６）
本実施の形態では、低消費電力でかつ高い信頼性を付与することを目的とした発光素子を有する表示装置の他の例を説明する。本実施の形態では、本発明の表示装置における発光素子に適用することのできる他の構成を、図１６及び図１７を用いて説明する。
エレクトロルミネセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。前者は、発光材料の粒子をバインダ中に分散させた電界発光層を有し、後者は、発光材料の薄膜からなる電界発光層を有している点に違いはあるが、高電界で加速された電子を必要とする点では共通である。なお、得られる発光のメカニズムとしては、ドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光と、金属イオンの内殻電子遷移を利用する局在型発光とがある。一般的に、分散型無機ＥＬではドナー−アクセプター再結合型発光、薄膜型無機ＥＬ素子では局在型発光である場合が多い。
本発明で用いることのできる発光材料は、母体材料と発光中心となる不純物元素とで構成される。含有させる不純物元素を変化させることで、様々な色の発光を得ることができる。発光材料の作製方法としては、固相法や液相法（共沈法）などの様々な方法を用いることができる。また、噴霧熱分解法、複分解法、プレカーサーの熱分解反応による方法、逆ミセル法やこれらの方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相法なども用いることができる。
固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合、電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要とするが、簡単な方法であるため、生産性がよく大量生産に適している。
液相法（共沈法）は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元素を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の粒子が均一に分布し、粒径が小さく低い焼成温度でも反応が進むことができる。
発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫化物としては、例えば、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、硫化カルシウム（ＣａＳ）、硫化イットリウム（Ｙ２Ｓ３）、硫化ガリウム（Ｇａ２Ｓ３）、硫化ストロンチウム（ＳｒＳ）、硫化バリウム（ＢａＳ）等を用いることができる。また、酸化物としては、例えば、酸化亜鉛（ＺｎＯ）、酸化イットリウム（Ｙ２Ｏ３）等を用いることができる。また、窒化物としては、例えば、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）等を用いることができる。さらに、セレン化亜鉛（ＺｎＳｅ）、テルル化亜鉛（ＺｎＴｅ）等も用いることができ、硫化カルシウム−ガリウム（ＣａＧａ２Ｓ４）、硫化ストロンチウム−ガリウム（ＳｒＧａ２Ｓ４）、硫化バリウム−ガリウム（ＢａＧａ２Ｓ４）、等の３元系の混晶であってもよい。
局在型発光の発光中心として、マンガン（Ｍｎ）、銅（Ｃｕ）、サマリウム（Ｓｍ）、テルビウム（Ｔｂ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、ユーロピウム（Ｅｕ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）などを用いることができる。なお、フッ素（Ｆ）、塩素（Ｃｌ）などのハロゲン元素が添加されていてもよい。上記ハロゲン元素は電荷補償として機能することができる。
一方、ドナー−アクセプター再結合型発光の発光中心として、ドナー準位を形成する第１の不純物元素及びアクセプター準位を形成する第２の不純物元素を含む発光材料を用いることができる。第１の不純物元素は、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、アルミニウム（Ａｌ）等を用いることができる。第２の不純物元素としては、例えば、銅（Ｃｕ）、銀（Ａｇ）等を用いることができる。
ドナー−アクセプター再結合型発光の発光材料を固相法を用いて合成する場合、母体材料と、第１の不純物元素又は第１の不純物元素を含む化合物と、第２の不純物元素又は第２の不純物元素を含む化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成を行う。母体材料としては、上述した母体材料を用いることができ、第１の不純物元素又は第１の不純物元素を含む化合物としては、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、硫化アルミニウム（Ａｌ２Ｓ３）等を用いることができ、第２の不純物元素又は第２の不純物元素を含む化合物としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、硫化銅（Ｃｕ２Ｓ）、硫化銀（Ａｇ２Ｓ）等を用いることができる。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。
また、固相反応を利用する場合の不純物元素として、第１の不純物元素と第２の不純物元素で構成される化合物を組み合わせて用いてもよい。この場合、不純物元素が拡散されやすく、固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、余分な不純物元素が入らないため、純度の高い発光材料が得ることができる。第１の不純物元素と第２の不純物元素で構成される化合物としては、例えば、塩化銅（ＣｕＣｌ）、塩化銀（ＡｇＣｌ）等を用いることができる。
なお、これらの不純物元素の濃度は、母体材料に対して０．０１〜１０ａｔｏｍ％であればよく、好ましくは０．０５〜５ａｔｏｍ％の範囲である。
薄膜型無機ＥＬの場合、電界発光層は、上記発光材料を含む層であり、抵抗加熱蒸着法、電子ビーム蒸着（ＥＢ蒸着）法等の真空蒸着法、スパッタリング法等の物理気相成長法（ＰＶＤ）、有機金属ＣＶＤ法、ハイドライド輸送減圧ＣＶＤ法等の化学気相成長法（ＣＶＤ）、原子エピタキシ法（ＡＬＥ）等を用いて形成することができる。
図１６（Ａ）乃至（Ｃ）に発光素子として用いることのできる薄膜型無機ＥＬ素子の一例を示す。図１６（Ａ）乃至（Ｃ）において、発光素子は、第１の電極層５０、電界発光層５２、第２の電極層５３を含む。
図１６（Ｂ）及び図１６（Ｃ）に示す発光素子は、図１６（Ａ）の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図１６（Ｂ）に示す発光素子は、第１の電極層５０と電界発光層５２との間に絶縁層５４を有し、図１６（Ｃ）に示す発光素子は、第１の電極層５０と電界発光層５２との間に絶縁層５４ａ、第２の電極層５３と電界発光層５２との間に絶縁層５４ｂとを有している。このように絶縁層は電界発光層を挟持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。
また、図１６（Ｂ）では第１の電極層５０に接するように絶縁層５４が設けられているが、絶縁層と電界発光層の順番を逆にして、第２の電極層５３に接するように絶縁層５４を設けてもよい。
分散型無機ＥＬの場合、粒子状の発光材料をバインダ中に分散させ膜状の電界発光層を形成する。粒子状に加工する。発光材料の作製方法によって、十分に所望の大きさの粒子が得られない場合は、乳鉢等で粉砕などによって粒子状に加工すればよい。バインダとは、粒状の発光材料を分散した状態で固定し、電界発光層としての形状に保持するための物質である。発光材料は、バインダによって電界発光層中に均一に分散し固定される。
分散型無機ＥＬの場合、電界発光層の形成方法は、選択的に電界発光層を形成できる液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷など）、スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。膜厚は特に限定されることはないが、好ましくは、１０〜１０００ｎｍの範囲である。また、発光材料及びバインダを含む電界発光層において、発光材料の割合は５０ｗｔ％以上８０ｗｔ％以下とするよい。
図１７（Ａ）乃至（Ｃ）に発光素子として用いることのできる分散型無機ＥＬ素子の一例を示す。図１７（Ａ）における発光素子は、第１の電極層６０、電界発光層６２、第２の電極層６３の積層構造を有し、電界発光層６２中にバインダによって保持された発光材料６１を含む。
本実施の形態に用いることのできるバインダとしては、有機材料や無機材料を用いることができ、有機材料及び無機材料の混合材料を用いてもよい。有機材料としては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化ビニリデンなどの樹脂を用いることができる。また、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂（ポリベンゾオキサゾール）等の樹脂材料を用いてもよい。これらの樹脂に、チタン酸バリウム（ＢａＴｉＯ３）やチタン酸ストロンチウム（ＳｒＴｉＯ３）などの高誘電率の微粒子を適度に混合して誘電率を調整することもできる。
バインダに含まれる無機材料としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸素及び窒素を含む珪素、窒化アルミニウム（ＡｌＮ）、酸素及び窒素を含むアルミニウムまたは酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、ＢａＴｉＯ３、ＳｒＴｉＯ３、チタン酸鉛（ＰｂＴｉＯ３）、ニオブ酸カリウム（ＫＮｂＯ３）、ニオブ酸鉛（ＰｂＮｂＯ３）、酸化タンタル（Ｔａ２Ｏ５）、タンタル酸バリウム（ＢａＴａ２Ｏ６）、タンタル酸リチウム（ＬｉＴａＯ３）、酸化イットリウム（Ｙ２Ｏ３）、酸化ジルコニウム（ＺｒＯ２）、ＺｎＳその他の無機材料を含む物質から選ばれた材料で形成することができる。有機材料に、誘電率の高い無機材料を含ませる（添加等によって）ことによって、発光材料及びバインダよりなる電界発光層の誘電率をより制御することができ、より誘電率を大きくすることができる。
作製工程において、発光材料はバインダを含む溶液中に分散されるが本実施の形態に用いることのできるバインダを含む溶液の溶媒としては、バインダ材料が溶解し、電界発光層を形成する方法（各種ウエットプロセス）及び所望の膜厚に適した粘度の溶液を作製できるような溶媒を適宜選択すればよい。有機溶媒等を用いることができ、例えばバインダとしてシロキサン樹脂を用いる場合は、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡともいう）、３−メトシキ−３メチル−１−ブタノール（ＭＭＢともいう）などを用いることができる。
図１７（Ｂ）及び図１７（Ｃ）に示す発光素子は、図１７（Ａ）の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図１７（Ｂ）に示す発光素子は、第１の電極層６０と電界発光層６２との間に絶縁層６４を有し、図１７（Ｃ）に示す発光素子は、第１の電極層６０と電界発光層６２との間に絶縁層６４ａ、第２の電極層６３と電界発光層６２との間に絶縁層６４ｂとを有している。このように絶縁層は電界発光層を挟持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。
また、図１７（Ｂ）では第１の電極層６０に接するように絶縁層６４が設けられているが、絶縁層と電界発光層の順番を逆にして、第２の電極層６３に接するように絶縁層６４を設けてもよい。
図１６における絶縁層５４、図１７における絶縁層６４のような絶縁層は、特に限定されることはないが、絶縁耐性が高く、緻密な膜質であることが好ましく、さらには、誘電率が高いことが好ましい。例えば、酸化シリコン（ＳｉＯ２）、酸化イットリウム（Ｙ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、チタン酸鉛（ＰｂＴｉＯ３）、窒化シリコン（Ｓｉ３Ｎ４）、酸化ジルコニウム（ＺｒＯ２）等やこれらの混合膜又は２種以上の積層膜を用いることができる。これらの絶縁膜は、スパッタリング、蒸着、ＣＶＤ等により成膜することができる。また、絶縁層はこれら絶縁材料の粒子をバインダ中に分散して成膜してもよい。バインダ材料は、電界発光層に含まれるバインダと同様な材料、方法を用いて形成すればよい。膜厚は特に限定されることはないが、好ましくは１０〜１０００ｎｍの範囲である。
本実施の形態で示す発光素子は、電界発光層を挟持する一対の電極層間に電圧を印加することで発光が得られるが、直流駆動又は交流駆動のいずれにおいても動作することができる。
本実施の形態は、実施の形態１乃至４と適宜組み合わせることができる。
本発明を用いると、低消費電力でかつ信頼性の高い表示装置を提供することができる。
（実施の形態７）
本実施の形態は、実施の形態１乃至６で示す表示装置において、半導体層への不純物元素の添加の異なる例を示す。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。本実施の形態の表示装置の作製工程を図２５及び図２６を用いて説明する。
基板４５０上に下地膜として絶縁層４５１を形成する（図２５（Ａ）参照。）。
絶縁表面を有する基板である基板４５０としては、ガラス基板、石英基板、サファイア基板、セラミック基板、表面に絶縁層が形成された金属基板などを用いることができる。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよいし、フィルムのような可撓性基板を用いても良い。プラスチック基板としてはＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルサルフォン）からなる基板、可撓性基板としてはアクリル等の合成樹脂を用いることができる。
絶縁層４５１としては酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを用いることができ、単層でも２層といった積層構造でもよい。
また、絶縁層４５１の他の材料として、窒化アルミニウム、酸素含有量が窒素含有量よりも多い酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。シロキサンを含む材料を用いてもよい。
絶縁層４５１は、スパッタリング法、ＰＶＤ法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、また、選択的にパターンを形成できる液滴吐出法や、パターンが転写または描写できる印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）、その他スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。
薄膜トランジスタは、ある特定の電圧（しきい値またはしきい値電圧と呼ばれる）がゲート電極に印加されるとオン状態となり、それ以下の電圧ではオフ状態となるスイッチング素子である。従って、しきい値電圧の精密な制御は回路の正確な動作を行う上で非常に重要である。
ところが汚染による可動イオンの影響、ＴＦＴのゲート周辺の仕事関数差や界面電荷における影響などの不特定な要因によってＴＦＴのしきい値電圧がマイナス側或いはプラス側へ移動（シフト）することがある。
その様な時の解決手段として提案された技術にチャネルドープ法がある。チャネルドープ法とはＴＦＴの少なくともチャネル形成領域に対して一導電性を付与する不純物元素（典型的にはＰ、Ａｓ、Ｂなど）を添加し、しきい値電圧を意図的にシフトさせて制御する技術である。
絶縁層４５１を選択的に覆うマスク４５５を形成する。マスク４５５は後の工程により発光素子と電気的に接続する、発光素子の駆動用薄膜トランジスタであるｐチャネル型薄膜トランジスタのチャネル形成領域が作製される半導体膜の形成領域を覆っている。マスク４５５を用いて絶縁層４５１に選択的にｐ型を付与する不純物元素である不純物元素４５２を導入する。
不純物元素４５２の添加によって、絶縁層４５１中にｐ型不純物領域である第１の絶縁層４５３、第２の絶縁層４５４が形成される（図２５（Ｂ）参照。）。
不純物元素４５２はイオン注入法、又はイオンドーピング法によって導入（添加）することができる。不純物元素４５２はｐ型を付与する不純物元素であり、ボロン（Ｂ）、ヒ素（Ａｓ）などを用いることができる。不純物元素４５２はドーピング法によって行う場合、ドーズ量は１×１０１３ａｔｏｍｓ／ｃｍ２程度とすればよい。
ｐ型不純物領域である第１の絶縁層４５３及び、ｐ型を付与する不純物元素を添加されていない第２の絶縁層４５４上に半導体膜４５６を形成する（図２５（Ｃ）参照。）。本実施の形態では半導体膜４５６として非晶質半導体膜を形成する。半導体膜材料としては、シリコンが好ましく、その他にシリコンゲルマニウム半導体を用いることもでき、スパッタリング法、プラズマＣＶＤ法若しくは減圧ＣＶＤ法によって形成すればよい。
第１の絶縁層４５３、第２の絶縁層４５４、及び半導体膜４５６に加熱処理を行い、半導体膜４５６を結晶化する。本実施の形態では、レーザ光４５７を第１の絶縁層４５３、第２の絶縁層４５４、及び半導体膜４５６に照射し、結晶化を行う。このレーザ光照射処理によって、第１の絶縁層４５３に含まれるｐ型を付与する不純物元素が半導体膜４５６に選択的に拡散し、絶縁層４５３よりｐ型を付与する不純物元素の濃度が低い絶縁層４６０となり、半導体膜４５６はｐ型を付与する不純物元素を含み結晶性を有する第１の半導体膜４５８となる。一方、ｐ型を付与する不純物元素が含まれない第２の絶縁層４５４上に形成された半導体膜４５６は、ｐ型を付与する不純物元素を含まない結晶性を有する第２の半導体膜４５９となる（図２５（Ｄ）参照。）。
第１の半導体膜４５８中に含まれるｐ型を付与する不純物元素の濃度は５×１０１５ａｔｏｍｓ／ｃｍ３〜１×１０１６ａｔｏｍｓ／ｃｍ３程度となるようにすればよい。この不純物元素の添加は、トランジスタのしきい値電圧を制御するためのものであり、チャネル形成領域に添加されることで有効に作用する。
このように、下地膜である絶縁層に不純物元素を添加し、加熱処理によって半導体膜に間接的に添加することによって、半導体膜に直接不純物元素をドーピング等によって添加せずによいため、ドーピングの際に生じる欠陥等も防止でき、半導体膜の結晶性に影響を与えない。さらに、結晶化のための加熱処理によって、不純物元素の活性化も行うことができる。
第１の半導体膜４５８及び第２の半導体膜４５９を選択的に覆うマスク４６３を形成する。マスク４６３は後の工程により表示素子及び、表示素子と電気的に接続する薄膜トランジスタが設けられる画素領域２６６を覆っている。マスク４６３を用いて第１の半導体膜４５８を選択的エッチングして薄膜化し、駆動回路領域２６４において半導体膜４６１を形成する。従って画素領域２６６における半導体膜４６２より膜厚の薄い駆動回路領域２６４における半導体膜４６１が形成される（図２５（Ｅ）参照。）。
半導体層の薄膜化は、一回のエッチング工程で行ってもよいし、複数のエッチング工程によって薄膜化することもできる。また半導体層を直接エッチングガス（又はエッチング溶液）でエッチングしてもよいし、半導体層表面を部分的に処理して改質し、改質領域のみを選択的に除去してもよい。
マスク４６３を除去し、次に半導体膜４６１及び半導体膜４６２を、マスクを用いて所望の形状に加工する。本実施の形態では半導体膜４６１及び半導体膜４６２上に形成された酸化膜を除去した後、新たに酸化膜を形成する。そして、フォトマスクを作製し、フォトリソグラフィ法を用いた加工処理により、半導体層４６４、半導体層４６５、半導体層４６６、及び半導体層４６７を形成する（図２５（Ｆ）参照。）。
駆動回路領域２６４に設けられる半導体層４６４、及び半導体層４６５の膜厚は、画素領域２６６に設けられる半導体層４６６、及び半導体層４６７より薄く、５ｎｍ以上３０ｎｍ以下、より好ましくは１０ｎｍ以上２０ｎｍ以下とすればよい。一方、画素領域２６６に設けられる半導体層４６６及び半導体層４６７の膜厚は、駆動回路領域２６４に設けられる半導体層４６４、及び半導体層４６５より厚く、２５ｎｍ以上１００ｎｍ以下、より好ましくは５０ｎｍ以上６０ｎｍ以下とすればよい。
半導体層を薄膜化することで、短チャネル効果を抑制しすることが可能となる。また、トランジスタのしきい値電圧を小さくすることが可能であり、低電圧駆動をすることができる。
また、半導体層４６４、半導体層４６５、半導体層４６６はｐ型を付与する不純物元素を含む第１の半導体膜４５８を用いて形成されており、半導体層４６４、半導体層４６５、半導体層４６６もｐ型を付与する不純物元素を含んでいる。一方、半導体層４６７はｐ型を付与する不純物元素を添加されていない第２の半導体膜４５９を用いて形成されているので、半導体層４６７にもｐ型を付与する不純物元素は添加されていない。従って、半導体層４６７に含まれるｐ型を付与する不純物元素の濃度は、半導体層４６４、半導体層４６５、半導体層４６６に含まれるｐ型を付与する不純物元素の濃度より低い。
図２５で得られた半導体層を用いて表示装置を作製した例を図２６に示す。図２６の表示装置の他の構成は、実施の形態４における図１１と同様に作製することができる。
図２６の表示装置は、矢印の方向に上面射出する構造である。図２６に示す表示装置は、基板４５０、薄膜トランジスタ４３５５、薄膜トランジスタ４３６５、薄膜トランジスタ４３７５、薄膜トランジスタ４３８５、配線層４３２４、第１の電極層４３１７、発光層４３１９、第２の電極層４３２０、充填材４３２２、シール材４３３２、絶縁膜４３０１、ゲート絶縁層４３１０、絶縁層４６０、絶縁膜４３１２、絶縁層４３１４、封止基板４３２５、配線層４３３３、端子電極層４３８１、異方性導電層４３８２、ＦＰＣ４３８３によって構成されている。画素領域２４６の薄膜トランジスタ４３５５、４３６５の半導体層より、駆動回路領域２５４の薄膜トランジスタ４３７５、４３８５の半導体層は薄膜化されている。また、ゲート絶縁層４３１０も画素領域より駆動回路領域の方が薄膜化されていてもよい。
本実施の形態の表示装置において、画素領域、駆動回路領域にそれぞれｐチャネル型薄膜トランジスタ及びｎチャネル型薄膜トランジスタを有している。特に画素領域においては、発光素子と電気的に接続し、発光素子を駆動させる駆動用薄膜トランジスタとして、ｐチャネル型薄膜トランジスタを用いている。
本実施の形態では、駆動回路領域に設けられるｐチャネル型薄膜トランジスタと画素領域の駆動用ｐチャネル型薄膜トランジスタとでゲート電圧ＶＧが０Ｖの時に流れるドレイン電流ＩＤの値であるカットオフ電流（Ｉｃｕｔ）を異ならせることを特徴とする。従って、高速で動作させる必要がある駆動回路領域に設けられるｐチャネル型薄膜トランジスタのしきい値をよりプラス側に、駆動用ｐチャネル薄膜トランジスタとのしきい値をよりマイナス側にあるように制御する。駆動回路領域に設けられるｐチャネル型の薄膜トランジスタがＶｇｓ＝０でオンする場合、駆動用ｐチャネル型薄膜トランジスタはＶｇｓ＝０ではオンせず、より低い電圧（例えばＶｇｓ＝−３．５Ｖ）でオンするように設定する。
ｐチャネル型薄膜トランジスタにおいて、チャネル形成領域に含まれるｐ型を付与する不純物元素の濃度が高いと、薄膜トランジスタのしきい値がプラスにシフトする。従って、本実施の形態では、画素領域に設けられる上記駆動用ｐチャネル型薄膜トランジスタである薄膜トランジスタ４３５５のチャネル形成領域に含まれるｐ型を付与する不純物元素の濃度は、表示装置内に作製されるｎチャネル型薄膜トランジスタ又はｐチャネル型トランジスタである他の薄膜トランジスタ４３６５、例えば画素領域内に設けられるスイッチング機能を有する薄膜トランジスタ４３６５及び容量素子、画素領域を駆動する駆動回路領域に設けられる薄膜トランジスタ４３７５、４３８５などのチャネル領域に含まれるｐ型を付与する不純物元素の濃度より低くする。
本実施の形態においては、発光素子と電気的に接続し、発光素子を駆動させる薄膜トランジスタとして、ｐチャネル型薄膜トランジスタを用いる場合、そのｐチャネル型薄膜トランジスタのチャネル領域にはしきい値補正を目的とするｐ型を付与する不純物元素の濃度を低くすればよいので、積極的なｐ型を付与する不純物元素の導入を行わなければよい。つまり画素に含まれる薄膜トランジスタの半導体層に対して選択的にチャネルドープを行う。
勿論、駆動用ｐチャネル型薄膜トランジスタ以外の上記述べたような薄膜トランジスタであっても、そのチャネル形成領域のｐ型を付与する不純物元素の濃度を低くしてもよく、この場合積極的にｐ型を付与する元素を添加しなければよい。例えば、走査線駆動回路（ゲートドライバーともいう）や、画素領域と周辺駆動回路領域との間などに設けられる保護回路などに用いられる薄膜トランジスタなどのチャネル領域には選択的にｐ型を付与する不純物元素の添加を行わないとすればよい。
一方、信号線駆動回路（ソースドライバーともいう）に用いられる高速動作が必要とされる薄膜トランジスタ、あるいはアノード電圧の低い薄膜トランジスタのチャネル領域にはｐ型を付与する不純物元素を添加し、そのしきい値電圧をプラスの方向に制御する方が好ましい。
チャネルドープを行うと、薄膜トランジスタのしきい値がプラスにシフトするので、チャネルドープを行わないｐチャネル型薄膜トランジスタの方がしきい値がマイナスにある。従って、ゲート電圧ＶＧが０Ｖの時に流れるドレイン電流ＩＤの値であるカットオフ電流（Ｉｃｕｔ）が小さくなる。画素において発光素子を非発光状態とし、黒表示を行う場合に、駆動用ｐチャネル型薄膜トランジスタと接続する発光素子に電流が流れ微かな発光が生じてしまうことを防ぐことができる。また、カットオフ電流（Ｉｃｕｔ）が小さいほど、低消費電力が実現できる。
また、薄膜トランジスタは、使用環境が高温になるにつれてさらにしきい値がノーマリーオンの方向へシフトする。つまりｐチャネル型薄膜トランジスタではプラス方向へシフト（ｎチャネル型薄膜トランジスタではマイナス方向へシフト）する。そのためカットオフ電流（Ｉｃｕｔ）も大きくなり、しきい値の変化に伴う黒表示時に発光素子へ流れる電流も大きくなる。よって、黒表示時に生じてしまう発光素子の発光輝度も高くなり、画素の表示不良の問題はより顕著となってしまう。しかし、本実施の形態のようにチャネルドープを行わずカットオフ電流が軽減された薄膜トランジスタを用いることによって、表示装置の使用環境が多少高温に悪化したとしても表示装置の性能は維持され、高画質な表示を提供できる。従って信頼性の高い表示装置とすることができ、屋内外、使用環境の選択性が広がるので利用価値が高くなる。
以上のことより、駆動回路のｐチャネル型薄膜トランジスタよりカットオフ電流を低減した発光素子の駆動用ｐチャネル型薄膜トランジスタを用いると、画素のコントラストが向上し視認性に優れた表示装置とすることができる。
本実施の形態は、実施の形態１乃至６の表示装置の半導体層として自由に用いることができる。
従って、本発明の表示装置は、低消費電力かつ高信頼性が付与された表示装置とすることができる。
（実施の形態８）
本実施の形態では、低消費電力、かつ高い信頼性を付与することを目的とした表示装置の例について説明する。詳しくは表示素子に液晶表示素子を用いる液晶表示装置について説明する。
図９（Ａ）は、液晶表示装置の上面図であり、図９（Ｂ）は図９（Ａ）線Ｃ−Ｄにおける断面図である。
図９（Ａ）で示すように、画素領域６０６、走査線駆動回路領域である駆動回路領域６０８ａ、走査線駆動回路領域である駆動回路領域６０８ｂが、シール材６９２によって、基板６００と対向基板６９５との間に封止され、基板６００上にＩＣドライバによって形成された信号線駆動回路である駆動回路領域６０７が設けられている。画素領域６０６には薄膜トランジスタ６２２及び容量素子６２３が設けられ、駆動回路領域６０８ｂには薄膜トランジスタ６２０及びトランジスタ６２１を有する駆動回路が設けられている。基板６００には、上記実施の形態と同様の絶縁基板を適用することができる。また一般的に合成樹脂からなる基板は、他の基板と比較して耐熱温度が低いことが懸念されるが、耐熱性の高い基板を用いた作製工程の後、転置することによっても採用することが可能となる。
画素領域６０６には、下地膜６０４ａ、下地膜６０４ｂを介してスイッチング素子となる薄膜トランジスタ６２２が設けられている。本実施の形態では、薄膜トランジスタ６２２にマルチゲート型薄膜トランジスタ（ＴＦＴ）を用い、ソース領域及びドレイン領域として機能する不純物領域を有する半導体層、ゲート絶縁層、２層の積層構造であるゲート電極層、ソース電極層及びドレイン電極層を有し、ソース電極層又はドレイン電極層は、半導体層の不純物領域（シリサイド）と画素電極層６３０に接して電気的に接続している。
図９に示す本実施の形態の表示装置に設けられるトランジスタは、実施の形態３で示したトランジスタと同様に作製することができる。実施形態３における駆動回路領域２２４が本実施の形態における駆動回路領域６０８ａ、６０８ｂに対応し、実施形態３における画素領域２２６が本実施の形態における画素領域６０６にそれぞれ対応している。しかし本実施の形態はこれに限定されず、実施の形態１又は実施の形態２で示す薄膜トランジスタ、及びアクティブマトリクス基板も適用し、液晶表示装置を作製することができる。
結晶性半導体膜を用いることにより、画素領域と駆動回路領域を同一基板上に一体形成することができる。その場合、画素領域のトランジスタと、駆動回路領域６０８ｂのトランジスタとは同時に形成される。駆動回路領域６０８ｂに用いるトランジスタは、ＣＭＯＳ回路を構成する。
本実施の形態の表示装置は、画素領域６０６及び駆動回路領域６０８ａ、６０８ｂにそれぞれ薄膜トランジスタを有しており、駆動回路領域６０８ｂに設けられた薄膜トランジスタ６２０、６２１の半導体層の膜厚は、画素領域６０６に設けられた薄膜トランジスタ６２２の半導体層の膜厚より薄いことを特徴とする。従って、本実施の形態ではゲート絶縁層においても、駆動回路領域６０８ｂに設けられた薄膜トランジスタ６２０、６２１は、画素領域６０６に設けられた薄膜トランジスタ６２２より膜厚が薄い。
本実施の形態の表示装置において、駆動回路領域６０８ｂに設けられる薄膜トランジスタ６２０、６２１の半導体層の膜厚は、５ｎｍ以上３０ｎｍ以下、より好ましくは１０ｎｍ以上２０ｎｍ以下とすればよい。一方、画素領域６０６に設けられる薄膜トランジスタ６２２の半導体層の膜厚は、２５ｎｍ以上１００ｎｍ以下、より好ましくは５０ｎｍ以上６０ｎｍ以下とすればよい。
本発明の表示装置において、駆動回路領域６０８ｂに設けられる薄膜トランジスタ６２０、６２１のゲート絶縁層の膜厚は、１ｎｍ以上１０ｎｍ以下、より好ましくは５ｎｍ程度とすればよい。一方、画素領域６０６に設けられる薄膜トランジスタ６２２のゲート絶縁層の膜厚は、５０ｎｍ以上１５０ｎｍ以下、より好ましくは６０ｎｍ以上８０ｎｍ以下とすればよい。
チャネル形成領域の膜厚が厚いとチャネル長が短い場合には、ソース−ドレイン間の電界の影響により、ゲート電圧がしきい値電圧以下のサブスレッショルド領域でチャネル形成領域中の下側を電流が流れる。そのため、サブスレッショルド値が上昇し、しきい値電圧が低下する。チャネル形成領域の膜厚を薄くすることにより、チャネル形成領域中の下側の電流が流れる経路が遮断されるために、漏れ電流が抑えられる。そのため、サブスレッショルド値の上昇が抑えられ、しきい値電圧の低下も抑えられる。そのため、チャネル形成領域の膜厚を薄くすることにより、チャネル長の短い領域でのしきい値電圧のマイナスシフトが抑えられ、かつ、サブスレッショルド値が小さい薄膜トランジスタを作製することができる。サブスレッショルド値が小さくなっているため、ゲート電圧０Ｖでのソース−ドレイン間に流れる電流を抑えつつ、しきい値電圧を下げることができる。
駆動回路領域６０８ｂにおける半導体層の薄膜化は、チャネル形成領域の全域を空乏層化するように作用し、短チャネル効果を抑制することができる。また、薄膜トランジスタのしきい値電圧を小さくすることができる。それにより、駆動回路領域に設けられた薄膜トランジスタにおいて、微細化と高性能化を実現することができる。よって、表示装置の低電圧駆動が可能となり低消費電力化を実現することができる。また、薄膜トランジスタは、半導体層（又は、さらにゲート絶縁層も）を薄膜化することによって、微細化できるため、駆動回路領域の面積の縮小が可能となり、表示装置の狭額縁化が達成できる。従って表示装置をより小型化することができる。
一方、画素領域６０６に設けられた薄膜トランジスタ６２２は、半導体層（又は、さらにゲート絶縁層も）を駆動回路領域と比べ厚く保つことによって、駆動電圧に対する耐圧性が高くすることができる、高信頼性とすることができる。
さらに平坦性を高めるため、層間絶縁膜として絶縁膜６１５、絶縁膜６１６を形成してもよい。絶縁膜６１５、絶縁膜６１６には、有機材料、又は無機材料、若しくはそれらの積層構造を用いることができる。例えば酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、ポリシラザン、窒素含有炭素（ＣＮ）、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、有機絶縁性材料を用いてもよく、有機材料としては、感光性、非感光性どちらでも良く、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン樹脂などを用いることができる。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
る。
本実施の形態に限定されず、画素領域の薄膜トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、駆動回路領域の薄膜トランジスタも、シングルゲート構造、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
なお、本実施の形態で示した薄膜トランジスタの作製方法に限らず、トップゲート型（例えば順スタガ型）、ボトムゲート型（例えば、逆スタガ型）、あるいはチャネル領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有する、デュアルゲート型やその他の構造においても適用できる。
次に、画素電極層６３０及び絶縁膜６１６を覆うように、印刷法や液滴吐出法により、配向膜と呼ばれる絶縁層６３１を形成する。なお、絶縁層６３１は、スクリーン印刷法やオフセット印刷法を用いれば、選択的に形成することができる。その後、ラビング処理を行う。このラビング処理は液晶のモード、例えばＶＡモードのときには処理を行わないときがある。配向膜として機能する絶縁層６３３も絶縁層６３１と同様である。続いて、シール材６９２を液滴吐出法により画素を形成した周辺の領域に形成する。
その後、配向膜として機能する絶縁層６３３、対向電極として機能する導電層６３４、カラーフィルタとして機能する着色層６３５、偏光子６４１（偏光板ともいう）が設けられた対向基板６９５と、ＴＦＴ基板である基板６００とをスペーサ６３７を介して貼り合わせ、その空隙に液晶層６３２を設ける。本実施の形態の液晶表示装置は透過型であるため、基板６００の素子を有する面と反対側にも偏光子（偏光板）６４３を設ける。偏光子は、接着層によって基板に設けることができる。シール材にはフィラーが混入されていても良く、さらに対向基板６９５には、遮蔽膜（ブラックマトリクス）などが形成されていても良い。なお、カラーフィルタ等は、液晶表示装置をフルカラー表示とする場合、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）を呈する材料から形成すればよく、モノカラー表示とする場合、着色層を無くす、もしくは少なくとも一つの色を呈する材料から形成すればよい。
なお、バックライトにＲＧＢの発光ダイオード（ＬＥＤ）等を配置し、時分割によりカラー表示する継時加法混色法（フィールドシーケンシャル法）を採用するときには、カラーフィルタを設けない場合がある。ブラックマトリクスは、トランジスタやＣＭＯＳ回路の配線による外光の反射を低減するため、トランジスタやＣＭＯＳ回路と重なるように設けるとよい。なお、ブラックマトリクスは、容量素子に重なるように形成してもよい。容量素子を構成する金属膜による反射を防止することができるからである。
液晶層を形成する方法として、ディスペンサ式（滴下式）や、素子を有する基板６００と対向基板６９５とを貼り合わせてから毛細管現象を用いて液晶を注入する注入法を用いることができる。滴下法は、注入法を適用しづらい大型基板を扱うときに適用するとよい。
スペーサは数μｍの粒子を散布して設ける方法でも良く、基板全面に樹脂膜を形成した後これをエッチング加工して形成する方法でもよい。このようなスペーサの材料を、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで１５０〜２００℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、スペーサの形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示装置としての機械的な強度を確保することができる。形状は円錐状、角錐状などを用いることができ、特別な限定はない。
続いて、画素領域と電気的に接続されている端子電極層６７８に、異方性導電体層６９６を介して、接続用の配線基板であるＦＰＣ６９４を設ける。ＦＰＣ６９４は、外部からの信号や電位を伝達する役目を担う。上記工程を経て、表示機能を有する液晶表示装置を作製することができる。
なおトランジスタが有する配線、ゲート電極層、画素電極層６３０、対向電極層である導電層６３４は、インジウム錫酸化物（ＩＴＯ）、酸化インジウムに酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、酸化インジウムに酸化珪素（ＳｉＯ２）を混合した導電材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、タングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属又はその合金、若しくはその金属窒化物から選ぶことができる。
偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。また、外光の視認側への反射を防ぐ反射防止膜を最視認側に設けても良い。
従って、本発明の表示装置は、低消費電力かつ高信頼性が付与された表示装置とすることができる。
本実施の形態は、上記の実施の形態１乃至３と自由に組み合わせることができる。
（実施の形態９）
本実施の形態では、バックライトの構成について説明する。バックライトは光源を有するバックライトユニットとして実施の形態８のような液晶素子を有する表示装置に設けられ、バックライトユニットは効率よく光を散乱させるため、光源は反射板により囲まれている。
図１３（Ａ）に示すように、バックライトユニット３５２は、光源として冷陰極管４０１を用いることができる。また、冷陰極管４０１からの光を効率よく反射させるため、ランプリフレクタ３３２を設けることができる。冷陰極管４０１は、大型表示装置に用いることが多い。これは冷陰極管からの輝度の強度のためである。そのため、冷陰極管を有するバックライトユニットは、パーソナルコンピュータのディスプレイに用いることができる。
図１３（Ｂ）に示すように、バックライトユニット３５２は、光源として発光ダイオード（ＬＥＤ）４０２を用いることができる。例えば、白色に発する発光ダイオード（Ｗ）４０２を所定の間隔に配置する。また、発光ダイオード（Ｗ）４０２からの光を効率よく反射させるため、ランプリフレクタ３３２を設けることができる。
また図１３（Ｃ）に示すように、バックライトユニット３５２は、光源として各色ＲＧＢの発光ダイオード（ＬＥＤ）４０３、４０４、４０５を用いることができる。各色ＲＧＢの発光ダイオード（ＬＥＤ）４０３、４０４、４０５を用いることにより、白色を発する発光ダイオード（Ｗ）４０２のみと比較して、色再現性を高くすることができる。また、発光ダイオードからの光を効率よく反射させるため、ランプリフレクタ３３２を設けることができる。
またさらに図１３（Ｄ）に示すように、光源として各色ＲＧＢの発光ダイオード（ＬＥＤ）４０３、４０４、４０５を用いる場合、それらの数や配置を同じとする必要はない。例えば、発光強度の低い色（例えば緑）の発光ダイオードを他の色の発光ダイオードより多く配置してもよい。
さらに白色を発する発光ダイオード４０２と、各色ＲＧＢの発光ダイオード（ＬＥＤ）４０３、４０４、４０５とを組み合わせて用いてもよい。
なおＲＧＢの発光ダイオードを有する場合、フィールドシーケンシャルモードを適用すると、時間に応じてＲＧＢの発光ダイオードを順次点灯させることによりカラー表示を行うことができる。
発光ダイオードを用いると、輝度が高いため、大型表示装置に適する。また、ＲＧＢ各色の色純度が良いため冷陰極管と比べて色再現性に優れており、配置面積を小さくすることができるため、小型表示装置に適応すると、狭額縁化を図ることができる。
また、光源を必ずしも図１３に示すバックライトユニットとして配置する必要はない。例えば、大型表示装置に発光ダイオードを有するバックライトを搭載する場合、発光ダイオードは該基板の背面に配置することができる。このとき発光ダイオードは、所定の間隔を維持し、各色の発光ダイオードを順に配置させることができる。発光ダイオードの配置により、色再現性を高めることができる。
このようなバックライトを用いた表示装置に対し、表面に複数の六角錐形凸部を充填するように有することによってより外光の反射を軽減できる高い反射防止機能を有した視認性の優れた表示装置を提供することができる。従って、本発明により高画質及び高性能な表示装置を作製することができる。特に、発光ダイオードを有するバックライトは、大型表示装置に適しており、大型表示装置のコントラスト比を高めることにより、暗所でも質の高い映像を提供することができる。
本実施の形態は、上記の実施の形態８と適宜組み合わせることができる。
（実施の形態１０）
本発明によって形成される表示装置によって、テレビジョン装置を完成させることができる。低消費電力で、かつ高信頼性を付与することを目的としたテレビジョン装置の例を説明する。
図２３はテレビジョン装置（液晶テレビジョン装置、又はＥＬテレビジョン装置等）の主要な構成を示すブロック図を示している。表示パネルには、図１５（Ａ）に示すようにＴＦＴを形成し、画素領域１９０１と走査線駆動回路１９０３を基板上に一体形成し信号線駆動回路１９０２を別途ドライバＩＣとして実装する場合、また図１５（Ｂ）に示すように画素領域１９０１と信号線駆動回路１９０２と走査線駆動回路１９０３を基板上に一体形成する場合などがあるが、どのような形態としても良い。
その他の外部回路の構成として、映像信号の入力側では、チューナ１９０４で受信した信号のうち、映像信号を増幅する映像信号増幅回路１９０５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路１９０６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路１９０７などからなっている。コントロール回路１９０７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路１９０８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
チューナ１９０４で受信した信号のうち、音声信号は、音声信号増幅回路１９０９に送られ、その出力は音声信号処理回路１９１０を経てスピーカ１９１３に供給される。制御回路１９１１は受信局（受信周波数）や音量の制御情報を入力部１９１２から受け、チューナ１９０４や音声信号処理回路１９１０に信号を送出する。
表示モジュールを、図２０（Ａ）、（Ｂ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。ＦＰＣまで取り付けられた図１のような表示パネルのことを一般的にはＥＬ表示モジュールともいう。よって図１のようなＥＬ表示モジュールを用いると、ＥＬテレビジョン装置を完成することができ、図９のような液晶表示モジュールを用いると、液晶テレビジョン装置を完成することができる。表示モジュールにより主画面２００３が形成され、その他付属設備としてスピーカー部２００９、操作スイッチなどが備えられている。このように、本発明によりテレビジョン装置を完成させることができる。
また、位相差板や偏光板を用いて、外部から入射する光の反射光を遮断するようにしてもよい。また上面放射型の表示装置ならば、隔壁となる絶縁層を着色しブラックマトリクスとして用いてもよい。この隔壁は液滴吐出法などによっても形成することができ、顔料系の黒色樹脂や、ポリイミドなどの樹脂材料に、カーボンブラック等を混合させてもよく、その積層でもよい。液滴吐出法によって、異なった材料を同領域に複数回吐出し、隔壁を形成してもよい。位相差板としてはλ／４板とλ／２板とを用い、光を制御できるように設計すればよい。構成としては、ＴＦＴ素子基板側から純に、発光素子、封止基板（封止材）、位相差板（λ／４、λ／２）、偏光板という構成になり、発光素子から放射された光は、これらを通過し偏光板側より外部に放射される。この位相差板や偏光板は光が放射される側に設置すればよく、両面放射される両面放射型の表示装置であれば両方に設置することもできる。また、偏光板の外側に反射防止膜を有していても良い。これにより、より高繊細で精密な画像を表示することができる。
図２０（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部２００７が設けられていても良い。
また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れたＥＬ表示用パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示用パネルで形成し、サブ画面をＥＬ表示用パネルで形成し、サブ画面は点滅可能とする構成としても良い。本発明を用いると、このような大型基板を用いて、多くのＴＦＴや電子部品を用いても、低消費電力で、かつ信頼性の高い表示装置とすることができる。
図２０（Ｂ）は例えば２０〜８０インチの大型の表示部を有するテレビジョン装置であり、筐体２０１０、操作部であるキーボード部２０１２、表示部２０１１、スピーカー部２０１３等を含む。本発明は、表示部２０１１の作製に適用される。図２０（Ｂ）の表示部は、わん曲可能な物質を用いているので、表示部がわん曲したテレビジョン装置となっている。このように表示部の形状を自由に設計することができるので、所望な形状のテレビジョン装置を作製することができる。
本発明により、本発明を用いると、視認性の優れた高画質な表示機能を有する信頼性の高い表示装置を、複雑な工程を必要とせずに高い信頼性を付与して作製することができる。よって高性能、高信頼性のテレビジョン装置を生産性よく作製することができる。
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。
（実施の形態１１）
本実施の形態を図２１を用いて説明する。本実施の形態は、実施の形態１乃至９で作製する表示装置を有するパネルを用いたモジュールの例を示す。本実施の形態では、低消費電力で、かつ高信頼性を付与することを目的とした表示装置を有するモジュールの例を説明する。
図２１（Ａ）に示す情報端末のモジュールは、プリント配線基板９４６に、コントローラ９０１、中央処理装置（ＣＰＵ）９０２、メモリ９１１、電源回路９０３、音声処理回路９２９及び送受信回路９０４や、その他、抵抗、バッファ、容量素子等の素子が実装されている。また、パネル９００がフレキシブル配線基板（ＦＰＣ）９０８を介してプリント配線基板９４６に接続されている。
パネル９００には、発光素子が各画素に設けられた画素領域９０５と、前記画素領域９０５が有する画素を選択する第１の走査線駆動回路９０６ａ、第２の走査線駆動回路９０６ｂと、選択された画素にビデオ信号を供給する信号線駆動回路９０７とが設けられている。
プリント配線基板９４６に備えられたインターフェース（Ｉ／Ｆ）９０９を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート９１０が、プリント配線基板９４６に設けられている。
なお、本実施の形態ではパネル９００にプリント配線基板９４６がＦＰＣ９０８を介して接続されているが、必ずしもこの構成に限定されない。ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式を用い、コントローラ９０１、音声処理回路９２９、メモリ９１１、ＣＰＵ９０２または電源回路９０３をパネル９００に直接実装させるようにしても良い。また、プリント配線基板９４６には、容量素子、バッファ等の各種素子が設けられ、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防いでいる。
図２１（Ｂ）は、図２１（Ａ）に示したモジュールのブロック図を示す。このモジュール９９９は、メモリ９１１としてＶＲＡＭ９３２、ＤＲＡＭ９２５、フラッシュメモリ９２６などが含まれている。ＶＲＡＭ９３２にはパネルに表示する画像のデータが、ＤＲＡＭ９２５には画像データまたは音声データが、フラッシュメモリには各種プログラムが記憶されている。
電源回路９０３では、パネル９００、コントローラ９０１、ＣＰＵ９０２、音声処理回路９２９、メモリ９１１、送受信回路９３１に与える電源電圧が生成される。またパネルの仕様によっては、電源回路９０３に電流源が備えられている場合もある。
ＣＰＵ９０２は、制御信号生成回路９２０、デコーダ９２１、レジスタ９２２、演算回路９２３、ＲＡＭ９２４、ＣＰＵ用のインターフェース９３５などを有している。インターフェース９３５を介してＣＰＵ９０２に入力された各種信号は、一旦、レジスタ９２２に保持された後、演算回路９２３、デコーダ９２１などに入力される。演算回路９２３では、入力された信号に基づき演算を行ない、各種命令を送る場所を指定する。一方、デコーダ９２１に入力された信号はデコードされ、制御信号生成回路９２０に入力される。制御信号生成回路９２０は入力された信号に基づき、各種命令を含む信号を生成し、演算回路９２３において指定された場所、具体的にはメモリ９１１、送受信回路９３１、音声処理回路９２９、コントローラ９０１などに送る。
メモリ９１１、送受信回路９３１、音声処理回路９２９、コントローラ９０１は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
入力手段９３０から入力された信号は、インターフェース９０９を介してプリント配線基板９４６に実装されたＣＰＵ９０２に送られる。制御信号生成回路９２０は、ポインティングデバイスやキーボードなどの入力手段９３０から送られてきた信号に従い、ＶＲＡＭ９３２に格納してある画像データを所定のフォーマットに変換し、コントローラ９０１に送付する。
コントローラ９０１は、パネルの仕様に合わせてＣＰＵ９０２から送られてきた画像データを含む信号にデータ処理を施し、パネル９００に供給する。またコントローラ９０１は、電源回路９０３から入力された電源電圧やＣＰＵ９０２から入力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（ＡＣ Ｃｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、パネル９００に供給する。
送受信回路９０４では、アンテナ９３３において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路９０４において送受信される信号のうち音声情報を含む信号が、ＣＰＵ９０２からの命令に従って、音声処理回路９２９に送られる。
ＣＰＵ９０２の命令に従って送られてきた音声情報を含む信号は、音声処理回路９２９において音声信号に復調され、スピーカー９２８に送られる。またマイク９２７から送られてきた音声信号は、音声処理回路９２９において変調され、ＣＰＵ９０２からの命令に従って、送受信回路９０４に送られる。
コントローラ９０１、ＣＰＵ９０２、電源回路９０３、音声処理回路９２９、メモリ９１１を、本実施の形態のパッケージとして実装することができる。本実施の形態は、アイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。
（実施の形態１２）
本実施の形態を図２１及び図２２を用いて説明する。図２２は、この実施の形態１０で作製するモジュールを含む無線を用いた持ち運び可能な小型電話機（携帯電話）の一態様を示している。パネル９００はハウジング１００１に脱着自在に組み込んでモジュール９９９と容易に組み合わせできるようにしている。ハウジング１００１は組み入れる電子機器に合わせて、形状や寸法を適宜変更することができる。
パネル９００を固定したハウジング１００１はプリント配線基板９４６に嵌着されモジュールとして組み立てられる。プリント配線基板９４６には、コントローラ、ＣＰＵ、メモリ、電源回路、その他、抵抗、バッファ、容量素子等が実装されている。さらに、マイクロフォン９９４及びスピーカー９９５を含む音声処理回路、送受信回路などの信号処理回路９９３が備えられている。パネル９００はＦＰＣ９０８を介してプリント配線基板９４６に接続される。
このようなモジュール９９９、入力手段９９８、バッテリ９９７は筐体９９６に収納される。パネル９００の画素領域は筐体９９６に形成された開口窓から視認できように配置されている。
図２２で示す筐体９９６は、電話機の外観形状を一例として示している。しかしながら、本実施の形態に係る電子機器は、その機能や用途に応じてさまざまな態様に変容し得る。以下に示す実施の形態で、その態様の一例を説明する。
（実施の形態１３）
本発明を適用して、様々な表示装置を作製することができる。即ち、それら表示装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。本実施の形態では、低消費電力でかつ高信頼性を付与することを目的とした表示装置を有する電子機器の例を説明する。
その様な本発明に係る電子機器として、テレビジョン装置（単にテレビ、又はテレビジョン受信機ともよぶ）、デジタルカメラ、デジタルビデオカメラ等のカメラ、携帯電話装置（単に携帯電話機、携帯電話ともよぶ）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニタ、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等が挙げられる。その具体例について、図１９を参照して説明する。
図１９（Ａ）に示す携帯情報端末機器は、本体９２０１、表示部９２０２等を含んでいる。表示部９２０２は、本発明の表示装置を適用することができる。その結果、低消費電力でかつ信頼性の高い携帯情報端末機器を提供することができる。
図１９（Ｂ）に示すデジタルビデオカメラは、表示部９７０１、表示部９７０２等を含んでいる。表示部９７０１は本発明の表示装置を適用することができる。その結果、低消費電力でかつ信頼性の高いデジタルビデオカメラを提供することができる。
図１９（Ｃ）に示す携帯電話機は、本体９１０１、表示部９１０２等を含んでいる。表示部９１０２は、本発明の表示装置を適用することができる。その結果、低消費電力でかつ信頼性の高い携帯電話機を提供することができる。
図１９（Ｄ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含んでいる。表示部９３０２は、本発明の表示装置を適用することができる。その結果、低消費電力でかつ信頼性の高い携帯型のテレビジョン装置を提供することができる。またテレビジョン装置としては、携帯電話機などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば４０インチ以上）まで、幅広いものに、本発明の表示装置を適用することができる。
図１９（Ｅ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を含んでいる。表示部９４０２は、本発明の表示装置を適用することができる。その結果、低消費電力でかつ信頼性の高い携帯型のコンピュータを提供することができる。
このように、本発明の表示装置により、低消費電力でかつ信頼性の高い電子機器を提供することができる。
本発明の表示装置を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置を説明する図。 本発明の表示装置を説明する図。 本発明に適用することのできる照明装置を説明する図。 本発明の表示装置の等価回路図。 本発明の表示装置の上面図。 本発明に適用できる発光素子の構成を説明する図。 本発明に適用できる発光素子の構成を説明する図。 本発明に適用できる発光素子の構成を説明する図。 本発明が適用される電子機器を示す図。 本発明が適用される電子機器を示す図。 本発明が適用される電子機器を示す図。 本発明が適用される電子機器を示す図。 本発明が適用される電子機器の主要な構成を示すブロック図。 本発明の表示装置を説明する図。 本発明の表示装置の作製方法を説明する図。 本発明の表示装置を説明する図。

Claims (5)

  1. 第１の半導体層を有するｐチャネル型の第１のトランジスタが設けられた画素領域と、第２の半導体層を有する第２のトランジスタが設けられた駆動回路領域と、を有する表示装置の作製方法であって、
    下地膜となる絶縁層を形成する工程を行い、
    前記下地膜となる絶縁層の前記第２の半導体層が設けられる位置にｐ型を付与する不純物を導入する工程を行い、
    前記下地膜となる絶縁層上に半導体層を形成する工程を行い、
    レーザ光を照射することによって前記半導体層を結晶化するとともに前記不純物を選択的に前記半導体層に導入する工程を行い、
    前記駆動回路領域に形成された前記半導体層を薄膜化する工程を行い、
    前記半導体層をエッチングして、前記画素領域に前記第１の半導体層を形成し、前記駆動回路領域に前記第２の半導体層を形成する工程を行い、
    前記第１の半導体層の縁部分及び前記第２の半導体層の縁部分にフッ素を導入するとともにプラズマ処理を行うことによって、前記第１の半導体層の縁部分に第１の絶縁層を形成し、前記第２の半導体層の縁部分に第２の絶縁層を形成する工程を行い、
    前記第１及び第２の半導体層、並びに、前記第１及び第２の絶縁層を覆うゲート絶縁層を形成する工程を行い、
    前記ゲート絶縁層上の前記第１の半導体層と重なる位置に第１のゲート電極を形成し、前記ゲート絶縁層上の前記第２の半導体層と重なる位置に第２のゲート電極を形成する工程を行うことを特徴とする表示装置の作製方法。
  2. 第１の半導体層を有する第１のトランジスタが設けられた画素領域と、第２の半導体層を有する第２のトランジスタが設けられた駆動回路領域とを有する表示装置の作製方法であって、
    半導体層を形成する工程を行い、
    前記駆動回路領域に形成された前記半導体層を薄膜化する工程を行い、
    前記半導体層をエッチングして、前記画素領域に前記第１の半導体層を形成し、前記駆動回路領域に前記第２の半導体層を形成する工程を行い、
    前記第１の半導体層及び前記第２の半導体層を覆って酸化シリコン膜又は窒化シリコン膜を堆積し、異方性エッチングを行うことにより、前記第１の半導体層の縁部分に第１の絶縁層を形成するとともに前記第２の半導体層の縁部分に第２の絶縁層を形成する工程を行い、
    前記第１及び第２の半導体層、並びに、前記第１及び第２の絶縁層を覆うゲート絶縁層を形成する工程を行い、
    前記ゲート絶縁層上の前記第１の半導体層と重なる位置に第１のゲート電極を形成し、前記ゲート絶縁層上の前記第２の半導体層と重なる位置に第２のゲート電極を形成する工程を行うことを特徴とする表示装置の作製方法。
  3. 第１の半導体層を有する第１のトランジスタが設けられた画素領域と、第２の半導体層を有する第２のトランジスタが設けられた駆動回路領域とを有する表示装置の作製方法であって、
    半導体層を形成する工程を行い、
    前記駆動回路領域に形成された前記半導体層を薄膜化する工程を行い、
    前記半導体層をエッチングして、前記画素領域に前記第１の半導体層を形成し、前記駆動回路領域に前記第２の半導体層を形成する工程を行い、
    前記第１の半導体層の縁部分及び前記第２の半導体層の縁部分にフッ素を導入するとともにプラズマ処理を行うことによって、前記第１の半導体層の縁部分に第１の絶縁層を形成し、前記第２の半導体層の縁部分に第２の絶縁層を形成する工程を行い、
    前記第１及び第２の半導体層、並びに、前記第１及び第２の絶縁層を覆うゲート絶縁層を形成する工程を行い、
    前記ゲート絶縁層上の前記第１の半導体層と重なる位置に第１のゲート電極を形成し、前記ゲート絶縁層上の前記第２の半導体層と重なる位置に第２のゲート電極を形成する工程を行うことを特徴とする表示装置の作製方法。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記第１及び第２の絶縁層は、フッ素を含む酸化シリコン層であることを特徴とする表示装置の作製方法。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記第２の半導体層上の前記ゲート絶縁層を、前記第１の半導体層上の前記ゲート絶縁層よりも薄膜化する工程を行うことを特徴とする表示装置の作製方法。
JP2007015503A 2007-01-25 2007-01-25 表示装置の作製方法 Expired - Fee Related JP5201841B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007015503A JP5201841B2 (ja) 2007-01-25 2007-01-25 表示装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007015503A JP5201841B2 (ja) 2007-01-25 2007-01-25 表示装置の作製方法

Publications (3)

Publication Number Publication Date
JP2008182124A JP2008182124A (ja) 2008-08-07
JP2008182124A5 JP2008182124A5 (ja) 2010-01-28
JP5201841B2 true JP5201841B2 (ja) 2013-06-05

Family

ID=39725774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007015503A Expired - Fee Related JP5201841B2 (ja) 2007-01-25 2007-01-25 表示装置の作製方法

Country Status (1)

Country Link
JP (1) JP5201841B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106400B2 (en) * 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US9269915B2 (en) * 2013-09-18 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102358935B1 (ko) 2014-02-12 2022-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기
KR20230073405A (ko) * 2021-11-18 2023-05-26 삼성디스플레이 주식회사 표시 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01194351A (ja) * 1988-01-29 1989-08-04 Hitachi Ltd 薄膜半導体装置
JP3108296B2 (ja) * 1994-01-26 2000-11-13 三洋電機株式会社 表示装置の製造方法
JPH1168114A (ja) * 1997-08-26 1999-03-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4906017B2 (ja) * 1999-09-24 2012-03-28 株式会社半導体エネルギー研究所 表示装置
JP2001257355A (ja) * 2000-03-10 2001-09-21 Seiko Epson Corp 電気光学基板、電気光学装置及び電子機器
JP3483840B2 (ja) * 2000-09-11 2004-01-06 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置の作製方法
JP2003133550A (ja) * 2001-07-18 2003-05-09 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004006652A (ja) * 2002-03-28 2004-01-08 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置、半導体装置の製造方法、半導体装置、投射型表示装置及び電子機器
JP2003298059A (ja) * 2002-03-29 2003-10-17 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタ
JP2005286141A (ja) * 2004-03-30 2005-10-13 Seiko Epson Corp 半導体装置の製造方法
JP2005316100A (ja) * 2004-04-28 2005-11-10 Sanyo Electric Co Ltd 表示装置およびその製造方法

Also Published As

Publication number Publication date
JP2008182124A (ja) 2008-08-07

Similar Documents

Publication Publication Date Title
KR101507318B1 (ko) 표시 장치
JP5279323B2 (ja) 半導体層を有する基板の作製方法
JP5674846B2 (ja) 表示装置
JP5348926B2 (ja) Ｓｏｉ基板の製造方法
US9419064B2 (en) Method for manufacturing display device
US8674366B2 (en) Display device and manufacturing method of display device
EP2009687B1 (en) Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device
US8592861B2 (en) Display device and manufacturing method of the display device
JP5511172B2 (ja) 半導体装置の作製方法
JP2008177557A (ja) 発光素子及び発光装置
JP5201841B2 (ja) 表示装置の作製方法
JP4817946B2 (ja) 表示装置の作製方法
JP4860343B2 (ja) 表示装置の作製方法
JP5236903B2 (ja) 表示装置及び表示装置の作製方法
JP5008357B2 (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130212

R150 Certificate of patent or registration of utility model

Ref document number: 5201841

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees