JP3361670B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3361670B2 JP3361670B2 JP29460795A JP29460795A JP3361670B2 JP 3361670 B2 JP3361670 B2 JP 3361670B2 JP 29460795 A JP29460795 A JP 29460795A JP 29460795 A JP29460795 A JP 29460795A JP 3361670 B2 JP3361670 B2 JP 3361670B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- silicon film
- semiconductor device
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
ブマトリクス型液晶表示装置、密着型イメージセンサー
および薄膜集積回路などに好適に利用でき、特に薄膜ト
ランジスタを用いた場合に有効である半導体装置および
その製造方法に関し、詳しくは、高分子材料からなる基
板上に設けられた結晶性ケイ素膜を活性領域とする半導
体装置およびその製造方法に関する。
を高解像度とすべく、または上述した密着型イメージセ
ンサー等を高速で高解像度とすべく、ガラス等の絶縁性
基板上に、または絶縁膜上に、高性能な半導体素子を形
成する試みがなされている。一方、これらの分野におい
ては、製品の軽量化、生産性の向上、曲面加工のための
可撓性およびコスト削減等の要求がある。
特にポリカーボネートやポリエステルフィルム等の汎用
プラスチックフィルムを基体として採用することが考え
られる。これらのプラスチックフィルムからなる基板
は、ガラス基板とは異なり、材料中にナトリウムやバリ
ウム等の金属やヒ素等の不純物が殆ど含有されていな
い。このため、不純物によるコンタミネーション等が発
生しないので、安定した特性の半導体装置を実現でき
る。さらに、これらのプラスチックフィルムからなる基
板は、フッ酸に対する耐性があるため、ガラス基板と比
較した場合、プロセス的にも大きなメリットがある。
子としては薄膜トランジスタ(TFT)等が挙げられ、
TFTの活性領域は薄膜状のケイ素半導体を用いるのが
一般的である。この薄膜状のケイ素半導体としては、非
晶質ケイ素(a−Si)半導体からなるものと、結晶性
を有するケイ素半導体からなるものとの2つに大別され
る。
低く、気相法で比較的容易に作製することが可能で量産
性に富むため、最も一般的に用いられている。しかし、
非晶質ケイ素半導体では、導電性等の物性が、後者の結
晶性を有するケイ素半導体に比べて劣る。このため、今
後、より高速特性を得るためには、後者の結晶性を有す
るケイ素半導体からなる半導体装置の作製方法の確立が
強く求められていた。尚、結晶性を有するケイ素半導体
としては、多結晶性ケイ素、微結晶性ケイ素等が知られ
ている。
成する従来技術としては、特開平5−315361号公
報、特開平5−315362号公報および特開平5−3
26402号公報がある。
スチック基板上にa−Si膜を形成し、さらにその上に
SiO2膜やTa2O5膜などの酸化物絶縁膜を形成した
後、レーザー光を照射することによりa−Si膜の結晶
化を行っている。特開平5−315362号公報では、
a−Si膜上に、熱伝導率(K)と結晶化のためのレー
ザ透過率(T)とが、K≧0.03(cal/cm・s
・℃)およびT≧80%の条件を満たすセラミック絶縁
材料からなる膜を形成し、その後、レーザーアニールに
よりa−Si膜の結晶化を行っている。また、特開平5
−326402号公報では、プラスチック基板上にセラ
ミックまたは多孔質材料からなる熱バリア層を設け、そ
の上にa−Si膜を形成すると共にそのa−Si膜にレ
ーザー光を照射して結晶化している。
チック基板には大きなメリットがあり、また、低い温度
で任意の形に成形することができるため、加工コストが
低く、重量も軽く、割れにくいという様々な長所を有し
ている。ところが、耐熱性が低いために、現状のところ
実用化まで至っていない。例えば、汎用プラスチックで
は200℃以上の耐熱性(使用温度範囲)を備えていな
い。このため、半導体装置製造プロセスのさらなる低温
化が望まれる。また、プラスチックを加熱すると、オリ
ゴマーと称される低分子量物が放出されるが、このオリ
ゴマーはプラスチック上に形成される膜にピンホールを
開けたり、膜質を低下させたり、膜と基板との接着力を
低下させたりする。このオリゴマーの放出量は加熱温度
が高いほど大きくなるので、オリゴマーを低減するため
には、プロセス温度を低減することが最も効果的であ
る。
開平5−315362号公報および特開平5−3264
02号公報の技術は全て、a−Si膜を結晶化する際の
レーザー照射時にa−Si膜の下層のプラスチック基板
に熱ダメージを与えないように工夫がなされたものであ
る。しかし、これらの技術は、実用化という点におい
て、いくつかの課題を残している。
スチック基板上に直接a−Si膜を成膜してレーザーア
ニールを行っている。その際、a−Si膜上に絶縁膜を
設けると共に、a−Si膜の厚みをレーザー光の吸収深
さ10nm〜100nmの5倍以上とすることで、プラ
スチック基板の熱ダメージを防いでいる。しかし、本願
発明者らが行った実験によれば、厚さ200nm以下の
a−Si膜では表面が溶融するのとほぼ同時に下部まで
溶融領域が達するため、特開平5−315361号公報
に記載されているように、a−Si膜表面のみを溶融さ
せて結晶化させることは非常に困難であった。なぜなら
ば、a−Si膜の溶融深さはレーザー光の吸収深さだけ
ではなく、照射レーザーエネルギーやa−Si膜の熱伝
導、および固化過程で発生する潜熱等にも大きく関わっ
ているからである。この技術により下層のプラスチック
基板にダメージを与えないようにするためには、a−S
i膜を少なくとも200nm以上に厚膜化する必要があ
るが、半導体装置としてはリーク電流が大きな問題とな
る。また、上層に設けられる絶縁膜も、実際にはレーザ
ー光に対する反射防止膜としての役割しか果たしていな
い。よって、本願発明者らの実験によれば、この方法を
用いてプラスチック基板にダメージを与えることなくa
−Si膜を結晶化することは、事実上不可能であると考
えられる。
5−315361号公報と絶縁膜の材質が異なっている
以外は基本的に同一の技術であり、同様の問題点を有し
ている。よって、この方法を用いても、プラスチック基
板にダメージを与えることなくa−Si膜を結晶化する
ことは、事実上不可能であると考えられる。
402号公報に開示されている技術は、プラスチック基
板上に熱バリア層を設けて、その上に形成されたa−S
i膜をレーザーアニールで結晶化するものであり、その
効果は非常に大きい。この熱バリア層としては、Al2
O3−CrO3系、MgO−NiO系、SiO2等のセラ
ミックや(2MgO2・2Al2O3・5SiO2)等の多
孔質材料が用いられている。しかし、これらの材料の多
くは金属元素を含んでいるため、半導体膜へのコンタミ
ネーション等の影響が無視できず、安定した特性の半導
体装置が得られない。また、メタルフリーであるプラス
チック基板を利用するメリットも薄くなる。
報、特開平5−315362号公報および特開平5−3
26402号公報の技術全てに共通する大きな課題とし
て、a−Si膜自体の問題がある。これらの技術におい
て、a−Si膜の形成は、シラン(SiH4)ガスやジ
シラン(Si2H6)ガスを材料としてECRプラズマC
VD法または光CVD法により行っている。これらの方
法によれば、室温でa−Si膜を形成することが可能で
あり、低温化の点では確かに有利である。しかし、これ
らの方法で作製されたa−Si膜は、材料ガスであるS
iH4ガスやSi2H6ガスを分解して低温で処理してい
るため、膜中濃度1×1021atoms/cm3以上と
非常に高濃度な水素を膜中に含有している。a−Si膜
を活性領域としてそのまま利用するa−Si・TFT等
の場合には、その不対結合手(ダングリングボンド)を
終端化するため、ある程度の高濃度な水素含有量が必要
であるが、そのa−Si膜を結晶化して結晶性ケイ素膜
を活性領域として利用する場合には、以下のような問題
が生じてくる。
ていると、後の結晶化工程において水素の突沸が発生し
て、ピンホール状にa−Si膜の膜剥がれが発生する。
図5に、水素突沸によるa−Si膜剥がれの典型例を示
す。これを防ぐため、ガラス基板上に形成される結晶性
ケイ素膜においては、プラズマCVD法でa−Si膜を
成膜した後、温度400℃〜500℃で数時間熱処理す
ることにより、ゆっくりと脱水素化を行い、その後で結
晶化処理を行っている。しかし、Si−Hの結合エネル
ギーは概ね400℃程度であるため、脱水素化には最低
400℃の熱処理が必要であり、プラスチック基板を用
いた場合には、もちろん行うことができない。よって、
プラスチック基板を用いた場合、a−Si膜の膜剥がれ
を起こさないように結晶化させようとすると、a−Si
膜を結晶化させるのに必要なレーザーパワーを照射する
ことができず、得られる結晶性ケイ素膜の結晶性が劣悪
なものとなる。従って、従来の技術では、液晶表示用ア
クティブマトリクスや薄膜集積回路を構成するような高
性能な半導体素子を、プラスチック基板上に実現するこ
とは不可能であった。
決すべくなされたものであり、耐熱性の低いプラスチッ
ク基板にダメージを与えることなく、高品質な結晶性ケ
イ素膜を形成することができる半導体装置およびその製
造方法を提供することを目的とする。
高分子材料からなる基板上に、結晶性を有するケイ素膜
からなるチャネル領域が形成されたトップゲート型の半
導体装置であって、該チャネル領域は、基板上に、厚さ
300nm以上の酸化ケイ素膜または窒化ケイ素膜によ
って構成された絶縁性ケイ素化合物膜を間に介して形成
されており、かつ、該チャネル領域は、基板全面を覆う
ように形成された非晶質ケイ素膜を、融点以上であっ
て、しかも、前記基板に熱的損傷を与えない250mJ
/cm 2 以上のエネルギーの波長500nm以下のレー
ザビーム照射により結晶成長させた結晶性ケイ素膜によ
って構成されており、該非晶質ケイ素膜中の水素濃度
が、水素の突沸による膜剥がれが生ぜず、良好な結晶性
を有する結晶性ケイ素膜を得るために、5×1020at
oms/cm3以下であり、そのことにより上記目的が
達成される。
材料からなる基板上に、厚さ300nm以上の絶縁性ケ
イ素化合物膜を形成する工程と、該絶縁性ケイ素化合物
膜上に、水素の突沸による膜剥がれが生ぜず、良好な結
晶性を有する結晶性ケイ素膜を得るために、膜中の水素
濃度が5×1020atoms/cm3以下である非晶質
ケイ素膜を、その全面を覆うように形成する工程と、基
板全面を覆った状態で形成された該非晶質ケイ素膜に、
波長500nm以下のレーザー光を250mJ/cm2
以上で照射して融点以上に加熱することにより結晶化し
て、結晶性ケイ素膜とする工程と、該結晶性ケイ素膜を
用いてトップゲート型の半導体装置のチャネル領域を形
成する工程とを含み、そのことにより上記目的が達成さ
れる。
0℃以下の低温スパッタリング法または真空蒸着法によ
り形成するのが望ましい。
VD法、光CVD法または基板加熱温度100℃以下の
低温スパッタリング法により形成するのが望ましい。
液晶表示用アクティブマトリクスや薄膜集積回路を構成
するような高性能な半導体装置を形成することを目指し
て日々実験を続けた結果、プラスチック基板に熱ダメー
ジを与えることなく高品質な結晶性ケイ素膜を形成する
ためには、以下の2つの大きなポイントがあることを知
見した。
の水素濃度を5×1020atoms/cm3以下とする
ことである。a−Si膜中の水素濃度を5×1020at
oms/cm3以下とすることにより、a−Si膜への
レーザー照射時に従来問題となっていた水素の突沸によ
るa−Si膜の膜剥がれが発生しない。よって、a−S
i膜の結晶化のために十分なレーザーパワーを加えるこ
とが可能となる。
温で作製する方法としては、100℃以下の低温スパッ
タリング法または真空蒸着法が特に有効である。これら
の方法は、ソース材料に水素を含んでおらず、低温で成
膜しても水素濃度を非常に低くすることができる。
ービーム全般を用いることができるが、レーザー光を用
いるのが望ましく、特に、波長500nm以下のレーザ
ー光が望ましい。この波長域では、シリコンに十分な吸
収が生じるので、基板を損傷することなくシリコン膜の
みをアニールすることができる。
基板上に厚さ300nm以上の絶縁性ケイ素化合物膜を
形成し、その上に結晶性ケイ素膜を形成することであ
る。a−Si膜がレーザー照射により結晶化される際、
a−Si膜はその融点である1200℃程度以上にまで
加熱されるが、絶縁性ケイ素化合物膜の厚さが300n
m以上であれば、良好な結晶性を持たせるために必要な
250mJ/cm2以上のエネルギーのレーザーを照射
しても、プラスチック基板に熱的損傷は生じない。
ケイ素膜または窒化ケイ素膜であるのが望ましい。これ
らの膜は、半導体に多大な影響を与える金属元素を含ん
でいないからである。
チック基板上に成膜する方法としては、ECR(Ele
ctron Cycrotron Resonanc
e)プラズマCVD法、紫外光を用いた光CVD法等の
低温CVD法、または基板加熱温度100℃以下の低温
スパッタリング法を用いるのが望ましい。これらの方法
では、基板温度が室温から100℃までの範囲で成膜で
きるからである。
て説明する。
に、膜中の水素濃度が5×1020atoms/cm3以
下である非晶質ケイ素膜を形成し、これにエネルギービ
ームを照射して結晶化して、結晶性ケイ素膜とする。
の膜剥がれは、その膜中の水素濃度と照射されるレーザ
ーパワーとに相関がある。
境界値におけるa−Si膜中水素濃度とレーザー照射エ
ネルギーとの関係を示す。図1において、縦軸がa−S
i膜中水素濃度を示し、横軸が照射されたレーザーエネ
ルギーを示す。また、領域Aが膜剥がれ発生領域であ
り、領域Bが膜剥がれが起こらなかった領域であり、曲
線が各々の境界線となっている。なお、本願発明者らの
他の実験によれば、a−Si膜を十分に結晶化して良好
な結晶性を持たせるためには、250mJ/cm2以上
のエネルギーのレーザー照射が必要であることが判明し
ている。
素濃度を5×1020atoms/cm3以下とすること
により、250mJ/cm2以上のエネルギーのレーザ
ーを照射することが可能である。よって、水素の突沸に
よる膜剥がれが生じず、良好な結晶性を有する結晶性ケ
イ素膜を得ることができる。
温で作製する方法としては、100℃以下の低温スパッ
タリング法または真空蒸着法が望ましい。これらの方法
はシリコン材料をソースとしたPVD法であり、一般的
なCVD法とは異なってソース材料に水素を含んでいな
い。よって、プラスチック基板にダメージを与えないよ
うな低温で成膜しても水素濃度を非常に低くすることが
できる。
ザー光を照射しても水素の突沸による膜剥がれが全く見
られなかった。特に、レーザーエネルギー400mJ/
cm2以上では、どのようなa−Si膜を用いても膜自
体が気化するために膜飛びが生じるが、このような高い
エネルギー域に至るまで水素突沸によるによる膜剥がれ
は見られなかった。
板上に厚さ300nm以上の絶縁性ケイ素化合物膜を形
成し、その上に形成した非晶質ケイ素膜にエネルギービ
ームを照射して結晶化して、結晶性ケイ素膜とする。
れる際、a−Si膜はその融点である1200℃程度以
上にまで加熱されるため、如何にプラスチック基板への
熱流入を防ぐかが大きなポイントとなる。この点に関
し、本願発明者らは、実験により、絶縁性ケイ素化合物
膜の厚さが300nm以上であれば、良好な結晶性を得
るために必要なエネルギーのレーザーを照射しても、プ
ラスチック基板の熱的損傷を防げることを見い出した。
ケイ素化合物膜の膜厚とレーザー結晶化時の基板ダメー
ジとの関係を示す。基板材料としてはポリカーボネート
を用い、その上に絶縁性ケイ素化合物膜/a−Si膜を
堆積して、実際にレーザー光を照射後、基板の白濁およ
び反りを調べることにより熱的損傷の有無を確認した。
この実験は、絶縁性ケイ素化合物膜としては酸化ケイ素
膜と窒化ケイ素膜とを用い、各々の膜について行った
が、この図2には酸化ケイ素膜を用いた時のデータを示
している。図2において、縦軸が酸化ケイ素膜の膜厚、
横軸がa−Si膜に照射されたレーザーエネルギーを示
す。また、領域Aがポリカーボネート基板に熱的損傷が
見られない領域であり、領域Bが基板に熱的損傷が確認
された領域であり、曲線が各々の境界線となっている。
また、上述したように、a−Si膜を十分に結晶化して
良好な結晶性を持たせるためには、250mJ/cm2
以上のエネルギーのレーザー照射が必要である。
が300nm以上あれば250mJ/cm2のエネルギ
ーでレーザーを照射してもポリカーボネート基板に熱的
損傷が生じない。よって、プラスチック基板に熱的損傷
を与えることなく、良好な結晶性を有する結晶性ケイ素
膜を得ることができる。但し、ケイ素膜の結晶性をさら
に向上させるためにレーザーパワーを上昇させるために
は、それに応じて絶縁性ケイ素化合物膜を厚くすること
が必要である。また、窒化ケイ素膜についても、酸化ケ
イ素膜と同様な結果が得られた。
ケイ素膜または窒化ケイ素膜を用いるのが望ましい。こ
れらの膜は、半導体に多大な影響を与える金属元素を含
んでいないので、それらによるコンタミネーションが生
じず、安定した特性の信頼性に優れた半導体装置を製造
できる。特に、窒化ケイ素膜は、その融点が約1900
℃でa−Si膜に比べて高く、a−Si膜が溶融して液
状になった際の濡れ性も比較的良好であることから、レ
ーザー照射により結晶化されるa−Si膜の下に形成さ
れる絶縁膜としては非常に適している。
チック基板上に成膜する方法としては、ECRプラズマ
CVD法、紫外光を用いた光CVD法等の低温CVD
法、または基板加熱温度100℃以下の低温スパッタリ
ング法を用いるのが望ましい。これらの方法では、基板
温度が室温から100℃までの範囲で成膜できるので、
プラスチック基板にダメージを与える事なく高品質な絶
縁性ケイ素化合物膜を得ることができる。
/cm3以下としたa−Si膜を、厚み300nm以上
の絶縁性ケイ素化合物膜上に形成してエネルギービーム
を照射すると、上記両方の効果を同時に実現することが
できる。
めにはエネルギービーム全般を用いることができるが、
レーザー光を用いるのが望ましく、特に、波長500n
m以下のレーザー光を用いるのが望ましい。この波長域
では、シリコンに十分な吸収が生じるので、基板を損傷
することなくシリコン膜のみをアニールすることができ
る。尚、現在のところ使用されるレーザーとしては、パ
ルス発振レーザーである波長308nmのXeClエキ
シマレーザーや波長248nmのKrFエキシマレーザ
ー、または連続発振レーザーである波長488nmのA
rガスレーザー等が挙げられる。
ート基板の他に、ポリエステルやアクリル等を材料とし
た基板を用いることができる。
ティブマトリクス型基板や密着型イメージセンサー、ド
ライバー内蔵型のサーマルヘッド、有機系ELなどを発
光素子としたドライバー内蔵型の光書き込み素子や表示
素子、薄膜集積回路全般等に適用することができる。本
発明を適用することにより、これらの素子をプラスチッ
ク基板上に作製することが可能となり、軽量化、低コス
ト化および耐衝撃性の向上等が図れると共に、高速化、
高解像度化等の高性能化を実現することができる。さら
に、本発明はMOS型トランジスタに限らず、結晶性半
導体を素子材料としたバイポーラトランジスタや静電誘
導トランジスタを初めとして半導体プロセスおよび半導
体装置全般に幅広く応用することができる。
き図面を参照しつつ説明する。
カーボネート基板上のNチャンネル型TFTに本発明を
適用した場合について説明する。
晶表示装置のドライバー回路や画素のスイッチング素子
として用いることができる。また、液晶表示装置のみで
なく、所謂薄膜集積回路にも利用できることは言うまで
もない。
面図を示す。このTFTは、絶縁性基板101の上に、
絶縁性ケイ素化合物膜として厚さ400nmの酸化ケイ
素膜102が設けられている。その上に、膜中の水素濃
度が2×1019atoms/cm3程度のa−Si膜を
エネルギービーム照射により結晶化した結晶性ケイ素膜
103iが島状に形成されている。TFTの活性領域で
ある結晶性ケイ素膜103iは、チャネル領域108お
よびソース/ドレイン領域109、110からなり、そ
の上に、ゲート絶縁膜105を間に介してチャネル領域
108と対向するようにゲート電極106が形成されて
いる。ゲート電極106の表面を覆うように酸化物層1
07が形成され、さらにその上に、層間絶縁膜112が
形成されている。層間絶縁膜112の上には、TFTの
電極・配線113、114が形成され、層間絶縁膜11
2に形成されたコンタクトホール部においてソース/ド
レイン領域109、110と電気的に接続されている。
工程に従って、以下のようにして作製することができ
る。
ボネート基板101表面を1%程度の低濃度フッ酸によ
り洗浄し、スパッタリング法により、厚さ400nmの
酸化ケイ素膜102を形成する。この時の成膜条件は、
基板温度を室温とし、石英ターゲットをソースとして、
Ar/O2混合ガス雰囲気下で成膜を行った。
さ20〜100nm、例えば30nmのa−Si膜10
3を形成する。この時の成膜条件は、基板温度を室温と
し、シリコンターゲットをソースとして、Arガス雰囲
気下で成膜を行った。また、酸化ケイ素膜102と非晶
質ケイ素膜103とは、同一の装置内で真空を破らずに
連続して成膜した。a−Si膜103の膜厚は、厚けれ
ばレーザー照射時の熱容量が増加して基板に与える熱的
ダメージも増えるので、薄い方が好ましい。従って、a
−Si膜の膜厚は、プロセスマージンおよびTFT特性
が良好な範囲内で最小の値に設定すれば良い。この方法
により作製したa−Si膜103の膜中水素濃度を2次
イオン質量分析法(SIMS)で測定した結果、2×1
019atoms/cm3程度であった。
方からレーザー光104を照射することにより、a−S
i膜103を結晶化する。この時のレーザー光104と
しては、波長500nm以下のレーザーであるXeCl
エキシマレーザー(波長308nm、パルス幅40ns
ec)を用いた。レーザー光の照射条件は、照射時に基
板温度を室温状態とし、エネルギー密度250〜350
mJ/cm2、例えば270mJ/cm2で、1カ所に付
き20ショット照射した。これにより、a−Si膜10
3は、その融点以上に加熱され、溶融して固化する過程
において良好な結晶性を有する結晶性ケイ素膜となる。
この際、ポリカーボネート基板101への熱流入は、a
−Si膜103の下に形成された厚み400nmの酸化
ケイ素膜102によりシャットアウトされ、または緩和
されているので、ポリカーボネート基板101に熱的ダ
メージは見られなかった。
ケイ素膜の不要な部分を除去して素子間分離を行い、後
にTFTの活性領域(チャネル領域108、ソース/ド
レイン領域109、110)となる島状の結晶性ケイ素
膜103iを形成する。
となる結晶性ケイ素膜103iを覆うように厚さ20〜
150nm、例えば100nmの酸化ケイ素膜をゲート
絶縁膜105として成膜する。本実施形態では、スパッ
タリング法によりゲート絶縁膜105を成膜した。この
時の成膜条件は、基板温度を室温〜100℃、例えば8
0℃とし、酸化ケイ素をターゲットとして用いて、Ar
/O2ガス=0〜0.5、例えば0.1以下の雰囲気下
で成膜を行った。
00〜800nm、例えば600nmのアルミニウムを
成膜し、これをパターニングしてゲート電極106を形
成する。
化して表面に酸化物層107を形成する。ここでは、陽
極酸化を酒石酸が1〜5%含まれたエチレングリコール
溶液中で行い、最初は一定電流で220Vまで電圧を上
げ、その状態で1時間保持して終了させることにより、
厚さ200nmの酸化物層107を形成した。尚、この
酸化物層107の厚さは、後のイオンドーピング工程に
おいて、オフセットゲート領域の長さとなるので、オフ
セットゲート領域の長さをこの陽極酸化工程で決定する
ことができる。
極106とその周囲の酸化物層107とに覆われた領域
以外のゲート絶縁膜105を除去した後、イオンドーピ
ング法により、ゲート電極106およびその表面を覆う
酸化物層107をマスクとして、活性領域に不純物(リ
ン)を注入する。ドーピングガスとしてはフォスフィン
(PH3)を用い、加速電圧は2〜15kV、例えば7
kV、ドーズ量は1×1015〜8×1015cm-2、例え
ば2×1015cm-2とする。これにより、不純物が注入
された領域109と110は後にTFTのソース/ドレ
イン領域となり、ゲート電極106および酸化物層10
7にマスクされて不純物が注入されない領域108は、
後にTFTのチャネル領域となる。
ールを行い、イオン注入した不純物の活性化を行う。こ
の時のレーザー光111としては、XeClエキシマレ
ーザー(波長308nm、パルス幅40nsec)を用
いた。レーザー光の照射条件は、エネルギー密度150
〜350mJ/cm2、好ましくは200〜250mJ
/cm2で、1カ所に付き4ショット照射した。このよ
うにして形成されたN型不純物(リン)領域109、1
10のシート抵抗は、200〜800Ω/□であった。
00nm程度の酸化ケイ素膜または窒化ケイ素膜を層間
絶縁膜112として形成する。本実施形態では、光CV
D法により酸化ケイ素膜を形成した。成膜条件は、基板
温度75℃、チャンバー内圧力1.00Torrの減圧
下で、紫外光によりSiH4ガスとN2Oガスとを分解さ
せて、成膜を行った。また、SiH4ガスとNH3ガスと
を原料ガスとして同様に光分解させることにより成膜さ
れた窒化ケイ素膜を用いると、活性領域/ゲート絶縁膜
の界面に水素原子を供給して、TFT特性を劣化させる
不対結合手を低減する効果がある。
ルを形成して、金属材料、例えば窒化チタンとアルミニ
ウムとの二層膜を形成することにより、TFTの電極・
配線113、114を形成する。このように窒化チタン
膜を形成すると、これをバリア膜としてアルミニウムが
半導体層に拡散するのを防止することができる。
100℃で30分程度のアニールを行って、図3(E)
に示すTFTを完成させる。
ッチング素子として用いる場合には、電極113、11
4の一方をITO(Indium Tin Oxid
e)等の透明導電膜からなる画素電極に接続し、他方の
電極から信号を入力する。また、このTFTを薄膜集積
回路に用いる場合には、ゲート電極106上にもコンタ
クトホールを形成し、必要とする配線を施せばよい。
界効果移動度40〜50cm2/Vs、閾値電圧2〜3
Vという良好な特性を示した。また、ポリカーボネート
基板に熱的ダメージも生じず、結晶性ケイ素膜の膜剥が
れも見られなかった。
カーボネート基板上にNチャンネル型TFTとPチャン
ネル型TFTとを相補型に構成したCMOS構造回路に
本発明を適用した場合ついて説明する。このCMOS構
造回路は、アクティブマトリクス型液晶表示装置の周辺
駆動回路や一般の薄膜集積回路に用いることができる。
造回路の断面図を示す。
1の上に、絶縁性ケイ素化合物膜として厚さ450nm
の窒化ケイ素膜202が設けられている。その上に、膜
中の水素濃度が2×1019atoms/cm3程度のa
−Si膜をエネルギービーム照射により結晶化した結晶
性ケイ素膜203n、203pが島状に形成されてい
る。N型TFTの活性領域である結晶性ケイ素膜203
nは、チャネル領域208nおよびソース/ドレイン領
域209n、210nからなり、その上に、ゲート絶縁
膜205を間に介してチャネル領域208nと対向する
ようにゲート電極206nが形成されている。P型TF
Tの活性領域である結晶性ケイ素膜203pは、チャネ
ル領域208pおよびソース/ドレイン領域209p、
320pからなり、その上に、ゲート絶縁膜305を間
に介してチャネル領域208pと対向するようにゲート
電極206pが形成されている。その上に層間絶縁膜2
12が形成され、その上にはTFTの電極配線213、
214、215が形成されて、層間絶縁膜212に形成
されたコンタクトホール部においてソース/ドレイン領
域209n、210n、209p、210pと電気的に
接続されている。
(E)の作製工程に従って、以下のようにして作製する
ことができる。
ボネート基板201表面を1%程度の低濃度フッ酸によ
り洗浄し、スパッタリング法により、厚さ450nmの
窒化ケイ素膜202を形成する。この時の成膜条件は、
基板温度を室温とし、シリコンターゲットをソースとし
て、窒素ガス雰囲気下で反応性スパッタリングを行っ
た。この方法により成膜された窒化ケイ素膜は、一般の
低温CVD法により成膜された場合よりも良好な組成を
示し、ほぼ理想比であるSi3N4が得られる。また、膜
中の水素濃度も低温CVD法に比べて極めて小さいもの
となる。
さ20〜100nm、例えば50nmのa−Si膜20
3を形成する。この時の成膜条件は、基板温度を室温と
し、シリコンターゲットをソースとして、Arガス雰囲
気下で成膜を行った。また、酸化ケイ素膜202と非晶
質ケイ素膜203とは、同一の装置内で連続して成膜し
た。
方からレーザー光204を照射することにより、a−S
i膜203を結晶化する。この時のレーザー光204と
しては、実施形態1と同様に、波長500nm以下のレ
ーザーであるXeClエキシマレーザー(波長308n
m、パルス幅40nsec)を用いた。レーザー光の照
射条件は、照射時に基板温度を室温状態とし、エネルギ
ー密度250〜350mJ/cm2、例えば300mJ
/cm2で、1カ所に付き20ショット照射した。これ
により、a−Si膜203は、その融点以上に加熱さ
れ、溶融して固化する過程において良好な結晶性を有す
る結晶性ケイ素膜となる。この際、ポリカーボネート基
板201への熱流入は、a−Si膜203の下に形成さ
れた厚み450nmの窒化ケイ素膜202によりシャッ
トアウトされ、または緩和されているので、ポリカーボ
ネート基板201に熱的ダメージは見られなかった。
ケイ素膜の不要な部分を除去して素子間分離を行い、後
にTFTの活性領域(チャネル領域208n、208
p、ソース/ドレイン領域209n、210n、209
p、210p)となる島状の結晶性ケイ素膜203n、
203pを形成する。
ネル型TFTの活性領域となる結晶性ケイ素膜203n
およびPチャンネル型TFTの活性領域となる結晶性ケ
イ素膜203pを覆うように厚さ100nmの酸化ケイ
素膜をゲート絶縁膜205として成膜する。本実施形態
では、光CVD法により酸化ケイ素膜を形成した。成膜
条件は、基板温度75℃、チャンバー内圧力1.00T
orrの減圧下で、紫外線ランプによりSiH4ガスと
N2Oガスとを分解させて、成膜を行った。
厚さ400〜800nm、例えば500nmのアルミニ
ウム膜(0.1〜2%のシリコンを含む)を成膜し、こ
れをパターニングしてゲート電極206n、206pを
形成する。
極206n、206pをマスクとしてゲート絶縁膜20
5を除去した後、イオンドーピング法により、活性領域
203n、203pに不純物(リンおよびホウ素)を注
入する。ドーピングガスとしてはフォスフィン(P
H3)およびジボラン(B2H6)を用い、前者の場合は
加速電圧を2〜15kV、例えば7kVとし、後者の場
合は加速電圧を2〜10kV、例えば5kVとし、ドー
ズ量は1×1015〜8×1015cm-2、例えばリンを2
×1015cm-2、ホウ素を5×1015cm-2とする。こ
れにより、ゲート電極206n、206pにマスクされ
て不純物が注入されない領域208n、208pは、後
にNチャンネル型TFTおよびPチャンネル型TFTの
チャネル領域となる。また、ドーピングに際しては、ド
ーピングが不要な領域をフォトレジストで覆うことによ
り、各々の元素を選択的にドーピングする。これによ
り、N型不純物領域209n、210nと、P型不純物
領域209p、210pとが形成され、Nチャンネル型
TFT(NTFT)およびPチャンネル型TFT(PT
FT)を形成することができる。
ールを行い、イオン注入した不純物の活性化を行う。こ
の時のレーザー光111としては、XeClエキシマレ
ーザー(波長308nm、パルス幅40nsec)を用
いた。レーザー光の照射条件は、エネルギー密度280
mJ/cm2で、1カ所に付き4ショット照射した。
00nm程度の酸化ケイ素膜を層間絶縁膜212として
形成する。本実施形態では、光CVD法によりSiH4
ガスとN2Oガスとを分解させて、酸化ケイ素膜の成膜
を行った。
ルを形成して、金属材料、例えば窒化チタンとアルミニ
ウムの二層膜を形成することにより、TFTの電極・配
線213、214、215を形成する。
℃、30分のアニールを行って、図4(E)に示すTF
Tを完成させる。
において、電界効果移動度はNチャンネル型TFTで5
0〜70cm2/Vs、Pチャンネル型TFTで30〜
40cm2/Vsと高く、閾値電圧はNチャンネル型T
FTで2〜3V、Pチャンネル型TFTで−5〜−6V
と良好な特性を示した。また、ポリカーボネート基板に
熱的ダメージも生じず、結晶性ケイ素膜の膜剥がれも見
られなかった。
性ケイ素化合物膜102として酸化ケイ素膜を光CVD
法で作製し、a−Si膜103を真空蒸着法により作製
した場合について説明する。
1%程度の低濃度フッ酸により洗浄し、光CVD法によ
り、たとえば厚さ400nmの酸化ケイ素膜102を形
成する。この工程で使用した装置は、US;TYSTA
R製の型式PVD1000と称される強力紫外線ランプ
を利用した光CVD装置であり、基板温度75℃で耐圧
に優れた高品質な酸化ケイ素膜が得られる。ソースガス
としてはSiH4ガスとN2Oガスとを用い、チャンバー
内圧力1.00Torrの減圧下で反応を行った。この
時の成膜レートは120オングストローム/min.で
あった。
0nm、例えば30nmのa−Si膜103を形成す
る。基板温度は室温とし、蒸着ソースとして高純度シリ
コンタブレットを用いて、抵抗加熱方式で真空蒸着を行
った。本実施形態では装置の都合上、抵抗加熱方式で処
理を行ったが、実際にはEB(電子ビーム)蒸着法によ
り行う方が効率の上からは望ましい。この方法によりこ
の方法により作製したa−Si膜103の膜中水素濃度
を2次イオン質量分析法(SIMS)で測定した結果、
5×1019atoms/cm3程度であった。
方からレーザー光104を照射することにより、a−S
i膜103を結晶化する。この時のレーザー光104と
しては、波長500nm以下のレーザーであるXeCl
エキシマレーザー(波長308nm、パルス幅40ns
ec)を用いた。レーザー光の照射条件は、照射時に基
板温度を室温状態とし、エネルギー密度250〜350
mJ/cm2、例えば270mJ/cm2で、1カ所に付
き20ショット照射した。これにより、a−Si膜10
3は、その融点以上に加熱され、溶融して固化する過程
において良好な結晶性を有する結晶性ケイ素膜となる。
この際、ポリカーボネート基板101への熱流入は、a
−Si膜103の下に形成された厚み400nmの酸化
ケイ素膜102によりシャットアウトされ、または緩和
されているので、ポリカーボネート基板101に熱的ダ
メージは見られなかった。
完成させる。このようにして作製したN型TFTは、実
施形態1とほぼ同様な性能が得られた。
によれば、a−Si膜の結晶化の際にプラスチック基板
が熱的ダメージを受けるのを防ぐことができ、また、a
−Si膜の膜剥がれを防ぐことができる。よって、プラ
スチック基板上に良好な結晶性のケイ素膜を作製するこ
とができ、熱安価で軽量で耐衝撃性に優れたプラスチッ
ク基板を用いて、高性能な半導体装置を製造することが
可能となる。これにより、軽量で高性能な液晶表示装置
やイメージセンサー等を低価格で提供することができ
る。
合には、アクティブマトリクス基板の画素スイッチング
用TFTに要求されるスイッチング特性の向上、および
周辺駆動回路部を構成するTFTに要求される高性能化
・高集積化を満足することができる。従って、同一基板
上にアクティブマトリクス部と周辺駆動回路部とを形成
するドライバモノリシック型アクティブマトリクス基板
を実現することができ、モジュールのコンパクト化、高
性能化および低コスト化を図ることができる。
るa−Si膜中水素濃度とレーザー照射エネルギーとの
関係を示すグラフである。
膜の膜厚とレーザー結晶化時の基板ダメージとの関係を
示すグラフである。
程を示す断面図である。
路の製造工程を示す断面図であ
す模式図である。
0p ソース/ドレイン領域 112、212 層間絶縁膜 113、114、213、214、215 電極・配線
Claims (4)
- 【請求項1】 高分子材料からなる基板上に、結晶性を
有するケイ素膜からなるチャネル領域が形成されたトッ
プゲート型の半導体装置であって、 該チャネル領域は、基板上に、厚さ300nm以上の酸
化ケイ素膜または窒化ケイ素膜によって構成された絶縁
性ケイ素化合物膜を間に介して形成されており、かつ、
該チャネル領域は、基板全面を覆うように形成された非
晶質ケイ素膜を、融点以上であって、しかも、前記基板
に熱的損傷を与えない250mJ/cm 2 以上のエネル
ギーの波長500nm以下のレーザビーム照射により結
晶成長させた結晶性ケイ素膜によって構成されており、
該非晶質ケイ素膜中の水素濃度が、水素の突沸による膜
剥がれが生ぜず、良好な結晶性を有する結晶性ケイ素膜
を得るために、5×1020atoms/cm3以下であ
る、半導体装置。 - 【請求項2】 高分子材料からなる基板上に、厚さ30
0nm以上の絶縁性ケイ素化合物膜を形成する工程と、 該絶縁性ケイ素化合物膜上に、水素の突沸による膜剥が
れが生ぜず、良好な結晶性を有する結晶性ケイ素膜を得
るために、膜中の水素濃度が5×1020atoms/c
m3以下である非晶質ケイ素膜を、その全面を覆うよう
に形成する工程と、 基板全面を覆った状態で形成された該非晶質ケイ素膜
に、波長500nm以下のレーザー光を250mJ/c
m2以上で照射して融点以上に加熱することにより結晶
化して、結晶性ケイ素膜とする工程と、 該結晶性ケイ素膜を用いてトップゲート型の半導体装置
のチャネル領域を形成する工程とを含む半導体装置の製
造方法。 - 【請求項3】 前記非晶質ケイ素膜は、基板加熱温度1
00℃以下の低温スパッタリング法または真空蒸着法に
より形成する請求項2に記載の半導体装置の製造方法。 - 【請求項4】 前記絶縁性ケイ素膜は、ECRプラズマ
CVD法、光CVD法または基板加熱温度100℃以下
の低温スパッタリング法により形成する請求項2に記載
の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29460795A JP3361670B2 (ja) | 1995-11-13 | 1995-11-13 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29460795A JP3361670B2 (ja) | 1995-11-13 | 1995-11-13 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09139502A JPH09139502A (ja) | 1997-05-27 |
JP3361670B2 true JP3361670B2 (ja) | 2003-01-07 |
Family
ID=17809956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29460795A Expired - Fee Related JP3361670B2 (ja) | 1995-11-13 | 1995-11-13 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3361670B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3636949B2 (ja) * | 1999-10-25 | 2005-04-06 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
JP2001332492A (ja) * | 2000-05-19 | 2001-11-30 | Sony Corp | 炭化ケイ素薄膜構造体およびその製造方法ならびに薄膜トランジスタ |
JP4860833B2 (ja) | 2001-04-10 | 2012-01-25 | ゲットナー・ファンデーション・エルエルシー | 薄膜トランジスタの製造方法 |
KR100624428B1 (ko) * | 2003-12-30 | 2006-09-19 | 삼성전자주식회사 | 다결정 실리콘 반도체소자 및 그 제조방법 |
JP2013104079A (ja) * | 2011-11-11 | 2013-05-30 | Solar Applied Materials Technology Corp | ターゲット、CoベースのまたはFeベースの磁気記録媒体のための下層材料および磁気記録媒体 |
-
1995
- 1995-11-13 JP JP29460795A patent/JP3361670B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09139502A (ja) | 1997-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100333153B1 (ko) | 반도체장치제작방법 | |
KR100561991B1 (ko) | 박막트랜지스터를형성하기위한방법 | |
US6211536B1 (en) | Semiconductor device having improved crystal orientation | |
US6642073B1 (en) | Semiconductor circuit and method of fabricating the same | |
US7098085B2 (en) | Method and apparatus for forming a thin semiconductor film, method and apparatus for producing a semiconductor device, and electro-optical apparatus | |
KR100863446B1 (ko) | 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자 | |
JPH0758339A (ja) | 半導体装置およびその作製方法 | |
JP3359689B2 (ja) | 半導体回路およびその作製方法 | |
US6919235B1 (en) | Semiconductor device having semiconductor circuit comprising semiconductor element, and method for manufacturing same | |
JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
JPH0794756A (ja) | 半導体装置の作製方法 | |
JPH07131034A (ja) | 半導体装置の作製方法 | |
JPH06124890A (ja) | 薄膜状半導体装置の作製方法。 | |
JP3361670B2 (ja) | 半導体装置およびその製造方法 | |
JP3107345B2 (ja) | 半導体装置の製造方法 | |
JP3266861B2 (ja) | アクティブマトリクス装置 | |
JPH0974201A (ja) | 薄膜トランジスタの製造方法及び液晶ディスプレイ | |
JP4115584B2 (ja) | 半導体装置の作製方法 | |
JP3204489B2 (ja) | 半導体装置の製造方法 | |
JPH06124889A (ja) | 薄膜状半導体装置の作製方法 | |
JP3316201B2 (ja) | 半導体回路 | |
JPH0831737A (ja) | 半導体装置およびその製造方法 | |
JP2500484B2 (ja) | 薄膜トランジスタの製法 | |
JP3408242B2 (ja) | 半導体装置の作製方法 | |
JP2003124231A (ja) | 薄膜トランジスタの製造方法、電子機器、および電気光学装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021008 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071018 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121018 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131018 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |