JP4860833B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP4860833B2 JP4860833B2 JP2001111360A JP2001111360A JP4860833B2 JP 4860833 B2 JP4860833 B2 JP 4860833B2 JP 2001111360 A JP2001111360 A JP 2001111360A JP 2001111360 A JP2001111360 A JP 2001111360A JP 4860833 B2 JP4860833 B2 JP 4860833B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- thin film
- film transistor
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 69
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000010408 film Substances 0.000 claims description 271
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 131
- 239000000758 substrate Substances 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 53
- 239000011347 resin Substances 0.000 claims description 44
- 229920005989 resin Polymers 0.000 claims description 44
- 229910052739 hydrogen Inorganic materials 0.000 claims description 29
- 239000001257 hydrogen Substances 0.000 claims description 29
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 28
- 238000004544 sputter deposition Methods 0.000 claims description 27
- 239000004973 liquid crystal related substance Substances 0.000 claims description 13
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 239000004695 Polyether sulfone Substances 0.000 claims 1
- 229920006393 polyether sulfone Polymers 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 40
- 238000001312 dry etching Methods 0.000 description 38
- 229920002120 photoresistant polymer Polymers 0.000 description 37
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 26
- 229910052804 chromium Inorganic materials 0.000 description 26
- 239000011651 chromium Substances 0.000 description 26
- 239000011229 interlayer Substances 0.000 description 26
- 239000012535 impurity Substances 0.000 description 25
- 239000010410 layer Substances 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- 238000000206 photolithography Methods 0.000 description 20
- 235000012239 silicon dioxide Nutrition 0.000 description 20
- 239000000377 silicon dioxide Substances 0.000 description 20
- 230000001681 protective effect Effects 0.000 description 14
- 238000000137 annealing Methods 0.000 description 11
- 230000005684 electric field Effects 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000011521 glass Substances 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000013039 cover film Substances 0.000 description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000009751 slip forming Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 2
- 229910008314 Si—H2 Inorganic materials 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置を構成するアクティブマトリクス基板に用いられる薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置を構成するアクティブマトリクス基板として、非晶質シリコン薄膜トランジスタをスイッチ素子とするアクティブマトリクス基板が一般的に知られている。
【０００３】
このようなアクティブマトリクス基板においては、例えば、特開昭５６−３５４０７号公報に記載されているように、非晶質シリコン薄膜トランジスタは、一般的に、ガラス基板上に形成されている。
【０００４】
しかしながら、ガラスは、その比重が大きいため、ガラス基板を用いたアクティブマトリクス基板は比較的重いものとならざるを得ない。
【０００５】
特に、ガラスは割れやすいため、ガラス基板の厚さを大きくしなければならず、その結果、アクティブマトリクス基板は不可避的に重いものとなっていた。
【０００６】
近年、液晶表示装置は軽量化及び薄型化が求められており、そのためには、アクティブマトリクス基板自体を軽量化及び薄型化することが不可欠である。
【０００７】
しかしながら、上記の理由により、ガラス基板を用いたアクティブマトリクス基板を備える液晶表示装置を軽量化及び薄型化することには限界があった。
【０００８】
このため、液晶表示装置の軽量化及び薄型化を図るため、ガラス基板よりも軽量であり、かつ、ガラス基板よりも薄くすることが可能な樹脂基板をガラス基板に代えて用いることが提案されている。
【０００９】
【発明が解決しようとする課題】
例えば、特開平１１−１０３０６４号公報は、樹脂基板上に形成された薄膜ポリシリコンからなる薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）をスイッチ素子として備えるアクティブマトリクス基板を提案している。
【００１０】
しかしながら、樹脂基板上に非晶質シリコン膜からなる薄膜トランジスタを形成する場合、次のような問題点があった。
【００１１】
現在使用されている樹脂基板の耐熱温度は摂氏約１８０度である。プラズマＣＶＤ（ＰＥＣＶＤ）によってガラス基板上に非晶質シリコン膜を形成する場合、成膜温度は摂氏約３００度であるが、この温度は樹脂基板の耐熱温度を超えているため、プラズマＣＶＤ（ＰＥＣＶＤ）によって樹脂基板上に非晶質シリコン膜を形成することは不可能である。
【００１２】
成膜温度を樹脂基板の耐熱温度以下、すなわち、摂氏１８０度以下にすれば、プラズマＣＶＤを用いて、樹脂基板上に非晶質シリコン膜を形成することは可能であるが、成膜温度を摂氏２００度以下に設定すると、プラズマＣＶＤで成膜した非晶質シリコン膜は膜密度が低く、膜中の水素濃度が高く、かつ、電気的には好ましくないＳｉ−Ｈ2結合が増加する。
【００１３】
例えば、摂氏約３００度で成膜を行うと、Ｓｉ−Ｈ結合をなしているＨの個数は約４Ｅ２１個／ｃｍ3であり、Ｓｉ−Ｈ2結合の個数はＳｉ−Ｈ結合の個数の１／４０以下である。これに対して、摂氏約２００度で成膜を行うと、Ｓｉ−Ｈ結合をなしているＨの個数は約７Ｅ２１個／ｃｍ3であり、Ｓｉ−Ｈ2結合の個数はＳｉ−Ｈ結合の個数の１／４以上となる。このように、摂氏約２００度で成膜された非晶質シリコン膜におけるＳｉ−Ｈ2結合の個数は摂氏約３００度で成膜された非晶質シリコン膜におけるＳｉ−Ｈ2結合の個数よりも極めて多い。
【００１４】
また、水素雰囲気内におけるスパッタリングを行うことにより、非晶質シリコン膜は低温で成膜することが可能であるが、そのような非晶質シリコン膜は水素含有量が少ない。また、水素がシリコンの置換位置に配置せず、侵入型原子の位置に配置されてしまう。すなわち、水素で終端されないダングリングボンドが数多く残存している。
【００１５】
また、上述の特開昭５６−３５４０７号公報に記載されているように、スパッタリングにより形成した非晶質シリコン膜に水素をイオン注入することも可能であるが、イオン注入した水素をシリコンに結合させるためには、摂氏２００度以上の温度でのアニール処理が必要となる。
【００１６】
前述のように、現在使用されている樹脂基板の耐熱温度は摂氏約１８０度であるので、このようなアニール処理を施すと、樹脂基板の破損の原因となる。
【００１７】
また、樹脂基板に熱処理を施すと、基板からガスが放出されるという問題がある。通常は、樹脂基板の耐熱温度よりも低い温度でプリアニールを長時間行い、可能な限り多量のガスを最初に放出させる。
【００１８】
しかしながら、プリアニールによって全てのガスが放出されることはなく、プリアニール後に、樹脂基板は空気中の水分を吸収したり、あるいは、フォトレジスト工程におけるウェットプロセスの度に水分を吸収したりするため、新たにガスを放出することになる。このため、樹脂基板に対するアニール工程を増やすことは避けなければならない。
【００１９】
本発明は以上のような問題点に鑑みてなされたものであり、樹脂基板の耐熱温度以上の温度での熱処理を施すことなく、樹脂基板上に非晶質シリコン膜からなる薄膜トランジスタを製造する方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
この目的を達成するため、本発明は、水素を含有した非晶質シリコン膜を樹脂基板上に形成する第１の過程と、非晶質シリコン膜が結晶化するしきい値強度以下の強度でレーザー光を非晶質シリコン膜に照射する第２の過程と、を備えることを特徴とする薄膜トランジスタの製造方法を提供する。
【００２１】
また、本発明は、水素を含有した非晶質シリコン膜を樹脂基板上に形成する第１の過程と、非晶質シリコン膜に電界を印可する第２の過程と、を備えることを特徴とする薄膜トランジスタの製造方法を提供する。
【００２２】
本発明に係る薄膜トランジスタの製造方法における非晶質シリコン膜へのレーザー光の照射及び非晶質シリコン膜への電界の印加は何れも熱エネルギーを利用せずに室温で処理可能なプロセスである。このため、耐熱温度の低い樹脂基板に対して、その耐熱温度以上の温度負荷が作用することなく、非晶質シリコン膜からなる薄膜トランジスタを樹脂基板上に形成することが可能になる。
【００２３】
例えば、第１の過程は、スパッタリングにより、非晶質シリコン膜を樹脂基板上に形成する第３の過程と、非晶質シリコン膜に水素をイオンドーピングする第４の過程と、から構成することができる。
【００２４】
第２の過程において照射されるレーザー光の強度は、しきい値強度の７０％以上、かつ、しきい値強度未満であることが好ましい。
【００２５】
本発明は、樹脂基板上に絶縁膜を形成する第１の過程と、絶縁膜上にゲート電極を形成する第２の過程と、ゲート電極を覆って絶縁膜上にゲート絶縁膜を形成する第３の過程と、ゲート絶縁膜上に第１の非晶質シリコン膜を形成する第４の過程と、第１の非晶質シリコン膜上にチャネル保護膜を形成する第５の過程と、チャネル保護膜上から第１の非晶質シリコン膜にレーザー光を照射する第６の過程と、チャネル保護膜をアイランド化する第７の過程と、不純物を含有する第２の非晶質シリコン膜をチャネル保護膜を覆って第１の非晶質シリコン膜上に形成する第８の過程と、第２の非晶質シリコン膜、第１の非晶質シリコン膜及びゲート絶縁膜をアイランド化する第９の過程と、第９の過程においてアイランド化された第２の非晶質シリコン膜の一部が露出するように、第２の非晶質シリコン膜、第１の非晶質シリコン膜及びゲート絶縁膜の周囲に金属配線層を形成する第１０の過程と、金属配線層をマスクとして、第２の非晶質シリコン膜を除去し、第７の過程においてアイランド化されたチャネル保護膜を露出させる第１１の過程と、全面に層間絶縁膜を形成する第１２の過程と、金属配線層に到達するコンタクトホールを層間絶縁膜に形成する第１３の過程と、コンタクトホールが埋まるように層間絶縁膜上に画素電極となる金属膜を形成する第１４の過程と、を備える薄膜トランジスタの製造方法を提供する。
【００２６】
また、本発明は、樹脂基板上に絶縁膜を形成する第１の過程と、絶縁膜上にゲート電極を形成する第２の過程と、ゲート電極を覆って絶縁膜上にゲート絶縁膜を形成する第３の過程と、ゲート絶縁膜上に第１の非晶質シリコン膜を形成する第４の過程と、第１の非晶質シリコン膜に水素を導入する第５の過程と、第１の非晶質シリコン膜に選択的に不純物を導入し、不純物形成領域を形成する第６の過程と、不純物形成領域を含む第１の非晶質シリコン膜の全面にレーザー光を照射する第７の過程と、不純物形成領域が含まれるように、第１の非晶質シリコン膜をアイランド化する第８の過程と、第８の過程においてアイランド化した第１の非晶質シリコン膜に接して金属配線層を形成する第９の過程と、全面に層間絶縁膜を形成する第１０の過程と、金属配線層に到達するコンタクトホールを層間絶縁膜に形成する第１１の過程と、コンタクトホールが埋まるように層間絶縁膜上に画素電極となる金属膜を形成する第１２の過程と、を備える薄膜トランジスタの製造方法を提供する。
【００２７】
さらに、本発明は、樹脂基板上に絶縁膜を形成する第１の過程と、絶縁膜上にゲート電極を形成する第２の過程と、ゲート電極を覆って絶縁膜上にゲート絶縁膜を形成する第３の過程と、ゲート絶縁膜上に第１の非晶質シリコン膜を形成する第４の過程と、第１の非晶質シリコン膜に水素を導入する第５の過程と、第１の非晶質シリコン膜に選択的に不純物を導入し、不純物形成領域を形成する第６の過程と、不純物形成領域が含まれるように、第１の非晶質シリコン膜をアイランド化する第７の過程と、第７の過程においてアイランド化した第１の非晶質シリコン膜に接して金属配線層を形成する第８の過程と、全面に層間絶縁膜を形成する第９の過程と、金属配線層に到達するコンタクトホールを層間絶縁膜に形成する第１０の過程と、コンタクトホールが埋まるように層間絶縁膜上に画素電極となる金属膜を形成する第１１の過程と、薄膜トランジスタのソースとなる不純物形成領域とドレインとなる不純物形成領域との間に電界を印可する第１２の過程と、を備える薄膜トランジスタの製造方法を提供する。
【００２８】
【発明の実施の形態】
図１は、本発明の第１の実施形態に係る薄膜トランジスタの製造方法の各工程における薄膜トランジスタの断面図である。以下、図１を参照して、本実施形態に係る薄膜トランジスタの製造方法を説明する。
【００２９】
先ず、図１（Ａ）に示すように、耐熱温度が摂氏約２２０度のポリイミド（ＰＩ）製の樹脂基板１上にカバー膜として二酸化シリコン膜２を、スパッタ法により、膜厚が２０００オングストロームになるように成膜した。
【００３０】
次いで、二酸化シリコン膜２上にクロム膜を成膜した後、フォトレジストをクロム膜上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、クロム膜をドライエッチングによりパターニングし、ゲート電極３を形成した。
【００３１】
次いで、図１（Ｂ）に示すように、プラズマＣＶＤ（ＰＥＣＶＤ）により、連続的に、ゲート電極３を覆って二酸化シリコン膜２上に窒化シリコンからなるゲート絶縁膜４を形成し、ゲート絶縁膜４上に活性層としての非晶質シリコン膜５を形成し、さらに、非晶質シリコン膜５上に窒化シリコンからなるチャネル保護膜６を形成した。成膜温度は摂氏２００度であった。膜厚は、ゲート絶縁膜４が４０００オングストローム、非晶質シリコン膜５が１０００オングストローム、チャネル保護膜６が１０００オングストロームであった。
【００３２】
次いで、図１（Ｃ）に示すように、チャネル保護膜６上から非晶質シリコン膜５にエキシマレーザー光を照射した。
【００３３】
照射条件は次の通りであった。
【００３４】
光源：ＸｅＣｌ光源
エネルギー密度：２７０ｍＪ／ｃｍ2
ビーム径：２５０×０．４ｍｍ
スキャン照射ピッチ：０．０４ｍｍ
このレーザー光照射によって、非晶質シリコン膜５中の水素濃度は１４％から１０％に低減し、含有水素におけるＳｉ−Ｈ結合の割合は７８％から９０％へと増加した。
【００３５】
なお、レーザー光照射の工程において、レーザー光のエネルギー密度を３００ｍＪ／ｃｍ2としたところ、非晶質シリコン膜５は結晶化してしまい、ポリシリコン膜となった。
【００３６】
このことから、発明者はレーザー光のエネルギー密度の適切な強度範囲を求めるための実験を行った。この実験においては、レーザー光のエネルギー密度を種々の値に変化させ、各エネルギー密度における非晶質シリコン膜の結晶化の有無及び水素濃度の変化を測定した。
【００３７】
実験結果を以下に示す。
以上の結果から明らかであるように、上記の条件の下では、レーザー光照射工程におけるレーザー光のエネルギー密度は３００ｍＪ／ｃｍ2が、非晶質シリコン膜５が結晶化するしきい値強度であることが判明した。
【００３８】
さらに、非晶質シリコン膜５の含有水素濃度を有効に低減させるためには、しきい値強度の７０％以上のエネルギー密度、すなわち、２１０ｍＪ／ｃｍ2のエネルギー密度を有するレーザー光を非晶質シリコン膜５に照射することが望ましいことが判明した。
【００３９】
また、２１０ｍＪ／ｃｍ2以上の条件では、薄膜トランジスタの信頼性も向上することが明らかになった。これは、レーザの効果がａ−Ｓｉ表面からａ−Ｓｉ／ＳｉＮ界面にまでおよび、界面の改質をも果たしたためと考えられる。
【００４０】
また、しきい値強度近傍では急激に水素濃度が低下し始める。従って、レーザ照射条件としては、しきい値強度の約７０％乃至約９５％が適当である。
【００４１】
ただし、上記のしきい値強度は、ａ−Ｓｉ膜厚、レーザ光の波長、レーザー光のパルス幅などのプロセス条件によって変化する。
【００４２】
次いで、フォトレジストをチャネル保護膜６上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、図１（Ｄ）に示すように、チャネル保護膜６をドライエッチングによりパターニングし、チャネル保護膜６をアイランド化した。
【００４３】
次いで、マスクを除去した後、プラズマＣＶＤ（ＰＥＣＶＤ）法により、ｎ導電型非晶質シリコン膜７を、アイランド化したチャネル保護膜６を覆って、非晶質シリコン膜５上に摂氏２００度で成膜した。
【００４４】
次いで、フォトレジストをｎ導電型非晶質シリコン膜７上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、図１（Ｅ）に示すように、ｎ導電型非晶質シリコン膜７、非晶質シリコン膜５及びゲート絶縁膜４をドライエッチングによりパターニングし、アイランド化した。
【００４５】
次いで、マスクを除去した後、全面にクロム膜をスパッタリングにより成膜した。
【００４６】
次いで、フォトレジストをクロム膜上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、図１（Ｆ）に示すように、クロム膜をドライエッチングによりパターニングし、アイランド化したチャネル保護膜６の上方が開口している金属配線層８を形成した。
【００４７】
次いで、図１（Ｇ）に示すように、金属配線層８をマスクとして、アイランド化したチャネル保護膜６上のｎ導電型非晶質シリコン膜７をドライエッチングにより除去した。
【００４８】
次いで、層間絶縁膜９としての窒化シリコン膜をＰＥＣＶＤ法により摂氏１８０度で全面に形成した。
【００４９】
次いで、フォトレジストを層間絶縁膜９上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、図１（Ｈ）に示すように、ドライエッチングにより、金属配線層８に到達するコンタクトホール９ａを層間絶縁膜９に形成した。
【００５０】
次いで、スパッタ法により、コンタクトホール９ａが埋まるように、層間絶縁膜９上にインジウム錫酸化物（ＩＴＯ）その他の透明導電膜を成膜した。
【００５１】
次いで、透明導電膜上にフォトレジストを塗布した後、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスクを形成した。このマスクを用いて、図１（Ｉ）に示すように、透明導電膜をパターニングし、画素電極１０を形成した。
【００５２】
最後に、コンタクト抵抗を改善するために、摂氏２００度、１時間のアニール処理を行った。
【００５３】
以上の工程により、樹脂基板１上に良好な電気特性を示すチャネル保護型非晶質シリコン薄膜トランジスタが形成された。
【００５４】
この薄膜トランジスタの移動度は０．７ｃｍ2／Ｖｓであった。
【００５５】
非晶質シリコン膜５へのレーザー光照射の効果を確認するために、上記の薄膜トランジスタの製造方法において、図１（Ｄ）に示した非晶質シリコン膜５へのレーザー光照射の工程は実施せず、他の工程は全て同様に実施し、比較対象としての薄膜トランジスタを製造した。
【００５６】
この比較対象の薄膜トランジスタの移動度は０．１ｃｍ2／Ｖｓであり、本実施形態に係る薄膜トランジスタの移動度の１／７であった。この比較試験により、本実施形態に係る薄膜トランジスタの有効性が確認された。
【００５７】
図２は、本発明の第２の実施形態に係る薄膜トランジスタの製造方法の各工程における薄膜トランジスタの断面図である。以下、図２を参照して、本実施形態に係る薄膜トランジスタの製造方法を説明する。
【００５８】
先ず、図２（Ａ）に示すように、耐熱温度が摂氏約１８０度のポリエーテルスルホン（ＰＥＳ）製の樹脂基板１１上にカバー膜として二酸化シリコン膜１２をスパッタ法により成膜した。
【００５９】
次いで、二酸化シリコン膜１２上にクロム膜を成膜した後、フォトレジストをクロム膜上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、クロム膜をドライエッチングによりパターニングし、ゲート電極１３を形成した。
【００６０】
次いで、図２（Ｂ）に示すように、スパッタリングにより、連続的に、ゲート電極１３を覆って二酸化シリコン膜１２上に窒化シリコンからなるゲート絶縁膜１４を形成し、さらに、ゲート絶縁膜１４上に活性層としての非晶質シリコン膜１５を形成した。
【００６１】
次いで、図２（Ｃ）に示すように、イオンドーピング法により、水素を非晶質シリコン膜１５の全面に導入した。このイオンドーピングにより、水素は非晶質シリコン膜１５のみならず、非晶質シリコン膜１５の直下に形成されているゲート絶縁膜１４中にも導入される。
【００６２】
次いで、フォトレジストを非晶質シリコン膜１５上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、図２（Ｄ）に示すように、イオンドーピング法により、リン（Ｐ）を非晶質シリコン膜１５内に導入し、ｎ型の不純物導入領域１６を形成した。
【００６３】
なお、不純物導入領域１６の形成は、イオンドーピング法に代えて、イオン注入法を用いてもおこなうことができる。
【００６４】
次いで、マスクを除去した後、図２（Ｅ）に示すように、不純物導入領域１６を含む非晶質シリコン膜１５の全面にエキシマレーザー光を照射した。
【００６５】
次いで、フォトレジストを非晶質シリコン膜１５上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、図２（Ｆ）に示すように、非晶質シリコン膜１５をドライエッチングによりパターニングし、不純物導入領域１６を含む非晶質シリコン膜１５をアイランド化した。
【００６６】
次いで、スパッタリングによりクロム膜を全面に成膜した。
【００６７】
次いで、フォトレジストをクロム膜上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、図２（Ｇ）に示すように、クロム膜をドライエッチングによりパターニングし、アイランド化した非晶質シリコン膜１５が上面において露出している金属配線層１７を形成した。
【００６８】
次いで、層間絶縁膜１８としての二酸化シリコン膜をスパッタリングにより全面に形成した。
【００６９】
次いで、フォトレジストを二酸化シリコン膜上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、図２（Ｈ）に示すように、ドライエッチングにより、金属配線層１７に到達するコンタクトホール１８ａを層間絶縁膜１８に形成した。
【００７０】
次いで、スパッタ法により、コンタクトホール１８ａが埋まるように、層間絶縁膜１８上にインジウム錫酸化物（ＩＴＯ）その他の透明導電膜を成膜した。
【００７１】
次いで、透明導電膜上にフォトレジストを塗布した後、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスクを形成した。このマスクを用いて、図２（Ｉ）に示すように、透明導電膜をパターニングし、画素電極１９を形成した。
【００７２】
最後に、コンタクト抵抗を改善するために、アニール処理を行った。
【００７３】
以上の工程により、樹脂基板１１上に良好な電気特性を示すコプラナ型非晶質シリコン薄膜トランジスタが形成された。
【００７４】
次いで、上述の製造方法の一具体例を以下に挙げる。
【００７５】
先ず、図２（Ａ）に示すように、耐熱温度が摂氏約１８０度のポリエーテルスルホン（ＰＥＳ）製の樹脂基板１１上にカバー膜として二酸化シリコン膜１２を、スパッタ法により、膜厚が２０００オングストロームになるように成膜した。
【００７６】
次いで、二酸化シリコン膜１２上にクロム膜を成膜した後、このクロム膜をフォトリソグラフィー及びドライエッチングによりパターニングし、ゲート電極１３を形成した。
【００７７】
次いで、図２（Ｂ）に示すように、スパッタリングにより、連続的に、ゲート絶縁膜１４と非晶質シリコン膜１５とを形成した。成膜温度は摂氏１８０度であった。膜厚は、ゲート絶縁膜１４が４５００オングストローム、非晶質シリコン膜１５が８００オングストロームであった。
【００７８】
次いで、図２（Ｃ）に示すように、イオンドーピング法により、水素を非晶質シリコン膜１５の全面に導入した。
【００７９】
ドーピング条件は、加速電圧４０ｋｅＶ、導入量は５×１０16ｃｍ-2とした。
【００８０】
次いで、非晶質シリコン膜１５上にマスク（図示せず）を形成し、このマスクを用いて、図２（Ｄ）に示すように、イオンドーピング法により、リン（Ｐ）を非晶質シリコン膜１５内に導入し、ｎ型の不純物導入領域１６を形成した。
【００８１】
ドーピング条件は、リンが非晶質シリコン膜１５にのみ導入されるように、加速電圧２０ｋｅＶ、導入量は２×１０15ｃｍ-2とした。
【００８２】
次いで、マスクを除去した後、図２（Ｅ）に示すように、不純物導入領域１６を含む非晶質シリコン膜１５の全面にエキシマレーザー光を照射した。
【００８３】
照射条件は次の通りであった。
【００８４】
光源：ＸｅＣｌ光源
エネルギー密度：１８０ｍＪ／ｃｍ2
ビーム径：２５０×０．４ｍｍ
スキャン照射ピッチ：０．０４ｍｍ
このレーザー光照射後の非晶質シリコン膜１５中の水素濃度は１０％であり、含有水素におけるＳｉ−Ｈ結合の割合は９０％以上であった。
【００８５】
なお、本条件における非晶質シリコン膜１５が結晶化するレーザー光のエネルギー密度は２１０ｍＪ／ｃｍ2であった。
【００８６】
次いで、図２（Ｆ）に示すように、不純物導入領域１６を含む非晶質シリコン膜１５をアイランド化した。
【００８７】
次いで、スパッタリングによりクロム膜を全面に成膜した後、クロム膜をドライエッチングによりパターニングし、アイランド化した非晶質シリコン膜１５が上面において露出している金属配線層１７を形成した。
【００８８】
次いで、層間絶縁膜１８としての二酸化シリコン膜をスパッタリングにより全面に形成した後、図２（Ｈ）に示すように、ドライエッチングにより、金属配線層１７に到達するコンタクトホール１８ａを層間絶縁膜１８に形成した。
【００８９】
次いで、スパッタ法により、コンタクトホール１８ａが埋まるように、層間絶縁膜１８上にインジウム錫酸化物（ＩＴＯ）その他の透明導電膜を成膜した。
【００９０】
次いで、この透明導電膜をパターニングし、画素電極１９を形成した。
【００９１】
最後に、コンタクト抵抗を改善するために、摂氏１６０度、１時間のアニール処理を行った。
【００９２】
以上の工程により、樹脂基板１１上に良好な電気特性を示すコプラナ型非晶質シリコン薄膜トランジスタが形成された。
【００９３】
非晶質シリコン膜１５へのレーザー光照射の効果を確認するために、上記の薄膜トランジスタの製造方法において、図１（Ｅ）に示した非晶質シリコン膜１５へのレーザー光照射の工程は実施せず、他の工程は全て同様に実施し、比較対象としての薄膜トランジスタを製造した。
【００９４】
上記の工程により製造された本実施形態に係る薄膜トランジスタは十分に作動したのに対して、比較対象の薄膜トランジスタは作動しなかった。この比較試験により、本実施形態に係る薄膜トランジスタの有効性が確認された。
【００９５】
図３は、本発明の第３の実施形態に係る薄膜トランジスタの製造方法の各工程における薄膜トランジスタの断面図である。以下、図３を参照して、本実施形態に係る薄膜トランジスタの製造方法を説明する。
【００９６】
先ず、図３（Ａ）に示すように、耐熱温度が摂氏約２５０度のシロキサン製の樹脂基板２１上にカバー膜として二酸化シリコン膜２２をスパッタ法により成膜した。
【００９７】
次いで、二酸化シリコン膜２２上にクロム膜を成膜した後、フォトレジストをクロム膜上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、クロム膜をドライエッチングによりパターニングし、ゲート電極２３を形成した。
【００９８】
次いで、図３（Ｂ）に示すように、スパッタリングにより、連続的に、ゲート電極２３を覆って二酸化シリコン膜２２上に窒化シリコンからなるゲート絶縁膜２４を形成し、さらに、ゲート絶縁膜２４上に活性層としての非晶質シリコン膜２５を形成した。
【００９９】
次いで、図３（Ｃ）に示すように、イオンドーピング法により、水素を非晶質シリコン膜２５の全面に導入した。このイオンドーピングにより、水素は非晶質シリコン膜２５のみならず、非晶質シリコン膜２５の直下に形成されているゲート絶縁膜２４中にも導入される。
【０１００】
次いで、フォトレジストを非晶質シリコン膜２５上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、図３（Ｄ）に示すように、イオンドーピング法により、リン（Ｐ）を非晶質シリコン膜２５内に導入し、ｎ型の不純物導入領域２６を形成した。
【０１０１】
次いで、フォトレジストを非晶質シリコン膜２５上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、図３（Ｅ）に示すように、非晶質シリコン膜２５をドライエッチングによりパターニングし、不純物導入領域２６を含む非晶質シリコン膜２５をアイランド化した。
【０１０２】
次いで、スパッタリングによりクロム膜を全面に成膜した。
【０１０３】
次いで、フォトレジストをクロム膜上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、図３（Ｆ）に示すように、クロム膜をドライエッチングによりパターニングし、アイランド化した非晶質シリコン膜２５が上面において露出している金属配線層２７を形成した。
【０１０４】
次いで、層間絶縁膜２８としての二酸化シリコン膜をスパッタリングにより全面に形成した。
【０１０５】
次いで、フォトレジストを二酸化シリコン膜上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、図３（Ｇ）に示すように、ドライエッチングにより、金属配線層２７に到達するコンタクトホール２８ａを層間絶縁膜２８に形成した。
【０１０６】
次いで、スパッタ法により、コンタクトホール２８ａが埋まるように、層間絶縁膜２８上にインジウム錫酸化物（ＩＴＯ）その他の透明導電膜を成膜した。
【０１０７】
次いで、透明導電膜上にフォトレジストを塗布した後、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスクを形成した。このマスクを用いて、図３（Ｈ）に示すように、透明導電膜をパターニングし、画素電極２９を形成した。
【０１０８】
次いで、コンタクト抵抗を改善するために、アニール処理を行った。
【０１０９】
次いで、図３（Ｉ）に示すように、薄膜トランジスタのドレインを構成する不純物領域２６ａとソースを構成する不純物領域２６ｂとの間に電界を印加した。電界を印加するためには、ドレイン及びソースに接続する２つの電極を形成し、これら２つの電極間に電圧を印可すればよい。
【０１１０】
このように、薄膜トランジスタのドレイン及びソースの間に電界を印可することにより、薄膜トランジスタの移動度を大きくすることができた。
【０１１１】
以上の工程により、樹脂基板２１上に良好な電気特性を示すコプラナ型非晶質シリコン薄膜トランジスタが形成された。
【０１１２】
次いで、上述の製造方法の一具体例を以下に挙げる。
【０１１３】
先ず、図３（Ａ）に示すように、耐熱温度が摂氏約２５０度のシロキサン製の樹脂基板２１上にカバー膜として二酸化シリコン膜２２を、スパッタ法により、膜厚が２０００オングストロームになるように成膜した。
【０１１４】
次いで、二酸化シリコン膜２２上にクロム膜を成膜した後、このクロム膜をフォトリソグラフィー及びドライエッチングによりパターニングし、ゲート電極２３を形成した。
【０１１５】
次いで、図３（Ｂ）に示すように、スパッタリングにより、連続的に、ゲート絶縁膜２４と非晶質シリコン膜２５とを形成した。成膜温度は摂氏１８０度であった。膜厚は、ゲート絶縁膜２４が４５００オングストローム、非晶質シリコン膜２５が８００オングストロームであった。
【０１１６】
次いで、図３（Ｃ）に示すように、イオンドーピング法により、水素を非晶質シリコン膜２５の全面に導入した。
【０１１７】
ドーピング条件は、加速電圧４０ｋｅＶ、導入量は５×１０16ｃｍ-2とした。
【０１１８】
次いで、非晶質シリコン膜２５上にマスク（図示せず）を形成し、このマスクを用いて、図３（Ｄ）に示すように、イオンドーピング法により、リン（Ｐ）を非晶質シリコン膜２５内に導入し、ｎ型の不純物導入領域２６を形成した。
【０１１９】
ドーピング条件は、リンが非晶質シリコン膜２５にのみ導入されるように、加速電圧２０ｋｅＶ、導入量は２×１０15ｃｍ-2とした。
【０１２０】
次いで、図３（Ｅ）に示すように、不純物導入領域２６を含む非晶質シリコン膜２５をアイランド化した。
【０１２１】
次いで、スパッタリングによりクロム膜を全面に成膜した後、クロム膜をドライエッチングによりパターニングし、図３（Ｆ）に示すように、アイランド化した非晶質シリコン膜２５が上面において露出している金属配線層２７を形成した。
【０１２２】
次いで、層間絶縁膜２８としての二酸化シリコン膜をスパッタリングにより全面に形成した後、図３（Ｇ）に示すように、ドライエッチングにより、金属配線層２７に到達するコンタクトホール２８ａを層間絶縁膜２８に形成した。
【０１２３】
次いで、スパッタ法により、コンタクトホール２８ａが埋まるように、層間絶縁膜２８上にインジウム錫酸化物（ＩＴＯ）その他の透明導電膜を成膜した。
【０１２４】
次いで、この透明導電膜をパターニングし、画素電極２９を形成した。
【０１２５】
最後に、コンタクト抵抗を改善するために、摂氏１６０度、１時間のアニール処理を行った。
【０１２６】
このようにして形成された薄膜トランジスタの動作状態を測定したところ、明瞭なトランジスタ動作を示すことはなく、逆に、抵抗体としての動作を示した。
【０１２７】
次いで、図３（Ｉ）に示すように、薄膜トランジスタのドレインを構成する不純物領域２６ａとソースを構成する不純物領域２６ｂとの間に５０Ｖの電界を印加した。
【０１２８】
この段階において、薄膜トランジスタの移動度を再測定したところ、明瞭なトランジスタ動作を示し、その移動度は０．６ｃｍ2／Ｖｓであった。すなわち、電界の印加により、トランジスタが形成された。
【０１２９】
また、電界印加後の非晶質シリコン膜２５中の水素濃度は１０％であり、含有水素におけるＳｉ−Ｈ結合の割合は９０％以上であった。
【０１３０】
以上のように、第１乃至第３の実施形態に係る薄膜トランジスタの製造方法における非晶質シリコン膜へのレーザー光の照射及び非晶質シリコン膜への電界の印加は何れも熱エネルギーを利用せずに室温で処理可能なプロセスである。このため、第１乃至第３の実施形態に係る薄膜トランジスタの製造方法によれば、耐熱温度の低い樹脂基板に対して、その耐熱温度以上の温度負荷が作用することなく、非晶質シリコン膜からなる薄膜トランジスタを樹脂基板上に形成することが可能になる。
【０１３１】
また、上記の第１乃至第３の実施形態に係る薄膜トランジスタの製造方法により製造された薄膜トランジスタを液晶表示装置に用いることにより、液晶表示装置の軽量化及び薄型化を図ることが可能になる。
【０１３２】
なお、本薄膜トランジスタを適用する液晶表示装置の種類は問わない。透過型、ＣＯＴ（Ｃｏｌｏｒ ｆｉｌｔｅｒ Ｏｎ ＴＦＴ）型及び反射型の何れの液晶表示装置にも適用することが可能である。
【０１３３】
なお、上記の各実施形態の説明においては、本発明の特徴となる部分について主に説明し、本分野において通常の知識を有する者にとって既知の事項については特に詳述していないが、たとえ記載がなくてもこれらの事項は上記の者にとっては類推可能な事項に属する。
【０１３４】
なお、本明細書における「樹脂基板」の語は、板状のもののみならず、ダイオード素子を形成することができる全ての樹脂製材料を指すものとする。従って、例えば、樹脂フィルムも「樹脂基板」の中に含まれる。
【０１３５】
【発明の効果】
以上のように、本発明に係る薄膜トランジスタの製造方法においては、熱エネルギーを利用せずに室温で処理可能なプロセス、例えば、レーザー光の照射または電界の印加などのプロセスを用いているため、耐熱温度の低い樹脂基板に対して、その耐熱温度以上の温度負荷が作用することがない。このため、本発明に係る薄膜トランジスタの製造方法によれば、電気的に良好な特性を有する非晶質シリコン膜からなる薄膜トランジスタを樹脂基板上に形成することが可能になる。
【０１３６】
また、本発明に係る薄膜トランジスタの製造方法により製造された薄膜トランジスタを液晶表示装置に用いることにより、液晶表示装置の軽量化及び薄型化を図ることが可能になる。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施形態に係る薄膜トランジスタの製造方法の各工程における薄膜トランジスタの断面図である。
【図２】図２は、本発明の第２の実施形態に係る薄膜トランジスタの製造方法の各工程における薄膜トランジスタの断面図である。
【図３】図３は、本発明の第３の実施形態に係る薄膜トランジスタの製造方法の各工程における薄膜トランジスタの断面図である。
【符号の説明】
１、１１、２１ 樹脂基板
２、１２、２２ 二酸化シリコン膜
３、１３、２３ ゲート電極
４、１４、２４ ゲート絶縁膜
５、１５、２５ 非晶質シリコン膜
６ チャネル保護膜
７ ｎ導電型非晶質シリコン膜
８、１７、２７ 金属配線層
９、１８、２８ 層間絶縁膜
９ａ、１８ａ、２８ａ コンタクトホール
１０、１９、２９ 画素電極
１６、２６ 不純物導入領域
【発明の属する技術分野】
本発明は、液晶表示装置を構成するアクティブマトリクス基板に用いられる薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置を構成するアクティブマトリクス基板として、非晶質シリコン薄膜トランジスタをスイッチ素子とするアクティブマトリクス基板が一般的に知られている。
【０００３】
このようなアクティブマトリクス基板においては、例えば、特開昭５６−３５４０７号公報に記載されているように、非晶質シリコン薄膜トランジスタは、一般的に、ガラス基板上に形成されている。
【０００４】
しかしながら、ガラスは、その比重が大きいため、ガラス基板を用いたアクティブマトリクス基板は比較的重いものとならざるを得ない。
【０００５】
特に、ガラスは割れやすいため、ガラス基板の厚さを大きくしなければならず、その結果、アクティブマトリクス基板は不可避的に重いものとなっていた。
【０００６】
近年、液晶表示装置は軽量化及び薄型化が求められており、そのためには、アクティブマトリクス基板自体を軽量化及び薄型化することが不可欠である。
【０００７】
しかしながら、上記の理由により、ガラス基板を用いたアクティブマトリクス基板を備える液晶表示装置を軽量化及び薄型化することには限界があった。
【０００８】
このため、液晶表示装置の軽量化及び薄型化を図るため、ガラス基板よりも軽量であり、かつ、ガラス基板よりも薄くすることが可能な樹脂基板をガラス基板に代えて用いることが提案されている。
【０００９】
【発明が解決しようとする課題】
例えば、特開平１１−１０３０６４号公報は、樹脂基板上に形成された薄膜ポリシリコンからなる薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）をスイッチ素子として備えるアクティブマトリクス基板を提案している。
【００１０】
しかしながら、樹脂基板上に非晶質シリコン膜からなる薄膜トランジスタを形成する場合、次のような問題点があった。
【００１１】
現在使用されている樹脂基板の耐熱温度は摂氏約１８０度である。プラズマＣＶＤ（ＰＥＣＶＤ）によってガラス基板上に非晶質シリコン膜を形成する場合、成膜温度は摂氏約３００度であるが、この温度は樹脂基板の耐熱温度を超えているため、プラズマＣＶＤ（ＰＥＣＶＤ）によって樹脂基板上に非晶質シリコン膜を形成することは不可能である。
【００１２】
成膜温度を樹脂基板の耐熱温度以下、すなわち、摂氏１８０度以下にすれば、プラズマＣＶＤを用いて、樹脂基板上に非晶質シリコン膜を形成することは可能であるが、成膜温度を摂氏２００度以下に設定すると、プラズマＣＶＤで成膜した非晶質シリコン膜は膜密度が低く、膜中の水素濃度が高く、かつ、電気的には好ましくないＳｉ−Ｈ2結合が増加する。
【００１３】
例えば、摂氏約３００度で成膜を行うと、Ｓｉ−Ｈ結合をなしているＨの個数は約４Ｅ２１個／ｃｍ3であり、Ｓｉ−Ｈ2結合の個数はＳｉ−Ｈ結合の個数の１／４０以下である。これに対して、摂氏約２００度で成膜を行うと、Ｓｉ−Ｈ結合をなしているＨの個数は約７Ｅ２１個／ｃｍ3であり、Ｓｉ−Ｈ2結合の個数はＳｉ−Ｈ結合の個数の１／４以上となる。このように、摂氏約２００度で成膜された非晶質シリコン膜におけるＳｉ−Ｈ2結合の個数は摂氏約３００度で成膜された非晶質シリコン膜におけるＳｉ−Ｈ2結合の個数よりも極めて多い。
【００１４】
また、水素雰囲気内におけるスパッタリングを行うことにより、非晶質シリコン膜は低温で成膜することが可能であるが、そのような非晶質シリコン膜は水素含有量が少ない。また、水素がシリコンの置換位置に配置せず、侵入型原子の位置に配置されてしまう。すなわち、水素で終端されないダングリングボンドが数多く残存している。
【００１５】
また、上述の特開昭５６−３５４０７号公報に記載されているように、スパッタリングにより形成した非晶質シリコン膜に水素をイオン注入することも可能であるが、イオン注入した水素をシリコンに結合させるためには、摂氏２００度以上の温度でのアニール処理が必要となる。
【００１６】
前述のように、現在使用されている樹脂基板の耐熱温度は摂氏約１８０度であるので、このようなアニール処理を施すと、樹脂基板の破損の原因となる。
【００１７】
また、樹脂基板に熱処理を施すと、基板からガスが放出されるという問題がある。通常は、樹脂基板の耐熱温度よりも低い温度でプリアニールを長時間行い、可能な限り多量のガスを最初に放出させる。
【００１８】
しかしながら、プリアニールによって全てのガスが放出されることはなく、プリアニール後に、樹脂基板は空気中の水分を吸収したり、あるいは、フォトレジスト工程におけるウェットプロセスの度に水分を吸収したりするため、新たにガスを放出することになる。このため、樹脂基板に対するアニール工程を増やすことは避けなければならない。
【００１９】
本発明は以上のような問題点に鑑みてなされたものであり、樹脂基板の耐熱温度以上の温度での熱処理を施すことなく、樹脂基板上に非晶質シリコン膜からなる薄膜トランジスタを製造する方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
この目的を達成するため、本発明は、水素を含有した非晶質シリコン膜を樹脂基板上に形成する第１の過程と、非晶質シリコン膜が結晶化するしきい値強度以下の強度でレーザー光を非晶質シリコン膜に照射する第２の過程と、を備えることを特徴とする薄膜トランジスタの製造方法を提供する。
【００２１】
また、本発明は、水素を含有した非晶質シリコン膜を樹脂基板上に形成する第１の過程と、非晶質シリコン膜に電界を印可する第２の過程と、を備えることを特徴とする薄膜トランジスタの製造方法を提供する。
【００２２】
本発明に係る薄膜トランジスタの製造方法における非晶質シリコン膜へのレーザー光の照射及び非晶質シリコン膜への電界の印加は何れも熱エネルギーを利用せずに室温で処理可能なプロセスである。このため、耐熱温度の低い樹脂基板に対して、その耐熱温度以上の温度負荷が作用することなく、非晶質シリコン膜からなる薄膜トランジスタを樹脂基板上に形成することが可能になる。
【００２３】
例えば、第１の過程は、スパッタリングにより、非晶質シリコン膜を樹脂基板上に形成する第３の過程と、非晶質シリコン膜に水素をイオンドーピングする第４の過程と、から構成することができる。
【００２４】
第２の過程において照射されるレーザー光の強度は、しきい値強度の７０％以上、かつ、しきい値強度未満であることが好ましい。
【００２５】
本発明は、樹脂基板上に絶縁膜を形成する第１の過程と、絶縁膜上にゲート電極を形成する第２の過程と、ゲート電極を覆って絶縁膜上にゲート絶縁膜を形成する第３の過程と、ゲート絶縁膜上に第１の非晶質シリコン膜を形成する第４の過程と、第１の非晶質シリコン膜上にチャネル保護膜を形成する第５の過程と、チャネル保護膜上から第１の非晶質シリコン膜にレーザー光を照射する第６の過程と、チャネル保護膜をアイランド化する第７の過程と、不純物を含有する第２の非晶質シリコン膜をチャネル保護膜を覆って第１の非晶質シリコン膜上に形成する第８の過程と、第２の非晶質シリコン膜、第１の非晶質シリコン膜及びゲート絶縁膜をアイランド化する第９の過程と、第９の過程においてアイランド化された第２の非晶質シリコン膜の一部が露出するように、第２の非晶質シリコン膜、第１の非晶質シリコン膜及びゲート絶縁膜の周囲に金属配線層を形成する第１０の過程と、金属配線層をマスクとして、第２の非晶質シリコン膜を除去し、第７の過程においてアイランド化されたチャネル保護膜を露出させる第１１の過程と、全面に層間絶縁膜を形成する第１２の過程と、金属配線層に到達するコンタクトホールを層間絶縁膜に形成する第１３の過程と、コンタクトホールが埋まるように層間絶縁膜上に画素電極となる金属膜を形成する第１４の過程と、を備える薄膜トランジスタの製造方法を提供する。
【００２６】
また、本発明は、樹脂基板上に絶縁膜を形成する第１の過程と、絶縁膜上にゲート電極を形成する第２の過程と、ゲート電極を覆って絶縁膜上にゲート絶縁膜を形成する第３の過程と、ゲート絶縁膜上に第１の非晶質シリコン膜を形成する第４の過程と、第１の非晶質シリコン膜に水素を導入する第５の過程と、第１の非晶質シリコン膜に選択的に不純物を導入し、不純物形成領域を形成する第６の過程と、不純物形成領域を含む第１の非晶質シリコン膜の全面にレーザー光を照射する第７の過程と、不純物形成領域が含まれるように、第１の非晶質シリコン膜をアイランド化する第８の過程と、第８の過程においてアイランド化した第１の非晶質シリコン膜に接して金属配線層を形成する第９の過程と、全面に層間絶縁膜を形成する第１０の過程と、金属配線層に到達するコンタクトホールを層間絶縁膜に形成する第１１の過程と、コンタクトホールが埋まるように層間絶縁膜上に画素電極となる金属膜を形成する第１２の過程と、を備える薄膜トランジスタの製造方法を提供する。
【００２７】
さらに、本発明は、樹脂基板上に絶縁膜を形成する第１の過程と、絶縁膜上にゲート電極を形成する第２の過程と、ゲート電極を覆って絶縁膜上にゲート絶縁膜を形成する第３の過程と、ゲート絶縁膜上に第１の非晶質シリコン膜を形成する第４の過程と、第１の非晶質シリコン膜に水素を導入する第５の過程と、第１の非晶質シリコン膜に選択的に不純物を導入し、不純物形成領域を形成する第６の過程と、不純物形成領域が含まれるように、第１の非晶質シリコン膜をアイランド化する第７の過程と、第７の過程においてアイランド化した第１の非晶質シリコン膜に接して金属配線層を形成する第８の過程と、全面に層間絶縁膜を形成する第９の過程と、金属配線層に到達するコンタクトホールを層間絶縁膜に形成する第１０の過程と、コンタクトホールが埋まるように層間絶縁膜上に画素電極となる金属膜を形成する第１１の過程と、薄膜トランジスタのソースとなる不純物形成領域とドレインとなる不純物形成領域との間に電界を印可する第１２の過程と、を備える薄膜トランジスタの製造方法を提供する。
【００２８】
【発明の実施の形態】
図１は、本発明の第１の実施形態に係る薄膜トランジスタの製造方法の各工程における薄膜トランジスタの断面図である。以下、図１を参照して、本実施形態に係る薄膜トランジスタの製造方法を説明する。
【００２９】
先ず、図１（Ａ）に示すように、耐熱温度が摂氏約２２０度のポリイミド（ＰＩ）製の樹脂基板１上にカバー膜として二酸化シリコン膜２を、スパッタ法により、膜厚が２０００オングストロームになるように成膜した。
【００３０】
次いで、二酸化シリコン膜２上にクロム膜を成膜した後、フォトレジストをクロム膜上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、クロム膜をドライエッチングによりパターニングし、ゲート電極３を形成した。
【００３１】
次いで、図１（Ｂ）に示すように、プラズマＣＶＤ（ＰＥＣＶＤ）により、連続的に、ゲート電極３を覆って二酸化シリコン膜２上に窒化シリコンからなるゲート絶縁膜４を形成し、ゲート絶縁膜４上に活性層としての非晶質シリコン膜５を形成し、さらに、非晶質シリコン膜５上に窒化シリコンからなるチャネル保護膜６を形成した。成膜温度は摂氏２００度であった。膜厚は、ゲート絶縁膜４が４０００オングストローム、非晶質シリコン膜５が１０００オングストローム、チャネル保護膜６が１０００オングストロームであった。
【００３２】
次いで、図１（Ｃ）に示すように、チャネル保護膜６上から非晶質シリコン膜５にエキシマレーザー光を照射した。
【００３３】
照射条件は次の通りであった。
【００３４】
光源：ＸｅＣｌ光源
エネルギー密度：２７０ｍＪ／ｃｍ2
ビーム径：２５０×０．４ｍｍ
スキャン照射ピッチ：０．０４ｍｍ
このレーザー光照射によって、非晶質シリコン膜５中の水素濃度は１４％から１０％に低減し、含有水素におけるＳｉ−Ｈ結合の割合は７８％から９０％へと増加した。
【００３５】
なお、レーザー光照射の工程において、レーザー光のエネルギー密度を３００ｍＪ／ｃｍ2としたところ、非晶質シリコン膜５は結晶化してしまい、ポリシリコン膜となった。
【００３６】
このことから、発明者はレーザー光のエネルギー密度の適切な強度範囲を求めるための実験を行った。この実験においては、レーザー光のエネルギー密度を種々の値に変化させ、各エネルギー密度における非晶質シリコン膜の結晶化の有無及び水素濃度の変化を測定した。
【００３７】
実験結果を以下に示す。
【００３８】
さらに、非晶質シリコン膜５の含有水素濃度を有効に低減させるためには、しきい値強度の７０％以上のエネルギー密度、すなわち、２１０ｍＪ／ｃｍ2のエネルギー密度を有するレーザー光を非晶質シリコン膜５に照射することが望ましいことが判明した。
【００３９】
また、２１０ｍＪ／ｃｍ2以上の条件では、薄膜トランジスタの信頼性も向上することが明らかになった。これは、レーザの効果がａ−Ｓｉ表面からａ−Ｓｉ／ＳｉＮ界面にまでおよび、界面の改質をも果たしたためと考えられる。
【００４０】
また、しきい値強度近傍では急激に水素濃度が低下し始める。従って、レーザ照射条件としては、しきい値強度の約７０％乃至約９５％が適当である。
【００４１】
ただし、上記のしきい値強度は、ａ−Ｓｉ膜厚、レーザ光の波長、レーザー光のパルス幅などのプロセス条件によって変化する。
【００４２】
次いで、フォトレジストをチャネル保護膜６上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、図１（Ｄ）に示すように、チャネル保護膜６をドライエッチングによりパターニングし、チャネル保護膜６をアイランド化した。
【００４３】
次いで、マスクを除去した後、プラズマＣＶＤ（ＰＥＣＶＤ）法により、ｎ導電型非晶質シリコン膜７を、アイランド化したチャネル保護膜６を覆って、非晶質シリコン膜５上に摂氏２００度で成膜した。
【００４４】
次いで、フォトレジストをｎ導電型非晶質シリコン膜７上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、図１（Ｅ）に示すように、ｎ導電型非晶質シリコン膜７、非晶質シリコン膜５及びゲート絶縁膜４をドライエッチングによりパターニングし、アイランド化した。
【００４５】
次いで、マスクを除去した後、全面にクロム膜をスパッタリングにより成膜した。
【００４６】
次いで、フォトレジストをクロム膜上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、図１（Ｆ）に示すように、クロム膜をドライエッチングによりパターニングし、アイランド化したチャネル保護膜６の上方が開口している金属配線層８を形成した。
【００４７】
次いで、図１（Ｇ）に示すように、金属配線層８をマスクとして、アイランド化したチャネル保護膜６上のｎ導電型非晶質シリコン膜７をドライエッチングにより除去した。
【００４８】
次いで、層間絶縁膜９としての窒化シリコン膜をＰＥＣＶＤ法により摂氏１８０度で全面に形成した。
【００４９】
次いで、フォトレジストを層間絶縁膜９上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、図１（Ｈ）に示すように、ドライエッチングにより、金属配線層８に到達するコンタクトホール９ａを層間絶縁膜９に形成した。
【００５０】
次いで、スパッタ法により、コンタクトホール９ａが埋まるように、層間絶縁膜９上にインジウム錫酸化物（ＩＴＯ）その他の透明導電膜を成膜した。
【００５１】
次いで、透明導電膜上にフォトレジストを塗布した後、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスクを形成した。このマスクを用いて、図１（Ｉ）に示すように、透明導電膜をパターニングし、画素電極１０を形成した。
【００５２】
最後に、コンタクト抵抗を改善するために、摂氏２００度、１時間のアニール処理を行った。
【００５３】
以上の工程により、樹脂基板１上に良好な電気特性を示すチャネル保護型非晶質シリコン薄膜トランジスタが形成された。
【００５４】
この薄膜トランジスタの移動度は０．７ｃｍ2／Ｖｓであった。
【００５５】
非晶質シリコン膜５へのレーザー光照射の効果を確認するために、上記の薄膜トランジスタの製造方法において、図１（Ｄ）に示した非晶質シリコン膜５へのレーザー光照射の工程は実施せず、他の工程は全て同様に実施し、比較対象としての薄膜トランジスタを製造した。
【００５６】
この比較対象の薄膜トランジスタの移動度は０．１ｃｍ2／Ｖｓであり、本実施形態に係る薄膜トランジスタの移動度の１／７であった。この比較試験により、本実施形態に係る薄膜トランジスタの有効性が確認された。
【００５７】
図２は、本発明の第２の実施形態に係る薄膜トランジスタの製造方法の各工程における薄膜トランジスタの断面図である。以下、図２を参照して、本実施形態に係る薄膜トランジスタの製造方法を説明する。
【００５８】
先ず、図２（Ａ）に示すように、耐熱温度が摂氏約１８０度のポリエーテルスルホン（ＰＥＳ）製の樹脂基板１１上にカバー膜として二酸化シリコン膜１２をスパッタ法により成膜した。
【００５９】
次いで、二酸化シリコン膜１２上にクロム膜を成膜した後、フォトレジストをクロム膜上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、クロム膜をドライエッチングによりパターニングし、ゲート電極１３を形成した。
【００６０】
次いで、図２（Ｂ）に示すように、スパッタリングにより、連続的に、ゲート電極１３を覆って二酸化シリコン膜１２上に窒化シリコンからなるゲート絶縁膜１４を形成し、さらに、ゲート絶縁膜１４上に活性層としての非晶質シリコン膜１５を形成した。
【００６１】
次いで、図２（Ｃ）に示すように、イオンドーピング法により、水素を非晶質シリコン膜１５の全面に導入した。このイオンドーピングにより、水素は非晶質シリコン膜１５のみならず、非晶質シリコン膜１５の直下に形成されているゲート絶縁膜１４中にも導入される。
【００６２】
次いで、フォトレジストを非晶質シリコン膜１５上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、図２（Ｄ）に示すように、イオンドーピング法により、リン（Ｐ）を非晶質シリコン膜１５内に導入し、ｎ型の不純物導入領域１６を形成した。
【００６３】
なお、不純物導入領域１６の形成は、イオンドーピング法に代えて、イオン注入法を用いてもおこなうことができる。
【００６４】
次いで、マスクを除去した後、図２（Ｅ）に示すように、不純物導入領域１６を含む非晶質シリコン膜１５の全面にエキシマレーザー光を照射した。
【００６５】
次いで、フォトレジストを非晶質シリコン膜１５上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、図２（Ｆ）に示すように、非晶質シリコン膜１５をドライエッチングによりパターニングし、不純物導入領域１６を含む非晶質シリコン膜１５をアイランド化した。
【００６６】
次いで、スパッタリングによりクロム膜を全面に成膜した。
【００６７】
次いで、フォトレジストをクロム膜上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、図２（Ｇ）に示すように、クロム膜をドライエッチングによりパターニングし、アイランド化した非晶質シリコン膜１５が上面において露出している金属配線層１７を形成した。
【００６８】
次いで、層間絶縁膜１８としての二酸化シリコン膜をスパッタリングにより全面に形成した。
【００６９】
次いで、フォトレジストを二酸化シリコン膜上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、図２（Ｈ）に示すように、ドライエッチングにより、金属配線層１７に到達するコンタクトホール１８ａを層間絶縁膜１８に形成した。
【００７０】
次いで、スパッタ法により、コンタクトホール１８ａが埋まるように、層間絶縁膜１８上にインジウム錫酸化物（ＩＴＯ）その他の透明導電膜を成膜した。
【００７１】
次いで、透明導電膜上にフォトレジストを塗布した後、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスクを形成した。このマスクを用いて、図２（Ｉ）に示すように、透明導電膜をパターニングし、画素電極１９を形成した。
【００７２】
最後に、コンタクト抵抗を改善するために、アニール処理を行った。
【００７３】
以上の工程により、樹脂基板１１上に良好な電気特性を示すコプラナ型非晶質シリコン薄膜トランジスタが形成された。
【００７４】
次いで、上述の製造方法の一具体例を以下に挙げる。
【００７５】
先ず、図２（Ａ）に示すように、耐熱温度が摂氏約１８０度のポリエーテルスルホン（ＰＥＳ）製の樹脂基板１１上にカバー膜として二酸化シリコン膜１２を、スパッタ法により、膜厚が２０００オングストロームになるように成膜した。
【００７６】
次いで、二酸化シリコン膜１２上にクロム膜を成膜した後、このクロム膜をフォトリソグラフィー及びドライエッチングによりパターニングし、ゲート電極１３を形成した。
【００７７】
次いで、図２（Ｂ）に示すように、スパッタリングにより、連続的に、ゲート絶縁膜１４と非晶質シリコン膜１５とを形成した。成膜温度は摂氏１８０度であった。膜厚は、ゲート絶縁膜１４が４５００オングストローム、非晶質シリコン膜１５が８００オングストロームであった。
【００７８】
次いで、図２（Ｃ）に示すように、イオンドーピング法により、水素を非晶質シリコン膜１５の全面に導入した。
【００７９】
ドーピング条件は、加速電圧４０ｋｅＶ、導入量は５×１０16ｃｍ-2とした。
【００８０】
次いで、非晶質シリコン膜１５上にマスク（図示せず）を形成し、このマスクを用いて、図２（Ｄ）に示すように、イオンドーピング法により、リン（Ｐ）を非晶質シリコン膜１５内に導入し、ｎ型の不純物導入領域１６を形成した。
【００８１】
ドーピング条件は、リンが非晶質シリコン膜１５にのみ導入されるように、加速電圧２０ｋｅＶ、導入量は２×１０15ｃｍ-2とした。
【００８２】
次いで、マスクを除去した後、図２（Ｅ）に示すように、不純物導入領域１６を含む非晶質シリコン膜１５の全面にエキシマレーザー光を照射した。
【００８３】
照射条件は次の通りであった。
【００８４】
光源：ＸｅＣｌ光源
エネルギー密度：１８０ｍＪ／ｃｍ2
ビーム径：２５０×０．４ｍｍ
スキャン照射ピッチ：０．０４ｍｍ
このレーザー光照射後の非晶質シリコン膜１５中の水素濃度は１０％であり、含有水素におけるＳｉ−Ｈ結合の割合は９０％以上であった。
【００８５】
なお、本条件における非晶質シリコン膜１５が結晶化するレーザー光のエネルギー密度は２１０ｍＪ／ｃｍ2であった。
【００８６】
次いで、図２（Ｆ）に示すように、不純物導入領域１６を含む非晶質シリコン膜１５をアイランド化した。
【００８７】
次いで、スパッタリングによりクロム膜を全面に成膜した後、クロム膜をドライエッチングによりパターニングし、アイランド化した非晶質シリコン膜１５が上面において露出している金属配線層１７を形成した。
【００８８】
次いで、層間絶縁膜１８としての二酸化シリコン膜をスパッタリングにより全面に形成した後、図２（Ｈ）に示すように、ドライエッチングにより、金属配線層１７に到達するコンタクトホール１８ａを層間絶縁膜１８に形成した。
【００８９】
次いで、スパッタ法により、コンタクトホール１８ａが埋まるように、層間絶縁膜１８上にインジウム錫酸化物（ＩＴＯ）その他の透明導電膜を成膜した。
【００９０】
次いで、この透明導電膜をパターニングし、画素電極１９を形成した。
【００９１】
最後に、コンタクト抵抗を改善するために、摂氏１６０度、１時間のアニール処理を行った。
【００９２】
以上の工程により、樹脂基板１１上に良好な電気特性を示すコプラナ型非晶質シリコン薄膜トランジスタが形成された。
【００９３】
非晶質シリコン膜１５へのレーザー光照射の効果を確認するために、上記の薄膜トランジスタの製造方法において、図１（Ｅ）に示した非晶質シリコン膜１５へのレーザー光照射の工程は実施せず、他の工程は全て同様に実施し、比較対象としての薄膜トランジスタを製造した。
【００９４】
上記の工程により製造された本実施形態に係る薄膜トランジスタは十分に作動したのに対して、比較対象の薄膜トランジスタは作動しなかった。この比較試験により、本実施形態に係る薄膜トランジスタの有効性が確認された。
【００９５】
図３は、本発明の第３の実施形態に係る薄膜トランジスタの製造方法の各工程における薄膜トランジスタの断面図である。以下、図３を参照して、本実施形態に係る薄膜トランジスタの製造方法を説明する。
【００９６】
先ず、図３（Ａ）に示すように、耐熱温度が摂氏約２５０度のシロキサン製の樹脂基板２１上にカバー膜として二酸化シリコン膜２２をスパッタ法により成膜した。
【００９７】
次いで、二酸化シリコン膜２２上にクロム膜を成膜した後、フォトレジストをクロム膜上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、クロム膜をドライエッチングによりパターニングし、ゲート電極２３を形成した。
【００９８】
次いで、図３（Ｂ）に示すように、スパッタリングにより、連続的に、ゲート電極２３を覆って二酸化シリコン膜２２上に窒化シリコンからなるゲート絶縁膜２４を形成し、さらに、ゲート絶縁膜２４上に活性層としての非晶質シリコン膜２５を形成した。
【００９９】
次いで、図３（Ｃ）に示すように、イオンドーピング法により、水素を非晶質シリコン膜２５の全面に導入した。このイオンドーピングにより、水素は非晶質シリコン膜２５のみならず、非晶質シリコン膜２５の直下に形成されているゲート絶縁膜２４中にも導入される。
【０１００】
次いで、フォトレジストを非晶質シリコン膜２５上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、図３（Ｄ）に示すように、イオンドーピング法により、リン（Ｐ）を非晶質シリコン膜２５内に導入し、ｎ型の不純物導入領域２６を形成した。
【０１０１】
次いで、フォトレジストを非晶質シリコン膜２５上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、図３（Ｅ）に示すように、非晶質シリコン膜２５をドライエッチングによりパターニングし、不純物導入領域２６を含む非晶質シリコン膜２５をアイランド化した。
【０１０２】
次いで、スパッタリングによりクロム膜を全面に成膜した。
【０１０３】
次いで、フォトレジストをクロム膜上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、図３（Ｆ）に示すように、クロム膜をドライエッチングによりパターニングし、アイランド化した非晶質シリコン膜２５が上面において露出している金属配線層２７を形成した。
【０１０４】
次いで、層間絶縁膜２８としての二酸化シリコン膜をスパッタリングにより全面に形成した。
【０１０５】
次いで、フォトレジストを二酸化シリコン膜上に塗布し、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスク（図示せず）を形成した。このマスクを用いて、図３（Ｇ）に示すように、ドライエッチングにより、金属配線層２７に到達するコンタクトホール２８ａを層間絶縁膜２８に形成した。
【０１０６】
次いで、スパッタ法により、コンタクトホール２８ａが埋まるように、層間絶縁膜２８上にインジウム錫酸化物（ＩＴＯ）その他の透明導電膜を成膜した。
【０１０７】
次いで、透明導電膜上にフォトレジストを塗布した後、フォトリソグラフィー及びドライエッチングにより、フォトレジストをパターニングし、マスクを形成した。このマスクを用いて、図３（Ｈ）に示すように、透明導電膜をパターニングし、画素電極２９を形成した。
【０１０８】
次いで、コンタクト抵抗を改善するために、アニール処理を行った。
【０１０９】
次いで、図３（Ｉ）に示すように、薄膜トランジスタのドレインを構成する不純物領域２６ａとソースを構成する不純物領域２６ｂとの間に電界を印加した。電界を印加するためには、ドレイン及びソースに接続する２つの電極を形成し、これら２つの電極間に電圧を印可すればよい。
【０１１０】
このように、薄膜トランジスタのドレイン及びソースの間に電界を印可することにより、薄膜トランジスタの移動度を大きくすることができた。
【０１１１】
以上の工程により、樹脂基板２１上に良好な電気特性を示すコプラナ型非晶質シリコン薄膜トランジスタが形成された。
【０１１２】
次いで、上述の製造方法の一具体例を以下に挙げる。
【０１１３】
先ず、図３（Ａ）に示すように、耐熱温度が摂氏約２５０度のシロキサン製の樹脂基板２１上にカバー膜として二酸化シリコン膜２２を、スパッタ法により、膜厚が２０００オングストロームになるように成膜した。
【０１１４】
次いで、二酸化シリコン膜２２上にクロム膜を成膜した後、このクロム膜をフォトリソグラフィー及びドライエッチングによりパターニングし、ゲート電極２３を形成した。
【０１１５】
次いで、図３（Ｂ）に示すように、スパッタリングにより、連続的に、ゲート絶縁膜２４と非晶質シリコン膜２５とを形成した。成膜温度は摂氏１８０度であった。膜厚は、ゲート絶縁膜２４が４５００オングストローム、非晶質シリコン膜２５が８００オングストロームであった。
【０１１６】
次いで、図３（Ｃ）に示すように、イオンドーピング法により、水素を非晶質シリコン膜２５の全面に導入した。
【０１１７】
ドーピング条件は、加速電圧４０ｋｅＶ、導入量は５×１０16ｃｍ-2とした。
【０１１８】
次いで、非晶質シリコン膜２５上にマスク（図示せず）を形成し、このマスクを用いて、図３（Ｄ）に示すように、イオンドーピング法により、リン（Ｐ）を非晶質シリコン膜２５内に導入し、ｎ型の不純物導入領域２６を形成した。
【０１１９】
ドーピング条件は、リンが非晶質シリコン膜２５にのみ導入されるように、加速電圧２０ｋｅＶ、導入量は２×１０15ｃｍ-2とした。
【０１２０】
次いで、図３（Ｅ）に示すように、不純物導入領域２６を含む非晶質シリコン膜２５をアイランド化した。
【０１２１】
次いで、スパッタリングによりクロム膜を全面に成膜した後、クロム膜をドライエッチングによりパターニングし、図３（Ｆ）に示すように、アイランド化した非晶質シリコン膜２５が上面において露出している金属配線層２７を形成した。
【０１２２】
次いで、層間絶縁膜２８としての二酸化シリコン膜をスパッタリングにより全面に形成した後、図３（Ｇ）に示すように、ドライエッチングにより、金属配線層２７に到達するコンタクトホール２８ａを層間絶縁膜２８に形成した。
【０１２３】
次いで、スパッタ法により、コンタクトホール２８ａが埋まるように、層間絶縁膜２８上にインジウム錫酸化物（ＩＴＯ）その他の透明導電膜を成膜した。
【０１２４】
次いで、この透明導電膜をパターニングし、画素電極２９を形成した。
【０１２５】
最後に、コンタクト抵抗を改善するために、摂氏１６０度、１時間のアニール処理を行った。
【０１２６】
このようにして形成された薄膜トランジスタの動作状態を測定したところ、明瞭なトランジスタ動作を示すことはなく、逆に、抵抗体としての動作を示した。
【０１２７】
次いで、図３（Ｉ）に示すように、薄膜トランジスタのドレインを構成する不純物領域２６ａとソースを構成する不純物領域２６ｂとの間に５０Ｖの電界を印加した。
【０１２８】
この段階において、薄膜トランジスタの移動度を再測定したところ、明瞭なトランジスタ動作を示し、その移動度は０．６ｃｍ2／Ｖｓであった。すなわち、電界の印加により、トランジスタが形成された。
【０１２９】
また、電界印加後の非晶質シリコン膜２５中の水素濃度は１０％であり、含有水素におけるＳｉ−Ｈ結合の割合は９０％以上であった。
【０１３０】
以上のように、第１乃至第３の実施形態に係る薄膜トランジスタの製造方法における非晶質シリコン膜へのレーザー光の照射及び非晶質シリコン膜への電界の印加は何れも熱エネルギーを利用せずに室温で処理可能なプロセスである。このため、第１乃至第３の実施形態に係る薄膜トランジスタの製造方法によれば、耐熱温度の低い樹脂基板に対して、その耐熱温度以上の温度負荷が作用することなく、非晶質シリコン膜からなる薄膜トランジスタを樹脂基板上に形成することが可能になる。
【０１３１】
また、上記の第１乃至第３の実施形態に係る薄膜トランジスタの製造方法により製造された薄膜トランジスタを液晶表示装置に用いることにより、液晶表示装置の軽量化及び薄型化を図ることが可能になる。
【０１３２】
なお、本薄膜トランジスタを適用する液晶表示装置の種類は問わない。透過型、ＣＯＴ（Ｃｏｌｏｒ ｆｉｌｔｅｒ Ｏｎ ＴＦＴ）型及び反射型の何れの液晶表示装置にも適用することが可能である。
【０１３３】
なお、上記の各実施形態の説明においては、本発明の特徴となる部分について主に説明し、本分野において通常の知識を有する者にとって既知の事項については特に詳述していないが、たとえ記載がなくてもこれらの事項は上記の者にとっては類推可能な事項に属する。
【０１３４】
なお、本明細書における「樹脂基板」の語は、板状のもののみならず、ダイオード素子を形成することができる全ての樹脂製材料を指すものとする。従って、例えば、樹脂フィルムも「樹脂基板」の中に含まれる。
【０１３５】
【発明の効果】
以上のように、本発明に係る薄膜トランジスタの製造方法においては、熱エネルギーを利用せずに室温で処理可能なプロセス、例えば、レーザー光の照射または電界の印加などのプロセスを用いているため、耐熱温度の低い樹脂基板に対して、その耐熱温度以上の温度負荷が作用することがない。このため、本発明に係る薄膜トランジスタの製造方法によれば、電気的に良好な特性を有する非晶質シリコン膜からなる薄膜トランジスタを樹脂基板上に形成することが可能になる。
【０１３６】
また、本発明に係る薄膜トランジスタの製造方法により製造された薄膜トランジスタを液晶表示装置に用いることにより、液晶表示装置の軽量化及び薄型化を図ることが可能になる。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施形態に係る薄膜トランジスタの製造方法の各工程における薄膜トランジスタの断面図である。
【図２】図２は、本発明の第２の実施形態に係る薄膜トランジスタの製造方法の各工程における薄膜トランジスタの断面図である。
【図３】図３は、本発明の第３の実施形態に係る薄膜トランジスタの製造方法の各工程における薄膜トランジスタの断面図である。
【符号の説明】
１、１１、２１ 樹脂基板
２、１２、２２ 二酸化シリコン膜
３、１３、２３ ゲート電極
４、１４、２４ ゲート絶縁膜
５、１５、２５ 非晶質シリコン膜
６ チャネル保護膜
７ ｎ導電型非晶質シリコン膜
８、１７、２７ 金属配線層
９、１８、２８ 層間絶縁膜
９ａ、１８ａ、２８ａ コンタクトホール
１０、１９、２９ 画素電極
１６、２６ 不純物導入領域
Claims (5)
- 水素を含有した非晶質シリコン膜を、ポリイミド製またはポリエーテルスルホン製の樹脂基板上に形成する第１の過程と、
前記非晶質シリコン膜が結晶化するしきい値強度以下の強度でレーザー光を前記非晶質シリコン膜に照射する第２の過程と、
を備えており、
前記第１の過程は、
スパッタリングにより、非晶質シリコン膜を前記基板上に形成する過程と、
前記非晶質シリコン膜に水素をイオンドーピングする過程とを備えることを特徴とする、非晶質シリコン薄膜トランジスタの製造方法。 - 前記第２の過程において、前記しきい値強度の７０％以上、かつ、前記しきい値強度未満の強度のレーザー光を前記非晶質シリコン膜に照射することを特徴とする請求項１に記載の非晶質シリコン薄膜トランジスタの製造方法。
- 請求項１に記載の非晶質シリコン薄膜トランジスタの製造方法により製造された非晶質シリコン薄膜トランジスタを用いて液晶表示装置を製造する方法。
- 請求項１に記載の非晶質シリコン薄膜トランジスタの製造方法により製造された非晶質シリコン薄膜トランジスタを備える液晶表示装置。
- 前記樹脂基板が２２０℃の耐熱温度を有している、請求項１に記載の非晶質シリコン薄膜トランジスタの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001111360A JP4860833B2 (ja) | 2001-04-10 | 2001-04-10 | 薄膜トランジスタの製造方法 |
| US10/119,164 US6921685B2 (en) | 2001-04-10 | 2002-04-09 | Method of fabricating thin film transistor |
| KR10-2002-0019158A KR100525527B1 (ko) | 2001-04-10 | 2002-04-09 | 박막 트랜지스터 제조 방법 |
| TW091107175A TW543204B (en) | 2001-04-10 | 2002-04-10 | Method of fabricating thin film transistor |
| KR1020050013631A KR20050036918A (ko) | 2001-04-10 | 2005-02-18 | 박막 트랜지스터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001111360A JP4860833B2 (ja) | 2001-04-10 | 2001-04-10 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002313718A JP2002313718A (ja) | 2002-10-25 |
| JP4860833B2 true JP4860833B2 (ja) | 2012-01-25 |
Family
ID=18962977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001111360A Expired - Fee Related JP4860833B2 (ja) | 2001-04-10 | 2001-04-10 | 薄膜トランジスタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6921685B2 (ja) |
| JP (1) | JP4860833B2 (ja) |
| KR (2) | KR100525527B1 (ja) |
| TW (1) | TW543204B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100679917B1 (ko) * | 2000-09-09 | 2007-02-07 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 및 그 제조방법 |
| JP2002303879A (ja) * | 2001-04-03 | 2002-10-18 | Nec Corp | アクティブマトリクス基板及びその製造方法 |
| KR100720529B1 (ko) * | 2005-12-29 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속배선 및 그의 형성방법 |
| TW200830426A (en) * | 2007-01-12 | 2008-07-16 | Xu-Xin Chen | Method for fabricating a bottom-gate low-temperature polysilicon thin film transistor |
| JP2009099636A (ja) * | 2007-10-15 | 2009-05-07 | Hitachi Displays Ltd | 表示装置および表示装置の製造方法 |
| KR101507967B1 (ko) * | 2008-09-23 | 2015-04-03 | 삼성디스플레이 주식회사 | 비정질 실리콘층 형성 방법 및 이를 이용한 액정표시장치 제조 방법 |
| WO2010067483A1 (ja) * | 2008-12-11 | 2010-06-17 | シャープ株式会社 | 薄膜トランジスタ及びその製造方法 |
| CN103038887A (zh) * | 2011-08-09 | 2013-04-10 | 松下电器产业株式会社 | 薄膜半导体器件及薄膜半导体器件的制造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5635407A (en) | 1979-08-31 | 1981-04-08 | Fujitsu Ltd | Manufacture of amorphous silicon film |
| JPS6476715A (en) | 1987-09-17 | 1989-03-22 | Nec Corp | Manufacture of polycrystalline semiconductor thin film |
| JPH01241862A (ja) * | 1988-03-24 | 1989-09-26 | Sony Corp | 表示装置の製造方法 |
| US5578520A (en) * | 1991-05-28 | 1996-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for annealing a semiconductor |
| JP3344072B2 (ja) * | 1994-03-31 | 2002-11-11 | ソニー株式会社 | 薄膜トランジスタの製造方法 |
| JP3364081B2 (ja) * | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JPH0851220A (ja) * | 1995-09-08 | 1996-02-20 | Semiconductor Energy Lab Co Ltd | 半導体材料およびその作製方法 |
| JP3361670B2 (ja) * | 1995-11-13 | 2003-01-07 | シャープ株式会社 | 半導体装置およびその製造方法 |
| GB9613065D0 (en) * | 1996-06-21 | 1996-08-28 | Philips Electronics Nv | Electronic device manufacture |
| JP4127416B2 (ja) * | 1997-07-16 | 2008-07-30 | 株式会社半導体エネルギー研究所 | 光センサ、光センサの作製方法、リニアイメージセンサ及びエリアセンサ |
| JPH11103064A (ja) * | 1997-09-26 | 1999-04-13 | Sharp Corp | 半導体装置の製造方法 |
| KR20000008068A (ko) * | 1998-07-10 | 2000-02-07 | 장진 | 전계와 플라즈마를 이용한 비정질 막의 결정화 방법 |
| TW445545B (en) * | 1999-03-10 | 2001-07-11 | Mitsubishi Electric Corp | Laser heat treatment method, laser heat treatment apparatus and semiconductor device |
| FR2792112B1 (fr) * | 1999-04-09 | 2002-08-09 | Production Rech S Appliquees | Dispositif et procede de traitement de composants electroniques en couches minces de silicium amorphe, notamment de transistors pour ecrans plats a matrices actives a cristaux liquides |
| JP5408829B2 (ja) * | 1999-12-28 | 2014-02-05 | ゲットナー・ファンデーション・エルエルシー | アクティブマトリックス基板の製造方法 |
-
2001
- 2001-04-10 JP JP2001111360A patent/JP4860833B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-09 US US10/119,164 patent/US6921685B2/en not_active Expired - Fee Related
- 2002-04-09 KR KR10-2002-0019158A patent/KR100525527B1/ko not_active IP Right Cessation
- 2002-04-10 TW TW091107175A patent/TW543204B/zh not_active IP Right Cessation
-
2005
- 2005-02-18 KR KR1020050013631A patent/KR20050036918A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| US6921685B2 (en) | 2005-07-26 |
| KR100525527B1 (ko) | 2005-11-02 |
| JP2002313718A (ja) | 2002-10-25 |
| US20020192882A1 (en) | 2002-12-19 |
| KR20050036918A (ko) | 2005-04-20 |
| KR20020079527A (ko) | 2002-10-19 |
| TW543204B (en) | 2003-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9209026B2 (en) | Method of fabricating a thin-film device | |
| US5693541A (en) | Method for manufacturing a semiconductor device using a silicon nitride mask | |
| US6133620A (en) | Semiconductor device and process for fabricating the same | |
| TWI376808B (en) | Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device | |
| JP4802364B2 (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 | |
| TWI518916B (zh) | 畫素結構的製造方法及其結構 | |
| CN103189990A (zh) | 薄膜半导体器件及其制造方法 | |
| KR20050036918A (ko) | 박막 트랜지스터 제조 방법 | |
| JP3910229B2 (ja) | 半導体薄膜の作製方法 | |
| WO2017076274A1 (zh) | 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示面板和显示装置 | |
| JP2004063845A (ja) | 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置 | |
| JP2001189462A (ja) | 半導体装置の作製方法 | |
| KR100525436B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| JPH1050609A (ja) | 薄膜状半導体装置の作製方法 | |
| JP4514862B2 (ja) | 半導体装置の作製方法 | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20140087608A (ko) | 박막트랜지스터 및 그 제조 방법 | |
| JP5414708B2 (ja) | 半導体装置の製造方法 | |
| JP3729464B2 (ja) | 薄膜トランジスタ、その製造方法および液晶表示素子 | |
| JP5295172B2 (ja) | 半導体装置 | |
| JP3413710B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100421906B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| JPH10135474A (ja) | 絶縁ゲイト型電界効果トランジスタ及びその作製方法 | |
| JP3357321B2 (ja) | 半導体装置の作製方法 | |
| JPH09133928A (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080215 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080828 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100316 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |