JP2002313718A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2002313718A JP2002313718A JP2001111360A JP2001111360A JP2002313718A JP 2002313718 A JP2002313718 A JP 2002313718A JP 2001111360 A JP2001111360 A JP 2001111360A JP 2001111360 A JP2001111360 A JP 2001111360A JP 2002313718 A JP2002313718 A JP 2002313718A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- forming
- silicon film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000010408 film Substances 0.000 claims abstract description 334
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 146
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 238000000034 method Methods 0.000 claims abstract description 54
- 239000011347 resin Substances 0.000 claims abstract description 50
- 229920005989 resin Polymers 0.000 claims abstract description 50
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 32
- 239000001257 hydrogen Substances 0.000 claims abstract description 32
- 230000001678 irradiating effect Effects 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 5
- 239000010703 silicon Substances 0.000 claims abstract description 5
- 239000011229 interlayer Substances 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 239000012535 impurity Substances 0.000 claims description 30
- 239000010410 layer Substances 0.000 claims description 28
- 238000004544 sputter deposition Methods 0.000 claims description 27
- 230000001681 protective effect Effects 0.000 claims description 18
- 230000005684 electric field Effects 0.000 claims description 13
- 239000004973 liquid crystal related substance Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 40
- 229920002120 photoresistant polymer Polymers 0.000 description 37
- 238000001312 dry etching Methods 0.000 description 36
- 229910052804 chromium Inorganic materials 0.000 description 26
- 239000011651 chromium Substances 0.000 description 26
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 25
- 238000000206 photolithography Methods 0.000 description 20
- 235000012239 silicon dioxide Nutrition 0.000 description 20
- 239000000377 silicon dioxide Substances 0.000 description 20
- 238000000137 annealing Methods 0.000 description 11
- 239000011521 glass Substances 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 239000013039 cover film Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 3
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 101000592773 Halobacterium salinarum (strain ATCC 700922 / JCM 11081 / NRC-1) 50S ribosomal protein L22 Proteins 0.000 description 1
- 101001099381 Homo sapiens Peroxisomal biogenesis factor 19 Proteins 0.000 description 1
- 102100038883 Peroxisomal biogenesis factor 19 Human genes 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 150000001844 chromium Chemical class 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
Abstract
(57)【要約】
【課題】樹脂基板の耐熱温度以上の温度での熱処理を施
すことなく、樹脂基板上に非晶質シリコン膜からなる薄
膜トランジスタを製造する方法を提供する。 【解決手段】本方法は、水素を含有した非晶質シリコン
膜５を樹脂基板１上に形成する過程と、非晶質シリコン
膜５が結晶化するしきい値強度以下の強度でレーザー光
を非晶質シリコン膜５に照射する過程と、を備える。
すことなく、樹脂基板上に非晶質シリコン膜からなる薄
膜トランジスタを製造する方法を提供する。 【解決手段】本方法は、水素を含有した非晶質シリコン
膜５を樹脂基板１上に形成する過程と、非晶質シリコン
膜５が結晶化するしきい値強度以下の強度でレーザー光
を非晶質シリコン膜５に照射する過程と、を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置を構
成するアクティブマトリクス基板に用いられる薄膜トラ
ンジスタの製造方法に関する。
成するアクティブマトリクス基板に用いられる薄膜トラ
ンジスタの製造方法に関する。
【０００２】
【従来の技術】液晶表示装置を構成するアクティブマト
リクス基板として、非晶質シリコン薄膜トランジスタを
スイッチ素子とするアクティブマトリクス基板が一般的
に知られている。
リクス基板として、非晶質シリコン薄膜トランジスタを
スイッチ素子とするアクティブマトリクス基板が一般的
に知られている。
【０００３】このようなアクティブマトリクス基板にお
いては、例えば、特開昭５６−３５４０７号公報に記載
されているように、非晶質シリコン薄膜トランジスタ
は、一般的に、ガラス基板上に形成されている。
いては、例えば、特開昭５６−３５４０７号公報に記載
されているように、非晶質シリコン薄膜トランジスタ
は、一般的に、ガラス基板上に形成されている。
【０００４】しかしながら、ガラスは、その比重が大き
いため、ガラス基板を用いたアクティブマトリクス基板
は比較的重いものとならざるを得ない。
いため、ガラス基板を用いたアクティブマトリクス基板
は比較的重いものとならざるを得ない。
【０００５】特に、ガラスは割れやすいため、ガラス基
板の厚さを大きくしなければならず、その結果、アクテ
ィブマトリクス基板は不可避的に重いものとなってい
た。
板の厚さを大きくしなければならず、その結果、アクテ
ィブマトリクス基板は不可避的に重いものとなってい
た。
【０００６】近年、液晶表示装置は軽量化及び薄型化が
求められており、そのためには、アクティブマトリクス
基板自体を軽量化及び薄型化することが不可欠である。
求められており、そのためには、アクティブマトリクス
基板自体を軽量化及び薄型化することが不可欠である。
【０００７】しかしながら、上記の理由により、ガラス
基板を用いたアクティブマトリクス基板を備える液晶表
示装置を軽量化及び薄型化することには限界があった。
基板を用いたアクティブマトリクス基板を備える液晶表
示装置を軽量化及び薄型化することには限界があった。
【０００８】このため、液晶表示装置の軽量化及び薄型
化を図るため、ガラス基板よりも軽量であり、かつ、ガ
ラス基板よりも薄くすることが可能な樹脂基板をガラス
基板に代えて用いることが提案されている。
化を図るため、ガラス基板よりも軽量であり、かつ、ガ
ラス基板よりも薄くすることが可能な樹脂基板をガラス
基板に代えて用いることが提案されている。
【０００９】
【発明が解決しようとする課題】例えば、特開平１１−
１０３０６４号公報は、樹脂基板上に形成された薄膜ポ
リシリコンからなる薄膜トランジスタ（ＴＦＴ：Ｔｈｉ
ｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）をスイッチ素子
として備えるアクティブマトリクス基板を提案してい
る。
１０３０６４号公報は、樹脂基板上に形成された薄膜ポ
リシリコンからなる薄膜トランジスタ（ＴＦＴ：Ｔｈｉ
ｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）をスイッチ素子
として備えるアクティブマトリクス基板を提案してい
る。
【００１０】しかしながら、樹脂基板上に非晶質シリコ
ン膜からなる薄膜トランジスタを形成する場合、次のよ
うな問題点があった。
ン膜からなる薄膜トランジスタを形成する場合、次のよ
うな問題点があった。
【００１１】現在使用されている樹脂基板の耐熱温度は
摂氏約１８０度である。プラズマＣＶＤ（ＰＥＣＶＤ）
によってガラス基板上に非晶質シリコン膜を形成する場
合、成膜温度は摂氏約３００度であるが、この温度は樹
脂基板の耐熱温度を超えているため、プラズマＣＶＤ
（ＰＥＣＶＤ）によって樹脂基板上に非晶質シリコン膜
を形成することは不可能である。
摂氏約１８０度である。プラズマＣＶＤ（ＰＥＣＶＤ）
によってガラス基板上に非晶質シリコン膜を形成する場
合、成膜温度は摂氏約３００度であるが、この温度は樹
脂基板の耐熱温度を超えているため、プラズマＣＶＤ
（ＰＥＣＶＤ）によって樹脂基板上に非晶質シリコン膜
を形成することは不可能である。
【００１２】成膜温度を樹脂基板の耐熱温度以下、すな
わち、摂氏１８０度以下にすれば、プラズマＣＶＤを用
いて、樹脂基板上に非晶質シリコン膜を形成することは
可能であるが、成膜温度を摂氏２００度以下に設定する
と、プラズマＣＶＤで成膜した非晶質シリコン膜は膜密
度が低く、膜中の水素濃度が高く、かつ、電気的には好
ましくないＳｉ−Ｈ2結合が増加する。
わち、摂氏１８０度以下にすれば、プラズマＣＶＤを用
いて、樹脂基板上に非晶質シリコン膜を形成することは
可能であるが、成膜温度を摂氏２００度以下に設定する
と、プラズマＣＶＤで成膜した非晶質シリコン膜は膜密
度が低く、膜中の水素濃度が高く、かつ、電気的には好
ましくないＳｉ−Ｈ2結合が増加する。
【００１３】例えば、摂氏約３００度で成膜を行うと、
Ｓｉ−Ｈ結合をなしているＨの個数は約４Ｅ２１個／ｃ
ｍ3であり、Ｓｉ−Ｈ2結合の個数はＳｉ−Ｈ結合の個数
の１／４０以下である。これに対して、摂氏約２００度
で成膜を行うと、Ｓｉ−Ｈ結合をなしているＨの個数は
約７Ｅ２１個／ｃｍ3であり、Ｓｉ−Ｈ2結合の個数はＳ
ｉ−Ｈ結合の個数の１／４以上となる。このように、摂
氏約２００度で成膜された非晶質シリコン膜におけるＳ
ｉ−Ｈ2結合の個数は摂氏約３００度で成膜された非晶
質シリコン膜におけるＳｉ−Ｈ2結合の個数よりも極め
て多い。
Ｓｉ−Ｈ結合をなしているＨの個数は約４Ｅ２１個／ｃ
ｍ3であり、Ｓｉ−Ｈ2結合の個数はＳｉ−Ｈ結合の個数
の１／４０以下である。これに対して、摂氏約２００度
で成膜を行うと、Ｓｉ−Ｈ結合をなしているＨの個数は
約７Ｅ２１個／ｃｍ3であり、Ｓｉ−Ｈ2結合の個数はＳ
ｉ−Ｈ結合の個数の１／４以上となる。このように、摂
氏約２００度で成膜された非晶質シリコン膜におけるＳ
ｉ−Ｈ2結合の個数は摂氏約３００度で成膜された非晶
質シリコン膜におけるＳｉ−Ｈ2結合の個数よりも極め
て多い。
【００１４】また、水素雰囲気内におけるスパッタリン
グを行うことにより、非晶質シリコン膜は低温で成膜す
ることが可能であるが、そのような非晶質シリコン膜は
水素含有量が少ない。また、水素がシリコンの置換位置
に配置せず、侵入型原子の位置に配置されてしまう。す
なわち、水素で終端されないダングリングボンドが数多
く残存している。
グを行うことにより、非晶質シリコン膜は低温で成膜す
ることが可能であるが、そのような非晶質シリコン膜は
水素含有量が少ない。また、水素がシリコンの置換位置
に配置せず、侵入型原子の位置に配置されてしまう。す
なわち、水素で終端されないダングリングボンドが数多
く残存している。
【００１５】また、上述の特開昭５６−３５４０７号公
報に記載されているように、スパッタリングにより形成
した非晶質シリコン膜に水素をイオン注入することも可
能であるが、イオン注入した水素をシリコンに結合させ
るためには、摂氏２００度以上の温度でのアニール処理
が必要となる。
報に記載されているように、スパッタリングにより形成
した非晶質シリコン膜に水素をイオン注入することも可
能であるが、イオン注入した水素をシリコンに結合させ
るためには、摂氏２００度以上の温度でのアニール処理
が必要となる。
【００１６】前述のように、現在使用されている樹脂基
板の耐熱温度は摂氏約１８０度であるので、このような
アニール処理を施すと、樹脂基板の破損の原因となる。
板の耐熱温度は摂氏約１８０度であるので、このような
アニール処理を施すと、樹脂基板の破損の原因となる。
【００１７】また、樹脂基板に熱処理を施すと、基板か
らガスが放出されるという問題がある。通常は、樹脂基
板の耐熱温度よりも低い温度でプリアニールを長時間行
い、可能な限り多量のガスを最初に放出させる。
らガスが放出されるという問題がある。通常は、樹脂基
板の耐熱温度よりも低い温度でプリアニールを長時間行
い、可能な限り多量のガスを最初に放出させる。
【００１８】しかしながら、プリアニールによって全て
のガスが放出されることはなく、プリアニール後に、樹
脂基板は空気中の水分を吸収したり、あるいは、フォト
レジスト工程におけるウェットプロセスの度に水分を吸
収したりするため、新たにガスを放出することになる。
このため、樹脂基板に対するアニール工程を増やすこと
は避けなければならない。
のガスが放出されることはなく、プリアニール後に、樹
脂基板は空気中の水分を吸収したり、あるいは、フォト
レジスト工程におけるウェットプロセスの度に水分を吸
収したりするため、新たにガスを放出することになる。
このため、樹脂基板に対するアニール工程を増やすこと
は避けなければならない。
【００１９】本発明は以上のような問題点に鑑みてなさ
れたものであり、樹脂基板の耐熱温度以上の温度での熱
処理を施すことなく、樹脂基板上に非晶質シリコン膜か
らなる薄膜トランジスタを製造する方法を提供すること
を目的とする。
れたものであり、樹脂基板の耐熱温度以上の温度での熱
処理を施すことなく、樹脂基板上に非晶質シリコン膜か
らなる薄膜トランジスタを製造する方法を提供すること
を目的とする。
【００２０】
【課題を解決するための手段】この目的を達成するた
め、本発明は、水素を含有した非晶質シリコン膜を樹脂
基板上に形成する第１の過程と、非晶質シリコン膜が結
晶化するしきい値強度以下の強度でレーザー光を非晶質
シリコン膜に照射する第２の過程と、を備えることを特
徴とする薄膜トランジスタの製造方法を提供する。
め、本発明は、水素を含有した非晶質シリコン膜を樹脂
基板上に形成する第１の過程と、非晶質シリコン膜が結
晶化するしきい値強度以下の強度でレーザー光を非晶質
シリコン膜に照射する第２の過程と、を備えることを特
徴とする薄膜トランジスタの製造方法を提供する。
【００２１】また、本発明は、水素を含有した非晶質シ
リコン膜を樹脂基板上に形成する第１の過程と、非晶質
シリコン膜に電界を印可する第２の過程と、を備えるこ
とを特徴とする薄膜トランジスタの製造方法を提供す
る。
リコン膜を樹脂基板上に形成する第１の過程と、非晶質
シリコン膜に電界を印可する第２の過程と、を備えるこ
とを特徴とする薄膜トランジスタの製造方法を提供す
る。
【００２２】本発明に係る薄膜トランジスタの製造方法
における非晶質シリコン膜へのレーザー光の照射及び非
晶質シリコン膜への電界の印加は何れも熱エネルギーを
利用せずに室温で処理可能なプロセスである。このた
め、耐熱温度の低い樹脂基板に対して、その耐熱温度以
上の温度負荷が作用することなく、非晶質シリコン膜か
らなる薄膜トランジスタを樹脂基板上に形成することが
可能になる。
における非晶質シリコン膜へのレーザー光の照射及び非
晶質シリコン膜への電界の印加は何れも熱エネルギーを
利用せずに室温で処理可能なプロセスである。このた
め、耐熱温度の低い樹脂基板に対して、その耐熱温度以
上の温度負荷が作用することなく、非晶質シリコン膜か
らなる薄膜トランジスタを樹脂基板上に形成することが
可能になる。
【００２３】例えば、第１の過程は、スパッタリングに
より、非晶質シリコン膜を樹脂基板上に形成する第３の
過程と、非晶質シリコン膜に水素をイオンドーピングす
る第４の過程と、から構成することができる。
より、非晶質シリコン膜を樹脂基板上に形成する第３の
過程と、非晶質シリコン膜に水素をイオンドーピングす
る第４の過程と、から構成することができる。
【００２４】第２の過程において照射されるレーザー光
の強度は、しきい値強度の７０％以上、かつ、しきい値
強度未満であることが好ましい。
の強度は、しきい値強度の７０％以上、かつ、しきい値
強度未満であることが好ましい。
【００２５】本発明は、樹脂基板上に絶縁膜を形成する
第１の過程と、絶縁膜上にゲート電極を形成する第２の
過程と、ゲート電極を覆って絶縁膜上にゲート絶縁膜を
形成する第３の過程と、ゲート絶縁膜上に第１の非晶質
シリコン膜を形成する第４の過程と、第１の非晶質シリ
コン膜上にチャネル保護膜を形成する第５の過程と、チ
ャネル保護膜上から第１の非晶質シリコン膜にレーザー
光を照射する第６の過程と、チャネル保護膜をアイラン
ド化する第７の過程と、不純物を含有する第２の非晶質
シリコン膜をチャネル保護膜を覆って第１の非晶質シリ
コン膜上に形成する第８の過程と、第２の非晶質シリコ
ン膜、第１の非晶質シリコン膜及びゲート絶縁膜をアイ
ランド化する第９の過程と、第９の過程においてアイラ
ンド化された第２の非晶質シリコン膜の一部が露出する
ように、第２の非晶質シリコン膜、第１の非晶質シリコ
ン膜及びゲート絶縁膜の周囲に金属配線層を形成する第
１０の過程と、金属配線層をマスクとして、第２の非晶
質シリコン膜を除去し、第７の過程においてアイランド
化されたチャネル保護膜を露出させる第１１の過程と、
全面に層間絶縁膜を形成する第１２の過程と、金属配線
層に到達するコンタクトホールを層間絶縁膜に形成する
第１３の過程と、コンタクトホールが埋まるように層間
絶縁膜上に画素電極となる金属膜を形成する第１４の過
程と、を備える薄膜トランジスタの製造方法を提供す
る。
第１の過程と、絶縁膜上にゲート電極を形成する第２の
過程と、ゲート電極を覆って絶縁膜上にゲート絶縁膜を
形成する第３の過程と、ゲート絶縁膜上に第１の非晶質
シリコン膜を形成する第４の過程と、第１の非晶質シリ
コン膜上にチャネル保護膜を形成する第５の過程と、チ
ャネル保護膜上から第１の非晶質シリコン膜にレーザー
光を照射する第６の過程と、チャネル保護膜をアイラン
ド化する第７の過程と、不純物を含有する第２の非晶質
シリコン膜をチャネル保護膜を覆って第１の非晶質シリ
コン膜上に形成する第８の過程と、第２の非晶質シリコ
ン膜、第１の非晶質シリコン膜及びゲート絶縁膜をアイ
ランド化する第９の過程と、第９の過程においてアイラ
ンド化された第２の非晶質シリコン膜の一部が露出する
ように、第２の非晶質シリコン膜、第１の非晶質シリコ
ン膜及びゲート絶縁膜の周囲に金属配線層を形成する第
１０の過程と、金属配線層をマスクとして、第２の非晶
質シリコン膜を除去し、第７の過程においてアイランド
化されたチャネル保護膜を露出させる第１１の過程と、
全面に層間絶縁膜を形成する第１２の過程と、金属配線
層に到達するコンタクトホールを層間絶縁膜に形成する
第１３の過程と、コンタクトホールが埋まるように層間
絶縁膜上に画素電極となる金属膜を形成する第１４の過
程と、を備える薄膜トランジスタの製造方法を提供す
る。
【００２６】また、本発明は、樹脂基板上に絶縁膜を形
成する第１の過程と、絶縁膜上にゲート電極を形成する
第２の過程と、ゲート電極を覆って絶縁膜上にゲート絶
縁膜を形成する第３の過程と、ゲート絶縁膜上に第１の
非晶質シリコン膜を形成する第４の過程と、第１の非晶
質シリコン膜に水素を導入する第５の過程と、第１の非
晶質シリコン膜に選択的に不純物を導入し、不純物形成
領域を形成する第６の過程と、不純物形成領域を含む第
１の非晶質シリコン膜の全面にレーザー光を照射する第
７の過程と、不純物形成領域が含まれるように、第１の
非晶質シリコン膜をアイランド化する第８の過程と、第
８の過程においてアイランド化した第１の非晶質シリコ
ン膜に接して金属配線層を形成する第９の過程と、全面
に層間絶縁膜を形成する第１０の過程と、金属配線層に
到達するコンタクトホールを層間絶縁膜に形成する第１
１の過程と、コンタクトホールが埋まるように層間絶縁
膜上に画素電極となる金属膜を形成する第１２の過程
と、を備える薄膜トランジスタの製造方法を提供する。
成する第１の過程と、絶縁膜上にゲート電極を形成する
第２の過程と、ゲート電極を覆って絶縁膜上にゲート絶
縁膜を形成する第３の過程と、ゲート絶縁膜上に第１の
非晶質シリコン膜を形成する第４の過程と、第１の非晶
質シリコン膜に水素を導入する第５の過程と、第１の非
晶質シリコン膜に選択的に不純物を導入し、不純物形成
領域を形成する第６の過程と、不純物形成領域を含む第
１の非晶質シリコン膜の全面にレーザー光を照射する第
７の過程と、不純物形成領域が含まれるように、第１の
非晶質シリコン膜をアイランド化する第８の過程と、第
８の過程においてアイランド化した第１の非晶質シリコ
ン膜に接して金属配線層を形成する第９の過程と、全面
に層間絶縁膜を形成する第１０の過程と、金属配線層に
到達するコンタクトホールを層間絶縁膜に形成する第１
１の過程と、コンタクトホールが埋まるように層間絶縁
膜上に画素電極となる金属膜を形成する第１２の過程
と、を備える薄膜トランジスタの製造方法を提供する。
【００２７】さらに、本発明は、樹脂基板上に絶縁膜を
形成する第１の過程と、絶縁膜上にゲート電極を形成す
る第２の過程と、ゲート電極を覆って絶縁膜上にゲート
絶縁膜を形成する第３の過程と、ゲート絶縁膜上に第１
の非晶質シリコン膜を形成する第４の過程と、第１の非
晶質シリコン膜に水素を導入する第５の過程と、第１の
非晶質シリコン膜に選択的に不純物を導入し、不純物形
成領域を形成する第６の過程と、不純物形成領域が含ま
れるように、第１の非晶質シリコン膜をアイランド化す
る第７の過程と、第７の過程においてアイランド化した
第１の非晶質シリコン膜に接して金属配線層を形成する
第８の過程と、全面に層間絶縁膜を形成する第９の過程
と、金属配線層に到達するコンタクトホールを層間絶縁
膜に形成する第１０の過程と、コンタクトホールが埋ま
るように層間絶縁膜上に画素電極となる金属膜を形成す
る第１１の過程と、薄膜トランジスタのソースとなる不
純物形成領域とドレインとなる不純物形成領域との間に
電界を印可する第１２の過程と、を備える薄膜トランジ
スタの製造方法を提供する。
形成する第１の過程と、絶縁膜上にゲート電極を形成す
る第２の過程と、ゲート電極を覆って絶縁膜上にゲート
絶縁膜を形成する第３の過程と、ゲート絶縁膜上に第１
の非晶質シリコン膜を形成する第４の過程と、第１の非
晶質シリコン膜に水素を導入する第５の過程と、第１の
非晶質シリコン膜に選択的に不純物を導入し、不純物形
成領域を形成する第６の過程と、不純物形成領域が含ま
れるように、第１の非晶質シリコン膜をアイランド化す
る第７の過程と、第７の過程においてアイランド化した
第１の非晶質シリコン膜に接して金属配線層を形成する
第８の過程と、全面に層間絶縁膜を形成する第９の過程
と、金属配線層に到達するコンタクトホールを層間絶縁
膜に形成する第１０の過程と、コンタクトホールが埋ま
るように層間絶縁膜上に画素電極となる金属膜を形成す
る第１１の過程と、薄膜トランジスタのソースとなる不
純物形成領域とドレインとなる不純物形成領域との間に
電界を印可する第１２の過程と、を備える薄膜トランジ
スタの製造方法を提供する。
【００２８】
【発明の実施の形態】図１は、本発明の第１の実施形態
に係る薄膜トランジスタの製造方法の各工程における薄
膜トランジスタの断面図である。以下、図１を参照し
て、本実施形態に係る薄膜トランジスタの製造方法を説
明する。
に係る薄膜トランジスタの製造方法の各工程における薄
膜トランジスタの断面図である。以下、図１を参照し
て、本実施形態に係る薄膜トランジスタの製造方法を説
明する。
【００２９】先ず、図１（Ａ）に示すように、耐熱温度
が摂氏約２２０度のポリイミド（ＰＩ）製の樹脂基板１
上にカバー膜として二酸化シリコン膜２を、スパッタ法
により、膜厚が２０００オングストロームになるように
成膜した。
が摂氏約２２０度のポリイミド（ＰＩ）製の樹脂基板１
上にカバー膜として二酸化シリコン膜２を、スパッタ法
により、膜厚が２０００オングストロームになるように
成膜した。
【００３０】次いで、二酸化シリコン膜２上にクロム膜
を成膜した後、フォトレジストをクロム膜上に塗布し、
フォトリソグラフィー及びドライエッチングにより、フ
ォトレジストをパターニングし、マスク（図示せず）を
形成した。このマスクを用いて、クロム膜をドライエッ
チングによりパターニングし、ゲート電極３を形成し
た。
を成膜した後、フォトレジストをクロム膜上に塗布し、
フォトリソグラフィー及びドライエッチングにより、フ
ォトレジストをパターニングし、マスク（図示せず）を
形成した。このマスクを用いて、クロム膜をドライエッ
チングによりパターニングし、ゲート電極３を形成し
た。
【００３１】次いで、図１（Ｂ）に示すように、プラズ
マＣＶＤ（ＰＥＣＶＤ）により、連続的に、ゲート電極
３を覆って二酸化シリコン膜２上に窒化シリコンからな
るゲート絶縁膜４を形成し、ゲート絶縁膜４上に活性層
としての非晶質シリコン膜５を形成し、さらに、非晶質
シリコン膜５上に窒化シリコンからなるチャネル保護膜
６を形成した。成膜温度は摂氏２００度であった。膜厚
は、ゲート絶縁膜４が４０００オングストローム、非晶
質シリコン膜５が１０００オングストローム、チャネル
保護膜６が１０００オングストロームであった。
マＣＶＤ（ＰＥＣＶＤ）により、連続的に、ゲート電極
３を覆って二酸化シリコン膜２上に窒化シリコンからな
るゲート絶縁膜４を形成し、ゲート絶縁膜４上に活性層
としての非晶質シリコン膜５を形成し、さらに、非晶質
シリコン膜５上に窒化シリコンからなるチャネル保護膜
６を形成した。成膜温度は摂氏２００度であった。膜厚
は、ゲート絶縁膜４が４０００オングストローム、非晶
質シリコン膜５が１０００オングストローム、チャネル
保護膜６が１０００オングストロームであった。
【００３２】次いで、図１（Ｃ）に示すように、チャネ
ル保護膜６上から非晶質シリコン膜５にエキシマレーザ
ー光を照射した。
ル保護膜６上から非晶質シリコン膜５にエキシマレーザ
ー光を照射した。
【００３３】照射条件は次の通りであった。
【００３４】光源：ＸｅＣｌ光源 エネルギー密度：２７０ｍＪ／ｃｍ2 ビーム径：２５０×０．４ｍｍ スキャン照射ピッチ：０．０４ｍｍ このレーザー光照射によって、非晶質シリコン膜５中の
水素濃度は１４％から１０％に低減し、含有水素におけ
るＳｉ−Ｈ結合の割合は７８％から９０％へと増加し
た。
水素濃度は１４％から１０％に低減し、含有水素におけ
るＳｉ−Ｈ結合の割合は７８％から９０％へと増加し
た。
【００３５】なお、レーザー光照射の工程において、レ
ーザー光のエネルギー密度を３００ｍＪ／ｃｍ2とした
ところ、非晶質シリコン膜５は結晶化してしまい、ポリ
シリコン膜となった。
ーザー光のエネルギー密度を３００ｍＪ／ｃｍ2とした
ところ、非晶質シリコン膜５は結晶化してしまい、ポリ
シリコン膜となった。
【００３６】このことから、発明者はレーザー光のエネ
ルギー密度の適切な強度範囲を求めるための実験を行っ
た。この実験においては、レーザー光のエネルギー密度
を種々の値に変化させ、各エネルギー密度における非晶
質シリコン膜の結晶化の有無及び水素濃度の変化を測定
した。
ルギー密度の適切な強度範囲を求めるための実験を行っ
た。この実験においては、レーザー光のエネルギー密度
を種々の値に変化させ、各エネルギー密度における非晶
質シリコン膜の結晶化の有無及び水素濃度の変化を測定
した。
【００３７】実験結果を以下に示す。 エネルギー密度（ｍＪ／ｃｍ2） 結晶化 水素濃度（％） １９０ 無 １４→１２ ２００ 無 １４→１２ ２１０ 無 １４→１０．５ ２２０ 無 １４→１０．５ ２３０ 無 １４→１０．５ ２４０ 無 １４→１０ ２５０ 無 １４→１０ ２６０ 無 １４→１０ ２７０ 無 １４→１０ ２８０ 無 １４→９．５ ２９０ 無 １４→３ ３００ 有 以上の結果から明らかであるように、上記の条件の下で
は、レーザー光照射工程におけるレーザー光のエネルギ
ー密度は３００ｍＪ／ｃｍ2が、非晶質シリコン膜５が
結晶化するしきい値強度であることが判明した。
は、レーザー光照射工程におけるレーザー光のエネルギ
ー密度は３００ｍＪ／ｃｍ2が、非晶質シリコン膜５が
結晶化するしきい値強度であることが判明した。
【００３８】さらに、非晶質シリコン膜５の含有水素濃
度を有効に低減させるためには、しきい値強度の７０％
以上のエネルギー密度、すなわち、２１０ｍＪ／ｃｍ2
のエネルギー密度を有するレーザー光を非晶質シリコン
膜５に照射することが望ましいことが判明した。
度を有効に低減させるためには、しきい値強度の７０％
以上のエネルギー密度、すなわち、２１０ｍＪ／ｃｍ2
のエネルギー密度を有するレーザー光を非晶質シリコン
膜５に照射することが望ましいことが判明した。
【００３９】また、２１０ｍＪ／ｃｍ2以上の条件で
は、薄膜トランジスタの信頼性も向上することが明らか
になった。これは、レーザの効果がａ−Ｓｉ表面からａ
−Ｓｉ／ＳｉＮ界面にまでおよび、界面の改質をも果た
したためと考えられる。
は、薄膜トランジスタの信頼性も向上することが明らか
になった。これは、レーザの効果がａ−Ｓｉ表面からａ
−Ｓｉ／ＳｉＮ界面にまでおよび、界面の改質をも果た
したためと考えられる。
【００４０】また、しきい値強度近傍では急激に水素濃
度が低下し始める。従って、レーザ照射条件としては、
しきい値強度の約７０％乃至約９５％が適当である。
度が低下し始める。従って、レーザ照射条件としては、
しきい値強度の約７０％乃至約９５％が適当である。
【００４１】ただし、上記のしきい値強度は、ａ−Ｓｉ
膜厚、レーザ光の波長、レーザー光のパルス幅などのプ
ロセス条件によって変化する。
膜厚、レーザ光の波長、レーザー光のパルス幅などのプ
ロセス条件によって変化する。
【００４２】次いで、フォトレジストをチャネル保護膜
６上に塗布し、フォトリソグラフィー及びドライエッチ
ングにより、フォトレジストをパターニングし、マスク
（図示せず）を形成した。このマスクを用いて、図１
（Ｄ）に示すように、チャネル保護膜６をドライエッチ
ングによりパターニングし、チャネル保護膜６をアイラ
ンド化した。
６上に塗布し、フォトリソグラフィー及びドライエッチ
ングにより、フォトレジストをパターニングし、マスク
（図示せず）を形成した。このマスクを用いて、図１
（Ｄ）に示すように、チャネル保護膜６をドライエッチ
ングによりパターニングし、チャネル保護膜６をアイラ
ンド化した。
【００４３】次いで、マスクを除去した後、プラズマＣ
ＶＤ（ＰＥＣＶＤ）法により、ｎ導電型非晶質シリコン
膜７を、アイランド化したチャネル保護膜６を覆って、
非晶質シリコン膜５上に摂氏２００度で成膜した。
ＶＤ（ＰＥＣＶＤ）法により、ｎ導電型非晶質シリコン
膜７を、アイランド化したチャネル保護膜６を覆って、
非晶質シリコン膜５上に摂氏２００度で成膜した。
【００４４】次いで、フォトレジストをｎ導電型非晶質
シリコン膜７上に塗布し、フォトリソグラフィー及びド
ライエッチングにより、フォトレジストをパターニング
し、マスク（図示せず）を形成した。このマスクを用い
て、図１（Ｅ）に示すように、ｎ導電型非晶質シリコン
膜７、非晶質シリコン膜５及びゲート絶縁膜４をドライ
エッチングによりパターニングし、アイランド化した。
シリコン膜７上に塗布し、フォトリソグラフィー及びド
ライエッチングにより、フォトレジストをパターニング
し、マスク（図示せず）を形成した。このマスクを用い
て、図１（Ｅ）に示すように、ｎ導電型非晶質シリコン
膜７、非晶質シリコン膜５及びゲート絶縁膜４をドライ
エッチングによりパターニングし、アイランド化した。
【００４５】次いで、マスクを除去した後、全面にクロ
ム膜をスパッタリングにより成膜した。
ム膜をスパッタリングにより成膜した。
【００４６】次いで、フォトレジストをクロム膜上に塗
布し、フォトリソグラフィー及びドライエッチングによ
り、フォトレジストをパターニングし、マスク（図示せ
ず）を形成した。このマスクを用いて、図１（Ｆ）に示
すように、クロム膜をドライエッチングによりパターニ
ングし、アイランド化したチャネル保護膜６の上方が開
口している金属配線層８を形成した。
布し、フォトリソグラフィー及びドライエッチングによ
り、フォトレジストをパターニングし、マスク（図示せ
ず）を形成した。このマスクを用いて、図１（Ｆ）に示
すように、クロム膜をドライエッチングによりパターニ
ングし、アイランド化したチャネル保護膜６の上方が開
口している金属配線層８を形成した。
【００４７】次いで、図１（Ｇ）に示すように、金属配
線層８をマスクとして、アイランド化したチャネル保護
膜６上のｎ導電型非晶質シリコン膜７をドライエッチン
グにより除去した。
線層８をマスクとして、アイランド化したチャネル保護
膜６上のｎ導電型非晶質シリコン膜７をドライエッチン
グにより除去した。
【００４８】次いで、層間絶縁膜９としての窒化シリコ
ン膜をＰＥＣＶＤ法により摂氏１８０度で全面に形成し
た。
ン膜をＰＥＣＶＤ法により摂氏１８０度で全面に形成し
た。
【００４９】次いで、フォトレジストを層間絶縁膜９上
に塗布し、フォトリソグラフィー及びドライエッチング
により、フォトレジストをパターニングし、マスク（図
示せず）を形成した。このマスクを用いて、図１（Ｈ）
に示すように、ドライエッチングにより、金属配線層８
に到達するコンタクトホール９ａを層間絶縁膜９に形成
した。
に塗布し、フォトリソグラフィー及びドライエッチング
により、フォトレジストをパターニングし、マスク（図
示せず）を形成した。このマスクを用いて、図１（Ｈ）
に示すように、ドライエッチングにより、金属配線層８
に到達するコンタクトホール９ａを層間絶縁膜９に形成
した。
【００５０】次いで、スパッタ法により、コンタクトホ
ール９ａが埋まるように、層間絶縁膜９上にインジウム
錫酸化物（ＩＴＯ）その他の透明導電膜を成膜した。
ール９ａが埋まるように、層間絶縁膜９上にインジウム
錫酸化物（ＩＴＯ）その他の透明導電膜を成膜した。
【００５１】次いで、透明導電膜上にフォトレジストを
塗布した後、フォトリソグラフィー及びドライエッチン
グにより、フォトレジストをパターニングし、マスクを
形成した。このマスクを用いて、図１（Ｉ）に示すよう
に、透明導電膜をパターニングし、画素電極１０を形成
した。
塗布した後、フォトリソグラフィー及びドライエッチン
グにより、フォトレジストをパターニングし、マスクを
形成した。このマスクを用いて、図１（Ｉ）に示すよう
に、透明導電膜をパターニングし、画素電極１０を形成
した。
【００５２】最後に、コンタクト抵抗を改善するため
に、摂氏２００度、１時間のアニール処理を行った。
に、摂氏２００度、１時間のアニール処理を行った。
【００５３】以上の工程により、樹脂基板１上に良好な
電気特性を示すチャネル保護型非晶質シリコン薄膜トラ
ンジスタが形成された。
電気特性を示すチャネル保護型非晶質シリコン薄膜トラ
ンジスタが形成された。
【００５４】この薄膜トランジスタの移動度は０．７ｃ
ｍ2／Ｖｓであった。
ｍ2／Ｖｓであった。
【００５５】非晶質シリコン膜５へのレーザー光照射の
効果を確認するために、上記の薄膜トランジスタの製造
方法において、図１（Ｄ）に示した非晶質シリコン膜５
へのレーザー光照射の工程は実施せず、他の工程は全て
同様に実施し、比較対象としての薄膜トランジスタを製
造した。
効果を確認するために、上記の薄膜トランジスタの製造
方法において、図１（Ｄ）に示した非晶質シリコン膜５
へのレーザー光照射の工程は実施せず、他の工程は全て
同様に実施し、比較対象としての薄膜トランジスタを製
造した。
【００５６】この比較対象の薄膜トランジスタの移動度
は０．１ｃｍ2／Ｖｓであり、本実施形態に係る薄膜ト
ランジスタの移動度の１／７であった。この比較試験に
より、本実施形態に係る薄膜トランジスタの有効性が確
認された。
は０．１ｃｍ2／Ｖｓであり、本実施形態に係る薄膜ト
ランジスタの移動度の１／７であった。この比較試験に
より、本実施形態に係る薄膜トランジスタの有効性が確
認された。
【００５７】図２は、本発明の第２の実施形態に係る薄
膜トランジスタの製造方法の各工程における薄膜トラン
ジスタの断面図である。以下、図２を参照して、本実施
形態に係る薄膜トランジスタの製造方法を説明する。
膜トランジスタの製造方法の各工程における薄膜トラン
ジスタの断面図である。以下、図２を参照して、本実施
形態に係る薄膜トランジスタの製造方法を説明する。
【００５８】先ず、図２（Ａ）に示すように、耐熱温度
が摂氏約１８０度のポリエーテルスルホン（ＰＥＳ）製
の樹脂基板１１上にカバー膜として二酸化シリコン膜１
２をスパッタ法により成膜した。
が摂氏約１８０度のポリエーテルスルホン（ＰＥＳ）製
の樹脂基板１１上にカバー膜として二酸化シリコン膜１
２をスパッタ法により成膜した。
【００５９】次いで、二酸化シリコン膜１２上にクロム
膜を成膜した後、フォトレジストをクロム膜上に塗布
し、フォトリソグラフィー及びドライエッチングによ
り、フォトレジストをパターニングし、マスク（図示せ
ず）を形成した。このマスクを用いて、クロム膜をドラ
イエッチングによりパターニングし、ゲート電極１３を
形成した。
膜を成膜した後、フォトレジストをクロム膜上に塗布
し、フォトリソグラフィー及びドライエッチングによ
り、フォトレジストをパターニングし、マスク（図示せ
ず）を形成した。このマスクを用いて、クロム膜をドラ
イエッチングによりパターニングし、ゲート電極１３を
形成した。
【００６０】次いで、図２（Ｂ）に示すように、スパッ
タリングにより、連続的に、ゲート電極１３を覆って二
酸化シリコン膜１２上に窒化シリコンからなるゲート絶
縁膜１４を形成し、さらに、ゲート絶縁膜１４上に活性
層としての非晶質シリコン膜１５を形成した。
タリングにより、連続的に、ゲート電極１３を覆って二
酸化シリコン膜１２上に窒化シリコンからなるゲート絶
縁膜１４を形成し、さらに、ゲート絶縁膜１４上に活性
層としての非晶質シリコン膜１５を形成した。
【００６１】次いで、図２（Ｃ）に示すように、イオン
ドーピング法により、水素を非晶質シリコン膜１５の全
面に導入した。このイオンドーピングにより、水素は非
晶質シリコン膜１５のみならず、非晶質シリコン膜１５
の直下に形成されているゲート絶縁膜１４中にも導入さ
れる。
ドーピング法により、水素を非晶質シリコン膜１５の全
面に導入した。このイオンドーピングにより、水素は非
晶質シリコン膜１５のみならず、非晶質シリコン膜１５
の直下に形成されているゲート絶縁膜１４中にも導入さ
れる。
【００６２】次いで、フォトレジストを非晶質シリコン
膜１５上に塗布し、フォトリソグラフィー及びドライエ
ッチングにより、フォトレジストをパターニングし、マ
スク（図示せず）を形成した。このマスクを用いて、図
２（Ｄ）に示すように、イオンドーピング法により、リ
ン（Ｐ）を非晶質シリコン膜１５内に導入し、ｎ型の不
純物導入領域１６を形成した。
膜１５上に塗布し、フォトリソグラフィー及びドライエ
ッチングにより、フォトレジストをパターニングし、マ
スク（図示せず）を形成した。このマスクを用いて、図
２（Ｄ）に示すように、イオンドーピング法により、リ
ン（Ｐ）を非晶質シリコン膜１５内に導入し、ｎ型の不
純物導入領域１６を形成した。
【００６３】なお、不純物導入領域１６の形成は、イオ
ンドーピング法に代えて、イオン注入法を用いてもおこ
なうことができる。
ンドーピング法に代えて、イオン注入法を用いてもおこ
なうことができる。
【００６４】次いで、マスクを除去した後、図２（Ｅ）
に示すように、不純物導入領域１６を含む非晶質シリコ
ン膜１５の全面にエキシマレーザー光を照射した。
に示すように、不純物導入領域１６を含む非晶質シリコ
ン膜１５の全面にエキシマレーザー光を照射した。
【００６５】次いで、フォトレジストを非晶質シリコン
膜１５上に塗布し、フォトリソグラフィー及びドライエ
ッチングにより、フォトレジストをパターニングし、マ
スク（図示せず）を形成した。このマスクを用いて、図
２（Ｆ）に示すように、非晶質シリコン膜１５をドライ
エッチングによりパターニングし、不純物導入領域１６
を含む非晶質シリコン膜１５をアイランド化した。
膜１５上に塗布し、フォトリソグラフィー及びドライエ
ッチングにより、フォトレジストをパターニングし、マ
スク（図示せず）を形成した。このマスクを用いて、図
２（Ｆ）に示すように、非晶質シリコン膜１５をドライ
エッチングによりパターニングし、不純物導入領域１６
を含む非晶質シリコン膜１５をアイランド化した。
【００６６】次いで、スパッタリングによりクロム膜を
全面に成膜した。
全面に成膜した。
【００６７】次いで、フォトレジストをクロム膜上に塗
布し、フォトリソグラフィー及びドライエッチングによ
り、フォトレジストをパターニングし、マスク（図示せ
ず）を形成した。このマスクを用いて、図２（Ｇ）に示
すように、クロム膜をドライエッチングによりパターニ
ングし、アイランド化した非晶質シリコン膜１５が上面
において露出している金属配線層１７を形成した。
布し、フォトリソグラフィー及びドライエッチングによ
り、フォトレジストをパターニングし、マスク（図示せ
ず）を形成した。このマスクを用いて、図２（Ｇ）に示
すように、クロム膜をドライエッチングによりパターニ
ングし、アイランド化した非晶質シリコン膜１５が上面
において露出している金属配線層１７を形成した。
【００６８】次いで、層間絶縁膜１８としての二酸化シ
リコン膜をスパッタリングにより全面に形成した。
リコン膜をスパッタリングにより全面に形成した。
【００６９】次いで、フォトレジストを二酸化シリコン
膜上に塗布し、フォトリソグラフィー及びドライエッチ
ングにより、フォトレジストをパターニングし、マスク
（図示せず）を形成した。このマスクを用いて、図２
（Ｈ）に示すように、ドライエッチングにより、金属配
線層１７に到達するコンタクトホール１８ａを層間絶縁
膜１８に形成した。
膜上に塗布し、フォトリソグラフィー及びドライエッチ
ングにより、フォトレジストをパターニングし、マスク
（図示せず）を形成した。このマスクを用いて、図２
（Ｈ）に示すように、ドライエッチングにより、金属配
線層１７に到達するコンタクトホール１８ａを層間絶縁
膜１８に形成した。
【００７０】次いで、スパッタ法により、コンタクトホ
ール１８ａが埋まるように、層間絶縁膜１８上にインジ
ウム錫酸化物（ＩＴＯ）その他の透明導電膜を成膜し
た。
ール１８ａが埋まるように、層間絶縁膜１８上にインジ
ウム錫酸化物（ＩＴＯ）その他の透明導電膜を成膜し
た。
【００７１】次いで、透明導電膜上にフォトレジストを
塗布した後、フォトリソグラフィー及びドライエッチン
グにより、フォトレジストをパターニングし、マスクを
形成した。このマスクを用いて、図２（Ｉ）に示すよう
に、透明導電膜をパターニングし、画素電極１９を形成
した。
塗布した後、フォトリソグラフィー及びドライエッチン
グにより、フォトレジストをパターニングし、マスクを
形成した。このマスクを用いて、図２（Ｉ）に示すよう
に、透明導電膜をパターニングし、画素電極１９を形成
した。
【００７２】最後に、コンタクト抵抗を改善するため
に、アニール処理を行った。
に、アニール処理を行った。
【００７３】以上の工程により、樹脂基板１１上に良好
な電気特性を示すコプラナ型非晶質シリコン薄膜トラン
ジスタが形成された。
な電気特性を示すコプラナ型非晶質シリコン薄膜トラン
ジスタが形成された。
【００７４】次いで、上述の製造方法の一具体例を以下
に挙げる。
に挙げる。
【００７５】先ず、図２（Ａ）に示すように、耐熱温度
が摂氏約１８０度のポリエーテルスルホン（ＰＥＳ）製
の樹脂基板１１上にカバー膜として二酸化シリコン膜１
２を、スパッタ法により、膜厚が２０００オングストロ
ームになるように成膜した。
が摂氏約１８０度のポリエーテルスルホン（ＰＥＳ）製
の樹脂基板１１上にカバー膜として二酸化シリコン膜１
２を、スパッタ法により、膜厚が２０００オングストロ
ームになるように成膜した。
【００７６】次いで、二酸化シリコン膜１２上にクロム
膜を成膜した後、このクロム膜をフォトリソグラフィー
及びドライエッチングによりパターニングし、ゲート電
極１３を形成した。
膜を成膜した後、このクロム膜をフォトリソグラフィー
及びドライエッチングによりパターニングし、ゲート電
極１３を形成した。
【００７７】次いで、図２（Ｂ）に示すように、スパッ
タリングにより、連続的に、ゲート絶縁膜１４と非晶質
シリコン膜１５とを形成した。成膜温度は摂氏１８０度
であった。膜厚は、ゲート絶縁膜１４が４５００オング
ストローム、非晶質シリコン膜１５が８００オングスト
ロームであった。
タリングにより、連続的に、ゲート絶縁膜１４と非晶質
シリコン膜１５とを形成した。成膜温度は摂氏１８０度
であった。膜厚は、ゲート絶縁膜１４が４５００オング
ストローム、非晶質シリコン膜１５が８００オングスト
ロームであった。
【００７８】次いで、図２（Ｃ）に示すように、イオン
ドーピング法により、水素を非晶質シリコン膜１５の全
面に導入した。
ドーピング法により、水素を非晶質シリコン膜１５の全
面に導入した。
【００７９】ドーピング条件は、加速電圧４０ｋｅＶ、
導入量は５×１０16ｃｍ-2とした。
導入量は５×１０16ｃｍ-2とした。
【００８０】次いで、非晶質シリコン膜１５上にマスク
（図示せず）を形成し、このマスクを用いて、図２
（Ｄ）に示すように、イオンドーピング法により、リン
（Ｐ）を非晶質シリコン膜１５内に導入し、ｎ型の不純
物導入領域１６を形成した。
（図示せず）を形成し、このマスクを用いて、図２
（Ｄ）に示すように、イオンドーピング法により、リン
（Ｐ）を非晶質シリコン膜１５内に導入し、ｎ型の不純
物導入領域１６を形成した。
【００８１】ドーピング条件は、リンが非晶質シリコン
膜１５にのみ導入されるように、加速電圧２０ｋｅＶ、
導入量は２×１０15ｃｍ-2とした。
膜１５にのみ導入されるように、加速電圧２０ｋｅＶ、
導入量は２×１０15ｃｍ-2とした。
【００８２】次いで、マスクを除去した後、図２（Ｅ）
に示すように、不純物導入領域１６を含む非晶質シリコ
ン膜１５の全面にエキシマレーザー光を照射した。
に示すように、不純物導入領域１６を含む非晶質シリコ
ン膜１５の全面にエキシマレーザー光を照射した。
【００８３】照射条件は次の通りであった。
【００８４】光源：ＸｅＣｌ光源 エネルギー密度：１８０ｍＪ／ｃｍ2 ビーム径：２５０×０．４ｍｍ スキャン照射ピッチ：０．０４ｍｍ このレーザー光照射後の非晶質シリコン膜１５中の水素
濃度は１０％であり、含有水素におけるＳｉ−Ｈ結合の
割合は９０％以上であった。
濃度は１０％であり、含有水素におけるＳｉ−Ｈ結合の
割合は９０％以上であった。
【００８５】なお、本条件における非晶質シリコン膜１
５が結晶化するレーザー光のエネルギー密度は２１０ｍ
Ｊ／ｃｍ2であった。
５が結晶化するレーザー光のエネルギー密度は２１０ｍ
Ｊ／ｃｍ2であった。
【００８６】次いで、図２（Ｆ）に示すように、不純物
導入領域１６を含む非晶質シリコン膜１５をアイランド
化した。
導入領域１６を含む非晶質シリコン膜１５をアイランド
化した。
【００８７】次いで、スパッタリングによりクロム膜を
全面に成膜した後、クロム膜をドライエッチングにより
パターニングし、アイランド化した非晶質シリコン膜１
５が上面において露出している金属配線層１７を形成し
た。
全面に成膜した後、クロム膜をドライエッチングにより
パターニングし、アイランド化した非晶質シリコン膜１
５が上面において露出している金属配線層１７を形成し
た。
【００８８】次いで、層間絶縁膜１８としての二酸化シ
リコン膜をスパッタリングにより全面に形成した後、図
２（Ｈ）に示すように、ドライエッチングにより、金属
配線層１７に到達するコンタクトホール１８ａを層間絶
縁膜１８に形成した。
リコン膜をスパッタリングにより全面に形成した後、図
２（Ｈ）に示すように、ドライエッチングにより、金属
配線層１７に到達するコンタクトホール１８ａを層間絶
縁膜１８に形成した。
【００８９】次いで、スパッタ法により、コンタクトホ
ール１８ａが埋まるように、層間絶縁膜１８上にインジ
ウム錫酸化物（ＩＴＯ）その他の透明導電膜を成膜し
た。
ール１８ａが埋まるように、層間絶縁膜１８上にインジ
ウム錫酸化物（ＩＴＯ）その他の透明導電膜を成膜し
た。
【００９０】次いで、この透明導電膜をパターニング
し、画素電極１９を形成した。
し、画素電極１９を形成した。
【００９１】最後に、コンタクト抵抗を改善するため
に、摂氏１６０度、１時間のアニール処理を行った。
に、摂氏１６０度、１時間のアニール処理を行った。
【００９２】以上の工程により、樹脂基板１１上に良好
な電気特性を示すコプラナ型非晶質シリコン薄膜トラン
ジスタが形成された。
な電気特性を示すコプラナ型非晶質シリコン薄膜トラン
ジスタが形成された。
【００９３】非晶質シリコン膜１５へのレーザー光照射
の効果を確認するために、上記の薄膜トランジスタの製
造方法において、図１（Ｅ）に示した非晶質シリコン膜
１５へのレーザー光照射の工程は実施せず、他の工程は
全て同様に実施し、比較対象としての薄膜トランジスタ
を製造した。
の効果を確認するために、上記の薄膜トランジスタの製
造方法において、図１（Ｅ）に示した非晶質シリコン膜
１５へのレーザー光照射の工程は実施せず、他の工程は
全て同様に実施し、比較対象としての薄膜トランジスタ
を製造した。
【００９４】上記の工程により製造された本実施形態に
係る薄膜トランジスタは十分に作動したのに対して、比
較対象の薄膜トランジスタは作動しなかった。この比較
試験により、本実施形態に係る薄膜トランジスタの有効
性が確認された。
係る薄膜トランジスタは十分に作動したのに対して、比
較対象の薄膜トランジスタは作動しなかった。この比較
試験により、本実施形態に係る薄膜トランジスタの有効
性が確認された。
【００９５】図３は、本発明の第３の実施形態に係る薄
膜トランジスタの製造方法の各工程における薄膜トラン
ジスタの断面図である。以下、図３を参照して、本実施
形態に係る薄膜トランジスタの製造方法を説明する。
膜トランジスタの製造方法の各工程における薄膜トラン
ジスタの断面図である。以下、図３を参照して、本実施
形態に係る薄膜トランジスタの製造方法を説明する。
【００９６】先ず、図３（Ａ）に示すように、耐熱温度
が摂氏約２５０度のシロキサン製の樹脂基板２１上にカ
バー膜として二酸化シリコン膜２２をスパッタ法により
成膜した。
が摂氏約２５０度のシロキサン製の樹脂基板２１上にカ
バー膜として二酸化シリコン膜２２をスパッタ法により
成膜した。
【００９７】次いで、二酸化シリコン膜２２上にクロム
膜を成膜した後、フォトレジストをクロム膜上に塗布
し、フォトリソグラフィー及びドライエッチングによ
り、フォトレジストをパターニングし、マスク（図示せ
ず）を形成した。このマスクを用いて、クロム膜をドラ
イエッチングによりパターニングし、ゲート電極２３を
形成した。
膜を成膜した後、フォトレジストをクロム膜上に塗布
し、フォトリソグラフィー及びドライエッチングによ
り、フォトレジストをパターニングし、マスク（図示せ
ず）を形成した。このマスクを用いて、クロム膜をドラ
イエッチングによりパターニングし、ゲート電極２３を
形成した。
【００９８】次いで、図３（Ｂ）に示すように、スパッ
タリングにより、連続的に、ゲート電極２３を覆って二
酸化シリコン膜２２上に窒化シリコンからなるゲート絶
縁膜２４を形成し、さらに、ゲート絶縁膜２４上に活性
層としての非晶質シリコン膜２５を形成した。
タリングにより、連続的に、ゲート電極２３を覆って二
酸化シリコン膜２２上に窒化シリコンからなるゲート絶
縁膜２４を形成し、さらに、ゲート絶縁膜２４上に活性
層としての非晶質シリコン膜２５を形成した。
【００９９】次いで、図３（Ｃ）に示すように、イオン
ドーピング法により、水素を非晶質シリコン膜２５の全
面に導入した。このイオンドーピングにより、水素は非
晶質シリコン膜２５のみならず、非晶質シリコン膜２５
の直下に形成されているゲート絶縁膜２４中にも導入さ
れる。
ドーピング法により、水素を非晶質シリコン膜２５の全
面に導入した。このイオンドーピングにより、水素は非
晶質シリコン膜２５のみならず、非晶質シリコン膜２５
の直下に形成されているゲート絶縁膜２４中にも導入さ
れる。
【０１００】次いで、フォトレジストを非晶質シリコン
膜２５上に塗布し、フォトリソグラフィー及びドライエ
ッチングにより、フォトレジストをパターニングし、マ
スク（図示せず）を形成した。このマスクを用いて、図
３（Ｄ）に示すように、イオンドーピング法により、リ
ン（Ｐ）を非晶質シリコン膜２５内に導入し、ｎ型の不
純物導入領域２６を形成した。
膜２５上に塗布し、フォトリソグラフィー及びドライエ
ッチングにより、フォトレジストをパターニングし、マ
スク（図示せず）を形成した。このマスクを用いて、図
３（Ｄ）に示すように、イオンドーピング法により、リ
ン（Ｐ）を非晶質シリコン膜２５内に導入し、ｎ型の不
純物導入領域２６を形成した。
【０１０１】次いで、フォトレジストを非晶質シリコン
膜２５上に塗布し、フォトリソグラフィー及びドライエ
ッチングにより、フォトレジストをパターニングし、マ
スク（図示せず）を形成した。このマスクを用いて、図
３（Ｅ）に示すように、非晶質シリコン膜２５をドライ
エッチングによりパターニングし、不純物導入領域２６
を含む非晶質シリコン膜２５をアイランド化した。
膜２５上に塗布し、フォトリソグラフィー及びドライエ
ッチングにより、フォトレジストをパターニングし、マ
スク（図示せず）を形成した。このマスクを用いて、図
３（Ｅ）に示すように、非晶質シリコン膜２５をドライ
エッチングによりパターニングし、不純物導入領域２６
を含む非晶質シリコン膜２５をアイランド化した。
【０１０２】次いで、スパッタリングによりクロム膜を
全面に成膜した。
全面に成膜した。
【０１０３】次いで、フォトレジストをクロム膜上に塗
布し、フォトリソグラフィー及びドライエッチングによ
り、フォトレジストをパターニングし、マスク（図示せ
ず）を形成した。このマスクを用いて、図３（Ｆ）に示
すように、クロム膜をドライエッチングによりパターニ
ングし、アイランド化した非晶質シリコン膜２５が上面
において露出している金属配線層２７を形成した。
布し、フォトリソグラフィー及びドライエッチングによ
り、フォトレジストをパターニングし、マスク（図示せ
ず）を形成した。このマスクを用いて、図３（Ｆ）に示
すように、クロム膜をドライエッチングによりパターニ
ングし、アイランド化した非晶質シリコン膜２５が上面
において露出している金属配線層２７を形成した。
【０１０４】次いで、層間絶縁膜２８としての二酸化シ
リコン膜をスパッタリングにより全面に形成した。
リコン膜をスパッタリングにより全面に形成した。
【０１０５】次いで、フォトレジストを二酸化シリコン
膜上に塗布し、フォトリソグラフィー及びドライエッチ
ングにより、フォトレジストをパターニングし、マスク
（図示せず）を形成した。このマスクを用いて、図３
（Ｇ）に示すように、ドライエッチングにより、金属配
線層２７に到達するコンタクトホール２８ａを層間絶縁
膜２８に形成した。
膜上に塗布し、フォトリソグラフィー及びドライエッチ
ングにより、フォトレジストをパターニングし、マスク
（図示せず）を形成した。このマスクを用いて、図３
（Ｇ）に示すように、ドライエッチングにより、金属配
線層２７に到達するコンタクトホール２８ａを層間絶縁
膜２８に形成した。
【０１０６】次いで、スパッタ法により、コンタクトホ
ール２８ａが埋まるように、層間絶縁膜２８上にインジ
ウム錫酸化物（ＩＴＯ）その他の透明導電膜を成膜し
た。
ール２８ａが埋まるように、層間絶縁膜２８上にインジ
ウム錫酸化物（ＩＴＯ）その他の透明導電膜を成膜し
た。
【０１０７】次いで、透明導電膜上にフォトレジストを
塗布した後、フォトリソグラフィー及びドライエッチン
グにより、フォトレジストをパターニングし、マスクを
形成した。このマスクを用いて、図３（Ｈ）に示すよう
に、透明導電膜をパターニングし、画素電極２９を形成
した。
塗布した後、フォトリソグラフィー及びドライエッチン
グにより、フォトレジストをパターニングし、マスクを
形成した。このマスクを用いて、図３（Ｈ）に示すよう
に、透明導電膜をパターニングし、画素電極２９を形成
した。
【０１０８】次いで、コンタクト抵抗を改善するため
に、アニール処理を行った。
に、アニール処理を行った。
【０１０９】次いで、図３（Ｉ）に示すように、薄膜ト
ランジスタのドレインを構成する不純物領域２６ａとソ
ースを構成する不純物領域２６ｂとの間に電界を印加し
た。電界を印加するためには、ドレイン及びソースに接
続する２つの電極を形成し、これら２つの電極間に電圧
を印可すればよい。
ランジスタのドレインを構成する不純物領域２６ａとソ
ースを構成する不純物領域２６ｂとの間に電界を印加し
た。電界を印加するためには、ドレイン及びソースに接
続する２つの電極を形成し、これら２つの電極間に電圧
を印可すればよい。
【０１１０】このように、薄膜トランジスタのドレイン
及びソースの間に電界を印可することにより、薄膜トラ
ンジスタの移動度を大きくすることができた。
及びソースの間に電界を印可することにより、薄膜トラ
ンジスタの移動度を大きくすることができた。
【０１１１】以上の工程により、樹脂基板２１上に良好
な電気特性を示すコプラナ型非晶質シリコン薄膜トラン
ジスタが形成された。
な電気特性を示すコプラナ型非晶質シリコン薄膜トラン
ジスタが形成された。
【０１１２】次いで、上述の製造方法の一具体例を以下
に挙げる。
に挙げる。
【０１１３】先ず、図３（Ａ）に示すように、耐熱温度
が摂氏約２５０度のシロキサン製の樹脂基板２１上にカ
バー膜として二酸化シリコン膜２２を、スパッタ法によ
り、膜厚が２０００オングストロームになるように成膜
した。
が摂氏約２５０度のシロキサン製の樹脂基板２１上にカ
バー膜として二酸化シリコン膜２２を、スパッタ法によ
り、膜厚が２０００オングストロームになるように成膜
した。
【０１１４】次いで、二酸化シリコン膜２２上にクロム
膜を成膜した後、このクロム膜をフォトリソグラフィー
及びドライエッチングによりパターニングし、ゲート電
極２３を形成した。
膜を成膜した後、このクロム膜をフォトリソグラフィー
及びドライエッチングによりパターニングし、ゲート電
極２３を形成した。
【０１１５】次いで、図３（Ｂ）に示すように、スパッ
タリングにより、連続的に、ゲート絶縁膜２４と非晶質
シリコン膜２５とを形成した。成膜温度は摂氏１８０度
であった。膜厚は、ゲート絶縁膜２４が４５００オング
ストローム、非晶質シリコン膜２５が８００オングスト
ロームであった。
タリングにより、連続的に、ゲート絶縁膜２４と非晶質
シリコン膜２５とを形成した。成膜温度は摂氏１８０度
であった。膜厚は、ゲート絶縁膜２４が４５００オング
ストローム、非晶質シリコン膜２５が８００オングスト
ロームであった。
【０１１６】次いで、図３（Ｃ）に示すように、イオン
ドーピング法により、水素を非晶質シリコン膜２５の全
面に導入した。
ドーピング法により、水素を非晶質シリコン膜２５の全
面に導入した。
【０１１７】ドーピング条件は、加速電圧４０ｋｅＶ、
導入量は５×１０16ｃｍ-2とした。
導入量は５×１０16ｃｍ-2とした。
【０１１８】次いで、非晶質シリコン膜２５上にマスク
（図示せず）を形成し、このマスクを用いて、図３
（Ｄ）に示すように、イオンドーピング法により、リン
（Ｐ）を非晶質シリコン膜２５内に導入し、ｎ型の不純
物導入領域２６を形成した。
（図示せず）を形成し、このマスクを用いて、図３
（Ｄ）に示すように、イオンドーピング法により、リン
（Ｐ）を非晶質シリコン膜２５内に導入し、ｎ型の不純
物導入領域２６を形成した。
【０１１９】ドーピング条件は、リンが非晶質シリコン
膜２５にのみ導入されるように、加速電圧２０ｋｅＶ、
導入量は２×１０15ｃｍ-2とした。
膜２５にのみ導入されるように、加速電圧２０ｋｅＶ、
導入量は２×１０15ｃｍ-2とした。
【０１２０】次いで、図３（Ｅ）に示すように、不純物
導入領域２６を含む非晶質シリコン膜２５をアイランド
化した。
導入領域２６を含む非晶質シリコン膜２５をアイランド
化した。
【０１２１】次いで、スパッタリングによりクロム膜を
全面に成膜した後、クロム膜をドライエッチングにより
パターニングし、図３（Ｆ）に示すように、アイランド
化した非晶質シリコン膜２５が上面において露出してい
る金属配線層２７を形成した。
全面に成膜した後、クロム膜をドライエッチングにより
パターニングし、図３（Ｆ）に示すように、アイランド
化した非晶質シリコン膜２５が上面において露出してい
る金属配線層２７を形成した。
【０１２２】次いで、層間絶縁膜２８としての二酸化シ
リコン膜をスパッタリングにより全面に形成した後、図
３（Ｇ）に示すように、ドライエッチングにより、金属
配線層２７に到達するコンタクトホール２８ａを層間絶
縁膜２８に形成した。
リコン膜をスパッタリングにより全面に形成した後、図
３（Ｇ）に示すように、ドライエッチングにより、金属
配線層２７に到達するコンタクトホール２８ａを層間絶
縁膜２８に形成した。
【０１２３】次いで、スパッタ法により、コンタクトホ
ール２８ａが埋まるように、層間絶縁膜２８上にインジ
ウム錫酸化物（ＩＴＯ）その他の透明導電膜を成膜し
た。
ール２８ａが埋まるように、層間絶縁膜２８上にインジ
ウム錫酸化物（ＩＴＯ）その他の透明導電膜を成膜し
た。
【０１２４】次いで、この透明導電膜をパターニング
し、画素電極２９を形成した。
し、画素電極２９を形成した。
【０１２５】最後に、コンタクト抵抗を改善するため
に、摂氏１６０度、１時間のアニール処理を行った。
に、摂氏１６０度、１時間のアニール処理を行った。
【０１２６】このようにして形成された薄膜トランジス
タの動作状態を測定したところ、明瞭なトランジスタ動
作を示すことはなく、逆に、抵抗体としての動作を示し
た。
タの動作状態を測定したところ、明瞭なトランジスタ動
作を示すことはなく、逆に、抵抗体としての動作を示し
た。
【０１２７】次いで、図３（Ｉ）に示すように、薄膜ト
ランジスタのドレインを構成する不純物領域２６ａとソ
ースを構成する不純物領域２６ｂとの間に５０Ｖの電界
を印加した。
ランジスタのドレインを構成する不純物領域２６ａとソ
ースを構成する不純物領域２６ｂとの間に５０Ｖの電界
を印加した。
【０１２８】この段階において、薄膜トランジスタの移
動度を再測定したところ、明瞭なトランジスタ動作を示
し、その移動度は０．６ｃｍ2／Ｖｓであった。すなわ
ち、電界の印加により、トランジスタが形成された。
動度を再測定したところ、明瞭なトランジスタ動作を示
し、その移動度は０．６ｃｍ2／Ｖｓであった。すなわ
ち、電界の印加により、トランジスタが形成された。
【０１２９】また、電界印加後の非晶質シリコン膜２５
中の水素濃度は１０％であり、含有水素におけるＳｉ−
Ｈ結合の割合は９０％以上であった。
中の水素濃度は１０％であり、含有水素におけるＳｉ−
Ｈ結合の割合は９０％以上であった。
【０１３０】以上のように、第１乃至第３の実施形態に
係る薄膜トランジスタの製造方法における非晶質シリコ
ン膜へのレーザー光の照射及び非晶質シリコン膜への電
界の印加は何れも熱エネルギーを利用せずに室温で処理
可能なプロセスである。このため、第１乃至第３の実施
形態に係る薄膜トランジスタの製造方法によれば、耐熱
温度の低い樹脂基板に対して、その耐熱温度以上の温度
負荷が作用することなく、非晶質シリコン膜からなる薄
膜トランジスタを樹脂基板上に形成することが可能にな
る。
係る薄膜トランジスタの製造方法における非晶質シリコ
ン膜へのレーザー光の照射及び非晶質シリコン膜への電
界の印加は何れも熱エネルギーを利用せずに室温で処理
可能なプロセスである。このため、第１乃至第３の実施
形態に係る薄膜トランジスタの製造方法によれば、耐熱
温度の低い樹脂基板に対して、その耐熱温度以上の温度
負荷が作用することなく、非晶質シリコン膜からなる薄
膜トランジスタを樹脂基板上に形成することが可能にな
る。
【０１３１】また、上記の第１乃至第３の実施形態に係
る薄膜トランジスタの製造方法により製造された薄膜ト
ランジスタを液晶表示装置に用いることにより、液晶表
示装置の軽量化及び薄型化を図ることが可能になる。
る薄膜トランジスタの製造方法により製造された薄膜ト
ランジスタを液晶表示装置に用いることにより、液晶表
示装置の軽量化及び薄型化を図ることが可能になる。
【０１３２】なお、本薄膜トランジスタを適用する液晶
表示装置の種類は問わない。透過型、ＣＯＴ（Ｃｏｌｏ
ｒ ｆｉｌｔｅｒ Ｏｎ ＴＦＴ）型及び反射型の何れ
の液晶表示装置にも適用することが可能である。
表示装置の種類は問わない。透過型、ＣＯＴ（Ｃｏｌｏ
ｒ ｆｉｌｔｅｒ Ｏｎ ＴＦＴ）型及び反射型の何れ
の液晶表示装置にも適用することが可能である。
【０１３３】なお、上記の各実施形態の説明において
は、本発明の特徴となる部分について主に説明し、本分
野において通常の知識を有する者にとって既知の事項に
ついては特に詳述していないが、たとえ記載がなくても
これらの事項は上記の者にとっては類推可能な事項に属
する。
は、本発明の特徴となる部分について主に説明し、本分
野において通常の知識を有する者にとって既知の事項に
ついては特に詳述していないが、たとえ記載がなくても
これらの事項は上記の者にとっては類推可能な事項に属
する。
【０１３４】なお、本明細書における「樹脂基板」の語
は、板状のもののみならず、ダイオード素子を形成する
ことができる全ての樹脂製材料を指すものとする。従っ
て、例えば、樹脂フィルムも「樹脂基板」の中に含まれ
る。
は、板状のもののみならず、ダイオード素子を形成する
ことができる全ての樹脂製材料を指すものとする。従っ
て、例えば、樹脂フィルムも「樹脂基板」の中に含まれ
る。
【０１３５】
【発明の効果】以上のように、本発明に係る薄膜トラン
ジスタの製造方法においては、熱エネルギーを利用せず
に室温で処理可能なプロセス、例えば、レーザー光の照
射または電界の印加などのプロセスを用いているため、
耐熱温度の低い樹脂基板に対して、その耐熱温度以上の
温度負荷が作用することがない。このため、本発明に係
る薄膜トランジスタの製造方法によれば、電気的に良好
な特性を有する非晶質シリコン膜からなる薄膜トランジ
スタを樹脂基板上に形成することが可能になる。
ジスタの製造方法においては、熱エネルギーを利用せず
に室温で処理可能なプロセス、例えば、レーザー光の照
射または電界の印加などのプロセスを用いているため、
耐熱温度の低い樹脂基板に対して、その耐熱温度以上の
温度負荷が作用することがない。このため、本発明に係
る薄膜トランジスタの製造方法によれば、電気的に良好
な特性を有する非晶質シリコン膜からなる薄膜トランジ
スタを樹脂基板上に形成することが可能になる。
【０１３６】また、本発明に係る薄膜トランジスタの製
造方法により製造された薄膜トランジスタを液晶表示装
置に用いることにより、液晶表示装置の軽量化及び薄型
化を図ることが可能になる。
造方法により製造された薄膜トランジスタを液晶表示装
置に用いることにより、液晶表示装置の軽量化及び薄型
化を図ることが可能になる。
【図１】図１は、本発明の第１の実施形態に係る薄膜ト
ランジスタの製造方法の各工程における薄膜トランジス
タの断面図である。
ランジスタの製造方法の各工程における薄膜トランジス
タの断面図である。
【図２】図２は、本発明の第２の実施形態に係る薄膜ト
ランジスタの製造方法の各工程における薄膜トランジス
タの断面図である。
ランジスタの製造方法の各工程における薄膜トランジス
タの断面図である。
【図３】図３は、本発明の第３の実施形態に係る薄膜ト
ランジスタの製造方法の各工程における薄膜トランジス
タの断面図である。
ランジスタの製造方法の各工程における薄膜トランジス
タの断面図である。
１、１１、２１ 樹脂基板 ２、１２、２２ 二酸化シリコン膜 ３、１３、２３ ゲート電極 ４、１４、２４ ゲート絶縁膜 ５、１５、２５ 非晶質シリコン膜 ６ チャネル保護膜 ７ ｎ導電型非晶質シリコン膜 ８、１７、２７ 金属配線層 ９、１８、２８ 層間絶縁膜 ９ａ、１８ａ、２８ａ コンタクトホール １０、１９、２９ 画素電極 １６、２６ 不純物導入領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６２７Ｆ ６１８Ｚ Ｆターム(参考） 2H092 JA24 JA26 KA05 MA05 MA27 MA30 MA37 NA27 4M104 AA01 AA08 AA09 BB01 BB13 BB36 BB39 CC01 CC05 DD08 DD16 DD26 DD37 DD43 DD65 DD78 EE02 EE03 EE05 EE16 EE17 5F052 AA02 AA11 BA01 BB07 CA09 DA02 DB03 DB07 EA02 EA12 EA15 HA06 JA01 5F110 AA17 BB01 CC07 CC08 DD01 DD06 DD13 EE04 FF03 FF07 FF28 FF30 GG02 GG15 GG25 GG33 GG34 GG43 GG45 GG51 GG58 HJ01 HJ04 HJ12 HJ13 HJ22 HJ23 HK04 HK09 HK16 HK21 HK33 HK35 HL07 HL23 HL27 NN02 NN03 NN14 NN23 NN24 NN34 NN35 PP03 PP06 QQ09 QQ21
Claims (9)
- 【請求項１】 水素を含有した非晶質シリコン膜を樹脂
基板上に形成する第１の過程と、 前記非晶質シリコン膜が結晶化するしきい値強度以下の
強度でレーザー光を前記非晶質シリコン膜に照射する第
２の過程と、 を備えることを特徴とする薄膜トランジスタの製造方
法。 - 【請求項２】 水素を含有した非晶質シリコン膜を樹脂
基板上に形成する第１の過程と、 前記非晶質シリコン膜に電界を印可する第２の過程と、 を備えることを特徴とする薄膜トランジスタの製造方
法。 - 【請求項３】 前記第１の過程は、 スパッタリングにより、非晶質シリコン膜を前記樹脂基
板上に形成する第３の過程と、 前記非晶質シリコン膜に水素をイオンドーピングする第
４の過程と、 を備えることを特徴とする請求項１または２に記載の薄
膜トランジスタの製造方法。 - 【請求項４】 前記第２の過程において、前記しきい値
強度の７０％以上、かつ、前記しきい値強度未満の強度
のレーザー光を前記非晶質シリコン膜に照射することを
特徴とする請求項１または３に記載の薄膜トランジスタ
の製造方法。 - 【請求項５】 樹脂基板上に絶縁膜を形成する第１の過
程と、 前記絶縁膜上にゲート電極を形成する第２の過程と、 前記ゲート電極を覆って前記絶縁膜上にゲート絶縁膜を
形成する第３の過程と、 前記ゲート絶縁膜上に第１の非晶質シリコン膜を形成す
る第４の過程と、 前記第１の非晶質シリコン膜上にチャネル保護膜を形成
する第５の過程と、 前記チャネル保護膜上から前記第１の非晶質シリコン膜
にレーザー光を照射する第６の過程と、 前記チャネル保護膜をアイランド化する第７の過程と、 不純物を含有する第２の非晶質シリコン膜を前記チャネ
ル保護膜を覆って前記第１の非晶質シリコン膜上に形成
する第８の過程と、 前記第２の非晶質シリコン膜、前記第１の非晶質シリコ
ン膜及び前記ゲート絶縁膜をアイランド化する第９の過
程と、 前記第９の過程においてアイランド化された前記第２の
非晶質シリコン膜の一部が露出するように、前記第２の
非晶質シリコン膜、前記第１の非晶質シリコン膜及び前
記ゲート絶縁膜の周囲に金属配線層を形成する第１０の
過程と、 前記金属配線層をマスクとして、前記第２の非晶質シリ
コン膜を除去し、前記第７の過程においてアイランド化
された前記チャネル保護膜を露出させる第１１の過程
と、 全面に層間絶縁膜を形成する第１２の過程と、 前記金属配線層に到達するコンタクトホールを前記層間
絶縁膜に形成する第１３の過程と、 前記コンタクトホールが埋まるように前記層間絶縁膜上
に画素電極となる金属膜を形成する第１４の過程と、 を備える薄膜トランジスタの製造方法。 - 【請求項６】 樹脂基板上に絶縁膜を形成する第１の過
程と、 前記絶縁膜上にゲート電極を形成する第２の過程と、 前記ゲート電極を覆って前記絶縁膜上にゲート絶縁膜を
形成する第３の過程と、 前記ゲート絶縁膜上に第１の非晶質シリコン膜を形成す
る第４の過程と、 前記第１の非晶質シリコン膜に水素を導入する第５の過
程と、 前記第１の非晶質シリコン膜に選択的に不純物を導入
し、不純物形成領域を形成する第６の過程と、 前記不純物形成領域を含む前記第１の非晶質シリコン膜
の全面にレーザー光を照射する第７の過程と、 前記不純物形成領域が含まれるように、前記第１の非晶
質シリコン膜をアイランド化する第８の過程と、 前記第８の過程においてアイランド化した前記第１の非
晶質シリコン膜に接して金属配線層を形成する第９の過
程と、 全面に層間絶縁膜を形成する第１０の過程と、 前記金属配線層に到達するコンタクトホールを前記層間
絶縁膜に形成する第１１の過程と、 前記コンタクトホールが埋まるように前記層間絶縁膜上
に画素電極となる金属膜を形成する第１２の過程と、 を備える薄膜トランジスタの製造方法。 - 【請求項７】 樹脂基板上に絶縁膜を形成する第１の過
程と、 前記絶縁膜上にゲート電極を形成する第２の過程と、 前記ゲート電極を覆って前記絶縁膜上にゲート絶縁膜を
形成する第３の過程と、 前記ゲート絶縁膜上に第１の非晶質シリコン膜を形成す
る第４の過程と、 前記第１の非晶質シリコン膜に水素を導入する第５の過
程と、 前記第１の非晶質シリコン膜に選択的に不純物を導入
し、不純物形成領域を形成する第６の過程と、 前記不純物形成領域が含まれるように、前記第１の非晶
質シリコン膜をアイランド化する第７の過程と、 前記第７の過程においてアイランド化した前記第１の非
晶質シリコン膜に接して金属配線層を形成する第８の過
程と、 全面に層間絶縁膜を形成する第９の過程と、 前記金属配線層に到達するコンタクトホールを前記層間
絶縁膜に形成する第１０の過程と、 前記コンタクトホールが埋まるように前記層間絶縁膜上
に画素電極となる金属膜を形成する第１１の過程と、 薄膜トランジスタのソースとなる不純物形成領域とドレ
インとなる不純物形成領域との間に電界を印可する第１
２の過程と、 を備える薄膜トランジスタの製造方法。 - 【請求項８】 請求項１乃至７の何れか一項に記載の薄
膜トランジスタの製造方法により製造された薄膜トラン
ジスタを用いて液晶表示装置を製造する方法。 - 【請求項９】 請求項１乃至７の何れか一項に記載の薄
膜トランジスタの製造方法により製造された薄膜トラン
ジスタを備える液晶表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001111360A JP4860833B2 (ja) | 2001-04-10 | 2001-04-10 | 薄膜トランジスタの製造方法 |
| KR10-2002-0019158A KR100525527B1 (ko) | 2001-04-10 | 2002-04-09 | 박막 트랜지스터 제조 방법 |
| US10/119,164 US6921685B2 (en) | 2001-04-10 | 2002-04-09 | Method of fabricating thin film transistor |
| TW091107175A TW543204B (en) | 2001-04-10 | 2002-04-10 | Method of fabricating thin film transistor |
| KR1020050013631A KR20050036918A (ko) | 2001-04-10 | 2005-02-18 | 박막 트랜지스터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001111360A JP4860833B2 (ja) | 2001-04-10 | 2001-04-10 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002313718A true JP2002313718A (ja) | 2002-10-25 |
| JP4860833B2 JP4860833B2 (ja) | 2012-01-25 |
Family
ID=18962977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001111360A Expired - Fee Related JP4860833B2 (ja) | 2001-04-10 | 2001-04-10 | 薄膜トランジスタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6921685B2 (ja) |
| JP (1) | JP4860833B2 (ja) |
| KR (2) | KR100525527B1 (ja) |
| TW (1) | TW543204B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010067483A1 (ja) * | 2008-12-11 | 2010-06-17 | シャープ株式会社 | 薄膜トランジスタ及びその製造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100679917B1 (ko) * | 2000-09-09 | 2007-02-07 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 및 그 제조방법 |
| JP2002303879A (ja) * | 2001-04-03 | 2002-10-18 | Nec Corp | アクティブマトリクス基板及びその製造方法 |
| KR100720529B1 (ko) * | 2005-12-29 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속배선 및 그의 형성방법 |
| TW200830426A (en) * | 2007-01-12 | 2008-07-16 | Xu-Xin Chen | Method for fabricating a bottom-gate low-temperature polysilicon thin film transistor |
| JP2009099636A (ja) * | 2007-10-15 | 2009-05-07 | Hitachi Displays Ltd | 表示装置および表示装置の製造方法 |
| KR101507967B1 (ko) * | 2008-09-23 | 2015-04-03 | 삼성디스플레이 주식회사 | 비정질 실리콘층 형성 방법 및 이를 이용한 액정표시장치 제조 방법 |
| WO2013021416A1 (ja) * | 2011-08-09 | 2013-02-14 | パナソニック株式会社 | 薄膜半導体装置及び薄膜半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0851220A (ja) * | 1995-09-08 | 1996-02-20 | Semiconductor Energy Lab Co Ltd | 半導体材料およびその作製方法 |
| WO2000062336A1 (fr) * | 1999-04-09 | 2000-10-19 | Societe De Production Et De Recherches Appliquees | Procede de criblage d'une banque d'expression d'adn |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5635407A (en) | 1979-08-31 | 1981-04-08 | Fujitsu Ltd | Manufacture of amorphous silicon film |
| JPS6476715A (en) | 1987-09-17 | 1989-03-22 | Nec Corp | Manufacture of polycrystalline semiconductor thin film |
| JPH01241862A (ja) * | 1988-03-24 | 1989-09-26 | Sony Corp | 表示装置の製造方法 |
| US5578520A (en) * | 1991-05-28 | 1996-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for annealing a semiconductor |
| JP3344072B2 (ja) * | 1994-03-31 | 2002-11-11 | ソニー株式会社 | 薄膜トランジスタの製造方法 |
| JP3364081B2 (ja) * | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3361670B2 (ja) | 1995-11-13 | 2003-01-07 | シャープ株式会社 | 半導体装置およびその製造方法 |
| GB9613065D0 (en) | 1996-06-21 | 1996-08-28 | Philips Electronics Nv | Electronic device manufacture |
| JP4127416B2 (ja) * | 1997-07-16 | 2008-07-30 | 株式会社半導体エネルギー研究所 | 光センサ、光センサの作製方法、リニアイメージセンサ及びエリアセンサ |
| JPH11103064A (ja) | 1997-09-26 | 1999-04-13 | Sharp Corp | 半導体装置の製造方法 |
| KR20000008068A (ko) * | 1998-07-10 | 2000-02-07 | 장진 | 전계와 플라즈마를 이용한 비정질 막의 결정화 방법 |
| TW445545B (en) * | 1999-03-10 | 2001-07-11 | Mitsubishi Electric Corp | Laser heat treatment method, laser heat treatment apparatus and semiconductor device |
| JP5408829B2 (ja) * | 1999-12-28 | 2014-02-05 | ゲットナー・ファンデーション・エルエルシー | アクティブマトリックス基板の製造方法 |
-
2001
- 2001-04-10 JP JP2001111360A patent/JP4860833B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-09 US US10/119,164 patent/US6921685B2/en not_active Expired - Fee Related
- 2002-04-09 KR KR10-2002-0019158A patent/KR100525527B1/ko not_active IP Right Cessation
- 2002-04-10 TW TW091107175A patent/TW543204B/zh not_active IP Right Cessation
-
2005
- 2005-02-18 KR KR1020050013631A patent/KR20050036918A/ko not_active Application Discontinuation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0851220A (ja) * | 1995-09-08 | 1996-02-20 | Semiconductor Energy Lab Co Ltd | 半導体材料およびその作製方法 |
| WO2000062336A1 (fr) * | 1999-04-09 | 2000-10-19 | Societe De Production Et De Recherches Appliquees | Procede de criblage d'une banque d'expression d'adn |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010067483A1 (ja) * | 2008-12-11 | 2010-06-17 | シャープ株式会社 | 薄膜トランジスタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100525527B1 (ko) | 2005-11-02 |
| US6921685B2 (en) | 2005-07-26 |
| TW543204B (en) | 2003-07-21 |
| KR20020079527A (ko) | 2002-10-19 |
| US20020192882A1 (en) | 2002-12-19 |
| KR20050036918A (ko) | 2005-04-20 |
| JP4860833B2 (ja) | 2012-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6133620A (en) | Semiconductor device and process for fabricating the same | |
| JP4802364B2 (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 | |
| US7642605B2 (en) | Semiconductor device | |
| KR100234345B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR20050036918A (ko) | 박막 트랜지스터 제조 방법 | |
| JP3910229B2 (ja) | 半導体薄膜の作製方法 | |
| JP2004063845A (ja) | 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置 | |
| JP4312741B2 (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| US5897345A (en) | Semiconductor device and process for fabricating the same | |
| JP2001189462A (ja) | 半導体装置の作製方法 | |
| US5770486A (en) | Method of forming a transistor with an LDD structure | |
| JPH11354441A (ja) | 半導体装置の製造方法 | |
| JPH1050609A (ja) | 薄膜状半導体装置の作製方法 | |
| JPH04226040A (ja) | 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板 | |
| JP2701711B2 (ja) | 多結晶シリコン薄膜の製造方法 | |
| JP3413710B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP5414708B2 (ja) | 半導体装置の製造方法 | |
| JP2000332258A (ja) | 薄膜トランジスタの製造方法 | |
| JP4461731B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH11111985A (ja) | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 | |
| JP3602344B2 (ja) | 薄膜トランジスタ及びその作製方法 | |
| JP3357321B2 (ja) | 半導体装置の作製方法 | |
| JPH1187724A (ja) | 半導体素子の製造方法 | |
| JP2004179330A (ja) | 半導体装置およびその作製方法 | |
| JPH0936369A (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080215 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080828 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100316 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |