JPH0936369A - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JPH0936369A JPH0936369A JP20658795A JP20658795A JPH0936369A JP H0936369 A JPH0936369 A JP H0936369A JP 20658795 A JP20658795 A JP 20658795A JP 20658795 A JP20658795 A JP 20658795A JP H0936369 A JPH0936369 A JP H0936369A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- hydrogen
- film
- semiconductor thin
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ボトムゲート型の薄膜トランジスタに対する
水素化処理を効率化する。 【解決手段】 絶縁基板１上にゲート電極３をパタニン
グ形成し、さらにゲート電極３を第１ゲート絶縁膜５及
び第２ゲート絶縁膜６で被覆する。第２ゲート絶縁膜６
の上に多結晶性の半導体薄膜７をパタニング形成し、さ
らにこの半導体薄膜７に不純物を選択的に注入してボト
ムゲート型の薄膜トランジスタ９に加工する。半導体薄
膜７に水素を拡散して薄膜トランジスタ９の特性を改善
する。この為、水素の外方透過を阻止可能な緻密組成の
水素遮断膜１１を半導体薄膜７の上に成膜した状態で、
絶縁基板１を加熱処理し遊離水素を半導体薄膜７に内方
拡散して固体化する。この際、水素遮断膜１１の成膜に
先立って遊離水素の供給源となる水素プラズマ１３中に
半導体薄膜７の表面を暴露する。
水素化処理を効率化する。 【解決手段】 絶縁基板１上にゲート電極３をパタニン
グ形成し、さらにゲート電極３を第１ゲート絶縁膜５及
び第２ゲート絶縁膜６で被覆する。第２ゲート絶縁膜６
の上に多結晶性の半導体薄膜７をパタニング形成し、さ
らにこの半導体薄膜７に不純物を選択的に注入してボト
ムゲート型の薄膜トランジスタ９に加工する。半導体薄
膜７に水素を拡散して薄膜トランジスタ９の特性を改善
する。この為、水素の外方透過を阻止可能な緻密組成の
水素遮断膜１１を半導体薄膜７の上に成膜した状態で、
絶縁基板１を加熱処理し遊離水素を半導体薄膜７に内方
拡散して固体化する。この際、水素遮断膜１１の成膜に
先立って遊離水素の供給源となる水素プラズマ１３中に
半導体薄膜７の表面を暴露する。
Description
【０００１】
【産業上の利用分野】本発明はボトムゲート型の薄膜ト
ランジスタが集積形成された薄膜半導体装置の製造方法
に関する。より詳しくは、薄膜トランジスタの活性層と
なる多結晶性の半導体薄膜の水素化技術に関する。
ランジスタが集積形成された薄膜半導体装置の製造方法
に関する。より詳しくは、薄膜トランジスタの活性層と
なる多結晶性の半導体薄膜の水素化技術に関する。
【０００２】
【従来の技術】薄膜半導体装置はアクティブマトリクス
型表示装置の能動素子基板（駆動基板）等に利用でき、
近年盛んに開発が進められている。薄膜半導体装置は絶
縁基板上に薄膜トランジスタを集積形成したものであ
る。薄膜トランジスタにはトップゲート型とボトムゲー
ト型がある。前者は絶縁基板の上に半導体薄膜を成膜し
その上にゲート絶縁膜を介してゲート電極をパタニング
する。これに対し、後者は絶縁基板の上にゲート電極を
パタニング形成した後ゲート絶縁膜を介してその上に半
導体薄膜を成膜する。ボトムゲート型は半導体薄膜が絶
縁基板から離間している為汚染の惧れが少なく信頼性が
優れており、有望視されている。半導体薄膜としては従
来から非晶質シリコン又は多結晶シリコンが用いられて
いる。多結晶シリコンは非晶質シリコンに比べ移動度が
高い為動作特性の優れた薄膜トランジスタが得られる。
さらに、多結晶シリコン薄膜トランジスタの特性を向上
する為、従来から水素化処理が行なわれている。これ
は、ボトムゲート型の薄膜トランジスタを作成した後、
表面に露出した多結晶シリコンを水素プラズマ又は水素
ガス中に暴露して行なう。この水素化処理によって導入
された水素原子は多結晶シリコンの結晶粒界に拡散しダ
ングリングボンドと結合する為、トラップ密度は小さく
なり障壁ポテンシャルが低くなる。この為多結晶シリコ
ン薄膜トランジスタ内でのキャリア移動度が高くなりオ
ン電流を増加できる。又トラップ準位が減少する事によ
りリーク電流を抑制できる。さらには、導入された水素
原子の一部は多結晶シリコンからなる半導体薄膜とゲー
ト絶縁膜との境界にある界面準位とも結合するので、ト
ランジスタの閾値電圧を低くできる。
型表示装置の能動素子基板（駆動基板）等に利用でき、
近年盛んに開発が進められている。薄膜半導体装置は絶
縁基板上に薄膜トランジスタを集積形成したものであ
る。薄膜トランジスタにはトップゲート型とボトムゲー
ト型がある。前者は絶縁基板の上に半導体薄膜を成膜し
その上にゲート絶縁膜を介してゲート電極をパタニング
する。これに対し、後者は絶縁基板の上にゲート電極を
パタニング形成した後ゲート絶縁膜を介してその上に半
導体薄膜を成膜する。ボトムゲート型は半導体薄膜が絶
縁基板から離間している為汚染の惧れが少なく信頼性が
優れており、有望視されている。半導体薄膜としては従
来から非晶質シリコン又は多結晶シリコンが用いられて
いる。多結晶シリコンは非晶質シリコンに比べ移動度が
高い為動作特性の優れた薄膜トランジスタが得られる。
さらに、多結晶シリコン薄膜トランジスタの特性を向上
する為、従来から水素化処理が行なわれている。これ
は、ボトムゲート型の薄膜トランジスタを作成した後、
表面に露出した多結晶シリコンを水素プラズマ又は水素
ガス中に暴露して行なう。この水素化処理によって導入
された水素原子は多結晶シリコンの結晶粒界に拡散しダ
ングリングボンドと結合する為、トラップ密度は小さく
なり障壁ポテンシャルが低くなる。この為多結晶シリコ
ン薄膜トランジスタ内でのキャリア移動度が高くなりオ
ン電流を増加できる。又トラップ準位が減少する事によ
りリーク電流を抑制できる。さらには、導入された水素
原子の一部は多結晶シリコンからなる半導体薄膜とゲー
ト絶縁膜との境界にある界面準位とも結合するので、ト
ランジスタの閾値電圧を低くできる。
【０００３】
【発明が解決しようとする課題】ボトムゲート型の薄膜
トランジスタでは活性層となる半導体薄膜が絶縁基板の
表面に露出している。そこで、従来薄膜トランジスタを
作成した後水素プラズマ雰囲気もしくは水素ガス雰囲気
に絶縁基板を投入して特性向上の為の水素化処理を行な
っていた。しかしながら、水素プラズマを用いた水素化
処理では同時に発生する紫外線等の照射を受け半導体薄
膜中に新たな欠陥が生じ、十分な特性が得にくいという
課題があった。又、単純な水素ガス雰囲気中での処理で
は水素化が不十分であり、薄膜トランジスタの特性を十
分に改善する事ができなかった。
トランジスタでは活性層となる半導体薄膜が絶縁基板の
表面に露出している。そこで、従来薄膜トランジスタを
作成した後水素プラズマ雰囲気もしくは水素ガス雰囲気
に絶縁基板を投入して特性向上の為の水素化処理を行な
っていた。しかしながら、水素プラズマを用いた水素化
処理では同時に発生する紫外線等の照射を受け半導体薄
膜中に新たな欠陥が生じ、十分な特性が得にくいという
課題があった。又、単純な水素ガス雰囲気中での処理で
は水素化が不十分であり、薄膜トランジスタの特性を十
分に改善する事ができなかった。
【０００４】
【課題を解決するための手段】上述した従来の技術の課
題を解決する為以下の手段を講じた。即ち、本発明によ
れば、薄膜半導体装置は以下の工程により製造される。
先ず、絶縁基板上にゲート電極をパタニング形成し、さ
らに該ゲート電極をゲート絶縁膜で被覆するゲート形成
工程を行なう。次に、該ゲート絶縁膜の上に多結晶性の
半導体薄膜をパタニング形成し、さらに該半導体薄膜に
不純物を選択的に注入してボトムゲート型の薄膜トラン
ジスタに加工するトランジスタ形成工程を行なう。最後
に、該半導体薄膜に水素を拡散して該薄膜トランジスタ
の特性を改善する水素化工程を行なう。特徴事項とし
て、前記水素化工程は、水素の外方透過を阻止可能な緻
密組成の水素遮断膜を該半導体薄膜の上方に成膜した状
態で、該絶縁基板を加熱処理し遊離水素を該半導体薄膜
に内方拡散して固定化する。
題を解決する為以下の手段を講じた。即ち、本発明によ
れば、薄膜半導体装置は以下の工程により製造される。
先ず、絶縁基板上にゲート電極をパタニング形成し、さ
らに該ゲート電極をゲート絶縁膜で被覆するゲート形成
工程を行なう。次に、該ゲート絶縁膜の上に多結晶性の
半導体薄膜をパタニング形成し、さらに該半導体薄膜に
不純物を選択的に注入してボトムゲート型の薄膜トラン
ジスタに加工するトランジスタ形成工程を行なう。最後
に、該半導体薄膜に水素を拡散して該薄膜トランジスタ
の特性を改善する水素化工程を行なう。特徴事項とし
て、前記水素化工程は、水素の外方透過を阻止可能な緻
密組成の水素遮断膜を該半導体薄膜の上方に成膜した状
態で、該絶縁基板を加熱処理し遊離水素を該半導体薄膜
に内方拡散して固定化する。
【０００５】具体的には、前記水素化工程は、該水素遮
断膜の成膜に先立って遊離水素の供給源となる気相中に
該半導体薄膜の表面を暴露する。前記遊離水素の供給源
となる気相は、水素プラズマ又は水素ガスである。又好
ましくは、前記水素化工程は、該水素遮断膜の成膜に先
立って遊離水素の供給源となる固相を該半導体薄膜の表
面に形成しても良い。この場合、前記遊離水素の供給源
となる固相は、吸湿性を有するリン含有ガラス又は水素
を吸蔵した非晶質シリコンを用いる事ができる。
断膜の成膜に先立って遊離水素の供給源となる気相中に
該半導体薄膜の表面を暴露する。前記遊離水素の供給源
となる気相は、水素プラズマ又は水素ガスである。又好
ましくは、前記水素化工程は、該水素遮断膜の成膜に先
立って遊離水素の供給源となる固相を該半導体薄膜の表
面に形成しても良い。この場合、前記遊離水素の供給源
となる固相は、吸湿性を有するリン含有ガラス又は水素
を吸蔵した非晶質シリコンを用いる事ができる。
【０００６】本発明は薄膜半導体装置の製造方法ばかり
でなく、アクティブマトリクス表示装置の製造方法を包
含している。即ち、本表示装置は以下の工程により製造
される。先ず、一方の絶縁基板上にゲート電極をパタニ
ング形成し、さらに該ゲート電極をゲート絶縁膜で被覆
するゲート形成工程を行なう。次に、該ゲート絶縁膜の
上に多結晶性の半導体薄膜をパタニング形成し、さらに
該半導体薄膜に不純物を選択的に注入してボトムゲート
型の薄膜トランジスタに加工するトランジスタ形成工程
を行なう。続いて、該半導体薄膜に水素を拡散して該薄
膜トランジスタの特性を改善する水素化工程を行なう。
さらに、該薄膜トランジスタに接続して画素電極をパタ
ニング形成する画素形成工程を行なう。最後に、予め対
向電極が形成された他方の絶縁基板を所定の間隙を介し
て該一方の絶縁基板に接合し、且つ該間隙に電気光学物
質を配する組立工程を行なう。特徴事項として、前記水
素化工程は、水素の外方透過を阻止可能な緻密組成の水
素遮断膜を該半導体薄膜の上方に成膜した状態で、該一
方の絶縁基板を加熱処理し遊離水素を該半導体薄膜に内
方拡散して固定化する。
でなく、アクティブマトリクス表示装置の製造方法を包
含している。即ち、本表示装置は以下の工程により製造
される。先ず、一方の絶縁基板上にゲート電極をパタニ
ング形成し、さらに該ゲート電極をゲート絶縁膜で被覆
するゲート形成工程を行なう。次に、該ゲート絶縁膜の
上に多結晶性の半導体薄膜をパタニング形成し、さらに
該半導体薄膜に不純物を選択的に注入してボトムゲート
型の薄膜トランジスタに加工するトランジスタ形成工程
を行なう。続いて、該半導体薄膜に水素を拡散して該薄
膜トランジスタの特性を改善する水素化工程を行なう。
さらに、該薄膜トランジスタに接続して画素電極をパタ
ニング形成する画素形成工程を行なう。最後に、予め対
向電極が形成された他方の絶縁基板を所定の間隙を介し
て該一方の絶縁基板に接合し、且つ該間隙に電気光学物
質を配する組立工程を行なう。特徴事項として、前記水
素化工程は、水素の外方透過を阻止可能な緻密組成の水
素遮断膜を該半導体薄膜の上方に成膜した状態で、該一
方の絶縁基板を加熱処理し遊離水素を該半導体薄膜に内
方拡散して固定化する。
【０００７】本発明によれば、多結晶性の半導体薄膜の
表面を水素遮断膜で被覆した状態で加熱処理を行ない、
遊離水素を半導体薄膜に拡散して固定化する。水素遮断
膜は水素の外方透過を阻止可能な緻密組成を有してお
り、遊離水素は極めて効率良く半導体薄膜に内方拡散さ
れる。この遊離水素は気相もしくは固相の供給源から得
られる。例えば、水素プラズマ又は水素ガスを気相の遊
離水素供給源とし、これに半導体薄膜の表面を暴露した
後水素遮断膜を成膜する。あるいは、吸湿性を有するリ
ン含有ガラス又は水素を吸蔵した非晶質シリコン等の固
相を遊離水素供給源として半導体薄膜の上に形成した
後、水素遮断膜を成膜している。何れにしても、水素遮
断膜で遊離水素を封じ込めた状態で加熱処理を行なう
為、極めて効率的な水素化処理が行なえ、ボトムゲート
型の薄膜トランジスタの特性が大幅に改善できる。
表面を水素遮断膜で被覆した状態で加熱処理を行ない、
遊離水素を半導体薄膜に拡散して固定化する。水素遮断
膜は水素の外方透過を阻止可能な緻密組成を有してお
り、遊離水素は極めて効率良く半導体薄膜に内方拡散さ
れる。この遊離水素は気相もしくは固相の供給源から得
られる。例えば、水素プラズマ又は水素ガスを気相の遊
離水素供給源とし、これに半導体薄膜の表面を暴露した
後水素遮断膜を成膜する。あるいは、吸湿性を有するリ
ン含有ガラス又は水素を吸蔵した非晶質シリコン等の固
相を遊離水素供給源として半導体薄膜の上に形成した
後、水素遮断膜を成膜している。何れにしても、水素遮
断膜で遊離水素を封じ込めた状態で加熱処理を行なう
為、極めて効率的な水素化処理が行なえ、ボトムゲート
型の薄膜トランジスタの特性が大幅に改善できる。
【０００８】
【発明の実施の形態】以下図面を参照して本発明の好適
な実施形態を詳細に説明する。図１は本発明にかかる薄
膜半導体装置製造方法の第１実施形態を示す工程図であ
る。先ず（Ａ）に示す様に、ガラス等からなる絶縁基板
１上に金属等からなるゲート電極３をパタニング形成す
る。本例では、このゲート電極３はタンタル（Ｔａ）を
用いている。この金属ゲート電極３の表面を陽極酸化処
理する。これにより、ゲート電極３の表面は陽極酸化膜
（ＴａＯx ）４で被覆される。さらに、ゲート電極３を
ＳｉＮx からなる第１ゲート絶縁膜５で被覆する。この
上にＳｉＯ2 からなる第２ゲート絶縁膜６を成膜する。
続いて、第２ゲート絶縁膜６の上に多結晶性の半導体薄
膜７をパタニング形成する。この半導体薄膜７は例えば
多結晶シリコンからなる。本例では、プラズマＣＶＤ法
で非晶質シリコンを成膜した後、エキシマレーザパルス
等のレーザ光を照射して非晶質シリコンを一旦加熱し、
冷却過程で多結晶シリコンに転換している。この方法は
比較的低温プロセスで高性能の多結晶シリコンからなる
半導体薄膜７を形成する事ができる。半導体薄膜７の上
にゲート電極３と整合する様に保護膜８をパタニング形
成する。この保護膜８のパタニングはゲート電極３をマ
スクとした裏面露光で行なう事ができる。これにより、
極めて精度良くゲート電極３に整合する保護膜（チャネ
ルストッパ）８を形成できる。この保護膜８をマスクと
して半導体薄膜７に不純物を選択的に注入してソース領
域Ｓ及びドレイン領域Ｄを形成する。保護膜８の直下に
は不純物が注入されないチャネル領域Ｃｈが残される。
不純物の選択的注入は例えばイオンドーピングを用いる
事ができる。以上のトランジスタ形成工程により、ボト
ムゲート型の薄膜トランジスタ９が得られる。この後、
ソース領域Ｓ及びドレイン領域Ｄとのコンタクトをとる
為配線電極１０がパタニング形成される。この配線電極
１０は例えばモリブデンを用いる事ができる。なお、保
護膜８の材料としてはＳｉＯ2 を用いる事ができる。
な実施形態を詳細に説明する。図１は本発明にかかる薄
膜半導体装置製造方法の第１実施形態を示す工程図であ
る。先ず（Ａ）に示す様に、ガラス等からなる絶縁基板
１上に金属等からなるゲート電極３をパタニング形成す
る。本例では、このゲート電極３はタンタル（Ｔａ）を
用いている。この金属ゲート電極３の表面を陽極酸化処
理する。これにより、ゲート電極３の表面は陽極酸化膜
（ＴａＯx ）４で被覆される。さらに、ゲート電極３を
ＳｉＮx からなる第１ゲート絶縁膜５で被覆する。この
上にＳｉＯ2 からなる第２ゲート絶縁膜６を成膜する。
続いて、第２ゲート絶縁膜６の上に多結晶性の半導体薄
膜７をパタニング形成する。この半導体薄膜７は例えば
多結晶シリコンからなる。本例では、プラズマＣＶＤ法
で非晶質シリコンを成膜した後、エキシマレーザパルス
等のレーザ光を照射して非晶質シリコンを一旦加熱し、
冷却過程で多結晶シリコンに転換している。この方法は
比較的低温プロセスで高性能の多結晶シリコンからなる
半導体薄膜７を形成する事ができる。半導体薄膜７の上
にゲート電極３と整合する様に保護膜８をパタニング形
成する。この保護膜８のパタニングはゲート電極３をマ
スクとした裏面露光で行なう事ができる。これにより、
極めて精度良くゲート電極３に整合する保護膜（チャネ
ルストッパ）８を形成できる。この保護膜８をマスクと
して半導体薄膜７に不純物を選択的に注入してソース領
域Ｓ及びドレイン領域Ｄを形成する。保護膜８の直下に
は不純物が注入されないチャネル領域Ｃｈが残される。
不純物の選択的注入は例えばイオンドーピングを用いる
事ができる。以上のトランジスタ形成工程により、ボト
ムゲート型の薄膜トランジスタ９が得られる。この後、
ソース領域Ｓ及びドレイン領域Ｄとのコンタクトをとる
為配線電極１０がパタニング形成される。この配線電極
１０は例えばモリブデンを用いる事ができる。なお、保
護膜８の材料としてはＳｉＯ2 を用いる事ができる。
【０００９】次に（Ｂ）及び（Ｃ）を参照して水素化工
程を説明する。この水素化工程は多結晶性の半導体薄膜
７に水素を拡散して薄膜トランジスタ９の特性を改善す
る事を目的とする。（Ｃ）に示す様に、この水素化工程
は水素の外方透過を阻止可能な緻密組成の水素遮断膜１
１を半導体薄膜７の上方に成膜した状態で、絶縁基板１
を加熱処理し、遊離水素を半導体薄膜７に内方拡散して
固定化する。本例ではこの水素遮断膜１１は２００nm程
度の厚みを有するＳｉＮx からなる。又、加熱処理（熱
アニール）の温度は３００℃に設定されている。一般
に、遊離水素の効率的な拡散及び固定化を行なう為には
３００℃以上の熱アニールが必要である。水素遮断膜１
１はそのままパシベーション膜として用いられ、薄膜ト
ランジスタ９を保護する。なお、この様にして製造され
た薄膜半導体装置をアクティブマトリクス表示パネルの
能動素子基板として用いる場合には、水素遮断膜１１の
上にＩＴＯ等の透明導電膜からなる画素電極１２をパタ
ニング形成する。この画素電極１２は水素遮断膜１１に
開口したコンタクトホール及び配線電極１０を介して薄
膜トランジスタ９のドレイン領域Ｄに電気接続する。水
素遮断膜１１は水素の外方透過を阻止可能な緻密組成を
有するものであれば良く本例のＳｉＮx に限られるもの
ではない。例えば、ＳｉＯＮを用いる事もできる。又、
水素遮断膜１１は絶縁物ばかりでなく金属を用いる事も
できる。
程を説明する。この水素化工程は多結晶性の半導体薄膜
７に水素を拡散して薄膜トランジスタ９の特性を改善す
る事を目的とする。（Ｃ）に示す様に、この水素化工程
は水素の外方透過を阻止可能な緻密組成の水素遮断膜１
１を半導体薄膜７の上方に成膜した状態で、絶縁基板１
を加熱処理し、遊離水素を半導体薄膜７に内方拡散して
固定化する。本例ではこの水素遮断膜１１は２００nm程
度の厚みを有するＳｉＮx からなる。又、加熱処理（熱
アニール）の温度は３００℃に設定されている。一般
に、遊離水素の効率的な拡散及び固定化を行なう為には
３００℃以上の熱アニールが必要である。水素遮断膜１
１はそのままパシベーション膜として用いられ、薄膜ト
ランジスタ９を保護する。なお、この様にして製造され
た薄膜半導体装置をアクティブマトリクス表示パネルの
能動素子基板として用いる場合には、水素遮断膜１１の
上にＩＴＯ等の透明導電膜からなる画素電極１２をパタ
ニング形成する。この画素電極１２は水素遮断膜１１に
開口したコンタクトホール及び配線電極１０を介して薄
膜トランジスタ９のドレイン領域Ｄに電気接続する。水
素遮断膜１１は水素の外方透過を阻止可能な緻密組成を
有するものであれば良く本例のＳｉＮx に限られるもの
ではない。例えば、ＳｉＯＮを用いる事もできる。又、
水素遮断膜１１は絶縁物ばかりでなく金属を用いる事も
できる。
【００１０】（Ｂ）に示す様に、水素遮断膜１１の成膜
に先立って遊離水素の供給源となる水素プラズマ１３に
半導体薄膜７の表面を暴露している。これにより、熱ア
ニールに先立って十分な量の遊離水素を薄膜トランジス
タ９の表面層に供給できる。この水素プラズマ１３の暴
露処理は例えば３００℃で１５分程度行なう。水素プラ
ズマを発生する為のＲＦ電源の電力は例えば１５０Ｗに
設定する。なお、遊離水素の供給源となる気相として
は、上述した水素プラズマ１３に代えて水素ガスを用い
る事もできる。
に先立って遊離水素の供給源となる水素プラズマ１３に
半導体薄膜７の表面を暴露している。これにより、熱ア
ニールに先立って十分な量の遊離水素を薄膜トランジス
タ９の表面層に供給できる。この水素プラズマ１３の暴
露処理は例えば３００℃で１５分程度行なう。水素プラ
ズマを発生する為のＲＦ電源の電力は例えば１５０Ｗに
設定する。なお、遊離水素の供給源となる気相として
は、上述した水素プラズマ１３に代えて水素ガスを用い
る事もできる。
【００１１】図２は、本発明にかかる薄膜半導体装置製
造方法の第２実施形態を示す工程図である。基本的に
は、図１に示した第１実施形態と同様であり、対応する
部分には対応する参照番号を付してある。先ず、（Ａ）
に示す様に、ガラス等からなる絶縁基板１の上にゲート
電極３をパタニング形成する。さらにゲート電極３を陽
極酸化膜４、第１ゲート絶縁膜５、第２ゲート絶縁膜６
で被覆する。第２ゲート絶縁膜６の上に多結晶性の半導
体薄膜７をパタニング形成し、さらに保護膜８をマスク
として半導体薄膜７に不純物を選択的にイオンドーピン
グしボトムゲート型の薄膜トランジスタ９に加工する。
造方法の第２実施形態を示す工程図である。基本的に
は、図１に示した第１実施形態と同様であり、対応する
部分には対応する参照番号を付してある。先ず、（Ａ）
に示す様に、ガラス等からなる絶縁基板１の上にゲート
電極３をパタニング形成する。さらにゲート電極３を陽
極酸化膜４、第１ゲート絶縁膜５、第２ゲート絶縁膜６
で被覆する。第２ゲート絶縁膜６の上に多結晶性の半導
体薄膜７をパタニング形成し、さらに保護膜８をマスク
として半導体薄膜７に不純物を選択的にイオンドーピン
グしボトムゲート型の薄膜トランジスタ９に加工する。
【００１２】次に（Ｂ）に示す様に吸湿性を有するリン
含有ガラス（ＰＳＧ）１４を半導体薄膜７の表面に形成
する。このＰＳＧ１４は固相の遊離水素供給源となる。
即ち、図１に示す第１実施形態では気相の遊離水素供給
源を用いたのに対し、この第２実施形態では固相の遊離
水素供給源を用いた点に特徴がある。この後（Ｃ）に示
す様に、水素遮断膜１１をＰＳＧ１４の上に成膜した状
態で、絶縁基板１を加熱処理し、遊離水素を半導体薄膜
７に内方拡散して固定化する。水素遮断膜１１は第１実
施形態と同様に２００nm程度の厚みを有するＳｉＮx か
らなり、水素の外方透過を阻止可能な緻密組成を備えて
いる。本例では薄膜トランジスタ９の上に堆積されるＰ
ＳＧ１４を固相の水素供給源として利用するものであ
る。即ち、このＰＳＧ１４の上に水素遮断膜（キャップ
膜）１１を成膜した後、ＰＳＧ１４に捕捉された水分を
加熱分解して水素を発生させ多結晶性の半導体薄膜７に
導入する。ＰＳＧ（リン含有シリコンガラス）１４は吸
湿性があり、水分を予め含有させる為に適したものであ
る。
含有ガラス（ＰＳＧ）１４を半導体薄膜７の表面に形成
する。このＰＳＧ１４は固相の遊離水素供給源となる。
即ち、図１に示す第１実施形態では気相の遊離水素供給
源を用いたのに対し、この第２実施形態では固相の遊離
水素供給源を用いた点に特徴がある。この後（Ｃ）に示
す様に、水素遮断膜１１をＰＳＧ１４の上に成膜した状
態で、絶縁基板１を加熱処理し、遊離水素を半導体薄膜
７に内方拡散して固定化する。水素遮断膜１１は第１実
施形態と同様に２００nm程度の厚みを有するＳｉＮx か
らなり、水素の外方透過を阻止可能な緻密組成を備えて
いる。本例では薄膜トランジスタ９の上に堆積されるＰ
ＳＧ１４を固相の水素供給源として利用するものであ
る。即ち、このＰＳＧ１４の上に水素遮断膜（キャップ
膜）１１を成膜した後、ＰＳＧ１４に捕捉された水分を
加熱分解して水素を発生させ多結晶性の半導体薄膜７に
導入する。ＰＳＧ（リン含有シリコンガラス）１４は吸
湿性があり、水分を予め含有させる為に適したものであ
る。
【００１３】図３は本発明にかかる薄膜半導体装置製造
方法の第３実施形態を示す工程図である。基本的には、
図２に示した第２実施形態と同様であり、対応する部分
には対応する参照番号を付して理解を容易にしている。
異なる点は、固相の遊離水素供給源として、ＰＳＧ１４
に代え水素を吸蔵した非晶質シリコン（ａ−Ｓｉ：Ｈ）
１５を用いている事である。ａ−Ｓｉ：Ｈ１５はプラズ
マＣＶＤ法により成膜され、その厚みは例えば３０nm程
度である。ａ−Ｓｉ：Ｈ１５は１５％程度の水素を吸蔵
しており、極めて好適な遊離水素の供給源となる。な
お、この第３実施形態では水素化処理後使用済みとなっ
たａ−Ｓｉ：Ｈ１５は除去する様にしても良い。これに
対し、第２実施形態で用いたＰＳＧ１４は水素化処理後
そのまま残して薄膜トランジスタのパシベーション膜に
用いても良い。
方法の第３実施形態を示す工程図である。基本的には、
図２に示した第２実施形態と同様であり、対応する部分
には対応する参照番号を付して理解を容易にしている。
異なる点は、固相の遊離水素供給源として、ＰＳＧ１４
に代え水素を吸蔵した非晶質シリコン（ａ−Ｓｉ：Ｈ）
１５を用いている事である。ａ−Ｓｉ：Ｈ１５はプラズ
マＣＶＤ法により成膜され、その厚みは例えば３０nm程
度である。ａ−Ｓｉ：Ｈ１５は１５％程度の水素を吸蔵
しており、極めて好適な遊離水素の供給源となる。な
お、この第３実施形態では水素化処理後使用済みとなっ
たａ−Ｓｉ：Ｈ１５は除去する様にしても良い。これに
対し、第２実施形態で用いたＰＳＧ１４は水素化処理後
そのまま残して薄膜トランジスタのパシベーション膜に
用いても良い。
【００１４】図４は図１に示した第１実施形態に従って
作成されたボトムゲート型薄膜トランジスタの電気特性
を示すグラフである。（Ａ）は水素プラズマ暴露後の特
性を表わしている。横軸にゲート電圧ＶＧ（Ｖ）をと
り、縦軸にドレイン電流ＩＤ（Ａ）を対数目盛でとって
ある。なお、この薄膜トランジスタのチャネルサイズは
幅寸法が１０μｍで長手寸法も１０μｍである。グラフ
から明らかな様に、単に水素プラズマに暴露しただけで
は十分な閾値特性が得られていない。（Ｂ）は水素遮断
膜を成膜した直後のトランジスタ特性を表わしている。
水素遮断膜としてＳｉＮx を堆積した場合、その成膜温
度は３５０℃程度であり、成膜時間は１時間程度にな
る。この加熱で若干の遊離水素が多結晶性の半導体薄膜
に導入される為、ゲート電圧／ドレイン電流特性が立ち
上がっている。従って、ある程度水素化が進行している
事が分かる。しかしながら、依然として不十分なレベル
である。（Ｃ）は熱アニール後のゲート電圧／ドレイン
電流特性を表わしている。熱アニールは例えば３００℃
〜３５０℃程度の温度で１時間程度行なわれた。この熱
アニールは水素の外方透過を略完全に阻止した状態で行
なわれる為、遊離水素は半導体薄膜に極めて効率良く内
方拡散し固定化される。従って、理想的なゲート電圧／
ドレイン電流の立ち上がり特性が得られており、特にゲ
ート電圧が微小なレベルにおける立ち上がり特性（スイ
ング特性）が顕著に改善している。
作成されたボトムゲート型薄膜トランジスタの電気特性
を示すグラフである。（Ａ）は水素プラズマ暴露後の特
性を表わしている。横軸にゲート電圧ＶＧ（Ｖ）をと
り、縦軸にドレイン電流ＩＤ（Ａ）を対数目盛でとって
ある。なお、この薄膜トランジスタのチャネルサイズは
幅寸法が１０μｍで長手寸法も１０μｍである。グラフ
から明らかな様に、単に水素プラズマに暴露しただけで
は十分な閾値特性が得られていない。（Ｂ）は水素遮断
膜を成膜した直後のトランジスタ特性を表わしている。
水素遮断膜としてＳｉＮx を堆積した場合、その成膜温
度は３５０℃程度であり、成膜時間は１時間程度にな
る。この加熱で若干の遊離水素が多結晶性の半導体薄膜
に導入される為、ゲート電圧／ドレイン電流特性が立ち
上がっている。従って、ある程度水素化が進行している
事が分かる。しかしながら、依然として不十分なレベル
である。（Ｃ）は熱アニール後のゲート電圧／ドレイン
電流特性を表わしている。熱アニールは例えば３００℃
〜３５０℃程度の温度で１時間程度行なわれた。この熱
アニールは水素の外方透過を略完全に阻止した状態で行
なわれる為、遊離水素は半導体薄膜に極めて効率良く内
方拡散し固定化される。従って、理想的なゲート電圧／
ドレイン電流の立ち上がり特性が得られており、特にゲ
ート電圧が微小なレベルにおける立ち上がり特性（スイ
ング特性）が顕著に改善している。
【００１５】最後に図５は、本発明に従って製造された
薄膜半導体装置を駆動基板（能動素子基板）として組み
立てられたアクティブマトリクス型表示装置の一例を示
す模式的な斜視図である。図示する様に、アクティブマ
トリクス型表示装置は、駆動基板１０１と対向基板１０
２と両者の間に保持された液晶１０３等からなる電気光
学物質とを備えたパネル構造を有する。駆動基板１０１
には画面部１０４と周辺部とが集積形成されている。周
辺部は垂直駆動回路１０５と水平駆動回路１０６とを含
んでいる。又、駆動基板１０１の周辺部上端には外部接
続用の端子部１０７が形成されている。端子部１０７は
配線１０８を介して垂直駆動回路１０５及び水平駆動回
路１０６に接続している。画面部１０４は行列状に交差
したゲート配線１０９及び信号配線１１０を含んでい
る。各交差部には画素電極１１１とこれをスイッチング
駆動するボトムゲート型の薄膜トランジスタ１１２が形
成されている。ゲート配線１０９は垂直駆動回路１０５
に接続し、信号配線１１０は水平駆動回路１０６に接続
している。薄膜トランジスタ１１２のドレイン領域は対
応する画素電極１１１に接続し、ソース領域は対応する
信号配線１１０に接続し、ゲート電極は対応するゲート
配線１０９に接続している。
薄膜半導体装置を駆動基板（能動素子基板）として組み
立てられたアクティブマトリクス型表示装置の一例を示
す模式的な斜視図である。図示する様に、アクティブマ
トリクス型表示装置は、駆動基板１０１と対向基板１０
２と両者の間に保持された液晶１０３等からなる電気光
学物質とを備えたパネル構造を有する。駆動基板１０１
には画面部１０４と周辺部とが集積形成されている。周
辺部は垂直駆動回路１０５と水平駆動回路１０６とを含
んでいる。又、駆動基板１０１の周辺部上端には外部接
続用の端子部１０７が形成されている。端子部１０７は
配線１０８を介して垂直駆動回路１０５及び水平駆動回
路１０６に接続している。画面部１０４は行列状に交差
したゲート配線１０９及び信号配線１１０を含んでい
る。各交差部には画素電極１１１とこれをスイッチング
駆動するボトムゲート型の薄膜トランジスタ１１２が形
成されている。ゲート配線１０９は垂直駆動回路１０５
に接続し、信号配線１１０は水平駆動回路１０６に接続
している。薄膜トランジスタ１１２のドレイン領域は対
応する画素電極１１１に接続し、ソース領域は対応する
信号配線１１０に接続し、ゲート電極は対応するゲート
配線１０９に接続している。
【００１６】
【発明の効果】以上説明した様に、本発明によれば、水
素の外方透過を阻止可能な緻密組成の水素遮断膜を半導
体薄膜の上方に成膜した状態で、絶縁基板を加熱処理し
遊離水素を半導体薄膜に内方拡散して固定化している。
これにより、極めて効率的な水素化処理が行なえ、ボト
ムゲート型薄膜トランジスタの特性が大幅に向上すると
いう効果が得られる。
素の外方透過を阻止可能な緻密組成の水素遮断膜を半導
体薄膜の上方に成膜した状態で、絶縁基板を加熱処理し
遊離水素を半導体薄膜に内方拡散して固定化している。
これにより、極めて効率的な水素化処理が行なえ、ボト
ムゲート型薄膜トランジスタの特性が大幅に向上すると
いう効果が得られる。
【図１】本発明にかかる薄膜半導体装置製造方法の第１
実施形態を示す工程図である。
実施形態を示す工程図である。
【図２】本発明にかかる薄膜半導体装置製造方法の第２
実施形態を示す工程図である。
実施形態を示す工程図である。
【図３】本発明にかかる薄膜半導体装置製造方法の第３
実施形態を示す工程図である。
実施形態を示す工程図である。
【図４】本発明に従って製造された薄膜半導体装置に含
まれるボトムゲート型薄膜トランジスタの電気特性を示
すグラフである。
まれるボトムゲート型薄膜トランジスタの電気特性を示
すグラフである。
【図５】本発明に従って製造された薄膜半導体装置を駆
動基板として用いたアクティブマトリクス型表示装置の
一例を示す斜視図である。
動基板として用いたアクティブマトリクス型表示装置の
一例を示す斜視図である。
１ 絶縁基板 ３ ゲート電極 ５ 第１ゲート絶縁膜 ６ 第２ゲート絶縁膜 ７ 半導体薄膜 ９ 薄膜トランジスタ １１ 水素遮断膜 １２ 画素電極 １３ 水素プラズマ １４ ＰＳＧ １５ ａ−Ｓｉ：Ｈ
Claims (6)
- 【請求項１】 絶縁基板上にゲート電極をパタニング形
成し、さらに該ゲート電極をゲート絶縁膜で被覆するゲ
ート形成工程と、 該ゲート絶縁膜の上に多結晶性の半導体薄膜をパタニン
グ形成し、さらに該半導体薄膜に不純物を選択的に注入
してボトムゲート型の薄膜トランジスタに加工するトラ
ンジスタ形成工程と、 該半導体薄膜に水素を拡散して該薄膜トランジスタの特
性を改善する水素化工程とを行なう薄膜半導体装置の製
造方法であって、 前記水素化工程は、水素の外方透過を阻止可能な緻密組
成の水素遮断膜を該半導体薄膜の上方に成膜した状態
で、該絶縁基板を加熱処理し遊離水素を該半導体薄膜に
内方拡散して固定化する事を特徴とする薄膜半導体装置
の製造方法。 - 【請求項２】 前記水素化工程は、該水素遮断膜の成膜
に先立って遊離水素の供給源となる気相中に該半導体薄
膜の表面を暴露する事を特徴とする請求項１記載の薄膜
半導体装置の製造方法。 - 【請求項３】 前記遊離水素の供給源となる気相は、水
素プラズマ又は水素ガスである事を特徴とする請求項２
記載の薄膜半導体装置の製造方法。 - 【請求項４】 前記水素化工程は、該水素遮断膜の成膜
に先立って遊離水素の供給源となる固相を該半導体薄膜
の表面に形成する事を特徴とする請求項１記載の薄膜半
導体装置の製造方法。 - 【請求項５】 前記遊離水素の供給源となる固相は、吸
湿性を有するリン含有ガラス又は水素を吸蔵した非晶質
シリコンである事を特徴とする請求項４記載の薄膜半導
体装置の製造方法。 - 【請求項６】 一方の絶縁基板上にゲート電極をパタニ
ング形成し、さらに該ゲート電極をゲート絶縁膜で被覆
するゲート形成工程と、 該ゲート絶縁膜の上に多結晶性の半導体薄膜をパタニン
グ形成し、さらに該半導体薄膜に不純物を選択的に注入
してボトムゲート型の薄膜トランジスタに加工するトラ
ンジスタ形成工程と、 該半導体薄膜に水素を拡散して該薄膜トランジスタの特
性を改善する水素化工程と、 該薄膜トランジスタに接続して画素電極をパタニング形
成する画素形成工程と、 予め対向電極が形成された他方の絶縁基板を所定の間隙
を介して該一方の絶縁基板に接合し、且つ該間隙に電気
光学物質を配する組立工程とを行なうアクティブマトリ
クス表示装置の製造方法であって、 前記水素化工程は、水素の外方透過を阻止可能な緻密組
成の水素遮断膜を該半導体薄膜の上方に成膜した状態
で、該一方の絶縁基板を加熱処理し遊離水素を該半導体
薄膜に内方拡散して固定化する事を特徴とするアクティ
ブマトリクス表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20658795A JPH0936369A (ja) | 1995-07-19 | 1995-07-19 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20658795A JPH0936369A (ja) | 1995-07-19 | 1995-07-19 | 薄膜半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0936369A true JPH0936369A (ja) | 1997-02-07 |
Family
ID=16525879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20658795A Pending JPH0936369A (ja) | 1995-07-19 | 1995-07-19 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0936369A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101464861B1 (ko) * | 2012-05-24 | 2014-11-25 | 가부시끼가이샤 도시바 | 표시 장치 |
| KR101470725B1 (ko) * | 2012-05-22 | 2014-12-08 | 가부시끼가이샤 도시바 | 표시 장치 |
-
1995
- 1995-07-19 JP JP20658795A patent/JPH0936369A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101470725B1 (ko) * | 2012-05-22 | 2014-12-08 | 가부시끼가이샤 도시바 | 표시 장치 |
| US8916858B2 (en) | 2012-05-22 | 2014-12-23 | Kabushiki Kaisha Toshiba | Display device |
| KR101464861B1 (ko) * | 2012-05-24 | 2014-11-25 | 가부시끼가이샤 도시바 | 표시 장치 |
| US8933444B2 (en) | 2012-05-24 | 2015-01-13 | Kabushiki Kaisha Toshiba | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3344072B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6133620A (en) | Semiconductor device and process for fabricating the same | |
| JP3409542B2 (ja) | 半導体装置の製造方法 | |
| JP2860869B2 (ja) | 半導体装置およびその作製方法 | |
| US4954855A (en) | Thin film transistor formed on insulating substrate | |
| JP3869189B2 (ja) | 薄膜トランジスタの作製方法 | |
| KR980012600A (ko) | 반도체 장치 및 박막 트랜지스터의 제조 방법 | |
| JP3348531B2 (ja) | 薄膜トランジスタの水素化方法および薄膜トランジスタの形成方法 | |
| US5897345A (en) | Semiconductor device and process for fabricating the same | |
| KR100289484B1 (ko) | 박막반도체장치의제조방법 | |
| JP3890270B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2720779B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2002313718A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0936369A (ja) | 薄膜半導体装置の製造方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JP3422096B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2000036602A (ja) | 薄膜トランジスタ及びその製造方法と表示装置 | |
| JP2771812B2 (ja) | 半導体装置の製造方法 | |
| JPH1187714A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタ | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JP4036917B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2000332258A (ja) | 薄膜トランジスタの製造方法 | |
| JP2000036601A (ja) | 薄膜トランジスタの製造方法 | |
| JP3467571B2 (ja) | 薄膜トランジスタの製造方法 |