JP2771812B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2771812B2 JP2771812B2 JP63025375A JP2537588A JP2771812B2 JP 2771812 B2 JP2771812 B2 JP 2771812B2 JP 63025375 A JP63025375 A JP 63025375A JP 2537588 A JP2537588 A JP 2537588A JP 2771812 B2 JP2771812 B2 JP 2771812B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline
- crystal semiconductor
- laser beam
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に、多結
晶半導体膜等の非単結晶半導体膜を用いた薄膜トランジ
スタ（TFT）をガラス基板等の光透過性基板上に有する
半導体装置の製造に適用して好適なものである。
晶半導体膜等の非単結晶半導体膜を用いた薄膜トランジ
スタ（TFT）をガラス基板等の光透過性基板上に有する
半導体装置の製造に適用して好適なものである。
本発明は、光透過性基板の一方の主面上に薄膜トラン
ジスタを有する半導体装置の製造方法において、上記光
透過性基板の上記一方の主面上に形成された非単結晶半
導体膜中に上記薄膜トランジスタのソース領域及びドレ
イン領域を不純物のイオン注入により形成した後、上記
光透過性基板の他方の主面側から上記非単結晶半導体膜
に非単結晶半導体膜が溶融しない程度のエネルギーのパ
ルスレーザー光を照射して加熱するようにしている。こ
れによって、電気的特性の良好な薄膜トランジスタを製
造することができる。
ジスタを有する半導体装置の製造方法において、上記光
透過性基板の上記一方の主面上に形成された非単結晶半
導体膜中に上記薄膜トランジスタのソース領域及びドレ
イン領域を不純物のイオン注入により形成した後、上記
光透過性基板の他方の主面側から上記非単結晶半導体膜
に非単結晶半導体膜が溶融しない程度のエネルギーのパ
ルスレーザー光を照射して加熱するようにしている。こ
れによって、電気的特性の良好な薄膜トランジスタを製
造することができる。
多結晶Si膜を用いた多結晶Si TFTは、水素化アモルフ
ァスSi（ａ−Si:H）膜を用いたａ−Si:H TFTに比べてキ
ャリア移動度が高いTFTとして注目されている。従来、
この多結晶Si TFTを製造する場合には1000℃程度の高温
プロセスを用いていたため、多結晶Si TFTを製造するた
めの基板としては融点の高い石英基板が用いられてい
た。
ァスSi（ａ−Si:H）膜を用いたａ−Si:H TFTに比べてキ
ャリア移動度が高いTFTとして注目されている。従来、
この多結晶Si TFTを製造する場合には1000℃程度の高温
プロセスを用いていたため、多結晶Si TFTを製造するた
めの基板としては融点の高い石英基板が用いられてい
た。
近年、石英基板よりも安価な低融点のガラス基板を用
いて多結晶Si TFTを製造することを目的として低温プロ
セスによる多結晶Si TFTの製造方法の開発が行われてい
るが、多結晶Si膜中の結晶粒径を十分に増大させること
ができないため、キャリア移動度が低く、電気的特性は
良好ではなかった。そこで、Jpn.J.Appl.Phys.Vol.25,N
o.2,FEBRUARY,1986,pp.L121−L123では、石英基板上に
形成された多結晶Si膜をSiのイオン注入により非晶質化
し、この非晶質化されたSi膜を低温アニールで固相成長
させることにより結晶粒径の大きな多結晶Si膜を形成し
て高性能の多結晶Si TFTを製造する方法が提案されてい
る。
いて多結晶Si TFTを製造することを目的として低温プロ
セスによる多結晶Si TFTの製造方法の開発が行われてい
るが、多結晶Si膜中の結晶粒径を十分に増大させること
ができないため、キャリア移動度が低く、電気的特性は
良好ではなかった。そこで、Jpn.J.Appl.Phys.Vol.25,N
o.2,FEBRUARY,1986,pp.L121−L123では、石英基板上に
形成された多結晶Si膜をSiのイオン注入により非晶質化
し、この非晶質化されたSi膜を低温アニールで固相成長
させることにより結晶粒径の大きな多結晶Si膜を形成し
て高性能の多結晶Si TFTを製造する方法が提案されてい
る。
しかしながら、本発明者の検討によれば、上述の低温
プロセスにより製造された多結晶Si TFTは、キャリア移
動度は高いが、ソース領域及びドレイン領域の接合のリ
ークや、いわゆるゲート電圧スイング（ドレイン電流ID
を一桁変化させるのに要するゲート電圧VG）等の電気的
特性が良好でないという問題があった。
プロセスにより製造された多結晶Si TFTは、キャリア移
動度は高いが、ソース領域及びドレイン領域の接合のリ
ークや、いわゆるゲート電圧スイング（ドレイン電流ID
を一桁変化させるのに要するゲート電圧VG）等の電気的
特性が良好でないという問題があった。
従って本発明の目的は、電気的特性の良好な薄膜トラ
ンジスタを製造することができる半導体装置の製造方法
を提供することにある。
ンジスタを製造することができる半導体装置の製造方法
を提供することにある。
本発明者は、上述のようにソース領域及びドレイン領
域の接合のリークや、ゲート電圧スイング等の電気的特
性が良好でないのは、これらのソース領域及びドレイン
領域を形成するための不純物のイオン注入により生じる
結晶欠陥や、このイオン注入前から存在していた結晶欠
陥等に起因して接合や多結晶Si膜とゲート絶縁膜との界
面に多数のトラップが存在するためであることを見出
し、本発明を案出するに至った。
域の接合のリークや、ゲート電圧スイング等の電気的特
性が良好でないのは、これらのソース領域及びドレイン
領域を形成するための不純物のイオン注入により生じる
結晶欠陥や、このイオン注入前から存在していた結晶欠
陥等に起因して接合や多結晶Si膜とゲート絶縁膜との界
面に多数のトラップが存在するためであることを見出
し、本発明を案出するに至った。
すなわち本発明は、光透過性基板（例えばガラス基板
１）の一方の主面上に薄膜トランジスタを有する半導体
装置の製造方法において、光透過性基板の一方の主面上
に形成された非単結晶半導体膜（例えば多結晶Si膜３）
中に薄膜トランジスタのソース領域及びドレイン領域
（例えばn+型のソース領域６及びドレイン領域７）を不
純物のイオン注入により形成した後、光透過性基板の他
方の主面側から非単結晶半導体膜に非単結晶半導体膜が
溶融しない程度のエネルギーのパルスレーザー光を照射
して加熱するようにした半導体装置の製造方法である。
１）の一方の主面上に薄膜トランジスタを有する半導体
装置の製造方法において、光透過性基板の一方の主面上
に形成された非単結晶半導体膜（例えば多結晶Si膜３）
中に薄膜トランジスタのソース領域及びドレイン領域
（例えばn+型のソース領域６及びドレイン領域７）を不
純物のイオン注入により形成した後、光透過性基板の他
方の主面側から非単結晶半導体膜に非単結晶半導体膜が
溶融しない程度のエネルギーのパルスレーザー光を照射
して加熱するようにした半導体装置の製造方法である。
上記した手段によれば、ソース領域及びドレイン領域
を形成するための不純物のイオン注入により非単結晶半
導体膜中に生じる結晶欠陥やこのイオン注入前から存在
していた結晶欠陥等を光照射による加熱により除去する
ことができるので、ソース領域及びドレイン領域の接合
や非単結晶半導体膜とゲート絶縁膜との界面におけるト
ラップ密度が減少し、このためソース領域及びドレイン
領域の接合のリークや、ゲート電圧スンイング等の電気
的特性を向上させることができる。これによって、電気
的特性の良好な薄膜トランジスタを製造することができ
る。また、非単結晶半導体膜に非単結晶半導体膜が溶融
しない程度のエネルギーのパルスレーザー光を照射して
加熱するようにしているので、ソース領域及びドレイン
領域の不純物の活性領域中への拡散を防止しつつ、この
不純物を活性化させることができ、従って設計通りのチ
ャネル長を有する薄膜トランジスタを製造することがで
きる。
を形成するための不純物のイオン注入により非単結晶半
導体膜中に生じる結晶欠陥やこのイオン注入前から存在
していた結晶欠陥等を光照射による加熱により除去する
ことができるので、ソース領域及びドレイン領域の接合
や非単結晶半導体膜とゲート絶縁膜との界面におけるト
ラップ密度が減少し、このためソース領域及びドレイン
領域の接合のリークや、ゲート電圧スンイング等の電気
的特性を向上させることができる。これによって、電気
的特性の良好な薄膜トランジスタを製造することができ
る。また、非単結晶半導体膜に非単結晶半導体膜が溶融
しない程度のエネルギーのパルスレーザー光を照射して
加熱するようにしているので、ソース領域及びドレイン
領域の不純物の活性領域中への拡散を防止しつつ、この
不純物を活性化させることができ、従って設計通りのチ
ャネル長を有する薄膜トランジスタを製造することがで
きる。
以下、本発明の一実施例について図面を参照しながら
説明する。この実施例は、ガラス基板上に多結晶Si TFT
を製造する実施例である。
説明する。この実施例は、ガラス基板上に多結晶Si TFT
を製造する実施例である。
本実施例においては、第１図に示すように、まず光透
過性のガラス基板１の一方の主面上にこのガラス基板１
のパッシベーション膜として例えばSiO2膜やSi3N4膜の
ような絶縁膜２を例えば低圧CVD法により形成する。次
に、この絶縁膜２の全面に例えば低圧CVD法により真性
（ｉ型）多結晶Si膜を形成した後、この多結晶Si膜をエ
ッチングによりパターンニングして所定形状の多結晶Si
膜３を形成する。次に、例えばSiをイオン注入すること
によりこの多結晶Si膜３を非晶質化した後、この非晶質
化されたSi膜を例えばN2雰囲気中において600℃で30〜6
0時間アニールすることにより固相成長させ、これによ
って結晶粒径が例えば１μｍ程度に増大した多結晶Si膜
３を得る。次に、例えば低圧CVD法により全面に例えばS
iO2膜のような絶縁膜及び例えば多結晶Si膜を順次形成
した後、これらの多結晶Si膜及び絶縁膜をエッチングに
より順次所定形状にパターンニングしてゲート絶縁膜４
及びゲート電極５を形成する。次に、これらのゲート電
極５及びゲート絶縁膜４をマスクとして上記多結晶Si膜
３に例えばＰのようなｎ型不純物をイオン注入すること
により、上記ゲート電極５に対して自己整合的に例えば
n+型のソース領域６及びドレイン領域７を形成する。こ
れらのゲート電極５、ソース領域６及びドレイン領域７
によりｎチャネル型の多結晶Si TFTが構成される。
過性のガラス基板１の一方の主面上にこのガラス基板１
のパッシベーション膜として例えばSiO2膜やSi3N4膜の
ような絶縁膜２を例えば低圧CVD法により形成する。次
に、この絶縁膜２の全面に例えば低圧CVD法により真性
（ｉ型）多結晶Si膜を形成した後、この多結晶Si膜をエ
ッチングによりパターンニングして所定形状の多結晶Si
膜３を形成する。次に、例えばSiをイオン注入すること
によりこの多結晶Si膜３を非晶質化した後、この非晶質
化されたSi膜を例えばN2雰囲気中において600℃で30〜6
0時間アニールすることにより固相成長させ、これによ
って結晶粒径が例えば１μｍ程度に増大した多結晶Si膜
３を得る。次に、例えば低圧CVD法により全面に例えばS
iO2膜のような絶縁膜及び例えば多結晶Si膜を順次形成
した後、これらの多結晶Si膜及び絶縁膜をエッチングに
より順次所定形状にパターンニングしてゲート絶縁膜４
及びゲート電極５を形成する。次に、これらのゲート電
極５及びゲート絶縁膜４をマスクとして上記多結晶Si膜
３に例えばＰのようなｎ型不純物をイオン注入すること
により、上記ゲート電極５に対して自己整合的に例えば
n+型のソース領域６及びドレイン領域７を形成する。こ
れらのゲート電極５、ソース領域６及びドレイン領域７
によりｎチャネル型の多結晶Si TFTが構成される。
次に、上記ガラス基板１の他方の主面（裏面）側から
このガラス基板１に対して透明な波長域のパルスレーザ
ービーム８をこのガラス基板１を通してソース領域６及
びドレイン領域７を含む上記多結晶Si膜３の全体に照射
して加熱することにより、この多結晶Si膜３のアニール
を行う。この場合、パルスレーザービーム８により多結
晶Si膜３が選択的に加熱されるようにこれらのパルスレ
ーザービーム８及びガラス基板１の種類、多結晶Si膜３
の厚さ等を選択することが好ましい。また、パルスレー
ザービーム８による照射エネルギー密度は、例えば多結
晶Si膜３がほとんど溶融せず、しかもアニールが効果的
に行われるような値に選ばれる。具体例を挙げると、パ
ルスレーザービーム８として例えばXeClエキシマーレー
ザー（波長308nm）を用い、ガラス基板１として例えば
第３図のＡで示すような透過特性を有する市販の無アル
カリガラスを用いる。また、多結晶Si膜３の厚さが500
Åである場合、パルスレーザービーム８による照射エネ
ルギー密度は例えば約200mJ/cm2である。なお、一般
に、多結晶Si膜３の厚さが小さい場合、多結晶Si膜３を
選択的に加熱するためには短波長のパルスレーザービー
ム８を用いるのが好ましい。
このガラス基板１に対して透明な波長域のパルスレーザ
ービーム８をこのガラス基板１を通してソース領域６及
びドレイン領域７を含む上記多結晶Si膜３の全体に照射
して加熱することにより、この多結晶Si膜３のアニール
を行う。この場合、パルスレーザービーム８により多結
晶Si膜３が選択的に加熱されるようにこれらのパルスレ
ーザービーム８及びガラス基板１の種類、多結晶Si膜３
の厚さ等を選択することが好ましい。また、パルスレー
ザービーム８による照射エネルギー密度は、例えば多結
晶Si膜３がほとんど溶融せず、しかもアニールが効果的
に行われるような値に選ばれる。具体例を挙げると、パ
ルスレーザービーム８として例えばXeClエキシマーレー
ザー（波長308nm）を用い、ガラス基板１として例えば
第３図のＡで示すような透過特性を有する市販の無アル
カリガラスを用いる。また、多結晶Si膜３の厚さが500
Åである場合、パルスレーザービーム８による照射エネ
ルギー密度は例えば約200mJ/cm2である。なお、一般
に、多結晶Si膜３の厚さが小さい場合、多結晶Si膜３を
選択的に加熱するためには短波長のパルスレーザービー
ム８を用いるのが好ましい。
次に第２図に示すように、例えばリンシリケートガラ
ス（RSG）膜やSiO2膜のような絶縁膜９を例えばCVD法に
より全面に形成した後、この絶縁膜９の所定部分をエッ
チング除去して開口9a、9bを形成する。次に、蒸着、ス
パッタ等により全面に例えばAl膜を形成した後、このAl
膜をエッチングによりパターンニングして電極10、11を
形成する。次に、プラズマCVD法により全面にSiN:H膜12
を形成した後、例えば400℃でアニールを行うことによ
りこのSiN:H膜12中のＨを上記多結晶Si膜３中に拡散さ
せて水素化を行い、多結晶Si膜３中の結晶粒界のトラッ
プ密度を減少させる。これによって、目的とする多結晶
Si TFTが完成される。
ス（RSG）膜やSiO2膜のような絶縁膜９を例えばCVD法に
より全面に形成した後、この絶縁膜９の所定部分をエッ
チング除去して開口9a、9bを形成する。次に、蒸着、ス
パッタ等により全面に例えばAl膜を形成した後、このAl
膜をエッチングによりパターンニングして電極10、11を
形成する。次に、プラズマCVD法により全面にSiN:H膜12
を形成した後、例えば400℃でアニールを行うことによ
りこのSiN:H膜12中のＨを上記多結晶Si膜３中に拡散さ
せて水素化を行い、多結晶Si膜３中の結晶粒界のトラッ
プ密度を減少させる。これによって、目的とする多結晶
Si TFTが完成される。
本実施例によれは、上述のように多結晶Si膜３中にソ
ース領域６及びドレイン領域７を形成した後にガラス基
板１の裏面側からこの多結晶Si膜３にパルスレーザービ
ーム８を照射して加熱することによりアニールを行って
いるので、ソース領域６及びドレイン領域７を形成する
ためのイオン注入により多結晶Si膜３中に生じた微小欠
陥等の結晶欠陥やイオン注入前から存在していた結晶欠
陥等を除去することができる。このため、ソース領域６
及びドレイン領域７とｉ型多結晶Siから成る活性領域と
の接合や、多結晶Si膜３とゲート絶縁膜４との界面、さ
らには結晶粒界におけるトラップ密度を減少させること
ができる。従って、これらのソース領域６及びドレイン
領域７の接合のリークを少なくすることができるととも
に、ゲート電圧スイングを小さくすることができ、これ
によって第４図に示すような従来に比べて良好なVG−lo
gID特性を得ることができる。しかも、上述のように多
結晶Si膜３中の結晶粒径は大きいので、キャリア移動度
も高い。すなわち、本実施例によれば、キャリア移動
度、接合のリーク、ゲート電圧スイング等の電気的特性
が良好な多結晶Si TFTを製造することができる。さら
に、本実施例によれば、パルスレーザービーム８の照射
によって、ソース領域６及びドレイン領域７のｎ型不純
物の活性化が同時に行われるが、この際、多結晶Si膜３
が溶けないため、活性領域中へのｎ型不純物の拡散が防
止される。これによって、設計通りのチャネル長を有す
る多結晶Si TFTを製造することができる。また、本実施
例においては、600℃以下の低温プロセスを用いている
ため、安価なガラス基板１を用いて多結晶Si TFTを製造
することができ、従って製造コストの低減を図ることが
できる。さらに、本実施例により製造される多結晶Si T
FTはしきい値電圧が低く、従ってCMOSインバーターの形
成も可能となる。
ース領域６及びドレイン領域７を形成した後にガラス基
板１の裏面側からこの多結晶Si膜３にパルスレーザービ
ーム８を照射して加熱することによりアニールを行って
いるので、ソース領域６及びドレイン領域７を形成する
ためのイオン注入により多結晶Si膜３中に生じた微小欠
陥等の結晶欠陥やイオン注入前から存在していた結晶欠
陥等を除去することができる。このため、ソース領域６
及びドレイン領域７とｉ型多結晶Siから成る活性領域と
の接合や、多結晶Si膜３とゲート絶縁膜４との界面、さ
らには結晶粒界におけるトラップ密度を減少させること
ができる。従って、これらのソース領域６及びドレイン
領域７の接合のリークを少なくすることができるととも
に、ゲート電圧スイングを小さくすることができ、これ
によって第４図に示すような従来に比べて良好なVG−lo
gID特性を得ることができる。しかも、上述のように多
結晶Si膜３中の結晶粒径は大きいので、キャリア移動度
も高い。すなわち、本実施例によれば、キャリア移動
度、接合のリーク、ゲート電圧スイング等の電気的特性
が良好な多結晶Si TFTを製造することができる。さら
に、本実施例によれば、パルスレーザービーム８の照射
によって、ソース領域６及びドレイン領域７のｎ型不純
物の活性化が同時に行われるが、この際、多結晶Si膜３
が溶けないため、活性領域中へのｎ型不純物の拡散が防
止される。これによって、設計通りのチャネル長を有す
る多結晶Si TFTを製造することができる。また、本実施
例においては、600℃以下の低温プロセスを用いている
ため、安価なガラス基板１を用いて多結晶Si TFTを製造
することができ、従って製造コストの低減を図ることが
できる。さらに、本実施例により製造される多結晶Si T
FTはしきい値電圧が低く、従ってCMOSインバーターの形
成も可能となる。
なお、パルスレーザービーム８の照射は、上述のよう
にソース領域６及びドレイン領域７の形成後、電極10、
11の形成前に行っているので、これらの電極10、11が溶
けたり、また多結晶Si膜３中のＨが膜外に放出されてし
まうおそれがない。
にソース領域６及びドレイン領域７の形成後、電極10、
11の形成前に行っているので、これらの電極10、11が溶
けたり、また多結晶Si膜３中のＨが膜外に放出されてし
まうおそれがない。
本実施例による多結晶Si TFTの製造方法は、モノリシ
ックの液晶ディスプレイの製造や、三次元LSIの製造等
への応用が可能である。
ックの液晶ディスプレイの製造や、三次元LSIの製造等
への応用が可能である。
以上、本発明の実施例につき具体的に説明したが、本
発明は、上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。
発明は、上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。
例えば、絶縁膜９を形成した後、電極10、11の形成前
にパルスレーザービーム８を多結晶Si膜３に照射するよ
うにしても上述の実施例と同様な効果を得ることが可能
である。また、第３図のＢで示す透過特性を有する市販
の無アルカリガラスを基板として用いる場合には、パル
スレーザービーム８として例えばXeFエキシマーレーザ
ー（波長350nm）を用いることが可能である。さらに、
ガラス基板１の代わりに例えば石英基板を用いることも
可能である。
にパルスレーザービーム８を多結晶Si膜３に照射するよ
うにしても上述の実施例と同様な効果を得ることが可能
である。また、第３図のＢで示す透過特性を有する市販
の無アルカリガラスを基板として用いる場合には、パル
スレーザービーム８として例えばXeFエキシマーレーザ
ー（波長350nm）を用いることが可能である。さらに、
ガラス基板１の代わりに例えば石英基板を用いることも
可能である。
本発明によれば、光透過性基板の一方の主面上に形成
された非単結晶半導体膜中に薄膜トランジスタのソース
領域及びドレイン領域を不純物のイオン注入により形成
した後、上記光透過性基板の他方の主面側から上記非単
結晶半導体膜に非単結晶半導体膜が溶融しない程度のエ
ネルギーのパルスレーザー光を照射して加熱するように
しているので、ソース領域及びドレイン領域を形成する
ための不純物のイオン注入により生じる結晶欠陥等が除
去されて接合や非単結晶半導体膜とゲート絶縁膜との界
面におけるトラップ密度が減少し、従って接合のリーク
やゲート電圧スイング等の電気的特性が向上する。これ
によって、電気的特性の良好な薄膜トランジスタを製造
することができる。また、非単結晶半導体膜にこの非単
結晶半導体膜が溶融しない程度のエネルギーのパルスレ
ーザー光を照射して加熱するようにしているので、ソー
ス領域及びドレイン領域の不純物の活性領域中への拡散
を防止しつつ、この不純物を活性化させることができ、
従って設計通りのチャネル長を有する薄膜トランジスタ
を製造することができる。
された非単結晶半導体膜中に薄膜トランジスタのソース
領域及びドレイン領域を不純物のイオン注入により形成
した後、上記光透過性基板の他方の主面側から上記非単
結晶半導体膜に非単結晶半導体膜が溶融しない程度のエ
ネルギーのパルスレーザー光を照射して加熱するように
しているので、ソース領域及びドレイン領域を形成する
ための不純物のイオン注入により生じる結晶欠陥等が除
去されて接合や非単結晶半導体膜とゲート絶縁膜との界
面におけるトラップ密度が減少し、従って接合のリーク
やゲート電圧スイング等の電気的特性が向上する。これ
によって、電気的特性の良好な薄膜トランジスタを製造
することができる。また、非単結晶半導体膜にこの非単
結晶半導体膜が溶融しない程度のエネルギーのパルスレ
ーザー光を照射して加熱するようにしているので、ソー
ス領域及びドレイン領域の不純物の活性領域中への拡散
を防止しつつ、この不純物を活性化させることができ、
従って設計通りのチャネル長を有する薄膜トランジスタ
を製造することができる。
第１図及び第２図は本発明の一実施例による多結晶Si T
FTの製造方法を工程順に示す断面図、第３図は第１図及
び第２図に示す多結晶Si TFTの製造方法で用いられるガ
ラス基板の透過特性を示すグラフ、第４図は第１図及び
第２図に示す多結晶Si TFTの製造方法により製造される
多結晶Si TFTのVG−logID特性の一例を示すグラフであ
る。 図面における主要な符号の説明 1:ガラス基板（光透過性基板）、3:多結晶Si膜（非単結
晶半導体膜）、5:ゲート電極、6:ソース領域、7:ドレイ
ン領域、8:パルスレーザービーム。
FTの製造方法を工程順に示す断面図、第３図は第１図及
び第２図に示す多結晶Si TFTの製造方法で用いられるガ
ラス基板の透過特性を示すグラフ、第４図は第１図及び
第２図に示す多結晶Si TFTの製造方法により製造される
多結晶Si TFTのVG−logID特性の一例を示すグラフであ
る。 図面における主要な符号の説明 1:ガラス基板（光透過性基板）、3:多結晶Si膜（非単結
晶半導体膜）、5:ゲート電極、6:ソース領域、7:ドレイ
ン領域、8:パルスレーザービーム。
Claims (1)
- 【請求項１】光透過性基板の一方の主面上に薄膜トラン
ジスタを有する半導体装置の製造方法において、 上記光透過性基板の上記一方の主面上に形成された非単
結晶半導体膜中に上記薄膜トランジスタのソース領域及
びドレイン領域を不純物のイオン注入により形成した
後、上記光透過性基板の他方の主面側から上記非単結晶
半導体膜に上記非単結晶半導体膜が溶融しない程度のエ
ネルギーのパルスレーザー光を照射して加熱するように
したことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63025375A JP2771812B2 (ja) | 1988-02-05 | 1988-02-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63025375A JP2771812B2 (ja) | 1988-02-05 | 1988-02-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01200673A JPH01200673A (ja) | 1989-08-11 |
| JP2771812B2 true JP2771812B2 (ja) | 1998-07-02 |
Family
ID=12164098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63025375A Expired - Lifetime JP2771812B2 (ja) | 1988-02-05 | 1988-02-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2771812B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3437863B2 (ja) | 1993-01-18 | 2003-08-18 | 株式会社半導体エネルギー研究所 | Ｍｉｓ型半導体装置の作製方法 |
| JP3190520B2 (ja) | 1994-06-14 | 2001-07-23 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| WO2015052991A1 (ja) * | 2013-10-09 | 2015-04-16 | シャープ株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58186949A (ja) * | 1982-04-26 | 1983-11-01 | Toshiba Corp | 薄膜半導体装置の製造方法 |
| JPH07118443B2 (ja) * | 1984-05-18 | 1995-12-18 | ソニー株式会社 | 半導体装置の製法 |
-
1988
- 1988-02-05 JP JP63025375A patent/JP2771812B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01200673A (ja) | 1989-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4463492A (en) | Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state | |
| JPH0669149A (ja) | 半導体装置の製造方法 | |
| JPS6246989B2 (ja) | ||
| JPH07118443B2 (ja) | 半導体装置の製法 | |
| JP2001028448A (ja) | 薄膜トランジスタの作製方法 | |
| US20030207511A1 (en) | Method of fabricating a MIS transistor | |
| JPH0334434A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH02283036A (ja) | 半導体装置の製造方法 | |
| JP2771812B2 (ja) | 半導体装置の製造方法 | |
| JP3890270B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6410374B1 (en) | Method of crystallizing a semiconductor layer in a MIS transistor | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0797565B2 (ja) | 半導体装置の製造方法 | |
| JP3210313B2 (ja) | 多結晶シリコン薄膜の特性改善方法 | |
| JP3774278B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| KR100317636B1 (ko) | 박막트랜지스터의 반도체층 및 그 제조방법 | |
| JP3765936B2 (ja) | 半導体装置の作製方法 | |
| JP3460962B2 (ja) | 半導体装置の製造方法 | |
| JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JP3467571B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3291845B2 (ja) | 結晶成長方法およびｍｏｓトランジスタのチャネル形成方法 | |
| JPH06333827A (ja) | 結晶成長方法およびｍｏｓ型トランジスタのチャネル形成方法 | |
| JP3075498B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |