JP3437863B2 - Mis型半導体装置の作製方法 - Google Patents

Mis型半導体装置の作製方法

Info

Publication number
JP3437863B2
JP3437863B2 JP32311793A JP32311793A JP3437863B2 JP 3437863 B2 JP3437863 B2 JP 3437863B2 JP 32311793 A JP32311793 A JP 32311793A JP 32311793 A JP32311793 A JP 32311793A JP 3437863 B2 JP3437863 B2 JP 3437863B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
film
gate electrode
method
thickness
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32311793A
Other languages
English (en)
Other versions
JPH06267982A (ja )
Inventor
舜平 山崎
保彦 竹村
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、金属(M)−絶縁物
(I)−半導体(S)型半導体装置、いわゆるMIS型
半導体装置(絶縁ゲイト型半導体装置ともいう)の作製
方法に関する。MIS型半導体装置には、例えば、MO
Sトランジスタ、薄膜トランジスタ等が含まれる。 【0002】 【従来の技術】従来、MIS型半導体装置は自己整合法
(セルフアライン法)を用いて作製されてきた。この方
法は半導体基板もしくは半導体被膜上にゲイト絶縁膜を
介してゲイト配線(電極)を形成し、このゲイト配線を
マスクとして、前記半導体基板もしくは半導体被膜中に
不純物を導入するものである。不純物を導入する手段と
しては、熱拡散法、イオン注入法、プラズマドーピング
法、レーザードーピング法が用いられる。このような手
段によって、ゲイト電極との端部と不純物領域(ソー
ス、ドレイン)の端部がほぼ一致し、ゲイト電極と不純
物領域が重なるオーバーラップ状態(寄生容量の発生の
原因)やゲイト電極と不純物領域が離れるオフセット状
態(実効移動度の低下の原因)をなくすことができた。 【0003】ただし、従来の工程では、不純物領域と、
それに隣接し、ゲイト電極の下部にある活性領域(チャ
ネル形成領域)のキャリヤ濃度の空間的変化が大きすぎ
て、著しく大きな電界を生じせしめ、特にゲイト電極に
逆バイアス電圧を印加した場合のリーク電流(OFF電
流)が増大するという問題があった。この問題に対して
は、本発明人らは、ゲイト電極と不純物領域とをわずか
にオフセット状態とすることによって改善できることを
見出した。そして、このオフセット状態を実現せしめる
ために、ゲイト電極を陽極酸化可能な材料によって形成
し、陽極酸化の結果、生成された陽極酸化膜をもマスク
として不純物導入をおこなうことによって、一定の大き
さのオフセット状態を再現性よく得ることを見出した。 【0004】また、イオン注入法、プラズマドーピング
法のごとき高速イオンを半導体基板もしくは半導体被膜
に照射することによって不純物導入をおこなう方法にお
いては、イオンの侵入した部分の半導体基板もしくは半
導体被膜の結晶性が損なわれるため、結晶性を改善せし
めること(活性化)が必要とされた。従来は、主として
600℃以上の温度において熱的に結晶性の改善をおこ
なったが、近年にはプロセスの低温化が求められる傾向
にあり、本発明人等は、レーザーもしくはそれと同等な
強光を照射することによっても活性化をおこなえるこ
と、およびその量産性が優れていることをも示した。 【0005】図2に示すのは、上記の思想に基づいた薄
膜トランジスタの作製工程である。まず、基板201上
に下地絶縁膜202を堆積し、さらに、島状の結晶性半
導体領域203を形成し、これを覆って、ゲイト絶縁膜
として機能する絶縁膜204を形成する。そして、陽極
酸化可能な材料を用いてゲイト配線205を形成する。
(図2(A)) 【0006】次に、ゲイト配線を陽極酸化し、ゲイト配
線の表面に適当な厚さ、例えば、300nm以下、好ま
しくは250nm以下の陽極酸化物206を形成する。
そして、この陽極酸化物をマスクとして、イオン注入
法、イオンドーピング法等の手段によって、自己整合的
に不純物(例えば、燐(P))を照射し、不純物領域2
07を形成する。(図2(B)) その後、上面からレーザー光等の強光を照射することに
よって不純物の導入された領域の活性化をおこなう。
(図2(C)) 最後に、層間絶縁物208を堆積し、不純物領域にコン
タクトホールを形成して、これに接続する電極209を
形成して、薄膜トランジスタが完成する。(図2
(D)) 【0007】 【発明が解決しようする課題】しかしながら、上記に示
した方法では、不純物領域と活性領域(ゲイト電極の直
下の半導体領域で不純物領域に挟まれている)の境界
(図2(C)において、Xで指示する)の物性が不安定
であり、長時間の使用においてはリーク電流の増大等の
問題が生じ、信頼性が低下することが明らかになった。
すなわち、工程から明らかなように、活性領域は実質的
に、最初から結晶性は変化しない。一方、活性領域に隣
接する不純物領域は、最初、活性領域と同じ結晶性を有
しているが、多量(〜1015cm-2)の不純物導入の過
程で結晶性が破壊される。不純物領域は後のレーザー照
射工程によって回復されるが、当初の結晶性と同じ状態
を再現することは難しく、特に不純物領域の中でも活性
領域に接する部分は、レーザー照射の際に影となる可能
性が高く、十分な活性化がおこなえないことが明らかに
なった。 【0008】すなわち、不純物領域と活性領域の結晶性
が不連続であり、このためトラップ準位等が発生しやす
い。特に不純物の導入方法として高速イオンを照射する
方式を採用した場合には、不純物イオンが散乱によっ
て、ゲイト電極部の下に回り込み、その部分の結晶性を
破壊する。そして、このようなゲイト電極部の下の領域
はゲイト電極部が影となってレーザー等によって活性化
することが不可能であった。 【0009】この問題点を解決する一つの方法は、裏面
からレーザー等の光照射をおこなって、活性化すること
である。この方法では、ゲイト配線が影とならないの
で、活性領域と不純物領域の境界も十分に活性化され
る。しかし、この場合には基板材料が光を透過すること
が必要であり、当然のことながら、シリコンウェファー
等を用いる場合には利用できない。また、多くのガラス
基板は300nm以下の紫外光を透過することは難しい
ので、例えば、量産性に優れたKrFエキシマーレーザ
ー(波長248nm)は利用できない。本発明は、かか
る問題点を顧みてなされたものであり、活性領域と不純
物領域の結晶性の連続性を達成することによって、信頼
性の高いMIS型半導体装置、例えば、MOSトランジ
スタや薄膜トランジスタを得ることを課題とする。 【0010】 【問題を解決するための手段】本発明は、レーザーもし
くはフラッシュランプ等の強力な光源より発せられる光
エネルギーを上面より不純物領域に照射してこれを活性
化せしめる際に、不純物領域のみでなくそれに隣接する
活性領域の一部、特に不純物領域と活性領域の境界部分
にも光エネルギーを照射するものであり、かかる目的を
遂行するために不純物導入の前もしくは後に、ゲイト電
極部を構成する材料の一部を除去することによって、該
境界部を照射される光に対して実質的に透明な状態とす
ることを特徴とする。 【0011】本発明は、結晶性の半導体基板もしくは半
導体被膜上にゲイト絶縁膜として機能する絶縁被膜を形
成したのち、陽極酸化可能な材料によってゲイト配線
(ゲイト電極)を形成し、これを陽極酸化し、その表面
に陽極酸化物(第1の陽極酸化物)を形成する工程と、
このようにして陽極酸化可能な材料とその陽極酸化物よ
りなるゲイト電極部、あるいはゲイト電極部に由来する
ものをマスクとして自己整合的に不純物を半導体基板も
しくは半導体被膜中に導入する工程と、前記不純物導入
工程の前もしくは後で先に形成された第1の陽極酸化物
の一部もしくは全部を除去して、不純物領域と活性領域
の境界もしくはその近傍に光エネルギーが照射できる状
態とし、この状態で光エネルギーを照射して、不純物領
域の活性化をおこなう工程とを有する。 【0012】さらに必要であれば、ゲイト電極を再び陽
極酸化することによってその表面を絶縁性の高い陽極酸
化物(第2の陽極酸化物)で被覆し、また、層間絶縁物
等を設けて上部配線との容量結合を低下させる構造とし
てもよいことはいうまでもない。陽極酸化を使用するに
おいては、通常は電解溶液を利用する湿式法を用いる
が、その他に公知の減圧プラズマ中での方式(乾式法)
を用いてもよいことはいうまでもない。さらに、湿式法
によって得られる陽極酸化物としても、緻密で耐圧の高
いバリヤ型であっても、多孔質で耐圧の低い多孔質型で
あってもよく、これらを適当に組み合わせてもよい。 【0013】また、本発明において用いることが好まし
い陽極酸化可能な材料としては、アルミニウム、チタ
ン、タンタル、シリコン、タングステン、モリブテンで
ある。これらの材料の単体もしくは合金を単層もしくは
多層構造としてゲイト電極とするとよい。これらの材料
にさらに微量の他の元素を加えてもよいことは言うまで
もない。さらに陽極酸化以外の他の適切な酸化方法を用
いて配線を酸化してもよいことは言うまでもない。 【0014】さらに、本発明において用いられる光エネ
ルギーの源泉(ソース)としては、KrFレーザー(波
長248nm)、XeClレーザー(308nm)、A
rFレーザー(193nm)、XeFレーザー(353
nm)等のエキシマーレーザーや、Nd:YAGレーザ
ー(1064nm)およびその第2、第3、第4高調
波、炭酸ガスレーザー、アルゴンイオンレーザー、銅蒸
気レーザー等のコヒーレント光源、およびキセノンフラ
ッシュランプ、クリプトンアークランプ、ハロゲンラン
プ等の非コヒーレント光源が適している。 【0015】このような工程で得られたMIS型半導体
装置は、上方から見たときに、不純物領域(ソース、ド
レイン)の接合とゲイト電極部(ゲイト電極もしくはこ
れに付随している陽極酸化物を含む)が実質的に同一形
状であり(相似形であること)、しかも、ゲイト電極
(導伝面を境界とする。陽極酸化物等の付随物は含まな
い)と不純物領域がオフセット状態となっていることが
特徴である。また、第2の陽極酸化物等の酸化物を有し
ない場合にはゲイト電極の周囲には陽極酸化物がなく、
かつ、不純物領域とゲイト電極がオフセット状態となっ
ている。オフセットの幅は0.1〜0.5μmが好まし
い。 【0016】本発明においては第1の陽極酸化物を形成
したのち、その一部を残存せしめ、これを挟んで上部配
線を形成して、第1の陽極酸化物を絶縁材料とするキャ
パシタを構成することもできる。この場合にはMIS型
半導体装置のゲイト電極として機能している部分のゲイ
ト電極部における陽極酸化物の厚さとキャパシタ部分の
酸化物の厚さが異なることがあり、それぞれの厚さはそ
れぞれの目的に応じて決定すればよい。同様に、第2の
陽極酸化物等の酸化物を形成する工程で、例えば、配線
ごとに印加電圧を加減することによって同一基板上であ
っても陽極酸化物の厚さを変更することもできる。この
場合にもゲイト電極部の陽極酸化物等の酸化物の厚さと
キャパシタ(あるいは配線の交差する部分)の酸化物の
厚さを異なるものとしてもよい。 【0017】 【実施例】 〔実施例1〕 図1に本実施例を示す。本実施例は絶縁
基板上に薄膜トランジスタを形成するものである。基板
101は、ガラス基板で、例えば、コーニング7059
等の無アルカリガラス基板や石英基板等を使用できる。
コストを考慮して、ここではコーニング7059基板を
用いた。これに下地の酸化膜として酸化珪素膜102を
堆積した。酸化珪素膜の堆積方法は、例えば、スパッタ
法や化学的気相成長法(CVD法)を使用できる。ここ
では、TEOS(テトラ・エトキシ・シラン)と酸素を
材料ガスとして用いて、プラズマCVD法によって成膜
をおこなった。基板温度は200〜400℃とした。こ
の下地酸化珪素膜の厚さは、500〜2000Åとし
た。 【0018】次いで、アモルファスシリコン膜を堆積
し、これを島状にパターニングした。アモルファスシリ
コン膜の堆積方法としてはプラズマCVD法や減圧CV
D法が用いられる。ここでは、モノシラン(SiH4
を材料ガスとして、プラズマCVD法によってアモルフ
ァスシリコン膜を堆積した。このアモルファスシリコン
膜の厚さは200〜700Åとした。そして、これにレ
ーザー光(KrFレーザー、波長248nm、パルス幅
20nsec)を照射した。レーザー照射前には基板を
真空中で0.1〜3時間、300〜550℃に加熱し
て、アモルファスシリコン膜に含有されている水素を放
出させた。レーザーのエネルギー密度は250〜450
mJ/cm2 とした。また、レーザー照射時には、基板
を250〜550℃に加熱した。この結果、アモルファ
スシリコン膜は結晶化し、結晶性シリコン膜となった。 【0019】次いで、ゲイト絶縁膜として機能する酸化
珪素膜104を厚さ800〜1200Å形成した。ここ
ではその作製方法は下地酸化珪素膜102と同じ方法を
採用した。さらに、陽極酸化可能な材料、例えば、アル
ミニウム、タンタル、チタン等の金属、シリコン等の半
導体、窒化タンタル、窒化チタン等の導電性金属窒化物
を用いてゲイト電極105を形成した。ここではタンタ
ルを使用し、その厚さは2000〜10000Åとし
た。(図1(A)) 【0020】その後、ゲイト電極を陽極酸化し、その表
面に厚さ1500〜2500Åの陽極酸化物(第1の陽
極酸化物)106を形成した。陽極酸化は、1〜5%の
クエン酸のエチレングリコール溶液中に基板を浸し、全
てのゲイト配線を統合して、これを正極とし、一方、白
金を負極として、印加する電圧を1〜5V/分で昇圧す
ることによっておこなった。さらに、プラズマドーピン
グ法によって、ボロン(B)もしくは燐(P)のイオン
を照射して不純物領域107を形成した。イオンの加速
エネルギーはゲイト絶縁膜104の厚さによって変更さ
れるが、典型的にはゲイト絶縁膜が1000Åの場合に
は、ボロンでは50〜65keV、燐では60〜80k
eVが適していた。また、ドーズ量は2×1014cm-2
〜6×1015cm-2が適していたが、ドーズ量が低いほ
ど信頼性の高い素子が得られることが明らかになった。
このように陽極酸化物が存在する状態で不純物の導入を
おこなった結果、ゲイト電極(タンタル)と不純物領域
はオフセットの状態となった。なお、図で示した不純物
領域の範囲は名目的なもので、実際にはイオンの散乱等
によって回り込みがあることはいうまでもない。(図1
(B)) 【0021】さて、不純物ドーピングが終了した後、第
1の陽極酸化物106のみをエッチングした。エッチン
グは、四フッ化炭素(CF4 )と酸素のプラズマ雰囲気
中でおこなった。四フッ化炭素(CF4 )と酸素の比率
(流量比)は、CF4 /O2=3〜10とした。このよ
うな条件ではタンタルの陽極酸化物である五酸化二タン
タルはエッチングされるが、酸化珪素はエッチングされ
ない。このようにして、ゲイト配線105およびゲイト
絶縁膜である酸化珪素膜104をエッチングすることな
く、陽極酸化物106のみをエッチングすることができ
た。その結果、図1(C)に示すように不純物領域10
7とそれにはさまれた活性領域の境界(xと指示)が現
れた。そして、このような状態でレーザー照射によって
不純物領域の活性化をおこなった。レーザーはKrFエ
キシマーレーザー(波長248nm、パルス幅20ns
ec)を使用し、レーザーのエネルギー密度は250〜
450mJ/cm2 とした。また、レーザー照射時に
は、基板を250〜550℃に加熱すると、より効果的
に活性化できた。典型的には、燐がドープされたもので
ドーズ量が1×1015cm-2、基板温度250℃、レー
ザーエネルギー300mJ/cm2 で500〜1000
Ω/□のシート抵抗が得られた。 【0022】また、本実施例では不純物領域と活性領域
の境界(xと指示)もレーザーによって照射されるの
で、従来の作製プロセスで問題となった境界の部分の劣
化による信頼性の低下は著しく減少した。なお、本工程
では露出されたゲイト配線にレーザー光が照射するの
で、配線表面は十分にレーザー光を反射するか、あるい
は配線自体が十分な耐熱性を有していることが望まれ
る。タンタルは融点が3000℃以上であるので問題は
なかったが、アルミニウムのごとき融点の低い材料をも
ちいる場合には注意が必要で、上面に耐熱材料を設ける
等の工夫をすることが望まれる。(図1(C)) 【0023】その後、再びゲイト配線に電流を通じて陽
極酸化をおこない、陽極酸化物(第2の陽極酸化物)1
08を厚さ1000〜2500Å形成した。この陽極酸
化物108は導体面が後退することによって、薄膜トラ
ンジスタのオフセットの大きさを決定するとともに、上
部配線との短絡を防止するためのものでもあるので、そ
の目的に適切な厚さが選択される必要がある。もちろ
ん、場合によってはこのような陽極酸化物を形成せずと
もよい。(図1(D)) 最後に層間絶縁物として酸化珪素膜109を厚さ200
0〜1000Å、例えばTEOSを材料ガスとしたプラ
ズマCVD法によって形成し、これにコンタクトホール
を穿って金属等の材料、例えば厚さ200Åの窒化チタ
ンと厚さ5000Åのアルミニウムの多層膜からなる電
極110を不純物領域に接続して、薄膜トランジスタが
完成された。(図1(E)) 【0024】〔実施例2〕 図3および図4に本実施例
を示す。図3は、図4(上面図)の一点鎖線での断面図
である。まず、基板(コーニング7059)301上に
下地の酸化珪素膜を形成し、さらに、アモルファスシリ
コン膜を厚さ1000〜1500Å形成した。そして、
窒素もしくはアルゴン雰囲気において、600℃で24
〜48時間アニールすることにより、アモルファスシリ
コンを結晶化せしめた。このようにして結晶性の島状シ
リコン302を形成した。さらに、ゲイト絶縁膜として
機能する厚さ1000Åの酸化珪素膜303を堆積し、
タンタルの配線(厚さ5000Å)304、305、3
06を形成した。(図3(A)) 【0025】そして、これらの配線304〜306に電
流を通じ、その表面に厚さ2000〜2500Åの第1
の陽極酸化物307、308、309を形成した。そし
て、このような処理がなされた配線をマスクとして、プ
ラズマドーピング法によってシリコン膜302中に不純
物を導入し、不純物領域310を形成した。(図3
(B)および図4(A)) 次に第1の陽極酸化物307〜309のみをエッチング
して、配線の表面を露出させ、この状態でKrFエキシ
マーレーザー光を照射することによって活性化をおこな
った。(図3(C)) 【0026】その後、配線306のうち、コンタクトホ
ールを形成する部分にのみ厚さ1〜5μmのポリイミド
の被膜311を設けた。ポリイミドとしては、パターニ
ングの容易さから感光性のものが使用しやすい。(図3
(D)および図4(B)) そして、この状態で配線304〜306に電流を通じ、
厚さ2000〜2500Åの第2の陽極酸化物312、
313、314を形成した。ただし、先にポリイミドが
設けられた部分は陽極酸化されず、コンタクトホール3
15が残る。(図3(E)) 【0027】最後に層間絶縁物として厚さ2000〜5
000Åの酸化珪素膜316を堆積し、コンタクトホー
ルを形成した。また、配線305の一部(図4(C)の
点線で囲まれた部分319)では層間絶縁物を全て除去
して第2の陽極酸化物313を露出せしめた。そして、
窒化タンタル(厚さ500Å)とアルミニウム(厚さ3
500Å)の多層膜を用いた配線・電極317、318
を形成し、回路を完成させた。このとき、配線318は
319で配線305とキャパシタンスを構成し、さら
に、コンタクト320で配線306に接続している。
(図3(F)および図4(C)) 【0028】〔実施例3〕 図5に本実施例を示す。基
板(コーニング7059)501上に下地の酸化珪素膜
を形成し、さらに、アモルファスシリコン膜を厚さ10
00〜1500Å形成した。そして、窒素もしくはアル
ゴン雰囲気において、600℃で24〜48時間アニー
ルすることにより、アモルファスシリコンを結晶化せし
めた。このようにして結晶性の島状シリコン502を形
成した。さらに、ゲイト絶縁膜として機能する厚さ10
00Åの酸化珪素膜503を堆積し、タンタルの配線
(厚さ5000Å)504、505、506を形成し
た。(図5(A)) 【0029】そして、これらの配線を陽極酸化し、配線
の側面および上面に厚さ500〜1500Åの陽極酸化
物被膜507、508、509を形成した。そして、こ
のように処理された配線をマスクとして、プラズマドー
ピング法によってシリコン膜502中に不純物を導入
し、不純物領域510を形成した。(図5(B)) 【0030】次に陽極酸化物507〜509のみをエッ
チングして、不純物領域510と不純物領域に挟まれた
活性領域の境界を露出させ、この状態でKrFエキシマ
ーレーザー光を照射することによって活性化をおこなっ
た。(図5(C)) その後、配線504を覆って、厚さ1〜5μmのポリイ
ミドの被膜を設けた。ポリイミドとしては、パターニン
グの容易さから感光性のものが使用しやすい。(図5
(D)) そして、この状態で配線504〜506に電流を通じ、
厚さ2000〜2500Åの陽極酸化物513、514
を形成した。ただし、配線504のうち先にポリイミド
が設けられた部分512は陽極酸化されなかった。(図
5(E)) 【0031】最後に層間絶縁物として厚さ2000〜5
000Åの酸化珪素膜515を堆積し、不純物領域51
0にコンタクトホールを形成した。また、配線506の
一部では層間絶縁物を全て除去して陽極酸化物514を
露出せしめた。そして、窒化チタン(厚さ500Å)と
アルミニウム(厚さ3500Å)の多層膜を用いた配線
・電極516、517を形成し、回路を完成させた。こ
のとき、配線517は518で配線506と陽極酸化物
514を誘電体とするキャパシタを構成する。(図5
(F)) 【0032】〔実施例4〕 図6に本実施例を示す。本
実施例は絶縁基板上に薄膜トランジスタを形成するもの
である。基板601上に下地の酸化膜として酸化珪素膜
602を堆積した。次いで、アモルファスシリコン膜を
堆積し、これを島状にパターニングした。そして、これ
にレーザー光(KrFレーザー、波長248nm、パル
ス幅20nsec)を照射した。レーザー照射前には基
板を真空中で0.1〜3時間、300〜550℃に加熱
して、アモルファスシリコン膜に含有されている水素を
放出させた。レーザーのエネルギー密度は250〜45
0mJ/cm2 とした。また、レーザー照射時には、基
板を250〜550℃に加熱した。この結果、アモルフ
ァスシリコン膜は結晶化し、結晶性シリコン膜603と
なった。 【0033】次いで、ゲイト絶縁膜として機能する酸化
珪素膜604を厚さ800〜1200Å形成した。さら
に、アルミニウムを用いてゲイト電極605を形成し
た。その厚さは2000〜10000Åとした。(図6
(A)) その後、ゲイト電極を陽極酸化し、その表面に厚さ15
00〜2500Åの陽極酸化物(第1の陽極酸化物)6
06を形成した。陽極酸化は、1〜5%の酒石酸酸のエ
チレングリコール溶液中に基板を浸し、全てのゲイト配
線を統合して、これを正極とし、一方、白金を負極とし
て、印加する電圧を1〜5V/分で昇圧することによっ
ておこなった。さらに、プラズマドーピング法によっ
て、ボロン(B)もしくは燐(P)のイオンを照射して
不純物領域607を形成した。(図6(B)) 【0034】不純物ドーピングが終了した後、第1の陽
極酸化物606のみをエッチングした。エッチングは、
四フッ化炭素(CF4 )と酸素のプラズマ雰囲気中でお
こなった。四フッ化炭素(CF4 )と酸素の比率(流量
比)は、CF4 /O2 =3〜10とした。このような条
件ではアルミニウムの陽極酸化物はエッチングされる
が、酸化珪素はエッチングされない。このようにして、
ゲイト配線605およびゲイト絶縁膜である酸化珪素膜
604をエッチングすることなく、陽極酸化物606の
みをエッチングすることができた。このエッチング工程
によって陽極酸化物の厚さを減らし、500〜1500
Å(陽極酸化物608)とした。 【0035】その結果、図6(C)に示すように不純物
領域607とそれにはさまれた活性領域の境界(xと指
示)が現れた。そして、このような状態でレーザー照射
によって不純物領域の活性化をおこなった。レーザーは
KrFエキシマーレーザー(波長248nm、パルス幅
20nsec)を使用し、レーザーのエネルギー密度は
250〜450mJ/cm2 とした。また、レーザー照
射時には、基板を250〜550℃に加熱すると、より
効果的に活性化できた。本実施例では不純物領域と活性
領域の境界(xと指示)もレーザーによって照射される
ので、従来の作製プロセスで問題となった境界の部分の
劣化による信頼性の低下は著しく減少した。(図6
(C)) 【0036】その後、再びゲイト配線に電流を通じて陽
極酸化をおこない、陽極酸化物(第2の陽極酸化物)6
09を厚さ2000〜3000Åとした。この陽極酸化
物609の厚さは、陽極酸化の際の導体面の後退によっ
て薄膜トランジスタのオフセットの大きさを決定すると
同時に、上部配線との短絡を防止する効果を有するの
で、その目的に適切な厚さが選択されればよく、場合に
よってはこのような陽極酸化物を形成せずともよい。
(図6(D)) 【0037】最後に層間絶縁物として酸化珪素膜610
を厚さ2000〜1000Å形成し、これにコンタクト
ホールを穿って厚さ200Åの窒化チタンと厚さ500
0Åのアルミニウムの多層膜からなる電極611を不純
物領域に接続して、薄膜トランジスタが完成された。
(図6(E)) 【0038】〔実施例5〕 本実施例は、陽極酸化物と
して、多孔質のものと、バリヤ型のものとの2種類を組
み合わせる例を示す。すなわち、本実施例では、ゲイト
電極の側面に、比較的低い電圧で形成される多孔質の陽
極酸化物を、0.2μm以上、好ましくは0.5μm以
上形成し、一方、ゲイト電極の上面には、絶縁性の良好
なバリヤ型の陽極酸化物を形成する。 【0039】多孔性の陽極酸化物は、3〜20%のクエ
ン酸もしくはシュウ酸、燐酸、クロム酸、硫酸等の水溶
液中において、陽極酸化をおこなうことによって得られ
る。一方、バリヤ型の陽極酸化物は、3〜10%の酒石
酸、硼酸、硝酸等のエチレングリコール溶液等の有機溶
媒を用いて陽極酸化をおこなうことによって得られる。
ゲイト電極の上面に形成されるバリヤ型の陽極酸化物
は、可能な限り(上部配線との絶縁性が保たれる限り)
薄い方が好ましく、0.2μm以下、好ましくは0.1
μm以下が望まれる。 【0040】このように、2種類の陽極酸化物を形成す
るには、ゲイト電極の上面にマスク材を形成し、この状
態で最初に多孔質の陽極酸化物を形成し、続いて、マス
ク材を除去して、ゲイト電極の上面を中心としてバリヤ
型の陽極酸化物を形成すればよい。このような目的に用
いるマスク材としては、陽極酸化の電圧に耐えることが
必要で、例えば、ポリイミド等が適している。特に、フ
ォトニース(感光性ポリイミド)やAZ1350等の感
光性の材料であれば、ゲイト電極のパターニング時にこ
のマスク材を用いて、パターニングすればよい。また、
通常のフォトリソグラフィー工程で用いられるフォトレ
ジスト(例えば、東京応化製、OFPR800/30c
p)等では、絶縁性が不十分であるので、多孔質陽極酸
化をおこなっていると、次第にレジストが剥離するとい
う欠点があるが、これを解決するには、レジストの塗布
前に、バリヤ型陽極酸化の条件で、厚さ50〜1000
Åの酸化物被膜を形成しておけばよい。 【0041】図7に本実施例の作製工程の断面図を示
す。まず、基板(コーニング7059)701上にスパ
ッタリング法によって厚さ2000Åの酸化珪素の下地
膜702を形成した。さらに、プラズマCVD法によっ
て、厚さ200〜1000Å、例えば500Åの真性
(I型)のアモルファスシリコン膜を堆積し、これをパ
ターニング、エッチングして、島状シリコン領域703
を形成し、レーザー光(KrFエキシマーレーザー)を
照射して、結晶化させた。さらに、スパッタリング法に
よって厚さ1000Åの酸化珪素膜704をゲイト絶縁
膜として堆積した。 【0042】引き続いて、スパッタリング法によって、
厚さ3000〜8000Å、例えば4000Åのアルミ
ニウム膜(0.1〜0.3重量%のスカンジウムを含
む)を堆積した。そして、基板を、3%の酒石酸をアン
モニアによって中和し、pH≒7としたエチレングルコ
ール溶液中に浸し、10〜30Vの電圧を印加すること
によって、アルミニウム膜の表面に厚さ100〜400
Åの薄い陽極酸化物を形成した。そして、このように処
理したアルミニウム膜上に、スピンコート法によって厚
さ1μm程度のフォトレジスト(例えば、東京応化製、
OFPR800/30cp)を形成した。そして、公知
のフォトリソグラフィー法によって、ゲイト電極705
を形成した。ゲイト電極上には、フォトレジストのマス
ク706が残存する。フォトレジストの代わりに、例え
ば、東レ製UR3800のような感光性ポリイミド(フ
ォトニース)を用いても同様な効果が得られる。(図7
(A)) 【0043】次に、基板を10%クエン酸水溶液に浸漬
し、5〜50V、例えば8Vの定電圧で10〜500
分、例えば200分陽極酸化をおこなうことによって、
厚さ約5000Åの多孔質の陽極酸化物707を±20
0Å以下の精度でゲイト電極の側面に形成することがで
きた。ゲイト電極の上面にはマスク材706が存在して
いたので、陽極酸化はほとんど進行しなかった。(図7
(B)) 【0044】次に、マスク材を除去して、ゲイト電極上
面を露出させ、3%酒石酸のエチレングリコール溶液
(アンモニアで中性にpH調整したもの)中に基板を浸
漬し、これに電流を流して、1〜5V/分、例えば4V
/分で電圧を100Vまで上昇させて、陽極酸化をおこ
なった。この際には、ゲイト電極上面のみならず、ゲイ
ト電極側面も陽極酸化されて、緻密なバリヤ型陽極酸化
物708が厚さ1000Å形成された。この陽極酸化物
の耐圧は50V以上であった。(図7(C)) 【0045】次に、ドライエッチング法によって、酸化
珪素膜704をエッチングした。このエッチングにおい
ては、等方性エッチングのプラズマモードでも、あるい
は異方性エッチングの反応性イオンエッチングモードで
もよい。ただし、珪素と酸化珪素の選択比を十分に大き
くすることによって、シリコン領域703を深くエッチ
ングしないようにすることが重要である。例えば、エッ
チングガスとしてCF4 を使用すれば陽極酸化物707
および708はエッチングされず、酸化珪素膜のみがエ
ッチングされる。また、陽極酸化物の下の酸化珪素膜は
エッチングされずにゲイト絶縁膜710として残った。
そして、プラズマドーピング法によって、シリコン領域
703に、ゲイト電極705および側面の多孔質陽極酸
化物707をマスクとして不純物(燐)を注入した。ド
ーピングガスとして、フォスフィン(PH3 )を用い、
加速電圧を5〜30kV、例えば10kVとした。ドー
ズ量は1×1014〜8×1015cm-2、例えば、2×1
15cm-2とした。この結果、N型の不純物領域709
が形成された。(図7(D)) 【0046】次に、燐酸、燐酸、酢酸、硝酸の混酸を用
いて多孔質陽極酸化物707をエッチングし、バリヤ型
陽極酸化物708を露出させた。そして、上面からレー
ザー光を照射して、レーザーアニールをおこない、ドー
ピングされた不純物を活性化した。レーザー照射におい
ては、ドーピングされた不純物領域とドーピングされて
いない領域の境界711にもレーザー光が照射される。
(図7(E)) レーザーのエネルギー密度は100〜400mJ/cm
2 、例えば、150mJ/cm2 とし、2〜10ショッ
ト、例えば2ショット照射した。レーザー照射時には基
板を200〜300℃、例えば250℃に加熱してもよ
い。本実施例では、レーザー照射の際に、シリコン領域
の表面が露出されるので、レーザーのエネルギー密度
は、やや低い方が望ましい。 【0047】続いて、厚さ6000Åの酸化珪素膜71
2を層間絶縁物としてプラズマCVD法によって形成
し、これにコンタクトホールを形成して、金属材料、例
えば、窒化チタンとアルミニウムの多層膜によってTF
Tのソース領域、ドレイン領域の電極・配線713を形
成した。最後に、1気圧の水素雰囲気で350℃、30
分のアニールをおこなった。以上の工程によって薄膜ト
ランジスタが完成した。なお、本実施例ではオフセット
幅xは、多孔質陽極酸化物の幅5000Åに、バリヤ型
陽極酸化物の厚さ1000Åを加えた約6000Åであ
った。(図7(F)) 本実施例では、陽極酸化の際にゲイト絶縁膜に過大な電
圧が印加されないため、ゲイト絶縁膜の界面準位密度が
小さく、そのため、TFTのサブスレシュホールド特性
(S値)が極めて小さく、この結果、ON/OFF特性
の立ち上がりが急峻な特性が得られた。 【0048】〔実施例6〕 図8に本実施例の作製工程
の断面図を示す。まず、基板(コーニング7059)8
01上に厚さ2000Åの酸化珪素の下地膜802と厚
さ200〜1500Å、例えば800Åの真性(I型)
の結晶性シリコンの島状領域803、および島状シリコ
ン領域を覆って、厚さ1000Åの酸化珪素膜804を
形成した。引き続いて、スパッタリング法によって、厚
さ3000〜8000Å、例えば6000Åのアルミニ
ウム膜(0.1〜0.3重量%のスカンジウムを含む)
を堆積した。そして、実施例5と同様にして、アルミニ
ウム膜の表面に厚さ100〜400Åの薄い陽極酸化物
を形成した。そして、このように処理したアルミニウム
膜上に、スピンコート法によって厚さ1μm程度のフォ
トレジストを形成した。そして、公知のフォトリソグラ
フィー法によって、ゲイト電極805を形成した。ゲイ
ト電極上には、フォトレジストのマスク806が残存す
る。(図8(A)) 【0049】次に、基板を10%シュウ酸水溶液に浸漬
し、5〜50V、例えば8Vの定電圧で10〜500
分、例えば200分陽極酸化をおこなうことによって、
厚さ約5000Åの多孔質の陽極酸化物807をゲイト
電極の側面に形成した。ゲイト電極の上面にはマスク材
806が存在していたので、陽極酸化はほとんど進行し
なかった。(図8(B)) 次に、マスク材を除去して、ゲイト電極上面を露出さ
せ、3%酒石酸のエチレングリコール溶液(アンモニア
で中性にpH調整したもの)中に基板を浸漬し、これに
電流を流して、1〜5V/分、例えば4V/分で電圧を
100Vまで上昇させて、陽極酸化をおこなった。この
際には、ゲイト電極上面と側面が陽極酸化されて、緻密
なバリヤ型陽極酸化物808が厚さ1000Å形成され
た。この陽極酸化物の耐圧は50V以上であった。 【0050】次に、ドライエッチング法によって、酸化
珪素膜804をエッチングした。このエッチングにおい
ては、陽極酸化物807および808はエッチングされ
ず、酸化珪素膜のみがエッチングされた。また、陽極酸
化物の下の酸化珪素膜はエッチングされずにゲイト絶縁
膜809として残った。(図8(C)) 次に、燐酸、燐酸、酢酸、硝酸の混酸を用いて多孔質陽
極酸化物807をエッチングし、無孔質陽極酸化物80
8を露出させた。そして、プラズマドーピング法によっ
て、シリコン領域803にゲイト電極805および側面
の多孔質陽極酸化物807によって画定されたゲイト絶
縁膜809をマスクとして不純物(燐)を注入した。ド
ーピングガスとして、フォスフィン(PH3 )を用い、
加速電圧を5〜30kV、例えば10kVとした。ドー
ズ量は1×1014〜8×1015cm-2、例えば、2×1
15cm-2とした。 【0051】このドーピング工程においては、ゲイト絶
縁膜809で被覆されていない領域810には高濃度の
燐が注入されたが、ゲイト絶縁膜809で表面の覆われ
た領域811においては、ゲイト絶縁膜が障害となっ
て、ドーピング量は少なく、本実施例では、領域810
の0.1〜5%の不純物しか注入されなかった。この結
果、N型の高濃度不純物領域810および低濃度不純物
領域811が形成された。(図8(D)) 【0052】その後、上面からレーザー光を照射して、
レーザーアニールをおこない、ドーピングされた不純物
を活性化した。この場合には、低濃度不純物領域811
と活性領域の境界に十分にレーザー光が照射されるとは
言いがたい。しかしながら、低濃度不純物領域811へ
のドーピング量は上述のように微量であるので、シリコ
ン結晶に対するダメージも小さく、したがって、レーザ
ー照射による結晶性改善の必要はそれほど大きくない。
これに対し、高濃度不純物領域810と低濃度不純物領
域811の境界は十分にレーザー照射がなされる必要が
ある。というのも、高濃度不純物領域811には多量の
不純物イオンが導入されているために、結晶欠陥も大き
いからである。本実施例に関しては、図から明らかなよ
うに境界部にもレーザー光が透過するような構造となっ
ている。(図8(E)) 【0053】続いて、厚さ6000Åの酸化珪素膜81
2を層間絶縁物としてプラズマCVD法によって形成
し、これにコンタクトホールを形成して、金属材料、例
えば、窒化チタンとアルミニウムの多層膜によってTF
Tのソース領域、ドレイン領域の電極・配線813を形
成した。最後に、1気圧の水素雰囲気で350℃、30
分のアニールをおこなった。以上の工程によって薄膜ト
ランジスタが完成した。(図8(F)) 【0054】本実施例では、いわゆる低濃度ドレイン
(LDD)構造と同じ構造を得ることができた。LDD
構造はホットキャリヤによる劣化を抑制するうえで有効
であることが示されているが、本実施例で作製したTF
Tでも同じ効果が得られた。しかしながら、公知のLD
Dを得るプロセスに比較すると、本実施例では1回のド
ーピング工程によって、LDDが得られることに特徴が
ある。また、本実施例では多孔質陽極酸化物807によ
って画定されたゲイト絶縁膜809を利用することによ
って高濃度不純物領域810が画定されていることに特
徴がある。すなわち、多孔質陽極酸化物807によっ
て、間接的に不純物領域が画定されるのである。そし
て、本実施例で明らかなように、LDD領域の幅xは、
実質的に多孔質陽極酸化物の幅によって決定される。 【0055】本実施例、あるいは先の実施例5で示した
TFTの作製方法を用いて、より高度な集積化を実行す
ることができる。そして、その際には、TFTの必要と
される特性に応じてオフセット領域あるいはLDD領域
の幅xを変化させるとより都合がよい。図9には、1枚
のガラス基板上にディスプレーから、CPU、メモリー
まで搭載した集積回路を用いた電気光学システムののブ
ロック図を示す。 【0056】ここで、入力ポートとは、外部から入力さ
れた信号を読み取り、画像用信号に変換する。補正メモ
リーは、アクティブマトリクスパネルの特性に合わせて
入力信号等を補正するためのパネルに固有のメモリーで
ある。特に、この補正メモリーは、各画素固有の情報を
不揮発性メモリー内に有し、個別に補正するためのもの
である。すなわち、電気光学装置の画素に点欠陥のある
場合には、その点の周囲の画素にそれに合わせて補正し
た信号を送り、点欠陥をカバーし、欠陥を目立たなくす
る。または、画素が周囲の画素に比べて暗い場合には、
その画素により大きな信号を送って、周囲の画素同じ明
るさとなるようにするものである。CPUとメモリーは
通常のコンピュータのものと同様で、特にメモリーは各
画素に対応した画像メモリーをRAMとして持ってい
る。また、画像情報に応じて、基板を裏面から照射する
バックライトを変化させることもできる。 【0057】そして、これらの回路のそれぞれに適した
オフセット領域あるいはLDD領域の幅を得るために、
3〜10系統の配線を形成し、個々に陽極酸化条件を変
えられるようにすればよい。典型的には、アクティブマ
トリクス回路のTFT(91)においては、チャネル長
が10μmで、LDD領域の幅は0.4〜1μm、例え
ば、0.6μm。ドライバーにおいては、Nチャネル型
TFTで、チャネル長8μm、チャネル幅200μmと
し、LDD領域の幅は0.2〜0.3μm、例えば、
0.25μm。同じくPチャネル型TFTにおいては、
チャネル長5μm、チャネル幅500μmとし、LDD
領域の幅は0〜0.2μm、例えば、0.1μm。デコ
ーダーにおいては、Nチャネル型TFTで、チャネル長
8μm、チャネル幅10μmとし、LDD領域の幅は
0.3〜0.4μm、例えば、0.35μm。同じくP
チャネル型TFTにおいては、チャネル長5μm、チャ
ネル幅10μmとし、LDD領域の幅は0〜0.2μ
m、例えば、0.1μmとすればよい。さらに、図9に
おける、CPU、入力ポート、補正メモリー、メモリー
のNTFT、PTFTは高周波動作、低消費電力用のデ
コーダーと同様にLDD領域の幅を最適化すればよい。
かくして、電気光学装置94を絶縁表面を有する同一基
板上に形成することができた。 【0058】 【発明の効果】本発明によって、低温プロセスによって
作製されるMOSトランジスタ、薄膜トランジスタ等の
MIS型半導体素子の信頼性を向上せしめることができ
た。具体的には、ソースを接地し、ドレインもしくはゲ
イトの一方もしくは双方に+20V以上、もしくは−2
0V以下の電位を加えた状態で10時間以上放置した場
合でもトランジスタの特性には大きな影響はなかった。
実施例は薄膜トランジスタが中心であったが、いまでも
なく、本発明の効果は、単結晶半導体基板上に作製され
るMIS型半導体装置でも同じく得られるものであり、
また、半導体材料に関しても、実施例で取り上げたシリ
コン以外にも、シリコン−ゲルマニウム合金、炭化珪
素、ゲルマニウム、セレン化カドミウム、硫化カドミウ
ム、砒化ガリウム等においても同等な効果が得られる。
以上のように、本発明は工業上有益な発明である。

【図面の簡単な説明】 【図1】 本発明の実施例を示す。(実施例1、断面
図) 【図2】 従来の技術の実施例を示す。(断面図) 【図3】 本発明の実施例を示す。(実施例2、断面
図) 【図4】 本発明の実施例を示す。(実施例2、上面
図) 【図5】 本発明の実施例を示す。(実施例3、断面
図) 【図6】 本発明の実施例を示す。(実施例4、断面
図) 【図7】 本発明の実施例を示す。(実施例5、断面
図) 【図8】 本発明の実施例を示す。(実施例6、断面
図) 【図9】 集積化された回路のブロック図を示す。
(実施例6) 【符号の説明】 101・・・基板 102・・・下地絶縁膜 103・・・島状半導体領域 104・・・ゲイト絶縁膜 105・・・ゲイト配線(ゲイト電極) 106・・・第1の陽極酸化物 107・・・不純物領域 108・・・第2の陽極酸化物 109・・・層間絶縁物 110・・・電極(配線)

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−16140(JP,A) 特開 平2−73627(JP,A) 特開 平3−244134(JP,A) 特開 昭62−24460(JP,A) 特開 昭58−23479(JP,A) 特開 昭63−56916(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/78 H01L 29/786 H01L 21/336 H01L 21/20

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】半導体上にゲート絶縁膜を介してゲート電
    極を形成し、 前記ゲート電極の表面を酸化することにより、酸化物を
    形成し、 前記ゲート電極および前記酸化物の上方から不純物ドー
    ピングを行い、前記半導体にチャネル形成領域不純物
    領域、および前記チャネル形成領域と前記不純物領域と
    で挟まれた領域を形成し、 前記酸化物を除去して、前記不純物領域と、前記チャネ
    ル形成領域と前記不純物領域とで挟まれた領域とに、コ
    ヒーレント光を照射できる状態とし、 前記不純物領域と、前記チャネル形成領域と前記不純物
    領域とで挟まれた領域とに、前記ゲート電極の上方から
    コヒーレント光を照射することを特徴とするMIS型半
    導体装置の作製方法。 【請求項2】半導体上にゲート絶縁膜を介してゲート電
    極を形成すると共に前記ゲート絶縁膜上に配線を形成
    し、 前記ゲート電極の表面および前記配線の表面を酸化する
    ことにより、第1の酸化物を形成し、 前記ゲート電極前記配線および前記第1の酸化物の上
    方から不純物ドーピングを行い、前記半導体にチャネル
    形成領域不純物領域、および前記チャネル形成領域と
    前記不純物領域とで挟まれた領域を形成し、 前記第1の酸化物を除去して、前記不純物領域と、前記
    チャネル形成領域と前記不純物領域とで挟まれた領域と
    に、コヒーレント光を照射できる状態とし、 前記不純物領域と、前記チャネル形成領域と前記不純物
    領域とで挟まれた領域とに、前記ゲート電極および前記
    配線の上方からコヒーレント光を照射し、 前記ゲート電極を樹脂膜で覆って前記配線の表面を酸化
    することにより、第2の酸化物を形成し、前記樹脂膜を除去した後に、 前記ゲート電極および前記
    配線を層間絶縁膜で覆い、 前記層間絶縁膜に、前記不純物領域に達するコンタクト
    ホールを形成すると共に前記第2の酸化物の一部を露出
    させ、 前記層間絶縁膜上に前記不純物領域および前記露出した
    第2の酸化物に接する電極を形成することを特徴とする
    MIS型半導体装置の作製方法。 【請求項3】請求項1または請求項2において、前記コ
    ヒーレント光は、レーザー光であることを特徴とするM
    IS型半導体装置の作製方法。 【請求項4】請求項1乃至請求項3のいずれか一におい
    て、前記コヒーレント光は、エキシマレーザー光である
    ことを特徴とするMIS型半導体装置の作製方法。 【請求項5】請求項1乃至請求項3のいずれか一におい
    て、前記コヒーレント光は、Nd:YAGレーザー光で
    あることを特徴とするMIS型半導体装置の作製方法。 【請求項6】半導体上にゲート絶縁膜を介してゲート電
    極を形成し、 前記ゲート電極の表面を酸化することにより、酸化物を
    形成し、 前記ゲート電極および前記酸化物の上方から不純物ドー
    ピングを行い、前記半導体にチャネル形成領域不純物
    領域、および前記チャネル形成領域と前記不純物領域と
    で挟まれた領域を形成し、 前記酸化物を除去して、前記不純物領域と、前記チャネ
    ル形成領域と前記不純物領域とで挟まれた領域とに、非
    コヒーレント光を照射できる状態とし、 前記不純物領域と、前記チャネル形成領域と前記不純物
    領域とで挟まれた領域とに、前記ゲート電極の上方から
    非コヒーレント光を照射することを特徴とするMIS型
    半導体装置の作製方法。 【請求項7】半導体上にゲート絶縁膜を介してゲート電
    極を形成すると共に前記ゲート絶縁膜上に配線を形成
    し、 前記ゲート電極の表面および前記配線の表面を酸化する
    ことにより、第1の酸化物を形成し、 前記ゲート電極前記配線および前記第1の酸化物の上
    方から不純物ドーピングを行い、前記半導体にチャネル
    形成領域および不純物領域を形成し、 前記第1の酸化物を除去して、前記不純物領域と、前記
    チャネル形成領域と前記不純物領域とで挟まれた領域と
    に、非コヒーレント光を照射できる状態とし、 前記不純物領域と、前記チャネル形成領域と前記不純物
    領域とで挟まれた領域とに、前記ゲート電極および前記
    配線の上方から非コヒーレント光を照射し、 前記ゲート電極を樹脂膜で覆って前記配線の表面を酸化
    することにより、第2の酸化物を形成し、前記樹脂膜を除去した後に、 前記ゲート電極および前記
    配線を層間絶縁膜で覆い、 前記層間絶縁膜に、前記不純物領域に達するコンタクト
    ホールを形成すると共に前記第2の酸化物の一部を露出
    させ、 前記層間絶縁膜上に前記不純物領域および前記露出した
    第2の酸化物に接する電極を形成することを特徴とする
    MIS型半導体装置の作製方法。 【請求項8】請求項6または請求項7において、前記非
    コヒーレント光は、ランプ光であることを特徴とするM
    IS型半導体装置の作製方法。 【請求項9】請求項6乃至請求項8のいずれか一におい
    て、前記非コヒーレント光は、キセノンランプ、クリプ
    トンアークランプもしくはハロゲンランプの光であるこ
    とを特徴とするMIS型半導体装置の作製方法。 【請求項10】請求項1乃至請求項9のいずれか一にお
    いて、前記ゲート電極は、アルミニウム、チタン、タン
    タル、シリコン、タングステンもしくはモリブデンの単
    体膜または合金膜を用いて形成されることを特徴とする
    MIS型半導体装置の作製方法。
JP32311793A 1993-01-18 1993-11-29 Mis型半導体装置の作製方法 Expired - Fee Related JP3437863B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5-23287 1993-01-18
JP2328793 1993-01-18
JP32311793A JP3437863B2 (ja) 1993-01-18 1993-11-29 Mis型半導体装置の作製方法

Applications Claiming Priority (14)

Application Number Priority Date Filing Date Title
JP32311793A JP3437863B2 (ja) 1993-01-18 1993-11-29 Mis型半導体装置の作製方法
TW83100209A TW234771B (ja) 1993-01-18 1994-01-12
CN 200610094492 CN101090124B (zh) 1993-01-18 1994-01-18 半导体器件
CN 200410042294 CN1297007C (zh) 1993-01-18 1994-01-18 半导体器件
CN 94101918 CN1058108C (zh) 1993-01-18 1994-01-18 Mis半导体器件的制造方法
KR19940001012A KR0145458B1 (ko) 1993-01-18 1994-01-18 Mis형 반도체 장치 제작방법
US08181907 US5627084A (en) 1993-01-18 1994-01-18 Method for fabricating MIS semiconductor device
US08780714 US5939731A (en) 1993-01-18 1997-01-08 MIS semiconductor device and method for fabricating the same
US08855143 US6489632B1 (en) 1993-01-18 1997-05-13 Semiconductor device having a gate oxide film
KR19980001815A KR0185821B1 (ko) 1993-01-18 1998-01-22 반도체장치
KR19980001816A KR0185822B1 (ko) 1993-01-18 1998-01-22 반도체장치
CN 98115960 CN1156016C (zh) 1993-01-18 1998-07-07 金属绝缘体半导体类型的半导体器件及其制造方法
US10301777 US6995432B2 (en) 1993-01-18 2002-11-22 Semiconductor device having a gate oxide film with some NTFTS with LDD regions and no PTFTS with LDD regions
US11178308 US7408233B2 (en) 1993-01-18 2005-07-12 Semiconductor device having N-channel thin film transistor with LDD regions and P-channel thin film transistor with LDD region

Publications (2)

Publication Number Publication Date
JPH06267982A true JPH06267982A (ja) 1994-09-22
JP3437863B2 true JP3437863B2 (ja) 2003-08-18

Family

ID=26360618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32311793A Expired - Fee Related JP3437863B2 (ja) 1993-01-18 1993-11-29 Mis型半導体装置の作製方法

Country Status (4)

Country Link
US (5) US5627084A (ja)
JP (1) JP3437863B2 (ja)
KR (1) KR0145458B1 (ja)
CN (4) CN1058108C (ja)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Mis型半導体装置の作製方法
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
US6777763B1 (en) 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JP3153065B2 (ja) * 1993-12-27 2001-04-03 株式会社半導体エネルギー研究所 半導体集積回路の電極の作製方法
US5616935A (en) * 1994-02-08 1997-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit having N-channel and P-channel transistors
US6096581A (en) * 1994-03-09 2000-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for operating an active matrix display device with limited variation in threshold voltages
US6723590B1 (en) 1994-03-09 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for laser-processing semiconductor device
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3312083B2 (ja) * 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
JPH07335904A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
JP3173760B2 (ja) 1994-11-11 2001-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3469337B2 (ja) 1994-12-16 2003-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5814529A (en) * 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5771110A (en) 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
US6790714B2 (en) 1995-07-03 2004-09-14 Sanyo Electric Co., Ltd. Semiconductor device, display device and method of fabricating the same
US6225174B1 (en) 1996-06-13 2001-05-01 Micron Technology, Inc. Method for forming a spacer using photosensitive material
WO1998002946A1 (en) 1996-07-16 1998-01-22 Raychem Corporation Circuit protection arrangements
JP3856889B2 (ja) * 1997-02-06 2006-12-13 株式会社半導体エネルギー研究所 反射型表示装置および電子デバイス
KR100269520B1 (ko) 1997-07-29 2000-10-16 구본준 박막트랜지스터, 액정표시장치와 그 제조방법
CA2278578A1 (en) 1997-11-28 1999-06-10 Tsuneo Mitsuyu Method and device for activating semiconductor impurities
US6349022B1 (en) 1998-09-18 2002-02-19 Tyco Electronics Corporation Latching protection circuit
JP4436469B2 (ja) * 1998-09-30 2010-03-24 三洋電機株式会社 半導体装置
US20020008257A1 (en) * 1998-09-30 2002-01-24 John P. Barnak Mosfet gate electrodes having performance tuned work functions and methods of making same
EP1006589B1 (en) 1998-12-03 2012-04-11 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
US6535535B1 (en) 1999-02-12 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and semiconductor device
JP3399432B2 (ja) * 1999-02-26 2003-04-21 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
JP4527070B2 (ja) * 1999-04-12 2010-08-18 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、並びに電子機器
US6335292B1 (en) * 1999-04-15 2002-01-01 Micron Technology, Inc. Method of controlling striations and CD loss in contact oxide etch
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6661096B1 (en) * 1999-06-29 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Wiring material semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6777254B1 (en) 1999-07-06 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6952020B1 (en) 1999-07-06 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6545291B1 (en) * 1999-08-31 2003-04-08 E Ink Corporation Transistor design for use in the construction of an electronically driven display
US6885366B1 (en) 1999-09-30 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
US6872607B2 (en) * 2000-03-21 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6608449B2 (en) * 2000-05-08 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Luminescent apparatus and method of manufacturing the same
US6825820B2 (en) * 2000-08-10 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US6905920B2 (en) * 2000-09-04 2005-06-14 Seiko Epson Corporation Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature
US6562671B2 (en) * 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
JP2002202527A (ja) * 2000-12-28 2002-07-19 Nec Corp アクティブマトリクス型液晶表示装置
US6770518B2 (en) * 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US6501135B1 (en) * 2001-05-04 2002-12-31 Advanced Micro Devices, Inc. Germanium-on-insulator (GOI) device
JP5025057B2 (ja) * 2001-05-10 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3918741B2 (ja) * 2002-03-28 2007-05-23 セイコーエプソン株式会社 電気光学装置の製造方法、及び半導体装置の製造方法
JP3989761B2 (ja) * 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US7169695B2 (en) * 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
US7977390B2 (en) 2002-10-11 2011-07-12 Lam Research Corporation Method for plasma etching performance enhancement
US6833325B2 (en) * 2002-10-11 2004-12-21 Lam Research Corporation Method for plasma etching performance enhancement
US7294580B2 (en) * 2003-04-09 2007-11-13 Lam Research Corporation Method for plasma stripping using periodic modulation of gas chemistry and hydrocarbon addition
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
JP4589606B2 (ja) 2003-06-02 2010-12-01 パナソニック株式会社 半導体装置の製造方法
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7115488B2 (en) * 2003-08-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO2005043617A1 (en) * 2003-10-31 2005-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and design method thereof
JP2006066686A (ja) 2004-08-27 2006-03-09 Matsushita Electric Ind Co Ltd 不純物導入方法および不純物導入装置
JP5122818B2 (ja) * 2004-09-17 2013-01-16 シャープ株式会社 薄膜半導体装置の製造方法
US7192815B2 (en) * 2004-11-15 2007-03-20 Chunghwa Picture Tubes, Ltd. Method of manufacturing a thin film transistor
JP2006179213A (ja) * 2004-12-21 2006-07-06 Seiko Epson Corp パターン形成基板、電気光学装置及び電気光学装置の製造方法
US7459100B2 (en) * 2004-12-22 2008-12-02 Lam Research Corporation Methods and apparatus for sequentially alternating among plasma processes in order to optimize a substrate
US7491647B2 (en) * 2005-03-08 2009-02-17 Lam Research Corporation Etch with striation control
US7241683B2 (en) * 2005-03-08 2007-07-10 Lam Research Corporation Stabilized photoresist structure for etching process
DE102005033714A1 (de) * 2005-07-12 2007-01-18 Schefenacker Vision Systems Germany Gmbh Verfahren und Vorrichtung zur Herstellung eines elektrolumineszierenden Leuchtelements
KR101299604B1 (ko) * 2005-10-18 2013-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US7910489B2 (en) * 2006-02-17 2011-03-22 Lam Research Corporation Infinitely selective photoresist mask etch
JP5352081B2 (ja) 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE102008003953A1 (de) 2007-02-28 2008-09-04 Fuji Electric Device Technology Co. Ltd. Verfahren zur Herstellung eines Halbleiterelements
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5286706B2 (ja) 2007-07-10 2013-09-11 三菱電機株式会社 電力用半導体装置とその製造方法
JP4737221B2 (ja) 2008-04-16 2011-07-27 ソニー株式会社 表示装置
US8314024B2 (en) 2008-12-19 2012-11-20 Unity Semiconductor Corporation Device fabrication
US7994016B2 (en) * 2009-11-11 2011-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for obtaining quality ultra-shallow doped regions and device having same
KR20140139773A (ko) * 2013-05-28 2014-12-08 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그의 제조방법
WO2016009715A1 (ja) * 2014-07-16 2016-01-21 株式会社Joled トランジスタ、表示装置および電子機器

Family Cites Families (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988214A (en) 1968-06-17 1976-10-26 Nippon Electric Company, Ltd. Method of fabricating a semiconductor device
JPS5124341B2 (ja) * 1971-12-24 1976-07-23
JPS4995591A (ja) 1973-01-12 1974-09-10
US3997367A (en) 1975-11-20 1976-12-14 Bell Telephone Laboratories, Incorporated Method for making transistors
US4343081A (en) * 1979-06-22 1982-08-10 L'etat Francais Represente Par Le Secretaire D'etat Aux Postes Et Telecommunications Et A La Telediffusion (Centre National D'etudes Des Telecommunications) Process for making semi-conductor devices
US4409724A (en) * 1980-11-03 1983-10-18 Texas Instruments Incorporated Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby
US4335161A (en) * 1980-11-03 1982-06-15 Xerox Corporation Thin film transistors, thin film transistor arrays, and a process for preparing the same
GB2107115B (en) * 1981-07-17 1985-05-09 Citizen Watch Co Ltd Method of manufacturing insulated gate thin film effect transitors
JPS6259896B2 (ja) 1981-08-05 1987-12-14 Fujitsu Ltd
JPH0338755B2 (ja) * 1981-12-17 1991-06-11 Seiko Epson Corp
JPS58118154A (en) * 1982-01-07 1983-07-14 Seiko Epson Corp Semiconductor ic device
US4590663A (en) * 1982-02-01 1986-05-27 Texas Instruments Incorporated High voltage CMOS technology with N-channel source/drain extensions
JPS58186979A (en) 1982-04-23 1983-11-01 Omron Tateisi Electronics Co Semiconductor photoreception light emitting element
JPS58186949A (en) 1982-04-26 1983-11-01 Toshiba Corp Manufacture of thin film semiconductor device
JPS59188974A (en) 1983-04-11 1984-10-26 Nec Corp Manufacture of semiconductor device
US4503601A (en) 1983-04-18 1985-03-12 Ncr Corporation Oxide trench structure for polysilicon gates and interconnects
JPS59220971A (en) 1983-05-31 1984-12-12 Toshiba Corp Manufacture of semiconductor device
US4727038A (en) 1984-08-22 1988-02-23 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor device
JPH0695563B2 (ja) * 1985-02-01 1994-11-24 株式会社日立製作所 半導体装置
JPS61224459A (en) 1985-03-29 1986-10-06 Toshiba Corp Semiconductor device and manufacture thereof
US4751196A (en) * 1985-04-01 1988-06-14 Motorola Inc. High voltage thin film transistor on PLZT and method of manufacture thereof
JPS6224460A (en) 1985-07-23 1987-02-02 Victor Co Of Japan Ltd Tape slacking take-up device
EP0222215B1 (en) 1985-10-23 1991-10-16 Hitachi, Ltd. Polysilicon mos transistor and method of manufacturing the same
US4701423A (en) 1985-12-20 1987-10-20 Ncr Corporation Totally self-aligned CMOS process
US4755865A (en) 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
JPH0577303B2 (ja) * 1986-03-29 1993-10-26 Hitachi Ltd
JPS6319876A (en) * 1986-07-11 1988-01-27 Fuji Xerox Co Ltd Thin film transistor device
JPS6356916A (en) 1986-08-28 1988-03-11 Toshiba Corp Manufacture of semiconductor device
JPS6366969A (en) 1986-09-08 1988-03-25 Nippon Telegr & Teleph Corp <Ntt> High-breakdown-strength polycrystalline silicon thin film transistor
GB8623240D0 (en) * 1986-09-26 1986-10-29 Emi Plc Thorn Display device
JPS6384161A (en) * 1986-09-29 1988-04-14 Matsushita Electronics Corp Manufacture of semiconductor device
JPH0687503B2 (ja) 1987-03-11 1994-11-02 株式会社日立製作所 薄膜半導体装置
JP2764395B2 (ja) 1987-04-20 1998-06-11 セイコーエプソン株式会社 薄膜トランジスタの製造方法
US5153702A (en) 1987-06-10 1992-10-06 Hitachi, Ltd. Thin film semiconductor device and method for fabricating the same
JPS647567A (en) * 1987-06-29 1989-01-11 Ricoh Kk Mos transistor
JPS647567U (ja) 1987-06-30 1989-01-17
JPS6424460A (en) 1987-07-20 1989-01-26 Fujitsu Ltd Manufacture of semiconductor device
JPS6424460U (ja) 1987-07-30 1989-02-09
NL8800222A (nl) 1988-01-29 1989-08-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op zelfregistrerende wijze metaalsilicide wordt aangebracht.
JPH0666279B2 (ja) 1988-02-05 1994-08-24 日本電信電話株式会社 化合物半導体薄膜の成長方法及び成長装置
JP2771812B2 (ja) 1988-02-05 1998-07-02 ソニー株式会社 半導体装置の製造方法
US5238859A (en) 1988-04-26 1993-08-24 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル,投写型表示装置及びビューファインダー
US5493129A (en) * 1988-06-29 1996-02-20 Hitachi, Ltd. Thin film transistor structure having increased on-current
US5146291A (en) 1988-08-31 1992-09-08 Mitsubishi Denki Kabushiki Kaisha MIS device having lightly doped drain structure
US4978626A (en) 1988-09-02 1990-12-18 Motorola, Inc. LDD transistor process having doping sensitive endpoint etching
JP2743396B2 (ja) 1988-09-08 1998-04-22 ソニー株式会社 半導体装置の製造方法
JP2934445B2 (ja) 1988-12-14 1999-08-16 ソニー株式会社 薄膜トランジスタの形成方法
JPH02162738A (en) 1988-12-15 1990-06-22 Nec Corp Manufacture of mos fet
JPH02181963A (en) 1989-01-09 1990-07-16 Nec Corp Manufacture of semiconductor device
JPH02206162A (en) 1989-02-06 1990-08-15 Matsushita Electron Corp Manufacture of semiconductor device
JPH0316140A (en) 1989-03-14 1991-01-24 Matsushita Electron Corp Manufacture of mos-type semiconductor device
JPH02246277A (en) * 1989-03-20 1990-10-02 Matsushita Electron Corp Mos transistor and manufacture thereof
DE69028669T2 (de) * 1989-07-31 1997-02-20 Canon Kk Dünnschicht-Transistor und seine Herstellung
US5296401A (en) * 1990-01-11 1994-03-22 Mitsubishi Denki Kabushiki Kaisha MIS device having p channel MOS device and n channel MOS device with LDD structure and manufacturing method thereof
JPH03227068A (en) * 1990-02-01 1991-10-08 Casio Comput Co Ltd Thin film transistor and manufacture thereof
JPH03244134A (en) 1990-02-21 1991-10-30 Mitsubishi Electric Corp Manufacture of semiconductor device
EP0456199B1 (en) 1990-05-11 1997-08-27 Asahi Glass Company Ltd. Process for preparing a polycrystalline semiconductor thin film transistor
JPH04226039A (en) 1990-05-11 1992-08-14 Asahi Glass Co Ltd Manufacture of polycrystalline silicon thin-film transistor, and active matrix substrate
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JPH0442579A (en) * 1990-06-08 1992-02-13 Seiko Epson Corp Manufacture of thin film transistor
US5227321A (en) 1990-07-05 1993-07-13 Micron Technology, Inc. Method for forming MOS transistors
JPH0475387A (en) 1990-07-18 1992-03-10 Sony Corp Mis-type semiconductor device
US5112764A (en) * 1990-09-04 1992-05-12 North American Philips Corporation Method for the fabrication of low leakage polysilicon thin film transistors
JP2947654B2 (ja) 1990-10-31 1999-09-13 キヤノン株式会社 Mis型トランジスタ
KR950013784B1 (ko) 1990-11-20 1995-11-16 순페이 야마자끼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US5514879A (en) 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
JP2767495B2 (ja) 1990-11-26 1998-06-18 株式会社半導体エネルギー研究所 半導体装置および表示装置
JP2999271B2 (ja) * 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
US5097301A (en) 1990-12-19 1992-03-17 Intel Corporation Composite inverse T-gate metal oxide semiconductor device and method of fabrication
JPH0817236B2 (ja) 1990-12-25 1996-02-21 株式会社半導体エネルギー研究所 半導体装置
KR940008180B1 (ko) * 1990-12-27 1994-09-07 슌페이 야마자끼 액정 전기 광학 장치 및 그 구동 방법
US5258325A (en) * 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
JPH04241466A (en) * 1991-01-16 1992-08-28 Casio Comput Co Ltd Field effect type transistor
JP3209229B2 (ja) 1991-01-22 2001-09-17 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JPH04254335A (en) 1991-02-06 1992-09-09 Nec Corp Semiconductor device and its manufacture
US5521107A (en) 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
EP0502600A3 (en) 1991-03-05 1993-02-03 Nview Corporation Method and apparatus for displaying rgb and sync video without auxiliary frame storage memory
US5468987A (en) 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5495121A (en) 1991-09-30 1996-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US5289030A (en) 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
JP2794499B2 (ja) * 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR940000143B1 (ko) * 1991-06-25 1994-01-07 경상현 대형 박막 트랜지스터(TFT) 액정 디스플레이 패널(LCD panel)의 제조방법
GB9114018D0 (en) * 1991-06-28 1991-08-14 Philips Electronic Associated Thin-film transistor manufacture
US5151374A (en) 1991-07-24 1992-09-29 Industrial Technology Research Institute Method of forming a thin film field effect transistor having a drain channel junction that is spaced from the gate electrode
US5485019A (en) 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5545571A (en) * 1991-08-26 1996-08-13 Semiconductor Energy Laboratory Co., Ltd. Method of making TFT with anodic oxidation process using positive and negative voltages
JP2650543B2 (ja) * 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
JP2750380B2 (ja) 1991-12-03 1998-05-13 株式会社 半導体エネルギー研究所 半導体装置の作製方法
US5422293A (en) * 1991-12-24 1995-06-06 Casio Computer Co., Ltd. Method for manufacturing a TFT panel
JPH05226364A (ja) 1992-02-14 1993-09-03 Fujitsu Ltd Mis型電界効果トランジスタの製造方法
JPH05315329A (ja) * 1992-05-11 1993-11-26 Fujitsu Ltd アルミニウム配線または電極の形成方法および薄膜トランジスタマトリックスの製造方法
US5241193A (en) 1992-05-19 1993-08-31 Motorola, Inc. Semiconductor device having a thin-film transistor and process
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
EP0589478B1 (en) * 1992-09-25 1999-11-17 Sony Corporation Liquid crystal display device
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Mis型半導体装置の作製方法
US5492843A (en) 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
US5576556A (en) 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH07135323A (ja) 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JP3153065B2 (ja) * 1993-12-27 2001-04-03 株式会社半導体エネルギー研究所 半導体集積回路の電極の作製方法
US6096581A (en) 1994-03-09 2000-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for operating an active matrix display device with limited variation in threshold voltages
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3312083B2 (ja) 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
JPH09191111A (ja) * 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6259138B1 (en) * 1998-12-18 2001-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions

Also Published As

Publication number Publication date Type
CN1156016C (zh) 2004-06-30 grant
US20050250266A1 (en) 2005-11-10 application
JPH06267982A (ja) 1994-09-22 application
KR0145458B1 (ko) 1998-08-17 grant
US5627084A (en) 1997-05-06 grant
US7408233B2 (en) 2008-08-05 grant
US6995432B2 (en) 2006-02-07 grant
CN101090124A (zh) 2007-12-19 application
US5939731A (en) 1999-08-17 grant
CN1538522A (zh) 2004-10-20 application
CN1219775A (zh) 1999-06-16 application
US6489632B1 (en) 2002-12-03 grant
CN1092556A (zh) 1994-09-21 application
CN101090124B (zh) 2011-11-02 grant
CN1297007C (zh) 2007-01-24 grant
US20030107036A1 (en) 2003-06-12 application
CN1058108C (zh) 2000-11-01 grant

Similar Documents

Publication Publication Date Title
US5966594A (en) Semiconductor device and method for manufacturing the same
US6337232B1 (en) Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region
US5616935A (en) Semiconductor integrated circuit having N-channel and P-channel transistors
US6433361B1 (en) Semiconductor integrated circuit and method for forming the same
US5686328A (en) Semiconductor device and process for fabricating the same
US5818070A (en) Electro-optical device incorporating a peripheral dual gate electrode TFT driver circuit
US5712495A (en) Semiconductor device including active matrix circuit
US5913112A (en) Method of manufacturing an insulated gate field effect semiconductor device having an offset region and/or lightly doped region
US5543352A (en) Method for manufacturing a semiconductor device using a catalyst
US6737302B2 (en) Manufacturing method for field-effect transistor
US6259120B1 (en) Semiconductor device and method for fabricating the same
USRE36314E (en) Insulated gate field effect semiconductor devices having a LDD region and an anodic oxide film of a gate electrode
US5940732A (en) Method of fabricating semiconductor device
US20040023445A1 (en) Electronic circuit
US5920362A (en) Method of forming thin-film transistor liquid crystal display having a silicon active layer contacting a sidewall of a data line and a storage capacitor electrode
US5656825A (en) Thin film transistor having crystalline semiconductor layer obtained by irradiation
US20020105033A1 (en) Thin film transistor having lightly and heavily doped source/drain regions and its manufacture
US5696386A (en) Semiconductor device
US6133620A (en) Semiconductor device and process for fabricating the same
US5847410A (en) Semiconductor electro-optical device
US6777763B1 (en) Semiconductor device and method for fabricating the same
US6201281B1 (en) Semiconductor device and method for producing the same
US5904514A (en) Method for producing electrodes of semiconductor device
US5719065A (en) Method for manufacturing semiconductor device with removable spacers
US6906383B1 (en) Semiconductor device and method of manufacture thereof

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees