JP3460962B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、より詳細には、アモルファスシリコン膜を
結晶化した結晶性シリコン膜を活性領域とする半導体装
置の製造方法に関する。本発明は、特に、絶縁性表面を
有する基板上に設けられた薄膜トランジスタ（ＴＦＴ）
を用いた半導体装置、例えば、アクティブマトリクス型
の液晶表示装置、密着型イメージセンサー、および三次
元ＩＣなどの製造に利用され得る。

【０００２】

【従来の技術】近年、高解像度の大型液晶表示装置、高
速で高解像度の密着型イメージセンサー、三次元ＩＣな
どへの実現に向けて、ガラス等の絶縁性基板上に高性能
な半導体素子を形成することが試みられている。これら
の装置に用いられる半導体素子には薄膜状のシリコン半
導体を用いるのが一般的である。薄膜状のシリコン半導
体としては、アモルファスシリコン半導体（ａ−Ｓｉ）
からなるものと結晶性を有するシリコン膜からなるもの
の２つに大別される。

【０００３】アモルファスシリコン半導体は作製温度が
低く、気相法で比較的容易に作製することが可能で量産
性に富むため最も一般的に用いられている。しかしなが
ら、アモルファス半導体は、導電性等の物性が結晶性を
有するシリコン半導体に比べて劣るという問題があっ
た。従って、今後、より高速特性を得るためには、結晶
性を有するシリコン半導体からなる半導体装置の製造方
法の確立が強く求められていた。なお、結晶性を有する
シリコン半導体としては、多結晶シリコン、微結晶シリ
コン等が知られている。

【０００４】これら結晶性を有する薄膜状のシリコン半
導体を得る方法としては、以下の３つの方法が知られて
いる。 （１）成膜時に結晶性を有する膜を基板に直接成膜す
る。 （２）予め基板に成膜したアモルファス半導体膜に強い
光エネルギーを加えることによって、アモルファス半導
体を結晶化する。 （３）予めアモルファス半導体膜を基板に成膜してお
き、これを加熱して、熱エネルギーを加えることによっ
て、アモルファス半導体を結晶化する。

【０００５】しかしながら、（１）の方法では、成膜工
程と同時に結晶化が進行するので、大粒径の結晶性シリ
コンを得るには厚膜化が不可欠であり、良好な半導体物
性を有する膜を基板上に全面にわたって成膜すること
は、技術的に困難である。また、成膜温度が６００℃以
上と高く、安価なガラス基板が使用できないため、より
高価な基板を使用しなければならず、コストが増大する
という問題があった。

【０００６】これに対して、（２）の方法では、溶融固
化過程の結晶化現象を利用しているので、得られる結晶
粒径は小さいが、結晶粒界が良好に処理されて、高品質
な結晶性シリコンを得ることができる。このような方法
においては、エキシマーレーザーが現在最も一般的に利
用されている。この場合、レーザーの安定性が十分では
ないので、大面積基板の全面を均一に処理する際に、均
一な結晶性を有するシリコン膜を得ることが難しく、従
って、同一基板上に均一な特性の複数の半導体素子を得
ることが困難であるという問題点がある。さらにこの場
合、レーザー光の照射面積が小さいので、スループット
が低いという問題点がある。

【０００７】これら（１）および（２）の方法に対し
て、（３）の方法は、大面積基板に適用できるという利
点を有する。しかしながら、（３）の方法は、アモルフ
ァスシリコンの結晶化のために、６００℃以上の高温で
数十時間にわたる加熱処理を必要とする。すなわち、安
価なガラス基板を使用して製造コストを削減し、かつス
ループットを向上させるためには、加熱結晶化処理にお
いて、処理温度を低下させ、かつ処理時間を短縮化させ
るという相反する問題点を同時に解決しなければならな
い。これに加えて、（３）の方法では、固相結晶化現象
を利用しているので、結晶粒が基板面に平行に広がっ
て、得られる結晶粒径は比較的大きい（数μｍにもおよ
ぶ）が、結晶粒界が良好に処理されないという問題があ
る。より詳細には、（３）の方法に従って成長した結晶
粒同士がぶつかり合って、粒界が形成され、この粒界は
キャリアに対するトラップ準位として働くので、キャリ
アの移動度を低下させるという問題がある。

【０００８】上記（３）の方法を応用して、より低温か
つ短時間の加熱処理で、高品質で均一な結晶性を有する
シリコン膜を作製する方法が、特開平６−３３３８２４
号公報、特開平６−３３３８２５号公報、および特開平
８−３３０６０２号公報などで提案されている。これら
の公報によれば、アモルファスシリコン膜の表面に、ニ
ッケル等の金属元素を微量に導入し、その後、加熱処理
を行なうことによって、６００℃以下の低い処理温度
で、かつ数時間程度の短い処理時間で、アモルファスシ
リコンの結晶化を行なっている。

【０００９】上記の方法における結晶化機構は、まず早
期に金属元素を核とした結晶核が発生し、その後、その
金属元素が触媒となって結晶成長を促進して、結晶化が
急激に進行することによると理解される。本明細書にわ
たって、このような機能を有する金属元素を触媒元素と
呼ぶものとする。これらの触媒元素を用いて結晶化され
た結晶性シリコン膜は、通常の固相成長法で結晶化され
たシリコン膜が双晶構造であるのに対して、何本もの柱
状結晶で構成されている。さらに、それぞれの柱状結晶
内部は単結晶に近い状態となっており、良好な結晶性を
有している。

【００１０】

【発明が解決しようとする課題】上述のような、触媒元
素を用いたシリコン膜の結晶化方法は、低温短時間処理
で実施されるという点で非常に有効なものである。しか
しながら、このような方法に従って作製された結晶性シ
リコンを用いたトランジスタは、トランジスタ特性の安
定性および信頼性に問題がある。この原因としては、結
晶性シリコン膜中の不純物が挙げられる。

【００１１】不純物としては、触媒元素そのものが挙げ
られる。上記のような触媒元素は、加熱結晶化工程にお
いてアモルファスシリコン膜の結晶化を促進し、その
後、結晶粒界にトラップされて、粒界付近に偏在した状
態で、結晶性シリコン膜中に残留する。トランジスタな
どの半導体装置の活性領域（素子領域）を形成する結晶
性シリコン膜中に、これらの触媒元素が多量に存在して
いることは、この半導体装置の信頼性および／または電
気的安定性を阻害し、好ましくない。

【００１２】特に、ニッケル、コバルト、白金などのア
モルファスシリコン膜の結晶化の促進能力の高い元素
は、シリコン膜中で、バンドギャップの中央付近に不純
物準位を形成して、ＴＦＴ特性に悪影響を与える。特
に、ＴＦＴを、このような触媒元素を用いて結晶化した
シリコン膜で作製した場合、残留触媒元素の影響によっ
て、主に、ＴＦＴオフ動作時におけるリーク電流の増
大、信頼性の低下などの現象が現れる。触媒元素は、Ｔ
ＦＴ素子のチャネル領域の結晶性を向上させるので、電
界効果移動度、およびオン電流の立ち上がり係数（Ｓ係
数）などの電流駆動能力を向上させるが、その一方で、
オフ特性、信頼性、および安定性などを悪化させる原因
となる。

【００１３】上記のような触媒元素不純物の問題を解決
する方法として、上述した３つの公報では、触媒元素を
集める効果（ゲッタリング効果）を有するリン原子を用
いて触媒元素を除去する方法を開示している。この方法
は、アモルファスシリコンの結晶化のために利用した触
媒元素を、結晶化が終結して触媒元素が不要になったと
ころで、シリコン膜から除去するという考えに基づいて
いる。しかし、実際には、大量の触媒元素をゲッタリン
グによって完全に除去するのは大変困難である。 具体
的には、特開平６−３３３８２４号公報、特開平６−３
３３８２５号公報では、触媒元素をゲッタリングするリ
ンを、ＰＳＧ（phospho-silicate glass）膜の形態で用
いる方法が記載されている。ここで、ＰＳＧ膜とシリコ
ン膜とが直接に接していると、ＰＳＧ膜中のリンがシリ
コン膜中に拡散導入されるので、シリコン膜とＰＳＧ膜
とは、その間に酸化シリコン膜を挟んで設置されてい
る。しかし、特開平６−３３３８４号公報、特開平６−
３３８２５号公報に記されているような、酸化シリコン
膜を介して触媒元素をゲッタリングする方法は、実際に
はほとんど効果が無い。この理由は、触媒元素の酸化シ
リコン膜中の拡散速度が、シリコン膜中の拡散速度に比
べて、非常に遅いことが挙げられる。代表的な触媒元素
であるニッケルの場合、酸化シリコン膜中の拡散速度
は、シリコン膜中の拡散速度に比べて５桁以上も低い。

【００１４】これに対して、特開平８−３３０６０２号
公報では、触媒元素をゲッタリングするリンとして、Ｔ
ＦＴ活性領域のソース／ドレイン領域にドーピングされ
たリンを用いる方法が記載されている。この方法によれ
ば、シリコン膜中にリンがドーピングされているので、
触媒元素の拡散速度を低下させることがなく、ある程度
のゲッタリング効果が得られる。しかし、この方法で
は、リンがＴＦＴ活性領域のソース／ドレイン領域にド
ーピングされているので、素子領域の内部に触媒元素が
ゲッタリングされることになる。これにより、素子領域
の内部に触媒元素が集まった領域が残留するので、十分
なＴＦＴの信頼性を得ることができない。さらに、この
方法では、ドレイン領域とチャネル領域との間の接合部
にある触媒元素は、リンがドーピングされないので、そ
のまま触媒元素が残留することになる。従って、この方
法では、ＴＦＴリーク電流増大の問題を解決できない。

【００１５】さらに、上述した３つの公報では、触媒元
素を用いた結晶化のための加熱処理工程の後で、さら
に、ゲッタリング効果を有する元素を用いて、触媒元素
をゲッタリングするための加熱処理工程を必要とする。
従って、従来の技術では、２回の加熱処理工程を必要と
するので、スループットが非常に遅い。またこれらの方
法によれば、結晶化のための加熱処理工程の後、基板を
室温まで冷却している。触媒元素は、加熱処理の間には
シリコン中に溶解している。しかし、基板（シリコンを
含む）が冷却されるにつれて、触媒元素のシリコンに対
する固溶限界が低下するので、触媒元素の偏析が生じ
る。触媒元素の偏析により、続くゲッタリングのための
加熱工程における、ゲッタリング効率が低下するという
問題がある。さらに、この触媒元素が偏析した領域が、
素子のチャネル領域、およびチャネル領域とドレイン領
域との接合部に存在する場合には、ＴＦＴのリーク電流
を増大させる大きな原因になる。

【００１６】本発明は、上記課題を解決するためになさ
れたものであり、本発明の目的は、触媒元素によるアモ
ルファスシリコンの結晶化、およびゲッタリング効果を
有する元素による触媒元素のゲッタリングを行う、半導
体装置の製造方法であって、触媒元素の偏析を防止し、
ＴＦＴのリーク電流が低減され、スループットが向上し
た、半導体装置を製造する方法を提供することにある。
本発明のさらなる目的は、上記半導体装置の製造方法で
あって、絶縁表面を有する基板上に非常に高性能で高信
頼性を有する半導体装置を、より高い歩留まりで作製す
る製造方法を提供することにある。

【００１７】なお、本明細書にわたって、用語「ゲッタ
リング元素」とは、触媒元素を集める（ゲッタリングす
る）効果を有する元素をいうものとする。また、用語
「シリコン」は、アモルファスシリコンおよび結晶性シ
リコンの両方を包含するものとする。

【００１８】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、アモルファスシリコン膜を、触媒元素を用い
て結晶化して、結晶性シリコン膜を形成する工程を包含
する半導体装置の製造方法であって、絶縁性表面を有す
る基板上にアモルファスシリコン膜を形成する工程と、
該アモルファスシリコン膜の所定の領域にゲッタリング
元素を導入する工程と、該アモルファスシリコン膜の全
面に触媒元素を導入する工程と、該触媒元素が導入され
た該アモルファスシリコン膜を加熱して、結晶化するこ
とにより結晶性シリコン膜を形成する結晶化工程と、該
触媒元素と該ゲッタリング元素とを含む該アモルファス
シリコン膜を加熱して、該アモルファスシリコン膜の該
所定の領域に該触媒元素を集めるゲッタリング工程とを
包含し、該結晶化工程と該ゲッタリング工程とは、単一
の加熱工程で行われ、これにより、上記課題が解決され
る。

【００１９】上記触媒元素を導入する工程は、上記アモ
ルファスシリコン膜の上に、触媒元素含有膜を形成する
工程と、該触媒元素含有膜と該アモルファスシリコン膜
とを加熱して、該触媒元素含有膜から該アモルファスシ
リコン膜へ触媒元素を熱導入して、結晶核を形成する結
晶核形成工程とを包含し、上記ゲッタリング元素を導入
する工程は、該触媒元素含有膜の上にマスク膜を形成す
る工程と、該マスク膜をパターニングして、該アモルフ
ァスシリコン膜の上記所定の領域の上に形成されたマス
ク膜を除去する工程と、該パターニングされたマスク膜
を用いて、上記ゲッタリング元素を該アモルファスシリ
コン膜の該所定の領域に導入する工程とを包含し、上記
加熱工程は、該結晶核形成工程を包含し、該アモルファ
スシリコン膜の上に、該触媒元素含有膜と該パターニン
グされたマスク膜とが配設され、かつ、該アモルファス
シリコン膜の該所定の領域にゲッタリング元素が導入さ
れた状態で行われ、上記方法は、該加熱工程の後に、上
記結晶性シリコン膜から、該パターニングされたマスク
膜を除去する工程と、該結晶性シリコン膜の少なくとも
該所定の領域を除去する工程とをさらに包含してもよ
い。

【００２０】上記ゲッタリング元素を導入する工程は、
上記アモルファスシリコン膜の上にマスク膜を形成する
工程と、該マスク膜をパターニングして、該アモルファ
スシリコン膜の上記所定の領域の上に形成されたマスク
膜を除去する工程と、該パターニングされたマスク膜を
用いて、上記ゲッタリング元素を該アモルファスシリコ
ン膜の該所定の領域に導入する工程と、該アモルファス
シリコン膜から該パターニングされたマスク膜を除去す
る工程とを包含し、上記触媒元素を導入する工程は、該
ゲッタリング元素が導入された該アモルファスシリコン
膜の上に、触媒元素含有膜を形成する工程と、該触媒元
素含有膜と該アモルファスシリコン膜とを加熱して、該
触媒元素含有膜から該アモルファスシリコン膜へ触媒元
素を熱導入して、結晶核を形成する結晶核形成工程とを
包含し、上記加熱工程は、該結晶核形成工程を包含し、
該アモルファスシリコン膜の上に、該触媒元素含有膜が
配設され、該マスク膜が配設されず、かつ、該アモルフ
ァスシリコンの該所定の領域に、該ゲッタリング元素が
導入された状態で行われ、上記方法は、該加熱工程の後
に、該結晶性シリコン膜の少なくとも該所定の領域を除
去する工程をさらに包含してもよい。

【００２１】上記ゲッタリング元素はリンであることが
好ましい。

【００２２】上記少なくとも所定の領域を除去する工程
は、上記結晶性シリコン膜をパターニングして、半導体
装置の活性領域を形成する工程を包含してもよい。

【００２３】上記少なくとも所定の領域を除去する工程
は、上記結晶性シリコン膜をエッチングして、少なくと
も該所定の領域を含む該結晶性シリコン膜と、上記触媒
元素と、該触媒元素のシリサイド化合物とを除去する工
程を包含してもよい。

【００２４】上記少なくとも所定の領域を除去する工程
は、塩素ガスあるいはＢＣｌ₃およびＨＣｌを含む塩素
系ガスを用いるリアクティブイオンエッチング法により
行われてもよい。

【００２５】上記加熱工程は、上記アモルファスシリコ
ン膜および／または上記結晶性シリコン膜の内部で、上
記触媒元素が拡散し、上記ゲッタリング元素が拡散せ
ず、かつ、自然核発生が生じないような温度および時間
範囲内で行われることが好ましい。

【００２６】上記加熱工程は、５２０℃以上、６２０℃
以下の温度範囲内で行なわれることが好ましい。

【００２７】上記アモルファスシリコン膜は、２５ｎｍ
以上、８０ｎｍ以下の厚さを有することが好ましい。

【００２８】上記活性領域に含有される触媒元素の濃度
は、１×１０¹⁶ａｔｏｍ／ｃｍ³以下であることが好ま
しい。

【００２９】上記触媒元素は、Ｎｉ、Ｃｏ、Ｐｄ、Ｐ
ｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａｌ、およびＳｂ
からなる群から選択される、１種以上の元素であること
が好ましい。

【００３０】上記触媒元素は、少なくともＮｉを含むこ
とが好ましい。

【００３１】以下、本発明の作用について説明する。

【００３２】本発明の方法によれば、同一の加熱工程に
おいて、触媒元素によりアモルファスシリコン膜が結晶
化されて、これにより結晶性シリコン膜が形成され、か
つ、ゲッタリング元素の導入された所定の領域に触媒元
素が集められる。この加熱工程における結晶化およびゲ
ッタリング機構は、以下のように説明される。

【００３３】まず、触媒元素とアモルファスシリコンと
の反応によって、触媒元素のシリサイドが形成される。
この触媒元素のシリサイドは、結晶化の初期において、
結晶核として機能する。触媒元素は、その単独状態で
は、アモルファスシリコン結晶化のための触媒として作
用せず、シリコンと結合してシリサイドを形成すること
によって、触媒作用を有するようになると考えられる。
この理由は、触媒元素のシリサイドが有する結晶構造
が、アモルファスシリコンを結晶化する際の一種の鋳型
の様に作用して結晶化を促進すると考えられるからであ
る。

【００３４】上記の結晶核（触媒元素のシリサイド）を
構成している触媒元素は、アモルファスシリコン／結晶
性シリコンの界面に存在する。これは、ケミカルポテン
シャルの相違の点で、アモルファスシリコン／結晶性シ
リコンの界面に存在することにより、エネルギー的に最
も安定な状態が得られるという理由による。

【００３５】アモルファスシリコンの結晶化が進行する
につれて、アモルファスシリコン／結晶性シリコンの界
面は移動し、同時に、結晶核を構成している触媒元素も
移動する。これにより、アモルファスシリコンの更なる
結晶化が促進されることになる。シリコン膜の全体が結
晶化されて、アモルファスシリコン／結晶性シリコンの
界面が消滅すると、触媒元素は、ゲッタリング元素によ
ってゲッタリングされて、所定の領域に集められる。こ
の加熱工程においては、シリコンに対する触媒元素の固
溶度が十分に高いので、触媒元素が偏析することもな
い。

【００３６】従って、本発明によれば、触媒元素を利用
したアモルファスシリコンの結晶化工程と、触媒元素を
ゲッタリング元素によって、ゲッタリングする工程を、
１回の加熱工程によって同時に行うことができる。これ
により、従来、２回必要であった加熱工程を１回に削減
することができ、スループットを向上させることができ
る。また、従来の方法では、上記の結晶化工程と触媒元
素ゲッタリング工程との間に、室温付近まで冷却される
冷却工程が存在する。この冷却工程中に、触媒元素のシ
リコンに対する固溶度が低下して、触媒元素の偏析が起
こり得るという問題があった。これに対して、本発明に
よれば、上記の結晶化工程と触媒元素ゲッタリング工程
とは同一の加熱工程で行われ、加熱工程の間に触媒元素
が所定の領域の内部にゲッタリングされている。従っ
て、その後に冷却工程を経ても、触媒元素の偏析は、こ
の所定領域以外では決して起こらない。よって、本発明
によれば、触媒元素の偏析によるトラップ準位が形成さ
れないので、ＴＦＴのリーク電流を低減することができ
る。

【００３７】本発明のある実施態様においては、実施形
態２に後述するように、上記の加熱工程は、アモルファ
スシリコン膜の上に、触媒元素含有膜とパターニングさ
れたマスク膜とが配設され、かつ、アモルファスシリコ
ン膜の所定の領域にゲッタリング元素が導入された状態
で行われる。これにより、アモルファスシリコン膜の上
にマスク膜が配設された状態で加熱処理を行うことがで
きるので、加熱装置からアモルファスシリコン膜（すな
わち、得られる結晶性シリコン膜）への汚染を防止する
ことができる。このマスク膜としては、酸化シリコン膜
などが使用され得る。さらに、本実施態様においては、
ゲッタリング元素が導入された結晶性シリコン膜の所定
の領域、すなわち、上記の加熱工程によって、触媒元素
がゲッタリングされた領域を少なくとも除去している。
これによって、触媒元素およびゲッタリング元素が存在
しない半導体装置を得ることが可能となる。従って、リ
ーク電流の少ない安定した特性の高性能半導体素子を実
現できる。

【００３８】本発明のある実施態様においては、実施形
態１に後述するように、アモルファスシリコン膜の上
に、触媒元素含有膜が配設され、マスク膜が配設され
ず、かつ、アモルファスシリコンの所定の領域に、ゲッ
タリング元素が導入された状態で行われる。この方法
は、マスク膜がフォトレジストなどからなり、マスク膜
を備えた状態で加熱処理を行うことができず、従って、
加熱工程に先だってマスク膜を剥離する必要がある場合
に好適に用いられる。上述の実施態様のように、マスク
膜とアモルファスシリコン膜との間に触媒元素含有膜を
配設する場合は、マスク膜の剥離と同時に触媒元素含有
膜も剥離されるので、マスク膜を剥離した後に加熱結晶
化を行っても、効果的な触媒作用が得られない。これに
対して、本実施態様によれば、アモルファスシリコン膜
の上に、触媒元素含有膜が配設され、マスク膜が配設さ
れず、かつ、アモルファスシリコンの所定の領域の内部
に、ゲッタリング元素が導入された状態で、加熱するこ
とができる。特にマスク膜としてフォトレジストを用い
た場合は、成膜工程などを必要とせず、さらに工程数を
削減することが可能となる。さらに、加熱工程の間、ア
モルファス（または結晶性）シリコン膜の上には何も配
設されずに、露出されているので、シリコン膜上はスト
レスフリーとなり、安定した触媒元素による結晶成長お
よび触媒元素のゲッタリングが可能となる。さらに、本
実施態様においても、ゲッタリング元素が導入された結
晶性シリコン膜の所定の領域、すなわち、上記の加熱工
程によって、触媒元素がゲッタリングされた領域を少な
くとも除去している。これによって、触媒元素およびゲ
ッタリング元素が存在しない半導体装置を得ることが可
能となる。従って、リーク電流の少ない安定した特性の
高性能半導体素子を実現できる。

【００３９】本発明において、ゲッタリング元素として
は、リン、硫黄、ヒ素、セレン等を使用することによ
り、同様の効果が得られ得る。これらの元素の中でも、
最も大きい触媒元素のゲッタリング効果を有するリンを
使用することが特に好ましい。

【００４０】本発明のある実施態様においては、少なく
とも所定の領域を除去する工程は、上記結晶性シリコン
膜をパターニングして、半導体装置の活性領域を形成す
る工程を含み、上記除去工程と、上記活性領域形成工程
とが同時に行われることがさらに好ましい。これによ
り、工程数をさらに削減することができるだけでなく、
不必要な領域をすべて除去することができて、素子領域
への触媒元素による汚染をさらに低減できる。この除去
工程では、シリコン膜が除去されても、触媒元素が除去
されずに残留していると、触媒元素の拡散によって活性
領域が汚染される恐れがあるので、エッチングの対象と
なるシリコン膜と触媒元素とのエッチング選択性を考慮
することが重要である。

【００４１】触媒元素の多くは、シリサイド化合物とし
てシリコン中に存在しているので、シリコン膜、触媒元
素および触媒元素のシリサイド化合物が同時に除去され
ることが好ましい。この方法としては、フッ化水素酸と
硝酸との混合液によるウェットエッチング法があるが、
微細加工には不適切である。これに対して、ドライエッ
チング法は、微細加工に適しているので好ましい。特
に、塩素ガスあるいはＢＣｌ₃およびＨＣｌを含む塩素
系ガスを用いるリアクティブイオンエッチング（ＲＩ
Ｅ）法を用いることにより、シリコン膜と共に、触媒元
素および触媒元素のシリサイド化合物も同時にエッチン
グされて、エッチング残渣のない洗浄な状態のエッチン
グ領域が得られ得る。

【００４２】本発明のある実施形態においては、上記加
熱工程は、アモルファスシリコン膜および／または結晶
性シリコン膜の内部で、触媒元素が拡散し、ゲッタリン
グ元素が拡散せず、かつ、自然核発生が生じないような
温度および時間範囲内で行われる。好ましくは、約５６
０℃で０〜約２０時間、約５８０℃で０〜約１４時間、
約６００℃で０〜約５時間である。このような温度およ
び時間範囲内では、自然核発生が生じないことが、光学
顕微鏡により観察され得る。触媒元素を所定の領域にゲ
ッタリングするためには、処理温度が高いほど、触媒元
素の熱拡散係数が高くなるので、より高温で処理するこ
とによりより高いゲッタリング効果が得られ得る。しか
し、処理温度が高すぎると、所定の領域に導入されたゲ
ッタリング元素の熱拡散をも招き、ゲッタリング元素が
所定の領域から拡散してチャネル領域に達し得る。本実
施態様によれば、アモルファスシリコン膜および／また
は結晶性シリコン膜の内部で、触媒元素は拡散するが、
ゲッタリング元素は拡散しないような温度範囲で行われ
るので、ゲッタリング元素を所定の領域に留めることが
でき、かつ、触媒元素を所定の領域の内部にゲッタリン
グすることができる。また、アモルファスシリコン膜の
中で自然核発生が生じると、触媒元素により成長してき
た結晶は自然核発生により生じた核と衝突して、成長結
晶の曲がりおよび／または分岐が生じる。これにより、
得られる結晶性シリコンの結晶性が悪化するとともに、
その衝突位置に触媒元素がトラップされて、触媒元素の
ゲッタリング効率が低下し得る。具体的には、この加熱
工程は、５２０〜６２０℃の温度範囲内で行われること
が好ましい。

【００４３】本発明において、アモルファスシリコン膜
は、２５〜８０ｎｍの厚さを有することが好ましい。膜
厚が、２５ｎｍより薄い場合には、アモルファスシリコ
ンから得られる結晶性シリコンの結晶成長が十分に得ら
れない。一方、膜厚が、８０ｎｍより厚い場合には、得
られる結晶性シリコン中の柱状結晶構造が、２層構造と
なるので、結晶性の悪化および／または触媒元素の残留
などの問題が生じる。本発明の目的の一つは、半導体装
置の活性領域における触媒元素濃度を大幅に低減するこ
とにある。その目的から、最終的に得られる活性領域に
含有される触媒元素の濃度は、１×１０¹⁶ａｔｏｍｓ／
ｃｍ³以下となることが望ましい。従来法によれば、活
性領域に含有される触媒元素の濃度は、１×１０¹⁷〜１
×１０¹⁸ａｔｏｍｓ／ｃｍ³程度であり、これにより、
ＴＦＴ素子におけるリーク電流の増大および／または特
性劣化などが生じていた。この影響をなくすには、活性
領域に含有される触媒元素の濃度は、１×１０¹⁶ａｔｏ
ｍｓ／ｃｍ³以下の濃度である必要がある。本発明のよ
うに、アモルファスシリコンの膜厚を、２５〜８０ｎｍ
とすることにより、これらの問題を回避することができ
る。

【００４４】さらに、本発明において、触媒元素として
は、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉ
ｎ、Ｓｎ、Ａｌ、およびＳｂからなる群から選択され
る、１種または複数の元素を使用することにより、同様
の効果が得られ得る。これらの元素は、微量でも結晶化
を促進する効果を十分に有する。これらの元素の中で
も、Ｎｉを使用することが特に好ましい。Ｎｉは２つの
Ｓｉと化合して、ＮｉＳｉ₂で表されるシリサイドを形
成する。ＮｉＳｉ₂は螢石型の結晶構造を有し、単結晶
シリコンのダイヤモンド構造と非常に類似している。し
かも、ＮｉＳｉ₂の格子定数は、５．４０６Ａであり、
結晶シリコンの格子定数（５．４３０Ａ）と非常に近
い。すなわち、ＮｉＳｉ₂はアモルファスシリコン膜を
結晶化させる際に、最適な鋳型となる。この理由によ
り、Ｎｉを使用することが特に好ましい。

【００４５】

【発明の実施の形態】本発明の実施形態を図１〜図４Ａ
および図４Ｂを参照しながら、以下に説明する。

【００４６】（実施形態１）本実施形態においては、Ｎ
チャネル型ＴＦＴを備える半導体装置の製造方法につい
て、より詳細には、画素用ＴＦＴを備える液晶表示装置
用アクティブマトリクス基板の製造方法について、図１
および図２を参照しながら説明する。Ｎチャネル型ＴＦ
Ｔを備える半導体装置のうち、特に、液晶表示用アクテ
ィブマトリクス基板は、基板の上に数十万から数百万の
Ｎチャネル型ＴＦＴを均一に作製する必要がある。な
お、本実施形態で説明されるＴＦＴは、他のアクティブ
マトリクス型のドライバー回路、画素部分、および薄膜
集積回路を構成する素子などにも利用可能である。

【００４７】図１（ａ）〜（ｄ）は、本実施形態によ
る、画素用ＴＦＴを備える液晶表示用アクティブマトリ
クス基板１００の製造方法を説明する概略部分平面図で
ある。実際には、液晶表示用アクティブマトリクス基板
には数十万個以上のＴＦＴが形成されるが、図１（ａ）
〜（ｄ）では、３行×４列の計１２個のＴＦＴについて
説明するものとする。図２は、図１（ｄ）のＡ−Ａ’線
に沿ったＴＦＴ断面における、製造工程図である。図１
および図２において、製造工程は図１（ａ）〜（ｄ）お
よび図２（ａ）〜（ｆ）の順に進行する。

【００４８】まず、図２（ａ）に示すように、ガラス基
板（コーニング１７３７）１の上面全体に、プラズマＣ
ＶＤ法により厚さ約２５〜約８０ｎｍ、本実施形態では
約３０ｎｍの真性（Ｉ型）のアモルファスシリコン膜
（ａ−Ｓｉ膜）２を成膜した。

【００４９】次に、図１（ａ）および図２（ｂ）に示す
ように、ａ−Ｓｉ膜２の上に、フォトレジストをパター
ニングしてマスク膜３を島状に形成した。これにより、
マスク膜３のスルーホールを介してａ−Ｓｉ膜２が網目
状に露出された領域２ａと、マスク膜３で覆われたａ−
Ｓｉ膜２の露出されていない領域２ｂとが形成された。

【００５０】次に、図２（ｂ）を続いて参照して、ガラ
ス基板１に向かってマスク膜３の上方から（図中矢印で
示す）、リンをドーピングした。ここで、リンはマスク
膜３に覆われた領域２ｂには注入されず、領域２ａのみ
に選択的に注入された。この工程において、ドーピング
ガスとしてホスフィン（ＰＨ₃）を用い、加速電圧を約
５〜約２０ｋＶ、例えば約１０ｋＶとし、ドーズ量を約
５×１０¹⁵〜約１×１０¹⁷ｃｍ^-2、例えば約５×１０¹⁶
ｃｍ^-2として行った。本実施形態において、このリンが
ゲッタリング元素となる。

【００５１】マスク膜３を剥離した後、図２（ｃ）に示
すように、ａ−Ｓｉ膜２の上面に、回転塗布法によりニ
ッケルを表面濃度約１×１０¹²〜約１×１０¹⁴ａｔｏｍ
ｓ／ｃｍ²、本実施形態では３×１０¹²ａｔｏｍｓ／ｃ
ｍ²で添加して、ニッケル含有膜５を形成した。本実施
形態において、このニッケルが触媒元素となる。ここ
で、ニッケル含有膜５は、島状に存在する不連続膜であ
る。

【００５２】その後、この基板を不活性雰囲気下で約５
２０〜約６２０℃の温度で数時間にわたって加熱処理し
た。本実施形態では、窒素雰囲気下で約５８０℃の温度
で約１時間熱処理した後、そのまま温度を上げて約６０
０℃として約５時間の熱処理を行った。その後、基板を
室温まで冷却した。

【００５３】この加熱工程において、ａ−Ｓｉ膜２は結
晶化されて、結晶性シリコン膜４となる。この結晶化機
構を以下に説明する。まず、ニッケル含有膜５のニッケ
ルが、その下にあるａ−Ｓｉ膜２のシリコンでシリサイ
ド化される。このニッケルのシリサイド（図示せず）が
核となって、ａ−Ｓｉ膜２のアモルファスシリコンの結
晶化が進行する。アモルファスシリコンの結晶化は、核
から周辺領域へと進行し、最終的にはａ−Ｓｉ膜２は、
その全体が結晶化して、結晶性シリコン膜４となる。こ
の結晶化は、自然核発生が生じない温度および時間条件
下で行われるので、触媒元素であるニッケルによって結
晶化が起こっている。なお、図２（ｃ）において、結晶
性シリコン膜４は、領域４ａと４ｂとからなり、これら
は、それぞれ領域２ａと２ｂとに対応している。

【００５４】この加熱工程において、核であるニッケル
のシリサイドは、図２（ｃ）に示すように、リンがドー
ピングされた領域４ａ（または領域２ａ）に集まる。こ
の理由は、リンがニッケルを引き寄せ、次いでリンとニ
ッケルの化合物が形成されること、すなわちリンがニッ
ケルをトラップする作用を有することによる。ニッケル
のシリサイドは、熱拡散によって移動し、領域４ａ（ま
たは領域２ａ）の中のリンによってトラップされて、こ
の領域に集められる（すなわち、ゲッタリングされ
る）。この加熱工程においては、結晶性シリコンに対す
るニッケルの固溶度は、高温下で十分大きいので、ニッ
ケルの偏析はほとんど起こらない。続く冷却工程におい
て、基板温度の低下に依存して、結晶性シリコンに対す
るニッケルの固溶度が低下するので、ニッケルの偏析が
起こり得る。しかし、ニッケルは既に加熱工程中に、リ
ンのゲッタリング効果によって、領域４ａに集められて
いるので、冷却工程中にニッケルの偏析が起きたとして
も、ニッケルの偏析は、領域４ａの内部のみで起こる。

【００５５】冷却工程の後で、図１（ｂ）および図２
（ｄ）に示すように、結晶性シリコン膜４を島状にパタ
ーニングして、ＴＦＴの活性領域となる領域４ｃを形成
し、これにより、ニッケル含有膜５、ニッケルのシリサ
イド（図示せず）、結晶性シリコン膜の不要な部分を除
去し、且つ素子間分離を形成した。ここで、結晶性シリ
コン膜の不要な部分とは、リンによってゲッタリングさ
れたニッケルを含有する領域４ａを含み、好ましくは、
領域４ａの周囲に位置する領域４ｂの一部をも含む部分
である。この除去工程は、ドライエッチング（リアクテ
ィブイオンエッチング）により行った。詳細には、ＲＦ
パワー：約１５００Ｗ、圧力：約２０ｍＴｏｒｒ、ＢＣ
ｌ₃流量：約１４０ｓｃｃｍでエッチングし、さらに引
き続いて、ＲＦパワー：約４００Ｗ、圧力：約９５ｍＴ
ｏｒｒ、ＣＦ₄／Ｏ₂流量：約１００／３００ｓｃｃｍで
エッチングした。

【００５６】この段階で、領域４ｃの中のニッケル濃度
を２次イオン質量分析法（ＳＩＭＳ）により測定する
と、測定下限である５×１０¹⁵ａｔｏｍｓ／ｃｍ³以下
の値を示した。従って、ＴＦＴの活性領域となる領域４
ｃには、ニッケルが含有されておらず、ニッケル（およ
びリン）は基板から完全に除去された。ニッケルを基板
から除去することにより、後工程におけるニッケルによ
るＴＦＴ活性領域の汚染を完全に抑えることができる。

【００５７】次いで、図２（ｄ）を続いて参照して、レ
ーザー光（図中矢印で示す）を照射して、ＴＦＴ活性領
域となる領域４ｃの結晶性を助長させた。上述のよう
に、ニッケルは基板上から除去されているので、この工
程の間に、ニッケルの析出、再拡散、オートドープが起
こることもない。ここで、レーザー光としては、ＸｅＣ
ｌエキシマーレーザー（波長約３０８ｎｍ、パルス幅約
４０ｎｍ）を用いた。レーザー光の照射条件は、照射時
の温度を約２００〜約４５０℃、本実施形態では約４０
０℃とし、レーザビームのエネルギー密度を２５０〜４
５０ｍＪ／ｃｍ²、本実施形態では約３６０ｍＪ／ｃｍ²
とした。レーザビームのサイズおよび形状は、基板上で
約１５０ｍｍ×約１ｍｍのほぼ楕円形状とした。この長
軸方向に対して垂直方向に、約０．１ｍｍのステップ幅
でレーザ光を走査させて、基板へのレーザ照射を順次行
なった。すなわち、領域４ｃの任意の一点において、計
１０回の照射を行った。

【００５８】次に、図２（ｅ）を参照して、プラズマＣ
ＶＤ法によって、ゲート絶縁膜として酸化シリコン膜６
を、結晶性シリコン領域４ｃを覆うように、厚さ約２０
〜約１５０ｎｍ、本実施形態では約１００ｎｍで形成し
た。その後、ゲート絶縁膜６の自身のパルク特性と、ゲ
ート絶縁膜６／結晶性シリコン領域４ｃの界面特性とを
向上させるために、不活性ガス雰囲気下で、温度約４０
０〜約６００℃で、約３０〜約１２０分間、この基板を
アニールした。本実施形態では、Ｎ₂雰囲気下で、温度
約４５０℃で６０分間とした。

【００５９】次いで、図１（ｃ）に示すように、スパッ
タリング法によって、厚さ約４００〜約８００ｎｍ、本
実施形態では約６００ｎｍのアルミニウム膜をパターニ
ング形成することによって、ゲート電極であるアルミニ
ウム電極７と、ゲートバスラインとを一体的に形成し
た。その後、図２（ｅ）に示すように、ゲート電極（ア
ルミニウム電極）７およびこれと一体形成されたゲート
バスラインを陽極酸化して、その露出表面上に酸化物層
８を形成した。この陽極酸化工程は、酒石酸を約１〜５
％含有するエチレングリコール溶液中で、まず、一定電
流の下で約２２０Ｖまで電圧を上昇させ、その状態を約
１時間保持して行われた。このようにして得られた酸化
物層８は約２００ｎｍの厚さを有していた。酸化物層８
の厚さは、後述のイオンドーピング工程において、オフ
セットゲート領域を形成する厚さに等しいので、上記陽
極酸化工程の条件を適切に設定することにより、所望の
オフセット領域の長さが得られる。フォトリソグラフィ
ー技術によってオフセット領域厚さを制御する場合、ア
ライメント精度の限界によって、１μｍ以下の精度で制
御することは通常不可能である。これに対して、上記方
法によれば、セルフアラインで容易に制御することが可
能となる。

【００６０】次いで、イオンドーピング法により、ゲー
ト電極７およびその周囲にある酸化物層８をマスクとし
て、基板上面から不純物（リン）を注入した。これによ
り、図２（ｅ）に示すように、不純物が注入された領域
１０および１１と、不純物が注入されていない領域９と
が形成された。領域１０および１１は、ＴＦＴのソース
／ドレイン領域として機能し、領域９は、ＴＦＴのチャ
ネル領域として機能する。このイオンドーピング工程に
おいては、ドーピングガスとしてホスフィン（ＰＨ₃）
を用いた。ここで、加速電圧を約６０〜約９０ｋＶ、本
実施形態では約８０ｋＶ、ドーズ量を約１×１０¹⁵〜約
８×１０¹⁵ｃｍ^-2、本実施形態では約２×１０¹⁵ｃｍ^-2
とした。

【００６１】その後、レーザー光照射により基板をアニ
ールして、領域１０および１１にイオン注入により導入
された不純物を活性化すると同時に、不純物導入により
結晶性が劣化した領域１０および１１の結晶性を改善し
た。ここで、レーザーとしてＸｅＣｌエキシマーレーザ
ー（波長約３０８ｎｍ、パルス幅約４０ｎｓｅｃ）を用
いて、エネルギー密度約１５０〜４００ｍＪ／ｃｍ²、
本実施形態では約２５０ｍＪ／ｃｍ²で照射した。この
とき、Ｎ型不純物（リン）が導入された領域１０および
１１のシート抵抗の測定値は、約２００〜約８００Ω／
ｃｍ²であった。

【００６２】次いで、図２（ｆ）を参照して、プラズマ
ＣＶＤ法によって、酸化シリコン膜または窒化シリコン
膜を厚さ約６００ｎｍで基板上面に成膜して、層間絶縁
膜１２を形成した。層間絶縁膜１２とゲート絶縁膜６と
を通るコンタクトホールを介して、ソース領域１０と導
通するように、層間絶縁膜１２の上にソース電極／配線
１３を形成した。このソース電極／配線１３は、金属材
料、例えば、窒化チタンとアルミニウムの二層膜からな
る。一方、層間絶縁膜１２とゲート絶縁膜６とを通るコ
ンタクトホールを介して、ドレイン領域１１と導通する
ように、層間絶縁膜１２の上に、ＩＴＯからなる透明電
極などの画素電極１４を設けた。

【００６３】最後に、１気圧の水素雰囲気下で温度約３
５０℃、約３０分間のアニールを行って、図１（ｄ）お
よび図２（ｆ）に示す液晶表示用アクティブマトリクス
基板１００を作製した。本実施形態液晶表示用アクティ
ブマトリクス基板１００においては、複数の画素ＴＦＴ
（Ｎチャネル型ＴＦＴ）がマトリクス状に形成され、画
素ＴＦＴの各々は、ゲート電極７、チャネル領域９、ソ
ース領域１０、およびドレイン領域を有している。ＴＦ
Ｔを保護するために、ＴＦＴ上に窒化シリコン膜などか
らなる保護膜を必要に応じて形成してもよい。

【００６４】（実施形態２）本実施形態においては、Ｎ
チャネル型ＴＦＴとＰチャネル型ＴＦＴを相補的に構成
したＣＭＯＳ構造の回路を備える半導体装置の製造方法
について、図３および図４を参照しながら説明する。こ
のようなＣＭＯＳ回路は、アクティブマトリクス型の液
晶周辺回路や、一般の薄膜集積回路を形成するものであ
る。

【００６５】図３は、本実施形態による半導体装置２０
０の製造方法を説明する概略平面図である。図４Ａおよ
び図４Ｂは、図３のＡ−Ａ’に沿った断面における、半
導体装置２００の製造工程図であり、この製造工程は、
（ａ）〜（ｉ）の順に進行する。

【００６６】まず、図４Ａ（ａ）に示すように、ガラス
基板（コーニング１７３７）２１の上面全体に、プラズ
マＣＶＤ法により厚さ約２５〜約８０ｎｍ、本実施形態
では約３０ｎｍの真性（Ｉ型）のアモルファスシリコン
膜（ａ−Ｓｉ膜）２２を成膜した。

【００６７】次に、図４Ａ（ｂ）に示すように、ａ−Ｓ
ｉ膜２２の上面に、回転塗布法によりニッケルを表面濃
度約１×１０¹²〜約１×１０¹⁴ａｔｏｍｓ／ｃｍ²、本
実施形態では３×１０¹²ａｔｏｍｓ／ｃｍ²で添加し
て、ニッケル含有膜２５を形成した。本実施形態におい
て、このニッケルが触媒元素となる。

【００６８】次に、プラズマＣＶＤ法により、ニッケル
含有膜２５の上に酸化シリコン膜を、厚さ約８０〜約１
５０ｎｍ、本実施形態では約１００ｎｍで成膜した。そ
の後、図４Ａ（ｃ）に示すように、この酸化シリコン膜
をフォトレジストによりパターニングしてマスク膜２３
を島状に形成した。図４Ａ（ｃ）は任意のＴＦＴの状態
を示し、マスク膜２３のスルーホールを介してａ−Ｓｉ
膜２２が網目状に露出された領域２２ａと、マスク膜２
３で覆われたａ−Ｓｉ膜２２の露出されていない領域２
２ｂとが形成されている。

【００６９】次に、図４Ａ（ｃ）を続いて参照して、ガ
ラス基板２１に向かってマスク膜２３の上方から（図中
矢印で示す）、リンをドーピングした。ここで、リンは
マスク膜２３に覆われた領域２２ｂには注入されず、領
域２２ａのみに選択的に注入された。この工程におい
て、ドーピングガスとしてホスフィン（ＰＨ₃）を用
い、加速電圧を約５〜約２０ｋＶ、本実施形態では約１
０ｋＶとし、ドーズ量を約５×１０¹⁵〜約１×１０¹⁷ｃ
ｍ^-2、本実施形態では約５×１０¹⁶ｃｍ^-2として行っ
た。本実施形態において、このリンがゲッタリング元素
となる。

【００７０】その後、この基板を不活性雰囲気下で約５
２０〜約６２０℃の温度で数時間にわたって加熱処理し
た。本実施形態では、窒素雰囲気下で約５８０℃の温度
で約１時間熱処理した後、そのまま温度を上げて約６０
０℃として約６時間の熱処理を行った。その後、基板を
室温まで冷却した。

【００７１】この加熱工程において、図４Ａ（ｄ）に示
すように、ａ−Ｓｉ膜２２は結晶化されて、結晶性シリ
コン膜２４となる。なお、図４Ａ（ｄ）において、結晶
性シリコン膜２４は、領域２４ａと２４ｂとからなり、
これらは、それぞれ領域２２ａと２２ｂとに対応してい
る。ここで、結晶化の核を形成したニッケルはリンにゲ
ッタリングされて、領域２４ａに集められた。なお、こ
の領域２４ａおよび２４ｂの上面から見た場合の境界
を、図３に点線で示す。この結晶化機構は、実施形態１
で上述した機構とほぼ同じ機構であるので、異なる点を
中心に以下に説明する。リンの選択導入のマスク膜とし
て、実施形態１ではフォトレジストを使用したが、本実
施形態では酸化シリコン膜を使用している。さらに、実
施形態１では、結晶化工程に先だってマスク膜を剥離し
たが、本実施形態では、マスク膜を備えたまま熱処理し
てアモルファスシリコンを結晶化している。従って、本
実施形態では、結晶化されるシリコン表面をマスクで被
覆することができるので、熱処理の間に結晶性シリコン
２４の中に導入される汚染を最低限にすることができ
る。

【００７２】冷却工程の後で、マスク膜２３、ニッケル
含有膜２５、およびニッケルのシリサイド（図示せず）
をバッファードフッ酸で除去した後、図３および図４Ａ
（ｅ）を参照して、結晶性シリコン膜２４を島状にパタ
ーニングして、それぞれＮ型およびＰ型のＴＦＴの活性
領域となる領域２４ｎおよび２４ｐを形成し、これによ
り、結晶性シリコン膜の不要な部分を除去し且つ素子間
分離を形成した。ここで、結晶性シリコン膜の不要な部
分とは実施形態１と同様に、リンによってゲッタリング
されたニッケルを含有する領域２４ａを含み、好ましく
は、領域２４ａの周囲に位置する領域２４ｂの一部をも
含む部分である。この除去工程は、ドライエッチング
（リアクティブイオンエッチング）により、実施形態１
と同じエッチング条件で行った。

【００７３】この段階で、領域２４ｎおよび２４ｐの中
のニッケル濃度を２次イオン質量分析法（ＳＩＭＳ）に
より測定すると、測定下限である５×１０¹⁵ａｔｏｍｓ
／ｃｍ³以下の値を示した。従って、ＴＦＴの活性領域
となる領域２４ｎおよび２４ｐには、ニッケルが含有さ
れておらず、ニッケル（およびリン）は基板から完全に
除去された。ニッケルを基板から除去することにより、
後工程における、ニッケルによるＴＦＴ活性領域の汚染
を完全に抑えることができる。

【００７４】次いで、図４Ａ（ｅ）を続いて参照して、
レーザー光（図中矢印で示す）を照射して、ＴＦＴ活性
領域となる領域２４ｎおよび２４ｐの結晶性を助長させ
た。上述のように、ニッケルは基板上から除去されてい
るので、この工程の間に、ニッケルの析出、再拡散、オ
ートドープが起こることもない。ここで、用いたレーザ
ー光およびレーザ光の照射条件は、実施形態１と同じで
あるので省略する。

【００７５】次に、プラズマＣＶＤ法によって、ゲート
絶縁膜として酸化シリコン膜２６を、結晶性シリコン領
域２４ｎおよび２４ｐを覆うように、厚さ約２０〜約１
５０ｎｍ、本実施形態では約１００ｎｍで形成した。そ
の後、ゲート絶縁膜２６の自身のパルク特性と、ゲート
絶縁膜２６／結晶性シリコン領域２４ｎおよび２４ｐの
界面特性とを向上させるために、不活性ガス雰囲気下
で、温度約４００〜約６００℃で、約３０〜約１２０分
間、この基板をアニールした。本実施形態では、Ｎ₂雰
囲気下で、温度約４５０℃で６０分間とした。

【００７６】次いで、図３に示すように、スパッタリン
グ法によって、厚さ約４００〜約８００ｎｍ、本実施形
態では約６００ｎｍのアルミニウム膜をパターニング形
成することによって、ゲート電極であるアルミニウム電
極２７ｎおよび２７ｐと、ゲートバスラインとを一体的
に形成した。その後、図４Ｂ（ｆ）を参照して、ゲート
電極（アルミニウム電極）２７ｎおよび２７ｐならびに
これと一体形成されたゲートバスラインを陽極酸化し
て、その露出表面上に酸化物層２８ｎおよび２８ｐをそ
れぞれ形成した。この陽極酸化条件は、実施形態１と同
じであるので省略する。

【００７７】次いで、イオンドーピング法により、ゲー
ト電極２７ｎおよび２７ｐならびにその周囲にある酸化
物層２８ｎおよび２８ｐをマスクとして、基板上面から
不純物（リンおよびホウ素）を注入した。この工程は、
Ｎチャネル型ＴＦＴのみを形成する実施形態１とは異な
り、Ｎ型およびＰ型のＴＦＴを形成する、２段階のイオ
ンドーピング工程からなり、以下により詳細に説明す
る。

【００７８】まず、図４Ｂ（ｇ）に示すように、Ｐチャ
ネル型ＴＦＴとなる領域を覆うように、イオン注入スト
ッパ膜として機能するフォトレジスト３８を形成した。
次いで、イオンドーピング法により、ゲート電極２７ｎ
およびその周囲にある酸化物層２８ｎならびにフォトレ
ジスト３８をマスクとして、基板上面から不純物（リ
ン）を注入した。これにより、図４Ｂ（ｇ）に示すよう
に、不純物が注入された領域３０ｎおよび３１ｎと、不
純物が注入されていない領域２９ｎとが形成された。領
域３０ｎおよび３１ｎは、Ｎチャネル型ＴＦＴのソース
／ドレイン領域として機能し、領域２９ｎは、Ｎチャネ
ル型ＴＦＴのチャネル領域として機能する。このイオン
ドーピング工程においては、ドーピングガスとしてホス
フィン（ＰＨ₃）を用いた。ここで、加速電圧を約６０
〜約９０ｋＶ、本実施形態では約８０ｋＶ、ドーズ量を
約１×１０¹⁵〜約８×１０¹⁵ｃｍ^-2、本実施形態では約
２×１０¹⁵ｃｍ^-2とした。その後、フォトレジスト３８
を基板から剥離した。

【００７９】次に、図４Ｂ（ｈ）に示すように、Ｎチャ
ネル型ＴＦＴとなる領域を覆うように、イオン注入スト
ッパ膜として機能するフォトレジスト３９を形成した。
次いで、イオンドーピング法により、ゲート電極２７ｐ
およびその周囲にある酸化物層２８ｐならびにフォトレ
ジスト３９をマスクとして、基板上面から不純物（ホウ
素）を注入した。これにより、図４Ｂ（ｈ）に示すよう
に、不純物が注入された領域３０ｐおよび３１ｐと、不
純物が注入されていない領域２９ｐとが形成された。領
域３０ｐおよび３１ｐは、Ｐチャネル型ＴＦＴのソース
／ドレイン領域として機能し、領域２９ｐは、Ｐチャネ
ル型ＴＦＴのチャネル領域として機能する。このイオン
ドーピング工程においては、ドーピングガスとしてジボ
ラン（Ｂ ₂Ｈ₆）を用いた。ここで、加速電圧を約４０〜
約８０ｋＶ、本実施形態では約６５ｋＶ、ドーズ量を約
１×１０¹⁵〜約８×１０¹⁵ｃｍ^-2、本実施形態では約５
×１０¹⁵ｃｍ^-2とした。その後、フォトレジスト３９を
基板から剥離した。

【００８０】上記のイオンドーピング工程の後で、レー
ザー光照射により基板をアニールして、領域１０および
１１にイオン注入により導入された不純物を活性化する
と同時に、不純物導入により結晶性が劣化した領域３０
ｎ、３１ｐ、３０ｐ、および３１ｐの結晶性を改善し
た。ここで、用いたレーザー光およびレーザ光の照射条
件は、実施形態１と同じであるので省略する。

【００８１】次いで、図４Ｂ（ｉ）を参照して、プラズ
マＣＶＤ法によって、酸化シリコン膜または窒化シリコ
ン膜を厚さ約６００ｎｍで基板上面に成膜して、層間絶
縁膜３２を形成した。層間絶縁膜３２とゲート絶縁膜２
６とを通るコンタクトホールを介して、ソース／ドレイ
ン領域３０ｎ、３１ｎ、３０ｐ、および３１ｐと導通す
るように、層間絶縁膜３２の上に電極／配線３３、３
４、および３５を形成した。この電極／配線３３、３
４、および３５は、金属材料、例えば、窒化チタンとア
ルミニウムの二層膜からなる。

【００８２】最後に、１気圧の水素雰囲気下で温度約３
５０℃、約３０分間のアニールを行って、図３および図
４Ｂ（ｉ）に示す、Ｎチャネル型ＴＦＴ４０ｎとＰチャ
ネル型ＴＦＴ４０ｐを備える半導体装置２００を作製し
た。これらのＴＦＴを保護するために、ＴＦＴ上に窒化
シリコン膜などからなる保護膜を必要に応じて形成して
もよい。

【００８３】以上、本発明による２つの実施形態につい
て説明したが、本発明は上述の実施形態に限定されるも
のではなく、本発明の技術的思想に基づく各種の変形が
可能である。

【００８４】また、上述した実施形態１および２では、
触媒元素（ニッケル）の添加方法としてスピンコート法
を用いたが、スパッタ法を用いてもよい。また、触媒元
素としてニッケルを用いたが、コバルト、パラジウム、
白金、銅、銀、金、インジウム、スズ、アルミニウム、
およびアンチモンを用いても同様の効果が得られる。さ
らに、触媒元素として、これらの元素を組み合わせて用
いてもよい。

【００８５】

【発明の効果】本発明によれば、触媒元素の偏析を抑制
することにより、リーク電流の少ない安定した特性を有
するドライバモノリシック型アクティブマトリクス液晶
表示装置などの高性能半導体装置が実現され、さらに、
高集積度の高性能半導体装置を簡便なプロセスで製造す
ることができる。加えて、本発明の半導体装置の製造方
法によれば、熱処理工程を削減できるので、スループッ
トと良品率を大きく向上でき、製造コストを削減するこ
とが可能になる。

【図面の簡単な説明】

【図１】（ａ）〜（ｄ）は、実施形態１の画素用ＴＦＴ
を備える液晶表示用アクティブマトリクス基板の製造方
法を説明する概略部分平面図である。

【図２】（ａ）〜（ｆ）は、図１（ｄ）のＡ−Ａ’線に
沿ったＴＦＴ断面における、液晶表示用アクティブマト
リクス基板の製造工程図である。

【図３】実施形態２のＣＭＯＳ回路を備える半導体装置
を説明する概略平面図である。

【図４Ａ】（ａ）〜（ｅ）は、図３のＡ−Ａ’に沿った
断面における、半導体装置の製造工程図である。

【図４Ｂ】（ｆ）〜（ｉ）は、図３のＡ−Ａ’に沿った
断面における、半導体装置の製造工程図である。

【符号の説明】

１ ガラス基板 ２ アモルファスシリコン膜（ａ−Ｓｉ膜） ２ａ 領域 ２ｂ 領域 ３ マスク膜 ４ 結晶性シリコン膜 ４ａ 領域 ４ｂ 領域 ４ｃ 領域 ５ ニッケル含有膜 ６ 酸化シリコン膜（ゲート絶縁膜） ７ ゲート電極（アルミニウム電極） ８ 酸化物層 ９ チャネル領域 １０ ソース領域 １１ ドレイン領域 １２ 層間絶縁膜 １３ ソース電極／配線 １４ 画素電極 １００ 液晶表示用アクティブマトリクス基板

───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂本 弘美 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平11−97352（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/20

Claims (13)

(57)【特許請求の範囲】
1. 【請求項１】 アモルファスシリコン膜を、触媒元素を
   用いて結晶化して、結晶性シリコン膜を形成する工程を
   包含する半導体装置の製造方法であって、 絶縁性表面を有する基板上にアモルファスシリコン膜を
   形成する工程と、 該アモルファスシリコン膜の所定の領域にゲッタリング
   元素を導入する工程と、 該アモルファスシリコン膜の全面に触媒元素を導入する
   工程と、 該触媒元素が導入された該アモルファスシリコン膜を加
   熱して、結晶化することにより結晶性シリコン膜を形成
   する結晶化工程と、 該触媒元素と該ゲッタリング元素とを含む該アモルファ
   スシリコン膜を加熱して、該アモルファスシリコン膜の
   該所定の領域に該触媒元素を集めるゲッタリング工程と
   を包含し、 該結晶化工程と該ゲッタリング工程とは、単一の加熱工
   程で行われる、半導体装置の製造方法。
2. 【請求項２】 前記触媒元素を導入する工程は、前記ア
   モルファスシリコン膜の上に、触媒元素含有膜を形成す
   る工程と、該触媒元素含有膜と該アモルファスシリコン
   膜とを加熱して、結晶核を形成する結晶核形成工程とを
   包含し、 前記ゲッタリング元素を導入する工程は、該触媒元素含
   有膜の上にマスク膜を形成する工程と、該マスク膜をパ
   ターニングして、該アモルファスシリコン膜の前記所定
   の領域の上に形成されたマスク膜を除去する工程と、該
   パターニングされたマスク膜を用いて、前記ゲッタリン
   グ元素を該アモルファスシリコン膜の該所定の領域に導
   入する工程とを包含し、 前記加熱工程は、該結晶核形成工程を包含し、該アモル
   ファスシリコン膜の上に、該触媒元素含有膜と該パター
   ニングされたマスク膜とが配設され、かつ、該アモルフ
   ァスシリコン膜の該所定の領域にゲッタリング元素が導
   入された状態で行われ、 前記方法は、該加熱工程の後に、前記結晶性シリコン膜
   から、該パターニングされたマスク膜を除去する工程
   と、該結晶性シリコン膜の少なくとも該所定の領域を除
   去する工程とをさらに包含する、請求項１に記載の半導
   体装置の製造方法。
3. 【請求項３】 前記ゲッタリング元素を導入する工程
   は、前記アモルファスシリコン膜の上にマスク膜を形成
   する工程と、該マスク膜をパターニングして、該アモル
   ファスシリコン膜の前記所定の領域の上に形成されたマ
   スク膜を除去する工程と、該パターニングされたマスク
   膜を用いて、前記ゲッタリング元素を該アモルファスシ
   リコン膜の該所定の領域に導入する工程と、該アモルフ
   ァスシリコン膜から該パターニングされたマスク膜を除
   去する工程とを包含し、 前記触媒元素を導入する工程は、該ゲッタリング元素が
   導入された該アモルファスシリコン膜の上に、触媒元素
   含有膜を形成する工程と、該触媒元素含有膜と該アモル
   ファスシリコン膜とを加熱して、結晶核を形成する結晶
   核形成工程とを包含し、 前記加熱工程は、該結晶核形成工程を包含し、該アモル
   ファスシリコン膜の上に、該触媒元素含有膜が配設さ
   れ、該マスク膜が配設されず、かつ、該アモルファスシ
   リコンの該所定の領域に、該ゲッタリング元素が導入さ
   れた状態で行われ、 前記方法は、該加熱工程の後に、該結晶性シリコン膜の
   少なくとも該所定の領域を除去する工程をさらに包含す
   る、請求項１に記載の半導体装置の製造方法。
4. 【請求項４】 前記ゲッタリング元素はリンである、請
   求項２または３のいずれかに記載の半導体装置の製造方
   法。
5. 【請求項５】 前記少なくとも所定の領域を除去する工
   程は、前記結晶性シリコン膜をパターニングして、半導
   体装置の活性領域を形成する工程を包含する、請求項２
   または３のいずれかに記載の半導体装置の製造方法。
6. 【請求項６】 前記少なくとも所定の領域を除去する工
   程は、前記結晶性シリコン膜をエッチングして、少なく
   とも該所定の領域を含む該結晶性シリコン膜と、前記触
   媒元素と、該触媒元素のシリサイド化合物とを除去する
   工程を包含する、請求項２または３のいずれかに記載の
   半導体装置の製造方法。
7. 【請求項７】 前記少なくとも所定の領域を除去する工
   程は、塩素ガスあるいはＢＣｌ₃およびＨＣｌを含む塩
   素系ガスを用いるリアクティブイオンエッチング法によ
   り行われる、請求項５または６のいずれかに記載の半導
   体装置の製造方法。
8. 【請求項８】 前記加熱工程は、前記アモルファスシリ
   コン膜および／または前記結晶性シリコン膜の内部で、
   前記触媒元素が拡散し、前記ゲッタリング元素が拡散せ
   ず、かつ、自然核発生が生じないような温度および時間
   範囲内で行われる、請求項２または３のいずれかに記載
   の半導体装置の製造方法。
9. 【請求項９】 前記加熱工程は、５２０℃以上、６２０
   ℃以下の温度範囲内で行なわれる、請求項８に記載の半
   導体装置の製造方法。
10. 【請求項１０】 前記アモルファスシリコン膜は、２５
    ｎｍ以上、８０ｎｍ以下の厚さを有する、請求項２また
    は３のいずれかに記載の半導体装置の製造方法。
11. 【請求項１１】 前記活性領域に含有される触媒元素の
    濃度は、１×１０¹⁶ａｔｏｍ／ｃｍ³以下である、請求
    項５に記載の半導体装置の製造方法。
12. 【請求項１２】 前記触媒元素は、Ｎｉ、Ｃｏ、Ｐｄ、
    Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａｌ、およびＳ
    ｂからなる群から選択される、１種以上の元素である、
    請求項２または３のいずれかに記載の半導体装置の製造
    方法。
13. 【請求項１３】 前記触媒元素は、少なくともＮｉを含
    む、請求項１２に記載の半導体装置の製造方法。