WO2012073455A1 - 半導体薄膜の製造方法、半導体装置及び表示装置 - Google Patents

半導体薄膜の製造方法、半導体装置及び表示装置 Download PDF

Info

Publication number
WO2012073455A1
WO2012073455A1 PCT/JP2011/006514 JP2011006514W WO2012073455A1 WO 2012073455 A1 WO2012073455 A1 WO 2012073455A1 JP 2011006514 W JP2011006514 W JP 2011006514W WO 2012073455 A1 WO2012073455 A1 WO 2012073455A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
semiconductor
thin film
crystalline
semiconductor film
Prior art date
Application number
PCT/JP2011/006514
Other languages
English (en)
French (fr)
Inventor
中村　好伸
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2012073455A1 publication Critical patent/WO2012073455A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　半導体薄膜の製造方法は、非晶質半導体膜の一部を溶融固化して結晶化することにより、第１結晶性半導体膜を形成する第１結晶化工程と、非晶質半導体膜の残部を固相成長することにより、第１結晶性半導体膜よりも平均粒径が大きい第２結晶性半導体膜を形成する第２結晶化工程と、第１結晶性半導体膜の平均粒径が第２結晶性半導体膜の平均粒径よりも小さい状態を維持しながら、第１結晶性半導体膜及び第２結晶性半導体膜を溶融固化する第３結晶化工程とを含む。

Description

半導体薄膜の製造方法、半導体装置及び表示装置
　本発明は、半導体薄膜の製造方法、半導体装置及び表示装置に関する。より詳しくは、基板上に平均粒径が異なる２種の結晶性半導体薄膜を形成するのに好適な半導体薄膜の製造方法、半導体装置及び表示装置に関するものである。
　半導体装置は、半導体の電気特性を利用した能動素子を備えた電子回路を有し、例えば、オーディオ機器、通信機器、コンピュータ、家電機器等に広く応用されている。なかでも、薄膜トランジスタ（以下「ＴＦＴ」ともいう）やＭＯＳ（Metal Oxide Semiconductor）トランジスタ等の電界効果トランジスタ（ＦＥＴ）を備えた半導体装置は、幅広い分野で利用されている。このＦＥＴを備えた半導体装置は、例えば、アクティブマトリクス型液晶表示装置及び有機エレクトロルミネセンス表示装置等の薄型表示装置における画素スイッチング素子や制御回路等として用いられている。
　近年、表示装置等に用いられる半導体装置において、ガラス基板等の絶縁性の表面を有する基板上に形成された非晶質半導体膜を結晶化させ、結晶構造を有する半導体薄膜（以下、「結晶性半導体膜」ともいう）を形成する技術が広く研究されている。結晶性半導体膜は、非晶質半導体膜と比較して、非常に高い移動度を有する。このため、結晶性半導体膜を用いたＴＦＴは、例えば、１枚のガラス基板上に駆動回路及び画素部等を備えたアクティブマトリクス型液晶表示装置等において、画素部用ＴＦＴ、又は、画素部用ＴＦＴ及び駆動回路用ＴＦＴ等として利用されている。そのことにより、表示装置の高精細化及び高速動画表示を可能にしている。
　また、薄型化やコスト削減等が図れることから、基板上にドライバ回路等の駆動に必要な周辺回路が作り込まれた所謂フルモノリシック型の液晶表示装置について開発が進められている。結晶性半導体膜を形成するための結晶化法としては、ファーネスアニール炉を用いた熱アニール法、瞬間熱アニール法（ＲＴＡ法）、及びレーザアニール法等が検討されている。半導体膜の結晶化は、これらの方法のうち、何れか一つ又は複数を組み合わせて行うことが可能である。
　ファーネスアニール炉を用いた熱アニール法によって非晶質半導体膜を結晶化させるには、通常、６００℃以上の温度で１０時間以上の熱処理を必要とする。このため、結晶化に適用できる基板材料としては、高価な石英等に限られてしまう。また、半導体装置の生産効率を上げるためには、基板を大面積化することが不可欠であり、近年では一辺が１ｍを超えるサイズの基板の使用も考慮されるようになってきている。しかし、特に石英を大面積な基板に加工するのは非常に困難である。
　そこで、結晶性半導体膜を形成する方法として、非晶質半導体の結晶化を助長する触媒元素を用いる熱結晶化法が開示されている（例えば、特許文献１参照）。これによれば、従来課題とされていた結晶化温度の低温化及び処理時間の短縮化が可能となる。具体的には、非晶質半導体膜にニッケル、パラジウム、鉛等の元素を微量に添加し、その後６００℃にて１時間の熱処理を行って、結晶性半導体膜を形成している。
　また、基板の温度をあまり上昇させることなく、半導体膜にのみ高いエネルギーを与える技術としてレーザアニール法が開示されている（例えば、特許文献２及び３参照）。レーザアニール法では、基板材料として、歪点の低いガラスは勿論、プラスチック等も用いることができる。レーザアニール法では、例えば、エキシマレーザに代表されるパルスレーザビームを、その照射領域が、数ｃｍ角の四角いスポットや、長さ１００ｍｍ以上の直線状となるように光学系により成形する。そして、レーザビームを移動させる（レーザビームの照射位置を被照射体に対して相対的に移動させる）ことによって、アニールを行う。
　さらに、これらの結晶化法を組み合わせたアニール方法として、非晶質半導体の結晶化を助長する触媒元素を用いて熱結晶化した後、レーザアニール法を行うことが開示されている（例えば、特許文献２及び３参照）。
　そして、非晶質半導体の結晶化を助長する触媒元素を用いて熱結晶化した後、レーザアニール法を２回行う方法も開示されている（例えば、特許文献３参照）。
　ところが、特許文献２及び３のように、非晶質半導体の結晶化を助長する触媒元素を用いて熱結晶化した後に、結晶化膜の結晶性を向上させるためにレーザアニールを行う方法では、触媒元素を用いて熱結晶化された結晶性半導体は、結晶粒の直径が数μｍから１００μｍを超えるものまで存在する。これに対し、その大きな結晶粒をさらにレーザアニールを行うことにより、結晶性半導体の結晶性を向上させ、結晶性半導体の移動度を高くすることができる。
　この方法で製造された結晶性半導体膜を活性層に用いたＴＦＴは、オン電流が大きい電気特性を有する。しかしながら、例えば画素を駆動するＴＦＴのように、チャネル領域が小さいＴＦＴでは、チャネル領域内の結晶粒の数が異なる（すなわち、チャネル領域内の結晶粒界の数が異なる）ため、各ＴＦＴにおいて閾値電圧（以下、Ｖｔｈともいう）が大きくばらつく場合がある。このようなＶｔｈのばらつきを抑えるためには、結晶粒径がある程度小さいことが好ましい。
　そこで、同一基板上に２つの異なる平均粒径を持つ結晶性半導体膜を形成する方法が開示されている（例えば、特許文献４参照）。特許文献４に開示された方法では、まず、開口部を有するマスクを非晶質シリコン膜に形成し、そのマスク及び非晶質シリコン膜を覆うように触媒元素としてのＮｉ膜を蒸着させる。
　その後、第１結晶化工程において、非晶質シリコン膜におけるマスクの開口部に対応する領域とその周囲の領域とを固相結晶成長させて第１のシリコン領域を形成する。次に、マスクを除去した後に、第２結晶化工程において、残りの非晶質シリコン膜を溶融固化して、第１のシリコン領域よりも平均粒径の小さな第２のシリコン領域を形成する。次に、第３結晶化工程において、第１のシリコン領域の平均粒径が第２のシリコン領域の平均粒径よりも大きな状態を維持しながら溶融固化して第１及び第２のシリコン領域の結晶性を向上させる。
　このようにして、結晶性シリコン膜に含まれる平均粒径が異なる２つのシリコン領域を形成し、各シリコン領域に電気的特性の異なる薄膜トランジスタをそれぞれ形成する。このことにより、同一基板上に２つの異なる平均粒径を持つ結晶性半導体膜を製造することが可能である。
特開平７－１８３５４０号公報 特開２０００－２１６０８９号公報 特開２００７－１１５７８６号公報 特開２００９－２４６２３５号公報
　しかしながら、上記特許文献４に記載された結晶化方法では、第１結晶化工程において触媒元素を用いた固相結晶成長を行うが、平面図である図４２に示すように、このときに触媒元素が添加領域（マスクの開口部に対応する領域）１０１から広く拡散するため、触媒元素を当初に添加した領域１０１だけでなく、その周辺の比較的広い領域１０２までもが結晶化された第１シリコン領域１０３が形成される。すなわち、第１シリコン領域１０３における第１結晶性半導体により形成されるＴＦＴと、その周囲の第２シリコン領域１０４における第２結晶性半導体により形成されるＴＦＴとを交互に並べて配置する場合に、その間隔を小さくできず、集積化することが困難である。
　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、平均粒径の異なる２つの領域を有する結晶性半導体薄膜を、同一基板に位置制御性よく形成することにある。
　本発明者らは、平均粒径の異なる２つの領域を有する結晶性半導体薄膜の製造方法について鋭意研究を重ねており、特に、結晶性半導体薄膜を形成する工程の中で、半導体薄膜の結晶化を行う工程（以下、結晶化工程ともいう）に着目した。そして、半導体薄膜の結晶化を複数回行う結晶化工程において、非晶質半導体膜の一部を結晶化する第１結晶化工程におけるレーザー照射方法に改良を加えた。そのことにより、位置制御性よく、同一基板上に２つの異なる平均粒径を持つ結晶性半導体膜を製造でき、上記課題をみごとに解決できることを見出し、本発明に想到したものである。
　すなわち、上記の目的を達成するために、本発明に係る半導体薄膜の製造方法は、
（１）絶縁性の表面を有する透明基板上に非晶質半導体膜を成膜する工程と、
（２）上記非晶質半導体膜の一部を溶融固化して結晶化することにより、第１結晶性半導体膜を形成する第１結晶化工程と、
（３）上記第１結晶性半導体膜が形成されていない上記非晶質半導体膜の残部を固相成長することにより、上記第１結晶性半導体膜よりも平均粒径が大きい第２結晶性半導体膜を形成する第２結晶化工程と、
（４）上記第１結晶性半導体膜の平均粒径が上記第２結晶性半導体膜の平均粒径よりも小さい状態を維持しながら、上記第１結晶性半導体膜及び第２結晶性半導体膜を溶融固化する第３結晶化工程とを含む。
　本発明は、絶縁性の表面を有する透明基板上に形成された結晶性の半導体薄膜の製造方法である。したがって、本発明は、液晶表示装置等の表示装置に用いられるＴＦＴ及びＭＯＳトランジスタ等の電界効果トランジスタを備えた半導体装置等の製造方法に好適である。
　尚、本明細書において、平均粒径とは、半導体膜に含まれる結晶粒の大きさの平均であり、ＥＢＳＰ（Electron Backscatter diffraction Patterns）法等によって測定することができる。
　上記（１）の非晶質半導体膜を成膜する工程は、絶縁性の表面を有する透明基板上に非晶質半導体膜を成膜するものであり、非晶質半導体膜は、非晶質シリコン膜であることが好ましい。また、第１及び第２結晶性半導体膜は、結晶性シリコン膜であることが好ましい。これにより、非晶質シリコン膜を結晶化して、移動度に優れた連続粒界結晶シリコン（ＣＧシリコン）、及び多結晶シリコン（ポリシリコン）等の結晶性シリコン膜を形成することが可能となる。尚、絶縁性の表面を有する透明基板としては、石英基板やベースコート膜（絶縁膜）を表面に形成した基板、例えば、ガラス基板等を用いることができる。
　上記非晶質半導体膜の膜厚は２０ｎｍ以上且つ１５０ｎｍ以下であることが好ましい。２０ｎｍ未満では、均一な膜厚の非晶質半導体膜を得るのが困難となる。１５０ｎｍよりも大きいと、上記非晶質半導体膜のレーザー吸収率が大きくなり、第１結晶化工程で結晶化させる領域と結晶化させない領域との選択性が得られなくなるため好ましくない。
　上記（２）の第１結晶化工程では、上記透明基板側からレーザーを照射するレーザアニール法を用いて溶融固化を行うことで、容易に実施することができる。上記第１結晶化工程では、非晶質半導体膜において結晶化される領域の上記透明基板と反対側に、レーザビームを反射又は吸収する遮光層を設けた状態で、上記レーザビームを上記透明基板側から上記非晶質半導体膜に照射することが好ましい。
　遮光層を構成する元素が半導体膜に拡散することを防止するために、上記非晶質半導体膜において結晶化される領域と上記遮光層との間に、二酸化シリコン膜又は窒化シリコン膜を設けることが好ましい。
　第１結晶化工程では、遮光層に対向する領域及びその近傍領域の非晶質半導体膜を選択的に溶融固化するという観点から、波長が３７０ｎｍ以上且つ６５０ｎｍ以下であるレーザビームを上記非晶質半導体膜に照射することがより好ましい。この波長範囲のレーザビームを用いると、遮光層に対向する領域及びその近傍領域の非晶質半導体膜は、遮光層が設けられていない領域の非晶質半導体膜に比べて温度が高くなるため、遮光層に対向する領域及びその近傍領域の非晶質半導体膜のみを選択的に溶融固化して結晶化することが可能となる。
　このとき、第１結晶化工程では、連続発振固体レーザビーム又はパルス発振固体レーザビームを非晶質半導体膜に照射することが好ましい。また、イットリウムアルミニウムガーネット（ＹＡＧ）レーザの第２高調波を非晶質半導体膜に照射することがより好ましい。ＹＡＧレーザの第２高調波は波長が５３２ｎｍであることから、透明基板では吸収されず、遮光層が設けられた領域及びその近傍の非晶質半導体膜のみを選択的に溶融固化することが可能である。また、レーザアニールを実施するためのランニングコストの低減も可能となる。
　第１結晶化工程において、パルス発振固体レーザビームを非晶質半導体膜に照射する際は、当該非晶質半導体膜の表面におけるビーム形状が直線状であるレーザビームを、該レーザビームの短軸方向にステップ走査しながら照射することが好ましい。このように絶縁性の表面を有する基板上でレーザビームを一定方向にステップ走査させることによって、非晶質半導体膜を効率よく簡便に結晶化できるため、非晶質半導体膜が大面積である場合に特に有効である。
　尚、直線状とは、長方形（矩形）又は長楕円形を意味し、２以上のアスペクト比であることが好ましく、アスペクト比が１０以上且つ１００００以下であることがより好ましい。ビーム形状を直線状とすることによって、被照射体を十分にアニールできる程度のエネルギー密度を確保できる。しかし、被照射体に対して十分なアニールを行えるのであれば、ビーム形状は矩形状や面状であってもよい。
　また、レーザビームの短軸方向とは、レーザビームの直線方向に対して略垂直な方向のことである。ステップ走査とは、毎ビームショット後に、ある一定のステップ幅（あるビームショットと次のビームショットとの間に照射位置が移動する距離）でレーザビームを移動させる走査方法である。ステップ幅は被照射体に切れ目なくアニールを行えるのであれば特に限定されず、適宜設定すればよい。
　第１結晶化工程において、連続発振固体レーザビームを非晶質半導体膜に照射する際は、当該非晶質半導体膜の表面を５ｃｍ／秒以上且つ３ｍ／秒以下の速度で該レーザビームを走査しながら照射することが好ましい。
　第１結晶化工程において、遮光層は、Ｍｏ及びＷからなる群より選ばれた少なくとも１種の元素を含む材料であることが好ましい。これらの材料は、高融点金属であるため第１結晶化工程において溶融することがないためである。
　また、遮光層の膜厚は５０ｎｍ以上且つ５００ｎｍ以下であることが好ましい。さらに、１５０ｎｍ以上且つ３００ｎｍ以下がより好ましい。遮光層の膜厚が５０ｎｍ未満であれば、第１結晶化工程においてレーザビームを反射又は吸収するのが不十分であるため、第１結晶化を行う領域のみを選択的に溶融固化できない場合がある。一方、遮光層の膜厚が５００ｎｍよりも大きければ、遮光層を除去する次の工程での処理時間が長くなり、製造工程上好ましくない。
　これにより、平均粒径が０．１以上且つ１．０μｍ以下である、例えば０．３μｍの第１結晶性半導体膜を容易に形成することができる。
　また、第１結晶性半導体膜となった領域は、遮光層が設けられた領域の端からの広がりが、例えば０．５μｍ以下となるため、第１結晶化領域の大きさ及び位置の制御性は良好となる。
　上記（３）の第２結晶化工程は、第１結晶化工程で結晶化しなかった上記非晶質半導体膜の少なくとも一部に、上記非晶質半導体膜の結晶化を助長する触媒元素を添加する工程を含み、上記第２結晶化工程では、上記触媒元素が添加された非晶質半導体膜にエネルギーを印加することにより当該非晶質半導体膜を結晶化して上記第２結晶性半導体膜を形成することが好ましい。触媒元素は、第１結晶化工程で結晶化しなかった非晶質半導体膜のみに選択的に添加してもよいが、非晶質半導体膜の全面に添加してもよい。より具体的には、半導体膜に、触媒元素を含む溶液を塗布したり触媒元素を真空蒸着させることによって、簡便に添加することができる。
　これにより、触媒元素が添加された非晶質半導体膜の結晶化を促進することができるため、製造工程の効率化と結晶性半導体膜の特性向上とを行うことができる。このとき、第２結晶化工程では、第１結晶化工程で結晶化された結晶性半導体膜は全く変化しない。上記第１結晶化工程で結晶化されなかった非晶質半導体膜を、触媒元素によらずに結晶化するエネルギー印加の方法としては、非晶質半導体膜が結晶化しない条件で、半導体膜の全体にエネルギー印加してもよい。
　上記触媒元素は、鉄、コバルト、ニッケル、ゲルマニウム、ルテニウム、ロジウム、パラジウム、オスニウム、イリジウム、白金、銅及び金からなる群より選ばれた少なくとも１種の元素を含むことが好ましい。また、触媒元素は、非晶質半導体膜の表面における濃度が１×１０１０ａｔｏｍｓ／ｃｍ２以上且つ１×１０１２ａｔｏｍｓ／ｃｍ２以下であることが好ましい。これにより、製造工程の効率化と半導体膜の特性向上とをより効率よく行うことができる。触媒元素の非晶質半導体膜の表面における濃度が１×１０１０ａｔｏｍｓ／ｃｍ２未満であると、触媒元素の効果が小さく、非晶質半導体膜の結晶化に要する時間が長くなるため、製造工程上好ましくない。また、触媒元素の非晶質半導体膜の表面における濃度が１×１０１２ａｔｏｍｓ／ｃｍ２を超えると、触媒元素に起因する結晶粒密度が高くなる一方、結晶粒径は小さくなるため、本発明による半導体薄膜をＴＦＴ等に用いた場合には、十分なトランジスタ特性が得られないことがある。
　半導体膜の表面における触媒元素の濃度は、全反射蛍光Ｘ線分析法により容易に測定することができる。尚、触媒元素の非晶質半導体膜表面の濃度は、非晶質半導体膜表面から５ｎｍ以上且つ１０ｎｍ以下の深さの領域の濃度を測定した結果であればよい。
　第２結晶化工程は、第２結晶性半導体膜を形成する工程であり、加熱処理による固相成長法を用いて上記第２結晶性半導体膜を形成することが好ましい。
　第２結晶化工程では、炉等を用いて５００℃以上且つ７００℃以下の温度で上記非晶質半導体膜を熱処理することが好ましい。上記温度範囲で非晶質半導体膜の加熱処理を行うことによって、製造工程の効率化と半導体膜の特性向上とを両立しながら第２結晶化膜を容易に形成することができる。
　上記加熱処理が５００℃未満であると、固相結晶成長速度が遅くなる。一方、上記加熱処理が７００℃を超えると、触媒元素によって固相結晶成長する結晶粒以外に、触媒元素に起因しない例えば０．２μｍ以下の小さい粒径の結晶粒が成長するため、本発明により作製された半導体装置をＴＦＴ等に用いた場合に、十分なトランジスタ特性が得られないことがある。
　これにより、平均粒径が３．０μｍ以上である結晶粒を有する第２結晶性半導体膜を容易に形成できる。
　その結果、平均粒径が０．１μｍ以上且つ１．０μｍ以下である第１結晶性半導体膜と、平均粒径が３．０μｍ以上である第２結晶性半導体膜とが混在する結晶性半導体膜を得ることができる。
　上記（４）の第３結晶化工程は、レーザアニール法を用いて溶融固化を行うことで、容易に実施することができる。また、第１結晶化工程及び第３結晶化工程でレーザアニール法を用いる場合、第３結晶工程では、第１結晶化工程で用いられたレーザビームとは異なる波長のレーザビームを上記第１結晶性半導体膜及び第２結晶性半導体膜に照射することが好ましい。
　そのことにより、第３結晶化工程では、第１結晶性半導体膜及び第２結晶性半導体膜のそれぞれ少なくとも一部を溶融せずに溶融固化させることで、平均粒径を変化させることなく結晶性を高めることができる。
　上記（４）の第３結晶化工程は、第１及び第２結晶性半導体膜を溶融固化し、第１及び第２結晶性半導体膜の結晶性を向上させる工程であり、上記結晶性半導体膜によってＴＦＴを形成した場合の特性のバラツキを軽減するという観点からは、第１結晶性半導体膜及び第２結晶性半導体膜の少なくとも一部を溶融しないようなレーザビームを当該第１結晶性半導体膜及び第２結晶性半導体膜に照射することが好ましい。したがって、波長が１２６ｎｍ以上且つ３７０ｎｍ以下であるレーザビームを上記第１結晶性半導体膜及び第２結晶性半導体膜に照射することがより好ましい。
　これにより、第１及び第２結晶性半導体膜の平均粒径及び結晶方位を変化させることなく、結晶性のみを向上させることができる。第３結晶化工程において、第１及び第２結晶性半導体膜の少なくとも一部を溶融しない条件としては、第１及び第２結晶性半導体膜の結晶性を向上できる条件の範囲内で、第１及び第２結晶性半導体膜の平均粒径を変化させない条件であることが好ましく、第１及び第２結晶性半導体膜の下層との界面から５ｎｍ程度の領域を溶融しない条件であってもよい。
　このように、本発明の効果をより確実に発揮するという観点からは、上記（２）の第１結晶化工程において、波長が３７０ｎｍ以上且つ６５０ｎｍ以下であるレーザビームを非晶質半導体膜に照射する一方、上記（４）の第３結晶化工程において、波長が１２６ｎｍ以上且つ３７０ｎｍ未満であるレーザビームを第１及び第２結晶性半導体膜に照射することが好ましい。
　上記（４）の第３結晶化工程では、パルス発振エキシマレーザビームを第１結晶性半導体膜及び第２結晶性半導体膜に照射することが好ましい。これにより、長尺レーザビームをステップ走査しながら第１結晶性半導体膜及び第２結晶性半導体膜に照射できるため、大面積を短時間で容易に処理することができる。
　上記（４）の第３結晶化工程では、上記第１結晶性半導体膜及び第２結晶性半導体膜の表面におけるビーム形状が直線状であるレーザビームを、該レーザビームの短軸方向にステップ走査しながら当該第１結晶性半導体膜及び第２結晶性半導体膜に照射することが好ましい。
　このように、絶縁性の表面を有する基板上でレーザビームを一定方向にステップ走査させることによって、第１結晶性半導体膜及び第２結晶性半導体膜を効率よく簡便に結晶化することができる。
　本発明の半導体薄膜の製造方法によって形成される第１結晶性半導体膜及び第２結晶性半導体膜は多結晶膜であり、薄膜トランジスタのチャネル領域として用いることで、異なる特性を有する薄膜トランジスタを同一基板上に形成することができる。すなわち、上記多結晶膜は、トップゲート型薄膜トランジスタのチャネル領域として好適に用いることができる。また、本発明の半導体装置は、上記結晶性半導体膜を有する結晶性ダイオードとしても好適に用いることができる。
　本発明はまた、本発明の半導体薄膜の製造方法によって形成された結晶性半導体膜を有する半導体装置でもある。上記第１結晶性半導体膜及び第２結晶性半導体膜は、互いに異なる平均粒径を有するため、移動度等の電気特性が異なっている。したがって、第１結晶性半導体膜及び第２結晶性半導体膜のいずれかを選択することにより、薄膜トランジスタの大きさ毎に、要求される電気特性に適した結晶性半導体膜を形成することができる。
　より具体的には、例えば、所謂フルモノリシック型の液晶表示装置において、画素駆動に用いられるチャネル領域の大きさが３．０μｍ×３．０μｍである薄膜トランジスタを第１結晶性半導体膜により形成し、周辺回路に用いられるチャネル領域の大きさが２０．０μｍ×２０．０μｍである薄膜トランジスタを第２結晶性半導体膜により形成する。そのことにより、第１結晶性半導体膜により形成された薄膜トランジスタのＶｔｈのばらつきを低減できると共に、第２結晶性半導体膜により形成された薄膜トランジスタのゲート電圧－オン電流特性を向上させることができる。すなわち、上記結晶性半導体膜は、薄膜トランジスタのチャネル領域として好適に用いることができる。また、単結晶半導体膜よりも製造が容易であるという観点から、上記結晶性半導体膜は、多結晶半導体膜であることが好ましい。
　本発明はさらに、本発明の半導体装置を備える表示装置であって、第１結晶性半導体膜により形成されたチャネル領域を有する第１薄膜トランジスタと、第２結晶性半導体膜により形成されたチャネル領域を有する第２薄膜トランジスタとを備える表示装置でもある。このように、大きさが異なる薄膜トランジスタ毎に、適した結晶性半導体膜によってチャネル領域を形成できるために、輝度や色のばらつきが少なく、安定した表示が可能となる。
　したがって、本発明の表示装置は、比較的小さい薄膜トランジスタが形成される画素領域と、比較的大きい薄膜トランジスタが形成される周辺回路とが同一基板上に形成される所謂フルモノリシック型の表示装置に特に有効である。すなわち、上記第１薄膜トランジスタは、表示領域である画素領域に形成され、上記第２薄膜トランジスタは、上記画素領域以外の回路ブロックに形成されていることが好ましい。
　本発明によれば、平均粒径の異なる２つの領域を有する結晶性半導体膜を、同一基板に位置制御性よく形成することができる。また、所謂フルモノリシック型の表示装置における画素領域の薄膜トランジスタを第１結晶性半導体膜により形成し、回路ブロックにおける薄膜トランジスタを第２結晶性半導体膜により形成することによって、輝度や色のばらつきが少なく、安定した表示を可能とすることができる。
図１は、本実施形態１のｎチャネル型ＴＦＴを模式的に示す断面図である。 図２は、製造工程においてガラス基板上に形成されたベースコート層、非晶質シリコン膜、二酸化シリコン膜及びＭｏ膜を示す断面図である。 図３は、製造工程においてパターニングされたＭｏ膜を示す断面図である。 図４は、第１結晶化工程においてレーザビーム照射される非晶質シリコン膜を示す断面図である。 図５は、第１結晶化工程においてレーザビームが照射される非晶質シリコン膜を示す平面図である。 図６は、第１結晶化工程において形成された第１結晶性シリコン膜を示す断面図である。 図７は、製造工程において遮光層及び二酸化シリコン膜が除去されたシリコン膜を示す断面図である。 図８は、製造工程において形成されたニッケル膜を示す断面図である。 図９は、第２結晶化工程において形成された第２結晶性シリコン膜を示す断面図である。 図１０は、第３結晶化工程においてレーザビームが照射されるシリコン膜を示す平面図である。 図１１は、第３結晶化工程において形成された第１及び第２結晶性シリコン膜を示す断面図である。 図１２は、製造工程においてパターニングされた第１及び第２結晶性シリコン膜を示す平面図である。 図１３は、製造工程において形成されたゲート絶縁膜を示す断面図である。 図１４は、製造工程において形成されたアルミニウム膜を示す断面図である。 図１５は、製造工程においてパターニングされたアルミニウム膜を示す断面図である。 図１６は、製造工程において不純物イオンが注入されたシリコン膜を示す断面図である。 図１７は、製造工程において形成された層間絶縁膜を示す断面図である。 図１８は、本実施形態１のｐチャネル型ＴＦＴを模式的に示す断面図である。 図１９は、実施形態３のＰＩＮ構造結晶性薄膜ダイオードを示す断面図である。 図２０は、製造工程においてガラス基板上に形成されたベースコート層、非晶質シリコン膜、二酸化シリコン膜及びＷ膜を示す断面図である。 図２１は、製造工程においてパターニングされたＷ膜を示す断面図である。 図２２は、第１結晶化工程においてレーザビーム照射される非晶質シリコン膜を示す断面図である。 図２３は、第１結晶化工程においてレーザビームが照射される非晶質シリコン膜を示す平面図である。 図２４は、第１結晶化工程において形成された第１結晶性シリコン膜を示す断面図である。 図２５は、製造工程においてＷ膜及び二酸化シリコン膜が除去されたシリコン膜を示す断面図である。 図２６は、製造工程において形成されたニッケル膜を示す断面図である。 図２７は、第２結晶化工程において形成された第２結晶性シリコン膜を示す断面図である。 図２８は、第３結晶化工程においてレーザビームが照射されるシリコン膜を示す平面図である。 図２９は、第３結晶化工程において形成された第１及び第２結晶性シリコン膜を示す断面図である。 図３０は、製造工程においてガラス基板上に形成された結晶性シリコン膜を示す平面図である。 図３１は、製造工程においてガラス基板上に形成された結晶性シリコン膜を示す断面図である。 図３２は、製造工程において結晶性シリコン膜の一部を覆うフォトレジストを示す平面図である。 図３３は、製造工程において結晶性シリコン膜の一部を覆うフォトレジストを示す断面図である。 図３４は、製造工程において結晶性シリコン膜の一部を覆うフォトレジストを示す平面図である。 図３５は、製造工程において結晶性シリコン膜の一部を覆うフォトレジストを示す断面図である。 図３６は、製造工程において結晶性シリコン膜を覆う絶縁膜を示す断面図である。 図３７は、製造工程においてコンタクトホール部が形成された絶縁膜を示す断面図である。 図３８は、本実施形態３におけるＴＦＴ基板の一部を拡大して示す断面図である。 図３９は、対向基板の一部を拡大して示す断面図である。 図４０は、液晶表示装置の概略構成を示す断面図である。 図４１は、ＴＦＴ基板を概略的に示す平面図である。 図４２は、従来の触媒元素を用いた固相成長法によって形成された第１及び第２シリコン領域を示す平面図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
　《発明の実施形態１》
　図１～図１９は、本発明の実施形態１を示している。
　図１は、本実施形態１のｎチャネル型ＴＦＴを模式的に示す断面図である。
　実施形態１では、本発明の半導体薄膜の製造方法によって結晶性シリコン膜（結晶性半導体膜）を形成する方法、及び、その結晶性シリコン膜がチャネル領域を構成している半導体装置としてのｎチャネル型電界効果薄膜トランジスタ（以下、ｎチャネル型ＴＦＴともいう）について説明する。
　また、本実施形態では、チャネル領域が４μｍ×４μｍである第１薄膜トランジスタに対応する薄膜トランジスタ（以下、ＴＦＴ（Ａ）ともいう）と、チャネル領域が２０μｍ×２０μｍである第２薄膜トランジスタに対応する薄膜トランジスタ（以下、ＴＦＴ（Ｂ）ともいう）とを形成する。
　尚、ＴＦＴ（Ａ）及びＴＦＴ（Ｂ）は、チャネル領域の大きさと、チャネル領域、ソース領域及びドレイン領域が形成される結晶性シリコン膜の平均粒径が異なることを除いて同一の構造であるため、図１においてはＴＦＴ（Ｂ）の図示を省略し、ＴＦＴ（Ａ）のみを図示して説明する。
　図１に示すように、実施形態１のｎチャネル型ＴＦＴであるＴＦＴ（Ａ）は、絶縁性の表面を有する透明基板であるガラス基板１と、ガラス基板１を覆うようにＴＥＯＳ（tetra ethoxysilane）を用いて形成されたＳｉＯ２膜（ＴＥＯＳ膜）からなるベースコート層２と、ベースコート層２上に形成された第１結晶性シリコン膜（第１結晶性半導体膜）３Ａと、第１結晶性シリコン膜３Ａを覆うように形成されたＳｉＯ２膜等の酸化膜からなるゲート絶縁膜１２とが設けられている。
　第１結晶性シリコン膜３Ａは、チャネル領域９、ソース領域１０及びドレイン領域１１を有する。チャネル領域９に対向する位置には、ゲート絶縁膜１２を介してゲート電極１３が設けられている。また、ガラス基板１上には、ゲート電極１３を覆うように層間絶縁膜１４が設けられている。
　ゲート絶縁膜１２及び層間絶縁膜１４には、ソース領域１０及びドレイン領域１１にそれぞれ達するコンタクトホール部１８がそれぞれ設けられている。層間絶縁膜１４上に設けられた引き出し電極１５は、各コンタクトホール部１８をそれぞれ介してソース領域１０又はドレイン領域１１と電気的に接続されている。
　　－製造方法－
　次に、上記ｎチャネル型ＴＦＴ（Ａ）の製造方法について、図２～図１７を参照して詳細に説明する。尚、図１１～図１７においては、図１と同様にＴＦＴ（Ｂ）についての図示を省略し、ＴＦＴ（Ａ）のみを図示して説明する。
　本実施形態の製造方法では、絶縁性の表面を有するガラス基板１上に形成された結晶性シリコン膜３Ａを備えるＴＦＴ（Ａ）と、結晶性シリコン膜３Ｂを備えるＴＦＴ（Ｂ）とを製造する。
　まず、チャネル領域９、ソース領域１０及びドレイン領域１１を有する第１結晶性シリコン膜３Ａ及び第２結晶性シリコン膜３Ｂの製造方法について説明する。
　（成膜工程）
　まず、成膜工程では、ガラス基板１上に非晶質シリコン膜（非晶質半導体膜）３を成膜する。ここで、図２は、製造工程においてガラス基板１上に形成されたベースコート層２、非晶質シリコン膜３、二酸化シリコン膜４及びＭｏ膜５を示す断面図である。
　すなわち、図２に示すように、ガラス基板１上に、原料ガスとしてＴＥＯＳを用いたＣＶＤ（Chemical Vapor Deposition）法等により膜厚が約１００ｎｍである二酸化シリコン（ＳｉＯ２）膜を堆積させることにより、ベースコート層２を形成する。
　その後、原料ガスとしてＳｉＨ４を用いたＬＰＣＶＤ（Low Pressure ＣＶＤ）法等により、膜厚が約５０ｎｍである非晶質シリコン膜（非晶質半導体膜）３を堆積させて成膜する。非晶質シリコン膜３の膜厚は、２０ｎｍ以上且つ１５０ｎｍ以下とする。これにより、非晶質シリコン膜３を結晶化して、移動度に優れた連続粒界結晶シリコン（ＣＧシリコン）、及び多結晶シリコン（ポリシリコン）等の結晶性シリコン膜を形成することが可能となる。
　非晶質シリコン膜３の膜厚が２０ｎｍ未満であれば、均一な膜厚の非晶質シリコン膜３を得るのが困難となる。一方、１５０ｎｍよりも大きいと、上記非晶質シリコン膜３のレーザー吸収率が大きくなり、後述の第１結晶化工程で結晶化させる領域と結晶化させない領域との選択性が得られなくなるため好ましくない。
　尚、ベースコート層２の材質は、ＳｉＯ２膜の他に、窒化シリコン（ＳｉＮｘ）膜（ｘは、任意の数字）、及び酸窒化シリコン（ＳｉＮＯ）膜等が挙げられる。また、これらの膜の積層体としてもよい。
　（第１結晶化工程）
　次に、第１結晶化工程では、非晶質シリコン膜３の一部を溶融固化して結晶化することにより、第１結晶性シリコン膜（第１結晶性半導体膜）３ａを形成する。
　ここで、図３は、製造工程においてパターニングされたＭｏ膜５を示す断面図である。図４は、第１結晶化工程においてレーザビーム照射される非晶質シリコン膜３を示す断面図である。図５は、第１結晶化工程においてレーザビームが照射される非晶質シリコン膜３を示す平面図である。また、図６は、第１結晶化工程において形成された第１結晶性シリコン膜３ａを示す断面図である。
　第１結晶化工程では、非晶質シリコン膜３において結晶化される領域のガラス基板１と反対側に、レーザビームを反射又は吸収する遮光層５’を設けた状態で、レーザビームをガラス基板１側から非晶質シリコン膜３に照射することにより、第１結晶性シリコン膜３ａを形成する。
　まず、非晶質シリコン膜３において結晶化される領域と遮光層５’との間に、二酸化シリコン膜４を設けるために、図３に示すように、非晶質シリコン膜（非晶質半導体膜）３上に原料ガスとしてＴＥＯＳを用いたＣＶＤ法等により、膜厚が約１００ｎｍである二酸化シリコン（ＳｉＯ２）膜４を堆積させる。尚、二酸化シリコン膜４の代わりに窒化シリコン膜を設けるようにしてもよい。
　さらに、遮光層５’を形成するために、スパッタ法により膜厚が１５０ｎｍであるＭｏ膜５を上記二酸化シリコン膜４の表面に堆積させる。Ｍｏ膜５の膜厚は５０ｎｍ以上且つ５００ｎｍ以下とすることが好ましい。さらに、１５０ｎｍ以上且つ３００ｎｍ以下がより好ましい。遮光層５’の膜厚が５０ｎｍ未満であれば、第１結晶化工程においてレーザビームを反射又は吸収するのが不十分であるため、第１結晶化を行う領域のみを選択的に溶融固化できない場合がある。一方、遮光層５’の膜厚が５００ｎｍよりも大きければ、遮光層５’を除去する次の工程での処理時間が長くなり、製造工程上好ましくない。
　これにより、平均粒径が０．１以上且つ１．０μｍ以下である、例えば０．３μｍの第１結晶性シリコン膜３ａを容易に形成することができる。また、第１結晶性シリコン膜３ａとなった領域は、遮光層５’が設けられた領域の端からの広がりが、例えば０．５μｍ以下となるため、第１結晶化領域の大きさ及び位置の制御性は良好となる。
　尚、Ｍｏ膜５の代わりにＷ膜等の金属膜を用いてもよい。すなわち、遮光層５’は、Ｍｏ及びＷからなる群より選ばれた少なくとも１種の元素を含む材料によって形成する。これらの材料は、高融点金属であるため第１結晶化工程において溶融しないためである。
　次に、このＭｏ膜５を第１結晶化領域（つまり、第１結晶性シリコン膜３ａが形成される領域）の上部のみに残るように、通常のフォトリソ工程及びエッチング工程によりパターンニングし、図３に示すように、パターニングされた遮光層５'を得る。
　次に、非晶質シリコン膜３における遮光層５’に対向する領域及び当該領域の近傍のみを結晶化させるようなレーザビームをガラス基板１側から当該非晶質シリコン膜３に照射する。レーザビームの波長は、３７０ｎｍ以上且つ６５０ｎｍ以下とする。例えば、図４及び図５に示すように、波長が例えば５３２ｎｍであるＹＡＧパルス発振固体レーザビームの第２高調波６をガラス基板１側から非晶質シリコン膜３に照射する。
　この波長範囲（３７０ｎｍ以上且つ６５０ｎｍ以下）のレーザビームを用いると、遮光層５'に対向する領域及びその近傍領域の非晶質シリコン膜３は、遮光層５’が設けられていない領域の非晶質シリコン膜３に比べて温度が高くなるため、遮光層５’に対向する領域及びその近傍領域の非晶質シリコン膜３のみを選択的に溶融固化して結晶化することが可能となる。
　また、ＹＡＧレーザの第２高調波６は波長が５３２ｎｍであることから、ガラス基板１では吸収されず、遮光層５’が設けられた領域及びその近傍の非晶質シリコン膜３のみを選択的に溶融固化することが可能である。また、レーザアニールを実施するためのランニングコストの低減も可能となる。
　このとき、非晶質シリコン膜３の表面におけるビーム形状が直線状であるレーザビームを、このレーザビームの短軸方向（図５における矢印方向）にステップ走査しながら照射する。例えば、レーザビームの第２高調波６は、ベースコート層２と非晶質シリコン膜３との界面において、長軸が１００ｍｍであり短軸が４５μｍである矩形状とする。
　そして、非晶質シリコン膜３の表面を５ｃｍ／秒以上且つ３ｍ／秒以下の速度で上記レーザビームを走査しながら照射する。例えば、ガラス基板１上を、上記短軸方向に２μｍ／パルスのステップ幅（１パルス照射毎に２μｍのビーム移動）で走査する。
　このように絶縁性の表面を有するガラス基板１上でレーザビームを一定方向にステップ走査させることによって、非晶質シリコン膜３を効率よく簡便に結晶化できるため、非晶質シリコン膜３が大面積である場合に特に有効である。
　尚、直線状とは、長方形（矩形）又は長楕円形を意味し、２以上のアスペクト比であることが好ましく、アスペクト比が１０以上且つ１００００以下であることがより好ましい。ビーム形状を直線状とすることによって、被照射体を十分にアニールできる程度のエネルギー密度を確保できる。しかし、被照射体に対して十分なアニールを行えるのであれば、ビーム形状は矩形状や面状であってもよい。
　また、レーザビームの短軸方向とは、レーザビームの直線方向に対して略垂直な方向のことである。ステップ走査とは、毎ビームショット後に、ある一定のステップ幅（あるビームショットと次のビームショットとの間に照射位置が移動する距離）でレーザビームを移動させる走査方法である。ステップ幅は被照射体に切れ目なくアニールを行えるのであれば特に限定されず、適宜設定すればよい。
　本実施形態では、ＹＡＧパルス発振レーザのレーザ発振器に印加するエネルギーを３０Ｗとした。図６に示すように、この第２高調波６の出力によって、上部に遮光層５’が設けられた領域とその周囲５００ｎｍの近傍領域とにおいて、非晶質シリコン膜３を溶融固化し結晶化させて、第１結晶性シリコン膜３ａを形成する。第１結晶性シリコン膜３ａが形成された領域以外の領域は、非晶質シリコン膜３のままで変化していなかった。このとき、第１結晶性シリコン膜３ａにおける結晶の平均粒径は、約０．３μｍであった。
　ここで、第１結晶性シリコン膜３ａは、後の工程でＴＦＴ（Ａ）が作製される領域に形成される。尚、連続発振の固体レーザビームを非晶質シリコン膜３に照射するようにしてもよい。
　（第２結晶化工程）
　次に、第２結晶化工程では、第１結晶性シリコン膜３ａが形成されていない非晶質シリコン膜３の残部を固相成長することにより、第１結晶性シリコン膜３ａよりも平均粒径が大きい第２結晶性シリコン膜（第２結晶性半導体膜）３ｂを形成する。
　ここで、図７は、製造工程において遮光層５’及び二酸化シリコン膜４が除去されたシリコン膜３ａ，３を示す断面図である。図８は、製造工程において形成されたニッケル膜７を示す断面図である。図９は、第２結晶化工程において形成された第２結晶性シリコン膜３ｂを示す断面図である。
　まず、図７に示すように、エッチング工程により遮光層５'とを二酸化シリコン膜４とを除去する。
　次に、第１結晶化工程で結晶化しなかった非晶質シリコン膜３の少なくとも一部に、非晶質シリコン膜３の結晶化を助長する触媒元素を添加する。
　すなわち、図８に示すように、第１結晶化工程で結晶化した領域３ａを含むシリコン膜３ａ，３の表面に、非晶質シリコン膜３の結晶化を助長する触媒元素として、抵抗加熱法によりニッケル膜７を蒸着した。全反射蛍光Ｘ線分析法によって測定されたシリコン膜表面から５～１０ｎｍの深さの領域のニッケル膜７の濃度は、５×１０１０ａｔｏｍｓ／ｃｍ２であった。
　上記触媒元素は、鉄、コバルト、ニッケル、ゲルマニウム、ルテニウム、ロジウム、パラジウム、オスニウム、イリジウム、白金、銅及び金からなる群より選ばれた少なくとも１種の元素を含む触媒元素としてもよい。また、非晶質シリコン膜３の表面における触媒元素の濃度は、１×１０１０ａｔｏｍｓ／ｃｍ２以上且つ１×１０１２ａｔｏｍｓ／ｃｍ２以下であることが好ましい。
　これにより、製造工程の効率化と結晶性シリコン膜の特性向上とをより効率よく行うことができる。触媒元素の非晶質シリコン膜３の表面における濃度が１×１０１０ａｔｏｍｓ／ｃｍ２未満であると、触媒元素の効果が小さく、非晶質シリコン膜３の結晶化に要する時間が長くなるため、製造工程上好ましくない。また、触媒元素の非晶質シリコン膜３の表面における濃度が１×１０１２ａｔｏｍｓ／ｃｍ２を超えると、触媒元素に起因する結晶粒密度が高くなる一方、結晶粒径は小さくなるため、本発明の半導体装置をＴＦＴ等に用いた場合には、十分なトランジスタ特性が得られないことがある。
　次に、上記触媒元素であるニッケル膜７が添加された非晶質シリコン膜３にエネルギーを印加することにより、当該非晶質シリコン膜３を結晶化して第２結晶性シリコン膜３ｂを形成する。このとき、加熱処理による固相成長法を用いて第２結晶性シリコン膜３ｂを形成する。
　すなわち、図９に示すように、上記シリコン膜３，３ａが形成されたガラス基板１を、炉に入れると共に窒素雰囲気において６００℃の温度で１時間加熱した。そのことにより、第１結晶化工程で結晶化しなかった非晶質シリコン膜３が固相結晶成長し、第２結晶性シリコン膜３ｂとなった。このとき、第２結晶性シリコン膜３ｂの平均粒径は約４μｍであった。これにより、触媒元素が添加された非晶質シリコン膜３の結晶化を促進することができるため、製造工程の効率化と結晶性シリコン膜３Ａ，３Ｂの特性向上とを行うことができる。
　第２結晶化工程では、５００℃以上且つ７００℃以下の温度で非晶質シリコン膜３を熱処理することが好ましい。上記温度範囲で非晶質シリコン膜３の加熱処理を行うことによって、製造工程の効率化と結晶性シリコン膜の特性向上とを両立しながら第２結晶性シリコン膜３ｂを容易に形成することができる。
　上記加熱処理が５００℃未満であると、固相結晶成長速度が遅くなる。一方、上記加熱処理が７００℃を超えると、触媒元素によって固相結晶成長する結晶粒以外に、触媒元素に起因しない例えば０．２μｍ以下の小さい粒径の結晶粒が成長するため、本発明により作製された半導体装置をＴＦＴ等に用いた場合に、十分なトランジスタ特性が得られないことがある。
　これにより、平均粒径が３．０μｍ以上である結晶粒を有する第２結晶性シリコン膜３ｂを容易に形成できる。その結果、平均粒径が０．１μｍ以上且つ１．０μｍ以下である第１結晶性シリコン膜３ａと、平均粒径が３．０μｍ以上である第２結晶性シリコン膜３ｂとが混在する結晶性シリコン膜を得ることができる。
　第２結晶性シリコン膜３ｂが形成される第２結晶化領域は、後の工程でＴＦＴ（Ｂ）が形成される領域である。また、このとき第１結晶性シリコン膜３ａの平均結晶粒径は、第２結晶化工程の影響を受けず、約０．３μｍのまま変化していなかった。
　尚、触媒元素は、非晶質シリコン膜３に、触媒元素を含む溶液を塗布したり触媒元素を真空蒸着させることによって、簡便に添加することができる。また、上記第１結晶化工程で結晶化されなかった非晶質シリコン膜３を、触媒元素によらずに結晶化するエネルギー印加の方法としては、非晶質シリコン膜３が結晶化しない条件で、シリコン膜の全体にエネルギー印加してもよい。
　（第３結晶化工程）
　次に、第３結晶化工程では、第１結晶性シリコン膜３ａの平均粒径が第２結晶性シリコン膜３ｂの平均粒径よりも小さい状態を維持しながら、第１結晶性シリコン膜３ａ及び第２結晶性シリコン膜３ｂを溶融固化する。
　ここで、図１０は、第３結晶化工程においてレーザビームが照射されるシリコン膜を示す平面図である。図１１は、第３結晶化工程において形成された第１及び第２結晶性シリコン膜を示す断面図である。
　第３結晶化工程では、レーザアニール法を行って、上記第１結晶性シリコン膜３ａ及び第２結晶性シリコン膜３ｂの結晶性を向上させる。すなわち、上記第１結晶性シリコン膜３ａ及び第２結晶性シリコン膜３ｂを溶融固化するために、上記第１結晶化工程で用いられたレーザビームとは異なる波長のレーザビームとして、例えばパルス発振エキシマレーザビームを、当該第１結晶性シリコン膜３ａ及び第２結晶性シリコン膜３ｂに照射する。そのことにより、第３結晶化工程では、第１結晶性シリコン膜３ａ及び第２結晶性シリコン膜３ｂのそれぞれ少なくとも一部を溶融せずに溶融固化させることで、平均粒径を変化させることなく結晶性を高めることができる。
　このとき、第１結晶性シリコン膜３ａ及び第２結晶性シリコン膜３ｂの表面におけるビーム形状が直線状であるレーザビームを、このレーザビームの短軸方向にステップ走査しながら当該第１結晶性シリコン膜３ａ及び第２結晶性シリコン膜３ｂに照射する。
　すなわち、図１０に示すように、第１結晶性シリコン膜３ａ及び第２結晶性シリコン膜３ｂの表面上で、波長が３０８ｎｍであり、パルス幅が３０ｎｓであるＸｅＣｌエキシマレーザビーム８を１２５ｍｍ×０．４ｍｍの矩形に成形し、ガラス基板１上をＸｅＣｌエキシマレーザビーム８の短軸方向（図１０の矢印方向）に２０μｍ／パルスのステップ幅で走査した。
　上記ＸｅＣｌエキシマレーザビーム８の出力は、第１結晶性シリコン膜３ａ及び第２結晶性シリコン膜３ｂの表面を照射するエネルギー密度を３５０ｍＪ／ｃｍ２とした。この出力によって第１結晶性シリコン膜３ａ及び第２結晶性シリコン膜３ｂの表面から溶融が進行したが、ベースコート層２との界面からの距離が５ｎｍである領域において第１結晶性シリコン膜３ａ及び第２結晶性シリコン膜３ｂは溶融しなかった。
　また、図１１に示すように、ＸｅＣｌエキシマレーザビーム８を照射することにより、第１結晶性シリコン膜３ａ及び第２結晶性シリコン膜３ｂの溶融された領域の結晶性が向上し、それぞれ第１結晶性シリコン膜３Ａ及び第２結晶性シリコン膜３Ｂとなった。
　この第３結晶化工程では、第１結晶性シリコン膜３ａ及び第２結晶性シリコン膜３ｂの少なくとも一部を溶融しないようなレーザビームを当該第１結晶性シリコン膜３ａ及び第２結晶性シリコン膜３ｂに照射すればよい。
　また、上記結晶性シリコン膜３Ａ，３ＢによってＴＦＴを形成した場合の特性のバラツキを軽減するという観点からは、第１結晶性シリコン膜３ａ及び第２結晶性シリコン膜３ｂの少なくとも一部を溶融しないようなレーザビームを当該第１結晶性シリコン膜３ａ及び第２結晶性シリコン膜３ｂに照射することが好ましい。したがって、波長が１２６ｎｍ以上且つ３７０ｎｍ以下であるレーザビームを第１結晶性シリコン膜３ａ及び第２結晶性シリコン膜３ｂに照射することがより好ましい。
　これにより、第１及び第２結晶性シリコン膜３ａ，３ｂの平均粒径及び結晶方位を変化させることなく、結晶性のみを向上させることができる。第３結晶化工程において、第１及び第２結晶性シリコン膜３ａ，３ｂの少なくとも一部を溶融しない条件としては、第１及び第２結晶性シリコン膜３ａ，３ｂの結晶性を向上できる条件の範囲内で、第１及び第２結晶性シリコン膜３ａ，３ｂの平均粒径を変化させない条件であることが好ましく、第１及び第２結晶性シリコン膜３ａ，３ｂの下層との界面から５ｎｍ程度の領域を溶融しない条件であってもよい。
　このように、本発明の効果をより確実に発揮するという観点からは、上記第１結晶化工程において、波長が３７０ｎｍ以上且つ６５０ｎｍ以下であるレーザビームを非晶質シリコン膜３に照射する一方、上記第３結晶化工程において、波長が１２６ｎｍ以上且つ３７０ｎｍ未満であるレーザビームを第１及び第２結晶性シリコン膜３ａ，３ｂに照射することが好ましい。
　（ＴＦＴの製造方法）
　次に、上記各工程により製造された第１結晶性シリコン膜３Ａ及び第２結晶性シリコン膜３Ｂを、それぞれチャネル領域として有するＴＦＴ（Ａ）及びＴＦＴ（Ｂ）の製造方法について説明する。
　ここで、図１２は、製造工程においてパターニングされた第１及び第２結晶性シリコン膜３Ａ，３Ｂを示す平面図である。図１３は、製造工程において形成されたゲート絶縁膜１２を示す断面図である。図１４は、製造工程において形成されたアルミニウム膜１３ａを示す断面図である。
　また、図１５は、製造工程においてパターニングされたアルミニウム膜１３を示す断面図である。図１６は、製造工程において不純物イオンが注入されたシリコン膜３Ａ（３Ｂ）を示す断面図である。図１７は、製造工程において形成された層間絶縁膜１４を示す断面図である。
　図１２に示すように、まず、ガラス基板１上に膜厚が約１００ｎｍであるベースコート層２を形成し、このベースコート層２上に、第１結晶性シリコン膜３Ａ及び第２結晶性シリコン膜３Ｂを形成する。そして、この第１結晶性シリコン膜３Ａ及び第２結晶性シリコン膜３Ｂをパタ－ニングして、ＴＦＴ（Ａ）又はＴＦＴ（Ｂ）のチャネル領域９、ソース領域１０及びドレイン領域１１となる領域を有する形状にする。このとき、ＴＦＴ（Ａ）及びＴＦＴ（Ｂ）チャネル領域９となる領域の大きさは、それぞれ４μｍ×４μｍ、及び２０μｍ×２０μｍとする。
　次に、図１３に示すように、第１結晶性シリコン膜３Ａ及び第２結晶性シリコン膜３Ｂを覆うように、ＳｉＯ２膜等の酸化膜からなるゲート絶縁膜１２を形成する。ゲート絶縁膜１２は、ＴＥＯＳを用いたＣＶＤ（Chemical Vapor Deposition）法等により、１００ｎｍ程度の膜厚に形成した。尚、ゲート絶縁膜１２の材質はＳｉＯ２膜の他に、ＳｉＮｘ膜又はＳｉＮＯ膜等が挙げられる。また、ゲート絶縁膜１２は、これらの膜の積層体としてもよい。
　次に、図１４に示すように、ゲート絶縁膜１２上に、膜厚が３００ｎｍ程度であるアルミニウム膜１３ａをスパッタ法等により形成する。その後、図１５に示すように、アルミニウム膜１３ａをフォトリソグラフィ法等により所定形状にパターニングしてゲート電極１３を形成する。ゲート電極１３はチャネル領域となる領域に対向するように配置する。尚、ゲート電極１３の材質としてはＡｌ以外にも、例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、若しくはチタン（Ｔｉ）等の高融点金属、又は上記高融点金属の窒化物等が挙げられる。また、ゲート電極１３は、上記複数の材料からなる積層体としてもよい。
　次に、図１６に示すように、ゲート電極１３をマスクとして、第１結晶性シリコン膜３Ａ及び第２結晶性シリコン膜３Ｂに不純物イオンであるリンイオンを注入する。その後、電気炉によって活性化アニールを行い、ゲート電極１３によってマスクされていない領域の第１結晶性シリコン膜３Ａ及び第２結晶性シリコン膜３Ｂに、ソース領域１０及びドレイン領域１１を形成する。そして、ゲート電極１３によりマスクされた領域の第１結晶性シリコン膜３Ａ及び第２結晶性シリコン膜３Ｂをチャネル領域９とした。このように、チャネル領域９を介して互いに対向するように、ソース領域１０及びドレイン領域１１を形成する。
　次に、図１７に示すように、ゲート電極１３を覆うようにガラス基板１上の全面に、膜厚が５００ｎｍである酸化膜をＴＥＯＳを用いたＣＶＤ法等により成膜して、層間絶縁膜１４を形成する。
　次に、図１に示すように、ソース領域１０及びドレイン領域１１上のゲート絶縁膜１２及び層間絶縁膜１４にコンタクトホール部１８を形成する。続いて、コンタクトホール部１８上を含むガラス基板１上の全面に電極材料をスパッタリング法によって成膜した後、パターニングする。そのことにより、引き出し電極１５を形成した。こうして、コンタクトホール部１８を介して引き出し電極１５とソース領域１０又はドレイン領域１１との間にオ－ミック接触を実現させる。以上により、半導体装置としてのＴＦＴ（Ａ）、ＴＦＴ（Ｂ）を製造する。
　このようにして製造されたＴＦＴ（Ａ）について、キャリア移動度を測定したところ、１８０ｃｍ２／Ｖ・ｓであったが、測定した５０個のＶｔｈのばらつきは０．０５Ｖと小さかった。また、ＴＦＴ（Ｂ）について、キャリア移動度を測定したところ、３５０ｃｍ２／Ｖ・ｓという高い特性が得られた。一方、第２結晶性シリコン膜３ＢによりＴＦＴ（Ａ）を作製したところ、キャリア移動度は３７０ｃｍ２／Ｖ・ｓであったが、測定した５０個のＶｔｈのばらつきが０．１５Ｖと大きい値となった。
　　－実施形態１の効果－
　したがって、この実施形態１によると、非晶質シリコン膜３における第１結晶性シリコン膜３ａを形成する領域に対向するように遮光層５’を形成し、非晶質シリコン膜３の遮光層５’と反対側のガラス基板１側からレーザビームを照射して、第１結晶性シリコン膜３ａを形成するようにしたので、遮光層５’の端からの広がりを例えば０．５μｍ以下に抑えて第１結晶性シリコン膜３ａを形成することができる。つまり、結晶の平均粒径が比較的小さい第１結晶性シリコン膜３ａを位置制御性よく形成できる。
　一方、非晶質シリコン膜３における第１結晶性シリコン膜３ａが形成されていない領域に、結晶の平均粒径が比較的大きい第２結晶性シリコン膜３ｂを固相成長によって精度良く形成できる。
　したがって、本実施形態によれば、上記第１結晶性シリコン膜３Ａ及び第２結晶性シリコン膜３ＢをＴＦＴのチャネル領域として用いることにより、異なる特性を有するＴＦＴを同一基板上に形成することができる。すなわち、上記第１及び第２結晶性シリコン膜３Ａ，３Ｂを、トップゲート型薄膜トランジスタのチャネル領域として好適に用いることができる。
　しかも、平均粒径の異なる２つの領域を有する移動度に優れた結晶性半導体膜を、同一基板に位置制御性よく形成することができることとなる。すなわち、結晶の平均粒径が比較的小さい第１結晶性シリコン膜３Ａを有するＴＦＴ（Ａ）と、結晶の平均粒径が比較的大きい第２結晶性シリコン膜３Ｂを有するＴＦＴ（Ｂ）とを、同一の基板上に位置制御性よく同時に形成できることとなる。さらに、そのＴＦＴ（Ａ）とＴＦＴ（Ｂ）とを交互に並べて配置するような場合であっても、その間隔を小さくして高度に集積化することができる。
　＜変形例＞
　上記実施形態１では、ｎチャネル型ＴＦＴ（Ａ）及びＴＦＴ（Ｂ）について説明したが、本発明はｐチャネル型ＴＦＴについても同様に適用することができる。
　図１８は、本実施形態１のｐチャネル型ＴＦＴ（Ｃ），（Ｄ）を模式的に示す断面図である。ＴＦＴ（Ｃ）は、上記ＴＦＴ（Ａ）と同様に、第１結晶性シリコン膜３Ｃを有している。一方、ＴＦＴ（Ｄ）は、上記ＴＦＴ（Ｂ）と同様に、第２結晶性シリコン膜３Ｄを有している。ＴＦＴ（Ｃ），（Ｄ）のソース領域１０及びドレイン領域１１には、不純物元素であるホウ素が注入されている。
　ＴＦＴ（Ｃ），（Ｄ）は、ＴＦＴ（Ａ），（Ｂ）と同様に製造することができる。製造されたＴＦＴ（Ｃ）について、キャリア移動度を測定したところ、８０ｃｍ２／Ｖ・ｓであったが、測定した５０個のＶｔｈのばらつきは０．０５Ｖと小さかった。また、ＴＦＴ（Ｄ）について、キャリア移動度を測定したところ、１３０ｃｍ２／Ｖ・ｓという高い特性が得られた。一方、第２結晶性シリコン膜３ＤによりＴＦＴ（Ｃ）を作製したところ、キャリア移動度は１３０ｃｍ２／Ｖ・ｓであったが、測定した５０個のＶｔｈのばらつきが０．１５Ｖと大きい値となった。
　《発明の実施形態２》
　図１９～図３７は、本発明の実施形態２を示している。尚、以降の各実施形態では、図１～図１８と同じ部分については同じ符号を付して、その詳細な説明を省略する。
　本実施形態２では、上記実施形態１と同様に結晶性シリコン膜を形成し、その結晶性シリコン膜を有するＰＩＮ構造の結晶性薄膜ダイオードＥ，Ｆについて説明する。
　図１９は、実施形態３のＰＩＮ構造結晶性薄膜ダイオードＥ，Ｆを示す断面図である。尚、本実施形態２では、第１結晶化領域に製造されるＰＩＮ構造の結晶性薄膜ダイオードＥと、第２結晶化領域に製造されるＰＩＮ構造の結晶性薄膜ダイオードＦとについて説明する。
　図１９に示すように、実施形態２のＰＩＮ構造結晶性薄膜ダイオードＥ，Ｆは、絶縁性の表面を有する基板であるガラス基板３１と、ガラス基板３１を覆うようにＴＥＯＳを用いて形成されたＳｉＯ２膜３２と、ＳｉＯ２膜３２上に形成されると共に真性半導体領域３３、ｎ型半導体領域３４及びｐ型半導体領域３５を有する第１結晶性シリコン膜３８Ａ’及び第２結晶性シリコン膜３８Ｂ’が設けられている。
　ガラス基板３１上には、結晶性シリコン膜３８Ａ’，３８Ｂ’を覆うように絶縁膜３６が設けられている。絶縁膜３６にはｎ型半導体領域３４及びｐ型半導体領域３５にそれぞれ達する各コンタクトホール部１９がそれぞれ設けられている。絶縁膜３６上に設けられた引き出し電極３７は、各コンタクトホール部１９をそれぞれ介してｎ型半導体領域３４又はｐ型半導体領域３５に電気的に接続されている。
　　－製造方法－
　以下に、第１結晶化領域に製造されるＰＩＮ構造の結晶性薄膜ダイオードＥと、第２結晶化領域に製造されるＰＩＮ構造の結晶性薄膜ダイオードＦの製造方法について説明する。
　図２０は、製造工程においてガラス基板上に形成されたベースコート層、非晶質シリコン膜、二酸化シリコン膜及びＷ膜を示す断面図である。図２１は、製造工程においてパターニングされたＷ膜を示す断面図である。図２２は、第１結晶化工程においてレーザビーム照射される非晶質シリコン膜を示す断面図である。
　また、図２３は、第１結晶化工程においてレーザビームが照射される非晶質シリコン膜を示す平面図である。図２４は、第１結晶化工程において形成された第１結晶性シリコン膜を示す断面図である。図２５は、製造工程においてＷ膜及び二酸化シリコン膜が除去されたシリコン膜を示す断面図である。図２６は、製造工程において形成されたニッケル膜を示す断面図である。
　また、図２７は、第２結晶化工程において形成された第２結晶性シリコン膜を示す断面図である。図２８は、第３結晶化工程においてレーザビームが照射されるシリコン膜を示す平面図である。図２９は、第３結晶化工程において形成された第１及び第２結晶性シリコン膜を示す断面図である。
　まず、ＰＩＮ構造の結晶性薄膜ダイオードＥ，Ｆが製造される真性半導体第１結晶性シリコン膜３８Ａ及び真性半導体第２結晶性シリコン膜３８Ｂの形成方法について説明する。
　図２０に示すように、ガラス基板３１上に、原料ガスとしてＴＥＯＳを用いたＣＶＤ法等により、膜厚が約１００ｎｍである二酸化シリコン（ＳｉＯ２）膜３２を形成した後、原料ガスとしてＳｉＨ４を用いたＬＰＣＶＤ法等により、膜厚が約５０ｎｍである非晶質シリコン膜（非晶質半導体膜）３８を堆積させる。
　尚、二酸化シリコン膜３２の材質はＳｉＯ２膜の他に、窒化シリコン（ＳｉＮｘ）膜（ｘは、任意の数字）、又は酸窒化シリコン（ＳｉＮＯ）膜等を適用することができる。また、これらの膜の積層体としてもよい。
　次に、非晶質シリコン膜３８の上に、ＴＥＯＳを用いたＣＶＤ法等により、膜厚が約５０ｎｍである二酸化シリコン（ＳｉＯ２）膜３９を形成した後、スパッタ法により膜厚が７０ｎｍであるＷ膜４０を堆積させる。尚、Ｗ膜４０の膜厚は５０ｎｍ以上且つ２００ｎｍ以下とすることが好ましい。また、Ｗ膜４０の代わりにＭｏ膜を用いてもよい。
　続いて、図２１に示すように、このＷ膜４０を通常のフォトリソ工程及びエッチング工程によりパターンニングし、第１結晶性シリコン膜３８Ａが形成される領域の上に、遮光層であるＷ膜４０'を形成する。一方、第２結晶性シリコン膜３８Ｂを有する結晶性薄膜ダイオードＦが形成される領域では、Ｗ膜４０'に相当するＷ膜はない。
　次に、図２２及び図２３に示すように、第１結晶化工程として、波長が５３２ｎｍであるＹＡＧパルス発振レーザの第２高調波４１を、ベースコート層３２と非晶質シリコン膜（非晶質半導体膜）３８の界面において長軸が１００ｍｍであり短軸が４５μｍである矩形に成形した状態で、ガラス基板３１側からガラス基板３１上を当該レーザビームの短軸方向（図２３で矢印方向）に２μｍ／パルスのステップ幅（１パルス照射毎に２μｍのビーム移動）で走査する。
　本実施形態では、ＹＡＧパルス発振レーザのレーザ発振器に印加するエネルギーを３０Ｗとした。図２４に示すように、この出力では、上部に遮光層であるＷ膜４０'が設けられた領域とその周囲５００ｎｍの近傍領域とにおいて、非晶質シリコン膜３を溶融固化し結晶化させて、第１結晶性シリコン膜３ａを形成する。第１結晶性シリコン膜３ａが形成された領域以外の領域は、非晶質シリコン膜３８のまま変化していなかった。このとき、第１結晶性シリコン膜３８ａにおける結晶の平均粒径は、約０．３μｍであった。
　次に、図２５に示すように、遮光層であるＷ膜４０'と二酸化シリコン（ＳｉＯ２）膜３９とをエッチングにより除去する。その後、図２６に示すように、非晶質シリコン膜３８及び第１結晶性シリコン膜３８ａ表面に、非晶質シリコン膜の結晶化を助長する触媒元素として、抵抗加熱法によりニッケル膜４２を蒸着した。全反射蛍光Ｘ線分析法によって測定されたシリコン膜表面から５～１０ｎｍの深さの領域のニッケル膜４２の濃度は、５×１０１０ａｔｏｍｓ／ｃｍ２であった。
　次に、図２７に示すように、第２結晶化工程として、上記ガラス基板３１を、炉に入れると共に窒素雰囲気において６００℃で１時間加熱した。そのことにより、第１結晶化工程で結晶化しなかった非晶質シリコン膜３８が固相結晶成長し、第２結晶性シリコン膜３８ｂとなった。このとき、第２結晶性シリコン膜３８ｂの平均結晶粒径は約３μｍであり、第１結晶性シリコン膜３８ａは第１結晶化工程後と同じ約０．３μｍであった。
　次に、図２８に示すように、第３結晶化工程では、レーザアニール法を行って、第１結晶性シリコン膜３８ａ及び第２結晶性シリコン膜３８ｂの表面上で、波長が３０８ｎｍであり、パルス幅が３０ｎｓであるＸｅＣｌエキシマレーザビーム４３を１２５ｍｍ×０．４ｍｍの矩形に成形し、ガラス基板３１上をＸｅＣｌエキシマレーザビーム４３の短軸方向（図２８の矢印方向）に２０μｍ／パルスのステップ幅で走査した。
　上記ＸｅＣｌエキシマレーザビーム４３の出力は、第１結晶性シリコン膜３８ａ及び第２結晶性シリコン膜３８ｂの表面を照射するエネルギー密度を３５０ｍＪ／ｃｍ２とした。この出力によって第１結晶性シリコン膜３８ａ及び第２結晶性シリコン膜３８ｂの表面から溶融が進行したが、ベースコート層３２との界面から５ｎｍである領域において第１結晶性シリコン膜３８ａ及び第２結晶性シリコン膜３８ｂは溶融しなかった。
　また、図２９に示すように、ＸｅＣｌエキシマレーザビーム４３を照射することにより、第１結晶性シリコン膜３８ａ及び第２結晶性シリコン膜３８ｂの溶融された領域の結晶性が向上し、それぞれ第１結晶性シリコン膜３８Ａ及び第２結晶性シリコン膜３８Ｂとなった。
　次に、上記各工程により製造された第１結晶性シリコン膜３８Ａ及び第２結晶性シリコン膜３８Ｂを、それぞれチャネル領域として有するＰＩＮ構造結晶性薄膜ダイオードＥ，Ｆの製造方法について説明する。
　図３０は、製造工程においてガラス基板上に形成された結晶性シリコン膜を示す平面図である。図３１は、製造工程においてガラス基板上に形成された結晶性シリコン膜を示す断面図である。図３２及び図３４は、製造工程において結晶性シリコン膜の一部を覆うフォトレジストを示す平面図である。
　また、図３３及び図３５は、製造工程において結晶性シリコン膜の一部を覆うフォトレジストを示す断面図である。図３６は、製造工程において結晶性シリコン膜を覆う絶縁膜を示す断面図である。図３７は、製造工程においてコンタクトホール部が形成された絶縁膜を示す断面図である。
　図３０及び図３１に示すように、第１結晶性シリコン膜３８Ａ及び第２結晶性シリコン膜３８Ｂを、結晶性薄膜ダイオードＥ，Ｆを構成する所定の形状にフォトリソ工程及びエッチング工程によりパターンニングして、第１結晶性シリコン膜３８Ａ'及び第２結晶性シリコン膜３８Ｂ'を得る。
　次に、図３２及び図３３に示すように、ｎ型シリコン領域を形成するために、ｎ型シリコン領域以外の結晶性シリコン膜３８Ａ'，３８Ｂ'上にフォトレジスト４４をパターニングする。その後、このフォトレジスト４４をマスクとして、第１結晶性シリコン膜３８Ａ'及び第２結晶性シリコン膜３８Ｂ'に不純物イオンであるリンイオンを注入する。
　次に、フォトレジスト４４を除去した後、図３４及び図３５に示すように、ｐ型半導体領域を形成するために、ガラス基板３１上にフォトレジスト４５をパターニングし、このフォトレジスト４５をマスクとして、第１結晶性シリコン膜３８Ａ'及び第２結晶性シリコン膜３８Ｂ'に不純物イオンであるホウ素イオンを注入した。
　次に、フォトレジスト４５を除去し、電気炉で活性化アニールを行う。そうして、第１結晶性シリコン膜３８Ａ'及び第２結晶性シリコン膜３８Ｂ'に、それぞれｎ型半導体領域及びｐ型半導体領域を形成する。
　次に、図３６に示すように、第１結晶性シリコン膜３８Ａ'及び第２結晶性シリコン膜３８Ｂ'を覆うようにガラス基板３１上の全面に、原料ガスとしてＴＥＯＳを用いたＣＶＤ法等により膜厚が約３００ｎｍである二酸化シリコン（ＳｉＯ２）膜を絶縁膜３６として成膜する。絶縁膜３６の材質はＳｉＯ２膜の他に、ＳｉＮｘ膜又はＳｉＮＯ膜等が挙げられる。また、絶縁膜３６は、これらの膜の積層体としてもよい。
　次に、図３７に示すように、ＰＩＮ構造結晶性薄膜ダイオードＥ，Ｆを構成するｎ型シリコン領域３４及びｐ型シリコン領域３５上の絶縁膜３６に、コンタクトホール部１９を形成する。
　次に、図１９に示すように、コンタクトホール部１９上を含むガラス基板３１上の全面に電極材料としてＡｌをスパッタリング法によって成膜した後、パターニングすることにより、引き出し電極３７を形成した。これにより、コンタクトホール部１９を介して引き出し電極３７と、ＰＩＮ構造結晶性薄膜ダイオードのｎ型半導体領域３４及びｐ型半導体領域３５とを電気的に接続させて、ＰＩＮ構造結晶性薄膜ダイオードＥ，Ｆを製造する。
　こうして製造された第１結晶性シリコン膜３８Ａ'及び第２結晶性シリコン膜３８Ｂ'を有するＰＩＮ構造結晶性薄膜ダイオードＥ，Ｆについて、明時のオン電流と暗時のオフ電流との比を測定したところ、第２結晶性シリコン膜３８Ｂ'を有する結晶性薄膜ダイオードＦは、第１結晶性シリコン膜３８Ａ'を有する結晶性薄膜ダイオードＥに比べて、５．４倍のオン／オフ比が得られた。このようにして、異なる特性を持つ結晶性薄膜ダイオードＥ，Ｆを同一基板上に製造できる。
　《発明の実施形態３》
　図３８～図４１は、本発明の実施形態３を示している。
　図３８は、本実施形態３におけるＴＦＴ基板５１の一部を拡大して示す断面図である。図３９は、対向基板５２の一部を拡大して示す断面図である。図４０は、液晶表示装置５０の概略構成を示す断面図である。図４１は、ＴＦＴ基板５１を概略的に示す平面図である。
　図４０に示すように、液晶表示装置５０は、ＴＦＴ基板５１と、ＴＦＴ基板５１に対向して配置された対向基板５２と、上記対向基板５２及びＴＦＴ基板５１の間に設けられた液晶層５３とを備えている。液晶層５３は、枠状のシール部材５４によってＴＦＴ基板５１と対向基板５２との間に封止されている。
　図３９に示すように、対向基板５２は、ガラス基板５９上に形成されたカラーフィルタ６０を有している。カラーフィルタ６０は、対向電極であるＩＴＯ膜６１によって覆われている。さらに、ＩＴＯ膜６１は、配向膜であるポリイミド膜６２により覆われている。
　一方、ＴＦＴ基板５１は、所謂アクティブマトリクス基板に構成されている。図４１に示すように、ＴＦＴ基板５１は、表示領域である画素領域７１と、その周囲に形成された画素領域７１以外の領域である非表示領域７２とを有している。画素領域７１には、複数の画素（図示省略）がマトリクス状に配置されている。各画素には、当該画素を駆動するためのＴＦＴ（Ａ）が設けられている。また、非表示領域７２には、上記複数の画素を制御するための回路が配置された回路ブロック７３が形成されている。
　液晶表示装置５０は、所謂フルモノリシック型に形成されており、ＴＦＴ基板５１のガラス基板１に、回路ブロック７３の回路が直接に作り込まれている。ＴＦＴ基板５１の画素領域７１には、上記第１結晶性シリコン膜３Ａにより形成されたチャネル領域９を有する第１ＴＦＴ（Ａ）が形成されている。この第１ＴＦＴ（Ａ）のチャネル領域９の大きさは、例えば３．０μｍ×３．０μｍである。一方、ＴＦＴ基板５１の回路ブロック７３には、上記第２結晶性シリコン膜３Ｂにより形成されたチャネル領域９を有する第２ＴＦＴ（Ｂ）が形成されている。この第２ＴＦＴ（Ｂ）のチャネル領域９の大きさは、例えば２０．０μｍ×２０．０μｍである。
　図３８に示すように、画素領域７１に形成されている第１ＴＦＴ（Ａ）は、上記実施形態１で説明したＴＦＴ（Ａ）と同様の構成を有している。第１ＴＦＴ（Ａ）の引き出し電極１５であるドレイン電極及びソース電極には、絶縁膜５６に形成されたスルーホール６５を介して画素電極であるＩＴＯ膜５７が接続されている。ＩＴＯ膜５７は、配向膜であるポリイミド膜５８によって覆われている。
　次に、液晶表示装置５０の製造方法について説明する。
　液晶表示装置５０は、予め製造したＴＦＴ基板５１と、対向基板５２とを液晶層５３及びシール部材５４を介して貼り合わせることによって製造する。
　ＴＦＴ基板５１を製造する場合には、まず、ガラス基板１上に、上記実施形態１と同様の製造方法によって、画素領域７１となる領域に第１ＴＦＴ（Ａ）を製造する。一方、非表示領域７２の回路ブロック７３となる領域に第２ＴＦＴ（Ｂ）を製造する。
　次に、第１ＴＦＴ（Ａ）を覆うようにガラス基板１上に樹脂からなる絶縁膜５６を形成する。その後、ドレイン電極１５の上方位置においてスルーホール６５を形成する。このスルーホール６５を介してドレイン電極１５にコンタクトするように、スパッタリング法によりＩＴＯ膜を形成する。次に、当該ＩＴＯ膜に対して、フォトリソグラフィ工程と、ＨＣｌとＦｅＣｌ３とを用いたエッチングによりパターニングする。そのことによって画素電極であるＩＴＯ膜５７を形成する。その後、ＩＴＯ膜５７上に配向膜となるポリイミド膜５８をオフセット印刷法により形成し、そのポリイミド膜５８にラビング処理を行う。
　一方、対向基板５２を製造する場合には、図３９に示すように、別のガラス基板５９上にＲ（赤）、Ｇ（緑）、Ｂ（青）の各感光性樹脂膜を付したフィルムを、熱圧着により転写する。その後、フォトリソグラフィ工程によるパターニングを行い、更に、Ｒ、Ｇ、Ｂの各感光性樹脂が転写された部分間に、遮光性を有するブラックマトリックス部（不図示）を形成する。こうして、カラーフィルタ６０を形成する。
　このカラーフィルタ６０上には、スパッタリング法によってＩＴＯ膜６１を基板全面に亘って形成し、これを対向電極とする。さらに、このＩＴＯ膜６１上に、配向膜であるポリイミド膜６２をオフセット印刷法により形成し、そのポリイミド膜５８にラビング処理を行う。
　以上のようにして、ＴＦＴ基板５１及び対向基板５２が形成される。そうして、上述のように、これらのＴＦＴ基板５１及び対向基板５２を、そのポリイミド膜５８，６２同士が対向するようにして、液晶層５３及びシール部材５４を介して貼り合わせる。この際、２枚のガラス基板１，５９間の距離が一定になるように、そのガラス基板１，５９間に真球状のシリカを散布する。そして、ＴＦＴ基板５１及び対向基板５２の両外側に偏光板（不図示）等を貼り付けて、液晶表示装置５０を製造する。
　画素領域７１に形成された画素駆動用の第１ＴＦＴ（Ａ）は、結晶粒径が小さい第１結晶性シリコン膜３Ａを有するため、画素領域の全体に亘って各第１ＴＦＴ（Ａ）における閾値電圧Ｖｔｈなどの電気特性のばらつきを小さくすることできる。
　一方、回路ブロック７３に形成されたドライバなどの周辺回路用の第２ＴＦＴ（Ｂ）は、結晶粒径が大きい第２結晶性シリコン膜３Ｂを有するため、キャリア移動度が高く、オン電流を大きくすることができる。
　さらに、上記液晶表示装置５０によれば、大きさが異なるＴＦＴ毎に、適した結晶性シリコン膜によってチャネル領域を形成できるために、輝度や色のばらつきが少なく安定した表示が可能となる。
　《その他の実施形態》
　上記実施形態１では、結晶性半導体膜及び非晶質半導体膜がそれぞれ結晶性シリコン膜及び非晶質シリコン膜である例について説明したが、本発明はこれに限らず、他の半導体についても同様に適用することができる。
　また、上記実施形態１で製造した結晶性シリコン膜等の半導体薄膜は、ＴＦＴＡ，Ｂ，Ｃ，Ｄ及び結晶性薄膜ダイオードＥ，Ｆに限らず、その他の半導体装置について同様に適用することができる。また、上記実施形態３では、液晶表示装置について説明したが、例えば有機ＥＬ表示装置等の他の上記半導体薄膜を有する表示装置にも、同様に適用することが可能である。
　また、本発明は上記実施形態１～３に限定されるものでなく、本発明には、これらの実施形態１～３を適宜組み合わせた構成が含まれる。
　以上説明したように、本発明は、半導体薄膜の製造方法、半導体装置及び表示装置について有用である。
　　　Ａ，Ｂ，Ｃ，Ｄ　　　ＴＦＴ
　　　Ｅ　　　結晶性薄膜ダイオード
　　　１，３１　　　ガラス基板（透明基板） 
　　　３，３８　　　非晶質シリコン膜
　　　３ａ，３Ａ，３Ｃ，３８ａ，３８Ａ，３８Ａ’　　第１結晶性シリコン膜 
　　　３ｂ，３Ｂ，３Ｄ，３８ｂ，３８Ｂ，３８Ｂ’　　第２結晶性シリコン膜 
　　　４，３９　　　二酸化シリコン膜 
　　　５’，４０’　　遮光層 
　　　６，４１　　　第２高調波（レーザビーム） 
　　　７，４２　　　ニッケル膜（触媒元素） 
　　　８，４３　　　ＸｅＣｌエキシマレーザビーム 
　　　９　　　チャネル領域 
　　　５０　　　液晶表示装置 
　　　７１　　　画素領域 
　　　７２　　　非表示領域 
　　　７３　　　回路ブロック 　

Claims (28)

  1. 　絶縁性の表面を有する透明基板上に非晶質半導体膜を成膜する工程と、
    　上記非晶質半導体膜の一部を溶融固化して結晶化することにより、第１結晶性半導体膜を形成する第１結晶化工程と、
    　上記第１結晶性半導体膜が形成されていない上記非晶質半導体膜の残部を固相成長することにより、上記第１結晶性半導体膜よりも平均粒径が大きい第２結晶性半導体膜を形成する第２結晶化工程と、
    　上記第１結晶性半導体膜の平均粒径が上記第２結晶性半導体膜の平均粒径よりも小さい状態を維持しながら、上記第１結晶性半導体膜及び第２結晶性半導体膜を溶融固化する第３結晶化工程とを含む
    ことを特徴とする半導体薄膜の製造方法。
  2. 　請求項１に記載された半導体薄膜の製造方法において、
    　上記第１結晶化工程では、上記非晶質半導体膜において結晶化される領域の上記透明基板と反対側に、レーザビームを反射又は吸収する遮光層を設けた状態で、上記レーザビームを上記透明基板側から上記非晶質半導体膜に照射することにより、上記第１結晶性半導体膜を形成する
    ことを特徴とする半導体薄膜の製造方法。
  3. 　請求項２に記載された半導体薄膜の製造方法において、
    　上記非晶質半導体膜において結晶化される領域と上記遮光層との間に、二酸化シリコン膜又は窒化シリコン膜を設ける
    ことを特徴とする半導体薄膜の製造方法。
  4. 　請求項１乃至３の何れか１つに記載された半導体薄膜の製造方法において、
    　上記第２結晶化工程は、上記第１結晶化工程で結晶化しなかった上記非晶質半導体膜の少なくとも一部に、上記非晶質半導体膜の結晶化を助長する触媒元素を添加する工程を含み、
    　上記第２結晶化工程では、上記触媒元素が添加された非晶質半導体膜にエネルギーを印加することにより当該非晶質半導体膜を結晶化して上記第２結晶性半導体膜を形成する
    ことを特徴とする半導体薄膜の製造方法。
  5. 　請求項２又は３に記載された半導体薄膜の製造方法において、
    　上記第３結晶工程では、上記第１結晶化工程で用いられたレーザビームとは異なる波長のレーザビームを上記第１結晶性半導体膜及び第２結晶性半導体膜に照射する
    ことを特徴とする半導体薄膜の製造方法。
  6. 　請求項１乃至５の何れか１つに記載された半導体薄膜の製造方法において、
    　上記第１結晶性半導体膜及び第２結晶性半導体膜は、結晶性シリコン膜であり、
    　上記非晶質半導体膜は、非晶質シリコン膜である
    ことを特徴とする半導体薄膜の製造方法。
  7. 　請求項１乃至６の何れか１つに記載された半導体薄膜の製造方法において、
    　上記非晶質半導体膜の膜厚が、２０ｎｍ以上且つ１５０ｎｍ以下である
    ことを特徴とする半導体薄膜の製造方法。
  8. 　請求項２又は３に記載された半導体薄膜の製造方法において、
    　上記第１結晶化工程では、上記非晶質半導体膜における上記遮光層に対向する領域及び当該領域の近傍のみを結晶化させるようなレーザビームを当該非晶質半導体膜に照射する
    ことを特徴とする半導体薄膜の製造方法。
  9. 　請求項２又は３に記載された半導体薄膜の製造方法において、
    　上記遮光層は、Ｍｏ及びＷからなる群より選ばれた少なくとも１種の元素を含む材料からなる
    ことを特徴とする半導体薄膜の製造方法。
  10. 　請求項２又は３に記載された半導体薄膜の製造方法において、
    　上記遮光層の膜厚が、５０ｎｍ以上且つ５００ｎｍ以下である
    ことを特徴とする半導体薄膜の製造方法。
  11. 　請求項１乃至１０の何れか１つに記載された半導体薄膜の製造方法において、
    　上記第１結晶化工程では、波長が３７０ｎｍ以上且つ６５０ｎｍ以下であるレーザビームを上記非晶質半導体膜に照射する
    ことを特徴とする半導体薄膜の製造方法。
  12. 　請求項１乃至１１の何れか１つに記載された半導体薄膜の製造方法において、
    　上記第３結晶化工程では、上記第１結晶性半導体膜及び第２結晶性半導体膜の少なくとも一部を溶融しないようなレーザビームを当該第１結晶性半導体膜及び第２結晶性半導体膜に照射する
    ことを特徴とする半導体薄膜の製造方法。
  13. 　請求項１乃至１２の何れか１つに記載された半導体薄膜の製造方法において、
    　上記第３結晶化工程では、波長が１２６ｎｍ以上且つ３７０ｎｍ以下であるレーザビームを上記第１結晶性半導体膜及び第２結晶性半導体膜に照射する
    ことを特徴とする半導体薄膜の製造方法。
  14. 　請求項１乃至１３の何れか１つに記載された半導体薄膜の製造方法において、
    　上記第１結晶化工程では、連続発振又はパルス発振の固体レーザビームを上記非晶質半導体膜に照射する
    ことを特徴とする半導体薄膜の製造方法。
  15. 　請求項１乃至１４の何れか１つに記載された半導体薄膜の製造方法において、
    　上記第１結晶化工程では、イットリウムアルミニウムガーネットレーザの第２高調波を上記非晶質半導体膜に照射する
    ことを特徴とする半導体薄膜の製造方法。
  16. 　請求項１４に記載された半導体薄膜の製造方法において、
    　上記第１結晶化工程において上記パルス発振の固体レーザビームを上記非晶質半導体膜に照射する際は、当該非晶質半導体膜の表面におけるビーム形状が直線状であるレーザビームを、該レーザビームの短軸方向にステップ走査しながら照射する
    ことを特徴とする半導体薄膜の製造方法。
  17. 　請求項１４に記載された半導体薄膜の製造方法において、
    　上記第１結晶化工程において上記連続発振の固体レーザビームを上記非晶質半導体膜に照射する際は、当該非晶質半導体膜の表面を５ｃｍ／秒以上且つ３ｍ／秒以下の速度で該レーザビームを走査しながら照射する
    ことを特徴とする半導体薄膜の製造方法。
  18. 　請求項１乃至１７の何れか１つに記載された半導体薄膜の製造方法において、
    　上記第３結晶化工程では、パルス発振エキシマレーザビームを上記第１結晶性半導体膜及び第２結晶性半導体膜に照射する
    ことを特徴とする半導体薄膜の製造方法。
  19. 　請求項１乃至１８の何れか１つに記載された半導体薄膜の製造方法において、
    　上記第３結晶化工程では、上記第１結晶性半導体膜及び第２結晶性半導体膜の表面におけるビーム形状が直線状であるレーザビームを、該レーザビームの短軸方向にステップ走査しながら当該第１結晶性半導体膜及び第２結晶性半導体膜に照射する
    ことを特徴とする半導体薄膜の製造方法。
  20. 　請求項１乃至１９の何れか１つに記載された半導体薄膜の製造方法において、
    　上記第２結晶化工程では、加熱処理による固相成長法を用いて上記第２結晶性半導体膜を形成する
    ことを特徴とする半導体薄膜の製造方法。
  21. 　請求項４に記載された半導体薄膜の製造方法において、
    　上記第２結晶化工程で用いる上記触媒元素は、鉄、コバルト、ニッケル、ゲルマニウム、ルテニウム、ロジウム、パラジウム、オスニウム、イリジウム、白金、銅及び金からなる群より選ばれた少なくとも１種の元素を含む
    ことを特徴とする半導体薄膜の製造方法。
  22. 　請求項１乃至２１の何れか１つに記載された半導体薄膜の製造方法において、
    　上記第２結晶化工程では、５００℃以上且つ７００℃以下の温度で上記非晶質半導体膜を熱処理する
    ことを特徴とする半導体薄膜の製造方法。
  23. 　請求項４に記載された半導体薄膜の製造方法において、
    　上記触媒元素は、上記非晶質半導体膜の表面における濃度が、１×１０１０ａｔｏｍｓ／ｃｍ２以上且つ１×１０１２ａｔｏｍｓ／ｃｍ２以下である
    ことを特徴とする半導体薄膜の製造方法。
  24. 　請求項１乃至２３の何れか１つに記載された半導体薄膜の製造方法によって形成された結晶性半導体膜を有する
    ことを特徴とする半導体装置。
  25. 　請求項２４に記載された半導体装置において、
    　上記結晶性半導体膜が、トップゲート型薄膜トランジスタのチャネル領域を構成している
    ことを特徴とする半導体装置。
  26. 　請求項２４に記載された半導体装置において、
    　上記結晶性半導体膜が、結晶性薄膜ダイオードを構成している
    ことを特徴とする半導体装置。
  27. 　請求項２４乃至２６の何れか１つに記載された半導体装置を備える表示装置であって、
    　上記第１結晶性半導体膜により形成されたチャネル領域を有する第１薄膜トランジスタと、
    　上記第２結晶性半導体膜により形成されたチャネル領域を有する第２薄膜トランジスタとを備えている
    ことを特徴とする表示装置。
  28. 　請求項２７に記載された表示装置において、
    　上記第１薄膜トランジスタは、表示領域である画素領域に形成され、
    　上記第２薄膜トランジスタは、上記画素領域以外の回路ブロックに形成されている
    ことを特徴とする表示装置。
PCT/JP2011/006514 2010-11-29 2011-11-22 半導体薄膜の製造方法、半導体装置及び表示装置 WO2012073455A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010265500 2010-11-29
JP2010-265500 2010-11-29

Publications (1)

Publication Number Publication Date
WO2012073455A1 true WO2012073455A1 (ja) 2012-06-07

Family

ID=46171429

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/006514 WO2012073455A1 (ja) 2010-11-29 2011-11-22 半導体薄膜の製造方法、半導体装置及び表示装置

Country Status (1)

Country Link
WO (1) WO2012073455A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275808A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 半導体回路およびその作製方法
JP2000216089A (ja) * 1999-01-21 2000-08-04 Sharp Corp 半導体装置の製造方法
JP2003303769A (ja) * 2002-04-10 2003-10-24 Seiko Epson Corp 半導体装置の製造方法
JP2007115786A (ja) * 2005-10-18 2007-05-10 Sharp Corp 半導体基板の製造方法及び半導体基板
JP2009060009A (ja) * 2007-09-03 2009-03-19 Sharp Corp 結晶質半導体膜の製造方法およびアクティブマトリクス基板の製造方法
JP2009246235A (ja) * 2008-03-31 2009-10-22 Sharp Corp 半導体基板の製造方法、半導体基板及び表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275808A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 半導体回路およびその作製方法
JP2000216089A (ja) * 1999-01-21 2000-08-04 Sharp Corp 半導体装置の製造方法
JP2003303769A (ja) * 2002-04-10 2003-10-24 Seiko Epson Corp 半導体装置の製造方法
JP2007115786A (ja) * 2005-10-18 2007-05-10 Sharp Corp 半導体基板の製造方法及び半導体基板
JP2009060009A (ja) * 2007-09-03 2009-03-19 Sharp Corp 結晶質半導体膜の製造方法およびアクティブマトリクス基板の製造方法
JP2009246235A (ja) * 2008-03-31 2009-10-22 Sharp Corp 半導体基板の製造方法、半導体基板及び表示装置

Similar Documents

Publication Publication Date Title
KR100193144B1 (ko) 반도체 장치 및 그 제조 방법
US7611932B2 (en) Method of manufacturing a thin film transistor
EP0886319A2 (en) Method for making a thin film transistor
US6452213B1 (en) Semiconductor device having first, second and third non-crystalline films sequentially formed on insulating base with second film having thermal conductivity not lower than that of first film and not higher than that of third film, and method of manufacturing the same
JP2009010391A (ja) 薄膜トランジスタ、その製造方法、これを含む有機電界発光表示装置、及びその製造方法
KR101015844B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 구비하는유기전계발광표시장치의 제조방법
JP3317482B2 (ja) 半導体装置及びその製造方法
TW200521541A (en) Method for forming polycrystalline silicon film
US7803699B2 (en) Polysilicon thin film transistor and method of fabricating the same
JP2010278116A (ja) 半導体素子基板の製造方法及び半導体素子基板並びに表示装置
WO2011155250A1 (ja) 結晶性半導体膜の製造方法、半導体装置、および表示装置
US7682950B2 (en) Method of manufacturing laterally crystallized semiconductor layer and method of manufacturing thin film transistor using the same method
US20070287232A1 (en) Bottom gate thin film transistor and method of manufacturing the same
WO2011078005A1 (ja) 半導体装置およびその製造方法ならびに表示装置
JP4364481B2 (ja) 薄膜トランジスタの作製方法
JP2009302171A (ja) 半導体装置の製造方法、トランジスタの製造方法ならびに電気光学装置の製造方法
JP3927756B2 (ja) 半導体装置の製造方法
JP2009246235A (ja) 半導体基板の製造方法、半導体基板及び表示装置
WO2012073455A1 (ja) 半導体薄膜の製造方法、半導体装置及び表示装置
JP3845566B2 (ja) 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
JP3845569B2 (ja) 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
WO2012140866A1 (ja) 半導体素子基板の製造方法及び半導体素子基板並びに表示装置
JP2007115786A (ja) 半導体基板の製造方法及び半導体基板
JP4278013B2 (ja) 薄膜素子の製造方法
KR100809519B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11844084

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11844084

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP