JP2003303769A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003303769A
JP2003303769A JP2002108040A JP2002108040A JP2003303769A JP 2003303769 A JP2003303769 A JP 2003303769A JP 2002108040 A JP2002108040 A JP 2002108040A JP 2002108040 A JP2002108040 A JP 2002108040A JP 2003303769 A JP2003303769 A JP 2003303769A
Authority
JP
Japan
Prior art keywords
film
semiconductor film
light
amorphous semiconductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002108040A
Other languages
English (en)
Other versions
JP2003303769A5 (ja
Inventor
Satoshi Takenaka
敏 竹中
Takuto Yasumatsu
拓人 安松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002108040A priority Critical patent/JP2003303769A/ja
Publication of JP2003303769A publication Critical patent/JP2003303769A/ja
Publication of JP2003303769A5 publication Critical patent/JP2003303769A5/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 多結晶半導体膜を効率良く形成することがで
き、生産性に優れた半導体装置の製造方法を提供する。 【解決手段】 本発明の薄膜半導体装置の製造方法は、
基板上に非晶質半導体膜を形成する工程と、非晶質半導
体膜を所定の形状にパターニングする工程と、パターニ
ングされた非晶質半導体膜を含む基板上に絶縁膜を形成
する工程と、絶縁膜上に導電膜を形成する工程と、非晶
質半導体膜に対し導電膜側とは異なる側からの光照射に
より熱処理を行う工程とを含むことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、表示装置等に用い
られる薄膜トランジスタ(TFT)等の半導体装置の製造
方法に係り、特に、非晶質半導体膜に対する熱処理によ
り多結晶半導体膜を得る技術、さらには多結晶半導体膜
に対する熱処理により再結晶化を行う技術に関するもの
である。
【0002】
【従来の技術】液晶装置、エレクトロルミネッセンス
(EL)装置等の表示装置として、マトリクス状に配置
された多数の画素を、画素毎に駆動するために、各画素
に薄膜半導体装置である薄膜トランジスタ(TFT)を設
けたアクティブマトリクス型の表示装置が知られてい
る。かかる用途に用いられるTFTとしては、多結晶シ
リコンTFTが広く用いられている。また、多結晶シリ
コンTFTの製造プロセスとして、非晶質シリコンを熱
処理(アニール)して多結晶化するプロセスが知られて
いる。
【0003】具体的には、基板の全面にシリコン酸化膜
等からなる下地保護膜(緩衝膜)を形成した後、該下地
保護膜の全面に半導体膜である非晶質シリコン膜を形成
する。次いで、この非晶質シリコン膜にエキシマーレー
ザー光を照射してレーザーアニールを施すことにより、
非晶質シリコンが多結晶化し、多結晶シリコン膜が形成
される。一般的に用いられるレーザー光の波長は、例え
ば、XeClエキシマーレーザーでは308nm、Kr
Fエキシマーレーザーでは249nmである。最後に、
この多結晶シリコン膜を所定の形状にパターニングする
ことにより、能動層として機能する多結晶半導体膜を形
成することができる。レーザー照射については、例え
ば、特開昭58−186949号公報に記載された例が
ある。
【0004】
【発明が解決しようとする課題】このようなレーザー等
の光照射による熱処理は、非晶質シリコン膜を比較的低
温の熱処理で多結晶化することができる一方、レーザー
光に対する非晶質シリコン膜の光吸収率が低いため、光
照射効率が低く、非晶質シリコン膜を十分に結晶成長さ
せることができないという問題点がある。一般的に、非
晶質シリコン膜の光吸収率は、波長300nmの光に対
しては10%程度、波長300〜400nmの光に対し
ては10〜40%、波長400〜500nmの光に対し
ては40〜70%であることが知られている。前述した
ように一般的に使われるレーザー光の波長は300nm
程度であるので、レーザー光の90%程度は透過するこ
ととなる。また、結晶成長を促すために光照射を余剰に
行うと、光源の消耗が進むばかりでなく、熱処理に長時
間を要し、生産性を向上させるには好ましくない。
【0005】そこで、本発明はこのような事情に鑑みて
なされたものであり、多結晶半導体膜を効率良く形成す
ることができ、生産性に優れた半導体装置の製造方法を
提供することを目的とする。
【0006】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置の製造方法は、多結晶半導体膜
を備えた半導体装置の製造方法であって、基板上に非晶
質半導体膜を形成する非晶質半導体膜形成工程と、非晶
質半導体膜を所定の形状にパターニングするパターニン
グ工程と、パターニングされた非晶質半導体膜を含む基
板上に絶縁膜を形成する絶縁膜形成工程と、絶縁膜上に
導電膜を形成する導電膜形成工程と、非晶質半導体膜に
対し導電膜側とは異なる側からの光照射により熱処理を
行う熱処理工程とを含むことを特徴とする。
【0007】このような製造方法によると、絶縁膜及び
導電膜をパターニングした非晶質半導体膜上に積層した
後に、導電膜側と異なる側から光を照射することとした
ために、透過して導電膜側に達した光を該導電膜の裏面
(前記絶縁膜と前記導電膜の接触面)にて反射させるこ
とが可能となる。したがって、非晶質半導体膜に吸収さ
れなかった光(非晶質半導体膜を透過してしまった光
や、パターニングされた非晶質半導体膜の非形成領域を
通過した光)が、前記導電膜の裏面で反射されて、再び
非晶質半導体膜に照射することが可能となるため、光照
射効率が向上し、結晶成長を一層促進することが可能と
なる。また、光の利用効率が高まるため、光源の消耗を
抑制することができ、光源のエネルギーを低減させるこ
ともできる。さらに、熱処理時間を短縮できるので、当
該半導体装置の生産性を向上させることが可能となる。
また、光照射による熱処理により非晶質半導体膜の多結
晶化を比較的低温で行うことが可能となる。一方、本発
明の製造方法においては、導電膜に対しても光照射が行
われるため、当該導電膜の低抵抗化に寄与することも可
能となり、また、反射光により非晶質半導体膜のゲート
絶縁膜との界面における結晶化効率を向上させることが
可能となる。なお、前記導電膜を、光反射率の大きな金
属膜で構成すれば、光照射による結晶化がさらに促進さ
れる。また、前記導電膜は熱伝導率の高い材質で構成す
ることができ、この場合、熱は放熱され易く、基板への
熱によるダメージを回避することができる。さらに、光
照射による熱処理が終了した後、前記導電膜をパターニ
ングする事によりゲート電極とすることができるので、
工程数の増加にはならない。
【0008】また、本発明の製造方法によると、非晶質
半導体膜の多結晶化を促進するばかりでなく、一度形成
した多結晶半導体膜を再結晶化する効果も備えており、
この場合、結晶粒界の欠陥を低減させることが可能とな
る。なお、本発明の製造方法は、その異なる態様とし
て、基板上に多結晶半導体膜を形成する多結晶半導体膜
形成工程と、多結晶半導体膜を所定の形状にパターニン
グするパターニング工程と、パターニングされた多結晶
半導体膜を含む基板上に絶縁膜を形成する絶縁膜形成工
程と、絶縁膜上に導電膜を形成する導電膜形成工程と、
多結晶半導体膜に対し導電膜側とは異なる側からの光照
射による熱処理を行うことで、該多結晶半導体膜を再結
晶化する熱処理工程とを含むものとすることもできる。
【0009】本発明で用いる基板としては透明性ガラス
基板、例えば無アルカリガラス基板等を用いることがで
き、非晶質半導体膜は例えば非晶質シリコン膜等にて構
成することができる。また、絶縁膜は例えばシリコン酸
化膜、シリコン窒化膜等にて構成することができ、導電
膜は例えばAl(アルミニウム)主体として構成するこ
とができる。アルミニウムの他に、タンタル、モリブデ
ン、銅、クロム、チタン等の金属膜を応用する事も出来
る。
【0010】上記非晶質半導体膜形成工程においては、
例えば非晶質シリコン等の非晶質半導体材料をプラズマ
CVD法等により基板全面に対しベタ状に成膜すること
ができる。なお、基板を保護するために、非晶質半導体
膜形成工程の前に、シリコン酸化膜等からなる下地保護
膜(緩衝膜)を形成する下地保護膜形成工程を含むもの
とすることもでき、例えばスパッタリング法、プラズマ
CVD法、真空蒸着法等により基板全面に対しベタ状に
シリコン酸化膜等を成膜することができる。この場合、
下地保護膜の膜厚を10μm以上とすることで、基板へ
のダメージを一層抑制することが可能となる。
【0011】上記パターニング工程においては、例えば
フォトリソグラフィ法を用いて非晶質半導体膜をパター
ニングするものとすることができる。具体的には、レジ
ストを塗布した後に、マスク露光、現像、エッチング、
レジスト除去の各工程を行うことによりパターン化した
非晶質半導体膜を得ることができる。
【0012】上記絶縁膜形成工程においては、例えばシ
リコン酸化物、シリコン窒化物等の絶縁材料をスパッタ
リング法、プラズマCVD法、真空蒸着法等により上記
パターン化した非晶質半導体膜を含む基板上に、該非晶
質半導体膜を覆う態様で全面ベタ状に成膜することがで
きる。また、導電膜形成工程においては、例えばAl等
の反射性金属導電膜をスパッタリング法、真空蒸着法等
により上記絶縁膜上に全面ベタ状に成膜することができ
る。
【0013】上述したように、本発明の製造方法におい
て、導電膜は、上記熱処理工程において非晶質半導体膜
側に光を反射させる機能を具備し、上述のような製造上
の効果を発現する。ここで、導電膜には、パターニング
された非晶質半導体膜に面する傾斜面若しくは湾曲面を
具備させることができ、この場合、非晶質半導体膜に面
する傾斜面若しくは湾曲面により、反射光が非晶質半導
体膜に集光されやすくなり、光利用効率を一層高くする
ことができる。これら傾斜面若しくは湾曲面は、パター
ニングされた非晶質半導体膜の外縁部の上方に形成する
ことができる。この場合、非晶質半導体膜の外縁部にお
いて反射光が集光し、結晶成長を一層高めることができ
るようになり、ひいては半導体層の界面における移動度
等の電界応答性を高めることが可能となる。また、パタ
ーニングされた非晶質半導体膜の外縁部を裾野状(テー
パー状)に構成することにより、絶縁膜、導電膜を成膜
した際に、該裾野状の形状に対応して、パターニングさ
れた非晶質半導体膜に面する傾斜面を形成することがで
きる。なお、本発明に言う光反射率の高い導電膜は、少
なくとも200nm〜600nm程度の波長の光を少な
くとも反射する材料であればよく、例えば該波長光に対
する反射率が50%以上のもの、好ましくは70%以上
のものを採用することができ、さらに好ましくは90%
以上のものを採用することで本発明の効果が一層高まる
こととなる。
【0014】なお、熱処理工程においては、非晶質半導
体膜に対しフラッシュランプ光、エキシマーレーザー
光、赤外線ランプ光のいずれかを照射するものとするこ
とができる。具体的には、フラッシュランプ光を用いた
フラッシュランプアニール(FLA)、エキシマーレー
ザー光を用いたエキシマーレーザーアニール(EL
A)、赤外線ランプ光を用いた急速熱アニール(RT
A)により、非晶質半導体膜において効果的に結晶成長
が進むこととなる。なかでも、フラッシュランプ光は、
そのエネルギーピークが400nm〜500nm付近に
あるため、前述したように非晶質シリコン膜の光吸収率
が40〜70%と高く、結晶成長促進の観点から好まし
い。一方、ガラス基板の光吸収率は、約350nm以下
の波長領域において急激に増大することが知られてい
る。従って、レーザー光は、ガラス基板に吸収されるの
に対して、フラッシュランプ光はガラス基板には殆ど吸
収されないという違いがある。なお、熱処理工程におい
て、光照射により熱処理を行うものの他、光照射を伴い
つつ熱処理を行うものも含むものとする。
【0015】また、上記導電膜をパターニングした後
に、上記熱処理工程を行うものとすることもできる。こ
の場合、導電膜の形成された領域について選択的に結晶
化を促進することが可能となり、したがって該領域にお
いて移動度等の電界応答性を向上させることができる。
また、この場合、導電膜の形成された領域がチャネル領
域を形成するとともに、導電膜がゲート電極として機能
することとなる。
【0016】
【発明の実施の形態】次に、本発明に係る実施形態につ
いて詳細に説明する。図1〜図3に基づいて、本発明に
係る半導体装置の製造方法について説明する。なお、本
実施形態では、CMOS型の多結晶シリコンTFTを製
造する場合を例として説明する。図1〜図3はいずれ
も、本実施形態の半導体装置の製造方法を工程順に示す
概略断面図である。なお、各図において、各層や各部材
を図面上で認識可能な程度の大きさとするため、各層や
各部材毎に縮尺を異ならせてある。
【0017】はじめに、図1(a)に示すように、超音
波洗浄等により清浄化したガラス基板10を用意した
後、基板温度が150〜450℃となる条件下で、ガラ
ス基板10の全面に、シリコン酸化膜等の絶縁膜からな
る下地保護膜(緩衝膜)11をプラズマCVD法等によ
り、例えば10μm程度の厚さに成膜する(下地保護膜
形成工程)。この工程において用いる原料ガスとして
は、モノシランと一酸化二窒素との混合ガスや、TEO
S(テトラエトキシシラン、Si(OC254)と酸
素、ジシランとアンモニア等が好適である。
【0018】次に、図1(b)に示すように、基板温度
が150〜450℃となる条件下で、下地保護膜11を
形成したガラス基板10の全面に、非晶質シリコン膜
(非晶質半導体膜)21をプラズマCVD法等により3
0〜100nmの厚さに成膜する(非晶質半導体膜形成
工程)。この工程において用いる原料ガスとしては、ジ
シランやモノシランが好適である。
【0019】次に、図1(c)に示すように、非晶質シ
リコン膜21をフォトリソグラフィー法により所望の形
状にパターニングする(パターニング工程)。すなわ
ち、非晶質シリコン膜21上にフォトレジストを塗布し
た後、フォトレジストの露光、現像、非晶質シリコン膜
21のエッチング、フォトレジストの除去を行うことに
より、非晶質シリコン膜21のパターニングを行う。
【0020】続いて、パターニングされた非晶質シリコ
ン膜21を形成したガラス基板10の全面に、図2
(a)に示すように、例えば350℃以下の温度件下
で、シリコン酸化膜、シリコン窒化膜等からなるゲート
絶縁膜31をプラズマCVD法等により、例えば50〜
150nmの厚さに成膜する。なお、この工程において
用いる原料ガスとしては、TEOSと酸素ガスとの混合
ガス等が好適である。
【0021】次に、図2(b)に示すように、ゲート絶
縁膜31を形成したガラス基板10の全面に、スパッタ
リング法等により、光反射性を有するアルミニウム、タ
ンタル、モリブデン、銅、クロム、チタン等の金属、又
はこれらの金属のいずれかを主成分とする合金、若しく
は多結晶シリコン等を成膜し導電膜32を形成する(導
電膜形成工程)。
【0022】次に、図2(c)に示すように、キセノン
フラッシュランプ等のフラッシュランプ(図示略)を、
非晶質シリコン膜21を介して導電膜32と対向配置さ
せ(すなわち図面上、ガラス基板10の下方にフラッシ
ュランプを対向配置)、フラッシュランプ光を照射させ
つつ熱処理を行う(熱処理工程)。具体的には、減圧雰
囲気下、窒素雰囲気中で、パターン化した非晶質シリコ
ン膜21を形成したガラス基板10の裏面側(非晶質シ
リコン膜が形成されていない側)からフラッシュランプ
光Lを照射し熱処理を行う。
【0023】このような熱処理により、パターニングし
た非晶質シリコン膜21が結晶化され、能動層として機
能する多結晶シリコン膜22となる(図3(a)参
照)。なお、配置するフラッシュランプの個数や大きさ
等を適宜設計することにより、基板全面にフラッシュラ
ンプ光Lを照射することができ、基板全面を一括処理す
ることができる。フラッシュランプから基板への光照射
エネルギーは例えば15〜50J/cm2、光照射時間
は0.1m〜数msecに設定し、一回もしくは複数回
照射すれば良い。
【0024】なお、この工程において、ガラス基板10
の全面にフラッシュランプ光Lを照射しても、フラッシ
ュランプ光Lはガラス基板10には殆ど吸収されず、非
晶質シリコン膜21にほぼ選択的に吸収され、非晶質シ
リコン膜21は、吸収した光の熱により加熱された後、
冷却固化過程を経て多結晶化する。本実施形態では、ガ
ラス基板10の裏面側から光照射を行うものとしたため
に、図5に示すように、例えば非晶質シリコン膜21に
吸収されずに、該非晶質シリコン膜21を透過した光は
導電膜32に達することとなる。ここで、導電膜32は
Al等の光反射性材料にて構成されているため、非晶質
シリコン膜21を透過した光は導電膜32にて反射さ
れ、再び非晶質シリコン膜21を照射することとなり、
したがって、光照射効率が高まり結晶成長が一層促進さ
れることとなる。
【0025】このような熱処理工程により非晶質シリコ
ン膜21を多結晶シリコン膜22とした後に、図3
(a)に示すように、フォトリソグラフィー法により導
電膜32を所定形状にパターニングする。すなわち、導
電膜32上にフォトレジストを塗布した後、フォトレジ
ストの露光、現像、導電膜32のエッチング、フォトレ
ジストの除去を行うことにより、導電膜32をパターニ
ングし、ゲート電極32gを形成する。
【0026】次に、図3(b)に示すように、ゲート電
極32gをマスクとして、約0.1×1013〜約10×
1013/cm2のドーズ量で低濃度の不純物イオン(リ
ンイオン)を打ち込み、ゲート電極32gに対して自己
整合的に低濃度ソース領域22b、低濃度ドレイン領域
22cを形成する。ここで、ゲート電極32gの直下に
位置し、不純物イオンが導入されなかった部分はチャネ
ル領域22aとなる。
【0027】また、図3(c)に示すように、ゲート電
極32gより幅広のレジストマスク(図示略)を形成し
て高濃度の不純物イオン(リンイオン)を約0.1×1
15〜約10×1015/cm2のドーズ量で打ち込み、
高濃度ソース領域22d、及び高濃度ドレイン領域22
eを形成する。
【0028】なお、LDD(Lightly Doped Drain)構
造のソース領域及びドレイン領域を形成する代わりに、
低濃度の不純物の打ち込みを行わずにゲート電極32g
より幅広のレジストマスクを形成した状態で高濃度の不
純物(リンイオン)を打ち込み、オフセット構造のソー
ス領域及びドレイン領域を形成しても良い。また、ゲー
ト電極32gをマスクとして高濃度の不純物を打ち込
み、セルフアライン構造のソース領域及びドレイン領域
を形成しても良い。
【0029】以上の工程により、nチャネル側のソース
領域及びドレイン領域を形成する一方、pチャネル側に
ついてもリンイオンの代わりにボロンイオンを打ち込む
ものとすれば、上記と同様の工程により該pチャネル側
のソース領域及びドレイン領域を形成することができ
る。なお、以下に示す各工程については、nチャネル側
及びpチャネル側に共通の工程を施すものとする。
【0030】次に、図4(a)に示すように、ゲート電
極32gの表面側にCVD法等により、シリコン酸化膜
等からなる層間絶縁膜33を300〜800nmの厚さ
に成膜する。この工程において用いる原料ガスとして
は、TEOSと酸素ガスとの混合ガス等が好適である。
次に、レーザーアニール、炉アニール等によりアニール
を行うことにより、ソース領域22b、22d及びドレ
イン領域22c、22eに注入された不純物の活性化を
行う。
【0031】また、図4(b)に示すように、所定のパ
ターンのレジストマスク(図示略)を形成した後、該レ
ジストマスクを介して層間絶縁膜33のドライエッチン
グを行い、層間絶縁膜33において高濃度ソース領域2
2d及び高濃度ドレイン領域22eに対応する部分にコ
ンタクトホール34、35をそれぞれ形成する。
【0032】さらに、図4(c)に示すように、層間絶
縁膜33の全面に、アルミニウム、チタン、窒化チタ
ン、タンタル、モリブデン、又はこれらの金属のいずれ
かを主成分とする合金等の導電性材料を、スパッタリン
グ法等により成膜した後、フォトリソグラフィー法によ
りパターニングし、400〜800nmの厚さのソース
電極36及びドレイン電極37を形成する。すなわち、
導電性材料を成膜したガラス基板10上にフォトレジス
トを塗布した後、フォトレジストの露光、現像、導電性
材料のエッチング、フォトレジストの除去を行うことに
より、導電性材料をパターニングし、ソース電極36及
びドレイン電極37を形成する。以上のようにして、C
MOS型の多結晶シリコンTFT1を製造することがで
きる。
【0033】以上のような製造方法によると、パターニ
ングした非晶質半導体膜21上に導電膜32を積層した
後に、導電膜32と異なる側、すなわちガラス基板10
側から光を照射することとしたために、非晶質半導体膜
21に吸収されずに導電膜32側に達した光を、導電膜
32にて反射させることが可能となる。したがって、非
晶質半導体膜21に吸収されなかった光を反射光とし
て、再び非晶質半導体膜21の照射に利用することが可
能となるため、光照射効率が向上し、結晶成長を一層促
進することが可能となる。また、光の利用効率が高まる
ため、フラッシュランプ等の光源の消耗を抑制すること
ができ、該光源のエネルギーを低減させることもでき
る。さらに、熱処理工程にかかる時間を短縮し、多結晶
シリコンTFT1の生産性を向上させることが可能とな
る。
【0034】なお、本実施形態では、CMOS型のTF
Tを製造する場合を例として説明したが、Nチャネル型
及びPチャネル型のTFTを製造する場合にも本発明を
適用することができる。また、本実施形態の製造方法
は、特に基板上に多数のTFTを形成するアクティブマ
トリクス型の液晶装置やEL装置等の表示装置を製造す
る場合に好適に適用することができる。さらに、光照射
を行うための光源としては、フラッシュランプ以外に
も、エキシマーレーザー光源、赤外線ランプ等を用いる
ことも可能である。
【0035】また、本実施形態では、非晶質半導体膜2
1の多結晶化を促進するばかりでなく、一度形成した多
結晶半導体膜22を再結晶化する効果も備えている。し
たがって、ガラス基板10上に多結晶半導体膜を形成
し、これを所定形状にパターニングした後に、絶縁膜3
1及び導電膜32を形成し、ガラス基板10側から光照
射による熱処理を行うことで、多結晶半導体膜を再結晶
化することが可能となる。
【0036】以下、上記実施形態について適用可能な変
形例について説明する。図6は、光照射率を更に向上さ
せるための構成であって、導電膜32に集光手段を具備
させ、反射光を一層非晶質半導体膜21に集光できる構
成とした例である。具体的には、非晶質半導体膜の外縁
部を、該外縁部が傾斜面21aを備えるべく裾野状にパ
ターニングし、これにゲート絶縁膜31及び導電膜32
をガラス基板10の全面に成膜するものとした。したが
って、導電膜32の内面には、非晶質半導体膜21の外
縁部の上方に、該外縁部の裾野状形状に沿って、非晶質
半導体膜21に面する傾斜面(若しくは湾曲面)32a
を備えることとなる。
【0037】このような非晶質半導体膜21に面した傾
斜面32aにより、反射光は非晶質半導体膜21に集光
されることとなる。したがって、非晶質半導体膜21に
対する光照射効率が一層高まり、該非晶質半導体膜21
の結晶成長を一層高めることができるようになる。ま
た、非晶質半導体膜21(若しくは結晶化した多結晶半
導体膜22)の外縁部に重点的に光照射が行われるよう
になり、当該外縁部における結晶成長が促進され、半導
体膜の界面付近(外縁部に対応する位置)での移動度等
の電界応答性を高めることが可能となる。
【0038】次に図7は、熱処理工程を行う前に、すな
わち非晶質半導体膜の結晶化を行う前に、導電膜32を
パターニングしてゲート電極32gを形成する場合の実
施例を示したものである。前記ゲート電極32gをマス
クとして非晶質半導体膜21に不純物元素をイオン注入
してソース領域、ドレイン領域を形成する場合には、不
純物イオンの注入時にソース領域、ドレイン領域の結晶
性が崩れるため、チャネルに対応する領域のみ結晶化を
促進させることが好都合である。本実施例においては、
ゲート電極32g形成後に光照射を行って結晶化させる
ので、、ゲート電極32gの形成された領域のみ光が反
射されることとなり、ゲート電極32gの非形成領域で
は光が反射されないこととなる。したがって、非晶質半
導体膜21において、ゲート電極32gの形成された領
域に対応する領域、すなわち、TFTのチャネル領域の
み効率良く結晶化が促進されることとなり、該領域にお
いて移動度等の電界応答性を高めることが可能となる。
【0039】
【発明の効果】以上詳述したように、本発明の半導体装
置の製造方法によれば、パターニングした非晶質半導体
膜を有する基板上に導電膜を積層した後に、導電膜と非
晶質半導体膜を介して対向する基板側から光を照射する
こととしたために、基板を透過し、非晶質半導体膜に吸
収されずに導電膜側に達した光を、導電膜にて反射させ
ることが可能となる。したがって、非晶質半導体膜に吸
収されなかった光を反射光として、再び非晶質半導体膜
の照射に利用することが可能となるため、光照射効率が
向上し、結晶成長を一層促進することが可能となる。
【0040】また、パターニングした多結晶半導体膜を
有する基板上に導電膜を積層した後に、導電膜と多結晶
半導体膜を介して対向する基板側から光を照射すること
としたために、基板を透過し、多結晶半導体膜に吸収さ
れずに導電膜側に達した光を、導電膜にて反射させるこ
とが可能となる。したがって、多結晶半導体膜に吸収さ
れなかった光を反射光として、再び多結晶半導体膜の照
射に利用することが可能となるため、光照射効率が向上
し、多結晶半導体膜における再結晶化を一層促進するこ
とが可能となる。
【図面の簡単な説明】
【図1】 本発明に係る実施形態の半導体装置の製造方
法を示す工程図である。
【図2】 図1に続く、本発明に係る実施形態の半導体
装置の製造方法を示す工程図である。
【図3】 図2に続く、本発明に係る実施形態の半導体
装置の製造方法を示す工程図である。
【図4】 図3に続く、本発明に係る実施形態の半導体
装置の製造方法を示す工程図である。
【図5】 非晶質半導体膜に対して光照射を行う工程の
詳細を示す説明図である。
【図6】 非晶質半導体膜に対して光照射を行う工程の
変形例について詳細を示す説明図である。
【図7】 非晶質半導体膜に対して光照射を行う工程の
変形例について詳細を示す説明図である。
【符号の説明】
1 多結晶シリコンTFT(薄膜半導体装置) 10 ガラス基板 11 下地保護膜 21 非晶質シリコン膜(非晶質半導体膜) 22 多結晶シリコン膜(多結晶半導体膜) 31 ゲート絶縁膜 32 導電膜 32g ゲート電極 36 ソース電極 37 ドレイン電極 L フラッシュランプ光
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F052 AA01 AA02 AA24 AA25 BB07 CA10 DA02 DB03 EA02 FA02 FA25 JA01 JA04 5F110 AA30 BB01 BB04 CC02 DD02 DD13 EE02 EE03 EE04 EE06 EE09 EE43 EE44 FF02 FF03 FF27 FF28 FF30 GG02 GG13 GG22 GG25 GG45 HJ01 HJ04 HJ13 HJ23 HL01 HL03 HL04 HL06 HL23 HM14 HM15 NN02 NN04 NN23 NN35 PP02 PP03 PP11 PP13 PP40 QQ11 QQ12

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 多結晶半導体膜を備えた半導体装置の製
    造方法であって、 基板上に非晶質半導体膜を形成する非晶質半導体膜形成
    工程と、 前記非晶質半導体膜を所定の形状にパターニングするパ
    ターニング工程と、 パターニングされた非晶質半導体膜を含む前記基板上に
    絶縁膜を形成する絶縁膜形成工程と、 前記絶縁膜上に導電膜を形成する導電膜形成工程と、 前記非晶質半導体膜に対し前記導電膜側とは異なる側か
    らの光照射により熱処理を行う熱処理工程と、 を含むことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記導電膜が、前記パターニングされた
    非晶質半導体膜に面する傾斜面若しくは湾曲面を具備し
    てなることを特徴とする請求項1に記載の半導体装置の
    製造方法。
  3. 【請求項3】 前記傾斜面若しくは湾曲面が、前記パタ
    ーニングされた非晶質半導体膜の外縁部の上方に形成さ
    れていることを特徴とする請求項1又は2に記載の半導
    体装置の製造方法。
  4. 【請求項4】 前記パターニングされた非晶質半導体膜
    の外縁部が、裾野状に構成されてなることを特徴とする
    請求項1ないし3のいずれか1項に記載の半導体装置の
    製造方法。
  5. 【請求項5】 前記熱処理工程において、前記非晶質半
    導体膜に対しフラッシュランプ光、エキシマーレーザー
    光、赤外線ランプ光のいずれかを照射することを特徴と
    する請求項1ないし4のいずれか1項に記載の半導体装
    置の製造方法。
  6. 【請求項6】 前記導電膜は、光反射率の高い金属膜で
    あり、前記熱処理工程の後に、前記金属膜をパターニン
    グすることによってゲート電極を形成する工程を含むこ
    とを特徴とする請求項1ないし5のいずれか1項に記載
    の半導体装置の製造方法。
  7. 【請求項7】 多結晶半導体膜を備えた半導体装置の製
    造方法であって、 基板上に多結晶半導体膜を形成する多結晶半導体膜形成
    工程と、 前記多結晶半導体膜を所定の形状にパターニングするパ
    ターニング工程と、 パターニングされた多結晶半導体膜を含む前記基板上に
    絶縁膜を形成する絶縁膜形成工程と、 前記絶縁膜上に導電膜を形成する導電膜形成工程と、 前記多結晶半導体膜に対し前記導電膜側とは異なる側か
    らの光照射による熱処理を行うことで、該多結晶半導体
    膜を再結晶化する熱処理工程と、 を含むことを特徴とする半導体装置の製造方法。
JP2002108040A 2002-04-10 2002-04-10 半導体装置の製造方法 Withdrawn JP2003303769A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002108040A JP2003303769A (ja) 2002-04-10 2002-04-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002108040A JP2003303769A (ja) 2002-04-10 2002-04-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003303769A true JP2003303769A (ja) 2003-10-24
JP2003303769A5 JP2003303769A5 (ja) 2005-09-15

Family

ID=29391918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002108040A Withdrawn JP2003303769A (ja) 2002-04-10 2002-04-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003303769A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012073455A1 (ja) * 2010-11-29 2012-06-07 シャープ株式会社 半導体薄膜の製造方法、半導体装置及び表示装置
CN106057909A (zh) * 2016-07-22 2016-10-26 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012073455A1 (ja) * 2010-11-29 2012-06-07 シャープ株式会社 半導体薄膜の製造方法、半導体装置及び表示装置
CN106057909A (zh) * 2016-07-22 2016-10-26 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN106057909B (zh) * 2016-07-22 2019-03-05 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置

Similar Documents

Publication Publication Date Title
JP4627961B2 (ja) 半導体装置の作製方法
KR100333153B1 (ko) 반도체장치제작방법
US7094656B2 (en) Method of forming poly-silicon thin film transistors
JP2007324425A (ja) 薄膜半導体装置及びその製造方法と表示装置
TW200425296A (en) Method of fabricating polysilicon film by excimer laser crystallization process
JP4245915B2 (ja) 薄膜トランジスタの製造方法及び表示デバイスの製造方法
JP2006237270A (ja) 薄膜半導体装置及びその製造方法と表示装置
JP4153500B2 (ja) 半導体装置の製造方法
JP3409576B2 (ja) 半導体装置の製造方法
JP4312741B2 (ja) 液晶表示装置用薄膜トランジスタ基板およびその製造方法
JP2003303769A (ja) 半導体装置の製造方法
CN106783532B (zh) 一种低温多晶硅薄膜的制备方法、薄膜晶体管、阵列基板以及液晶显示面板
JPH08148692A (ja) 薄膜半導体装置の製造方法
JP2005136138A (ja) 薄膜半導体装置の製造方法、薄膜半導体装置、表示装置の製造方法、および表示装置
JP2003303832A (ja) 半導体装置の製造方法
JP2003158135A (ja) 薄膜トランジスタの製造方法およびそれを備える表示装置の製造方法
JP3380527B2 (ja) 半導体装置の作製方法
JP2004087583A (ja) 半導体装置及びその製造方法並びに薄膜の熱処理方法
JP2003197522A (ja) 薄膜半導体装置の製造方法
JP5349735B2 (ja) 複層構造のゲート電極を有する薄膜トランジスタ及びその製造方法
JP2004342753A (ja) 半導体装置
JPH10163112A (ja) 半導体装置の製造方法
JP3493160B2 (ja) 半導体装置の作製方法
JPH11121376A (ja) 半導体装置の製造方法
KR101686242B1 (ko) 박막트랜지스터 및 평판형 표시장치 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050405

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050405

A521 Written amendment

Effective date: 20050406

Free format text: JAPANESE INTERMEDIATE CODE: A821

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20061228